JP3413665B2 - D / A converter IC - Google Patents
D / A converter ICInfo
- Publication number
- JP3413665B2 JP3413665B2 JP20271193A JP20271193A JP3413665B2 JP 3413665 B2 JP3413665 B2 JP 3413665B2 JP 20271193 A JP20271193 A JP 20271193A JP 20271193 A JP20271193 A JP 20271193A JP 3413665 B2 JP3413665 B2 JP 3413665B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- converter
- supplied
- terminals
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Systems (AREA)
- Stereo-Broadcasting Methods (AREA)
- Color Television Systems (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、MUSEデコーダ等の
音声出力の切り替えおよびD/A変換を行うD/Aコン
バータICに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a D / A converter IC for switching audio output and D / A conversion of a MUSE decoder or the like.
【0002】[0002]
【従来の技術】図7は音声出力処理ICから出力された
選択後シリアルデータを使用する場合の従来のMUSE
3−2方式音声出力とMUSE2−2方式音声出力およ
びBS音声出力切り替え回路のブロック図である。2. Description of the Related Art FIG. 7 is a conventional MUSE in the case of using serial data after selection outputted from a voice output processing IC.
It is a block diagram of a 3-2 system audio | voice output, a MUSE2-2 system audio | voice output, and a BS audio | voice output switching circuit.
【0003】図において、1は音声出力処理IC、2は
デジタルフィルタ(DF)、3はD/A(デジタル/ア
ナログ)コンバータ(DAC)、4はローパスフィルタ
(LPF)である。MUSE3−2方式の場合、1c
h、2ch、3ch、4ch×2のデジタル信号を処理
して、L−ch、R−ch、C−ch、S1−ch、S
2−chの5つの信号にアナログ変換するようになって
いる。なお、1chはMUSEのLチャンネル音声入
力、2chはMUSEのRチャンネル音声入力、3ch
はMUSEのCチャンネル音声入力、4chはMUSE
のSチャンネル音声入力をそれぞれ示している。In the figure, 1 is an audio output processing IC, 2 is a digital filter (DF), 3 is a D / A (digital / analog) converter (DAC), and 4 is a low-pass filter (LPF). In case of MUSE3-2 system, 1c
h, 2ch, 3ch, 4ch × 2 digital signals are processed to obtain L-ch, R-ch, C-ch, S1-ch, S
It is designed to be converted into five 2-ch signals. 1ch is MUSE L channel audio input, 2ch is MUSE R channel audio input, 3ch
Is MUSE C channel audio input, 4ch is MUSE
S-channel audio inputs are shown respectively.
【0004】2−2方式ステレオおよびBS音声出力の
場合は、1ch、2ch、3ch、4chのデジタル信
号を処理して、L−ch、R−ch、L′−ch(リア
チャンネル)、R′−ch(リアチャンネル)の4つの
信号にアナログ変換し、MUSE3−2方式音声のL−
ch、R−ch、S1−ch、S2−chの出力端子に
それぞれ出力される。なお、BS音声出力の場合、1c
hはBSのTV用Lチャンネル音声入力、2chはBS
のTV用Rチャンネル音声入力、3chはBSのADD
用Lチャンネル音声入力、4chはBSのADD用Rチ
ャンネル音声入力をそれぞれ示している。In the case of 2-2 system stereo and BS audio output, digital signals of 1ch, 2ch, 3ch, and 4ch are processed, and L-ch, R-ch, L'-ch (rear channel), R '. -Ch (rear channel) converted into four signals and converted to MUSE3-2 system audio L-
It is output to the output terminals of ch, R-ch, S1-ch, and S2-ch, respectively. In case of BS voice output, 1c
h is L channel audio input for TV of BS, 2ch is BS
R channel audio input for TV, 3ch for BS ADD
For L channel audio input, and 4ch for BS ADD R channel audio input, respectively.
【0005】図8は選択前シリアルデータを使用した場
合の従来のMUSE3−2方式音声出力とMUSE2−
2方式音声出力およびBS音声出力切り替え回路のブロ
ック図である。FIG. 8 shows a conventional MUSE3-2 system audio output and MUSE2- when using the pre-selection serial data.
It is a block diagram of a 2 system audio | voice output and BS audio | voice output switching circuit.
【0006】この回路では、このまま変換するとMUS
E3−2方式になり、1ch、2ch、3ch、4ch
のデジタル信号を処理して、L−ch、R−ch、C−
ch、S−ch(S1,S2と同じもの)の4つの信号
にアナログ変換するものである。MUSE2−2方式お
よびBSモードの場合は、1ch、2ch、3ch、4
chが図7と同じでD/A変換されて、L−ch、R−
ch、L′−ch、R′−chとなる。In this circuit, if the conversion is performed as it is, the MUS
E3-2 system, 1ch, 2ch, 3ch, 4ch
Of the digital signal of L-ch, R-ch, C-
ch, S-ch (the same as S1 and S2) are converted into four signals by analog conversion. In case of MUSE2-2 system and BS mode, 1ch, 2ch, 3ch, 4
ch is the same as in FIG. 7 and is D / A converted to L-ch, R-
ch, L'-ch, R'-ch.
【0007】[0007]
【発明が解決しようとする課題】図7に示す従来例にお
いては、音声出力はD/A変換する前の段階で音声出力
処理IC1によって選択され切り替えられており、同一
出力端子でMUSE音声とBS音声を出力する場合、M
USE3−2方式が5チャンネル出力なので、これらを
D/A変換する場合はD/Aコンバータ3も5チャンネ
ル分必要であった。In the conventional example shown in FIG. 7, the voice output is selected and switched by the voice output processing IC1 before the D / A conversion, and the MUSE voice and the BS are output at the same output terminal. When outputting voice, M
Since the USE3-2 system outputs 5 channels, the D / A converter 3 also requires 5 channels when D / A converting these.
【0008】図8に示す従来例においては、L′−c
h、R′−chがそれぞれC−ch、S−chのところ
に出力されてしまい、フロントCとリアLに分かれてし
まう。これを5チャンネル出力にも対応させるために
は、ローパスフィルタ4を通した後でのアナログスイッ
チによる切り替えが必要になるが、音声信号であるため
アナログ切り替えスイッチではクロストークが増え、最
低でも80dB以上のダイナミックレンジを確保しなけ
ればならないので、大変厳しい回路設計を要求されると
いう問題があった。In the conventional example shown in FIG. 8, L'-c
The h and R'-ch are output to the C-ch and S-ch, respectively, and are divided into the front C and the rear L. In order to make it compatible with 5-channel output, it is necessary to switch by the analog switch after passing through the low-pass filter 4, but since it is a voice signal, crosstalk increases with the analog switch, and at least 80 dB or more. However, there is a problem that a very strict circuit design is required because it is necessary to secure the dynamic range of.
【0009】本発明は、上記従来例の欠点を解決し、隣
接するチャンネル間のクロストークを抑えつつ、信号出
力の切り替えを可能とするD/AコンバータICを提供
することを目的とする。An object of the present invention is to provide a D / A converter IC which solves the above-mentioned drawbacks of the prior art and enables switching of signal output while suppressing crosstalk between adjacent channels.
【0010】[0010]
【課題を解決するための手段】上記目的を達成するため
に本発明を適用したD/AコンバータICは、複数のチ
ャンネルのデジタル音声信号がそれぞれ供給される複数
の入力端子と、前記複数の入力端子の各々に対応して設
けられており、前記入力端子に供給されたデジタル音声
信号をPWM波形を有する1ビットの出力信号に変換す
る複数の変換回路と、前記複数の変換回路から供給され
る出力信号を、外部に設けられたローパスフィルタにそ
れぞれ出力する複数の出力端子と、前記複数の変換回路
と前記複数の出力端子との間に設けられており、1ビッ
トの出力信号の通過又は非通過を制御することにより、
前記複数の変換回路と前記複数の出力端子との間の接続
関係を切り替える切り替え回路とを備える。To achieve the above object, a D / A converter IC to which the present invention is applied has a plurality of input terminals to which digital audio signals of a plurality of channels are respectively supplied, and the plurality of inputs. A plurality of conversion circuits, which are provided corresponding to the respective terminals, convert the digital audio signal supplied to the input terminal into a 1-bit output signal having a PWM waveform, and are supplied from the plurality of conversion circuits. It is provided between a plurality of output terminals that output the output signal to an externally provided low-pass filter, and between the plurality of conversion circuits and the plurality of output terminals. By controlling the passage,
And a switching circuit for switching connection relations between the plurality of conversion circuits and the plurality of output terminals.
【0011】また請求項2記載の本発明は、請求項1記
載のD/AコンバータICにおいて、前記入力端子は、
4チャンネルのデジタル音声信号がそれぞれ供給され、
前記切り替え回路は、前記変換回路から供給される4チ
ャンネルの出力信号を5チャンネルの出力信号に切り替
え、また前記出力端子は、供給される前記5チャンネル
の出力信号を前記ローパスフィルタにそれぞれ出力する
ことを特徴とする。また請求項3記載の本発明は、請求
項2記載のD/AコンバータICにおいて、前記切り替
え回路は、セレクタ、或いは3−ステートバッファで構
成されていることを特徴とする。According to a second aspect of the present invention, in the D / A converter IC according to the first aspect, the input terminal is
4 channels of digital audio signals are supplied respectively,
The switching circuit switches the 4-channel output signal supplied from the conversion circuit to a 5-channel output signal, and the output terminal outputs the supplied 5-channel output signal to the low-pass filter. Is characterized by. According to a third aspect of the present invention, in the D / A converter IC according to the second aspect, the switching circuit is composed of a selector or a 3-state buffer.
【0012】[0012]
【作用】本発明において、複数の入力端子に供給された
デジタル音声信号は、複数の変換回路によりPWM波形
を有する1ビットの出力信号に変換され、複数の出力端
子を経由して外部に設けられたローパスフィルタに出力
される。前記複数の変換回路と前記複数の出力端子との
間の接続関係を切り替える際には、1ビットの出力信号
の通過又は非通過を制御する。またローパスフィルタに
おいて、PWM波形を有する1ビットの出力信号がアナ
ログ音声信号に変換される。すなわち、デジタル音声信
号がD/A変換されてアナログ音声信号となる。In the present invention, the digital audio signal supplied to the plurality of input terminals is converted into a 1-bit output signal having a PWM waveform by the plurality of conversion circuits, and is externally provided via the plurality of output terminals. Output to the low pass filter. When switching the connection relationship between the plurality of conversion circuits and the plurality of output terminals, passage or non-passage of a 1-bit output signal is controlled. Further, in the low pass filter, a 1-bit output signal having a PWM waveform is converted into an analog audio signal. That is, the digital audio signal is D / A converted into an analog audio signal.
【0013】[0013]
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図1は第1の実施例に係るD/AコンバータIC
のブロック図である。この実施例では各チャンネルのD
F2の後段にΔ−Σ変換部5を設け、また、ローパスフ
ィルタ4の前段には波形整形バッファ6を設け、さらに
3chと4chには波形整形バッファ6の前段にセレク
タ7a,7bを設け、デジタルフィルタ2、Δ−Σ変換
部5、波形整形バッファ6、セレクタ7(7a,7b)
でD/AコンバータIC8を構成している。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a D / A converter IC according to the first embodiment.
It is a block diagram of. In this embodiment, D of each channel
The Δ-Σ converter 5 is provided in the subsequent stage of F2, the waveform shaping buffer 6 is provided in the preceding stage of the low-pass filter 4, and the selectors 7a and 7b are provided in the preceding stage of the waveform shaping buffer 6 in 3ch and 4ch. Filter 2, Δ-Σ converter 5, waveform shaping buffer 6, selector 7 (7a, 7b)
The D / A converter IC 8 is composed of
【0014】セレクタ7a,7bの選択の組み合わせ
は、MUSE3−2の場合は、
(7a,7b)=(D2,D2)
MUSE2−2ステレオおよびBSモードの場合は、
(7a,7b)=(D1,D1)
とすることで、選択後シリアルデータの5チャンネルを
D/A変換して得られる出力系統と同じにすることがで
きる。The selection combinations of the selectors 7a and 7b are (7a, 7b) = (D2, D2) in the case of MUSE3-2, and (7a, 7b) = (D1) in the case of MUSE2-2 stereo and BS mode. , D1), the output system can be made the same as the output system obtained by D / A converting 5 channels of serial data after selection.
【0015】図2は第2の実施例に係るD/Aコンバー
タICのブロック図である。この実施例では3−ステー
トバッファ9を3chと4chのΔ−Σ変換部5の後段
に設け、第1の実施例の場合と同じく選択前シリアルデ
ータを使用する。3−ステートバッファ9を図のように
番号付け〔(1),(2),(3),(4)〕した場
合、以下のように3−ステートバッファ9をイネイブル
すると、選択後シリアルデータ5チャンネルをD/A変
換して得られる出力系統と同じになる。FIG. 2 is a block diagram of a D / A converter IC according to the second embodiment. In this embodiment, the 3-state buffer 9 is provided at the subsequent stage of the 3ch and 4ch Δ-Σ converters 5, and the pre-selection serial data is used as in the case of the first embodiment. When the 3-state buffer 9 is numbered [(1), (2), (3), (4)] as shown in the figure, when the 3-state buffer 9 is enabled as follows, the selected serial data 5 It is the same as the output system obtained by D / A converting the channel.
【0016】MUSE3−2ステレオの場合は、
〔(1),(2),(3),(4)〕=〔L,H,L,
L〕
MUSE2−2ステレオおよびBSモードの場合は、
〔(1),(2),(3),(4)〕=〔H,L,H,
L〕
となる。In the case of MUSE3-2 stereo, [(1), (2), (3), (4)] = [L, H, L,
L] In case of MUSE2-2 stereo and BS mode, [(1), (2), (3), (4)] = [H, L, H,
L].
【0017】図3は第3の実施例に係るD/Aコンバー
タICのブロック図である。この実施例ではD/Aコン
バータ3の出力端子10側とIC出力端子11の間に切
り替えスイッチ12を設けている。音声信号がD/A変
換された後で、切り替えスイッチ12を用いて任意の出
力端子を選択する。FIG. 3 is a block diagram of a D / A converter IC according to the third embodiment. In this embodiment, a changeover switch 12 is provided between the output terminal 10 side of the D / A converter 3 and the IC output terminal 11. After the audio signal is D / A converted, the changeover switch 12 is used to select an arbitrary output terminal.
【0018】図4は第4の実施例に係るD/Aコンバー
タICのブロック図である。この実施例は、D/Aコン
バータ3の後段にD/Aコンバータ3の出力をディスエ
イブルできるディスエイブルスイッチ13を設けたもの
であり、D/A変換された後の信号を分岐してそれぞれ
をディスエイブルできるようにして出力を切り替えるよ
うになっている。FIG. 4 is a block diagram of a D / A converter IC according to the fourth embodiment. In this embodiment, a disable switch 13 capable of disabling the output of the D / A converter 3 is provided in the subsequent stage of the D / A converter 3, and the signals after the D / A conversion are branched and branched. The output is switched so that it can be disabled.
【0019】図5は第5の実施例に係るD/Aコンバー
タICのブロック図である。この実施例は、1ビットD
/AコンバータIC8内にセレクタ7を設けたものであ
る。ΔΣ変換後のPWM波形を波形整形バッファ6を通
す前にセレクタ7等を用いて選択する。これにより、出
力系統の切り替えを行うようになっている。FIG. 5 is a block diagram of a D / A converter IC according to the fifth embodiment. In this embodiment, 1 bit D
The selector 7 is provided in the / A converter IC 8. Before passing through the waveform shaping buffer 6, the PWM waveform after ΔΣ conversion is selected using the selector 7 or the like. As a result, the output system is switched.
【0020】図6は第6の実施例に係るD/Aコンバー
タICのブロック図である。この実施例は、1ビットD
/AコンバータIC8内に3−ステートバッファ9を設
けたものである。Δ−Σ変換部5から出力された信号を
それぞれに3−ステートバッファ9を用いて制御し、出
力系統の切り替えを行うようになっている。FIG. 6 is a block diagram of a D / A converter IC according to the sixth embodiment. In this embodiment, 1 bit D
The 3-state buffer 9 is provided in the / A converter IC 8. The signals output from the Δ-Σ converter 5 are controlled by using the 3-state buffer 9 for switching the output system.
【0021】[0021]
【発明の効果】本発明によれば、D/AコンバータIC
内に、1ビットの出力信号の通過又は非通過を制御する
ことにより、複数の変換回路と複数の出力端子との間の
接続関係を切り替えることができる切り替え回路を設け
たので、1ビットの出力信号、すなわち”1”、”0”
の信号を処理するのみで隣接するチャンネル間のクロス
トークの影響を抑えつつ、当該接続関係を切り替えるこ
とができる。これにより、切り替え回路をD/Aコンバ
ータIC内に設けても、各チャンネル毎の出力信号の信
頼性を確保することができ、さらには1つのICで信号
の切り替えとD/A変換を行うことができるため、安価
でかつ簡単なシステム構成することができる。According to the present invention, the D / A converter IC
Since a switching circuit that can switch the connection relationship between the plurality of conversion circuits and the plurality of output terminals by controlling passage or non-passage of the 1-bit output signal is provided in the Signal, that is "1", "0"
It is possible to switch the connection relationship while suppressing the influence of crosstalk between adjacent channels only by processing the signal of. As a result, even if the switching circuit is provided in the D / A converter IC, the reliability of the output signal for each channel can be ensured, and further, the signal switching and D / A conversion can be performed by one IC. Therefore, an inexpensive and simple system configuration can be achieved.
【図1】本発明の第1の実施例に係るD/Aコンバータ
ICのブロック図である。FIG. 1 is a block diagram of a D / A converter IC according to a first embodiment of the present invention.
【図2】本発明の第2の実施例に係るD/Aコンバータ
ICのブロック図である。FIG. 2 is a block diagram of a D / A converter IC according to a second embodiment of the present invention.
【図3】本発明の第3の実施例に係るD/Aコンバータ
ICのブロック図である。FIG. 3 is a block diagram of a D / A converter IC according to a third embodiment of the present invention.
【図4】本発明の第4の実施例に係るD/Aコンバータ
ICのブロック図である。FIG. 4 is a block diagram of a D / A converter IC according to a fourth embodiment of the present invention.
【図5】本発明の第5の実施例に係るD/Aコンバータ
ICのブロック図である。FIG. 5 is a block diagram of a D / A converter IC according to a fifth embodiment of the present invention.
【図6】本発明の第6の実施例に係るD/Aコンバータ
ICのブロック図である。FIG. 6 is a block diagram of a D / A converter IC according to a sixth embodiment of the present invention.
【図7】従来の音声出力切り替えおよびD/A変換回路
のブロック図である。FIG. 7 is a block diagram of a conventional audio output switching and D / A conversion circuit.
【図8】他の従来の音声出力切り替えおよびD/A変換
回路のブロック図である。FIG. 8 is a block diagram of another conventional audio output switching and D / A conversion circuit.
2 デジタルフィルタ 3 D/Aコンバータ 5 Δ−Σ変換部 6 波形整形バッファ 7 セレクタ 9 3−ステートバッファ 12 切り替えスイッチ 13 ディスエイブルスイッチ 2 Digital filter 3 D / A converter 5 Δ-Σ converter 6 waveform shaping buffer 7 selector 9 3-State buffer 12 changeover switch 13 Disable switch
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−66234(JP,A) 特開 平3−66236(JP,A) 特開 平3−80639(JP,A) 特開 平5−260599(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04H 5/00 H04N 7/015 H04N 11/04 H03M 3/02 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-3-66234 (JP, A) JP-A-3-66236 (JP, A) JP-A-3-80639 (JP, A) JP-A-5- 260599 (JP, A) (58) Fields surveyed (Int.Cl. 7 , DB name) H04H 5/00 H04N 7/015 H04N 11/04 H03M 3/02
Claims (3)
それぞれ供給される複数の入力端子と、 前記複数の入力端子の各々に対応して設けられており、
前記入力端子に供給されたデジタル音声信号をPWM波
形を有する1ビットの出力信号に変換する複数の変換回
路と、 前記複数の変換回路から供給される出力信号を、外部に
設けられたローパスフィルタにそれぞれ出力する複数の
出力端子と、 前記複数の変換回路と前記複数の出力端子との間に設け
られており、1ビットの出力信号の通過又は非通過を制
御することにより、前記複数の変換回路と前記複数の出
力端子との間の接続関係を切り替える切り替え回路とを
備えることを特徴とするD/AコンバータIC。1. A plurality of input terminals to which digital audio signals of a plurality of channels are respectively supplied, and a plurality of input terminals are provided corresponding to each of the plurality of input terminals,
A plurality of conversion circuits that convert the digital audio signal supplied to the input terminal into a 1-bit output signal having a PWM waveform, and output signals supplied from the plurality of conversion circuits to a low-pass filter provided outside. A plurality of output terminals that respectively output, and a plurality of conversion circuits that are provided between the plurality of conversion circuits and the plurality of output terminals and control passage or non-passage of a 1-bit output signal. And a switching circuit for switching the connection relationship between the output terminals and the plurality of output terminals.
ル音声信号がそれぞれ供給され、 前記切り替え回路は、前記変換回路から供給される4チ
ャンネルの出力信号を、5チャンネルの出力信号に切り
替え、 また前記出力端子は、供給される前記5チャンネルの出
力信号を前記ローパスフィルタにそれぞれ出力すること
を特徴とする請求項1記載のD/AコンバータIC。2. The input terminals are respectively supplied with 4-channel digital audio signals, and the switching circuit switches the 4-channel output signals supplied from the conversion circuit to 5-channel output signals. The D / A converter IC according to claim 1, wherein the output terminal outputs the supplied output signals of the five channels to the low-pass filter, respectively.
3−ステートバッファで構成されていることを特徴とす
る請求項2記載のD/AコンバータIC。3. The D / A converter IC according to claim 2, wherein the switching circuit comprises a selector or a 3-state buffer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20271193A JP3413665B2 (en) | 1993-07-22 | 1993-07-22 | D / A converter IC |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20271193A JP3413665B2 (en) | 1993-07-22 | 1993-07-22 | D / A converter IC |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0738517A JPH0738517A (en) | 1995-02-07 |
JP3413665B2 true JP3413665B2 (en) | 2003-06-03 |
Family
ID=16461891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20271193A Expired - Fee Related JP3413665B2 (en) | 1993-07-22 | 1993-07-22 | D / A converter IC |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3413665B2 (en) |
-
1993
- 1993-07-22 JP JP20271193A patent/JP3413665B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0738517A (en) | 1995-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
NL9002174A (en) | MULTI-CHANNEL AUDIO PRODUCTION DEVICE. | |
US6839676B2 (en) | Audio-decoder apparatus using a common circuit substrate for a plurality of channel models | |
JP3413665B2 (en) | D / A converter IC | |
US6094638A (en) | Audio signal processing apparatus and audio signal processing method for multi channel audio reproduction system | |
US5347499A (en) | Circuit for selectively setting a monaural playback channel in a stereo audio apparatus | |
US3881058A (en) | Convertible amplifier system for single and multiple signal sources | |
JPH0824254B2 (en) | Signal selection circuit | |
JP2599438Y2 (en) | Audio signal processing device | |
US20070073427A1 (en) | Audio signal processing device | |
KR950013219A (en) | Voice characteristic switching circuit according to broadcasting mode | |
JP2864790B2 (en) | Recording audio switching circuit | |
JP2956973B2 (en) | Audio playback device | |
JP3069024B2 (en) | RGB encoder | |
KR100241743B1 (en) | Audio signal processing device for multi-channel | |
JP3376576B2 (en) | Signal conversion circuit | |
JP3169667B2 (en) | Audio signal selection circuit | |
JPH0583798A (en) | Voice selector | |
JPH0560098U (en) | Audio signal processor | |
JP2921614B2 (en) | Audio signal switching device with mute function | |
JPH0516785B2 (en) | ||
JPH0252000A (en) | Sound conversion circuit for high definition tv | |
JPH01247000A (en) | Digital sound reproducing device | |
JPS63292460A (en) | Reproducing device | |
JPS6085638A (en) | Voice signal selector | |
JPH0491578A (en) | High-definition television receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030225 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |