JP3407819B2 - Current mirror circuit - Google Patents

Current mirror circuit

Info

Publication number
JP3407819B2
JP3407819B2 JP04333894A JP4333894A JP3407819B2 JP 3407819 B2 JP3407819 B2 JP 3407819B2 JP 04333894 A JP04333894 A JP 04333894A JP 4333894 A JP4333894 A JP 4333894A JP 3407819 B2 JP3407819 B2 JP 3407819B2
Authority
JP
Japan
Prior art keywords
transistor
current
output
mirror circuit
current mirror
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP04333894A
Other languages
Japanese (ja)
Other versions
JPH07231229A (en
Inventor
隆雄 森下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP04333894A priority Critical patent/JP3407819B2/en
Publication of JPH07231229A publication Critical patent/JPH07231229A/en
Application granted granted Critical
Publication of JP3407819B2 publication Critical patent/JP3407819B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、基準電流に対して高精
度で所定倍率の出力電流を得ることができ、しかも高出
力抵抗を実現できるようにしたカレントミラー回路に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current mirror circuit capable of obtaining an output current of a predetermined magnification with high precision with respect to a reference current and realizing a high output resistance.

【0002】[0002]

【従来の技術】従来のカレントミラー回路を図2に示
す。この回路は基準電流に対する出力電流の精度を高く
したウイルソン型のものである。Q1′〜Q4′はβ
(エミッタ接地型電流増幅率)が同じバイポーラnpn
型トランジスタ、1は基準電流源、2は出力端子であ
る。
2. Description of the Related Art A conventional current mirror circuit is shown in FIG. This circuit is of the Wilson type in which the accuracy of the output current with respect to the reference current is increased. Q1'-Q4 'is β
Bipolar npn having the same (grounded emitter type current amplification factor)
Type transistor, 1 is a reference current source, and 2 is an output terminal.

【0003】この回路では、基準電流源1から出力する
電流IrからトランジスタQ1′のコレクタ電流および
ベース電流を差し引いた電流が、トランジスタQ2′の
ベース電流となる。このトランジスタQ2′のベース電
流はβ倍されて出力電流Ioとなるとともに、β+1倍
されてエミッタ電流となる。そして、このトランジスタ
Q2′のエミッタ電流からトランジスタQ3′のコレク
タ電流とベース電流を差し引いた電流がトランジスタQ
4′のベース電流として流れ込み、そのベース電流のβ
倍の電流がトランジスタQ4′のコレクタ電流、つまり
トランジスタQ1′のエミッタ電流となる。
In this circuit, a current obtained by subtracting the collector current and the base current of the transistor Q1 'from the current Ir output from the reference current source 1 becomes the base current of the transistor Q2'. The base current of the transistor Q2 'is multiplied by β to become the output current Io, and also multiplied by β + 1 to become the emitter current. The current obtained by subtracting the collector current and the base current of the transistor Q3 'from the emitter current of the transistor Q2' is the transistor Q2 '.
4 ′ of the base current, and β of the base current
The doubled current becomes the collector current of the transistor Q4 ', that is, the emitter current of the transistor Q1'.

【0004】このようにして、トランジスタQ3′によ
って出力端子2に流れる電流が検出され、その検出信号
がトランジスタQ4′に入力され、このトランジスタQ
4′よってトランジスタQ1′が負帰還制御されて、ト
ランジスタQ2′のコレクタ電流の安定化が行なわれ、
基準電流Irとほぼ等しい電流が出力電流Ioとして出
力端子2に得られる。
In this way, the current flowing through the output terminal 2 is detected by the transistor Q3 ', and the detection signal is input to the transistor Q4'.
The transistor Q1 'is subjected to negative feedback control by 4', and the collector current of the transistor Q2 'is stabilized.
A current substantially equal to the reference current Ir is obtained at the output terminal 2 as the output current Io.

【0005】定量的には、 Io=Ir[1−2/(β2 +2β+2)] ・・・(1) となり、βが十分大きい場合には、 Io≒Ir ・・・(2) となる。また、出力抵抗Roは、r0 2をトランジスタQ
2′のコレクタ抵抗とすると、 Ro≒β・r0 2/2 ・・・(3) となる。
Quantitatively, Io = Ir [1-2 / (β 2 + 2β + 2)] (1), and when β is sufficiently large, Io≈Ir (2) In addition, the output resistance Ro is a transistor Q connected to r 0 2.
When the collector resistance of 2 ', the Ro ≒ β · r 0 2/ 2 ··· (3).

【0006】[0006]

【発明が解決しようとする課題】図3は基準電流Irに
対してn倍の出力電流Ioを得るようにしたウイルソン
型カレントミラー回路の回路図である。ここでは、トラ
ンジスタQ2″、Q3″のエミッタ面積をトランジスタ
Q1′、Q4′のそれのn倍のサイズに設定している。
β等はトランジスタQ1′、Q2″、Q3″、Q4′と
も同じである。
FIG. 3 is a circuit diagram of a Wilson type current mirror circuit for obtaining an output current Io which is n times as large as the reference current Ir. Here, the emitter areas of the transistors Q2 ″ and Q3 ″ are set to n times the size of the transistors Q1 ′ and Q4 ′.
β and the like are the same for the transistors Q1 ′, Q2 ″, Q3 ″, Q4 ′.

【0007】動作原理は図2の回路と同様であるが、出
力電流Ioは、
The operating principle is similar to that of the circuit of FIG. 2, but the output current Io is

【0008】となり、ここでn<<βであれば、 Io≒nIr+(n+1)Ir/β =nIr+(n+1)IB ・・・(5) となる。IB はトランジスタQ1′のベース電流であ
る。
[0008] next, if where the n << β, Io ≒ nIr + (n + 1) Ir / β = nIr + (n + 1) becomes I B ··· (5). I B is the base current of transistor Q1 '.

【0009】このように、図3の回路では、基準電流I
rのn倍である出力電流「nIr」に加えて、n+1倍
のベース電流誤差分が発生し、基準電流を精度高く増幅
することはできなかった。
As described above, in the circuit of FIG. 3, the reference current I
In addition to the output current “nIr” which is n times as large as r, a base current error amount of n + 1 times was generated, and the reference current could not be amplified with high accuracy.

【0010】本発明は記した点に鑑みてされたもので、
その目的は、高精度の電流変換が可能で、高出力抵抗を
有するカレントミラー回路を提供することである。
The present invention has been made in view of the above points,
It is an object of the present invention to provide a current mirror circuit capable of highly accurate current conversion and having a high output resistance.

【0011】[0011]

【課題を解決するための手段】本発明の目的は、基準電
流が流れる第1トランジスタと、該第1トランジスタの
出力電流に対応した電流を出力端子に出力する第2トラ
ンジスタと、該第2トランジスタの出力電流を検出する
第3トランジスタと、該第3トランジスタで検出された
出力電流信号を入力して上記第1トランジスタを負帰還
制御する第4トランジスタとからなるウイルソン型のカ
レントミラー回路において、上記第3トランジスタで検
出された上記出力電流信号を入力して、上記第1トラン
ジスタを負帰還制御する電流に対応する電流を上記出力
端子に加算出力する第5トランジスタを設けたことを特
徴とするカレントミラー回路によって達成される。
An object of the present invention is to provide a first transistor through which a reference current flows, a second transistor for outputting a current corresponding to the output current of the first transistor to an output terminal, and the second transistor. In a Wilson type current mirror circuit comprising a third transistor for detecting the output current of the first transistor and a fourth transistor for inputting the output current signal detected by the third transistor to control the first transistor in negative feedback. A current characterized in that a fifth transistor is provided for inputting the output current signal detected by the third transistor and adding and outputting a current corresponding to the current for negative feedback controlling the first transistor to the output terminal. Achieved by a mirror circuit.

【0012】本発明では、上記5トランジスタの出力電
流を、上記第5トランジスタの上記第1乃至第4トラン
ジスタに対するサイズ比により設定することが好まし
い。
In the present invention, the output currents of the five transistors are preferably set by the size ratio of the fifth transistor to the first to fourth transistors.

【0013】また、本発明では、上記第5トランジスタ
と上記出力端子との間に、レベルシフト用ダイオードを
接続することが好ましい。
Further, in the present invention, it is preferable to connect a level shift diode between the fifth transistor and the output terminal.

【0014】また、本発明では、上記使用トランジスタ
の全部を、バイポーラnpn型トランジスタ、バイポー
ラpnp型トランジスタ、nチャンネル型電界効果トラ
ンジスタ、又はpチャンネル型電界効果トランジスタと
することができる。
Further, in the present invention, all of the transistors used may be bipolar npn type transistors, bipolar pnp type transistors, n channel type field effect transistors or p channel type field effect transistors.

【0015】本発明は、基準電流が入力するダイオード
接続の第1トランジスタと、該第1トランジスタとベー
スが共通接続されコレタクが出力端子に接続される第2
トランジスタと、該第2トランジスタのエミッタ電流が
流れるダイオード接続の第3トランジスタと、該第3ト
ランジスタとベース、エミッタが各々共通接続され上記
第1トランジスタのエミッタにコレクタが接続される第
4トランジスタとからなり、上記第2トランジスタから
出力する出力電流を上記第3トランジスタで検出し上記
第4トランジスタによって上記第1トランジスタに帰還
させるようにしたウイルソン型のカレントミラー回路に
おいて、上記第3トランジスタとベース、エミッタが各
々共通接続され、上記第1乃至第4トランジスタに対し
て所定倍のサイズの第5トランジスタを設け、該第5ト
ランジスタのコレクタを上記出力端子に接続したことを
特徴とするカレントミラー回路によっても達成できる。
According to the present invention, a diode-connected first transistor to which a reference current is input, and a second transistor in which the first transistor and the base are commonly connected and the collector is connected to an output terminal
A transistor, a diode-connected third transistor through which an emitter current of the second transistor flows, and a fourth transistor in which the third transistor, the base, and the emitter are commonly connected, and the collector is connected to the emitter of the first transistor. In a Wilson type current mirror circuit in which the output current output from the second transistor is detected by the third transistor and is fed back to the first transistor by the fourth transistor, the third transistor, the base and the emitter are provided. Are commonly connected to each other, and a fifth transistor having a size that is a predetermined multiple of the first to fourth transistors is provided, and the collector of the fifth transistor is connected to the output terminal. Can be achieved.

【0016】ここでは、上記第5トランジスタのコレク
タと上記出力端子との間に、上記第5トランジスタと同
じサイズのダイオードを接続することができる。
Here, a diode having the same size as the fifth transistor can be connected between the collector of the fifth transistor and the output terminal.

【0017】[0017]

【実施例】以下、本発明の実施例について説明する。図
1はその一実施例のカレントミラー回路を示す回路図で
ある。Q1〜Q4はnpnトランジスタ(サイズn)、
Q5、Q6もnpnトランジスタ(サイズm)である。
ここでは、図2に示したと同様な構成のトランジスタQ
1〜Q4からなるカレントミラー回路に対して、トラン
ジスタQ3とベースとエミッタが共通接続のトランジス
タQ5と、ダイオード接続のトランジスタQ6とを直列
接続して、出力端子2と接地間に接続したものである。
EXAMPLES Examples of the present invention will be described below. FIG. 1 is a circuit diagram showing a current mirror circuit of the embodiment. Q1 to Q4 are npn transistors (size n),
Q5 and Q6 are also npn transistors (size m).
Here, the transistor Q having the same configuration as that shown in FIG.
In the current mirror circuit including 1 to Q4, a transistor Q3, a transistor Q5 whose base and emitter are commonly connected, and a diode-connected transistor Q6 are connected in series and are connected between the output terminal 2 and the ground. .

【0018】この実施例では、トランジスタQ1〜Q4
で構成されるウイルソン型カレントミラー回路のうち、
トランジスタQ2のコレクタに発生する出力電流Io1
は、そのウイルソン型カレントミラー回路の基本動作お
よびトランジスタQ5のベース電流IB5に依存する。
In this embodiment, the transistors Q1 to Q4 are used.
Of the Wilson type current mirror circuit composed of
Output current Io1 generated in the collector of the transistor Q2
Depends on the basic operation of the Wilson current mirror circuit and the base current I B5 of the transistor Q5.

【0019】ここで、図1において、トランジスタQ1
〜Q6の各部に流れる電流(下付のB、E、Cはベー
ス、エミッタ、コレクタの区別を、1〜6はトランジス
タQ1〜Q6の区別を示す。)は、 IB2=Io1 /β IE2=(β+1)・IB2 =Io1 ・(β+1)/β IE1=IC4 =Ir−IB2 =Ir−Io1 /β IB4=IC4/β =(Ir−Io1 /β)/β IE4=IB4・(1+β) =(Ir−Io1 /β)(1+β)/β =IE3B5=IB4・m/n IC5=IC4・m/n =m/n(Ir−Io1 /β) となる。
Here, in FIG. 1, the transistor Q1
Current flowing through each part of-Q6 (subscript B, E, C is the base, emitter, the distinction of the collector, 1-6 shows the distinction between transistors Q1 to Q6.) Is, I B2 = Io 1 / β I E2 = (β + 1) · I B2 = Io 1 · (β + 1) / β I E1 = I C4 = Ir-I B2 = Ir-Io 1 / β I B4 = I C4 / β = (Ir-Io 1 / β) / β I E4 = I B4 · (1 + β) = (Ir-Io 1 / β) (1 + β) / β = I E3 I B5 = I B4 · m / n I C5 = I C4 · m / n = m / n (Ir-Io 1 / β).

【0020】従って、出力電流Io1 は、βが十分大き
ければ、 Io1 ≒Ir+(m/n)(Ir/β) ・・・(6) となる。
Therefore, if β is sufficiently large, the output current Io 1 becomes Io 1 ≉Ir + (m / n) (Ir / β) (6)

【0021】一方、トランジスタQ5で発生するコレク
タ電流IC5は、トランジスタQ4のコレクタ電流IC4
相似であるので、上記したように、 IC5=IC4(m/n) =(Ir−Io1 /β)(m/n) であるから、ここで発生する出力電流Io2 は、 となり、βが十分大きければ、 Io2 ≒(m/n)[Ir−(Ir/β)] ・・・(8) となる。
On the other hand, since the collector current I C5 generated in the transistor Q5 is similar to the collector current I C4 of the transistor Q4, as described above, I C5 = I C4 (m / n) = (Ir-Io 1 / Β) (m / n), the output current Io 2 generated here is If β is sufficiently large, Io 2 ≈ (m / n) [Ir− (Ir / β)] (8)

【0022】従って、出力電流Ioは、式(6)と式
(7)から、 となる。βが十分大きければ、 Io≒Ir[1+(m/n)] ・・・(10) となる。
Therefore, the output current Io is calculated from the equations (6) and (7) as follows: Becomes If β is sufficiently large, Io≈Ir [1+ (m / n)] (10).

【0023】すなわち、式(7)と式(9)に示される
電流を発生させて加算させることより、両式に含まれて
いる(Ir/β)をキャンセルした式(11)に示され
る出力電流Ioを得ることができる。この出力電流Io
はトランジスタQ1〜Q6の素子に影響を受ける要素は
なく、正確にサイズ比(m/n)に応じた出力電流を得
ることができる。
That is, by generating and adding the currents represented by the equations (7) and (9), the output represented by the equation (11) in which (Ir / β) included in both equations is canceled. The current Io can be obtained. This output current Io
Does not affect the elements of the transistors Q1 to Q6, and an output current according to the size ratio (m / n) can be accurately obtained.

【0024】次に、出力抵抗Roは、電流Io1 を流す
側の出力抵抗Ro1 と電流Io2 を流す側の出力抵抗R
2 の並列接続値となる。まず、電流Io1 を流す側の
出力抵抗Ro1 は、 Ro1 ≒(β/2)ro2 ・・・(11) である。ro2はトランジスタQ2のコレクタ抵抗であ
る。
Next, the output resistance Ro is the output resistance Ro 1 on the side where the current Io 1 flows and the output resistance R on the side where the current Io 2 flows.
It is a parallel connection value of o 2 . First, the output resistance Ro 1 on the side where the current Io 1 flows is Ro 1 ≈ (β / 2) r o2 (11). r o2 is the collector resistance of the transistor Q2.

【0025】一方、電流Io2 側については、トランジ
スタQ5のコレクタ電流IC5の変動量ΔIC5がトランジ
スタQ5のベース電流に−ΔIC5となって現れ、トラン
ジスタQ2を通して−αΔIC5となって出力端子2側に
帰還する(αはベース接地電流増幅率)。
On the other hand, on the side of the current Io 2, the variation amount ΔI C5 of the collector current I C5 of the transistor Q5 appears as −ΔI C5 in the base current of the transistor Q5, and becomes −αΔI C5 through the transistor Q2. It returns to the 2 side (α is the base ground current amplification factor).

【0026】従って、出力端子2の出力電圧の変動によ
る出力電流Io2 から発生する出力電流Ioの変動ΔI
oは、実質的に、 ΔIo=ΔIC5−αΔIC5=(1−α)ΔIC5 ・・・(12) となる。α≒1であれば、ΔIo≒0である。定量的に
は、 r0 5・ΔIC5=Ro2 (1−α)ΔIC5 ・・・(13) より(r0 5はトランジスタQ5のコレクタ抵抗)、 Ro2 =r0 5/(1−α) =(1+β)r0 5 ・・・(14) となる。
Therefore, the fluctuation ΔI of the output current Io generated from the output current Io 2 due to the fluctuation of the output voltage of the output terminal 2
o is substantially ΔIo = ΔI C5 −αΔI C5 = (1−α) ΔI C5 (12) If α≈1, then ΔIo≈0. Quantitatively, from r 0 5 · ΔI C5 = Ro 2 (1-α) ΔI C5 (13) (r 0 5 is the collector resistance of the transistor Q 5 ), Ro 2 = r 0 5 / (1- α) = (1 + β) r 0 5 (14)

【0027】従って、トータルの出力抵抗Roは、ro2
=r0 とすると、r0 5 ≒ro2(n/m)=r0 (n/
m)から、 Ro=Ro1 //Ro2 =(β・r0 /2)//[(1+β)(n/m)r0 ={(β2 +β)n/[(2n+m)β+2n]}r0 ・・・(15) となり、βに応じて高い値となる。
Therefore, the total output resistance Ro is ro2
= R 0 , r 0 5 ≈r o2 (n / m) = r 0 (n /
From m), Ro = Ro 1 // Ro 2 = (β · r 0/2) // [(1 + β) (n / m) r 0 = {(β 2 + β) n / [(2n + m) β + 2n]} r 0 (15), which is a high value depending on β.

【0028】次に、トランジスタQ6はダイオード接続
でトランジスタQ5のコレクタに接続されている。これ
は、出力端子2の電圧状態に対応してトランジスタQ4
とトランジスタQ5を同一バイアスに保つ働きをする。
すなわち、出力端子2が2VBE(VBEはトランジスタの
ベース・エミッタ間電圧)のバイアス状態の場合に、ト
ランジスタQ6を挿入することにより、トランジスタQ
4とトランジスタQ5のVCE(コレクタ・エミッタ間電
圧)が同一となり、これら2つのトランジスタQ4、Q
5のβを同一の状態に維持する。
Next, the transistor Q6 is diode-connected to the collector of the transistor Q5. This is because the transistor Q4
And the transistor Q5 keep the same bias.
That is, when the output terminal 2 is in a biased state of 2V BE (V BE is the voltage between the base and emitter of the transistor), the transistor Q6 is inserted so that the transistor Q6
4 and transistor Q5 have the same V CE (collector-emitter voltage), and these two transistors Q4, Q
Keep β in 5 in the same state.

【0029】このような構成であるので、基準電流Ir
に対して非常に誤差の少ない出力電流Ioを発生させる
ことができる。この電流Ioはトランジスタのサイズ比
(m/n)によってその倍率を選択することができる。
また、高い値の出力抵抗をもった電流源回路等を実現で
きる。
With such a configuration, the reference current Ir
It is possible to generate an output current Io having a very small error. The magnification of this current Io can be selected according to the size ratio (m / n) of the transistors.
Further, a current source circuit or the like having a high value output resistance can be realized.

【0030】[0030]

【発明の効果】以上から本発明によれば、精度高く電流
を増幅させ、かつ高い出力抵抗を持たせることができ
る。このため、A/D、D/Aコンバータ等の高い精度
を要求される定電流源への応用や、小信号電流を増幅さ
せる応用に適用することができるようになるという利点
がある。
As described above, according to the present invention, it is possible to accurately amplify a current and to have a high output resistance. Therefore, there is an advantage that it can be applied to a constant current source such as an A / D or D / A converter that requires high accuracy and an application to amplify a small signal current.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の一実施例のカレントミラー回路の回
路図である。
FIG. 1 is a circuit diagram of a current mirror circuit according to an embodiment of the present invention.

【図2】 従来のウイルソン型カレントミラー回路の回
路図である。
FIG. 2 is a circuit diagram of a conventional Wilson current mirror circuit.

【図3】 従来のウイルソン型カレントミラー回路の回
路図である。
FIG. 3 is a circuit diagram of a conventional Wilson type current mirror circuit.

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】基準電流が流れる第1トランジスタと、該
第1トランジスタの出力電流に対応した電流を出力端子
に出力する第2トランジスタと、該第2トランジスタの
出力電流を検出する第3トランジスタと、該第3トラン
ジスタで検出された出力電流信号を入力して上記第1ト
ランジスタを負帰還制御する第4トランジスタとからな
るウイルソン型のカレントミラー回路において、 上記第3トランジスタで検出された上記出力電流信号を
入力して、上記第1トランジスタを負帰還制御する電流
に対応する電流を上記出力端子に加算出力する第5トラ
ンジスタを設けたことを特徴とするカレントミラー回
路。
1. A first transistor through which a reference current flows, a second transistor for outputting a current corresponding to an output current of the first transistor to an output terminal, and a third transistor for detecting an output current of the second transistor. A Wilson type current mirror circuit comprising a fourth transistor for inputting an output current signal detected by the third transistor and performing negative feedback control of the first transistor, wherein the output current detected by the third transistor is A current mirror circuit comprising a fifth transistor for inputting a signal and adding and outputting to the output terminal a current corresponding to a current for negative feedback controlling the first transistor.
【請求項2】上記5トランジスタの出力電流を、上記第
5トランジスタの上記第1乃至第4トランジスタに対す
るサイズ比により設定することを特徴とする請求項1に
記載のカレントミラー回路。
2. The current mirror circuit according to claim 1, wherein the output current of the five transistors is set by the size ratio of the fifth transistor to the first to fourth transistors.
【請求項3】上記第5トランジスタと上記出力端子との
間に、レベルシフト用ダイオードを接続したことを特徴
とする請求項1又は2に記載のカレントミラー回路。
3. The current mirror circuit according to claim 1, further comprising a level shift diode connected between the fifth transistor and the output terminal.
【請求項4】上記使用トランジスタの全部を、バイポー
ラnpn型トランジスタ、バイポーラpnp型トランジ
スタ、nチャンネル型電界効果トランジスタ、又はpチ
ャンネル型電界効果トランジスタとしたことを特徴とす
る請求項1、又は第2項に記載のカレントミラー回路。
4. A bipolar npn-type transistor, a bipolar pnp-type transistor, an n-channel type field effect transistor, or a p-channel type field effect transistor as all of the transistors used. The current mirror circuit described in the item.
【請求項5】基準電流が入力するダイオード接続の第1
トランジスタと、該第1トランジスタとベースが共通接
続されコレタクが出力端子に接続される第2トランジス
タと、該第2トランジスタのエミッタ電流が流れるダイ
オード接続の第3トランジスタと、該第3トランジスタ
とベース、エミッタが各々共通接続され上記第1トラン
ジスタのエミッタにコレクタが接続される第4トランジ
スタとからなり、上記第2トランジスタから出力する出
力電流を上記第3トランジスタで検出し上記第4トラン
ジスタによって上記第1トランジスタに帰還させるよう
にしたウイルソン型のカレントミラー回路において、 上記第3トランジスタとベース、エミッタが各々共通接
続され、上記第1乃至第4トランジスタに対して所定倍
のサイズの第5トランジスタを設け、該第5トランジス
タのコレクタを上記出力端子に接続したことを特徴とす
るカレントミラー回路。
5. A first diode connection for inputting a reference current.
A transistor, a second transistor having the first transistor and the base commonly connected and a collector connected to the output terminal, a diode-connected third transistor through which an emitter current of the second transistor flows, the third transistor and the base, A fourth transistor having emitters commonly connected to each other and a collector connected to an emitter of the first transistor, the output current output from the second transistor is detected by the third transistor, and the first current is detected by the fourth transistor. In a Wilson type current mirror circuit configured to feed back to a transistor, a third transistor, a base and an emitter are commonly connected to each other, and a fifth transistor having a size that is a predetermined multiple of the first to fourth transistors is provided, The collector of the fifth transistor is the above A current mirror circuit characterized by being connected to the output terminal.
【請求項6】上記第5トランジスタのコレクタと上記出
力端子との間に、上記第5トランジスタと同じサイズの
ダイオードを接続したことを特徴とする請求項5に記載
のカレントミラー回路。
6. The current mirror circuit according to claim 5, wherein a diode having the same size as that of the fifth transistor is connected between the collector of the fifth transistor and the output terminal.
JP04333894A 1994-02-18 1994-02-18 Current mirror circuit Expired - Lifetime JP3407819B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04333894A JP3407819B2 (en) 1994-02-18 1994-02-18 Current mirror circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04333894A JP3407819B2 (en) 1994-02-18 1994-02-18 Current mirror circuit

Publications (2)

Publication Number Publication Date
JPH07231229A JPH07231229A (en) 1995-08-29
JP3407819B2 true JP3407819B2 (en) 2003-05-19

Family

ID=12661064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04333894A Expired - Lifetime JP3407819B2 (en) 1994-02-18 1994-02-18 Current mirror circuit

Country Status (1)

Country Link
JP (1) JP3407819B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4291658B2 (en) 2003-09-26 2009-07-08 ローム株式会社 Current mirror circuit

Also Published As

Publication number Publication date
JPH07231229A (en) 1995-08-29

Similar Documents

Publication Publication Date Title
US6492845B1 (en) Low voltage current sense amplifier circuit
US6583667B1 (en) High frequency CMOS differential amplifiers with fully compensated linear-in-dB variable gain characteristic
JPH0773205B2 (en) Level conversion circuit
KR0136875B1 (en) Voltage-current converter
JPS6142965B2 (en)
JP2749925B2 (en) IC temperature sensor
US4567444A (en) Current mirror circuit with control means for establishing an input-output current ratio
JP3938793B2 (en) Variable gain amplifier using pseudo logarithmic gain control
JPH0656570B2 (en) Cascode connection current source circuit layout
US4103219A (en) Shunt voltage regulator
KR900007035B1 (en) Electronic impedance device
JP3407819B2 (en) Current mirror circuit
US4575686A (en) Output stage for power amplifiers
JPH0257372B2 (en)
JPH0321927B2 (en)
JP3680513B2 (en) Current detection circuit
JP3644156B2 (en) Current limit circuit
JPH06276037A (en) Audio power amplifier
JP2833012B2 (en) Transistor with current detection function
JPS6016126B2 (en) cascode circuit
JPH0760981B2 (en) Voltage-current conversion circuit
KR830001932B1 (en) Amplification circuit
JPH1048268A (en) Peak detector circuit
JP2797322B2 (en) amplifier
JP2703953B2 (en) Current amplifier circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030212

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 10