JP3405494B2 - Chip type diode module - Google Patents

Chip type diode module

Info

Publication number
JP3405494B2
JP3405494B2 JP21834495A JP21834495A JP3405494B2 JP 3405494 B2 JP3405494 B2 JP 3405494B2 JP 21834495 A JP21834495 A JP 21834495A JP 21834495 A JP21834495 A JP 21834495A JP 3405494 B2 JP3405494 B2 JP 3405494B2
Authority
JP
Japan
Prior art keywords
chip
spacer
electrode
diode
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21834495A
Other languages
Japanese (ja)
Other versions
JPH0964098A (en
Inventor
敏直 斉藤
明弘 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP21834495A priority Critical patent/JP3405494B2/en
Publication of JPH0964098A publication Critical patent/JPH0964098A/en
Application granted granted Critical
Publication of JP3405494B2 publication Critical patent/JP3405494B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、チップ型ダイオードお
よびチップ型ダイオードモジュールに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip type diode and a chip type diode module.

【0002】[0002]

【従来の技術】ダイオードの封止構造として、ガラス管
(ガラススリーブ)を利用したDHD(ダブルヒートシ
ンクダイオード)や樹脂で封止した樹脂封止型構造が知
られている。
2. Description of the Related Art As a diode sealing structure, a DHD (double heat sink diode) utilizing a glass tube (glass sleeve) and a resin sealing type structure in which a resin is sealed are known.

【0003】DHDは、ガラススリーブに挿入した2本
の段付きリードの太径部端面間にダイオードチップを挟
むとともに、前記ガラススリーブを溶融させて気密封止
した構造となっている。DHDについては、オーム会社
発行「電子情報通信ハンドブック第1分冊」1988年3月
30日発行、P765およびP766に記載されている。
The DHD has a structure in which a diode chip is sandwiched between end faces of large diameter portions of two stepped leads inserted in a glass sleeve, and the glass sleeve is melted and hermetically sealed. For DHD, "Electronic Information and Communication Handbook Volume 1" published by Ohmsha, March 1988
Issued 30 days, listed on P765 and P766.

【0004】樹脂封止型ダイオードは、リードフレーム
の支持板上にダイオードチップを固定した後、前記ダイ
オードチップの電極とリードの先端を導電性のワイヤで
接続し、その後前記支持板,ダイオードチップ,ワイヤ
およびリードの先端部分をトランスファモールド等によ
るモールドによって封止し、不要リードフレーム部分を
切断除去することによって形成される。樹脂封止型ダイ
オードについては、ローム社発行のカタログ(カタログ
No.3630'93.10)、P100に記載されている。
In the resin-sealed diode, after fixing the diode chip on the support plate of the lead frame, the electrode of the diode chip and the tip of the lead are connected by a conductive wire, and then the support plate, the diode chip, It is formed by sealing the tip portions of the wires and the leads with a mold such as a transfer mold, and cutting and removing the unnecessary lead frame portion. For resin-sealed diodes, please refer to the catalog issued by ROHM (catalog
No. 3630 '93 .10), P100.

【0005】このカタログには2つのダイオードチップ
を組み込み、アノードコモンまたはカソードコモンとな
る3端子の樹脂封止型ダイオード(ダイオードモジュー
ル)についても記載されている。また、市販品の中に
は、4つのダイオードチップをアノードコモンやカソー
ドコモンに組み込んだ6端子の樹脂封止型ダイオード
(MOP型)もある。
This catalog also describes a three-terminal resin-sealed diode (diode module) in which two diode chips are incorporated and which serves as an anode common or a cathode common. Further, among commercially available products, there is also a 6-terminal resin-sealed diode (MOP type) in which four diode chips are incorporated in an anode common and a cathode common.

【0006】[0006]

【発明が解決しようとする課題】現在、パッケージの外
形寸法は軽薄短小化が進行中で、前記DHDおよび樹脂
封止型ダイオードでは、部品の構造上および製造方法上
において、パッケージの外形寸法を小さくすることが困
難となってきている。たとえば、アノードコモンやカソ
ードコモンとなる3端子の樹脂封止型ダイオード(ダイ
オードモジュール)では、その寸法が縦2.1mm,横
2.0mm(リード端からリード端までの長さ)となっ
ている。4つのダイオードチップを組み込んだ6端子の
樹脂封止型ダイオード(ダイオードモジュール)はさら
に寸法が大きくなる。
At present, the outer dimensions of the package are becoming lighter, thinner, shorter, and smaller, and in the DHD and the resin-sealed type diode, the outer dimension of the package is small because of the structure of components and the manufacturing method. It has become difficult to do. For example, in a three-terminal resin-sealed diode (diode module) that serves as an anode common and a cathode common, the dimensions are 2.1 mm in length and 2.0 mm in width (length from lead end to lead end). . The size of a 6-terminal resin-sealed diode (diode module) incorporating four diode chips is further increased.

【0007】気密性の良好なDHDでは、アノードコモ
ンやカソードコモンとなる3端子のダイオードモジュー
ルの組み立てはできない。
With a DHD having good airtightness, a three-terminal diode module that serves as an anode common or a cathode common cannot be assembled.

【0008】樹脂封止型ダイオードでは、パッケージが
樹脂(レジン)であることから、耐湿性は高くない。
In the resin-sealed diode, since the package is resin (resin), the moisture resistance is not high.

【0009】本発明の目的は、小型化が達成できるチッ
プ型ダイオードおよびチップ型ダイオードモジュールを
提供することにある。
An object of the present invention is to provide a chip type diode and a chip type diode module which can achieve miniaturization.

【0010】本発明の他の目的は、気密性が高いチップ
型ダイオードおよびチップ型ダイオードモジュールを提
供することにある。
Another object of the present invention is to provide a chip type diode and a chip type diode module having high airtightness.

【0011】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
The above and other objects and novel features of the present invention will be apparent from the description of the present specification and the accompanying drawings.

【0012】[0012]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
The outline of the representative ones of the inventions disclosed in the present application will be briefly described as follows.

【0013】(1)チップ型ダイオードは、ダイオード
チップを挿入する挿入孔を有する絶縁板からなるスペー
サと、前記スペーサの表裏面に絶縁性の接着剤を介して
それぞれ貼り付けられる2枚の配線基板と、前記挿入孔
内に入れられるとともに一方の電極を前記一方の配線基
板の配線に接続され他方の電極を前記他方の配線基板の
配線に接続されるダイオードチップと、前記配線基板,
スペーサ,配線基板と積層された積層体の両端部分にそ
れぞれ形成された外部電極とを有する。前記外部電極は
前記積層体の表面に塗布形成された導体からなり、一方
の配線基板の配線または他方の配線基板の配線に電気的
に接続されている。前記外部電極間の積層体の表面は絶
縁性の保護膜で覆われている。
(1) A chip-type diode is a spacer made of an insulating plate having an insertion hole for inserting a diode chip, and two wiring boards attached to the front and back surfaces of the spacer through an insulating adhesive. A diode chip that is inserted into the insertion hole and has one electrode connected to the wiring of the one wiring board and the other electrode connected to the wiring of the other wiring board;
It has a spacer and a wiring board and external electrodes respectively formed on both end portions of the laminated body. The external electrode is made of a conductor formed by coating on the surface of the laminated body, and is electrically connected to the wiring of one wiring board or the wiring of the other wiring board. The surface of the laminated body between the external electrodes is covered with an insulating protective film.

【0014】(2)チップ型ダイオードモジュールは、
ダイオードチップを挿入する2つの挿入孔を有する絶縁
板からなるスペーサと、前記スペーサの表裏面に絶縁性
の接着剤を介してそれぞれ貼り付けられる2枚の配線基
板と、前記挿入孔内に入れられるとともに一方の電極を
前記一方または他方の配線基板の所定の配線に接続され
他方の電極を前記他方または一方の配線基板の所定の配
線に接続される2つのダイオードチップと、前記配線基
板,スペーサ,配線基板と積層された積層体の両端部分
に3つ以上形成された外部電極とを有する。前記積層体
の一端では切り込みによって隣合う電極が絶縁されてい
る。したがって、一端の2つの外部電極は前記各ダイオ
ードチップ固有の電極に繋がる独立電極となり、他端の
外部電極は複数のダイオードチップの電極に繋がる共通
電極となっている。チップ型ダイオードモジュールはア
ノードコモン回路を構成している。
(2) The chip type diode module is
A spacer made of an insulating plate having two insertion holes into which the diode chip is inserted, two wiring boards attached respectively to the front and back surfaces of the spacer via an insulating adhesive, and the wiring board is put into the insertion hole. And two diode chips each having one electrode connected to a predetermined wiring of the one or the other wiring board and the other electrode connected to a predetermined wiring of the other or the one wiring board, the wiring board, the spacer, The wiring board and the laminated body have three or more external electrodes formed at both end portions of the laminated body. Adjacent electrodes are insulated by a notch at one end of the stack. Therefore, the two external electrodes at one end are independent electrodes connected to the electrodes unique to each diode chip, and the external electrodes at the other end are common electrodes connected to the electrodes of the plurality of diode chips. The chip type diode module constitutes an anode common circuit.

【0015】(3)前記手段(2)において、複数のダ
イオードが組み込まれ、各ダイオードのアノード電極お
よびカソード電極は積層体の両端側にそれぞれ独立電極
として設けられている。
(3) In the means (2), a plurality of diodes are incorporated, and the anode electrode and the cathode electrode of each diode are provided as independent electrodes on both ends of the laminated body.

【0016】[0016]

【作用】前記(1)の手段によれば、スペーサを介在さ
せた2枚の配線基板間にダイオードチップを組み込み、
配線基板,スペーサ,配線基板からなる貼り合わせた積
層体の両端に外部電極を形成した構造となっていること
から、小型で気密性に優れたチップ型ダイオードを提供
することができる。
According to the means (1), the diode chip is incorporated between the two wiring boards with the spacer interposed therebetween,
Since the external electrodes are formed on both ends of the laminated body composed of the wiring board, the spacer, and the wiring board, it is possible to provide a chip-type diode having a small size and excellent airtightness.

【0017】前記(2)の手段によれば、スペーサを介
在させた2枚の配線基板間に複数のダイオードチップを
組み込み、配線基板,スペーサ,配線基板からなる貼り
合わせた積層体の両端にそれぞれ1乃至複数の外部電極
を形成した構造となっているため、小型で気密性に優れ
たチップ型ダイオードモジュールを提供することができ
る。
According to the above-mentioned means (2), a plurality of diode chips are incorporated between two wiring boards having a spacer interposed therebetween, and the diode chips are respectively attached to both ends of a laminated body composed of the wiring board, the spacer and the wiring board. Since it has a structure in which one to a plurality of external electrodes are formed, it is possible to provide a chip-type diode module that is small and has excellent airtightness.

【0018】前記(3)の手段によれば、複数のダイオ
ードが並列状態で組み込まれた小型で気密性の高いチッ
プ型ダイオードモジュールを提供することができる。
According to the above-mentioned means (3), it is possible to provide a small chip type diode module in which a plurality of diodes are incorporated in parallel with each other and which is highly airtight.

【0019】[0019]

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
Embodiments of the present invention will now be described in detail with reference to the drawings.

【0020】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
In all the drawings for explaining the embodiments, parts having the same functions are designated by the same reference numerals, and the repeated description thereof will be omitted.

【0021】(実施例1)図1は本発明の実施例1であ
るチップ型ダイオードを示す斜視図、図2はチップ型ダ
イオードの断面図、図3乃至図8は本実施例1のチップ
型ダイオードの製造に係わる図であって、図3は2枚の
配線基板とスペーサとの相関を示す分解斜視図、図4は
配線基板の製造状態を示す斜視図、図5はスペーサの製
造状態を示す斜視図、図6は配線基板,スペーサ,配線
基板を積層させた状態を示す斜視図、図7は積層体の両
端に外部電極を形成した状態を示す斜視図、図8は外部
電極間の積層体表面に保護膜を形成した状態を示す斜視
図である。
(Embodiment 1) FIG. 1 is a perspective view showing a chip type diode which is Embodiment 1 of the present invention, FIG. 2 is a sectional view of the chip type diode, and FIGS. FIG. 3 is a diagram relating to manufacturing of a diode, FIG. 3 is an exploded perspective view showing a correlation between two wiring boards and a spacer, FIG. 4 is a perspective view showing a manufacturing state of a wiring board, and FIG. 5 is a manufacturing state of spacers. 6 is a perspective view showing a state in which a wiring board, a spacer, and a wiring board are laminated, FIG. 7 is a perspective view showing a state in which external electrodes are formed at both ends of a laminated body, and FIG. It is a perspective view showing the state where a protective film was formed on the surface of a layered product.

【0022】本実施例1のチップ型ダイオード1は、外
観的には図1に示すように、薄い矩形体2となり、その
両端に外部電極3,4を有する構成となっている。前記
外部電極3,4間の矩形体2の表面はガラス系のペース
トの塗布,焼成による保護膜6で覆われている。チップ
型ダイオード1は、縦1.0mm,横0.5mm,高さ
0.5mmとなっている。
As shown in FIG. 1, the chip type diode 1 of the first embodiment has a thin rectangular body 2 in appearance, and has external electrodes 3 and 4 at both ends thereof. The surface of the rectangular body 2 between the external electrodes 3 and 4 is covered with a protective film 6 formed by applying and firing a glass paste. The chip type diode 1 has a length of 1.0 mm, a width of 0.5 mm, and a height of 0.5 mm.

【0023】チップ型ダイオード1は、図2および図3
に示すように、セラミック基板(配線基板)7と、セラ
ミック基板(配線基板)8との間にセラミック基板から
なる絶縁性のスペーサ9を接着剤10,11で重ね合わ
せて貼り合わせた構造(積層構造)となっている。前記
セラミック基板7,スペーサ9,セラミック基板8は、
いずれもその厚さは0.1mm程度と薄くなっている。
The chip type diode 1 is shown in FIGS.
As shown in FIG. 3, a structure in which an insulating spacer 9 made of a ceramic substrate is superposed and bonded between the ceramic substrate (wiring substrate) 7 and the ceramic substrate (wiring substrate) 8 with adhesives 10 and 11 (lamination) Structure). The ceramic substrate 7, the spacer 9 and the ceramic substrate 8 are
In each case, the thickness is as thin as about 0.1 mm.

【0024】前記スペーサ9の中心部分には、一面にバ
ンプ電極12を有するダイオードチップ13が挿入され
る挿入孔14が設けられている。また、スペーサ9にセ
ラミック基板7およびセラミック基板8を貼り合わせた
際、前記挿入孔14部分に一端が来る配線15,16
が、前記セラミック基板7の上面およびセラミック基板
8の下面に設けられている。配線15はセラミック基板
7の左端にまで到達し外部電極3に導通し、配線16は
セラミック基板8の右端にまで到達して外部電極4に導
通している。
An insertion hole 14 into which a diode chip 13 having a bump electrode 12 is inserted is provided in the central portion of the spacer 9. Further, when the ceramic substrate 7 and the ceramic substrate 8 are bonded to the spacer 9, wirings 15 and 16 of which one end comes to the insertion hole 14 portion
Are provided on the upper surface of the ceramic substrate 7 and the lower surface of the ceramic substrate 8. The wiring 15 reaches the left end of the ceramic substrate 7 and is electrically connected to the external electrode 3, and the wiring 16 reaches the right end of the ceramic substrate 8 and is electrically connected to the external electrode 4.

【0025】セラミック基板7,スペーサ9,セラミッ
ク基板8の貼り合わせによる矩形体からなる積層体17
の両端部分には外部電極3,4が形成されている。外部
電極3は、前述のように前記配線15に導通し、外部電
極4は配線16に導通している。外部電極3,4は、積
層体17の両端部分に導電性ペーストを塗布した後焼成
することによって形成されている。
A laminate 17 composed of a rectangular body obtained by bonding the ceramic substrate 7, the spacer 9 and the ceramic substrate 8 together.
External electrodes 3 and 4 are formed on both end portions of. The external electrode 3 is electrically connected to the wiring 15 as described above, and the external electrode 4 is electrically connected to the wiring 16. The external electrodes 3 and 4 are formed by applying a conductive paste to both end portions of the laminated body 17 and then firing the applied paste.

【0026】また、外部電極3,4間の積層体17の表
面はガラス系のペーストの塗布,焼成によって形成され
た保護膜6によって覆われている。
The surface of the laminated body 17 between the external electrodes 3 and 4 is covered with a protective film 6 formed by applying and firing a glass paste.

【0027】本実施例1のチップ型ダイオードは、バン
プ電極12を有するダイオードチップ13をスペーサ9
の挿入孔14内に入れ、2枚の配線基板(セラミック基
板7,8)間にダイオードチップ13を挟み、かつ前記
配線基板の両端に外部電極3,4を形成した構造となる
ことから、チップ型ダイオード1の縦横の大きさが、た
とえば、1.0mm,0.5mmと小さくなる。また、
ワイヤボンディングも不要となることから、チップ型ダ
イオード1の高さも、たとえば、0.5mmと薄くでき
る。これによって、チップ抵抗やチップコンデンサ等に
よる1005製品と同様の寸法とすることができる。
In the chip type diode according to the first embodiment, the diode chip 13 having the bump electrode 12 is provided with the spacer 9
Since the diode chip 13 is inserted between the two wiring boards (ceramic boards 7 and 8) and the external electrodes 3 and 4 are formed at both ends of the wiring board, The vertical and horizontal sizes of the die diode 1 are reduced to 1.0 mm and 0.5 mm, for example. Also,
Since no wire bonding is required, the height of the chip type diode 1 can be reduced to 0.5 mm, for example. As a result, the same size as that of the 1005 product including the chip resistor and the chip capacitor can be obtained.

【0028】つぎに、本実施例1のチップ型ダイオード
1の製造方法について説明する。
Next, a method of manufacturing the chip type diode 1 of the first embodiment will be described.

【0029】最初に、図3に示すように、2枚の配線基
板(セラミック基板7,8)と、1枚のセラミック板か
らなるスペーサ9が用意される。これらセラミック基板
7,スペーサ9,セラミック基板8は、いずれも外形寸
法が同じセラミック板となり、たとえば、縦1.0mm
弱、横0.5mm弱、厚さ0.1mm程度となってい
る。
First, as shown in FIG. 3, two wiring substrates (ceramic substrates 7 and 8) and a spacer 9 made of one ceramic plate are prepared. The ceramic substrate 7, the spacer 9 and the ceramic substrate 8 are all ceramic plates having the same outer dimensions, and for example, a length of 1.0 mm.
Weak, slightly less than 0.5 mm, and about 0.1 mm in thickness.

【0030】前記スペーサ9にはその中心部分に四角の
挿入孔14が設けられている。前記挿入孔14には、一
面にバンプ電極12を有するダイオードチップ13が挿
入される。
The spacer 9 is provided with a square insertion hole 14 at the center thereof. A diode chip 13 having a bump electrode 12 on one surface is inserted into the insertion hole 14.

【0031】前記セラミック基板7の上面およびセラミ
ック基板8の下面には、配線15,16が設けられてい
る。これら配線15,16は、セラミック基板7および
セラミック基板8の端から中央線に沿って中心部分にま
で延在し、配線15と配線16は相互に対称のパターン
となっている。すなわち、配線15はセラミック基板7
の左端にまで到達し、配線16はセラミック基板8の右
端にまで到達している。そして、セラミック基板7にス
ペーサ9が重ねられ、スペーサ9の挿入孔14内にダイ
オードチップ13が挿入された際、ダイオードチップ1
3の下部電極がセラミック基板7の配線15上に載り、
スペーサ9上にセラミック基板8が重ねられた際、前記
ダイオードチップ13のバンプ電極12上にセラミック
基板8の配線16が重なるようになっている。
Wirings 15 and 16 are provided on the upper surface of the ceramic substrate 7 and the lower surface of the ceramic substrate 8. These wirings 15 and 16 extend from the ends of the ceramic substrate 7 and the ceramic substrate 8 to the central portion along the center line, and the wirings 15 and 16 are symmetrical to each other. That is, the wiring 15 is the ceramic substrate 7
To the left end, and the wiring 16 reaches the right end of the ceramic substrate 8. Then, when the spacer 9 is overlaid on the ceramic substrate 7 and the diode chip 13 is inserted into the insertion hole 14 of the spacer 9, the diode chip 1
3 lower electrodes are placed on the wiring 15 of the ceramic substrate 7,
When the ceramic substrate 8 is overlaid on the spacer 9, the wiring 16 of the ceramic substrate 8 overlaps the bump electrode 12 of the diode chip 13.

【0032】前記セラミック基板7,8およびスペーサ
9は、図4および図5に示されるように、一枚のセラミ
ック板20,21を縦横に分断することによって形成さ
れる。図4は、セラミック基板7やセラミック基板8を
製造するセラミック板20を示すものである。厚さ0.
1mm程度のセラミック板素材を用意した後、縦横にス
クライブライン24を打刻によって形成する。また、配
線15や配線16となる配線22をスクリーン印刷によ
って形成し、その後セラミック板素材を焼成することに
よって、セラミック基板7やセラミック基板8となるセ
ラミック基板23が縦横に並んで形成される。そこで、
前記スクライブライン24に沿ってセラミック板20を
切断させることによって、多数のセラミック基板23を
製造する。
As shown in FIGS. 4 and 5, the ceramic substrates 7 and 8 and the spacers 9 are formed by dividing one ceramic plate 20 and 21 vertically and horizontally. FIG. 4 shows a ceramic plate 20 for manufacturing the ceramic substrate 7 and the ceramic substrate 8. Thickness 0.
After preparing a ceramic plate material of about 1 mm, scribe lines 24 are formed in the vertical and horizontal directions by stamping. Further, the wirings 15 and the wirings 16 to be the wirings 16 are formed by screen printing, and then the ceramic plate material is fired, whereby the ceramic substrates 23 to be the ceramic substrates 7 and 8 are formed vertically and horizontally. Therefore,
A large number of ceramic substrates 23 are manufactured by cutting the ceramic plate 20 along the scribe lines 24.

【0033】セラミック基板23において、配線22を
上にし、配線22の端が左となるようにして使用するこ
とによってセラミック基板7が得られ、配線22を下に
し、配線22の端が右となるようにして使用することに
よってセラミック基板8が得られる。
The ceramic substrate 7 is obtained by using the ceramic substrate 23 with the wiring 22 on the upper side and the end of the wiring 22 on the left side, and the wiring 22 is on the lower side and the end of the wiring 22 on the right side. The ceramic substrate 8 is obtained by using in this way.

【0034】図5は、スペーサ9を製造するセラミック
板21を示すものである。厚さ0.1mm程度のセラミ
ック板素材を用意した後、縦横にスクライブライン25
を打刻によって形成する。また、ダイオードチップ13
を挿入する挿入孔14をパンチによって形成する。その
後、前記セラミック板素材を焼成することによって、ス
ペーサ9が縦横に並んで形成される。そこで、前記スク
ライブライン25に沿ってセラミック板21を切断させ
ることによって、スペーサ9を製造する。
FIG. 5 shows a ceramic plate 21 for manufacturing the spacer 9. After preparing a ceramic plate material with a thickness of about 0.1 mm, scribing line 25
Are formed by stamping. In addition, the diode chip 13
The insertion hole 14 for inserting is formed by a punch. Then, by firing the ceramic plate material, the spacers 9 are formed vertically and horizontally. Therefore, the spacer 9 is manufactured by cutting the ceramic plate 21 along the scribe line 25.

【0035】セラミック基板7,8およびスペーサ9
は、1枚のセラミック板20,21(セラミック板素
材)を加工処理するバッチ処理によって製造できること
から、加工コストが安価となる。
Ceramic substrates 7, 8 and spacer 9
Can be manufactured by a batch process in which one ceramic plate 20 or 21 (ceramic plate material) is processed, so the processing cost is low.

【0036】つぎに、図6に示すように、前記セラミッ
ク基板7上に絶縁性の接着剤10を介してスペーサ9を
位置決めして重ねる。また、スペーサ9の挿入孔14内
にダイオードチップ13を入れ、挿入孔14の底に延在
する配線15上にダイオードチップ13の下部電極26
が載るようにする。その後、前記スペーサ9上に接着剤
11を介してセラミック基板8を位置決めして重ねる。
これによってダイオードチップ13のバンプ電極12上
に配線16が重なる。
Next, as shown in FIG. 6, a spacer 9 is positioned and superposed on the ceramic substrate 7 with an insulating adhesive 10 interposed therebetween. Further, the diode chip 13 is put in the insertion hole 14 of the spacer 9, and the lower electrode 26 of the diode chip 13 is placed on the wiring 15 extending to the bottom of the insertion hole 14.
To be listed. Then, the ceramic substrate 8 is positioned and stacked on the spacer 9 with the adhesive 11 interposed therebetween.
As a result, the wiring 16 overlaps the bump electrode 12 of the diode chip 13.

【0037】つぎに、セラミック基板7,スペーサ9,
セラミック基板8が所定の圧力で接触するように加圧・
加熱しながら前記接着剤10,11を硬化させるととも
に、ダイオードチップ13の電極の接続を行う。これに
よって、セラミック基板7,スペーサ9,セラミック基
板8は一体となって積層体17となる。また、ダイオー
ドチップ13の下部電極26はセラミック基板7の配線
15に電気的に接続され、ダイオードチップ13のバン
プ電極12はセラミック基板8の配線16に電気的に接
続される(図2参照)。
Next, the ceramic substrate 7, the spacers 9,
Pressurize the ceramic substrate 8 so that it contacts with a predetermined pressure.
While heating, the adhesives 10 and 11 are hardened and the electrodes of the diode chip 13 are connected. As a result, the ceramic substrate 7, the spacer 9 and the ceramic substrate 8 are integrated into a laminated body 17. The lower electrode 26 of the diode chip 13 is electrically connected to the wiring 15 of the ceramic substrate 7, and the bump electrode 12 of the diode chip 13 is electrically connected to the wiring 16 of the ceramic substrate 8 (see FIG. 2).

【0038】つぎに、図7に示すように、積層体17の
両端部分に導電性ペーストを塗布した後、焼成を行い、
外部電極3,4を形成する。その後、電解バレルメッキ
等によって外部電極3,4の表面にNiメッキ,ハンダ
メッキ(図示せず)を施す。
Next, as shown in FIG. 7, a conductive paste is applied to both end portions of the laminate 17 and then baked,
The external electrodes 3 and 4 are formed. After that, Ni plating and solder plating (not shown) are applied to the surfaces of the external electrodes 3 and 4 by electrolytic barrel plating or the like.

【0039】つぎに、図8に示すように、外部電極3,
4間の積層体17の表面にガラス系のペーストを塗布す
るとともに焼成して保護膜6を形成する。これによっ
て、チップ型ダイオード1の気密性,耐湿性がより向上
することになる。
Next, as shown in FIG.
A glass-based paste is applied to the surface of the laminated body 17 between the four and baked to form the protective film 6. As a result, the airtightness and moisture resistance of the chip type diode 1 are further improved.

【0040】本実施例1のチップ型ダイオード1の製造
方法によれば、セラミック基板7にスペーサ9を接着剤
10を介して重ね合わせるとともに、スペーサ9の挿入
孔14内にダイオードチップ13を入れ、さらにスペー
サ9上に接着剤11を介してセラミック基板8を重ね合
わせることによって積層体17を形成し、その後積層体
17の両端に外部電極3,4を形成するとともに、外部
電極3,4間の積層体17の表面を保護膜6で覆うこと
によって形成できるため、製造が容易となり、製造コス
ト低減が達成できる。
According to the method of manufacturing the chip type diode 1 of the first embodiment, the spacer 9 is superposed on the ceramic substrate 7 with the adhesive 10 interposed therebetween, and the diode chip 13 is put in the insertion hole 14 of the spacer 9. Further, the ceramic substrate 8 is superposed on the spacer 9 via the adhesive 11 to form the laminated body 17, and then the external electrodes 3 and 4 are formed at both ends of the laminated body 17, and the space between the external electrodes 3 and 4 is formed. Since it can be formed by covering the surface of the laminated body 17 with the protective film 6, the manufacturing becomes easy and the manufacturing cost can be reduced.

【0041】また、前記セラミック基板7,8およびス
ペーサ9はバッチ処理によって一度に多数が形成できる
ため、製造コストの低減を図ることができる。
Further, since a large number of the ceramic substrates 7 and 8 and the spacer 9 can be formed at once by batch processing, the manufacturing cost can be reduced.

【0042】(実施例2)図9は本発明の実施例2であ
るチップ型ダイオードモジュールを示す一部を切り欠い
た平面図、図10は本実施例2のチップ型ダイオードモ
ジュールの等価回路図、図11は図9のA−A線に沿う
断面図、図12は図9のB−B線に沿う断面図、図13
は本実施例2のチップ型ダイオードモジュールの外観を
示す斜視図、図14は本実施例2のチップ型ダイオード
モジュールの製造における2枚の配線基板とスペーサと
の相関を示す分解斜視図である。
(Embodiment 2) FIG. 9 is a partially cutaway plan view showing a chip type diode module according to a second embodiment of the present invention, and FIG. 10 is an equivalent circuit diagram of the chip type diode module of the second embodiment. 11, FIG. 11 is a sectional view taken along the line AA of FIG. 9, FIG. 12 is a sectional view taken along the line BB of FIG. 9, and FIG.
Is a perspective view showing the external appearance of the chip type diode module of the second embodiment, and FIG. 14 is an exploded perspective view showing the correlation between two wiring boards and spacers in the manufacture of the chip type diode module of the second embodiment.

【0043】本実施例2のチップ型ダイオードモジュー
ル30は、図9,図11,図12に示すように、前記実
施例1の構造において、セラミック基板7,8およびス
ペーサ9の形状を変え、前記スペーサ9においてはダイ
オードチップ13a,13bを挿入する挿入孔を2つ設
け(挿入孔14a,14b)、セラミック基板7および
セラミック基板8においては2つのダイオードチップ1
3a,13bの各電極(バンプ電極12,下部電極2
6)に接続される配線パターンとし、モジュール構造と
なっている。また、セラミック基板7,スペーサ9,セ
ラミック基板8による積層体17の一端(図において
右端)は切り込み31を設け、2つの独立電極32,3
3とし、他端(左端)は単一の共通電極34となってい
る。そして、2つのダイオード(ダイオードチップ)1
3a,13bは、図10の等価回路で示すように、アノ
ードコモンとなるように接続されている。
As shown in FIGS. 9, 11 and 12, the chip type diode module 30 of the second embodiment has the same structure as that of the first embodiment except that the shapes of the ceramic substrates 7 and 8 and the spacer 9 are changed. The spacer 9 is provided with two insertion holes into which the diode chips 13a and 13b are inserted (insertion holes 14a and 14b), and in the ceramic substrate 7 and the ceramic substrate 8, two diode chips 1 are provided.
Electrodes 3a and 13b (bump electrode 12, lower electrode 2
The wiring pattern connected to 6) has a module structure. Further, one end (the right end in FIG. 9 ) of the laminated body 17 including the ceramic substrate 7, the spacer 9 and the ceramic substrate 8 is provided with a notch 31, and two independent electrodes 32, 3 are provided.
3, and the other end (left end) is a single common electrode 34. And two diodes (diode chip) 1
3a and 13b are connected so that they serve as an anode common, as shown in the equivalent circuit of FIG.

【0044】本実施例2のチップ型ダイオードモジュー
ル30は、外観的には図13に示すように、薄い矩形体
2となり、左端に共通電極34を、右端に切り込み31
を挟んで2つの独立電極32,33を有する構成となっ
ている。すなわち、独立電極32,33は、前記切り込
み31よりも浅い部分に形成されている。
As shown in FIG. 13, the chip type diode module 30 of the second embodiment has a thin rectangular body 2 in appearance, and has a common electrode 34 at the left end and a notch 31 at the right end.
It is configured to have two independent electrodes 32 and 33 sandwiching it. That is, the independent electrodes 32 and 33 are formed in a portion shallower than the cut 31.

【0045】また、前記共通電極34と独立電極32,
33間の矩形体2の表面はガラス系のペーストの塗布,
焼成による保護膜6で覆われている。
Further, the common electrode 34 and the independent electrode 32,
The surface of the rectangular body 2 between 33 is coated with glass paste,
It is covered with a protective film 6 formed by firing.

【0046】本実施例2のチップ型ダイオードモジュー
ル30は、縦1.0mm,横0.5mm,高さ0.5m
mとなっている。
The chip type diode module 30 of the second embodiment has a length of 1.0 mm, a width of 0.5 mm and a height of 0.5 m.
It has become m.

【0047】チップ型ダイオードモジュール30は、図
11および図12に示すように、セラミック基板(配線
基板)7と、セラミック基板(配線基板)8との間にセ
ラミック基板からなる絶縁性のスペーサ9を接着剤1
0,11で重ね合わせて貼り合わせた構造(積層構造)
となっている。前記セラミック基板7,スペーサ9,セ
ラミック基板8は、いずれもその厚さは0.1mm程度
と薄くなっている。
As shown in FIGS. 11 and 12, the chip type diode module 30 has an insulating spacer 9 made of a ceramic substrate between the ceramic substrate (wiring substrate) 7 and the ceramic substrate (wiring substrate) 8. Adhesive 1
Structure in which 0 and 11 are stacked and laminated (laminated structure)
Has become. The thickness of each of the ceramic substrate 7, the spacer 9 and the ceramic substrate 8 is as thin as about 0.1 mm.

【0048】前記スペーサ9の中央部分には、図14に
示すように、一面にバンプ電極12a,12bを有する
ダイオードチップ13a,13bが挿入される挿入孔1
4a,14bが並列に設けられている。また、スペーサ
9にセラミック基板7およびセラミック基板8を貼り合
わせた際、前記挿入孔14a,14b部分に一端が来る
配線15a,15b,16a,16bが、前記セラミッ
ク基板7の上面およびセラミック基板8の下面に設けら
れている。
In the central portion of the spacer 9, as shown in FIG. 14, the insertion hole 1 into which the diode chips 13a and 13b having the bump electrodes 12a and 12b on one surface are inserted.
4a and 14b are provided in parallel. Further, when the ceramic substrate 7 and the ceramic substrate 8 are bonded to the spacer 9, the wirings 15a, 15b, 16a, 16b whose one ends come into the insertion holes 14a, 14b are the upper surface of the ceramic substrate 7 and the ceramic substrate 8 respectively. It is provided on the bottom surface.

【0049】配線15a,15bは相互に平行に延在し
セラミック基板7の左端にまで到達し共通電極34に導
通し、配線16a,16bは相互に平行に延在しセラミ
ック基板8の右端にまで到達し、それぞれ別々の独立電
極32,33に導通している。
The wirings 15a and 15b extend parallel to each other and reach the left end of the ceramic substrate 7 to be electrically connected to the common electrode 34. The wirings 16a and 16b extend parallel to each other and extend to the right end of the ceramic substrate 8. They arrive and are electrically connected to the independent electrodes 32 and 33, respectively.

【0050】前記共通電極34および独立電極32,3
3は積層体17の両端部分の所定部分に導電性ペースト
を塗布した後焼成することによって形成されている。
The common electrode 34 and the independent electrodes 32, 3
3 is formed by applying a conductive paste to predetermined portions of both end portions of the laminated body 17 and then firing it.

【0051】また、共通電極34と独立電極32,33
間の積層体17の表面はガラス系のペーストの塗布,焼
成によって形成された保護膜6によって覆われている。
Further, the common electrode 34 and the independent electrodes 32, 33
The surface of the laminated body 17 in between is covered with a protective film 6 formed by applying and baking a glass-based paste.

【0052】本実施例2のチップ型ダイオードモジュー
ル30は、バンプ電極12a,12bを有する2つのダ
イオードチップ13a,13bをスペーサ9の2つの挿
入孔14a,14b内に入れ、2枚の配線基板(セラミ
ック基板7,8)間にダイオードチップ13a,13b
を挟み、かつ前記配線基板の両端に独立電極32,33
および共通電極34を形成した構造となることから、チ
ップ型ダイオードモジュール30の縦横の大きさが、た
とえば、1.0mm,0.5mmと小さくなる。また、
ワイヤボンディングも不要となることから、チップ型ダ
イオードモジュール30の高さも、たとえば、0.5m
mと薄くできる。これによって、チップ抵抗やチップコ
ンデンサ等による1005製品と同様の寸法とすること
ができる。
In the chip type diode module 30 of the second embodiment, the two diode chips 13a and 13b having the bump electrodes 12a and 12b are inserted into the two insertion holes 14a and 14b of the spacer 9 to form two wiring boards ( Between the ceramic substrates 7 and 8) diode chips 13a and 13b
And the independent electrodes 32, 33 on both ends of the wiring board.
Since the structure is such that the common electrode 34 is formed, the vertical and horizontal sizes of the chip type diode module 30 are reduced to, for example, 1.0 mm and 0.5 mm. Also,
Since no wire bonding is required, the height of the chip type diode module 30 is, for example, 0.5 m.
It can be as thin as m. As a result, the same size as that of the 1005 product including the chip resistor and the chip capacitor can be obtained.

【0053】本実施例2のチップ型ダイオードモジュー
ル30は、3枚のセラミック基板を積層させるととも
に、内層のスペーサに設けた挿入孔14a,14b内に
ダイオードチップ13a,13bを組み込んだ構造とな
っていることと、3枚のセラミック基板を積層してでき
た積層体17をガラス系のペーストの塗布,焼成による
保護膜6で覆う構造となっていることから、気密性が高
くなり、耐湿性が向上する。
The chip type diode module 30 of the second embodiment has a structure in which three ceramic substrates are laminated and the diode chips 13a and 13b are incorporated in the insertion holes 14a and 14b provided in the spacers of the inner layer. And the structure in which the laminated body 17 formed by laminating three ceramic substrates is covered with the protective film 6 formed by applying and firing a glass-based paste, the airtightness is increased and the moisture resistance is improved. improves.

【0054】つぎに、本実施例2のチップ型ダイオード
モジュール30の製造方法について簡単に説明する。
Next, a method of manufacturing the chip type diode module 30 of the second embodiment will be briefly described.

【0055】図14示すように、2枚の配線基板(セ
ラミック基板7,8)と、1枚のセラミック板からなる
スペーサ9が用意される。これらセラミック基板7,ス
ペーサ9,セラミック基板8は、いずれも外形寸法が同
じセラミック板となり、たとえば、縦1.0mm弱、横
0.5mm弱、厚さ0.1mm程度となっている。
[0055] As shown in FIG. 14, the two wiring boards (ceramic substrate 7, 8), the spacer 9 is provided comprising a single ceramic plate. The ceramic substrate 7, the spacer 9, and the ceramic substrate 8 are all ceramic plates having the same outer dimensions, and are, for example, a little less than 1.0 mm in length, a little less than 0.5 mm in width, and a thickness of about 0.1 mm.

【0056】前記スペーサ9の中央部分には、一面にバ
ンプ電極12a,12bを有するダイオードチップ13
a,13bが挿入される挿入孔14a,14bが並列に
設けられている。
At the central portion of the spacer 9, a diode chip 13 having bump electrodes 12a and 12b on one surface is formed.
Insertion holes 14a and 14b into which a and 13b are inserted are provided in parallel.

【0057】前記セラミック基板7の上面およびセラミ
ック基板8の下面には、配線15a,15b,16a,
16bが設けられている。これら配線15a,15b,
16a,16bは、セラミック基板7およびセラミック
基板8の端から中央部分を相互に平行となって中心部分
にまで延在し、配線15a,15bと配線16a,16
bは相互に対称のパターンとなっている。
On the upper surface of the ceramic substrate 7 and the lower surface of the ceramic substrate 8, wirings 15a, 15b, 16a,
16b is provided. These wirings 15a, 15b,
16a and 16b extend from the ends of the ceramic substrate 7 and the ceramic substrate 8 in parallel with each other in the central portions and extend to the central portions, and the wirings 15a and 15b and the wirings 16a and 16b.
b has a mutually symmetrical pattern.

【0058】すなわち、配線15a,15bはセラミッ
ク基板7の左端にまで到達し、配線16a,16bはセ
ラミック基板8の右端にまで到達している。そして、セ
ラミック基板7にスペーサ9が重ねられ、スペーサ9の
2つの挿入孔14a,14b内にダイオードチップ13
a,13bが挿入された際、ダイオードチップ13a,
13bの下部電極26a,26bがセラミック基板7の
配線15a,15b,上に載り、スペーサ9上にセラミ
ック基板8が重ねられた際、前記ダイオードチップ13
a,13bのバンプ電極12a,12b上にセラミック
基板8の配線16a,16bが重なるようになってい
る。
That is, the wirings 15a and 15b reach the left end of the ceramic substrate 7, and the wirings 16a and 16b reach the right end of the ceramic substrate 8. Then, the spacer 9 is overlaid on the ceramic substrate 7, and the diode chip 13 is inserted into the two insertion holes 14 a and 14 b of the spacer 9.
When a and 13b are inserted, the diode chip 13a,
When the lower electrodes 26a and 26b of 13b are placed on the wirings 15a and 15b of the ceramic substrate 7 and the ceramic substrate 8 is overlaid on the spacer 9, the diode chip 13
The wirings 16a and 16b of the ceramic substrate 8 overlap the bump electrodes 12a and 12b of a and 13b.

【0059】また、前記セラミック基板7,スペーサ
9,セラミック基板8の右端の中央部分には、独立電極
32,33を形成するために切り込み31a,31b,
31cが設けられている。
Further, in the central portions of the right ends of the ceramic substrate 7, the spacer 9 and the ceramic substrate 8, cutouts 31a, 31b, for forming independent electrodes 32, 33, are formed.
31c is provided.

【0060】前記セラミック基板7,8およびスペーサ
9は、パターンは異なるが前記実施例1と同様に一枚の
セラミック板を縦横に分断することによって形成され
る。この場合、セラミック基板7とセラミック基板8は
配線パターンが異なることから、別々に製造する必要が
ある。これらセラミック基板7,スペーサ9,セラミッ
ク基板8は、厚さ0.1mm程度のセラミック板素材を
基にして製造される。
The ceramic substrates 7 and 8 and the spacer 9 have different patterns, but are formed by vertically and horizontally dividing one ceramic plate as in the first embodiment. In this case, since the ceramic substrate 7 and the ceramic substrate 8 have different wiring patterns, they must be manufactured separately. These ceramic substrate 7, spacer 9 and ceramic substrate 8 are manufactured based on a ceramic plate material having a thickness of about 0.1 mm.

【0061】すなわち、セラミック基板7やセラミック
基板8の場合は、厚さ0.1mm程度のセラミック板素
材を用意した後、縦横にスクライブラインを打刻によっ
て形成するとともに、切り込み31a,31cを打ち抜
きによって形成する。その後、配線15a,15bや配
線16a,16bをスクリーン印刷によって形成する。
セラミック板素材は、その後焼成され、ついで前記スク
ライブラインに沿って切断され、セラミック基板7やセ
ラミック基板8が多数製造される。
That is, in the case of the ceramic substrate 7 or the ceramic substrate 8, after preparing a ceramic plate material having a thickness of about 0.1 mm, scribe lines are formed in the vertical and horizontal directions by engraving, and the notches 31a, 31c are punched out. Form. After that, the wirings 15a and 15b and the wirings 16a and 16b are formed by screen printing.
After that, the ceramic plate material is fired and then cut along the scribe line to produce a large number of ceramic substrates 7 and 8.

【0062】また、スペーサ9の場合は、厚さ0.1m
m程度のセラミック板素材を用意した後、縦横にスクラ
イブラインを打刻し、その後、ダイオードチップ13
a,13bを挿入する挿入孔14a,14bおよび切り
込み31bをパンチングによって形成する。つぎに、前
記セラミック板素材を焼成した後前記スクライブライン
に沿って切断させることによって、多数のスペーサ9を
製造する。
In the case of the spacer 9, the thickness is 0.1 m.
After preparing a ceramic plate material of about m, scribe lines are engraved vertically and horizontally, and then the diode chip 13
Insert holes 14a and 14b for inserting a and 13b and notch 31b are formed by punching. Next, a large number of spacers 9 are manufactured by firing the ceramic plate material and then cutting the ceramic plate material along the scribe lines.

【0063】セラミック基板7,8およびスペーサ9
は、1枚のセラミック板(セラミック板素材)を加工処
理するバッチ処理によって製造できることから、加工コ
ストが安価となる。
Ceramic substrates 7, 8 and spacer 9
Since it can be manufactured by a batch process of processing one ceramic plate (ceramic plate material), the processing cost is low.

【0064】つぎに、前記セラミック基板7上に絶縁性
の接着剤10を介してスペーサ9を位置決めして重ね
る。また、スペーサ9の挿入孔14a,14b内にダイ
オードチップ13a,13bを入れ、挿入孔14a,1
4bの底に延在する配線15a,15b上にダイオード
チップ13a,13bの下部電極26a,26bが載る
ようにする。その後、前記スペーサ9上に接着剤11を
介してセラミック基板8を位置決めして重ねる。これに
よってダイオードチップ13a,13bのバンプ電極1
2a,12b上に配線16a,16bが重なる。
Next, the spacer 9 is positioned and superposed on the ceramic substrate 7 via the insulating adhesive 10. In addition, the diode chips 13a and 13b are inserted into the insertion holes 14a and 14b of the spacer 9 so that the insertion holes 14a and 1b
The lower electrodes 26a, 26b of the diode chips 13a, 13b are placed on the wirings 15a, 15b extending to the bottom of 4b. Then, the ceramic substrate 8 is positioned and stacked on the spacer 9 with the adhesive 11 interposed therebetween. Thereby, the bump electrodes 1 of the diode chips 13a and 13b are
The wirings 16a and 16b overlap the 2a and 12b.

【0065】つぎに、セラミック基板7,スペーサ9,
セラミック基板8が所定の圧力で接触するように加圧・
加熱しながら前記接着剤10,11を硬化させるととも
に、ダイオードチップ13a,13bの電極の接続を行
う。これによって、セラミック基板7,スペーサ9,セ
ラミック基板8は一体となって積層体17となる。ま
た、ダイオードチップ13a,13bの下部電極26
a,26bはセラミック基板7の配線15a,15bに
電気的に接続され、ダイオードチップ13a,13bの
バンプ電極12a,12bはセラミック基板8の配線1
6a,16bに電気的に接続される(図12参照)。
Next, the ceramic substrate 7, the spacers 9,
Pressurize the ceramic substrate 8 so that it contacts with a predetermined pressure.
The adhesives 10 and 11 are cured while being heated, and the electrodes of the diode chips 13a and 13b are connected. As a result, the ceramic substrate 7, the spacer 9 and the ceramic substrate 8 are integrated into a laminated body 17. In addition, the lower electrodes 26 of the diode chips 13a and 13b are
a and 26b are electrically connected to the wirings 15a and 15b of the ceramic substrate 7, and the bump electrodes 12a and 12b of the diode chips 13a and 13b are the wirings 1 of the ceramic substrate 8.
6a and 16b are electrically connected (see FIG. 12).

【0066】つぎに、積層体17の両端部分(切り込み
31がある側では切り込み31の両側部分)に導電性ペ
ーストを塗布した後、焼成を行い、共通電極34と独立
電極32,33を形成する。その後、電解バレルメッキ
等によって共通電極34と独立電極32,33の表面に
Niメッキ,ハンダメッキ(図示せず)を施す。
Next, a conductive paste is applied to both ends of the laminate 17 (both sides of the notch 31 on the side where the notch 31 is present), followed by firing to form the common electrode 34 and the independent electrodes 32 and 33. . After that, Ni plating and solder plating (not shown) are applied to the surfaces of the common electrode 34 and the independent electrodes 32 and 33 by electrolytic barrel plating or the like.

【0067】つぎに、共通電極34と独立電極32,3
3間の積層体17の表面にガラス系のペーストを塗布す
るとともに焼成して保護膜6を形成する。これによっ
て、チップ型ダイオードモジュール30の気密性,耐湿
性が向上することになる。
Next, the common electrode 34 and the independent electrodes 32, 3
A glass-based paste is applied to the surface of the laminated body 17 between the three and baked to form the protective film 6. As a result, the airtightness and moisture resistance of the chip type diode module 30 are improved.

【0068】本実施例2のチップ型ダイオードモジュー
ル30の製造方法によれば、セラミック基板7にスペー
サ9を接着剤10を介して重ね合わせるとともに、スペ
ーサ9の2つの挿入孔14a,14b内にそれぞれダイ
オードチップ13a,13bダイオードチップ13を入
れ、さらにスペーサ9上に接着剤11を介してセラミッ
ク基板8を重ね合わせることによって積層体17を形成
し、その後積層体17の両端側に共通電極34と独立電
極32,33を形成するとともに、共通電極34と独立
電極32,33間の積層体17の表面を保護膜6で覆う
ことによって形成できるため、製造が容易となり、製造
コスト低減が達成できる。
According to the method of manufacturing the chip type diode module 30 of the second embodiment, the spacer 9 is superposed on the ceramic substrate 7 with the adhesive 10 interposed therebetween, and the spacer 9 is inserted into the two insertion holes 14a and 14b, respectively. The diode chips 13a and 13b are inserted, and the ceramic substrate 8 is further laid on the spacer 9 with the adhesive 11 interposed therebetween to form a laminated body 17, and then the common electrode 34 is formed independently of the common electrodes 34 on both end sides of the laminated body 17. Since it can be formed by forming the electrodes 32 and 33 and covering the surface of the laminated body 17 between the common electrode 34 and the independent electrodes 32 and 33 with the protective film 6, the manufacturing is facilitated and the manufacturing cost can be reduced.

【0069】また、前記セラミック基板7,8およびス
ペーサ9はバッチ処理によって一度に多数が形成できる
ため、製造コストの低減を図ることができる。
Further, since a large number of the ceramic substrates 7, 8 and the spacer 9 can be formed at once by batch processing, the manufacturing cost can be reduced.

【0070】本実施例2によれば、2つのダイオードを
組み込んだアノードコモン構造のチップ型ダイオードモ
ジュール30を提供できる。
According to the second embodiment, it is possible to provide the chip type diode module 30 having the common anode structure in which two diodes are incorporated.

【0071】(実施例3)図15は本発明の実施例3で
あるチップ型ダイオードモジュールの外観を示す斜視
図、図16は本実施例3のチップ型ダイオードモジュー
ルの等価回路図である。
(Embodiment 3) FIG. 15 is a perspective view showing the external appearance of a chip type diode module which is Embodiment 3 of the present invention, and FIG. 16 is an equivalent circuit diagram of the chip type diode module of Embodiment 3 of the present invention.

【0072】本実施例3では、図16の等価回路で示す
ように、カソードコモン構造のチップ型ダイオードモジ
ュール40を提供する。本実施例3のチップ型ダイオー
ドモジュール40は、内部構造は前記実施例2と同様で
あるが、外観的には、図15に示すように、共通電極4
1が右側となり、独立電極42,43が左側となる。し
たがって、切り込み31は、左側に設けられている。
In the third embodiment, as shown in the equivalent circuit of FIG. 16, a chip type diode module 40 having a common cathode structure is provided. The chip-type diode module 40 of the third embodiment has the same internal structure as that of the second embodiment, but in appearance, as shown in FIG.
1 is on the right side, and the independent electrodes 42, 43 are on the left side. Therefore, the notch 31 is provided on the left side.

【0073】チップ型ダイオードモジュール40では、
図示はしないが、ダイオードチップ13a,13bのカ
ソード電極が共通電極41となり、アノード電極は、相
互に独立して独立電極42,43となっている。
In the chip type diode module 40,
Although not shown, the cathode electrodes of the diode chips 13a and 13b serve as the common electrode 41, and the anode electrodes thereof serve as the independent electrodes 42 and 43 independently of each other.

【0074】本実施例3のチップ型ダイオードモジュー
ル40の場合も、前記実施例2のチップ型ダイオードモ
ジュール30と構造的には本質的に変わっていないこと
から、たとえば、縦,横,高さが1.0mm,0.5m
m,0.5mmと小型化できる。
Also in the case of the chip type diode module 40 of the third embodiment, since the structure is essentially the same as that of the chip type diode module 30 of the second embodiment, for example, the vertical, horizontal and height are 1.0 mm, 0.5 m
The size can be reduced to m, 0.5 mm.

【0075】また、構造的には、ダイオードチップ13
a,13bをセラミック基板7,スペーサ9,セラミッ
ク基板8なるセラミック基板に封止する構造とり、気密
性が高くなる。
Further, structurally, the diode chip 13 is
The structure in which a and 13b are sealed in a ceramic substrate consisting of the ceramic substrate 7, the spacer 9 and the ceramic substrate 8 has a high airtightness.

【0076】また、製造的には、前記セラミック基板
7,スペーサ9,セラミック基板8がバッチ処理で安価
に製造できることと、組立においては、ダイオードチッ
プ13a,13bを組み込むとともに、前記セラミック
基板7,スペーサ9,セラミック基板8を順次重ね、共
通電極41,独立電極42,43および保護膜6を形成
することによって製造できるため、製造が容易になり、
製造コストの低減が達成できる。
In terms of manufacturing, the ceramic substrate 7, the spacer 9, and the ceramic substrate 8 can be manufactured at a low cost by batch processing, and in the assembly, the diode chips 13a and 13b are incorporated, and the ceramic substrate 7 and the spacer are assembled. 9. Since the ceramic substrate 8 is sequentially stacked and the common electrode 41, the independent electrodes 42 and 43, and the protective film 6 are formed, the manufacturing is facilitated.
A reduction in manufacturing cost can be achieved.

【0077】(実施例4)図17は本発明の実施例4で
あるチップ型ダイオードモジュールの外観を示す斜視
図、図18は図17のC−C線に沿う断面図、図19は
本実施例4のチップ型ダイオードモジュールの等価回路
図である。
(Embodiment 4) FIG. 17 is a perspective view showing the external appearance of a chip type diode module which is Embodiment 4 of the present invention, FIG. 18 is a sectional view taken along the line CC of FIG. 17, and FIG. It is an equivalent circuit schematic of the chip type diode module of Example 4.

【0078】本実施例4のチップ型ダイオードモジュー
ル50では、前記実施例3において、一方のダイオード
チップ13bを、図18に示すように逆さに実装し、図
19に示すように、2つのダイオード13a,13bを
直列に接続したものである。そして、ダイオード13a
とダイオード13bとの間から中間電極51を引き出し
た構成となっている。
In the chip type diode module 50 of the fourth embodiment, one diode chip 13b in the third embodiment is mounted upside down as shown in FIG. 18, and two diodes 13a are provided as shown in FIG. , 13b are connected in series. And the diode 13a
The intermediate electrode 51 is drawn out between the diode 13b and the diode 13b.

【0079】本実施例4のチップ型ダイオードモジュー
ル50も前記実施例同様に小型化,気密化が達成できる
とともに、製造コストの低減化も達成できる。
The chip-type diode module 50 of the fourth embodiment can also be made smaller and airtight as in the above-mentioned embodiment, and the manufacturing cost can be reduced.

【0080】(実施例5)図20は本発明の実施例5で
あるチップ型ダイオードモジュールの外観を示す斜視
図、図21は本実施例5のチップ型ダイオードモジュー
ルの等価回路図である。
(Fifth Embodiment) FIG. 20 is a perspective view showing the appearance of a chip type diode module according to a fifth embodiment of the present invention, and FIG. 21 is an equivalent circuit diagram of the chip type diode module according to the fifth embodiment.

【0081】本実施例5のチップ型ダイオードモジュー
ル60は、外観からも分かるように、矩形体2の両端の
中央にそれぞれ対応して切り込み31を設けているた
め、各電極はそれぞれ独立電極61〜64となってい
る。
As can be seen from the appearance, the chip-type diode module 60 of the fifth embodiment has the notches 31 corresponding to the centers of both ends of the rectangular body 2, so that each electrode is independent of the independent electrodes 61 to 61. It is 64.

【0082】すなわち、本実施例5のチップ型ダイオー
ドモジュール60は、図21の等価回路で示すように、
2つのダイオード13a,13bを並列に組み込んだモ
ジュール構造(多連ダイオード回路構成)となってい
る。ダイオードを2連とした構造でも、外形寸法は縦,
横,高さを1.0mm,0.5mm,0.5mmと小型
化できる。
That is, in the chip type diode module 60 of the fifth embodiment, as shown in the equivalent circuit of FIG.
It has a module structure (multiple diode circuit configuration) in which two diodes 13a and 13b are incorporated in parallel. Even with a structure with two diodes, the external dimensions are vertical,
The width and height can be reduced to 1.0 mm, 0.5 mm, and 0.5 mm.

【0083】本実施例5のチップ型ダイオードモジュー
ル60の場合は、前記実施例2のチップ型ダイオードモ
ジュール30において、共通電極34を切り込み31を
入れて独立電極としたものである。
In the case of the chip type diode module 60 of the fifth embodiment, in the chip type diode module 30 of the second embodiment, the common electrode 34 is provided with the notch 31 to form an independent electrode.

【0084】本実施例5のチップ型ダイオードモジュー
ル60の場合も、前記実施例同様にセラミック基板の重
ね合わせ構造によるため、小型化が図れるとともに気密
性も高くなる。また、製造コストの低減も達成できる。
Also in the case of the chip-type diode module 60 of the fifth embodiment, since it has the overlapping structure of the ceramic substrates as in the case of the above-mentioned embodiment, the size can be reduced and the airtightness can be improved. Further, reduction of manufacturing cost can be achieved.

【0085】多連ダイオード回路構成では、さらに多く
のダイオードを組み込み、組み込んだダイオードの数に
合わせて矩形体2の両端に切り込み31を対称的に設け
ることで、さらに多連ダイオード化が達成できる。
In the multiple diode circuit configuration, more diodes are incorporated, and the cuts 31 are symmetrically provided at both ends of the rectangular body 2 in accordance with the number of incorporated diodes, so that multiple diodes can be achieved.

【0086】(実施例6)図22は本発明の実施例6で
あるチップ型ダイオードモジュールを示す模式的平面
図、図23は本実施例6のチップ型ダイオードモジュー
ルの等価回路図である。
(Sixth Embodiment) FIG. 22 is a schematic plan view showing a chip type diode module according to a sixth embodiment of the present invention, and FIG. 23 is an equivalent circuit diagram of the chip type diode module of the sixth embodiment.

【0087】本実施例6のチップ型ダイオードモジュー
ル70は、2つのダイオードをアノードコモンとした回
路構成(実施例2)を2組設けた構造となっている。
The chip type diode module 70 of the sixth embodiment has a structure in which two sets of circuit configurations (embodiment 2) in which two diodes are common anodes are provided.

【0088】チップ型ダイオードモジュール70の構成
部品は、前記実施例2のチップ型ダイオードモジュール
30と同様であるが、組み込むダイオードが4個(ダイ
オードチップ13a,13b,13c,13d)と多
く、共通電極が2つ(共通電極34a,34b)、独立
電極が4つ(独立電極32a,32b,33a,33
b)と多くなる。
The components of the chip type diode module 70 are the same as those of the chip type diode module 30 of the second embodiment, but there are many diodes to be incorporated (diode chips 13a, 13b, 13c, 13d) and a common electrode. 2 (common electrodes 34a, 34b) and 4 independent electrodes (independent electrodes 32a, 32b, 33a, 33)
b) and many.

【0089】したがって、図22に示すように、矩形体
2の左端には1つの切り込み31が設けられて2つの共
通電極34a,34bが形成され、右端には3つの切り
込み31が設けられて4つの独立電極32a,32b,
33a,33bが形成される。
Therefore, as shown in FIG. 22, one notch 31 is provided at the left end of the rectangular body 2 to form two common electrodes 34a and 34b, and three notches 31 are provided at the right end of the rectangular body 2. Three independent electrodes 32a, 32b,
33a and 33b are formed.

【0090】前記スペーサ9には4個の挿入孔14a,
14b,14c,14dが設けられ、それぞれダイオー
ドチップ13a,13b,13c,13dが入れられ
る。また、セラミック基板7の上面には4本の配線15
a,15b,15c,15dが設けられ、セラミック基
板8の下面には4本の配線16a,16b,16c,1
6dが設けられている。各ダイオードチップ13a,1
3b,13c,13dの下部電極はそれぞれ配線15
a,15b,15c,15dと電気的に繋がり、ダイオ
ードチップ13a,13b,13c,13dのバンプ電
極12a,12b,12c,12dは前記配線16a,
16b,16c,16dに電気的に繋がっている。
The spacer 9 has four insertion holes 14a,
14b, 14c and 14d are provided, and the diode chips 13a, 13b, 13c and 13d are inserted therein. Further, the four wirings 15 are provided on the upper surface of the ceramic substrate 7.
a, 15b, 15c, 15d are provided, and four wirings 16a, 16b, 16c, 1 are provided on the lower surface of the ceramic substrate 8.
6d is provided. Each diode chip 13a, 1
The lower electrodes of 3b, 13c, and 13d are wiring 15 respectively.
a, 15b, 15c, 15d, and the bump electrodes 12a, 12b, 12c, 12d of the diode chips 13a, 13b, 13c, 13d are electrically connected to the wiring 16a,
It is electrically connected to 16b, 16c and 16d.

【0091】チップ型ダイオードモジュール70は、セ
ラミック基板7,スペーサ9,セラミック基板8を積層
接着する構造となることから、図とは異なるが、縦,横
をそれぞれ1.0mmと小型にすることができる。ま
た、高さを0.5mmと薄くすることができる。
The chip type diode module 70 has a structure in which the ceramic substrate 7, the spacer 9 and the ceramic substrate 8 are laminated and adhered. Therefore, although different from the drawing, the vertical and horizontal dimensions can be made as small as 1.0 mm each. it can. Moreover, the height can be reduced to 0.5 mm.

【0092】本実施例6のチップ型ダイオードモジュー
ル70においても、前記実施例と同様にセラミック基板
7,スペーサ9,セラミック基板8を積層接着する構造
となることから、気密性に優れた製品とすることができ
るとともに、製造コストの低減が達成できる。
The chip-type diode module 70 of the sixth embodiment also has a structure in which the ceramic substrate 7, the spacer 9 and the ceramic substrate 8 are laminated and adhered as in the case of the above-described embodiment, so that the product has excellent airtightness. It is possible to reduce the manufacturing cost.

【0093】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
アノードコモンの回路構成をさらに複数組組み込んでも
良く、アノードコモンの回路構成とカソードコモンの回
路構成を一緒に組み込んでも良い。また、アノードコモ
ンの回路構成,カソードコモンの回路構成、多連ダイオ
ード回路構成を適宜組み合わせたチップ型ダイオードモ
ジュールとしても、小型化,耐気密化,製造コストの低
減化を達成することができる。
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say, for example,
A plurality of sets of circuit configurations for common anode may be incorporated, and a circuit configuration for common anode and a configuration for common cathode may be incorporated together. Further, a chip type diode module in which an anode common circuit configuration, a cathode common circuit configuration, and a multiple diode circuit configuration are appropriately combined can achieve miniaturization, airtightness, and manufacturing cost reduction.

【0094】[0094]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows.

【0095】(1)本発明によれば、スペーサを介在さ
せた2枚の配線基板間に1乃至複数のダイオードチップ
を組み込み、配線基板,スペーサ,配線基板からなる貼
り合わせた積層体の両端にそれぞれ1乃至複数の外部電
極を形成した構造となっているため、小型で気密性に優
れたチップ型ダイオードやチップ型ダイオードモジュー
ルを提供することができる。
(1) According to the present invention, one or a plurality of diode chips are incorporated between two wiring boards with a spacer interposed, and both ends of a laminated body composed of the wiring board, the spacer, and the wiring board are provided at both ends. Since each has a structure in which one or more external electrodes are formed, it is possible to provide a chip-type diode or chip-type diode module that is small and has excellent airtightness.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例1であるチップ型ダイオードを
示す斜視図である。
FIG. 1 is a perspective view showing a chip type diode that is Embodiment 1 of the present invention.

【図2】本実施例1のチップ型ダイオードの断面図であ
る。
FIG. 2 is a cross-sectional view of the chip type diode according to the first embodiment.

【図3】本実施例1のチップ型ダイオードの製造におけ
る2枚の配線基板とスペーサとの相関を示す分解斜視図
である。
FIG. 3 is an exploded perspective view showing the correlation between two wiring substrates and spacers in the manufacture of the chip type diode of the first embodiment.

【図4】本実施例1のチップ型ダイオードの製造におけ
る配線基板の製造状態を示す斜視図である。
FIG. 4 is a perspective view showing a manufacturing state of a wiring board in manufacturing the chip type diode according to the first embodiment.

【図5】本実施例1のチップ型ダイオードの製造におけ
るスペーサの製造状態を示す斜視図である。
FIG. 5 is a perspective view showing a manufacturing state of a spacer in manufacturing the chip type diode according to the first embodiment.

【図6】本実施例1のチップ型ダイオードの製造におい
て配線基板,スペーサ,配線基板を積層させた状態を示
す斜視図である。
FIG. 6 is a perspective view showing a state in which a wiring board, a spacer, and a wiring board are laminated in the manufacture of the chip-type diode of the first embodiment.

【図7】本実施例1のチップ型ダイオードの製造におい
て、積層体の両端に外部電極を形成した状態を示す斜視
図である。
FIG. 7 is a perspective view showing a state in which external electrodes are formed on both ends of the laminated body in the manufacture of the chip-type diode of the first embodiment.

【図8】本実施例1のチップ型ダイオードの製造におい
て、外部電極間の積層体表面に保護膜を形成した状態を
示す斜視図である。
FIG. 8 is a perspective view showing a state in which a protective film is formed on the surface of the laminated body between the external electrodes in the manufacture of the chip type diode of the first embodiment.

【図9】本発明の実施例2であるチップ型ダイオードモ
ジュールを示す一部を切り欠いた平面図である。
FIG. 9 is a partially cutaway plan view showing a chip type diode module according to a second embodiment of the present invention.

【図10】本実施例2のチップ型ダイオードモジュール
の等価回路図である。
FIG. 10 is an equivalent circuit diagram of the chip type diode module according to the second embodiment.

【図11】図9のA−A線に沿う断面図である。11 is a cross-sectional view taken along the line AA of FIG.

【図12】図9のB−B線に沿う断面図である。12 is a sectional view taken along the line BB of FIG.

【図13】本実施例2のチップ型ダイオードモジュール
の外観を示す斜視図である。
FIG. 13 is a perspective view showing the appearance of a chip type diode module according to the second embodiment.

【図14】本実施例2のチップ型ダイオードモジュール
の製造における2枚の配線基板とスペーサとの相関を示
す分解斜視図である。
FIG. 14 is an exploded perspective view showing the correlation between two wiring boards and spacers in the manufacture of the chip-type diode module of the second embodiment.

【図15】本発明の実施例3であるチップ型ダイオード
モジュールの外観を示す斜視図である。
FIG. 15 is a perspective view showing the external appearance of a chip type diode module that is Embodiment 3 of the present invention.

【図16】本実施例3のチップ型ダイオードモジュール
の等価回路図である。
FIG. 16 is an equivalent circuit diagram of the chip type diode module according to the third embodiment.

【図17】本発明の実施例4であるチップ型ダイオード
モジュールの外観を示す斜視図である。
FIG. 17 is a perspective view showing the outer appearance of a chip type diode module that is Embodiment 4 of the present invention.

【図18】図17のC−C線に沿う断面図である。18 is a cross-sectional view taken along the line CC of FIG.

【図19】本実施例4のチップ型ダイオードモジュール
の等価回路図である。
FIG. 19 is an equivalent circuit diagram of the chip type diode module according to the fourth embodiment.

【図20】本発明の実施例5であるチップ型ダイオード
モジュールの外観を示す斜視図である。
FIG. 20 is a perspective view showing the appearance of a chip type diode module that is Embodiment 5 of the present invention.

【図21】本実施例5のチップ型ダイオードモジュール
の等価回路図である。
FIG. 21 is an equivalent circuit diagram of the chip type diode module of the fifth embodiment.

【図22】本発明の実施例6であるチップ型ダイオード
モジュールを示す模式的平面図である。
FIG. 22 is a schematic plan view showing a chip type diode module that is Embodiment 6 of the present invention.

【図23】本実施例6のチップ型ダイオードモジュール
の等価回路図である。
FIG. 23 is an equivalent circuit diagram of the chip type diode module of the sixth embodiment.

【符号の説明】[Explanation of symbols]

1…チップ型ダイオード、2…矩形体、3,4…外部電
極、6…保護膜、7,8…セラミック基板、9…スペー
サ、10,11…接着剤、12,12a,12b…バン
プ電極、13…ダイオードチップ、13,13a,13
b,13c,13d…ダイオード(ダイオードチッ
プ)、14,14a,14b,14c,14d…挿入
孔、15,15a,15b,15c,15d…配線、1
6,16a,16b,16c,16d…配線、17…積
層体、20,21…セラミック板、22…配線、23…
セラミック基板、24,25…スクライブライン、2
6,26a,26b…下部電極、30…チップ型ダイオ
ードモジュール、31,31a,31b,31c…切り
込み、32,32a,32b,32c,32d,33…
独立電極、34,34a,34b…共通電極、40…チ
ップ型ダイオードモジュール、41…共通電極、42,
43…独立電極、50…チップ型ダイオードモジュー
ル、51…中間電極、60,70…チップ型ダイオード
モジュール。
DESCRIPTION OF SYMBOLS 1 ... Chip type diode, 2 ... Rectangular body, 3, 4 ... External electrode, 6 ... Protective film, 7, 8 ... Ceramic substrate, 9 ... Spacer, 10, 11 ... Adhesive agent, 12, 12a, 12b ... Bump electrode, 13 ... Diode chip, 13, 13a, 13
b, 13c, 13d ... Diode (diode chip), 14, 14a, 14b, 14c, 14d ... Insertion hole, 15, 15a, 15b, 15c, 15d ... Wiring, 1
6, 16a, 16b, 16c, 16d ... Wiring, 17 ... Laminated body, 20, 21 ... Ceramic plate, 22 ... Wiring, 23 ...
Ceramic substrate, 24, 25 ... scribe line, 2
6, 26a, 26b ... Lower electrode, 30 ... Chip type diode module, 31, 31a, 31b, 31c ... Notch, 32, 32a, 32b, 32c, 32d, 33 ...
Independent electrodes, 34, 34a, 34b ... Common electrode, 40 ... Chip type diode module, 41 ... Common electrode, 42,
43 ... Independent electrode, 50 ... Chip type diode module, 51 ... Intermediate electrode, 60, 70 ... Chip type diode module.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 311 H01L 23/12 H01L 23/48 H01L 25/00 - 25/18 ─────────────────────────────────────────────────── ─── Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 21/60 311 H01L 23/12 H01L 23/48 H01L 25/00-25/18

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 ダイオードチップを挿入する少なくとも
2つの挿入孔を有する絶縁板からなるスペーサと、 前記スペーサの表裏面に絶縁性の接着剤を介してそれぞ
れ貼り付けられる2枚の配線基板と、 前記挿入孔内に入れられるとともに一方の電極を前記一
または他方の配線基板の所定の配線に接続され他方の
電極を前記他方または一方の配線基板の所定の配線に接
続される複数のダイオードチップと、 前記配線基板,前記スペーサ,前記配線基板と積層され
た積層体の少なくとも一端に形成された1乃至複数の切
り込みとを有し、 前記切り込みは隣合う前記外部電極を絶縁し、 該切り込みによって前記外部電極は前記各ダイオードチ
ップ固有の電極に繋がる独立電極と、複数の前記ダイオ
ードチップの電極に繋がる共通電極を構成 することを特
徴とするチップ型ダイオードモジュール。
1. At least inserting a diode chip
A spacer made of an insulating plate having two insertion holes, two wiring boards attached to the front and back surfaces of the spacer with insulating adhesives, respectively, and one electrode placed in the insertion hole and having one electrode. a plurality of diode chips connected to the one or the other of the other electrode is connected to a predetermined wiring of the wiring board in a predetermined wiring of the other or one of the wiring board, the wiring board, the spacer, and the wiring substrate One or a plurality of cuts formed on at least one end of the laminated body
And the notch insulates the adjacent external electrodes, and the notch causes the external electrode to
Independent electrode connected to a unique electrode, and
A chip-type diode module comprising a common electrode connected to an electrode of a chip.
【請求項2】 前記複数のダイオードチップにおける2
つのダイオードによってアノードコモン回路またはカソ
ードコモン回路のうちのすくなくとも1つの回路が構成
されていることを特徴とする請求項1記載のチップ型ダ
イオードモジュール。
2. Two of the plurality of diode chips
Anode common circuit or cathode
At least one of the common circuits is configured
The chip-type datum according to claim 1, characterized in that
Iodo module.
【請求項3】 ダイオードチップを挿入する少なくとも
2つの挿入孔を有する絶縁板からなるスペーサと、 前記スペーサの表裏面に絶縁性の接着剤を介してそれぞ
れ貼り付けられる2枚の配線基板と、 前記挿入孔内に入れられるとともに一方の電極を前記一
方または他方の配線基板の所定の配線に接続され他方の
電極を前記他方または一方の配線基板の所定の配線に接
続される複数のダイオードチップと、 前記配線基板,前記スペーサ,前記配線基板と積層され
た積層体の両端にそれぞれ形成された1乃至複数の切り
込みとを有し、 前記切り込みは隣合う前記外部電極を絶縁し、 該切り込みによって前記各外部電極は前記各ダイオード
チップ固有の電極に繋が る独立電極となっ ていることを
特徴とするチップ型ダイオードモジュール。
3. At least inserting a diode chip
A spacer made of an insulating plate having two insertion holes, and an insulating adhesive agent on each of the front and back surfaces of the spacer.
The two wiring boards that are stuck together and the one electrode that is put in the insertion hole
One or the other wiring board is connected to the specified wiring and the other
Connect the electrode to the specified wiring on the other or one wiring board.
A plurality of diode chips to be connected, the wiring board, the spacer, and the wiring board are laminated.
1 to a plurality of cuts formed at both ends of the laminated body
Notches, the notches insulate the adjacent outer electrodes, and the notches cause the respective outer electrodes to have the respective diodes.
Features and to Ruchi-up diode module that has a separate electrode that connected to the chip-specific electrodes.
JP21834495A 1995-08-28 1995-08-28 Chip type diode module Expired - Fee Related JP3405494B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21834495A JP3405494B2 (en) 1995-08-28 1995-08-28 Chip type diode module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21834495A JP3405494B2 (en) 1995-08-28 1995-08-28 Chip type diode module

Publications (2)

Publication Number Publication Date
JPH0964098A JPH0964098A (en) 1997-03-07
JP3405494B2 true JP3405494B2 (en) 2003-05-12

Family

ID=16718405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21834495A Expired - Fee Related JP3405494B2 (en) 1995-08-28 1995-08-28 Chip type diode module

Country Status (1)

Country Link
JP (1) JP3405494B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023769A (en) * 2001-07-06 2003-01-24 Sansha Electric Mfg Co Ltd Semiconductor module for power
KR100461718B1 (en) * 2002-03-18 2004-12-14 삼성전기주식회사 Chip scale package and the method of fabricating the same
CN100438078C (en) * 2004-07-05 2008-11-26 广东风华高新科技股份有限公司 Thick film chip diode and its manufacturing method
JP4726202B2 (en) * 2005-05-25 2011-07-20 日本インター株式会社 AC power regulator

Also Published As

Publication number Publication date
JPH0964098A (en) 1997-03-07

Similar Documents

Publication Publication Date Title
KR970003913B1 (en) Surface mounting method of semiconductor integrated device
US4731645A (en) Connection of a semiconductor to elements of a support, especially of a portable card
JPH06244360A (en) Semiconductor device
JP3405494B2 (en) Chip type diode module
US4594641A (en) Decoupling capacitor and method of formation thereof
JP2007511811A5 (en)
CN216773223U (en) COB device packaging structure
JP2003273281A (en) Chip package and its manufacturing method
JPS59110217A (en) Piezoelectric oscillating parts in chip shape and its manufacture
JPH118158A (en) Chip capacitor array
JPH05327222A (en) Ceramic multilayer wiring board
KR20210002379A (en) Package method for attached single small size and array type of chip semiconductor component
JP2703522B2 (en) Layered structure for integrating co-firing modules
JPH06251993A (en) Chip type electronic part assembly
JP3447025B2 (en) Surface mounted electronic component and method of manufacturing the same
JPS60194545A (en) Semiconductor device and manufacture thereof
JP3840116B2 (en) Multi-wiring board
JP3878842B2 (en) Multiple wiring board
JPS61166148A (en) Multilayer hybrid integrated circuit device
JPS6038843A (en) Semiconductor device and manufacture thereof
JPH0232547A (en) Semiconductor packaging device
JP2828697B2 (en) Solid electrolytic capacitor and method of manufacturing the same
JPH0964542A (en) Multilayered printed wiring board
KR20020065261A (en) ceramic piled components and method of manufacturing thereof
JPH023954A (en) Integrated circuit device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080307

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090307

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees