JP3405423B2 - Plasma display device - Google Patents

Plasma display device

Info

Publication number
JP3405423B2
JP3405423B2 JP31733994A JP31733994A JP3405423B2 JP 3405423 B2 JP3405423 B2 JP 3405423B2 JP 31733994 A JP31733994 A JP 31733994A JP 31733994 A JP31733994 A JP 31733994A JP 3405423 B2 JP3405423 B2 JP 3405423B2
Authority
JP
Japan
Prior art keywords
display
signal
circuit
video signal
start position
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31733994A
Other languages
Japanese (ja)
Other versions
JPH08179723A (en
Inventor
章二 星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP31733994A priority Critical patent/JP3405423B2/en
Publication of JPH08179723A publication Critical patent/JPH08179723A/en
Application granted granted Critical
Publication of JP3405423B2 publication Critical patent/JP3405423B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、プラズマディスプレイ
装置に係わり、特に、自動電力制御機能を有する装置に
おけるスクリーンの劣化の防止に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display device, and more particularly to prevention of screen deterioration in a device having an automatic power control function.

【0002】[0002]

【従来の技術】プラズマディスレイ装置は映像信号の平
均輝度率の増加に伴い、画素当たりの輝度を低下する自
動電力制御機能を有している。このため、平均輝度率の
低い映像信号を表示すると、逆に画素当たりの輝度を高
くするため、長時間表示しておくと、点灯部分の画素が
劣化し、焼きつき現象等が発生する可能性がある。従来
のプラズマディスプレイ装置においては、この画素の焼
きつき等を防止するため、映像信号が入力されない状態
が約5分間継続すると自動的に電源を開放する、いわゆ
るDPMS機能が一般的に用いられている。しかし、近
年、プラズマディスプレイ装置は、TV用のみならず、
OA機器等の端末用ディスプレイ装置として使用される
ようになり、未使用時には「使用出来ます」あるいは
「フロッピーをセットして下さい」等の文字によるメッ
セイジを画面の一部分に表示する使い方が増え、平均輝
度率の低い信号が表示される機会がふえている。このよ
うに、平均輝度率の低い信号が表示される場合、従来の
DPMS機能は働かず、前記特定の文字部分の画素が劣
化して焼きつき現象が発生するという問題がでてきた。
2. Description of the Related Art A plasma display device has an automatic power control function for reducing the brightness per pixel as the average brightness rate of a video signal increases. For this reason, when a video signal with a low average luminance ratio is displayed, the luminance per pixel is increased on the contrary. Therefore, if it is displayed for a long time, the pixels in the lighting portion may deteriorate, and a burn-in phenomenon may occur. There is. In the conventional plasma display device, in order to prevent such burn-in of pixels, a so-called DPMS function is generally used which automatically turns off the power when a state in which no video signal is input continues for about 5 minutes. . However, in recent years, plasma display devices have been used not only for TVs,
It has come to be used as a display device for terminals such as office automation equipment, and when it is not used, the usage of displaying a message such as "you can use it" or "please set a floppy" on a part of the screen has increased, and the average. Opportunities for displaying low luminance signals are increasing. As described above, when a signal having a low average luminance ratio is displayed, the conventional DPMS function does not work, and the pixel of the specific character portion deteriorates to cause a burn-in phenomenon.

【0003】[0003]

【発明が解決しようとする課題】本発明は以上述べた問
題点を解決し、上述のような平均輝度率の低い信号が入
力した場合、特定の画素の焼きつきを防止するスクリー
ンセイバー機能を持つプラズマディスプレイ装置を提供
することを目的としている。
SUMMARY OF THE INVENTION The present invention solves the problems described above, and a plasma having a screen saver function for preventing burn-in of a specific pixel when a signal having a low average luminance ratio as described above is input. An object is to provide a display device.

【0004】[0004]

【課題を解決するための手段】本発明は上述の課題を解
決するため、入力する映像信号をデジタル信号に変換す
るA/D変換部と、該デジタル映像信号を記憶する記憶
部と、前記デジタル映像信号の輝度(Y)信号を積分し
て1画面内の平均輝度率を算出するデジタル輝度積分回
路と、予め平均輝度率の閾値を記憶するルックアップテ
ーブルと、タイマーと、前記平均輝度率を基にルックア
ップテーブルを参照し、一定時間間隔で表示位置制御信
号を出力する制御部と、該制御部よりの表示位置制御信
号により表示開始位置を設定し、前記記憶部に記憶する
デジタル映像信号を読み出して出力する表示位置設定部
とでなり、平均輝度率が閾値より低い場合は一定時間間
隔で表示開始位置を変えている。また、前記表示位置設
定部には、表示データ検出回路を設け、設定した表示開
始位置から表示終了位置までの表示データの有無を検出
し、表示開始位置を変更している。
In order to solve the above problems, the present invention solves the above-mentioned problems by an A / D converter for converting an input video signal into a digital signal, a storage unit for storing the digital video signal, and the digital signal. A digital brightness integration circuit that integrates a brightness (Y) signal of a video signal to calculate an average brightness rate within one screen, a lookup table that stores a threshold value of the average brightness rate in advance, a timer, and the average brightness rate. A control unit that outputs a display position control signal at fixed time intervals based on a lookup table based on the above, and a digital video signal that sets a display start position by the display position control signal from the control unit and stores it in the storage unit. And a display position setting section for reading and outputting, and when the average luminance rate is lower than the threshold value, the display start position is changed at constant time intervals. Further, a display data detection circuit is provided in the display position setting unit, and the presence or absence of display data from the set display start position to the display end position is detected to change the display start position.

【0005】[0005]

【作用】以上のように構成したので、本発明のプラズマ
ディスプレイ装置によれば、入力する映像信号から変換
したデジタル輝度信号をデジタル輝度積分回路にて、1
画面内の平均輝度率を算出し、該平均輝度率が予め記憶
する閾値より低い場合は、所定の時間間隔で、所定の量
だけ表示開始位置をずらして表示するようにしている。
また、表示位置をずらしたため、表示データが無くなっ
た場合は、元の表示位置に戻して表示するようにしてい
る。
With the above construction, according to the plasma display device of the present invention, the digital brightness integration circuit converts the digital brightness signal converted from the input video signal into 1
The average luminance rate in the screen is calculated, and when the average luminance rate is lower than a threshold value stored in advance, the display start position is shifted by a predetermined amount at a predetermined time interval and displayed.
Further, since the display position is shifted, when there is no display data, the display position is returned to the original display position.

【0006】[0006]

【実施例】以下、図面に基づいて本発明によるプラズマ
ディスプレイ装置を詳細に説明する。図1は本発明によ
るプラズマディスプレイ装置の一実施例を示す要部ブロ
ック図である。図において、1は映像信号をデジタル信
号に変換するA/D変換部である。2は映像記憶部で、
前記変換したデジタル映像信号を記憶している。3はデ
ジタル輝度積分回路部で、前記変換したデジタル映像信
号の輝度信号の1画面内の平均輝度率を算出している。
4はルックアップテーブルで、前記平均輝度率の閾値を
予め記憶している。この閾値は10%程度が適切な設定
値である。5はタイマーで、前記デジタル輝度積分回路
部3での算出結果が、ルックアップテーブル4に記憶す
る閾値(10%)より低い場合、制御部6によりセット
され、所定の時間毎に、タイムアップ信号を出力してい
る。この所定時間は3分程度が適切である。6は前記制
御部で、前記デジタル輝度積分回路部3での算出結果
を、ルックアップテーブル4に記憶する閾値と比較し、
閾値より低い場合、タイマー5をセットし、タイマー5
よりのタイムアップ信号により、表示位置設定部7に表
示位置制御信号を出力し、閾値より高い場合、タイマー
5をリセットしている。7は前記表示位置設定部で、前
記制御部6よりの制御信号により、表示開始位置を設定
し、該設定した表示開始位置から前記映像記憶部2の読
み出しタイミング信号を発生し、映像記憶部2より記憶
するデジタル映像信号を読み出して出力している。8は
同期分離部で、入力する映像信号より同期信号を分離し
ている。9はPLLで、前記同期分離部8よりの水平同
期信号をもとに、ドットクロック信号,映像記憶部への
書き込み用Hクロック信号(Hw).読み出し用Hクロ
ック信号(Hr)等を発生している。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A plasma display device according to the present invention will be described in detail below with reference to the drawings. FIG. 1 is a block diagram of essential parts showing an embodiment of a plasma display device according to the present invention. In the figure, reference numeral 1 is an A / D converter for converting a video signal into a digital signal. 2 is a video storage unit,
The converted digital video signal is stored. Reference numeral 3 denotes a digital luminance integration circuit section, which calculates an average luminance rate in one screen of the luminance signal of the converted digital video signal.
Reference numeral 4 is a look-up table in which the threshold value of the average luminance rate is stored in advance. A suitable setting value for this threshold value is about 10%. Reference numeral 5 denotes a timer, which is set by the control unit 6 when the calculation result in the digital luminance integration circuit unit 3 is lower than the threshold value (10%) stored in the look-up table 4, and sets a time-up signal every predetermined time. Is being output. About 3 minutes is appropriate for this predetermined time. Reference numeral 6 denotes the control unit, which compares the calculation result of the digital luminance integration circuit unit 3 with a threshold value stored in the lookup table 4,
If it is lower than the threshold, set timer 5
In response to the time-up signal, a display position control signal is output to the display position setting unit 7, and when the signal is higher than the threshold value, the timer 5 is reset. The display position setting unit 7 sets a display start position by a control signal from the control unit 6, generates a read timing signal of the video storage unit 2 from the set display start position, and outputs the video storage unit 2 The stored digital video signal is read out and output. Reference numeral 8 denotes a sync separation unit, which separates the sync signal from the input video signal. Reference numeral 9 denotes a PLL, which is based on the horizontal sync signal from the sync separation unit 8 and is a dot clock signal, an H clock signal (Hw). The read H clock signal (Hr) and the like are generated.

【0007】図2は前記表示一設定部の詳細ブロック図
で、図において、71は遅延器で、前記PLL9よりの
読み出し用Hクロック信号(Hr)をドット単位で、位
相を制御している。72は表示データ検出部で、前記P
LL9よりの書き込み用Hクロック信号(Hw).読み
出し用Hクロック信号(Hr)より表示位置ゲート信号
(Sgd)を生成するSRフリップフロップ(SRF
F)回路72aと、該SRFF72aの表示位置ゲート
信号(Sgd)により、前記A/D変換部1よりのデジ
タル映像信号(Sdv)を抜き取り、抜き取ったデジタ
ル映像信号(Sgdv)を出力するAND回路72b
と、該AND回路よりの信号をクロック入力端子に入力
し、前記同期分離回路8よりの水平同期信号でリセット
し、検出信号(Scc)を出力するデータラッチ回路7
2cとで構成している。
FIG. 2 is a detailed block diagram of the display 1 setting section. In the figure, 71 is a delay device for controlling the phase of the read H clock signal (Hr) from the PLL 9 in dot units. Reference numeral 72 denotes a display data detection unit, which is the P
H clock signal (Hw) for writing from LL9. SR flip-flop (SRF) that generates a display position gate signal (Sgd) from a read H clock signal (Hr)
F) An AND circuit 72b for extracting the digital video signal (Sdv) from the A / D converter 1 by the circuit 72a and the display position gate signal (Sgd) of the SRFF 72a and outputting the extracted digital video signal (Sgdv).
And a data latch circuit 7 for inputting a signal from the AND circuit to a clock input terminal, resetting with a horizontal synchronizing signal from the synchronizing separation circuit 8, and outputting a detection signal (Scc).
2c and.

【0008】以上の構成において、つぎにその動作を説
明する。入力する映像信号はA/D変換部1にてデジタ
ル信号(Sdv)に変換し、記憶部2に記憶する。一
方、デジタル輝度積分回路部3でそのデジタル輝度信号
を1画面分積算し、サンプル数(一画面内の画素数)で
除算してその平均値を算出し、最大輝度に対する割合を
計算して平均輝度率を算出している。該輝度率がルック
アップテーブル4に記憶する閾値10(%)より小さい
場合、制御部6がタイマー5をセットし、タイマー5よ
りタイムアップ信号が3分間隔で出力され、制御部6よ
り表示位置制御信号が3分間隔で変更され表示位置設定
部7に入力される。表示位置設定部7では、制御部6よ
り3分間隔で入力する表示位置制御信号により、PLL
8よりの読み出し用Hクロック信号(Hr)を1ドット
分遅らせた(Hdr)を出力することにより、記憶部2
よりの読み出し開始位置を3分間隔で1ドット分づつ遅
らせている。一方、表示データ検出部72では、前記設
定した表示開始位置よりの表示データの有無を検出し、
制御部6にフィードバックしており、表示データが無く
なると、制御部6より制御して表示開始位置を元の位置
に戻すようにしている。
The operation of the above arrangement will be described below. The input video signal is converted into a digital signal (Sdv) by the A / D conversion unit 1 and stored in the storage unit 2. On the other hand, the digital brightness integration circuit unit 3 integrates the digital brightness signals for one screen, divides by the number of samples (the number of pixels in one screen) to calculate the average value, and calculates the ratio to the maximum brightness to calculate the average. The brightness rate is calculated. When the luminance ratio is smaller than the threshold value 10 (%) stored in the lookup table 4, the control unit 6 sets the timer 5, the timer 5 outputs a time-up signal at intervals of 3 minutes, and the control unit 6 displays the display position. The control signal is changed at intervals of 3 minutes and input to the display position setting unit 7. In the display position setting unit 7, the PLL is set by the display position control signal input from the control unit 6 at intervals of 3 minutes.
The H clock signal for reading (Hr) from 8 is delayed by one dot (Hdr) to output the storage unit 2
The read start position is delayed by 1 dot at intervals of 3 minutes. On the other hand, the display data detection unit 72 detects the presence or absence of display data from the set display start position,
This is fed back to the control unit 6, and when there is no display data, the control unit 6 controls the display start position to return to the original position.

【0009】図3は、平均輝度率の低い画面を表示した
場合の表示位置の移動を示す図である。図3−aは、記
憶部2に記憶する画面データを示しており、図におい
て、破線は記憶部よりの読み出し開始位置を示し、該読
み出し位置は3分間隔で1ドットづつ右にずらしてい
る。図3−bは前記記憶部2より画面データを読み出し
表示した表示画面を示しており、記憶部2よりの読み出
し位置が遅れるに従い、表示位置は画面の左に移動す
る。尚、画面の移動は1ドットづつとしたが、Nドット
づつ移動しても同様の効果がえられる。
FIG. 3 is a diagram showing movement of the display position when a screen having a low average luminance rate is displayed. FIG. 3A shows screen data stored in the storage unit 2. In the figure, a broken line shows a read start position from the storage unit, and the read position is shifted to the right by one dot at intervals of 3 minutes. . FIG. 3B shows a display screen in which screen data is read from the storage unit 2 and displayed. As the read position from the storage unit 2 is delayed, the display position moves to the left of the screen. Although the screen is moved by 1 dot at a time, the same effect can be obtained by moving by N dots.

【0010】図4は表示データ検出回路の各部の信号を
示すタイミング図である。SRFF回路72aでは、H
クロック信号(Hw).読み出し用Hクロック信号(H
r)より表示位置ゲート信号(Sgd)を生成してい
る。また、AND回路72bでは、表示位置ゲート信号
(Sgd)により、前記A/D変換部1よりのデジタル
映像信号(Sdv)を抜き取り出力している。データラ
ッチ回路72cでは、前記AND回路72bよりの信号
(Sgdv)をクロック入力端子に入力し、前記同期分
離回路8よりの垂直同期信号(V)でリセットして1画
面内の検出信号(Sdd)を出力している。
FIG. 4 is a timing chart showing signals at various parts of the display data detection circuit. In the SRFF circuit 72a, H
Clock signal (Hw). H clock signal for reading (H
The display position gate signal (Sgd) is generated from r). Further, the AND circuit 72b extracts and outputs the digital video signal (Sdv) from the A / D converter 1 by the display position gate signal (Sgd). In the data latch circuit 72c, the signal (Sgdv) from the AND circuit 72b is input to the clock input terminal and reset by the vertical synchronization signal (V) from the synchronization separation circuit 8 to detect the detection signal (Sdd) within one screen. Is being output.

【0011】[0011]

【発明の効果】以上説明したように、本発明によるプラ
ズマディスプレイ装置によれば、入力する映像信号から
変換したデジタル輝度信号をデジタル輝度積分回路に
て、1画面内の平均輝度率を算出し、該平均輝度率が予
め記憶する閾値より低い場合は、所定の時間間隔で、所
定の量だけ表示開始位置をずらして表示するようにして
いる。また、表示位置をずらして表示データが無くなっ
た場合は、元の表示位置に戻して表示するようにしてい
るので、パソコン等よりの待機状態を示すメッセージ
等、平均表示率の低い信号が入力した場合でも、特定の
画素の焼きつきを防止することができる。
As described above, according to the plasma display device of the present invention, the digital brightness signal converted from the input video signal is calculated by the digital brightness integration circuit to calculate the average brightness rate within one screen. When the average luminance rate is lower than a threshold value stored in advance, the display start position is shifted by a predetermined amount at a predetermined time interval for display. In addition, when the display position is shifted and the display data disappears, the display position is returned to the original display position, so a signal with a low average display ratio such as a message indicating the standby state from a personal computer is input. Even in this case, it is possible to prevent burn-in of a specific pixel.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明によるプラズマディスプレイ装置の一実
施例を示す要部ブロック図である。
FIG. 1 is a block diagram of essential parts showing an embodiment of a plasma display device according to the present invention.

【図2】表示位置設定部の詳細ブロック図である。FIG. 2 is a detailed block diagram of a display position setting unit.

【図3】表示文字の移動を説明する図である。FIG. 3 is a diagram illustrating movement of display characters.

【図4】表示データ検出回路の各部の信号を示すタイミ
ング図である。
FIG. 4 is a timing chart showing signals of respective parts of the display data detection circuit.

【符号の説明】[Explanation of symbols]

1 A/D変換部 2 映像記憶部 3 デジタル輝度積分回路部 4 ルックアップテーブル 5 タイマー 6 制御部 7 表示位置設定部 8 同期分離部 9 PLL 71 遅延器 72 表示データ検出部 72aSRFF回路 72bAND回路 72cDFF回路 1 A / D converter 2 video storage 3 Digital brightness integration circuit 4 Look-up table 5 timer 6 control unit 7 Display position setting section 8 sync separator 9 PLL 71 Delay device 72 Display data detector 72a SRFF circuit 72b AND circuit 72c DFF circuit

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G09G 1/00 - 5/42 H04N 5/66 ─────────────────────────────────────────────────── ─── Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) G09G 1/00-5/42 H04N 5/66

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 入力する映像信号をデジタル信号に変換
するA/D変換部と、該デジタル映像信号を記憶する記
憶部と、前記デジタル映像信号の輝度(Y)信号を積分
して1画面内の平均輝度率を算出するデジタル輝度積分
回路と、予め平均輝度率の閾値を記憶するルックアップ
テーブルと、タイマーと、前記平均輝度率を基にルック
アップテーブルを参照し、一定時間間隔で表示位置制御
信号を出力する制御部と、該制御部よりの表示位置制御
信号により表示開始位置を設定し、前記記憶部に記憶す
るデジタル映像信号を読み出して出力する表示位置設定
部とでなり、平均輝度率が閾値より低い場合は一定時間
間隔で表示開始位置を変えていることを特徴とするプラ
ズマディスプレイ装置。
1. An A / D conversion unit for converting an input video signal into a digital signal, a storage unit for storing the digital video signal, and a luminance (Y) signal of the digital video signal are integrated into one screen. A digital brightness integrating circuit for calculating the average brightness rate, a look-up table for storing the threshold value of the average brightness rate in advance, a timer, and a look-up table based on the average brightness rate are referred to, and display positions are set at fixed time intervals. A control unit that outputs a control signal and a display position setting unit that sets a display start position by a display position control signal from the control unit and reads and outputs a digital video signal stored in the storage unit. A plasma display device characterized in that when the rate is lower than a threshold value, the display start position is changed at fixed time intervals.
【請求項2】 前記表示位置設定部は、前記制御部より
の表示位置制御信号により入力する読み出し用水平同期
信号の遅延量を制御する遅延器でなることを特徴とする
請求項1記載のプラズマディスプレイ装置。
2. The plasma according to claim 1, wherein the display position setting unit is a delay device which controls a delay amount of a read horizontal synchronizing signal input by a display position control signal from the control unit. Display device.
【請求項3】 前記表示位置設定部には、表示データ検
出回路を設け、設定した表示開始位置から表示終了位置
までの表示データの有無を検出し、表示開始位置を変更
していることを特徴とする請求項1記載のプラズマディ
スプレイ装置。
3. A display data detection circuit is provided in the display position setting unit, and the presence or absence of display data from the set display start position to the display end position is detected to change the display start position. The plasma display device according to claim 1.
【請求項4】 前記表示データ検出回路は、水平方向の
表示開始位置から表示終了位置までのゲート信号生成回
路と、該ゲート信号により前記デジタル映像信号をゲー
トするゲート回路と、垂直同期信号でリセットし、前記
ゲート回路よりの信号をクロック信号としてHレベルを
ラッチするDラッチ回路とでなることを特徴とする請求
項3記載のプラズマディスプレイ装置。
4. The display data detection circuit includes a gate signal generation circuit from a horizontal display start position to a display end position, a gate circuit that gates the digital video signal by the gate signal, and a vertical synchronization signal to reset the display signal. 4. The plasma display device according to claim 3, further comprising a D latch circuit that latches an H level using a signal from the gate circuit as a clock signal.
JP31733994A 1994-12-20 1994-12-20 Plasma display device Expired - Fee Related JP3405423B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31733994A JP3405423B2 (en) 1994-12-20 1994-12-20 Plasma display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31733994A JP3405423B2 (en) 1994-12-20 1994-12-20 Plasma display device

Publications (2)

Publication Number Publication Date
JPH08179723A JPH08179723A (en) 1996-07-12
JP3405423B2 true JP3405423B2 (en) 2003-05-12

Family

ID=18087120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31733994A Expired - Fee Related JP3405423B2 (en) 1994-12-20 1994-12-20 Plasma display device

Country Status (1)

Country Link
JP (1) JP3405423B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005031369A (en) * 2003-07-11 2005-02-03 Toshiba Corp Video display device and video display method

Also Published As

Publication number Publication date
JPH08179723A (en) 1996-07-12

Similar Documents

Publication Publication Date Title
US8643658B2 (en) Techniques for aligning frame data
KR101229590B1 (en) Techniques for aligning frame data
US20050254509A1 (en) Method of frame synchronization when scaling video and video scaling apparatus thereof
JP2979497B2 (en) Video display control device and video display control method
KR100243799B1 (en) Odd/even field detector for video signals
JP3449383B2 (en) Plasma display device
JP2003167545A (en) Method for detecting abnormality of image display signal, and image display device
JP3756014B2 (en) Image display control apparatus, image display control method, and recording medium recording the control program
JP2002351442A (en) Persistence preventing device for image display device
JP3405423B2 (en) Plasma display device
EP1374553A2 (en) Method and apparatus for down conversion of video data
US7755568B2 (en) Video muting device for digital video signal and muting method therefor
CN112188137B (en) Method for converting high frame frequency progressive image to standard definition PAL interlaced image based on FPGA
EP0508785B1 (en) Scrolling superimposition of generated title
KR100710255B1 (en) Image format converting method
US6433829B1 (en) Signal processing apparatus for setting up vertical blanking signal of television set
JP2006048068A (en) Image display controller, method of reducing persistence on display screen, and recording medium where control program therefor is recorded
JP2004519921A (en) Video signal enhancement method and unit and display device using the method
KR960002809Y1 (en) Screen expansion apparatus
JPH06261260A (en) Image display device
US6731344B2 (en) Horizontal automatic frequency control (AFC) circuit
US6683586B2 (en) Apparatus and method of adjusting horizontal position for a video display appliance
KR100865246B1 (en) Video signal enhancement method and unit and display apparatus using the same
US20050195176A1 (en) Apparatus and method for processing synch signals in graphic controllers
JP3459608B2 (en) Pixel-compatible display device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080307

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090307

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090307

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090307

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100307

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100307

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees