JP3404880B2 - Inverter device - Google Patents

Inverter device

Info

Publication number
JP3404880B2
JP3404880B2 JP08694594A JP8694594A JP3404880B2 JP 3404880 B2 JP3404880 B2 JP 3404880B2 JP 08694594 A JP08694594 A JP 08694594A JP 8694594 A JP8694594 A JP 8694594A JP 3404880 B2 JP3404880 B2 JP 3404880B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
power supply
inverter
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08694594A
Other languages
Japanese (ja)
Other versions
JPH07298628A (en
Inventor
敏也 神舎
晃司 西浦
明則 平松
伸和 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP08694594A priority Critical patent/JP3404880B2/en
Publication of JPH07298628A publication Critical patent/JPH07298628A/en
Application granted granted Critical
Publication of JP3404880B2 publication Critical patent/JP3404880B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、交流電源を整流平滑し
て得られる直流電力を高周波電力に変換して、負荷にそ
の電力を供給するインバータ装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter device for converting DC power obtained by rectifying and smoothing an AC power supply into high frequency power and supplying the power to a load.

【0002】[0002]

【従来の技術】従来より商用交流電源からの入力電流の
高調波成分を低減する回路方式としてチョッパー回路が
広く用いられている。しかしながら、蛍光灯などを点灯
する場合、チョッパー回路で得た直流電圧を再度高周波
電力に変換する必要があり、回路が複雑になるという問
題があった。そこで、最近はチョッパー回路とインバー
タ回路のスイッチング素子を共用化させるようなインバ
ータ装置(例えば、特願昭63−235982号)が提
案されている。図21にその回路を示す。
2. Description of the Related Art Conventionally, a chopper circuit has been widely used as a circuit system for reducing a harmonic component of an input current from a commercial AC power supply. However, when a fluorescent lamp or the like is turned on, it is necessary to convert the DC voltage obtained by the chopper circuit into high frequency power again, which causes a problem that the circuit becomes complicated. Therefore, recently, an inverter device (for example, Japanese Patent Application No. 63-235982) in which a switching element of a chopper circuit and an inverter circuit is shared is proposed. FIG. 21 shows the circuit.

【0003】以下、図21の回路構成について説明す
る。トランジスタQ1 ,Q2 はバイポーラ型のトランジ
スタよりなる。トランジスタQ1 のエミッタはトランジ
スタQ 2 のコレクタに接続されている。トランジスタQ
1 ,Q2 のコレクタ及びエミッタには、ダイオード
1 ,D2 のカソード及びアノードがそれぞれ接続され
ている。トランジスタQ1 のベース・エミッタ間には、
第1の矩形波信号が入力されており、トランジスタQ2
のベース・エミッタ間には、第1の矩形波信号が高レベ
ルのときに低レベルとなり、第1の矩形波信号が低レベ
ルのときに高レベルとなる第2の矩形波信号が入力され
ている。これにより、トランジスタQ1 ,Q2は交互に
オン・オフされる。トランジスタQ1 のコレクタにはダ
イオードD3 のカソードが接続され、ダイオードD3
アノードはダイオードD4 のカソードに接続され、ダイ
オードD4 のアノードはトランジスタQ2 のエミッタに
接続されている。トランジスタQ1 のコレクタには、コ
ンデンサC2 の一端が接続され、コンデンサC2 の他端
はコンデンサC3 の一端に接続され、コンデンサC3
他端はトランジスタQ2 のエミッタに接続されている。
The circuit configuration of FIG. 21 will be described below.
It Transistor Q1, Q2Is a bipolar transistor
It consists of a star. Transistor Q1The emitter of Transi
Star Q 2Connected to the collector. Transistor Q
1, Q2The collector and emitter of the diode
D1, D2The cathode and anode of
ing. Transistor Q1Between the base and emitter of
The first rectangular wave signal is input, and the transistor Q2
The first rectangular wave signal has a high level between the base and emitter of
Low level, the first square wave signal is at a low level.
The second rectangular wave signal, which is high level when
ing. As a result, the transistor Q1, Q2Alternate
It is turned on and off. Transistor Q1The collector of
Iodo D3Connected to the cathode of diode D3of
Anode is diode DFourConnected to the cathode of the die
Aether DFourIs the transistor Q2To the emitter of
It is connected. Transistor Q1The collector of
Indexer C2Is connected to one end of the capacitor C2The other end of
Is the capacitor C3Connected to one end of the capacitor C3of
The other end is a transistor Q2Connected to the emitter.

【0004】トランジスタQ1 ,Q2 の接続点とコンデ
ンサC2 ,C3 の接続点の間には、負荷回路Rが接続さ
れている。ここでは、説明を簡単化するために負荷回路
Rとして抵抗素子を用いているが、誘導性リアクタンス
や容量性リアクタンスを含んでいても良い。トランジス
タQ1 ,Q2 の接続点は交流電源Vsの一端に接続され
ている。交流電源Vsの他端は、インダクタL1 ,L2
を介して、ダイオードD3 ,D4 の接続点に接続されて
いる。インダクタL1 ,L2 の接続点と交流電源Vsの
一端との間には、コンデンサC1 が接続されている。イ
ンダクタL1 とコンデンサC1 はACフィルタ3を構成
している。また、トランジスタQ1 ,Q 2 とダイオード
1 ,D2 及びコンデンサC2 ,C3 は、ダイオードD
3 ,D4及びインダクタL2 と共にチョッパー回路2を
構成し、且つ負荷回路Rと共にインバータ回路1を構成
している。
Transistor Q1, Q2Connection points and
Sensor C2, C3The load circuit R is connected between the connection points of
Has been. Here, in order to simplify the explanation, the load circuit
A resistance element is used as R, but inductive reactance
Or capacitive reactance may be included. Transis
Q1, Q2Is connected to one end of the AC power supply Vs.
ing. The other end of the AC power supply Vs has an inductor L1, L2
Through the diode D3, DFourConnected to the connection point of
There is. Inductor L1, L2Connection point and AC power supply Vs
Between the one end, the capacitor C1Are connected. I
Inductor L1And capacitor C1Constitutes the AC filter 3
is doing. Also, the transistor Q1, Q 2And diode
D1, D2And capacitor C2, C3Is the diode D
3, DFourAnd inductor L2With chopper circuit 2
And the inverter circuit 1 together with the load circuit R
is doing.

【0005】図22〜図25は上記回路の動作説明のた
めの回路図である。まず、交流電源Vsが正の半サイク
ルのときに、トランジスタQ1 がオンすると、図22に
示すように、インダクタL2 、ダイオードD3 、トラン
ジスタQ1 を通る経路で交流電源VsからインダクタL
2 に電流が流れ、その電流値は入力交流電圧Vinの瞬
時値に比例した傾きで増加していく。このとき、トラン
ジスタQ1 はインバータ用のスイッチング素子としても
機能し、コンデンサC2 からトランジスタQ1を介して
負荷回路Rに電流を流す。
22 to 25 are circuit diagrams for explaining the operation of the above circuit. First, when the transistor Q 1 is turned on when the AC power supply Vs has a positive half cycle, as shown in FIG. 22, the inductor L 2 , the diode D 3 , and the transistor Q 1 are used to connect the AC power supply Vs to the inductor L.
A current flows in 2 , and the current value increases with a slope proportional to the instantaneous value of the input AC voltage Vin. At this time, the transistor Q 1 also functions as a switching element for the inverter, and causes a current to flow from the capacitor C 2 to the load circuit R via the transistor Q 1 .

【0006】次に、トランジスタQ1 がオフすると、図
23に示すように、インダクタL2、ダイオードD3
コンデンサC2 ,C3 、ダイオードD2 、交流電源Vs
を通る経路で、インダクタL2 のエネルギーが放出さ
れ、コンデンサC2 及びC3 を充電する。このとき、ト
ランジスタQ2 がオンしており、コンデンサC3 から負
荷回路R、トランジスタQ2 を通る経路で、図22に示
す方向とは逆方向に負荷回路Rに電流を流す。
Next, when the transistor Q 1 is turned off, as shown in FIG. 23, the inductor L 2 , the diode D 3 ,
Capacitors C 2 , C 3 , diode D 2 , AC power supply Vs
In the path through, the energy in inductor L 2 is released, charging capacitors C 2 and C 3 . At this time, the transistor Q 2 is turned on, and a current flows through the load circuit R in the direction opposite to the direction shown in FIG. 22 on the path from the capacitor C 3 to the load circuit R and the transistor Q 2 .

【0007】このように、交流電源Vsが正の半サイク
ルでは、トランジスタQ1 がチョッパー用のスイッチン
グ素子とインバータ用のスイッチング素子を兼ね、トラ
ンジスタQ2 はインバータ用のスイッチング素子として
だけ機能する。
As described above, in the positive half cycle of the AC power supply Vs, the transistor Q 1 serves both as the switching element for the chopper and the switching element for the inverter, and the transistor Q 2 functions only as the switching element for the inverter.

【0008】次に、交流電源Vsが負の半サイクルのと
きに、トランジスタQ2 がオンすると、図24に示すよ
うに、交流電源Vs、トランジスタQ2 、ダイオードD
4 、インダクタL2 を通る経路で、インダクタL2 に電
流が流れ、その電流値は入力交流電圧Vinの瞬時値に
比例した傾きで増加して行く。このとき、トランジスタ
2 はインバータ用のスイッチング素子としても機能
し、コンデンサC3 から負荷回路R、トランジスタQ2
を通る経路で負荷回路Rに電流を流す。
Next, when the transistor Q 2 is turned on while the AC power supply Vs is in the negative half cycle, as shown in FIG. 24, the AC power supply Vs, the transistor Q 2 , and the diode D.
4 , a current flows through the inductor L 2 along a path passing through the inductor L 2 , and the current value increases with a slope proportional to the instantaneous value of the input AC voltage Vin. At this time, the transistor Q 2 also functions as a switching element for the inverter, from the capacitor C 3 to the load circuit R and the transistor Q 2
A current is passed through the load circuit R along a path passing through.

【0009】次に、トランジスタQ2 がオフすると、図
25に示すように、交流電源Vs、ダイオード1、コン
デンサC2 ,C3 、ダイオードD4 、インダクタL2
通る経路で、インダクタL2 のエネルギーが放出され、
コンデンサC2 及びC3 を充電する。このとき、トラン
ジスタQ1 がオンしており、コンデンサC2 からトラン
ジスタQ1 を介して、図24に示す方向とは逆方向に負
荷回路Rに電流を流す。
[0009] Next, when the transistor Q 2 is turned off, as shown in FIG. 25, the AC power source Vs, the diode 1, a capacitor C 2, C 3, diode D 4, a path through the inductor L 2, the inductor L 2 Energy is released,
Charge capacitors C 2 and C 3 . At this time, the transistor Q 1 is on, and a current flows from the capacitor C 2 through the transistor Q 1 to the load circuit R in the direction opposite to the direction shown in FIG.

【0010】このように、交流電源Vsが負の半サイク
ルでは、トランジスタQ2 がチョッパー用のスイッチン
グ素子とインバータ用のスイッチング素子の働きを兼ね
て、トランジスタQ1 はインバータ用のスイッチング素
子としてだけ機能する。なお、上記回路におけるダイオ
ードD1 ,D2 はコンデンサC2 ,C3 を充電して負荷
回路Rに安定した平滑出力を供給するものである。つま
り、図21におけるダイオードD1 ,D2 を除去した場
合、コンデンサC2 ,C3 を充電する経路は一応存在す
るが、負荷回路Rを介した経路となるので、安定した平
滑出力を供給するには、トランジスタQ1 ,Q2 の制御
に工夫を要したり、負荷回路Rのインピーダンス値に制
約が生じたりする恐れがある。
As described above, in the half cycle in which the AC power source Vs is negative, the transistor Q 2 functions as a switching element for the chopper and a switching element for the inverter, and the transistor Q 1 functions only as a switching element for the inverter. To do. The diodes D 1 and D 2 in the above circuit charge the capacitors C 2 and C 3 to supply a stable smoothed output to the load circuit R. That is, when the diodes D 1 and D 2 in FIG. 21 are removed, there is a path for charging the capacitors C 2 and C 3 , but there is a path through the load circuit R, so that a stable smoothed output is supplied. However, there is a possibility that the control of the transistors Q 1 and Q 2 may be devised and that the impedance value of the load circuit R may be restricted.

【0011】上記回路にあっては、インバータ用のスイ
ッチング素子がチョッパー用のスイッチング素子を兼
ね、且つ少ない素子数で構成されており、電力損失が少
なく、回路構成も簡単になるという利点がある。また、
交流電源Vsの半サイクル毎に各トランジスタQ1 ,Q
2 が交互にチョッパー用のスイッチング素子として働く
ので、スイッチング素子1個当たりのストレスが軽減さ
れるという利点があり、また、スイッチング素子(トラ
ンジスタQ1 ,Q2 )の電力損失のバランスが取れてい
るので、例えば、放熱構造は同じで良い。さらに、スイ
ッチング素子(トランジスタQ1 ,Q2 )はインバータ
用のスイッチング素子としても動作しているから、別個
にチョッパー駆動回路を設ける必要がなく、また、駆動
回路の構成も簡略化される。
In the above circuit, the switching element for the inverter also serves as the switching element for the chopper and is constituted by a small number of elements, which has the advantages of low power loss and a simple circuit configuration. Also,
Each transistor Q 1 , Q for every half cycle of the AC power supply Vs
Since 2 works alternately as a switching element for the chopper, there is an advantage that the stress per switching element is reduced, and the power loss of the switching elements (transistors Q 1 , Q 2 ) is balanced. Therefore, for example, the heat dissipation structure may be the same. Furthermore, since the switching elements (transistors Q 1 and Q 2 ) also operate as switching elements for the inverter, it is not necessary to separately provide a chopper drive circuit, and the configuration of the drive circuit is simplified.

【0012】[0012]

【発明が解決しようとする課題】図21の回路におい
て、トランジスタQ1 ,Q2 のドライブ信号としては、
オン時間の等しい互いに反転した矩形波信号を与えるこ
とが一般的であるが、その場合、交流電源Vsからの入
力電圧Vinが高い期間と低い期間とでチョッパー電流
の導通期間(チョッパーのインダクタンス成分に蓄えら
れたエネルギーが放出される期間)が大きく異なる。つ
まり、入力電圧Vinのピーク付近では、チョッパー電
流に殆ど休止区間が無いのに対して、入力電圧Vinの
ゼロクロス付近では、チョッパーとして働くトランジス
タのオン期間後にすぐにエネルギーが放出され、チョッ
パー電流の休止期間が長くなり、結果的に入力電流Ii
nが図26のように歪んだ波形になるという問題があっ
た。
In the circuit of FIG. 21, the drive signals for the transistors Q 1 and Q 2 are:
It is common to give mutually inverted rectangular wave signals having the same on-time, but in that case, the conduction period of the chopper current (in the inductance component of the chopper) is divided into a high period and a low period of the input voltage Vin from the AC power supply Vs. The period during which the stored energy is released) differs greatly. That is, near the peak of the input voltage Vin, there is almost no pause period in the chopper current, whereas near the zero crossing of the input voltage Vin, energy is released immediately after the ON period of the transistor that functions as the chopper, and the chopper current pauses. The period becomes longer and, as a result, the input current Ii
There is a problem that n has a distorted waveform as shown in FIG.

【0013】また、図21に示す負荷回路を蛍光灯負荷
とした場合、一般にLC共振回路により構成されるた
め、負荷回路Rには正弦波状の高周波電流が流れてい
る。そのために、トランジスタQ1 ,Q2 において、チ
ョッパー動作と兼用している期間のみをPWM制御した
場合、トランジスタQ1 ,Q2 が同時にオフする時間が
生じ、インバータ回路の動作が不安定になる。そのた
め、トランジスタQ1 ,Q2はいずれか一方が必ずオン
しているように制御することを必要とする。
When the load circuit shown in FIG. 21 is a fluorescent lamp load, a sinusoidal high-frequency current flows in the load circuit R because it is generally composed of an LC resonance circuit. Therefore, when the transistors Q 1 and Q 2 are PWM-controlled only during the period also used for the chopper operation, the transistors Q 1 and Q 2 are turned off at the same time, and the operation of the inverter circuit becomes unstable. Therefore, it is necessary to control one of the transistors Q 1 and Q 2 so that one of them is always on.

【0014】本発明は上述のような点に鑑みてなされた
ものであり、その目的とするところは、チョッパー用の
スイッチング素子とインバータ用のスイッチング素子を
兼用しながら安定したパルス幅制御を行い、入力電流波
形を正弦波状に近づけると共にインバータ装置の出力に
悪影響を与えないようにすることにある。
The present invention has been made in view of the above points, and an object thereof is to perform stable pulse width control while using a switching element for a chopper and a switching element for an inverter as well. The purpose is to make the input current waveform close to a sine wave and not to adversely affect the output of the inverter device.

【0015】[0015]

【課題を解決するための手段】本発明にあっては、上記
の課題を解決するために、図1に示すように、交流電源
Vsをスイッチングして平滑コンデンサC2 に直流電圧
を得るためのチョッパー回路と、平滑コンデンサC2
直流電圧をスイッチングして高周波電力を負荷回路Zに
供給するインバータ回路とで少なくとも1つのスイッチ
ング素子を共用したインバータ装置において、交流電源
Vsからの入力電圧の瞬時値を検出する手段と、検出さ
れた入力電圧の瞬時値に応じてチョッパー回路とインバ
ータ回路とで共用されているスイッチング素子のオン区
間をゼロとならない範囲で変化させる制御手段を設けた
ことを特徴とするものである。
According to the present invention, in order to solve the above problems, as shown in FIG. 1, an AC power supply Vs is switched to obtain a DC voltage in a smoothing capacitor C 2 . In an inverter device in which at least one switching element is shared by the chopper circuit and the inverter circuit which switches the DC voltage of the smoothing capacitor C 2 and supplies the high frequency power to the load circuit Z, an AC power source is used.
Means for detecting the instantaneous value of the input voltage from Vs, and
It is characterized in that a control means is provided for changing the ON section of the switching element shared by the chopper circuit and the inverter circuit within a range which does not become zero in accordance with the instantaneous value of the input voltage .

【0016】なお、本発明は二石のスイッチング素子を
チョッパー回路とインバータ回路とで共用し、交流電源
の極性に応じて共用される側のスイッチング素子を交互
に切り替える図1に示す回路のみならず、図8に示すよ
うに、インバータ回路を構成する二石のスイッチング素
子のうち、一石のスイッチング素子のみをチョッパー回
路と共用する回路にも適用できる。また、インバータ装
置の駆動方式は自励方式でも他励方式でも構わない。
The present invention is not limited to the circuit shown in FIG. 1 in which the two switching elements are shared by the chopper circuit and the inverter circuit, and the switching elements on the shared side are alternately switched depending on the polarity of the AC power supply. As shown in FIG. 8, the present invention can be applied to a circuit in which only one switching element among the two switching elements constituting the inverter circuit is shared with the chopper circuit. Further, the drive system of the inverter device may be a self-excited system or a separately excited system.

【0017】[0017]

【作用】本発明によれば、このように交流電源からの入
力電圧の瞬時値を検出する手段を設けると共に、チョッ
パー回路とインバータ回路とで共用されているスイッチ
ング素子のオン区間を検出された交流電源からの入力電
圧の瞬時値に応じて変化させる制御手段を設けているの
で、例えば、交流電源の瞬時電圧値が高いときには共用
側のスイッチング素子のオン区間をゼロとならない範囲
短くすることにより、インバータ回路の動作が不安定
になることがなく、また、チョッパー回路の出力電圧、
すなわち、インバータ回路の入力電圧が周期的に上昇す
ることを防止でき、小容量の平滑コンデンサでも安定し
た直流電圧を得ることができ、インバータ回路の出力を
安定化することができる。また、交流電源の瞬時電圧値
が低いときには共用側のスイッチング素子のオン区間を
長くすることにより、チョッパー電流の休止区間を無く
すことができ、これにより、入力電流を正弦波に近づけ
ることができ、入力電流の高調波成分を低減して、入力
電流歪みを低減できると共に、入力力率を高くすること
ができる。
According to the present invention, the input from the AC power source is thus
A means for detecting the instantaneous value of the input voltage is provided, and a control means for changing the ON section of the switching element shared by the chopper circuit and the inverter circuit according to the detected instantaneous value of the input voltage from the AC power supply is provided. Since it is provided, for example, when the instantaneous voltage value of the AC power supply is high, the ON section of the switching element on the common side does not become zero.
By in short, unstable operation of the inverter circuit
And the output voltage of the chopper circuit,
That is, the input voltage of the inverter circuit can be prevented from rising cyclically, a stable DC voltage can be obtained even with a small-capacity smoothing capacitor, and the output of the inverter circuit can be stabilized. Further, when the instantaneous voltage value of the AC power supply is low, the on-section of the switching element on the shared side can be lengthened to eliminate the pause section of the chopper current, which allows the input current to approach a sine wave. It is possible to reduce the harmonic component of the input current, reduce the input current distortion, and increase the input power factor.

【0018】[0018]

【実施例】図1は本発明の第1実施例の主回路の構成を
示している。以下、その回路構成について説明する。ト
ランジスタQ1 ,Q2 はパワーMOSFETよりなる。
トランジスタQ1 のソースはトランジスタQ2 のドレイ
ンに接続されている。トランジスタQ1 ,Q2 のドレイ
ン及びソースには、ダイオードD1 ,D2 のカソード及
びアノードがそれぞれ接続されている。トランジスタQ
1 のゲート・ソース間には、制御回路5の駆動回路6の
端子a,bから第1の駆動信号が入力されており、トラ
ンジスタQ2 のゲート・ソース間には、制御回路5の駆
動回路6の端子c,dから第2の駆動信号が入力されて
いる。これにより、トランジスタQ1,Q2 は交互にオ
ン・オフされる。トランジスタQ1 のドレインにはダイ
オードD3 のカソードが接続され、ダイオードD3 のア
ノードはダイオードD4 のカソードに接続され、ダイオ
ードD4 のアノードはトランジスタQ2 のソースに接続
されている。トランジスタQ1 のドレインには、コンデ
ンサC2 の一端が接続され、コンデンサC2 の他端はト
ランジスタQ2 のソースに接続されている。
1 shows the configuration of a main circuit according to a first embodiment of the present invention. The circuit configuration will be described below. The transistors Q 1 and Q 2 are power MOSFETs.
The source of the transistor Q 1 is connected to the drain of the transistor Q 2 . The cathodes and anodes of the diodes D 1 and D 2 are connected to the drains and sources of the transistors Q 1 and Q 2 , respectively. Transistor Q
The first drive signal is input from the terminals a and b of the drive circuit 6 of the control circuit 5 between the gate and source of 1 and the drive circuit of the control circuit 5 between the gate and source of the transistor Q 2. The second drive signal is input from the terminals c and d of 6. As a result, the transistors Q 1 and Q 2 are alternately turned on / off. The drain of the transistor Q 1 is connected the cathode of a diode D 3, the anode of the diode D 3 is connected to the cathode of the diode D 4, the anode of the diode D 4 is connected to the source of the transistor Q 2. The drain of the transistor Q 1 is connected to one end of the capacitor C 2, the other end of the capacitor C 2 is connected to the source of the transistor Q 2.

【0019】トランジスタQ1 の両端には、負荷Rとコ
ンデンサC4 の並列回路にインダクタL3 を直列接続し
て成る負荷回路ZがコンデンサC3 を介して接続されて
いる。コンデンサC4 とインダクタL3 はLC直列共振
回路を構成している。また、コンデンサC3 は直流成分
カット用の結合コンデンサであり、共振用のコンデンサ
4 に比べると十分に容量が大きく、共振には寄与しな
い。トランジスタQ1,Q2 の接続点は交流電源Vsの
一端に接続されている。交流電源Vsの他端は、インダ
クタL1 ,L2 を介して、ダイオードD3 ,D4 の接続
点に接続されている。インダクタL1 ,L2 の接続点と
交流電源Vsの一端との間には、コンデンサC1 が接続
されている。インダクタL1 とコンデンサC1 はACフ
ィルタを構成している。また、トランジスタQ1 ,Q2
とダイオードD1 ,D2 及びコンデンサC2 は、ダイオ
ードD3 ,D4 及びインダクタL2 と共にチョッパー回
路を構成し、且つ負荷回路Zと共にインバータ回路を構
成している。
A load circuit Z formed by connecting an inductor L 3 in series with a parallel circuit of a load R and a capacitor C 4 is connected to both ends of the transistor Q 1 via a capacitor C 3 . The capacitor C 4 and the inductor L 3 form an LC series resonance circuit. Further, the capacitor C 3 is a coupling capacitor for cutting a DC component, has a sufficiently large capacity as compared with the capacitor C 4 for resonance, and does not contribute to resonance. The connection point of the transistors Q 1 and Q 2 is connected to one end of the AC power supply Vs. The other end of the AC power supply Vs is connected to the connection point of the diodes D 3 and D 4 via the inductors L 1 and L 2 . A capacitor C 1 is connected between the connection point of the inductors L 1 and L 2 and one end of the AC power supply Vs. The inductor L 1 and the capacitor C 1 form an AC filter. Also, the transistors Q 1 and Q 2
The diodes D 1 and D 2 and the capacitor C 2 form a chopper circuit with the diodes D 3 and D 4 and the inductor L 2 , and an inverter circuit with the load circuit Z.

【0020】制御回路5と主回路は端子a〜gを介して
接続されている。インバータ回路の入力電圧となるコン
デンサC2 の電圧は、抵抗R1 ,R2 により分圧され
て、端子gを介して制御回路5に入力されている。ま
た、交流電源Vsの瞬時電圧は、電圧検出回路4により
検出されて、端子e,fを介して制御回路5の発振回路
7に入力されている。また、高電位側のトランジスタQ
1 の両端には、抵抗R3 を介してコンデンサC18が接続
されている。コンデンサC18の電圧はツェナーダイオー
ドZDにより定電圧化されて、電源電圧E2 として駆動
回路6に供給されている。トランジスタQ1 ,Q2 のゲ
ート及びソースは、端子a〜dを介して制御回路5の駆
動回路6に接続されている。
The control circuit 5 and the main circuit are connected via terminals a to g. The voltage of the capacitor C 2 which is the input voltage of the inverter circuit is divided by the resistors R 1 and R 2 and input to the control circuit 5 via the terminal g. The instantaneous voltage of the AC power supply Vs is detected by the voltage detection circuit 4 and input to the oscillation circuit 7 of the control circuit 5 via the terminals e and f. Also, the transistor Q on the high potential side
A capacitor C 18 is connected to both ends of 1 via a resistor R 3 . The voltage of the capacitor C 18 is converted to a constant voltage by the Zener diode ZD and supplied to the drive circuit 6 as the power supply voltage E 2 . The gates and sources of the transistors Q 1 and Q 2 are connected to the drive circuit 6 of the control circuit 5 via terminals a to d.

【0021】次に、制御回路5の構成を図2〜図5に示
した。以下、各部の回路構成について説明する。まず、
図2の回路について説明する。カレントミラー回路CM
は、一対のトランジスタよりなり、一方のトランジスタ
に流れる電流と比例する電流が他方のトランジスタにも
流れるように構成された回路であり、直流電源E1 から
抵抗r1 に流れる一定電流がコンデンサC5 にも流れ
る。これにより、コンデンサC5 は一定電流で直線的に
充電される。TMはタイマー回路であり、汎用のタイマ
ーIC(例えば、NECのμPD5555)よりなり、
コンデンサC5 の電位がタイマー回路TMのスレッショ
ルド電位に達すると、コンデンサC5 は放電を始める。
このときの充放電の波形は、鋸歯状波形となる。コンデ
ンサC5 の充放電の周期は、抵抗r1 とコンデンサC5
の時定数により決定される。以上の回路により鋸歯状波
発生回路8が構成されている。コンデンサC5 の電圧
は、コンパレータCP1 の正入力端子に入力されてい
る。コンパレータCP1 の負入力端子には、交流電源V
sからの入力電圧を全波整流し、それを抵抗r2 ,r3
で分圧した基準電圧が入力されている。コンパレータC
1 の出力端子は、抵抗r 4 によりプルアップされてお
り、反転回路N1 により反転されて、端子hに出力され
る。以上の回路によりオン区間決定回路9が構成されて
いる。
Next, the configuration of the control circuit 5 is shown in FIGS.
did. The circuit configuration of each unit will be described below. First,
The circuit of FIG. 2 will be described. Current mirror circuit CM
Is a pair of transistors, one of which is
A current proportional to the current flowing in the other transistor
DC power supply E is a circuit configured to flow1From
Resistance r1The constant current flowing in the capacitor CFiveAlso flow
It As a result, the capacitor CFiveIs linear with constant current
Be charged. TM is a timer circuit, a general-purpose timer
-IC (eg NEC's μPD5555),
Capacitor CFiveIs the threshold of the timer circuit TM
When the voltage reaches the potential, the capacitor CFiveStarts discharging.
The charge / discharge waveform at this time is a sawtooth waveform. Conde
Sensor CFiveThe cycle of charging and discharging is1And capacitor CFive
It is determined by the time constant of. Sawtooth wave by the above circuit
The generation circuit 8 is configured. Capacitor CFiveVoltage
Is the comparator CP1Is input to the positive input terminal of
It Comparator CP1AC power source V is connected to the negative input terminal of
full-wave rectify the input voltage from s2, R3
The reference voltage divided by is input. Comparator C
P1Output terminal of the resistor r FourPulled up by
Inversion circuit N1Is inverted by and output to the terminal h.
It The ON section determination circuit 9 is configured by the above circuits.
There is.

【0022】次に、図3の回路について説明する。オン
区間決定回路9の出力は、端子hを介して反転回路
2 ,N3 ,N7 に入力されている。反転回路N2 の出
力はコンデンサC7 を介して反転回路N4 に入力されて
いる。反転回路N3 の出力はコンデンサC8 を介して反
転回路N5 に入力されている。反転回路N4 の入力は抵
抗r5 を介して直流電源E1 のレベルにプルアップされ
ている。また、反転回路N 5 の入力は抵抗r6 を介して
グランドレベルにプルダウンされている。反転回路N5
の出力はAND回路A1 の一方の入力に接続されてい
る。反転回路N4 の出力は反転回路N6 を介してAND
回路A1 の他方の入力に接続されている。AND回路A
1 の出力は端子jから出力され、反転回路N7 の出力は
端子iから出力されている。以上の回路により、デッド
オフタイム設定回路10が構成されている。デッドオフ
タイムは、抵抗r5 、コンデンサC7 の時定数と、抵抗
6 、コンデンサC8 の時定数により設定される。デッ
ドオフタイムを設定された出力信号は、AND回路
2 ,A3 ,A4 ,A5 ,AN5 ,AN6 とコンデンサ
9 ,C10よりなる信号分配回路11により端子m,n
を介して各トランジスタQ1 ,Q2 の駆動回路6に入力
されている。
Next, the circuit of FIG. 3 will be described. on
The output of the section determination circuit 9 is an inverting circuit via a terminal h.
N2, N3, N7Has been entered in. Inversion circuit N2Out of
Power is capacitor C7Inversion circuit N viaFourEntered in
There is. Inversion circuit N3Output is capacitor C8Anti through
Transfer circuit NFiveHas been entered in. Inversion circuit NFourIs often entered
Anti rFiveDC power supply via1Is pulled up to the level of
ing. In addition, the inverting circuit N FiveInput is resistance r6Through
It is pulled down to ground level. Inversion circuit NFive
Output of AND circuit A1Connected to one input
It Inversion circuit NFourOutput is inverting circuit N6AND through
Circuit A1Connected to the other input of. AND circuit A
1Is output from the terminal j, and the inverting circuit N7The output of
It is output from the terminal i. Dead by the above circuit
The off-time setting circuit 10 is configured. Dead off
Time is resistance rFive, Capacitor C7Time constant and resistance
r6, Capacitor C8It is set by the time constant of. Deck
The output signal for which the dead time is set is the AND circuit
A2, A3, AFour, AFive, ANFive, AN6And capacitor
C9, CTenThe signal distribution circuit 11 consisting of
Through each transistor Q1, Q2Input to the drive circuit 6
Has been done.

【0023】次に、図4の回路について説明する。ま
ず、トランジスタQ1 の駆動回路について説明する。端
子mがHighレベルになると、抵抗r11を介してフォ
トカプラPC1 の発光素子に電流が流れて、フォトカプ
ラPC1 の受光素子が導通状態となる。これにより、抵
抗r12からトランジスタQ11に流れる電流がバイパスさ
れて、トランジスタQ11がオフとなり、抵抗r13を介し
てトランジスタQ12のベース・エミッタ間に電流が流れ
て、トランジスタQ12がオンとなり、抵抗r14,r15
16を介して電流が流れる。この電流により、抵抗r16
の両端に電圧が発生し、端子a,bを介してMOSトラ
ンジスタQ1 のゲート・ソース間にオン信号が入力され
る。次に、端子mがLowレベルになると、トランジス
タQ11がオンとなり、トランジスタQ12はオフ、トラン
ジスタQ13がオンとなる。これによって、MOSトラン
ジスタQ1 のゲート・ソース間に蓄積された電荷は、ダ
イオードD6 とトランジスタQ13を介して放電されて、
MOSトランジスタQ1 は速やかにオフされる。MOS
トランジスタQ2 の駆動回路についても、同様に構成さ
れており、端子nがHighレベルになると、端子c,
dを介してMOSトランジスタQ2 のゲート・ソース間
にオン信号が入力される。また、端子nがLowレベル
になると、MOSトランジスタQ2 は速やかにオフされ
る。
Next, the circuit of FIG. 4 will be described. First, the drive circuit of the transistor Q 1 will be described. When the terminal m becomes High level, a current flows through the light emitting element of the photocoupler PC 1 through the resistor r 11, and the light receiving element of the photocoupler PC 1 becomes conductive. As a result, the current flowing from the resistor r 12 to the transistor Q 11 is bypassed, the transistor Q 11 is turned off, the current flows between the base and the emitter of the transistor Q 12 via the resistor r 13 , and the transistor Q 12 is turned on. And the resistances r 14 , r 15 ,
An electric current flows through r 16 . This current causes the resistance r 16
Of the MOS transistor Q 1 is input between the gate and source of the MOS transistor Q 1 via the terminals a and b. Next, when the terminal m goes low, the transistor Q 11 turns on, the transistor Q 12 turns off, and the transistor Q 13 turns on. As a result, the charge accumulated between the gate and the source of the MOS transistor Q 1 is discharged through the diode D 6 and the transistor Q 13 ,
The MOS transistor Q 1 is turned off immediately. MOS
The drive circuit of the transistor Q 2 has the same structure, and when the terminal n becomes High level, the terminals c,
An ON signal is input between the gate and source of the MOS transistor Q 2 via d. Further, when the terminal n becomes low level, the MOS transistor Q 2 is quickly turned off.

【0024】次に、図5の回路について説明する。本実
施例では、コンデンサC2 の電圧Vc2 を抵抗R1 ,R
2 により分圧して、端子gを介してコンパレータCP2
の正入力端子に入力されている。コンパレータCP2
負入力端子には、直流電源E 1 を抵抗r9 ,r10で分圧
した定電圧が入力されている。コンパレータCP2 の出
力は、フリップフロップFFのセット入力端子Sに入力
されている。フリップフロップFFは汎用のIC(例え
ば、NEC製のμPD4013)よりなり、そのリセッ
ト入力端子Rには、抵抗r7 ,r8 とコンデンサC11
りなるパワーオンリセット回路が接続されている。これ
により、フリップフロップFFは電源投入直後にはリセ
ットされる。以上の回路により、異常電圧保護回路12
が構成されている。無負荷時や放電灯が外れるといった
軽負荷時には、チョッパーの出力としてコンデンサC2
の電圧が異常昇圧するが、本実施例では、コンデンサC
2の電圧が基準電圧を越えると、コンパレータCP2
出力がHighレベルとなり、フリップフロップFFが
セットされ、その反転出力端子がHighレベルからL
owレベルに変化する。これにより、端子kを介してア
ンド回路AN5 ,AN6 にLowレベルの信号が入力さ
れて、トランジスタQ1 ,Q2 への駆動信号はいずれも
Lowレベルとなり、インバータ回路の発振を停止し
て、回路を保護することができる。
Next, the circuit of FIG. 5 will be described. Real
In the embodiment, the capacitor C2Voltage Vc2Resistance R1, R
2The voltage is divided by2
It is input to the positive input terminal of. Comparator CP2of
DC power supply E is connected to the negative input terminal. 1The resistance r9, RTenPartial pressure
The constant voltage is input. Comparator CP2Out of
Force is input to the set input terminal S of the flip-flop FF
Has been done. The flip-flop FF is a general-purpose IC (for example,
For example, it consists of NEC μPD4013) and its reset
The input terminal R has a resistor r7, R8And capacitor C11Yo
The power-on reset circuit is connected. this
As a result, the flip-flop FF is reset immediately after the power is turned on.
Is set. With the above circuit, the abnormal voltage protection circuit 12
Is configured. When there is no load or the discharge lamp comes off
When the load is light, the capacitor C is used as the output of the chopper.2
The voltage of the capacitor C is abnormally boosted, but in this embodiment, the capacitor C
2When the voltage of exceeds the reference voltage, the comparator CP2of
The output becomes High level, and the flip-flop FF
Is set and its inverting output terminal goes from High level to L
Change to ow level. As a result, the terminal k
AND circuit ANFive, AN6Low level signal is input to
Transistor Q1, Q2Drive signals to
It becomes Low level and the oscillation of the inverter circuit is stopped.
The circuit can be protected.

【0025】次に、図6の回路は、本実施例に用いる電
圧検出回路4の回路図であり、ダイオードブリッジDB
2 よりなり、交流電源Vsからの入力電圧を全波整流し
て、脈流電圧を端子eに出力する。本実施例では、端子
fは使用していないが、後述する実施例では、端子fを
使用する場合もある。本実施例においては、トランジス
タQ1 ,Q2 よりなるスイッチング素子のオン区間を決
定するためのオン区間決定回路9におけるコンパレータ
CP1 の負入力端子に印加する基準電圧として、交流電
源Vsからの入力電圧を全波整流し、それを抵抗r2
3 で分圧した電圧としている。そのため、共用化され
たスイッチング素子のオン区間は、交流電源Vsを全波
整流した脈流電圧に応じて変化する。つまり、脈流が高
い期間では、コンパレータCP1 の基準電位も高くなる
ため、共用するスイッチング素子のオン区間は狭くな
り、脈流電圧がゼロに近づくにつれて共用するスイッチ
ング素子のオン区間は広がる。
Next, the circuit of FIG. 6 is a circuit diagram of the voltage detection circuit 4 used in the present embodiment, in which the diode bridge DB
2 , full-wave rectifies the input voltage from the AC power source Vs, and outputs the pulsating voltage to the terminal e. Although the terminal f is not used in this embodiment, the terminal f may be used in the embodiments described later. In the present embodiment, the reference voltage applied to the negative input terminal of the comparator CP 1 in the ON interval determination circuit 9 for determining the ON interval of the switching element composed of the transistors Q 1 and Q 2 is input from the AC power supply Vs. Full-wave rectify the voltage and apply it to resistor r 2 ,
The voltage is divided by r 3 . Therefore, the ON section of the shared switching element changes according to the pulsating current voltage obtained by full-wave rectifying the AC power supply Vs. That is, in a period in which the pulsating current is high, the reference potential of the comparator CP 1 is also high, so that the ON interval of the shared switching element is narrowed and the ON interval of the shared switching element is widened as the pulsating current voltage approaches zero.

【0026】本実施例におけるトランジスタQ1 ,Q2
への駆動信号を図7に示す。図中、A,Cは共用される
スイッチング素子への駆動信号であり、B,Dは非共用
側のスイッチング素子への駆動信号である。駆動信号
A,Bは脈流電圧が高い期間での駆動信号であり、駆動
信号C,Dは脈流電圧が低い期間での駆動信号である。
本実施例では、発振周波数を決定する鋸歯状波発生回路
8の鋸歯状波発生周期は一定であるので、インバータの
スイッチング周波数も一定である。
Transistors Q 1 and Q 2 in this embodiment
FIG. 7 shows the drive signal for the signal. In the figure, A and C are drive signals for the shared switching elements, and B and D are drive signals for the non-shared switching elements. The drive signals A and B are drive signals in the period when the pulsating voltage is high, and the drive signals C and D are drive signals in the period when the pulsating voltage is low.
In the present embodiment, since the sawtooth wave generation cycle of the sawtooth wave generation circuit 8 that determines the oscillation frequency is constant, the switching frequency of the inverter is also constant.

【0027】このようなスイッチング素子の制御によ
り、交流電源Vsからの入力電圧がゼロクロス付近で
は、チョッパー電流の休止区間は減少し、ピーク付近で
はチョッパー電流の持ち上がりを防ぐことが可能とな
り、入力電流の高調波成分を低減することができる。ま
た、周波数は一定であるため、インバータ出力である放
電灯の出力には、殆ど悪影響を与えず、安定した光出力
を供給することができる。
By controlling the switching element as described above, the chopper current rest period is reduced when the input voltage from the AC power source Vs is near zero cross, and it is possible to prevent the chopper current from rising in the vicinity of the peak, and the input current of the chopper current can be prevented. It is possible to reduce harmonic components. Moreover, since the frequency is constant, the output of the discharge lamp, which is the inverter output, is hardly adversely affected, and a stable optical output can be supplied.

【0028】また、上述の制御回路は、図8に示す第2
実施例のように、一石のスイッチング素子をインバータ
動作とチョッパー動作とで共用した電源装置にも応用す
ることができる。本実施例では、交流電源Vsはインダ
クタL1 とコンデンサC1 よりなるACフィルタを介し
てダイオードブリッジDB1 の交流入力端子に接続さ
れ、ダイオードブリッジDB1 の直流出力端子には、イ
ンダクタL2 とトランジスタQ2 の直列回路が接続され
ている。トランジスタQ2 の両端には、ダイオードD1
を介してコンデンサC2 が接続されている。トランジス
タQ2 を高周波でスイッチングすると、トランジスタQ
2 がオンのときに、インダクタL2 にエネルギーが蓄積
され、トランジスタQ2 がオフのときに、インダクタL
2 のエネルギーがダイオードブリッジDB1 の出力に重
畳されてダイオードD1 を介してコンデンサC2 に充電
される。これにより昇圧チョッパー回路を構成してい
る。また、コンデンサC2 の両端には、トランジスタQ
1 ,Q2 の直列回路が接続されており、トランジスタQ
1 の両端には、コンデンサC4 と負荷Rの並列回路にイ
ンダクタL3 を直列接続して成る負荷回路Zがコンデン
サC3 を介して接続されている。各トランジスタQ1
2 には、それぞれダイオードD1 ,D2 が逆並列接続
されている。トランジスタQ1 ,Q2 が交互にオン・オ
フされることにより、負荷回路Zには交互に逆方向に電
流が流れる。これにより、インバータ回路が構成されて
いる。この回路では、低電位側のトランジスタQ2 がチ
ョッパー回路とインバータ回路とで共用されており、高
電位側のトランジスタQ1 はインバータ回路でのみ使用
されている。このような一石スイッチング素子共用タイ
プの電源装置にも本発明を適用することができる。
Further, the above-mentioned control circuit is the second circuit shown in FIG.
As in the embodiment, it can be applied to a power supply device in which a single switching element is shared by the inverter operation and the chopper operation. In this embodiment, the AC power supply Vs is connected to the AC input terminal of the diode bridge DB 1 via an AC filter including the inductor L 1 and the capacitor C 1 , and the inductor L 2 is connected to the DC output terminal of the diode bridge DB 1. A series circuit of the transistor Q 2 is connected. The diode D 1 is connected across the transistor Q 2.
A capacitor C 2 is connected via. When the transistor Q 2 is switched at high frequency, the transistor Q 2
Energy is stored in inductor L 2 when 2 is on, and inductor L 2 is off when transistor Q 2 is off.
The energy of 2 is superimposed on the output of the diode bridge DB 1 and charged in the capacitor C 2 via the diode D 1 . This constitutes a boost chopper circuit. In addition, the transistor Q is connected across the capacitor C 2.
A series circuit of 1 and Q 2 is connected, and transistor Q
A load circuit Z formed by connecting an inductor L 3 in series with a parallel circuit of a capacitor C 4 and a load R is connected to both ends of 1 via a capacitor C 3 . Each transistor Q 1 ,
Diodes D 1 and D 2 are connected in antiparallel to Q 2 , respectively. By alternately turning on / off the transistors Q 1 and Q 2 , a current flows in the load circuit Z alternately in the opposite direction. This constitutes an inverter circuit. In this circuit, the transistor Q 2 on the low potential side is shared by the chopper circuit and the inverter circuit, and the transistor Q 1 on the high potential side is used only in the inverter circuit. The present invention can also be applied to such a power supply device of the one-stone switching element sharing type.

【0029】次に、図9は本発明の第3実施例における
トランジスタQ1 ,Q2 の駆動信号波形である。図中、
A,Cは共用されるスイッチング素子への駆動信号であ
り、B,Dは非共用側のスイッチング素子への駆動信号
である。駆動信号A,Bは脈流電圧が高い期間での駆動
信号であり、駆動信号C,Dは脈流電圧が低い期間での
駆動信号である。この実施例では、例えば、図1の主回
路において、共用されているスイッチング素子のオン区
間を、脈流電圧が高い区間では短く、低い区間では長く
し、オン・デューティ(1周期におけるオン区間の比
率)を略50%にするように制御するとともに、スイッ
チング周波数が一定になるように、非共用側のスイッチ
ング素子のオン期間を制御するようにしたものである。
すなわち、脈流電圧の低い区間では、トランジスタ
1 ,Q2 のオン区間が等しくなるように制御する。
Next, FIG. 9 shows drive signal waveforms of the transistors Q 1 and Q 2 in the third embodiment of the present invention. In the figure,
A and C are drive signals for shared switching elements, and B and D are drive signals for non-shared switching elements. The drive signals A and B are drive signals in the period when the pulsating voltage is high, and the drive signals C and D are drive signals in the period when the pulsating voltage is low. In this embodiment, for example, in the main circuit of FIG. 1, the ON section of the shared switching element is short in the section where the pulsating voltage is high and long in the section where the pulsating voltage is low, and the ON duty (the ON section in one cycle is The ratio) is controlled to be approximately 50%, and the ON period of the switching element on the non-shared side is controlled so that the switching frequency becomes constant.
That is, in the section where the pulsating voltage is low, the ON sections of the transistors Q 1 and Q 2 are controlled to be equal.

【0030】図10は本実施例に用いる電圧検出回路4
の構成を示す。この回路では、交流電源Vsからの入力
電圧をダイオードブリッジDB2 により全波整流し、そ
れをコンデンサC12,C13、ダイオードD9 ,D10,D
11からなる部分平滑回路で略50%の平滑比のリップル
電圧に変換し、端子eを介して抵抗r2 ,r3 により分
圧して、オン区間決定回路9のコンパレータCP1 の負
入力端子に入力している。そのため、共用化されたスイ
ッチング素子のオン区間は、部分平滑された基準電圧に
追従して変化する。つまり、基準電圧のピーク付近で
は、共用化されたスイッチング素子のオン区間が短くな
り、基準電圧の谷部の平滑部分では、略一定となる。こ
こで、分圧抵抗r2 ,r3 の比を調整し、基準電圧が谷
部の平滑部分では、共用化されたスイッチング素子の
(1周期におけるオン区間の比率)を50%になるよう
に設定する。また、このときの発振周波数、つまり、イ
ンバータのスイッチング周波数は一定である。このよう
なスイッチング素子の制御により電源電圧がゼロクロス
付近では、チョッパー電流の休止区間は減少し、ピーク
付近では、チョッパー電流の持ち上がりを防ぐことが可
能となり、入力電流の高調波成分を低減することができ
る。また、スイッチング周波数は略一定であるため、イ
ンバータ出力には殆ど悪影響を与えない。なお、本実施
例では、図1の主回路に示したように、異常電圧保護回
路を設けているため、チョッパー出力電圧の異常昇圧か
ら回路を保護できることは言うまでもない。その動作に
ついては、第1の実施例と同様なので説明は省略する。
本実施例に用いた制御回路は、図8に示すように、一石
スイッチング素子共用タイプの電源装置にも応用するこ
とが可能である。
FIG. 10 shows the voltage detection circuit 4 used in this embodiment.
Shows the configuration of. In this circuit, the input voltage from the AC power source Vs is full-wave rectified by the diode bridge DB 2 , and the full-wave rectification is performed by the capacitors C 12 , C 13 , diodes D 9 , D 10 , D.
It is converted into a ripple voltage having a smoothing ratio of about 50% by a partial smoothing circuit consisting of 11, and is divided by resistors r 2 and r 3 via a terminal e to be input to the negative input terminal of the comparator CP 1 of the ON section determining circuit 9. You are typing. Therefore, the ON section of the shared switching element changes following the partially smoothed reference voltage. That is, near the peak of the reference voltage, the ON section of the shared switching element becomes short, and it becomes almost constant in the smooth portion of the valley portion of the reference voltage. Here, the ratio of the voltage dividing resistors r 2 and r 3 is adjusted so that the common switching element (the ratio of the ON section in one cycle) becomes 50% in the smooth portion of the valley where the reference voltage is. Set. Further, the oscillation frequency at this time, that is, the switching frequency of the inverter is constant. By controlling the switching elements like this, the chopper current rest period is reduced near the power supply voltage near zero crossing, and it is possible to prevent the chopper current from rising near the peak and reduce the harmonic components of the input current. it can. Moreover, since the switching frequency is substantially constant, the inverter output is hardly adversely affected. In this embodiment, as shown in the main circuit of FIG. 1, since the abnormal voltage protection circuit is provided, it goes without saying that the circuit can be protected from the abnormal boost of the chopper output voltage. The operation thereof is the same as that of the first embodiment, so the explanation is omitted.
As shown in FIG. 8, the control circuit used in the present embodiment can be applied to a power supply device of the one-stone switching element sharing type.

【0031】次に、図11は本発明の第4実施例の回路
図であり、自励式のインバータ回路を用いた放電灯点灯
装置である。トランジスタQ1 のベース・エミッタ間に
は、インバータ回路の共振用インダクタL3 に巻回した
2次巻線n2 が接続されており、また、トランジスタQ
2 のベース・エミッタ間には、共振用インダクタL3
2次巻線n3 が接続されている。両巻線n2 ,n3 の巻
き方向は逆方向であり、両トランジスタQ1 ,Q2 のベ
ース・エミッタ間には、互いに逆極性の出力電圧を印加
して、一方をオン駆動しているときには他方をオフ状態
とするようになっている。トランジスタQ1 のコレクタ
とエミッタとの間には、直流成分カット用のコンデンサ
3 を介して共振用コンデンサC4 と、共振用インダク
タL3 との直列回路が接続される。共振用コンデンサC
4 の両端には、負荷Rとして絶縁トランスからなる出力
用トランスTの一次巻線が並列接続され、出力用トラン
スTの二次巻線には蛍光灯からなる放電灯DLが並列接
続され、また、出力用トランスTの二つの予熱巻線に
は、放電灯DLのフィラメントf1 ,f2 がそれぞれ接
続されている。起動手段14は、トランジスタQ2 を電
源投入時に駆動するためのものであれば、特に限定され
ない。その他の構成については、図1の実施例と同様で
ある。
Next, FIG. 11 is a circuit diagram of a fourth embodiment of the present invention, which is a discharge lamp lighting device using a self-excited inverter circuit. The secondary winding n 2 wound around the resonance inductor L 3 of the inverter circuit is connected between the base and the emitter of the transistor Q 1 , and the transistor Q 1 is also connected.
Between two base-emitter, the secondary winding n 3 of the resonance inductor L 3 is connected. Both windings n 2 and n 3 are wound in opposite directions, and output voltages of opposite polarities are applied between the base and emitter of both transistors Q 1 and Q 2 to drive one of them ON. Sometimes the other is turned off. A series circuit of a resonance capacitor C 4 and a resonance inductor L 3 is connected between the collector and the emitter of the transistor Q 1 via a DC component cutting capacitor C 3 . Resonance capacitor C
A primary winding of an output transformer T, which is an insulating transformer, is connected in parallel as a load R to both ends of 4 , and a discharge lamp DL made of a fluorescent lamp is connected in parallel to a secondary winding of the output transformer T. The filaments f 1 and f 2 of the discharge lamp DL are connected to the two preheating windings of the output transformer T, respectively. The starting means 14 is not particularly limited as long as it is for driving the transistor Q 2 when the power is turned on. Other configurations are similar to those of the embodiment shown in FIG.

【0032】次に、図11の回路の動作を説明する。ま
ず、起動動作後において、商用交流電源Vsが負の半サ
イクルであるとすると、商用交流電源Vs、トランジス
タQ 2 、ダイオードD4 、インダクタL2 ,L1 、商用
交流電源Vsの経路で電流が流れる。このときの電流値
は電源電圧の瞬時値に比例した傾きで増加して行く。ま
た、トランジスタQ2 はインバータ回路のスイッチング
素子としても機能するため、コンデンサC2 、コンデン
サC3 ,C4 、共振用インダクタL3 の1次巻線n1
トランジスタQ2 、コンデンサC2 の経路で、コンデン
サC2 の充電電荷が放電される。このとき、出力用トラ
ンスTを介して放電灯DLに供給される電力は、インバ
ータ回路の高周波のスイッチングによるインダクタL3
とコンデンサC4 の直列共振によって誘起される共振電
圧によって得られる。ここでは、トランジスタQ2 のイ
ンバータ電流とチョッパー電流が同方向に流れ込み、共
用している状態にある。トランジスタQ1 ,Q2 のオン
・オフの制御は、インダクタL3 に巻回してある巻線n
2 ,n3 によって誘起される帰還電圧により行われ、そ
の帰還電圧はトランジスタQ1 ,Q2 が同時にオンされ
ることがないように振動電圧を帰還して交互にオン・オ
フ動作が継続されるように巻回されている。出力用トラ
ンスT、放電灯DL、直列共振回路を構成するインダク
タL3 とコンデンサC4 からなる振動回路の振動電流に
より、トランジスタQ2 にオフ信号、トランジスタQ1
にオン信号が巻線n2 ,n3 により与えられる。
Next, the operation of the circuit shown in FIG. 11 will be described. Well
After the start-up operation, the commercial AC power supply Vs has a negative half
If it is an icle, commercial AC power supply Vs, Transis
Q 2, Diode DFour, Inductor L2, L1, Commercial
A current flows through the path of the AC power supply Vs. Current value at this time
Increases with a slope proportional to the instantaneous value of the power supply voltage. Well
Transistor Q2Is the switching of the inverter circuit
Since it also functions as an element, the capacitor C2, Conden
SA C3, CFour, Resonance inductor L3Primary winding n1,
Transistor Q2, Capacitor C2By the route of Conden
SA C2The charge of is discharged. At this time, the output tiger
The electric power supplied to the discharge lamp DL via the
Inductor L due to high frequency switching of the data circuit3
And capacitor CFourResonance induced by series resonance of
Obtained by pressure. Here, the transistor Q2Noi
Converter current and chopper current flow in the same direction,
Is in use. Transistor Q1, Q2On
・ OFF control is based on inductor L3Winding n wound around
2, N3The feedback voltage induced by
The feedback voltage of the transistor Q1, Q2Are turned on at the same time
The oscillating voltage is fed back alternately so that the
It is wound so that the motion continues. Output tiger
Inductor T, discharge lamp DL, inductor forming a series resonance circuit
L3And capacitor CFourTo the oscillating current of the oscillating circuit
Than transistor Q2Off signal, transistor Q1
ON signal to winding n2, N3Given by.

【0033】トランジスタQ2 がオフしたことにより、
インダクタL2 ,L1 に蓄積されたエネルギーは、イン
ダクタL2 ,L1 、商用交流電源Vs、ダイオード
1 、コンデンサC2 、ダイオードD4 、インダクタL
2 ,L1 の経路で放出され、コンデンサC1 を充電す
る。一方、共振用インダクタL3 の残留エネルギーは、
インダクタL3 、ダイオードD1 、コンデンサC3 、コ
ンデンサC4 及び負荷R、インダクタL3 の経路で放出
される。ダイオードD1 はインバータ電流とチョッパー
電流が同方向に流れ込み、共用されている状態にある。
やがて、インダクタL 3 の残留エネルギーが放出される
と、次に、直流カット用コンデンサC3 の充電電荷がト
ランジスタQ1 を介して放出される動作に移行する。こ
のときのインバータ電流は、コンデンサC3 の充電電荷
を電源とし、コンデンサC3 、トランジスタQ1 、イン
ダクタL3 、共振用コンデンサC4 及び負荷R、コンデ
ンサC3の経路で流れて、コンデンサC3 の充電電荷が
放電される。一方、チョッパー電流は、インダクタ
2 ,L1 、商用交流電源Vs、ダイオードD1 、コン
デンサC2 、ダイオードD4 、インダクタL2 ,L1
経路で流れ、インバータ電流の方向とは逆向きとなる。
ダイオードD3 とD4 の接続点からインダクタL3 、共
振用コンデンサC4 及び負荷R、コンデンサC3 の経路
を経る回り込み電流の分流が生じる。そのため、この回
り込み電流はインバータ電流と重なりあって、共振用イ
ンダクタL3 に発生する電圧に特徴的な効果を生み出
す。その効果とは商用交流電源Vsの電圧波形の山部
(ピーク値付近)で顕著になり、商用交流電源Vsの谷
部では非常に影響が小さい。
Transistor Q2Turned off,
Inductor L2, L1The energy stored in
Ducta L2, L1, Commercial AC power supply Vs, diode
D1, Capacitor C2, Diode DFour, Inductor L
2, L1Is discharged in the path of1Charge
It On the other hand, the resonance inductor L3The residual energy of
Inductor L3, Diode D1, Capacitor C3,
Indexer CFourAnd load R, inductor L3Released by
To be done. Diode D1Is the inverter current and chopper
Current flows in the same direction and is in a shared state.
Eventually, inductor L 3Residual energy is released
And next, DC cut capacitor C3Charge is
Langista Q1The operation is released via. This
When the inverter current is3Charge charge
Is used as a power source and a capacitor C3, Transistor Q1, Inn
Ducta L3, Resonance capacitor CFourAnd load R, conde
Sensor C3Flow through the path of the capacitor C3Charge of
Is discharged. On the other hand, the chopper current is the inductor
L2, L1, Commercial AC power supply Vs, diode D1, Con
Densa C2, Diode DFour, Inductor L2, L1of
It flows in the path and is in the opposite direction to the direction of the inverter current.
Diode D3And DFourFrom the connection point of inductor L3,Both
Swing capacitor CFourAnd load R, capacitor C3The route
A shunt of the sneak current is generated. Therefore, this time
The leakage current overlaps with the inverter current and causes resonance noise.
Inductor L3Produces a characteristic effect on the voltage generated in
You The effect is the peak of the voltage waveform of the commercial AC power supply Vs.
It becomes noticeable near (around the peak value) and the valley of the commercial AC power supply Vs
The department has a very small impact.

【0034】つまり、商用交流電源Vsの谷部では、共
振用インダクタL3 の蓄積エネルギーが小さいために、
インバータ回路側への回り込み電流の値が小さく、イン
バータ動作のみを行うトランジスタQ1 のオン幅と、イ
ンバータ動作とチョッパー動作とで共用されるトランジ
スタQ2 のオン幅が略等しくなっている。このときの、
トランジスタQ1 ,Q2 の両端電圧V1 ,V2 と、その
順方向電流I1 ,I2の波形を図12に示す。また、商
用交流電源Vsの山部では、共振用インダクタL3 に蓄
積されるエネルギーが高いため、インバータ側への流れ
込む電流が大きくなって共振用インダクタL3 に発生す
る電圧が高くなり、インバータ動作のみのトランジスタ
1 のオン信号用の巻線n2 に誘起される電圧が高くな
るため、トランジスタQ1 のオン幅を大きく延ばすこと
になる。このときの、トランジスタQ1 ,Q2 の両端電
圧V1 ,V2 と、その順方向電流I1 ,I2 の波形を図
13に示す。
That is, in the valley portion of the commercial AC power source Vs, since the energy stored in the resonance inductor L 3 is small,
The value of the sneak current to the inverter circuit side is small, and the ON width of the transistor Q 1 that performs only the inverter operation is substantially equal to the ON width of the transistor Q 2 that is shared by the inverter operation and the chopper operation. At this time,
FIG. 12 shows the waveforms of the voltages V 1 and V 2 across the transistors Q 1 and Q 2 and their forward currents I 1 and I 2 . Further, in the mountain portion of the commercial AC power supply Vs, the energy accumulated in the resonance inductor L 3 is high, so that the current flowing into the inverter is large and the voltage generated in the resonance inductor L 3 is high, so that the inverter operation is performed. since the voltage induced in the transistor Q turns n 2 for oN signal of one only it is high, so that greatly extend the on width transistors Q 1. FIG. 13 shows the waveforms of the voltages V 1 and V 2 across the transistors Q 1 and Q 2 and the forward currents I 1 and I 2 at this time.

【0035】さて、共振用インダクタL3 の巻線n1
流れる振動電流が巻線n2 ,n3 によりトランジスタQ
1 ,Q2 に帰還され、トランジスタQ1 にオフ信号、ト
ランジスタQ2 にオン信号が与えられる。これによっ
て、次に、共振用インダクタL 3 の蓄積エネルギーを電
源とした動作に移行する。トランジスタQ2 にオン信号
が与えられて、トランジスタQ2 がオン動作すると、商
用交流電源Vs、トランジスタQ2 、ダイオードD4
インダクタL2 ,L1 、商用交流電源Vsの経路に電流
が流れて、インダクタL2 に磁気エネルギーが蓄積され
る。一方、共振用インダクタL3 を電源とし、共振用イ
ンダクタL3 、コンデンサC4 及び負荷R、コンデンサ
3 、コンデンサC2 、ダイオードD2 、共振用インダ
クタL3 の経路で電流が流れる。この経路中、インバー
タ電流がフライホイール用ダイオードD2 を流れると
き、チョッパー電流はダイオードD2 と並列に接続され
ているトランジスタQ2 を流れることになる。このた
め、フライホイール電流はトランジスタQ2 に各々流れ
るチョッパー電流により打ち消される。インバータ電流
は略一定であるのに対して、チョッパー電流は商用交流
電源Vsの瞬時電圧値に左右されるため、商用交流電源
Vsの谷部では、ダイオードD4 を流れる電流は余り影
響を受けないが、商用交流電源Vsの山部に近づくにつ
れて、ダイオードD 4 を流れる電流は打ち消され、ダイ
オードD4 のオン時間が短縮され、オン・デューティを
縮めることになる。
Now, the resonance inductor L3Winding n1To
The oscillating current that flows is winding n2, N3Transistor Q
1, Q2Is fed back to the transistor Q1Off signal,
Langista Q2ON signal is given to. By this
Next, the resonance inductor L 3The stored energy of
Move to the source operation. Transistor Q2ON signal
Is given, the transistor Q2Is turned on, the quotient
AC power supply Vs, transistor Q2, Diode DFour,
Inductor L2, L1, Current in the path of commercial AC power supply Vs
Flows, inductor L2Magnetic energy is stored in
It On the other hand, the resonance inductor L3As a power source and
Inductor L3, Capacitor CFourAnd load R, capacitor
C3, Capacitor C2, Diode D2, For resonance
Kuta L3The current flows through the path. In this route, Inver
Current is flywheel diode D2Flowing through
The chopper current is diode D2Connected in parallel with
Transistor Q2Will flow through. others
Therefore, the flywheel current is transistor Q2Flow to each
It is canceled by the chopper current. Inverter current
Is almost constant, while the chopper current is commercial AC
Because it depends on the instantaneous voltage value of the power supply Vs, a commercial AC power supply
At the valley of Vs, the diode DFourThe current flowing through is a shadow
It is not affected, but as it approaches the mountainous area of the commercial AC power supply Vs
The diode D FourThe current flowing through the
Aether DFourON time is shortened and ON duty is
It will be shortened.

【0036】上記動作の効果としては、商用交流電源V
sの谷部では、インバータ動作のみのトランジスタQ1
のオン幅と、チョッパー動作と共用されるトランジスタ
2のオン幅は略等しくなって周波数を一定に保ち、商
用交流電源Vsの山部では、インバータ動作のみのトラ
ンジスタQ1 のオン幅が長くなり、チョッパー動作と共
用されるトランジスタQ2 のオン幅は短くなる。このた
め、結局は周波数が一定となる方向で動作し、入力電流
Iinの休止区間が無くなり、より正弦波に近い包絡線
波形が得られる。図14は本実施例における商用交流電
源Vsからの入力電圧Vinと入力電流Iinの波形を
示している。
As an effect of the above operation, a commercial AC power source V
In the valley of s, the transistor Q 1
The ON width of the transistor Q 2 shared with the chopper operation is substantially equal to keep the frequency constant, and the ON width of the transistor Q 1 only for the inverter operation becomes long in the mountain portion of the commercial AC power supply Vs. The ON width of the transistor Q 2 which is shared with the chopper operation becomes short. Therefore, in the end, the operation is performed in the direction in which the frequency becomes constant, the pause section of the input current Iin is eliminated, and an envelope waveform closer to a sine wave is obtained. FIG. 14 shows the waveforms of the input voltage Vin and the input current Iin from the commercial AC power supply Vs in this embodiment.

【0037】次に、図15は本発明の第5実施例の回路
図である。以下、その回路構成について説明する。交流
電源VsはダイオードブリッジDB1 により全波整流さ
れ、その整流出力はインダクタL2 とトランジスタQ2
の直列回路に印加される。トランジスタQ2 の両端に
は、ダイオードD1 を介して平滑用のコンデンサC2
接続されている。コンデンサC2 の両端には、トランジ
スタQ1 ,Q2 の直列回路が接続されている。各トラン
ジスタQ1 ,Q2 には、それぞれダイオードD1,D2
が逆並列接続されている。トランジスタQ1 の両端に
は、電流帰還用のインダクタL4 の1次巻線n1 と、共
振用のインダクタL3 と、負荷Rとしての蛍光灯と、直
流成分カット用のコンデンサC3 の直列回路が接続され
ている。蛍光灯のフィラメントの非電源側端子間には、
共振用のコンデンサC4 が並列接続されている。本実施
例では、低電位側のトランジスタQ2 と高電位側のダイ
オードD1 がチョッパー回路とインバータ回路とで兼用
されている。
Next, FIG. 15 is a circuit diagram of a fifth embodiment of the present invention. The circuit configuration will be described below. The AC power supply Vs is full-wave rectified by the diode bridge DB 1 , and its rectified output is an inductor L 2 and a transistor Q 2.
Applied to the series circuit of. A smoothing capacitor C 2 is connected to both ends of the transistor Q 2 via a diode D 1 . A series circuit of transistors Q 1 and Q 2 is connected to both ends of the capacitor C 2 . Each of the transistors Q 1 and Q 2 has a diode D 1 and D 2 respectively.
Are connected in anti-parallel. At both ends of the transistor Q 1, a primary winding n 1 of an inductor L 4 for current feedback, an inductor L 3 for resonance, a fluorescent lamp as a load R, and a capacitor C 3 for cutting a DC component are connected in series. The circuit is connected. Between the non-power supply side terminals of the filament of the fluorescent lamp,
A resonance capacitor C 4 is connected in parallel. In this embodiment, the transistor Q 2 on the low potential side and the diode D 1 on the high potential side are shared by the chopper circuit and the inverter circuit.

【0038】本実施例におけるインバータ回路のトラン
ジスタQ1 ,Q2 は、いずれもインダクタL4 に誘起さ
れる電圧を2次巻線n2 ,n3 から帰還させることによ
り自励駆動させている。まず、トランジスタQ1 がオン
しているとき、同時に時定数回路のコンデンサC16が抵
抗R16を介して充電されており、コンデンサC16の電位
がツェナーダイオードZD1 のツェナー電圧とMOSト
ランジスタQ7 のスレッショルド電圧の和よりも高くな
ると、抵抗R17を介してMOSトランジスタQ 7 のゲー
トにオン信号が与えられて、MOSトランジスタQ7
オンとなり、帰還巻線n2 からトランジスタQ1 のベー
スに流れ込む電流がバイパスされて、トランジスタQ1
はオフする。このように、トランジスタQ1 は時定数回
路で設定される一定時間の間だけオンする。すなわち、
トランジスタQ1 のオン区間は脈流電圧にかかわらず固
定である。次に、インダクタL4 の振動電流が反転する
と、2次巻線n3 を介してトランジスタQ2 にオン信号
が送られ、トランジスタQ 2 はオンする。また、トラン
ジスタQ2 へのオン信号は、同時にトランジスタQ 6
のオン信号にもなるため、直流電源E4 により駆動され
るトランジスタQ5はオフとなる。そのため、抵抗
12、コンデンサC15により構成される時定数回路の充
電が開始される。コンデンサC15の電圧は、コンパレー
タCP3 の正入力端子に入力されている。また、直流電
源E4 を抵抗R10,R11により分圧して得た基準電圧
は、コンパレータCP3 の負入力端子に入力されてい
る。コンパレータCP3 は、コンデンサC15の電圧が基
準電圧を越えたときに、トランジスタQ 4 をオンし、ト
ランジスタQ3 をオンにする。このため、トランジスタ
2 へのオン信号はトランジスタQ3 により引き抜か
れ、トランジスタQ2 はオフとなる。つまり、トランジ
スタQ2 のオン区間も抵抗R12とコンデンサC15の時定
数により決定される。
The transformer of the inverter circuit in this embodiment is
Dista Q1, Q2Is inductor LFourInduced by
Voltage applied to the secondary winding n2, N3By returning from
Self-excited drive. First, the transistor Q1Is on
The capacitor C of the time constant circuit at the same time16Is usually
Anti-R16Is charged via the capacitor C16Potential of
Is a Zener diode ZD1Zener voltage and MOS transistor
Langista Q7Higher than the sum of the threshold voltages of
Then, the resistance R17Through the MOS transistor Q 7The game
To the MOS transistor Q7Is
Turned on, feedback winding n2To transistor Q1The ba
The current flowing into the transistor is bypassed and the transistor Q1
Turn off. Thus, the transistor Q1Is a time constant
It is turned on only for a certain time set on the road. That is,
Transistor Q1The ON section of is fixed regardless of the pulsating voltage.
It is fixed. Next, inductor LFourOscillating current reverses
And secondary winding n3Through transistor Q2ON signal
Is sent to the transistor Q 2Turns on. Also, Tran
Dista Q2ON signal to the transistor Q 6What
DC power supply EFourDriven by
Transistor QFiveTurns off. Therefore, the resistance
R12, Capacitor C15Of the time constant circuit composed of
Power is started. Capacitor C15The voltage of the comparator
CP3It is input to the positive input terminal of. In addition, direct current
Source EFourResistance RTen, R11Reference voltage obtained by dividing by
Is the comparator CP3Is input to the negative input terminal of
It Comparator CP3Is the capacitor C15Is based on
When the quasi voltage is exceeded, the transistor Q FourTurn on
Langista Q3Turn on. Therefore, the transistor
Q2ON signal to transistor Q3Pulled out by
Transistor Q2Turns off. That is, the transition
Star Q2Resistance of the ON section of12And capacitor C15Timed
Determined by the number.

【0039】また、本実施例では、交流電源Vsからの
入力電圧をダイオードブリッジDB 1 で全波整流した脈
流電圧を電圧検出回路4の抵抗R5 ,R6 で分圧し、ダ
イオードD12を介して時定数回路のコンデンサC15に入
力しているため、チョッパーとインバータとで共用され
るトランジスタQ2 のオン区間を脈流電圧の大きさに応
じて変化させることが可能である。つまり、非共用側の
トランジスタQ1 は、一定のオン区間で動作し、もう一
方の共用化されたトランジスタQ2 は、電源電圧を全波
整流した脈流電圧のピーク付近ではオン区間が短くな
り、ゼロ付近ではオン区間が長くなる。
In this embodiment, the AC power source Vs
Input voltage is diode bridge DB 1Pulse full-wave rectified by
The flowing voltage is the resistance R of the voltage detection circuit 4.Five, R6Partial pressure with
Iodo D12Through the capacitor C of the time constant circuit15Enter
Since it works well, it is shared by the chopper and the inverter.
Transistor Q2Depending on the magnitude of the pulsating voltage, the ON section of
It is possible to change it. That is, on the non-shared side
Transistor Q1Works in a certain ON interval and
One shared transistor Q2Full-wave power supply voltage
The ON section is short near the peak of the rectified pulsating current voltage.
Therefore, the ON section becomes longer near zero.

【0040】このようなトランジスタQ1 ,Q2 の制御
により、交流電源Vsの電源電圧がゼロクロス付近で
は、チョッパー電流の休止区間は減少し、ピーク付近で
あっても、チョッパー電流の持ち上がりを防ぐことが可
能になり、入力電流の高調波成分は低減できる。また、
インバータ側の出力については、脈流電圧に応じて多少
変化するが、安定した動作を維持させることができる。
さらに、本実施例は、第4実施例と同様のスイッチング
動作でありながら、比較的簡単な回路で構成できる。
By controlling the transistors Q 1 and Q 2 as described above, the idle period of the chopper current is reduced when the power supply voltage of the AC power supply Vs is near zero cross, and the rise of the chopper current is prevented even near the peak. And the harmonic component of the input current can be reduced. Also,
Although the output on the inverter side changes to some extent according to the pulsating current voltage, stable operation can be maintained.
Further, the present embodiment can be configured with a relatively simple circuit, although the switching operation is similar to that of the fourth embodiment.

【0041】次に、図16は本実施例におけるトランジ
スタQ1 ,Q2 の駆動信号波形である。図中、A,Cは
共用されるスイッチング素子への駆動信号であり、B,
Dは非共用側のスイッチング素子への駆動信号である。
駆動信号A,Bは脈流電圧が高い期間での駆動信号であ
り、駆動信号C,Dは脈流電圧が低い期間での駆動信号
である。この実施例では、共用されているスイッチング
素子のオン区間を、脈流電圧が高い区間では短く、低い
区間では長くし、非共用側のスイッチング素子のオン期
間は一定となるように制御するようにしたものである。
すなわち、脈流電圧の低い区間では、スイッチング素子
1 ,Q2 のオン区間が等しくなるように制御する。こ
の制御方式は、図1、図8又は図11の回路にも適用で
きる。
Next, FIG. 16 shows drive signal waveforms of the transistors Q 1 and Q 2 in this embodiment. In the figure, A and C are drive signals to the shared switching element, and B and
D is a drive signal to the switching element on the non-shared side.
The drive signals A and B are drive signals in the period when the pulsating voltage is high, and the drive signals C and D are drive signals in the period when the pulsating voltage is low. In this embodiment, the ON section of the shared switching element is shortened in the section where the pulsating voltage is high and long in the section where the pulsating voltage is low, and the ON period of the non-shared side switching element is controlled to be constant. It was done.
That is, in the section where the pulsating current voltage is low, the ON sections of the switching elements Q 1 and Q 2 are controlled to be equal. This control method can also be applied to the circuit of FIG. 1, FIG. 8 or FIG.

【0042】次に、図17は本発明の第6実施例におけ
るトランジスタQ1 ,Q2 の駆動信号波形である。図
中、A,Cは共用されるスイッチング素子への駆動信号
であり、B,Dは非共用側のスイッチング素子への駆動
信号である。駆動信号A,Bは脈流電圧が高い期間での
駆動信号であり、駆動信号C,Dは脈流電圧が低い期間
での駆動信号である。この実施例では、共用されている
スイッチング素子のオン区間を、脈流電圧が高い区間で
は短く、低い区間では長くなるような制御をすると共
に、非共用側のスイッチング素子のオン区間も、脈流電
圧が高い区間では短く、低い区間では長くなるように制
御したものである。ただし、この場合、脈流電圧に応じ
て変化する共用化されているスイッチング素子のオン区
間は、非共用側のスイッチング素子のオン区間よりも大
きいことを条件とする。
Next, FIG. 17 shows drive signal waveforms of the transistors Q 1 and Q 2 in the sixth embodiment of the present invention. In the figure, A and C are drive signals for the shared switching elements, and B and D are drive signals for the non-shared switching elements. The drive signals A and B are drive signals in the period when the pulsating voltage is high, and the drive signals C and D are drive signals in the period when the pulsating voltage is low. In this embodiment, the ON section of the shared switching element is controlled such that it is short in a section where the pulsating voltage is high and long in a section where the pulsating voltage is low. It is controlled so that it is short in the high voltage section and long in the low voltage section. However, in this case, the condition is that the ON section of the shared switching element that changes according to the pulsating voltage is larger than the ON section of the non-shared switching element.

【0043】本実施例では、図1に示す主回路における
電圧検出回路4として、図18に示すような回路を用い
ており、ダイオードブリッジDB2 により得られた脈流
電圧が、端子fを介して鋸歯状波発生回路8のコンデン
サC5 に入力されており、もう一方の端子eは、オン区
間決定回路9のコンパレータCP1 の負入力端子につな
がり、基準電圧となっている。そのため、検出された脈
流電圧の大きさに応じて、脈流電圧が高いときは周波数
を高く、また、脈流電圧が低いときは周波数を低くする
ように制御するものである。
In this embodiment, a circuit as shown in FIG. 18 is used as the voltage detection circuit 4 in the main circuit shown in FIG. 1, and the pulsating current voltage obtained by the diode bridge DB 2 is passed through the terminal f. Is input to the capacitor C 5 of the sawtooth wave generation circuit 8, and the other terminal e is connected to the negative input terminal of the comparator CP 1 of the ON section determination circuit 9 and serves as a reference voltage. Therefore, according to the magnitude of the detected pulsating current voltage, the frequency is controlled to be high when the pulsating current voltage is high, and to be low when the pulsating current voltage is low.

【0044】本実施例においても共用しているスイッチ
ング素子のオン区間が脈流電圧の大きさに応じて変化し
ており、脈流電圧の高い部分でオン区間を短く、低い部
分でオン区間が長くなるように制御しているので、入力
電流の高調波成分は低減する。しかしながら、非共用側
のスイッチング素子も同様の制御をされるため、前記各
実施例に比べれば、共用しているスイッチング素子のオ
ン区間のデューティ変化は少ない。また、インバータの
出力も脈流電圧に応じて前記各実施例に比べて周波数の
変化が大きく、出力の変動は大きくなる。なお、本実施
例においても、異常電圧保護回路を設けているため、チ
ョッパー出力の異常昇圧から回路を保護できることは言
うまでもない。さらに、本実施例に用いた制御回路は、
図8に示すような一石スイッチング素子共用タイプにも
応用は可能である。
Also in this embodiment, the ON section of the shared switching element changes according to the magnitude of the pulsating current voltage. The ON section is short at the high pulsating voltage and the ON section is low at the low pulsating voltage. Since it is controlled to be long, the harmonic component of the input current is reduced. However, since the switching element on the non-shared side is also controlled in the same manner, the duty change in the ON section of the shared switching element is smaller than that in each of the embodiments. Further, the output of the inverter also has a large frequency change in accordance with the pulsating voltage as compared with the above-described respective embodiments, and the output change also becomes large. It is needless to say that in this embodiment as well, since the abnormal voltage protection circuit is provided, the circuit can be protected from abnormal boosting of the chopper output. Furthermore, the control circuit used in this embodiment is
The present invention can also be applied to the one-stone switching element shared type as shown in FIG.

【0045】図19は本発明の第7実施例の回路図であ
る。本実施例では、一石スイッチング素子共用タイプの
自励式の電源装置において、共用化されているスイッチ
ング素子のオン区間を、脈流電圧が高い区間では短く、
低い区間では長くなるように制御すると共に、非共用側
のスイッチング素子のオン区間を、脈流電圧が高い区間
では長く、低い区間では短くなるように制御したもので
ある。このとき、トランジスタQ1 ,Q2 への駆動信号
は図20に示すようになる。図中、A,Cは共用される
スイッチング素子への駆動信号であり、B,Dは非共用
側のスイッチング素子への駆動信号である。駆動信号
A,Bは脈流電圧が高い期間での駆動信号であり、駆動
信号C,Dは脈流電圧が低い期間での駆動信号である。
FIG. 19 is a circuit diagram of the seventh embodiment of the present invention. In the present embodiment, in the self-excited power supply device of the one-stone switching element sharing type, the ON section of the shared switching element is short in the section where the pulsating voltage is high,
The control is performed so that the switching element on the non-shared side is turned on so as to be long in a low section, and is controlled to be long in a section where the pulsating current voltage is high and short in a section where the pulsating current voltage is low. At this time, the drive signals to the transistors Q 1 and Q 2 are as shown in FIG. In the figure, A and C are drive signals for the shared switching elements, and B and D are drive signals for the non-shared switching elements. The drive signals A and B are drive signals in the period when the pulsating voltage is high, and the drive signals C and D are drive signals in the period when the pulsating voltage is low.

【0046】本実施例において、非共用側のトランジス
タQ1 はインダクタL3 の帰還巻線n2 のみにより制御
される。そのため、トランジスタQ1 のオン区間は、ダ
イオードブリッジDB1 により整流された脈流電圧の大
きさに応じて、チョッパー回路のインダクタL2 に蓄積
されるエネルギーが異なり、トランジスタQ1 のオン区
間は脈流電圧の大きさに応じて変化する。脈流電圧が大
きいときは、トランジスタQ1 のオン区間は長くなり、
脈流電圧が低いときは、トランジスタQ1 のオン区間が
短くなる。また、トランジスタQ2 の動作については、
図15に示した第5実施例の制御回路と同じであり、脈
流電圧が大きいときは、トランジスタQ 2 のオン区間は
短くなり、脈流電圧が小さいときは、トランジスタQ2
のオン区間は長くなる。
In this embodiment, the transistor on the non-shared side is
Q1Is the inductor L3Feedback winding n2Controlled only by
To be done. Therefore, the transistor Q1The ON section of is
Iodo Bridge DB1The large pulsating current voltage rectified by
Inductor L of the chopper circuit according to the size2Accumulated in
Energy that is different, transistor Q1On ward
The interval changes depending on the magnitude of the pulsating voltage. Large pulsating voltage
Transistor Q1The ON section of becomes longer,
When the pulsating voltage is low, the transistor Q1On section of
It gets shorter. Also, the transistor Q2For the operation of
This is the same as the control circuit of the fifth embodiment shown in FIG.
When the flow voltage is large, the transistor Q 2ON section of
When it becomes short and the pulsating current voltage is small, the transistor Q2
The ON section of becomes longer.

【0047】このようなトランジスタQ1 ,Q2 の制御
により交流電源Vsからの入力電圧がゼロクロス付近で
は、チョッパー電流の休止区間は減少し、ピーク付近で
は、チョッパー電流の持ち上がりを防ぐことが可能とな
り、入力電流の高調波成分を低減することができる。ま
た、本実施例は、他励式の電源装置に比べると、比較的
簡単な回路で構成できるという利点もある。
By controlling the transistors Q 1 and Q 2 as described above, the idle section of the chopper current decreases when the input voltage from the AC power supply Vs is near zero cross, and it is possible to prevent the chopper current from rising near the peak. , The harmonic components of the input current can be reduced. In addition, the present embodiment has an advantage that it can be configured with a relatively simple circuit as compared with the separately excited power supply device.

【0048】なお、図20に示すような駆動信号を用い
て、図1又は図8の主回路におけるトランジスタQ1
2 を他励駆動して、共用されているスイッチング素子
のオン区間を、脈流電圧が高い区間では短く、低い区間
では長くなるような制御をすると共に、非共用側のスイ
ッチング素子のオン区間を、脈流電圧が高い区間では長
く、低い区間でオン区間を短くなるように制御しても良
い。このようなトランジスタQ1 ,Q2 の制御により、
交流電源Vsの電源電圧がゼロクロス付近では、チョッ
パー電流の休止区間は減少し、ピーク付近では、チョッ
パー電流の持ち上がりを防ぐことが可能となり、入力電
流の高調波成分は低減することができる。なお、図1又
は図8の主回路では、図5に示すような異常電圧保護回
路を設けているため、チョッパー出力の異常昇圧から回
路を保護できる。
It is to be noted that, by using the drive signal as shown in FIG. 20, the transistors Q 1 , in the main circuit of FIG.
By separately driving Q 2 , the ON section of the shared switching element is controlled to be short in the section where the pulsating voltage is high and long in the section where the pulsating voltage is low, and the ON section of the switching element on the non-shared side is controlled. May be controlled to be long in a high pulsating voltage section and short in an ON section in a low pulsating voltage section. By controlling the transistors Q 1 and Q 2 in this way,
When the power supply voltage of the AC power supply Vs is near zero cross, the chopper current rest period is reduced, and near the peak, it is possible to prevent the chopper current from rising and the harmonic component of the input current can be reduced. Since the main circuit of FIG. 1 or 8 is provided with the abnormal voltage protection circuit as shown in FIG. 5, the circuit can be protected from the abnormal boost of the chopper output.

【0049】以上の実施例において、負荷回路の構成に
ついては特に限定しないが、図11に示すようなトラン
スを用いた回路でも良いし、図19に示すようなトラン
スを用いない回路でも良い。また、実施例の説明では、
回路方式として、チョッパー動作とインバータ動作で二
石のスイッチング素子が共用される方式と一石のスイッ
チング素子が共用される方式を例示し、駆動方式として
各スイッチング素子が他励駆動される方式と自励駆動さ
れる方式を例示し、制御方式として、図7、図9、図1
6、図17及び図20に示す方式を例示したが、これら
の回路方式、駆動方式、制御方式は任意に組み合わせて
使用できることは言うまでもない。
In the above embodiments, the structure of the load circuit is not particularly limited, but a circuit using a transformer as shown in FIG. 11 or a circuit not using a transformer as shown in FIG. 19 may be used. In the description of the embodiment,
As the circuit method, the method in which two switching elements are shared by the chopper operation and the inverter operation and the method in which one switching element is shared are illustrated, and the driving method is a method in which each switching element is driven separately and a self-excited method. The driving method is illustrated, and the control method is shown in FIGS.
6, the method shown in FIGS. 17 and 20 has been illustrated, but it goes without saying that these circuit methods, drive methods, and control methods can be used in any combination.

【0050】[0050]

【発明の効果】請求項1又は2に記載の発明によれば、
交流電源からの入力電圧の瞬時値を検出する手段を設け
ると共に、チョッパー動作とインバータ動作を共用して
いるスイッチング素子のオン区間を検出された電源電圧
の瞬時値に応じてゼロとならない範囲で変化させるよう
にしたから、インバータ回路の動作が不安定になること
がなく、また、電源電圧の大小に関係なく、チョッパー
電流の休止区間を無くすことができるため、高入力力
率、低入力電流歪率を実現できるという効果がある。特
に、請求項1記載の発明によれば、二石のスイッチング
素子をチョッパー動作とインバータ動作とで共用し、共
用される側のスイッチング素子を交流電源の極性に応じ
て交互に切り替えるようにしたから、個々のスイッチン
グ素子のストレスを分散できるという効果があり、請求
項2記載の発明によれば、一石のスイッチング素子のみ
をチョッパー動作とインバータ動作とで共用するように
したから、制御回路が簡単化できるという効果がある。
According to the invention described in claim 1 or 2,
Provided with means for detecting the instantaneous value of the input voltage from the AC power supply
In addition, the power supply voltage detected in the ON section of the switching element that shares the chopper operation and the inverter operation.
The operation of the inverter circuit becomes unstable because it is changed within the range that does not become zero according to the instantaneous value of
In addition, there is an advantage that a high input power factor and a low input current distortion factor can be realized since the idle section of the chopper current can be eliminated regardless of the magnitude of the power supply voltage. In particular, according to the invention described in claim 1, since the switching elements of two stones are shared by the chopper operation and the inverter operation, the switching elements on the shared side are alternately switched according to the polarity of the AC power supply. According to the invention of claim 2, since the stress of each switching element can be dispersed, only one switching element is shared by the chopper operation and the inverter operation, so that the control circuit is simplified. The effect is that you can do it.

【0051】また、請求項3の発明によれば、インバー
タ動作を行うスイッチング素子を他励駆動していること
により、精度の高い制御が可能となるという効果があ
り、請求項4の発明によれば、インバータ動作を行うス
イッチング素子を自励駆動していることにより、回路構
成を簡略化できるという効果がある。また、いずれの発
明においても、チョッパー動作と兼用されるスイッチン
グ素子の駆動回路をインバータ動作のためのスイッチン
グ素子の駆動回路と兼用できるので、コストを低減でき
るという利点がある。
Further, according to the invention of claim 3, since the switching element for performing the inverter operation is separately driven, there is an effect that a highly accurate control can be performed. According to the invention of claim 4, For example, by self-exciting the switching element that performs the inverter operation, there is an effect that the circuit configuration can be simplified. Further, in any of the inventions, the drive circuit of the switching element also used for the chopper operation can be used also as the drive circuit of the switching element for the inverter operation, so that there is an advantage that the cost can be reduced.

【0052】次に、請求項5乃至9の発明によれば、
流電源からの入力電圧の瞬時値を検出する手段を設ける
と共に、チョッパー動作とインバータ動作を共用してい
るスイッチング素子のオン区間を検出された電源電圧の
瞬時値が高い期間ではゼロとならない範囲で狭く、電源
電圧の瞬時値が低い期間では広くするように制御してい
るので、インバータ回路の動作が不安定になることがな
く、また、電源電圧の瞬時値の大小に関係なく、チョッ
パー電流の休止期間を無くすことができ、入力電流を正
弦波状の波形とすることができ、入力電流歪みを低減す
ると共に、入力力率を高くすることができるという効果
がある。また、特に、請求項5又は6の発明によれば、
スイッチング周波数が一定であることにより、ノイズ除
去用のフィルタ回路の設計を容易にすることができると
いう利点がある。
Next, according to the invention of claims 5 to 9, exchange
Provision of means for detecting the instantaneous value of the input voltage from the current source
At the same time, the ON section of the switching element that shares the chopper operation and the inverter operation is narrowed within the range where the detected instantaneous value of the power supply voltage is not zero in the high period, and widened during the low instantaneous value of the power supply voltage. Since it is controlled, the operation of the inverter circuit does not become unstable.
In addition, regardless of the magnitude of the instantaneous value of the power supply voltage, the pause period of the chopper current can be eliminated, the input current can have a sinusoidal waveform, the input current distortion can be reduced, and the input power factor can be reduced. There is an effect that can be raised. Further, in particular, according to the invention of claim 5 or 6,
The constant switching frequency has the advantage of facilitating the design of a filter circuit for removing noise.

【0053】また、請求項10のように、負荷回路が放
電灯を含むLC共振回路である場合には、効率の高い点
灯装置を実現できるという利点があり、さらに、請求項
11のように、異常電圧保護回路を設ければ、無負荷、
ランプ外れなどの軽負荷時において、発振を停止させる
ため、チョッパー回路の過昇圧から回路を保護すること
ができるという効果がある。
Further, when the load circuit is an LC resonance circuit including a discharge lamp as in claim 10, there is an advantage that a highly efficient lighting device can be realized, and further, in claim 11, With an abnormal voltage protection circuit, no load,
Since the oscillation is stopped at the time of a light load such as disconnection of the lamp, there is an effect that the circuit can be protected from an excessive boost of the chopper circuit.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例の回路図である。FIG. 1 is a circuit diagram of a first embodiment of the present invention.

【図2】本発明の第1実施例に用いる制御回路の発振回
路部の回路図である。
FIG. 2 is a circuit diagram of an oscillation circuit section of a control circuit used in the first embodiment of the present invention.

【図3】本発明の第1実施例に用いる制御回路の論理回
路部の回路図である。
FIG. 3 is a circuit diagram of a logic circuit section of a control circuit used in the first embodiment of the present invention.

【図4】本発明の第1実施例に用いる駆動回路の回路図
である。
FIG. 4 is a circuit diagram of a drive circuit used in the first embodiment of the present invention.

【図5】本発明の第1実施例に用いる異常電圧保護回路
の回路図である。
FIG. 5 is a circuit diagram of an abnormal voltage protection circuit used in the first embodiment of the present invention.

【図6】本発明の第1実施例に用いる電圧検出回路の回
路図である。
FIG. 6 is a circuit diagram of a voltage detection circuit used in the first embodiment of the present invention.

【図7】本発明の第1実施例の動作波形図である。FIG. 7 is an operation waveform diagram of the first embodiment of the present invention.

【図8】本発明の第2実施例の回路図である。FIG. 8 is a circuit diagram of a second embodiment of the present invention.

【図9】本発明の第3実施例の動作波形図である。FIG. 9 is an operation waveform diagram of the third embodiment of the present invention.

【図10】本発明の第3実施例に用いる電圧検出回路の
回路図である。
FIG. 10 is a circuit diagram of a voltage detection circuit used in a third embodiment of the present invention.

【図11】本発明の第4実施例の回路図である。FIG. 11 is a circuit diagram of a fourth embodiment of the present invention.

【図12】本発明の第4実施例の脈流電圧の谷部におけ
る動作波形図である。
FIG. 12 is an operation waveform diagram in the valley portion of the pulsating current voltage according to the fourth embodiment of the present invention.

【図13】本発明の第4実施例の脈流電圧の山部におけ
る動作波形図である。
FIG. 13 is an operation waveform diagram in the peak portion of the pulsating current voltage according to the fourth embodiment of the present invention.

【図14】本発明の第4実施例における入力電圧と入力
電流の波形図である。
FIG. 14 is a waveform chart of an input voltage and an input current in the fourth embodiment of the present invention.

【図15】本発明の第5実施例の回路図である。FIG. 15 is a circuit diagram of a fifth embodiment of the present invention.

【図16】本発明の第5実施例の動作波形図である。FIG. 16 is an operation waveform diagram of the fifth embodiment of the present invention.

【図17】本発明の第6実施例の動作波形図である。FIG. 17 is an operation waveform diagram of the sixth embodiment of the present invention.

【図18】本発明の第6実施例に用いる電圧検出回路の
回路図である。
FIG. 18 is a circuit diagram of a voltage detection circuit used in a sixth embodiment of the present invention.

【図19】本発明の第7実施例の回路図である。FIG. 19 is a circuit diagram of a seventh embodiment of the present invention.

【図20】本発明の第7実施例の動作波形図である。FIG. 20 is an operation waveform diagram of the seventh embodiment of the present invention.

【図21】従来例の回路図である。FIG. 21 is a circuit diagram of a conventional example.

【図22】従来例の動作説明のための第1の回路図であ
る。
FIG. 22 is a first circuit diagram for explaining the operation of the conventional example.

【図23】従来例の動作説明のための第2の回路図であ
る。
FIG. 23 is a second circuit diagram for explaining the operation of the conventional example.

【図24】従来例の動作説明のための第3の回路図であ
る。
FIG. 24 is a third circuit diagram for explaining the operation of the conventional example.

【図25】従来例の動作説明のための第4の回路図であ
る。
FIG. 25 is a fourth circuit diagram for explaining the operation of the conventional example.

【図26】従来例における入力電圧と入力電流の波形図
である。
FIG. 26 is a waveform diagram of an input voltage and an input current in a conventional example.

【符号の説明】[Explanation of symbols]

Z 負荷回路 Q1 トランジスタ Q2 トランジスタ C2 コンデンサ L2 インダクタ 4 電圧検出回路 5 制御回路 6 駆動回路 7 発振回路Z load circuit Q 1 transistor Q 2 transistor C 2 capacitor L 2 inductor 4 voltage detection circuit 5 control circuit 6 drive circuit 7 oscillator circuit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 三木 伸和 大阪府門真市大字門真1048番地 松下電 工株式会社内 (56)参考文献 特開 平2−211065(JP,A) 特開 平4−8174(JP,A) 特開 平5−64460(JP,A) 特開 平3−198670(JP,A) 特開 平4−137499(JP,A) (58)調査した分野(Int.Cl.7,DB名) H02M 7/48 H05B 41/282 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Shinkazu Miki 1048 Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Works, Ltd. (56) References JP-A-2-211065 (JP, A) JP-A-4-8174 (JP, A) JP 5-64460 (JP, A) JP 3-198670 (JP, A) JP 4-137499 (JP, A) (58) Fields investigated (Int. Cl. 7) , DB name) H02M 7/48 H05B 41/282

Claims (12)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 順方向に交互にオン・オフされ、逆方
向電流は阻止しない第1のスイッチング要素及び第2の
スイッチング要素を順方向が一致するように直列接続し
た回路と、第1及び第2のダイオードを順方向が一致す
るように直列接続された回路とを、各ダイオードの順方
向が各スイッチング要素の逆方向と一致するように並列
接続し、第1及び第2のスイッチング要素の接続点と第
1及び第2のダイオードの接続点の間に、インダクタを
介して交流電源を接続し、第1及び第2のスイッチング
要素の直列回路の両端に第1のコンデンサを並列接続
し、一方のスイッチング要素と並列に負荷回路と第2の
コンデンサの直列回路を接続して成るインバータ装置に
おいて、交流電源からの入力電圧の瞬時値を検出する手
段と、検出された入力電圧の瞬時値に応じて交流電源か
らの入力電流と負荷回路への出力電流が同時に流れるス
イッチング要素のオン区間をゼロとならない範囲で変化
させる制御手段を設けたことを特徴とするインバータ装
置。
1. A circuit in which a first switching element and a second switching element, which are alternately turned on and off in the forward direction and which do not block a reverse current, are connected in series so that the forward direction is matched, and a first and a second circuit. A circuit in which two diodes are connected in series so that their forward directions match with each other is connected in parallel so that the forward direction of each diode matches the reverse direction of each switching element, and the first and second switching elements are connected. An AC power source is connected via an inductor between the connection point and the connection point of the first and second diodes, and a first capacitor is connected in parallel to both ends of the series circuit of the first and second switching elements. In an inverter device in which a load circuit and a series circuit of a second capacitor are connected in parallel with the switching element of, the instantaneous value of the input voltage from the AC power supply is detected.
And a control means for changing the ON section of the switching element in which the input current from the AC power supply and the output current to the load circuit simultaneously flow in accordance with the detected instantaneous value of the input voltage within a range that does not become zero. Characteristic inverter device.
【請求項2】 第1及び第2のスイッチング素子の直
列回路を第1のコンデンサに並列接続し、第1及び第2
のスイッチング素子にそれぞれ第1及び第2のダイオー
ドを逆並列接続し、一方のスイッチング素子と並列に負
荷回路と第2のコンデンサの直列回路を接続し、交流電
源を全波整流する整流器の直流出力端子に第2のスイッ
チング素子とインダクタの直列回路を接続し、第1及び
第2のスイッチング素子を交互にオン・オフ駆動する手
段を備えるインバータ装置において、交流電源からの入
力電圧の瞬時値を検出する手段と、検出された入力電圧
の瞬時値に応じて第2のスイッチング素子のオン区間を
ゼロとならない範囲で変化させる制御手段を設けたこと
を特徴とするインバータ装置。
2. A series circuit of first and second switching elements is connected in parallel to a first capacitor, and first and second switching elements are connected in parallel.
The first and second diodes are respectively connected in anti-parallel to the switching elements of, the series circuit of the load circuit and the second capacitor is connected in parallel with one of the switching elements, and the DC output of the rectifier for full-wave rectifying the AC power source In an inverter device having means for connecting a second switching element and an inductor series circuit to a terminal and alternately turning on and off the first and second switching elements, an input from an AC power source is used.
A means for detecting the instantaneous value of the input voltage and the detected input voltage
Depending on the instantaneous value of, the ON section of the second switching element
An inverter device comprising a control means for changing the value within a range that does not become zero .
【請求項3】 前記制御手段は自励式の駆動回路を備
えることを特徴とする請求項1又は2に記載のインバー
タ装置。
3. The inverter device according to claim 1, wherein the control means includes a self-excited drive circuit.
【請求項4】 前記制御手段は他励式の駆動回路を備
えることを特徴とする請求項1又は2に記載のインバー
タ装置。
4. The inverter device according to claim 1, wherein the control means includes a separately-excited drive circuit.
【請求項5】 交流電源をスイッチングして平滑コン
デンサに直流電圧を得るためのチョッパー回路と、平滑
コンデンサの直流電圧をスイッチングして高周波電力を
負荷回路に供給するインバータ回路とで少なくとも1つ
のスイッチング素子を共用したインバータ装置におい
て、交流電源からの入力電圧の瞬時値を検出する手段
と、検出された入力電圧の瞬時値に応じてチョッパー回
路とインバータ回路とで共用されているスイッチング素
子の周波数を略一定に維持したままで、そのオン区間を
ゼロとならない範囲で交流電源の瞬時電圧値が高いとき
には短く、低いときには長くなるように制御する手段を
備えることを特徴とするインバータ装置。
5. A switching device comprising at least one chopper circuit for switching an AC power supply to obtain a DC voltage on a smoothing capacitor and an inverter circuit for switching a DC voltage on the smoothing capacitor to supply high frequency power to a load circuit. Means for detecting the instantaneous value of the input voltage from the AC power supply in the inverter device sharing the same
According to the detected instantaneous value of the input voltage, while keeping the frequency of the switching element shared by the chopper circuit and the inverter circuit substantially constant,
An inverter device comprising means for controlling such that when the instantaneous voltage value of the AC power supply is high in a range where it does not become zero, it is short, and when it is low, it is long.
【請求項6】 チョッパー回路とインバータ回路とで
共用されているスイッチング素子のオン区間は、交流電
源の瞬時電圧値がゼロ付近ではスイッチング周期の約半
分に相当する長さに設定されていることを特徴とする請
求項5記載のインバータ装置。
6. The ON section of the switching element shared by the chopper circuit and the inverter circuit is set to have a length corresponding to about half the switching cycle when the instantaneous voltage value of the AC power supply is near zero. The inverter device according to claim 5, which is characterized in that.
【請求項7】 交流電源をスイッチングして平滑コン
デンサに直流電圧を得るためのチョッパー回路と、平滑
コンデンサの直流電圧をスイッチングして高周波電力を
負荷回路に供給するインバータ回路とで少なくとも1つ
のスイッチング素子を共用したインバータ装置におい
て、交流電源からの入力電圧の瞬時値を検出する手段
と、検出された入力電圧の瞬時値に応じてチョッパー回
路とインバータ回路とで共用されているスイッチング素
子のオフ区間を略一定に維持したままで、そのオン区間
ゼロとならない範囲で交流電源の瞬時電圧値が高いと
きには短く、低いときには長くなるように制御する手段
を備えることを特徴とするインバータ装置。
7. A chopper circuit for switching an AC power supply to obtain a DC voltage in a smoothing capacitor, and an inverter circuit for switching the DC voltage of the smoothing capacitor to supply a high frequency power to a load circuit. Means for detecting the instantaneous value of the input voltage from the AC power supply in the inverter device sharing the same
According to the detected instantaneous value of the input voltage, while keeping the OFF section of the switching element shared by the chopper circuit and the inverter circuit substantially constant, the ON section of the AC power supply is maintained within a range that does not become zero . An inverter device comprising means for controlling such that when the instantaneous voltage value is high, it is short, and when it is low, it is long.
【請求項8】 交流電源をスイッチングして平滑コン
デンサに直流電圧を得るためのチョッパー回路と、平滑
コンデンサの直流電圧をスイッチングして高周波電力を
負荷回路に供給するインバータ回路とで少なくとも1つ
のスイッチング素子を共用したインバータ装置におい
て、交流電源からの入力電圧の瞬時値を検出する手段
と、検出された入力電圧の瞬時値に応じてチョッパー回
路とインバータ回路とで共用されているスイッチング素
子のオン区間及びオフ区間をゼロとならない範囲で交流
電源の瞬時電圧値が高いときには短く、低いときには長
くなるように制御する手段を備えることを特徴とするイ
ンバータ装置。
8. A at least one switching element comprising a chopper circuit for switching an AC power supply to obtain a DC voltage to a smoothing capacitor and an inverter circuit for switching the DC voltage of the smoothing capacitor to supply a high frequency power to a load circuit. Means for detecting the instantaneous value of the input voltage from the AC power supply in the inverter device sharing the same
According to the detected instantaneous value of the input voltage, short and low when the instantaneous voltage value of the AC power supply is high within a range in which the ON section and the OFF section of the switching element shared by the chopper circuit and the inverter circuit are not zero. An inverter device characterized in that it is provided with means for controlling it so that it sometimes becomes longer.
【請求項9】 交流電源をスイッチングして平滑コン
デンサに直流電圧を得るためのチョッパー回路と、平滑
コンデンサの直流電圧をスイッチングして高周波電力を
負荷回路に供給するインバータ回路とで少なくとも1つ
のスイッチング素子を共用したインバータ装置におい
て、交流電源からの入力電圧の瞬時値を検出する手段
と、検出された入力電圧の瞬時値に応じてチョッパー回
路とインバータ回路とで共用されているスイッチング素
子のオン区間をゼロとならない範囲で交流電源の瞬時電
圧値が高いときには短く、低いときには長くなるように
制御すると共に、オフ期間をゼロとならない範囲で交流
電源の瞬時電圧値が高いときには長く、低いときには短
くなるように制御する手段を備えることを特徴とするイ
ンバータ装置。
9. A switching device comprising at least a chopper circuit for switching an AC power supply to obtain a DC voltage in a smoothing capacitor, and an inverter circuit for switching the DC voltage in the smoothing capacitor to supply high frequency power to a load circuit. Means for detecting the instantaneous value of the input voltage from the AC power supply in the inverter device sharing the same
According to the detected instantaneous value of the input voltage, the ON period of the switching element shared by the chopper circuit and the inverter circuit is short when the instantaneous voltage value of the AC power supply is high and long when the instantaneous voltage value of the AC power supply is low, within a range that does not become zero. Inverter device characterized in that it is provided with a means for controlling so as to be long when the instantaneous voltage value of the AC power supply is high and short when the instantaneous voltage value of the AC power supply is low within a range where the off period does not become zero .
【請求項10】 負荷回路は放電灯を含むLC共振回
路より成ることを特徴とする請求項1乃至9のいずれか
に記載のインバータ装置。
10. The inverter device according to claim 1, wherein the load circuit is an LC resonance circuit including a discharge lamp.
【請求項11】 平滑コンデンサに得られる直流電圧
が所定値以上であるときに、インバータ回路のスイッチ
ング素子を強制的に停止させる異常電圧保護回路を備え
ることを特徴とする請求項5乃至10のいずれかに記載
のインバータ装置。
11. The abnormal voltage protection circuit for forcibly stopping the switching element of the inverter circuit when the DC voltage obtained in the smoothing capacitor is a predetermined value or more, according to any one of claims 5 to 10. The inverter device according to claim 1.
【請求項12】 交流電源をスイッチングして平滑コ
ンデンサに直流電圧を得るためのチョッパー回路と、平
滑コンデンサの直流電圧をスイッチングして高周波電力
を負荷回路に供給するインバータ回路とで少なくとも1
つのスイッチング素子を共用したインバータ装置におい
て、交流電源からの入力電圧の瞬時値を検出する手段
と、検出された入力電圧の瞬時値に応じてチョッパー回
路とインバータ回路とで共用されているスイッチング素
子のオン区間をゼロとならない範囲で変化させる制御手
段を設けたことを特徴とするインバータ装置。
12. A chopper circuit for switching an AC power supply to obtain a DC voltage to a smoothing capacitor, and an inverter circuit for switching a DC voltage of the smoothing capacitor to supply high frequency power to a load circuit.
Means to detect the instantaneous value of the input voltage from the AC power supply in an inverter device that shares two switching elements
And an inverter device provided with control means for changing the ON section of the switching element shared by the chopper circuit and the inverter circuit within a range not becoming zero according to the detected instantaneous value of the input voltage .
JP08694594A 1994-04-25 1994-04-25 Inverter device Expired - Fee Related JP3404880B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08694594A JP3404880B2 (en) 1994-04-25 1994-04-25 Inverter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08694594A JP3404880B2 (en) 1994-04-25 1994-04-25 Inverter device

Publications (2)

Publication Number Publication Date
JPH07298628A JPH07298628A (en) 1995-11-10
JP3404880B2 true JP3404880B2 (en) 2003-05-12

Family

ID=13901015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08694594A Expired - Fee Related JP3404880B2 (en) 1994-04-25 1994-04-25 Inverter device

Country Status (1)

Country Link
JP (1) JP3404880B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116565867B (en) * 2023-03-29 2023-11-14 华能酒泉风电有限责任公司 Wind power generation grid-connected inverter and implementation method thereof

Also Published As

Publication number Publication date
JPH07298628A (en) 1995-11-10

Similar Documents

Publication Publication Date Title
JP3382012B2 (en) Self-excited inverter device
JP3707409B2 (en) Switching power supply
US6535407B1 (en) DC/DC converter having a piezoelectric transformer and rectification-smoothing circuit
JP2004512662A (en) Electronic ballast for continuous conduction of line current
JP3221185B2 (en) Switching power supply
JP2513381B2 (en) Power supply circuit
JP3404880B2 (en) Inverter device
JP3404881B2 (en) Inverter device
JP4304751B2 (en) Ringing choke converter with improved turn-on loss
JP3332295B2 (en) Power supply
JP2979465B2 (en) Resonant DC-DC converter
JP3400132B2 (en) Switching power supply
JP3351482B2 (en) Insulated switching power supply
JP3394851B2 (en) Power supply
JP3336134B2 (en) Power supply
JP3400592B2 (en) Power supply
JP3590152B2 (en) DC power supply
JP3427142B2 (en) Power supply
JP3649039B2 (en) Power supply
JP3379596B2 (en) Inverter circuit
JP3319882B2 (en) Discharge lamp lighting device
JP3016831B2 (en) Inverter device
JP3394827B2 (en) Power supply
JP3235295B2 (en) Power supply
JPH11275859A (en) Switching power unit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080307

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090307

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090307

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100307

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees