JP3397709B2 - フレーム・バッファ線形アドレス指定方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般に、コンピュ
ータ・グラフィックス・システムに関するもので、特
に、仮想線形フレーム・バッファ・アドレス指定の方法
および装置に関するものである。

【０００２】

【従来の技術】コンピュータ・グラフィックス・システ
ムは、２次元コンピュータ・ディスプレイ画面上でのオ
ブジェクトのグラフィック表現を表示するために一般に
使用される。現在のコンピュータ・グラフィックス・シ
ステムは、非常に精細な表現を提供することができ、種
々のアプリケーションにおいて使用されている。

【０００３】典型的コンピュータ・グラフィックス・シ
ステムにおいては、一定量のメモリがグラフィックス・
ディスプレイに割り当てられる。その利用できるメモリ
(例えばフレーム・バッファ・メモリ)は、例えば６４０
×４８０バイトまたは８００×６００バイトのようなデ
ィスプレイ要件に従って一連のセクションに細分され
る。この例において、ディスプレイ構成は、例えば、デ
ィスプレイ・バッファ、Ｚ(深さ)バッファ、合成バッフ
ァ、ビデオ・バッファおよび複数のテクスチャ・バッフ
ァなどを含む。

【０００４】上記ディスプレイ・システムは、一般的に
は、ディスプレイに対して固定量のフレーム・バッファ
・メモリを提供するが、所望のディスプレイ構成に従っ
て、異なるメモリ量を異なるバッファに割り当てる。最
も単純な形態にいては、フレーム・バッファ・メモリは
典型的には線形の形態でアクセスされる。この場合、メ
モリは、各々同等に扱われる各メモリ位置を持つ線形ス
トリームまたはバイトに区分される。

【０００５】例を示せば、図１には、複数のセクション
に区分された２ＭＢ(メガバイト)のメモリ・セクション
１１が示されている。メモリ・セクション１１の最初の
７８６ＫＢ(キロバイト)１２は、ディスプレイ・バッフ
ァに割り当てられた１０２４×７６８バイトのマトリッ
クスに配列されている。次に、メモリ・セクション１１
の６４０×４８０バイトは、Ｚバッファに割り当てら
れ、メモリ・セクション１４において３０８ＫＢとして
図示されている。次の３０８ＫＢは、合成バッファ１６
の６４０×４８０バイト・セクションに割り当てられて
いる。同様に、ビデオ・バッファ１７およびテクスチャ
・バッファ１８、１９および２１がメモリ１１の複数セ
クションに割り当てられている。

【０００６】図１に示されているメモリ・セクションに
おいて、各バッファ、すなわちディスプレイ・バッファ
１２、Ｚバッファ１４、合成バッファ１６等々は、それ
ぞれの特定のバイト幅(すなわちバイト・ストライド)を
持つ。例えば、ディスプレイ・バッファ１２のバイト幅
は１０２４であり、一方、合成バッファ１６のバイト幅
は６４０である。

【０００７】ディスプレイ・バッファ１２を参照すれ
ば、メモリの最初の１０２４バイトはディスプレイ・バ
ッファ１２の最初の行を形成する。ディスプレイ・バッ
ファ１２の１０２５番目のバイトは第２行目の最初とな
り、以下同様となる。セクション１２は１０２４バイト
幅を持つと見なされる。特定のメモリ位置を定義するた
め、すなわちアドレスx,yを線形アドレス(LA)に変換す
るため、以下の公式が使用される。 X,Y⇒線形アドレス(LA)=y*バイト幅(BS)+基底アドレス
(BA) 基底アドレスは、割り当てられたメモリの特定のセクシ
ョンに関する開始位置である。セクション１２に関する
基底アドレスは"O"であり、一方、セクション１６に関
する基底アドレスは1093632すなわち786432+307200=109
3632である。例えば、セクション１６は、６４０バイト
×４８０バイトという次元を持ち、合計307200バイトで
ある。"x"次元は６４０で、"y"次元は４８０である。ア
クセスされるべき所望のメモリ位置がピクセル(3,2)、
すなわち"x"次元が3で、"y"次元が2であると仮定すれ
ば、上記公式から、LA=2("y"次元)*640(バイト幅)+3("
x"次元)+1093632(基底アドレス) = 1094915となる。従
って、3,2というx,y位置は1094915という線形アドレス
に変換され、このアドレスは、バイト1094915がセクシ
ョン１６のピクセル3,2によって表される特定バイトに
アクセスを望む場合指定されるアドレスであることを意
味する。

【０００８】しかし、現実にはメモリの各バイトは同等
ではない。基盤をなすメモリ・アーキテクチャのため、
ある部分のメモリ・アクセスが他の部分よりコストがか
かる場合が一般的である。基礎的メモリは、(行、列)ア
ドレスを使用してアクセスされ、そのアドレスは多重化
アドレス・バス上で指定される。２つのアクセスが同じ
行アドレスを持つならば、行アドレスが最初のアクセス
に供給された後は、第２のアクセスに関して行アドレス
が指定される必要はない。第２のアクセスが異なる行ア
ドレスを持つならば、行および列両方のアドレスが指定
されなければならない。

【０００９】コンピュータ・グラフィックスにおいて
は、メモリ・アクセスに対する高度な２次元局所性が存
在する。すなわち、第１のアクセスを所与とすれば、次
のアクセスは、ｘまたはｙ次元のいずれかにおいて第１
のアクセスに近い可能性が高い。

【００１０】高性能コンピュータ・グラフィックス装置
の設計者は、メモリ・コントローラを設計する際、これ
ら２つの事実を活用する。XおよびY方向の両方における
連続するアクセスが同じ行アドレス(すなわち同じペー
ジ)を持つ可能性が高いような形態でメモリが構成され
ていて、それによって連続アクセスが比較的コストが低
いことを設計者は確認する。

【００１１】図２の(Ａ)には上述の概念が図示されてい
る。図２の(Ａ)は、上述のメモリに関するプリミティブ
およびピクセルの位置を示している。グラフィック画像
がスクリーン上に表示される時、すべての画像の構築ブ
ロックはプリミティブと呼ばれる。プリミティブの形状
は、典型的には、三角形または正方形をしている。

【００１２】プリミティブ３３は、メモリの１ページを
表すページ３１ａの範囲内に完全に位置している。最初
のピクセル３２の描出の後、後続のピクセル(例えばピ
クセル３４)が同じメモリ・ページ３１ａ内にある可能
性が高く、メモリが図２の(Ａ)のように配置されアクセ
スされる場合プリミティブ３４を描出するシステム資源
は比較的少なくてすむ。プリミティブ３９は、ブロック
３１ｂおよび３１ｄにまたがるように図示されている。
ピクセル３７が最初に描出されると仮定すると、プリミ
ティブ３９は、メモリのページ３１ｂおよび３１ｄにま
たがってはいるが、後続のピクセル３６がピクセル３７
と同じメモリ・ページ３１ｂに描出される可能性はやは
り高い。

【００１３】図２の(Ｂ)には、図１のメモリの複数ペー
ジ上のプリミティブおよびピクセルの位置が図示されて
いる。図２の(Ｂ)は、メモリ１１の２９個の行すなわち
ページを示している。メモリ１１の各ページは、１０２
４バイトの線形に構成されたメモリを含む。プリミティ
ブ３３、３８および３９は、高い資源マッピングの概念
を示すように描かれている。各プリミティブは複数のピ
クセルから構成される。プリミティブ３３の中のピクセ
ル３２が最初に描出されると仮定すると、メモリが図２
の(Ｂ)のように構成されている場合、次に描出されるピ
クセル３５は、異なるページすなわちメモリ行に描出さ
れる可能性が高い。図２の(Ｂ)において、メモリが線形
に構成されているため、各プリミティブに対して描出さ
れる後続のピクセルは異なるページ上にある可能性が高
く、そのため描出に要するシステム資源が増加する。

【００１４】しかしながら、図２の(Ａ)に示されるよう
な、高性能メモリ・アクセス・メカニズムは、アクセス
されるべき特定のメモリ位置の(X,Y)アドレスをグラフ
ィックス・メモリ・コントローラがを知っていることを
必要とする。前述した線形アクセス機構は、(X,Y)アド
レスではなく、単一アドレスだけを提供する。

【００１５】("DirectX"ＡＰＩのような)パーソナル・
コンピュータ業界標準が線形バイト型のメモリ・アクセ
ス機構の使用を必要とする場合を除いて、このような構
成は問題とならないであろう。すなわち、ＰＣ市場はメ
モリにアクセスするため基底アドレスおよびバイト幅値
を必要とする。基底アドレスは、特定のセクションの開
始を示すメモリ位置であり、バイト幅は、特定のメモリ
・セクションにおける線形に構成された(例えばX方向
の)バイト数である。

【００１６】対応する１つの方法は、単一幅をフレーム
・バッファ・メモリ全体に割り当てて、ページを矩形に
構成することである。

【００１７】図３には、矩形２次元アレイが示されてい
る。矩形メモリ・セクション４１は、１０２４バイトと
いう単一のバイト幅を持つ１つの大きい２次元アレイ４
１としてメモリ全体を取り扱うという妥協的解決手段を
図示している。この解決策では、メモリのページは描出
されるプリミティブの２次元局所性を活用するように再
構成される。(例えば、バッファ１２、Ｚバッファ１
４、合成バッファ１６等々を表す)いかなる矩形もいか
なる目的にも使用される単一の大きい矩形から切り出す
ことができるという意味において、柔軟性の要件は満た
されている。しかしながら、この解決策の欠点は、未使
用のメモリ領域が未使用のままとされることである。こ
れらの未使用セクションは領域４２として図示されてい
る。例えば、領域１２には、物理的に追加バッファを割
り当てるのに十分なメモリがあるが、利用できるメモリ
位置がメモリ内で散乱していて、再構成の量に見合う所
望のサイズの矩形を形成することができない。更に、こ
の構成は、DirectXのようなＡＰＩによって必要とされ
る線形割り当てを犠牲にする。

【００１８】図４の(Ａ)および(Ｂ)は、６４０バイト幅
バッファ４３および８００バイト幅バッファ４７を示し
ている。図４の(Ａ)および(Ｂ)は、特定のメモリ位置の
線形アドレスが異なるバイト幅値を持つバッファにおけ
る異なる行および列位置に対応する概念を図示してい
る。具体的に述べれば、図４の(Ａ)において、線形アド
レス位置２６００は、６４０バイト幅バッファ４３にお
ける４行４０列に対応し、一方、図４の(Ｂ)に示される
ように、線形アドレス２６００は、８４０バイト幅バッ
ファ４７における３行２００列に対応する。

【００１９】

【発明が解決しようとする課題】ＡＰＩはメモリへの線
形アクセスの様態が維持されることを必要とするので、
矩形メモリのアドレス指定を使用するグラフィックス・
レンダリング・システムの２次元性を活用しながら、線
形メモリ・アドレス指定の様態を提供することが必要と
されている。

【００２０】

【課題を解決するための手段】本発明は、仮想線形フレ
ーム・バッファ・アドレス指定を行う改善された方法お
よび装置を提供する。特定のアプリケーションに限定さ
れることはないが、当該方法および装置は、グラフィッ
クス表示システムに関するフレーム・バッファ・メモリ
の仮想線形アドレス指定に特に適している。

【００２１】線形フレーム・バッファを指定する本発明
の方法は、以下の諸ステップを含む。最初に、アドレス
空間の１つのセクションが複数のセクションに分割され
る。それら複数セクションの各々は、特定バイト幅値お
よび関連するアドレス区域を有する。アドレス区域は基
底アドレスとして知られる下限を持ち、関連する物理メ
モリ・セクションを持つ。物理アドレス・オフセット記
述子が物理メモリの各セクションに関連づけられる。特
定のバイト幅値、アドレス区域および物理アドレス・オ
フセット記述子の各々は、メモリの特定アドレス区域と
関連づけられ、それぞれテーブルに書き込まれる。１つ
のバイトの特定線形アドレスのアドレス区域を決定した
後、特定線形アドレスに関連するアドレス区域を決定す
るため線形アドレスをアドレス空間の各セクションと比
較することによって、該当するバイト幅値、アドレス区
域および物理アドレス・オフセット記述子がテーブルか
ら選択される。

【００２２】次に、基底アドレスが特定の線形アドレス
から減算され、その結果はローカル線形アドレスとな
る。次に、Ｘ、Ｙ位置がローカル線形アドレスおよびバ
イト幅値に基づいて計算される。最後に、Ｘ、Ｙ位置お
よび物理アドレス・オフセット記述子がグラフィックス
・メモリ・コントローラに供給され、そこで、オリジナ
ルの線形アドレスに対応する物理メモリの位置が決定さ
れる。特定の仮想フレーム・バッファに物理メモリ位置
が与えられという意味において、割り当てられたアドレ
ス空間は仮想的である。

【００２３】アーキテクチャの観点から見れば、グラフ
ィック・ディスプレイ・システムと関連して使用される
時、仮想線形フレーム・バッファ・アドレス指定論理機
構は次のように実施される。最初に、メモリにおける１
バイトの特定線形アドレスに対応するアドレス区域を決
定するために構成される論理が使用される。アドレス区
域は基底アドレスとして知られる下限および関連する物
理メモリ・セクションを持つ。次に、バイト幅値および
基底アドレスをアドレス区域と関係づけるように構成さ
れる論理が使用される。次に、物理アドレス・オフセッ
ト記述子を物理メモリの各セクションに関連づける論理
が使用される。次に、ローカル線形アドレスを導出する
ため、特定の線形アドレスから基底アドレスを減算する
論理が使用される。ローカル線形アドレスはバイト幅値
で除算され、ＸおよびＹアドレスが導出される。最後
に、Ｘ、Ｙ位置および物理アドレス・オフセット記述子
がグラフィックス・メモリ・コントローラに供給され、
そこで、特定の線形アドレスに対応する物理アドレスが
決定される。バイト幅値、アドレス区域および物理アド
レス・オフセット記述子はテーブルから選択される。ア
ドレス区域を決定する論理機構は、例えば、複数比較器
からなるバンクまたはループ・カウンタを備えた単一比
較器である。

【００２４】本発明の利点の１つは、本発明が矩形メモ
リ・マッピングを維持しながら、線形フレーム・バッフ
ァ・アドレス指定の様態を提供する点である。本発明の
別の利点は、本発明がフレーム・バッファ・アドレス指
定に関するＡＰＩ要件に準拠する点である。本発明の更
に別の１つの利点は、アドレス空間に許容される以上の
物理メモリにアクセスすることが可能とされる点であ
る。更に本発明の利点の１つは、本発明が、ハードウェ
ア、ソフトウェアまたはそれらの組合せのいずれの形態
でも実施することができる点である。ソフトウェアで実
施される場合、本発明は、記憶、使用、輸送のため、い
かなるコンピュータ読み取り可能媒体をも利用できる。
本発明の更に別の利点は、本発明は設計上単純であり、
大量生産が容易である点である。

【００２５】

【発明の実施の形態】本発明は、ソフトウェア、ハード
ウェアまたはそれらの組合せのいずれの形態でも実施す
ることができる。好ましい実施形態において、本発明の
エレメントはハードウェアで実施されるが、それはメモ
リに記憶されるソフトウェアによって制御される。上記
ソフトウェアは、任意の適切なコンピュータに関連する
システムまたは方法による(あるいはそれと連係する)運
搬または使用のためになんらかのコンピュータ読み取り
可能媒体に記憶されることができる。本明細書の文脈に
おいて、コンピュータ読み取り可能媒体は、コンピュー
タに関連するシステムまたは方法によってあるいはそれ
と連係して使用されるコンピュータ・プログラムを包含
あるいは記憶することができる電子、磁気、光学あるい
はその他の物理的装置あるいは手段である。

【００２６】図５には、仮想フレーム・バッファのメモ
リ割り当てが図示されている。図５の仮想線形アドレス
空間１１は、ディスプレイ・バッファ１２、Ｚ(深さ)バ
ッファ１４、合成バッファ１６、ビデオ・バッファ１７
およびテクスチャ・バッファ１８、１９および２１を含
む。その他多くのバッファ・タイプが可能ではあるが、
簡略化のため７つのバッファ・タイプのみをここでは図
示している。仮想アドレス指定は、例えば、ディスプレ
イ・バッファ１２を物理メモリ５６のセクション５４
に、Ｚバッファ１４をセクション５２に、合成バッファ
１６をセクション５４に等々、それぞれ対応させる。

【００２７】図５は、仮想線形アドレス空間１１が手つ
かずのまま維持されながら、実際にはそのメモリが物理
メモリ５６における可変位置にマップすなわち対応付け
されることを示している。物理メモリ５６のサイズは、
仮想アドレス空間量より大きい場合もある。物理アドレ
ス・オフセット既述子として知られる記述子が、物理メ
モリ５６における各バッファの範囲内に含まれる。この
記述子によって、本発明の仮想線形フレーム・バッファ
・アドレス指定論理機構が、物理メモリにおける１つの
位置を特定バッファの開始位置と関係づけることができ
る。

【００２８】図２を再び参照すれば、図２の(Ａ)に示さ
れるようにフレーム・バッファ・メモリを構成すること
によって可能とされるグラフィックス・レンダリングの
２次元性を活用するため、ピクセルの特定のＸおよびＹ
位置は、所与の線形アドレスから決定される。

【００２９】メモリ位置アドレスを計算するため、ＡＰ
Ｉは基底アドレスおよびバイト幅を与えられる。ＡＰＩ
は線形アドレスを次のように計算する。 [x,y]⇒LA=BA+y*BS+x 但し、LAは線形アドレス、BAは基底アドレス、BSはバイ
ト幅である。ＡＰＩは線形アドレスを本発明の論理機構
に渡す。しかし、所与の線形アドレスからのバイト・ア
ドレスの決定を成功させるためには、矩形メモリ・マッ
ピングであるので、ＸおよびＹアドレスが決定されなけ
ればならない。

【００３０】メモリのブロックは２次元で矩形であるの
で、図４の(Ａ)および(Ｂ)に関連して既述したように、
メモリの特定のブロックのＸおよびＹ位置はメモリの特
定のセクションのバイト幅に従って相違する。例えば、
図４の(Ａ)に示されるようなメモリ４３の６４０バイト
幅セクションの場合、メモリの特定のバイト位置は、図
４の(Ｂ)の８００バイト幅セクション４７の場合と相違
する。例えば、セクション４３の第２行上の最初のバイ
トはバイト６４０であるが、セクション４７の第２行上
の最初のバイトはバイト８００である。仮想線形フレー
ム・バッファ・アドレス指定論理機構は、同一プログラ
ムにおいて例えば６４０幅と８００幅のような異なるフ
レーム・バッファ・サイズの使用を可能にすることによ
って、メモリのマッピングを効率的に実行することを可
能にする。図示されている６４０および８００バイト幅
メモリ・セクションは例示の目的のためのものにすぎな
い点は注意されるべきであろう。本発明の仮想線形フレ
ーム・バッファ・アドレス指定論理を使用して、いかな
る幅のメモリ・セクションのアドレス指定を行うことも
可能である。

【００３１】例えば、すべてのメモリが同じバイト幅
(例えば６４０バイト幅)であるとすれば、各線形アドレ
スは６４０で除算されるだけでよい。しかしながら、異
なるサイズのバッファ・タイプを実施できることが望ま
しい。図１および図５を再び参照して、各セクションが
異なるバイト幅を持つ複数のセクションへ仮想線形アド
レス空間１１を分割する概念を以下既述する。例示の目
的のため、物理メモリ５２、５４および５８は、図６に
関連して既述されるフレーム・バッファ・メモリ７４と
同じものであるとする。

【００３２】仮想線形アドレス空間１１は、各領域が異
なるバイト幅のバッファを形成する複数の仮想メモリ領
域に分割される。ディスプレイ・バッファ１２は１０２
４バイト幅、Ｚバッファ１４は６４０バイト幅、合成バ
ッファ１６は６４０バイト幅、ビデオ・バッファ１７は
３２０バイト幅をそれぞれ持つ。これら４つのバッファ
は例示の目的にすぎず、その他多数のバイト幅を持つ多
数のバッファが可能である。多くのバッファ・タイプを
提供することができるように、複数の可変バイト幅バッ
ファが仮想線形アドレス空間１１の範囲内で共存するこ
とが許容されることが望ましい。詳細は図６を参照して
後述するが、フレーム・バッファ・メモリ７４の領域に
対応するバイト幅値が仮想線形アドレス・テーブルに書
き込まれる(以下の既述において仮想線形アドレスをvir
tual linear addressの頭文字をとってＶＬＡと略称す
る場合がある)。これによってフレーム・バッファの範
囲内で異なるサイズの複数のメモリ・セクションにアク
セスすることが可能となる。この場合、各セクションは
複数のバッファ・タイプに対して構成されることが可能
である。

【００３３】例えば、線形アドレスを所与とすれば、Ｘ
およびＹは次のように決定される。 X=(LA-BA)％BS Y=(LA-BA)÷BS 但し、％はモジュロ演算剰余である。例えば、メモリ１
６の６４０バイト幅セクションで、1094915という線形
アドレスおよび基底アドレス1093632を所与とすれば、 X=(1094915-1093632)÷640=2 Y=(1094915-1093632)％640=3 これから、線形アドレスがどのように導出されたか明ら
かである。これは、バイト２、３にアクセスすることを
望んだＡＰＩが次の値を導出したことを意味する。 LA=BA+Y*BS+X LA=1093632+2*640+3 LA=1093632+ 1280+3 LA=1094915 上記の計算は、線形アドレス1094915が、図１における
メモリ・セクション１６に関するＸ、Ｙアドレス２、３
に対応していることを示している。

【００３４】図６には、グラフィックス表示システム６
１が示されている。グラフィックス表示システム６１は
当業界において既知のコンポーネントを含む。このシス
テムには、アクセス・バス６８を経由してグラフィック
ス・システム４９およびシステム・メモリ６６と通信す
るプロセッサ６２が含まれている。グラフィックス・シ
ステム４９には、更に、グラフィックス・メモリ・コン
トローラ７３およびアクセス・バス６８と通信するジオ
メトリ・アクセラレータ６３が含まれる。ジオメトリ・
アクセラレータ６３は、プリミティブを作成しラスタ化
し、データを提供する。

【００３５】また、グラフィックス・システム４９は、
アクセス・バス６８およびグラフィックス・メモリ・コ
ントローラ７３と通信する本発明の仮想線形フレーム・
バッファ・アドレス指定論理機構１００を含む。フレー
ム・バッファ・メモリ７４はグラフィックス・メモリ・
コントローラ７３と通信する。

【００３６】フレーム・バッファ・メモリ７４は、その
メモリの割り当てに従って複数のディスプレイ構成を提
供するように構成されることができる。ディスプレイ・
コントローラ７７は、ＣＲＴ７６上にグラフィック・デ
ィスプレイ画像を生成することによってユーザに情報を
表示するため、グラフィックス・メモリ・コントローラ
７３およびＣＲＴ７６と通信する。システム・メモリ６
６の範囲内にはグラフィックス・ドライバ６７が配置さ
れる。グラフィックス・ドライバ６７は、更に、仮想線
形フレーム・バッファ論理機構１００を含み、この機構
１００は、更に、仮想線形アドレス(ＶＬＡ)テーブル１
１０を含み、フレーム・バッファ・メモリ７４部分をア
ドレスするように構成される。

【００３７】仮想線形アドレス・テーブル１１０は、バ
イト幅値、アドレス区域および物理アドレス・オフセッ
ト記述子を記入するように構成されている。好ましい実
施形態において、本発明は、ソフトウェアによって駆動
されるいくつかのハードウェア・エレメントの組合せで
ある。具体的には、仮想線形フレーム・バッファ・アド
レス指定論理機構１００は、システム・メモリ６６とグ
ラフィックス・システム４９に配置されている。仮想線
形フレーム・バッファ・アドレス指定論理機構１００
は、以下に記述するように、ハードウェアを構成しそれ
を駆動することによって、グラフィックス・メモリ・コ
ントローラ７３と連係してフレーム・バッファ・メモリ
７４をアドレスする。

【００３８】このタスクは、アプリケーション７８の範
囲内に含まれるアプリケーション・プログラム・インタ
フェース６５によって供給される特定メモリ位置の線形
アドレスを取り出し、アドレス区域を決定するため線形
アドレスをアドレス空間のセクションと比較し、線形ア
ドレスからＸおよびＹアドレスを導出することによっ
て、達成される。線形アドレスが所在する特定メモリ・
セクションに対応する特定線形アドレスのアドレス区域
に従って、基底アドレス値およびバイト・ストライド値
がＶＬＡテーブル１１０から選択される。特定線形アド
レスは、ＶＬＡテーブル１１０から取り出された特定基
底アドレス値およびバイト幅値と関連づけられる。以上
の詳細は図７を参照して以下に記述される。フレーム・
バッファ・メモリ７４がシステム・メモリ６６の１つの
セグメントである場合もあるが、例示の目的のためここ
では独立のエレメントとして示されている。

【００３９】図７には、図６の仮想線形フレーム・バッ
ファ論理機構の装置の概要が示されている。線形アドレ
スはバス１０２を経由して比較器アレイ１０２ａ乃至１
０２ｄへ入力される。図７には、各々が１つのフレーム
・バッファに対応する４つの比較器が図示されてはいる
が、仮想線形アドレス空間１１のサイズおよび割り当て
られたバッファの数に応じて、比較器アレイは大きくす
ることができる。比較器は、線形アドレスのアドレス区
域を決定するために使用されるもので、この例では「範
囲比較」機能として示されている。例えば、比較器１０
２ａは線１１６ａ上でバス１０１から線形アドレスを受
け取る。線形アドレスがAR_L[0]からAR_H[0]の範囲内にあ
れば、線１０９ａが活動状態にされる。線形アドレスが
AR_L[1]からAR_H[1]の範囲内にあれば、線１０９ｂが活動
状態にされる。基底アドレスの実際の値は、実際に使用
されている仮想線形アドレス空間１１の構成に依存す
る。上述の比較器の構成が、どのアドレス値範囲に線形
アドレスが含まれるかを決定する。

【００４０】線１０９ａ乃至線１０９ｄのどれが活動状
態にされたかに従って、符号化器１１１は、線１２４を
経由して仮想線形アドレス(ＶＬＡ)テーブル１１０にテ
ーブル・エントリ選択信号を送る。符号化器１１１は、
範囲比較器１０２の結果を使用して、ＶＬＡテーブル１
１０から１つのエントリを選択する。テーブル選択エン
トリ機能によって、アドレス区域(ＡＲ)テーブル１１
２、バイト幅(ＢＳ)テーブル１１４および物理アドレス
・オフセット記述子(ＰＡＯＤ)テーブル１１７から１つ
のエントリが選択される。

【００４１】例えば、符号化器１１１は、線１０９ａ上
の入力[0]が真であるか否か(すなわち特定の線形アドレ
スがAR_L[0]および AR_H[0]によって定義される値の範囲
内にあると比較器１０２ａが決定しているか否か)を判
断することによって選択機能を実行する。真であれば、
テーブル・エントリ選択機能は[0]に関連する値を選択
する。具体的には、AR値１１２ａ(AR_L[0})、BS値１１４
ａ(BS[0])およびおよびPAOD値１１７ａ(PAOD[0])が選択
される。もしも入力[1]が真であれば、テーブル・エン
トリ選択機能は[1]に関連する値を選択する。その他の
入力についても同様である。

【００４２】図７に示されているＶＬＡテーブル１１０
は複数のテーブルを含む。アドレス区域(ＡＲ)テーブル
はエントリ１１２ａ乃至１１２ｈを含む。好ましい実施
形態において、AR１１２ａおよび１１２ｂは、具体的に
は、AR_L[0]およびAR_H[0]に対応する。この例における４
つの比較器を所与とすれば、AR_L[0]はアドレスの最初の
範囲における低アドレスを表し、AR_H[0]はアドレスの最
初の範囲における高アドレスを表す。同様に、AR１１２
ｃおよび１１２ｄは、AR_L[1]およびAR_H[1]に対応する。
AR_L[1]はアドレスの次の範囲における低アドレスを表
し、AR_H[1]はアドレスの次の範囲における高アドレスを
表す。各範囲の基底アドレスはAR_L値である。

【００４３】ＶＬＡテーブル１１０は、また、バイト幅
テーブル１１４を含む。バイト幅テーブル１１４は、バ
イト幅値BS[0]乃至BS[3]に対応するバイト幅値１１４ａ
乃至１１４ｄを含む。BS[0]はアドレス区域0に対応し、
BS[1]はアドレス区域１に対応し、以下同様である。

【００４４】最後に、ＶＬＡテーブル１１０は物理アド
レス・オフセット記述子テーブル１１７を含む。物理ア
ドレス・オフセット記述子テーブル１１７は、物理アド
レス・オフセット記述子PAOD[0]乃至PAOD[3]に対応する
ＰＡＯＤ値１１7ａ乃至１１7ｄを含む。同様に、PAOD
[0]はアドレス区域0に対応し、PAOD[1]はアドレス区域
１に対応し、以下同様である。

【００４５】符号化器１１１が特定のテーブル・エント
リを選択する時、ＶＬＡテーブル１１０の中の各テーブ
ルから１つの値が選択される。アドレス区域に対応する
基底アドレス(すなわちAR_L[n])が線１２１上に出力さ
れ、バイト幅が線１０７上に出力され、ＰＡＯＤが線１
１８上に出力される。

【００４６】ＶＬＡテーブル１１０内の各テーブルで表
される４つの範囲(0-3)は、この例では、４つのフレー
ム・バッファに対応している。例えば、テーブル値[0]
はディスプレイ・バッファ１２に対応し、テーブル値
[1]はＺ(深さ)バッファ１４に対応している。以下のテ
ーブル値も同様にそれぞれのバッファに対応している。
このようにして、仮想線形フレーム・バッファ・アドレ
ス指定論理機構１００は、仮想線形アドレス空間１１と
いう単一セクションの範囲内で異なるバイト幅を複数の
バッファに割り当てることができる。

【００４７】前述のように、基底アドレスは、特定線形
アドレスが含まれるアドレス区域の下限を表している。
減算器１２６において、線１０４上の特定線形アドレス
から線１２１上の基底アドレスが減算され、特定のロー
カル線形アドレスが線１２２上に生成される。ローカル
線形アドレスは、ディスプレイ・バッファ１２または合
成バッファ１６のようなメモリ・バッファに関する線形
アドレスである。次に、ローカル線形アドレスは線１０
７上のバイト幅値で除算される。除算結果として出力さ
れる商がＹアドレスであり、剰余がＸアドレスである。
物理アドレス・オフセット記述子と共に、このＸおよび
Ｙアドレスは、グラフィックス・メモリ・コントローラ
７３に供給され、そこで、オリジナルの線形アドレスに
対応する物理アドレスが計算される。

【００４８】比較器１０２は並列アレイとして例示され
ているが、線形アドレスから正しいアドレス区域を決定
することができる限り、その他の構成も可能である。更
に、ＶＬＡテーブル１１０の好ましい実施形態が３つの
テーブル、すなわちＡＲテーブル１１２、ＢＳテーブル
１１４およびＰＡＯＤテーブル１１７を例示している
が、その他のテーブル構成も可能である。

【００４９】図８には、図７の仮想線形フレーム・バッ
ファ・アドレス指定装置の代替実施形態２００の概要が
示されている。図７と同じ番号を持つエレメントは同じ
機能を実行するので、詳細説明は省略する。図７の比較
器１０２ａ乃至１０２ｄおよび符号化器１１１は、単一
の比較器２０２およびループ・カウンタ２１０と置き換
えられている。また、注意すべき点であるが、図８のＶ
ＬＡテーブル１１０の中のＡＲテーブル１１２、ＢＳテ
ーブル１１４およびＰＡＯＤテーブル１１７はｎ個のバ
ッファに関する値を含む。ループ・カウンタは、バッフ
ァ０からｎまでに対応する値を反復しながら、ＶＬＡテ
ーブル１１０から各エントリを連続的に選択する。線２
０１上の線形アドレスが現在時ＶＬＡテーブル・エント
リによって指定されるアドレスの範囲内にあることを比
較器２０２が検出すると、比較器２０２は、ループ・カ
ウンタに信号を送って、カウントを停止させる。その時
点で、正しいアドレス区域が選択され、図７に関連して
記述した残りの計算が実行される。

【００５０】図９には、図５の仮想線形フレーム・バッ
ファ・アドレス指定論理機構１００の動作を表す流れ図
が示されている。ブロック１５１において、仮想線形ア
ドレス空間１１のセクションが複数セクションに分割さ
れる。各セクションは、図１および図５に示されるよう
に、特定のバイト幅値およびブロック１５２において関
係づけられるアドレス区域を持つ。

【００５１】ブロック１５３において、物理アドレス・
オフセット記述子が物理メモリの各セクションに割り当
てられる。物理メモリの１つのセクションは仮想線形メ
モリの各セクションと関連づけられる。ブロック１５４
において、バイト幅値、アドレス区域値および物理アド
レス・オフセット記述子が仮想線形アドレス・テーブル
１１０に書き込まれる。具体的には、ＶＬＡテーブル１
１０は、仮想線形アドレス空間１１の各セクションと関
連づけられるバイト幅値、アドレス区域値および物理ア
ドレス・オフセット記述子値を含む。

【００５２】ブロック１５６に示されるように、ＡＰＩ
６５によって供給される線形アドレスを取り出し、この
例では論理比較器１０２ａ乃至１０２ｄまたは２０２を
用いて当該線形アドレスが含まれるアドレス区域を判断
することによって、特定線形アドレスの基底アドレス区
域が決定される。

【００５３】ブロック１５７において、比較器１０２ま
たは２０２によって決定されたアドレス区域に基づい
て、ＶＬＡテーブル１１０から特定バイト幅値、基底ア
ドレスおよび物理アドレス・オフセット記述子が選択さ
れる。ブロック１５８において、基底アドレス(すなわ
ちアドレス区域の下限値)がＡＰＩによって供給された
線形アドレスから減算され、ローカル線形アドレスが生
成される。

【００５４】ブロック１５９において、ＶＬＡテーブル
１１０から選択されたバイト幅値で上記ローカル線形ア
ドレスを除算することによってＸおよびＹアドレスが計
算される。Ｙアドレスは除算結果の商であり、Ｘアドレ
スは除算結果の剰余である。ブロック１６１において、
Ｘ、Ｙアドレスおよび物理アドレス・オフセット記述子
がグラフィックス・メモリ・コントローラ７３によって
使用され、フレーム・バッファ・メモリ７４の位置に対
応する物理アドレスが計算される。

【００５５】以上本発明の好ましい実施形態を記述した
が、本発明の理念を逸脱することなく、上記実施形態に
対する種々の修正およびバリエーションが可能であるこ
とは当業者に明らかであろう。例えば、特定用途向けＩ
Ｃ(すなわちＡＳＩＣ)上に高性能疑似線形フレーム・バ
ッファ・メモリ・マッピング論理を実施することことが
できる。

【００５６】本発明には、例として次のような実施様態
が含まれる。 （１）フレーム・バッファの線形アドレス指定を行う方
法であって、各々が基底アドレスとして知られる下限値
を含む複数の関連する値および関連する１つの物理メモ
リ・セクションを有する複数のセクションに、１つのア
ドレス空間セクションを分割するステップと、上記物理
メモリ・セクションの各々に１つの物理メモリ・オフセ
ット記述子を割り当てるステップと、上記複数の値およ
び上記物理メモリ・オフセット記述子をテーブルに書き
込むステップと、１つのアドレスを上記アドレス空間セ
クションの各々と比較して該アドレスが関連する上記ア
ドレス空間セクションに対応するアドレス区域を決定す
ることによって上記複数の値および上記物理メモリ・オ
フセット記述子の１つを上記テーブルから選択するステ
ップと、ローカル・アドレスを作成するため上記アドレ
スから上記基底アドレスを減算するステップと、上記ロ
ーカル・アドレスおよび上記複数の値のうちの１つに基
づいて、上記物理メモリにおける１つの位置を計算する
ステップと、上記計算した位置および上記物理メモリ・
オフセット記述子をメモリ・コントローラに供給するス
テップと、を含むフレーム・バッファ線形アドレス指定
方法。（２）上記アドレス空間セクションが仮想線形メ
モリである、上記（１）に記載のフレーム・バッファ線
形アドレス指定方法。

【００５７】（３）１つの仮想線形アドレスを受け取る
ステップと、上記仮想線形アドレスを物理アドレスに変
換するステップと、を含む、フレーム・バッファのアド
レス指定を行う方法。 （４）各々が基底アドレスとして知られる下限値を含む
複数の関連する値および関連する１つの物理メモリ・セ
クションを有する複数のセクションに、１つのアドレス
空間セクションを分割するステップと、上記物理メモリ
・セクションの各々に１つの物理メモリ・オフセット記
述子を割り当てるステップと、上記複数の値および上記
物理メモリ・オフセット記述子をテーブルに書き込むス
テップと、１つのアドレスを上記アドレス空間セクショ
ンの各々と比較して該アドレスが関連する上記アドレス
空間セクションに対応するアドレス区域を決定すること
によって上記複数の値および上記物理メモリ・オフセッ
ト記述子の１つを上記テーブルから選択するステップ
と、ローカル・アドレスを作成するため上記アドレスか
ら上記基底アドレスを減算するステップと、上記ローカ
ル・アドレスおよび上記複数の値のうちの１つに基づい
て、上記物理メモリにおける１つの位置を計算するステ
ップと、上記計算した位置および上記物理メモリ・オフ
セット記述子をメモリ・コントローラに供給するステッ
プと、を更に含む、上記（３）に記載のフレーム・バッ
ファ・アドレス指定方法。

【００５８】（５）フレーム・バッファの線形アドレス
指定を行う装置であって、アドレス空間における１バイ
トのアドレスに対応し、基底アドレスとして知られる下
限および関連する１つの物理メモリ・セクションを有す
るアドレス区域を決定するように構成される論理機構
と、バイト幅値および上記基底アドレスを上記アドレス
区域に関連づけるように構成される論理機構と、物理メ
モリ・オフセット記述子を上記物理メモリの各セクショ
ンに関連づけるように構成される論理機構と、ローカル
・アドレスを供給するため、上記アドレスから上記基底
アドレスを減算するように構成される論理機構と、上記
ローカル・アドレスを上記バイト幅で除算するように構
成される論理機構と、上記ローカル・アドレスおよび上
記バイト幅値に基づいて上記アドレスに関連する上記物
理メモリ内アドレスを計算するように構成される論理機
構と、物理メモリ内の上記アドレスおよび上記物理メモ
リ・オフセット記述子に基づいて物理アドレスを計算す
るように構成される論理機構と、を備えるフレーム・バ
ッファ線形アドレス指定装置。

【００５９】（６）上記バイト幅値がテーブルから選択
される、上記（５）に記載のフレーム・バッファ線形ア
ドレス指定装置。 （７）アドレス区域を決定する上記論理機構が複数の比
較器を含む、上記（５）に記載のフレーム・バッファ線
形アドレス指定装置。 （８）アドレス区域を決定する上記論理機構が１つの比
較器および１つのループ・カウンタを含む、上記（５）
に記載のフレーム・バッファ線形アドレス指定装置。 （９）上記アドレス区域がテーブルから選択される、上
記（５）に記載のフレーム・バッファ線形アドレス指定
装置。 （１０）仮想線形アドレスを物理アドレスに変換するよ
うに構成される論理機構を備えるフレーム・バッファ・
アドレス指定装置。

【００６０】

【発明の効果】本発明の仮想線形フレーム・バッファ・
アドレス指定論理機構によって、線形アドレス指定方式
を維持しながら、同一プログラムにおいて異なるフレー
ム・バッファ・サイズの使用が可能とされるので、メモ
リ・マッピングの効率が向上する。

【図面の簡単な説明】

【図１】複数セクションに分割された２ＭＢメモリ・セ
クションを示すブロック図である。

【図２】(Ａ)は１メモリ・ページに描出されるプリミテ
ィブおよびピクセルの位置を示すブロック図であり、
(Ｂ)は図１の複数メモリ・ページに描出されるプリミテ
ィブおよびピクセルの位置を示すブロック図である。

【図３】は、矩形２次元アレイに配列された図１のバッ
ファのブロック図である。

【図４】(Ａ)は６４０バイト幅、(Ｂ)は８００バイト幅
をそれぞれ有するバッファのブロック図である。

【図５】仮想フレーム・バッファ・メモリ割り当てを示
すブロック図である。

【図６】本発明の仮想線形フレーム・バッファ・アドレ
ス指定論理を含むグラフィック・プロセッサ・システム
のブロック図である。

【図７】図６の仮想線形フレーム・バッファ・アドレス
指定論理の装置を示すブロック図である。

【図８】図７の仮想線形フレーム・バッファ・アドレス
指定論理装置の代替実施形態を示すブロック図である。

【図９】図５の仮想線形フレーム・バッファ・アドレス
指定論理の動作を示す流れ図である。

【符号の説明】

１１ アドレス空間 １２，１４，１６ 物理メモリ・セクション ５６ 物理メモリ １００ 仮想線形フレーム・バッファ・アドレス
指定論理 １０１ 線形アドレス １０２ 比較器 １１０ テーブル １１２ アドレス区域 １１４ バイト幅 １１７ 物理アドレス・オフセット記述子 １２１ 基底アドレス １２２ ローカル・アドレス

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06T 1/60 G06F 12/00 - 12/06

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】線形アドレスをＸ、Ｙアドレスに変換する
   ことによってフレーム・バッファを線形アドレス指定す
   る方法であって、 線形アドレスをフレーム・バッファに供給するステップ
   と、 １つのアドレス空間セクションを複数のセクションに分
   割するステップと、前記複数のセクションのそれぞれに、該セクションのア
   ドレス区域およびバイト幅値を関連づけるステップであ
   って、該アドレス区域は、該アドレス区域の下限を示す
   基底アドレスを有するステップと、 前記複数のセクションのそれぞれに関連づけられる 物理
   メモリ・セクションに、オフセット記述子を割り当てる
   ステップと、前記アドレス区域、バイト幅値および オフセット記述子
   をテーブルに配置するステップと、前記供給された線形アドレスを、前記アドレス区域のそ
   れぞれと比較することによって、該線形アドレスが含ま
   れるセクションを求めるステップと、 前記求めたセクションに関連付けられたアドレス区域の
   基底アドレス、バイト幅値、およびオフセット記述子
   を、 前記テーブルから選択するステップと、 前記選択された基底アドレスを前記線形アドレスから減
   算して、ローカル線形アドレスを求めるステップと、 前記ローカル線形アドレスおよび前記選択されたバイト
   幅値に基づいて、前記物理メモリにおけるＸ、Ｙ位置を
   演算するステップと、 前記線形アドレスに対応する物理アドレスを演算するメ
   モリ・コントローラに、前記Ｘ、Ｙ位置および前記選択
   されたオフセット記述子を供給するステップと、 を含む前記線形アドレス指定方法。
2. 【請求項２】線形アドレスをＸ、Ｙアドレスに変換する
   ことによってフレーム・バッファを線形アドレス指定す
   る装置であって、１つのアドレス空間セクションは複数
   のセクションに分割され、該複数のセクションのそれぞ
   れに、該セクションのアドレス区域およびバイト幅値
   と、物理メモリ・セクションとが関連付けられ、該物理
   メモリ・セクションに、物理アドレス・オフセット記述
   子が関連付け られ、該アドレス区域は、該アドレス区域
   の下限を示す基底アドレスを有しており、 フレーム・バッファに供給される線形アドレスと、前記供給された線形アドレスと、前記アドレス区域のそ
   れぞれとを比較することによって、該線形アドレスが含
   まれるセクションを求める論理手段と、 前記求めたセクションに関連付けられたアドレス区域の
   基底アドレス、バイト幅値、および物理アドレス・オフ
   セット記述子を選択する論理手段と、 前記選択された基底アドレスを前記線形アドレスから減
   算して、ローカル線形アドレスを求める論理手段と、 前記ローカル線形アドレスおよび前記選択されたバイト
   幅値に基づいて、前記線形アドレスに関連する前記物理
   メモリにおけるＸ、Ｙアドレスを演算する論理手段と、 前記物理メモリにおけるＸ、Ｙアドレスおよび前記選択
   された物理アドレス・オフセット記述子に基づいて、物
   理アドレスを演算する論理手段と、 を含む前記線形アドレス指定装置。
3. 【請求項３】線形アドレスをＸ、Ｙアドレスに変換する
   ことによってフレーム・バッファを線形アドレス指定す
   るプログラムを格納するコンピュータ読み取り可能媒体
   であって、該プログラムは、 線形アドレスをフレーム・バッファに供給し、 １つのアドレス空間セクションを複数のセクションに分
   割し、 前記複数のセクションのそれぞれに、該セクションのア
   ドレス区域およびバイト幅値を関連づけ、該アドレス区
   域は、該アドレス区域の下限を示す基底アドレスを有し
   ており、 前記複数のセクションのそれぞれに関連づけられる 物理
   メモリ・セクションに、オフセット記述子を割り当て、前記アドレス区域、バイト幅値および オフセット記述子
   をテーブルに配置し、前記供給された線形アドレスを、前記アドレス区域のそ
   れぞれと比較することによって、該線形アドレスが含ま
   れるセクションを求め、 前記求めたセクションに関連付けられたアドレス区域の
   基底アドレス、バイト 幅値、およびオフセット記述子
   を、 前記テーブルから選択し、前記選択された 基底アドレスを前記線形アドレスから減
   算して、ローカル線形アドレスを求め、 前記ローカル線形アドレスおよび前記選択されたバイト
   幅値に基づいて、前記物理メモリにおけるＸ、Ｙ位置を
   演算し、 前記線形アドレスに対応する物理アドレスを演算するメ
   モリ・コントローラに、前記Ｘ、Ｙ位置および前記選択
   されたオフセット記述子を供給する、よう構成されたロ
   ジックを含む、コンピュータ読み取り可能媒体。