JP3393884B2 - Frequency synthesizer - Google Patents

Frequency synthesizer

Info

Publication number
JP3393884B2
JP3393884B2 JP31041792A JP31041792A JP3393884B2 JP 3393884 B2 JP3393884 B2 JP 3393884B2 JP 31041792 A JP31041792 A JP 31041792A JP 31041792 A JP31041792 A JP 31041792A JP 3393884 B2 JP3393884 B2 JP 3393884B2
Authority
JP
Japan
Prior art keywords
circuit
buffer
buffer circuit
frequency synthesizer
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31041792A
Other languages
Japanese (ja)
Other versions
JPH06164385A (en
Inventor
卓 初鹿野
健次 福邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP31041792A priority Critical patent/JP3393884B2/en
Publication of JPH06164385A publication Critical patent/JPH06164385A/en
Application granted granted Critical
Publication of JP3393884B2 publication Critical patent/JP3393884B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は周波数シンセサイザに係
り、特に通信機機に使用する高速キャリア切り換えの周
波数シンセサイザに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a frequency synthesizer, and more particularly to a high frequency carrier switching frequency synthesizer used in a communication device.

【0002】[0002]

【従来の技術】従来、キャリア切り換え時間が数十μs
ec以下の通信機器に用いられる周波数シンセサイザを
実現する場合、一般的なPLL回路1系統の周波数シン
セサイザでは実現が難しい。このため、図5に示すよう
に2系統のPLL回路1、2を切換スイッチ3により切
り換えて出力する構成としていた。
2. Description of the Related Art Conventionally, carrier switching time is several tens of μs.
When realizing a frequency synthesizer used for communication equipment of ec or less, it is difficult to realize with a general frequency synthesizer of one PLL circuit system. Therefore, as shown in FIG. 5, the two-system PLL circuits 1 and 2 are switched by the change-over switch 3 and output.

【0003】しかし、高周波帯において、前述の構成の
シンセサイザを用いると切換スイッチ3が理想的な切換
スイッチとして動作せず、切換スイッチ3のオフ時にお
いても片側の入力信号が漏れてきて出力されてしまう。
この漏れは、シンセサイザのスプリアスとなり性能上の
不具合となっていた。具体的には2GHzでの切換スイ
ッチの漏れは−25dB程にもなる。この切換スイッチ
3のアイソレーション(絶縁)特性を図6に示す。図6
では、横軸に周波数を、縦軸に絶縁レベルを示してお
り、周波数が高くなるほど切換スイッチ3の絶縁レベル
が小さくなることを示しており、高周波になると、切換
スイッチ3を通る信号の漏れが大きくなることが分か
る。
However, in the high frequency band, when the synthesizer having the above-mentioned configuration is used, the changeover switch 3 does not operate as an ideal changeover switch, and even when the changeover switch 3 is off, an input signal on one side leaks out and is output. I will end up.
This leak was a spurious of the synthesizer and was a performance defect. Specifically, the leakage of the changeover switch at 2 GHz is about -25 dB. FIG. 6 shows the isolation characteristic of the changeover switch 3. Figure 6
Shows the frequency on the horizontal axis and the insulation level on the vertical axis, indicating that the insulation level of the changeover switch 3 decreases as the frequency increases, and at high frequencies, the leakage of the signal passing through the changeover switch 3 occurs. You can see it grows.

【0004】[0004]

【発明が解決しようとする課題】上述のように、従来の
周波数シンセサイザでは2系統のPLL回路の切り換え
に使用する切換スイッチが高周波帯ではオフ時の漏れが
多いためシンセサイザ出力においてスプリアスとなって
しまうという問題があった。
As described above, in the conventional frequency synthesizer, the changeover switch used for changing over the two PLL circuits has a lot of leakage when turned off in the high frequency band, which causes spurious at the output of the synthesizer. There was a problem.

【0005】そこで、本発明はこの問題点に鑑みてなさ
れたもので、2系統のPLL回路と、該2系統のPLL
回路の各出力を選択的に切り換えるスイッチとを有して
なる周波数シンセサイザにおいて、切換スイッチオフ時
の漏れが少ない周波数シンセサイザを提供することを目
的とする。
Therefore, the present invention has been made in view of this problem, and it is a two-system PLL circuit and the two-system PLL circuit.
An object of the present invention is to provide a frequency synthesizer having a switch for selectively switching each output of the circuit, in which a leak is small when the changeover switch is off.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するた
め、本発明は、第1のPLL回路と、第2のPLL回路
と、前記第1のPLL回路の出力と前記第2のPLL回
路の出力とを選択的に切り換える切換スイッチとを有す
る周波数シンセサイザにおいて、前記第1のPLL回路
と前記切換スイッチとの間に接続された第1のバッファ
回路と、前記第2のPLL回路と前記切換スイッチとの
間に接続された第2のバッファ回路と、前記第1のバッ
ファ回路に電源を供給する第1の電源スイッチと、前記
第1の電源スイッチから独立して設けられ、前記第2の
バッファ回路に電源を供給する第2の電源スイッチとを
具備し、前記切換スイッチにより前記第1のバッファ回
路の出力が選択されている場合は、前記第2の電源スイ
ッチにより前記第2のバッファ回路の電源をオフにし、
前記切換スイッチにより前記第2のバッファ回路の出力
が選択されている場合は、前記第1の電源スイッチによ
り前記第1のバッファ回路の電源をオフにすることを特
徴とする。ここで、前記第1のバッファ回路および前記
第2のバッファ回路は、それぞれ1または複数のバッフ
ァ増幅器からなることを特徴とする。また、前記第1の
バッファ回路および前記第2のバッファ回路は、それぞ
れ逓倍器からなることを特徴とする。また、前記第1の
バッファ回路および前記第2のバッファ回路は、それぞ
れバッファ増幅器および逓倍器の組み合わせからなるこ
とを特徴とする。
In order to achieve the above object, the present invention provides a first PLL circuit, a second PLL circuit, an output of the first PLL circuit, and a second PLL circuit. A frequency synthesizer having a changeover switch for selectively changing between an output and a first buffer circuit connected between the first PLL circuit and the changeover switch, the second PLL circuit and the changeover switch. A second buffer circuit connected between the first buffer circuit and the second buffer circuit, a first power switch for supplying power to the first buffer circuit, and a second buffer circuit provided independently of the first power switch. A second power switch for supplying power to the circuit, and when the output of the first buffer circuit is selected by the changeover switch, the second power switch switches the second power switch to the second power switch. Turn off the buffer circuit,
When the output of the second buffer circuit is selected by the changeover switch, the power supply of the first buffer circuit is turned off by the first power supply switch. Here, each of the first buffer circuit and the second buffer circuit includes one or a plurality of buffer amplifiers. The first buffer circuit and the second buffer circuit each include a multiplier. Further, the first buffer circuit and the second buffer circuit are each composed of a combination of a buffer amplifier and a multiplier.

【0007】[0007]

【作用】本発明の周波数シンセサイザにおいては、第1
のPLL回路と切換スイッチとの間に第1のバッファ回
路を接続するとともに、第2のPLL回路と切換スイッ
チとの間に第2のバッファ回路を接続し、第1のバッフ
ァ回路および第2のバッファ回路にそれぞれ独立に電源
を供給する第1の電源スイッチと第2の電源スイッチと
を設け、切換スイッチにより第1のバッファ回路の出力
が選択されている場合は、第2の電源スイッチにより第
2のバッファ回路の電源をオフにし、切換スイッチによ
り前記第2のバッファ回路の出力が選択されている場合
は、第1の電源スイッチにより第1のバッファ回路の電
源をオフにする。このような構成によると、第1のバッ
ファ回路と第2のバッファ回路とを電源回路および制御
回路の両者において完全に分離することができ、これに
より、スイッチの切り換えに際しての第2のPLL回路
の出力の第1のPLL回路の出力への漏れおよび第1の
PLL回路の出力の第2のPLL回路の出力への漏れを
有効に減少させることができる。
In the frequency synthesizer of the present invention, the first
The first buffer circuit is connected between the PLL circuit and the changeover switch, and the second buffer circuit is connected between the second PLL circuit and the changeover switch, and the first buffer circuit and the second buffer circuit are connected. When the output of the first buffer circuit is selected by the changeover switch, a first power supply switch and a second power supply switch for independently supplying power to the buffer circuit are provided. When the output of the second buffer circuit is selected by the changeover switch and the power supply of the second buffer circuit is turned off, the power supply of the first buffer circuit is turned off by the first power supply switch. With such a configuration, the first buffer circuit and the second buffer circuit can be completely separated in both the power supply circuit and the control circuit, whereby the second PLL circuit at the time of switching the switches can be separated. The leakage of the output to the output of the first PLL circuit and the leakage of the output of the first PLL circuit to the output of the second PLL circuit can be effectively reduced.

【0008】[0008]

【実施例】図1は本発明の周波数シンセサイザの一実施
例を示すブロック図である。
1 is a block diagram showing an embodiment of a frequency synthesizer of the present invention.

【0009】図1で、1、2はPLL回路、3は切換ス
イッチ、4、5はPLL回路1、PLL回路2のバッフ
ァ回路である。また、10、12はバッファ回路4、5
の電源、11、13は電源10、12の電源スイッチで
ある。
In FIG. 1, 1 and 2 are PLL circuits, 3 is a changeover switch, and 4 and 5 are buffer circuits of the PLL circuits 1 and 2. Further, 10 and 12 are buffer circuits 4 and 5.
, 11 and 13 are power switches of the power sources 10 and 12.

【0010】PLL回路1、PLL回路2は常時オン状
態となっていて別々のキャリア周波数を設定している。
4、5はバッファ回路で例えば緩衝増幅器などで構成さ
れる。 また、このバッファ回路4、5はPLL回路
1、2、切換スイッチ3とは独立して電源がオン、オフ
できるものである。
The PLL circuit 1 and the PLL circuit 2 are always on and set to different carrier frequencies.
Numerals 4 and 5 are buffer circuits, which are composed of, for example, buffer amplifiers. The buffer circuits 4 and 5 can be turned on and off independently of the PLL circuits 1 and 2 and the changeover switch 3.

【0011】図1の周波数シンセサイザにおいて、PL
L回路1側を出力する場合、最初に電源スイッチ11を
オンしてバッファ回路4の電源10をオンにするととも
に、電源スイッチ13をオフしてバッファ回路5の電源
12をオフとする。これにより使用しないPLL回路2
の出力の漏れは、バッファ回路5によってかなり少なく
なる。次に切換スイッチ3でPLL回路1側に切り換え
る。これによりPLL回路1側出力がシンセサイザ出力
となるが、この時、PLL回路2側の出力はバッファ回
路5の電源オフ時のアイソレーションと切換スイッチ3
のアイソレーションの合成分だけの漏れとなる。従っ
て、PLL回路2側の出力の漏れはかなり少なくなり、
周波数シンセサイザとしてのスプリアスも低減できる。
In the frequency synthesizer shown in FIG.
When outputting the L circuit 1 side, first, the power switch 11 is turned on to turn on the power supply 10 of the buffer circuit 4, and the power switch 13 is turned off to turn off the power supply 12 of the buffer circuit 5. As a result, the PLL circuit 2 not used
The leakage of the output of is significantly reduced by the buffer circuit 5. Next, the changeover switch 3 is switched to the PLL circuit 1 side. As a result, the output of the PLL circuit 1 side becomes the synthesizer output. At this time, the output of the PLL circuit 2 side is the isolation when the power supply of the buffer circuit 5 is off and the changeover switch 3
The leakage is only the combined amount of isolation. Therefore, the leakage of the output on the PLL circuit 2 side is considerably reduced,
Spurious as a frequency synthesizer can also be reduced.

【0012】次に本発明の周波数シンセサイザの他の実
施例をそれぞれ図2、図3、図4に示す。
Next, other embodiments of the frequency synthesizer of the present invention are shown in FIGS. 2, 3 and 4, respectively.

【0013】なお、図2、図3、図4の周波数シンセサ
イザにおいて電源、電源スイッチは便宜上図示してない
が、あるものとして以下、説明する。
Although the power supply and the power supply switch are not shown for convenience in the frequency synthesizers of FIGS. 2, 3 and 4, they will be described below as being present.

【0014】図2は、図1に示す周波数シンセサイザに
おけるバッファ回路4、5にそれぞれバッファ回路6、
7を付加してそれぞれ2段構成にしたものであり、より
信号の漏れを小さくすることができる。
FIG. 2 shows the buffer circuits 6 and 5 in the buffer circuits 4 and 5 in the frequency synthesizer shown in FIG.
7 is added to form a two-stage configuration, so that signal leakage can be further reduced.

【0015】図3はPLL回路1、2の後にバッファ機
能を有する逓倍回路8、9を設けたもので、周波数シン
セサイザの出力周波数としてはPLL1、PLL2のそ
れぞれN倍の周波数とするものである。この場合、PL
L回路1、2の出力を使用しない片側の信号の漏れを小
さくするということは同じであるが、逓倍回路8、9が
あるために、バッファ回路4、5の電源オフ時のアイソ
レーションがより大きくとれ信号の漏れが小さくなる。
FIG. 3 is a circuit in which multiplication circuits 8 and 9 having a buffer function are provided after the PLL circuits 1 and 2, and the output frequency of the frequency synthesizer is N times that of PLL1 and PLL2. In this case, PL
It is the same that the leakage of the signal on one side that does not use the outputs of the L circuits 1 and 2 is reduced, but since the multiplier circuits 8 and 9 are provided, the isolation of the buffer circuits 4 and 5 when the power is off is more improved. It is large and the signal leakage is small.

【0016】図4は、図3に示す周波数シンセサイザに
おける逓倍回路8、9の前にバッファ回路4、5をそれ
ぞれを設けたもので更に信号の漏れを小さくできるもの
である。
FIG. 4 is a circuit in which buffer circuits 4 and 5 are provided before the frequency multiplying circuits 8 and 9 in the frequency synthesizer shown in FIG. 3 to further reduce signal leakage.

【0017】上述のように本実施例によれば、高速キャ
リア切り換えが可能で、かつスプリアス性能が良好な周
波数シンセサイザを実現できる。
As described above, according to this embodiment, it is possible to realize a frequency synthesizer capable of high-speed carrier switching and good spurious performance.

【0018】また、現在、移動通信システムにおいても
ディジタル化が進んでおり、特に時分割多重方式の場合
には高速で送受切り換えを行う必要があり、これに用い
られる周波数シンセサイザを実現する場合にも容易に利
用できる。
Further, at present, the digitalization is progressing also in the mobile communication system, and particularly in the case of the time division multiplexing system, it is necessary to switch the transmission and reception at high speed, and even when the frequency synthesizer used for this is realized. Easily available.

【0019】[0019]

【発明の効果】上述のように、本発明の周波数シンセサ
イザにおいては、2つのPLL回路と切換スイッチの間
にバッファ回路を設けてこのバッファ回路の電源をオ
ン、オフすることによって切換スイッチオフ時の漏れを
より小さくすることができ、シンセサイザのスプリアス
性能を極端に劣化させることがない。
As described above, in the frequency synthesizer of the present invention, the buffer circuit is provided between the two PLL circuits and the changeover switch, and the power supply of this buffer circuit is turned on and off, whereby the changeover switch is turned off. The leakage can be made smaller and the spurious performance of the synthesizer is not significantly deteriorated.

【0020】このため、高速キャリア切り換えが可能
で、かつスプリアス性能が良好な周波数シンセサイザを
実現できる。
Therefore, it is possible to realize a frequency synthesizer capable of high-speed carrier switching and good spurious performance.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の周波数シンセサイザの一実施例を示す
ブロック図。
FIG. 1 is a block diagram showing an embodiment of a frequency synthesizer of the present invention.

【図2】本発明の周波数シンセサイザの他の実施例を示
すブロック図。
FIG. 2 is a block diagram showing another embodiment of the frequency synthesizer of the present invention.

【図3】本発明の周波数シンセサイザの他の実施例を示
すブロック図。
FIG. 3 is a block diagram showing another embodiment of the frequency synthesizer of the present invention.

【図4】本発明の周波数シンセサイザの他の実施例を示
すブロック図。
FIG. 4 is a block diagram showing another embodiment of the frequency synthesizer of the present invention.

【図5】従来の周波数シンセサイザのブロック図。FIG. 5 is a block diagram of a conventional frequency synthesizer.

【図6】アイソレーション(絶縁)特性を示す図。FIG. 6 is a diagram showing isolation (insulation) characteristics.

【符号の説明】[Explanation of symbols]

1 PLL回路 2 PLL回路 3 切換スイッチ 4 バッファ回路 5 バッファ回路 6 バッファ回路 7 バッファ回路 8 逓倍回路 9 逓倍回路 10 電源 11 電源スイッチ 12 電源 13 電源スイッチ 1 PLL circuit 2 PLL circuit 3 Changeover switch 4 buffer circuit 5 buffer circuit 6 buffer circuit 7 Buffer circuit 8 multiplication circuit 9 multiplication circuit 10 power supplies 11 Power switch 12 power supplies 13 Power switch

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平1−314435(JP,A) 特開 平4−160908(JP,A) 実開 平3−120133(JP,U)   ─────────────────────────────────────────────────── ─── Continued front page       (56) Reference JP-A-1-314435 (JP, A)                 JP-A-4-160908 (JP, A)                 Actual Kaihei 3-120133 (JP, U)

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 第1のPLL回路と、第2のPLL回路
と、前記第1のPLL回路の出力と前記第2のPLL回
路の出力とを選択的に切り換える切換スイッチとを有す
る周波数シンセサイザにおいて、 前記第1のPLL回路と前記切換スイッチとの間に接続
された第1のバッファ回路と、 前記第2のPLL回路と前記切換スイッチとの間に接続
された第2のバッファ回路と、 前記第1のバッファ回路に電源を供給する第1の電源ス
イッチと、 前記第1の電源スイッチから独立して設けられ、前記第
2のバッファ回路に電源を供給する第2の電源スイッチ
とを具備し、前記切換スイッチにより前記第1のバッフ
ァ回路の出力が選択されている場合は、前記第2の電源
スイッチにより前記第2のバッファ回路の電源をオフに
し、前記切換スイッチにより前記第2のバッファ回路の
出力が選択されている場合は、前記第1の電源スイッチ
により前記第1のバッファ回路の電源をオフにすること
を特徴とする周波数シンセサイザ。
1. A frequency synthesizer having a first PLL circuit, a second PLL circuit, and a changeover switch for selectively switching the output of the first PLL circuit and the output of the second PLL circuit. A first buffer circuit connected between the first PLL circuit and the changeover switch, a second buffer circuit connected between the second PLL circuit and the changeover switch, A first power switch that supplies power to the first buffer circuit; and a second power switch that is provided independently of the first power switch and that supplies power to the second buffer circuit. When the output of the first buffer circuit is selected by the changeover switch, the power supply of the second buffer circuit is turned off by the second power supply switch, and the changeover switch is turned on. Wherein when the output has been selected a second buffer circuit, a frequency synthesizer, characterized in that to turn off the power source of the first buffer circuit by the first power supply switch by.
【請求項2】 前記第1のバッファ回路および前記第2
のバッファ回路は、それぞれ1または複数のバッファ増
幅器からなることを特徴とする請求項1記載の周波数シ
ンセサイザ。
2. The first buffer circuit and the second buffer circuit
2. The frequency synthesizer according to claim 1, wherein each of the buffer circuits comprises one or a plurality of buffer amplifiers.
【請求項3】 前記第1のバッファ回路および前記第2
のバッファ回路は、それぞれ逓倍器からなることを特徴
とする請求項1記載の周波数シンセサイザ。
3. The first buffer circuit and the second buffer circuit
2. The frequency synthesizer according to claim 1, wherein each of the buffer circuits comprises a multiplier.
【請求項4】 前記第1のバッファ回路および前記第2
のバッファ回路は、それぞれバッファ増幅器および逓倍
器の組み合わせからなることを特徴とする請求項1記載
の周波数シンセサイザ。
4. The first buffer circuit and the second buffer circuit
2. The frequency synthesizer according to claim 1, wherein each of the buffer circuits comprises a combination of a buffer amplifier and a multiplier.
JP31041792A 1992-11-19 1992-11-19 Frequency synthesizer Expired - Fee Related JP3393884B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31041792A JP3393884B2 (en) 1992-11-19 1992-11-19 Frequency synthesizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31041792A JP3393884B2 (en) 1992-11-19 1992-11-19 Frequency synthesizer

Publications (2)

Publication Number Publication Date
JPH06164385A JPH06164385A (en) 1994-06-10
JP3393884B2 true JP3393884B2 (en) 2003-04-07

Family

ID=18005008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31041792A Expired - Fee Related JP3393884B2 (en) 1992-11-19 1992-11-19 Frequency synthesizer

Country Status (1)

Country Link
JP (1) JP3393884B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011244279A (en) * 2010-05-19 2011-12-01 Advantest Corp Pll frequency synthesizer

Also Published As

Publication number Publication date
JPH06164385A (en) 1994-06-10

Similar Documents

Publication Publication Date Title
US5276914A (en) Dual-mode transceiver that switches out a large insertion loss filter during transmission
KR100813463B1 (en) Reciever for multi band
JPH06152467A (en) Radio communication equipment
EP0896425B1 (en) Receiving apparatus for digital broadcasting
JP2005244826A (en) High-frequency circuit apparatus
KR20010037266A (en) N-Way High Isolation Power Splitter / Combiner
JP3393884B2 (en) Frequency synthesizer
JP2000049646A (en) Radio circuit equipment
JP3090152B2 (en) Transceiver
US20030054779A1 (en) Voltage controlled attenuator for multi-band and multi-mode transmitter and method thereof
JPH0653753A (en) Power amplifier
JP2823508B2 (en) High frequency stage selection amplifier circuit
JP2000353927A (en) Amplifier
JPH1188003A (en) Distribution/combination device
JPH05252074A (en) Transmitter-receiver
JPH04341026A (en) Tdma system radio communication equipment
JP2000049627A (en) Fully individuated short wave transmitter and its transmission power switching method
JPH066258A (en) Frequency synthsizer device
JP2984593B2 (en) Oscillation circuit switching method and apparatus
JPH05335975A (en) Radio transmitter
US20020022457A1 (en) Transmission and receiption device for mobile radio
JPH10190513A (en) Synthesizer for radio equipment
JP2001345653A (en) High frequency switch circuit
JP2000244342A (en) Transmission circuit
JPH1070439A (en) Receiver

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080131

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090131

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100131

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110131

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110131

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110131

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120131

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees