JP3374133B2 - Display device - Google Patents
Display deviceInfo
- Publication number
- JP3374133B2 JP3374133B2 JP2001084408A JP2001084408A JP3374133B2 JP 3374133 B2 JP3374133 B2 JP 3374133B2 JP 2001084408 A JP2001084408 A JP 2001084408A JP 2001084408 A JP2001084408 A JP 2001084408A JP 3374133 B2 JP3374133 B2 JP 3374133B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- transistor
- display device
- gate
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、発光素子に供給す
る電流を制御する薄膜トランジスタ（Thin FilmTransis
tor：以下、「ＴＦＴ」と称する。）を備えた表示装置
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor that controls a current supplied to a light emitting element.
tor: Hereinafter referred to as "TFT". ) Related to the display device.
【０００２】[0002]
【従来の技術】近年、エレクトロルミネッセンス（Elec
tro Luminescence：以下、「ＥＬ」と称する。）素子を
用いたＥＬ表示装置が、ＣＲＴやＬＣＤに代わる表示装
置として注目されている。2. Description of the Related Art In recent years, electroluminescence (Elec
tro Luminescence: Hereinafter referred to as "EL". ) EL display devices using elements are receiving attention as display devices replacing CRTs and LCDs.
【０００３】また、そのＥＬ素子を駆動させるスイッチ
ング素子として薄膜トランジスタ（Thin Film Transist
or：以下、「ＴＦＴ」と称する。）を備えたＥＬ表示装
置も研究開発されている。A thin film transistor (Thin Film Transistor) is used as a switching element for driving the EL element.
or: Hereinafter referred to as "TFT". ) Has also been researched and developed.
【０００４】図２に一般的なＥＬ表示装置の等価回路図
を示す。FIG. 2 shows an equivalent circuit diagram of a general EL display device.
【０００５】図２に示すように、ＥＬ表示パネルは絶縁
性基板１０上に、走査信号を供給する垂直側ドライバ８
０に接続された複数の走査信号線８１と、データ信号を
供給する水平側ドライバ９０から出力されるサンプリン
グパルスのタイミングに応じてサンプリングトランジス
タＳＰ１，・・・，ＳＰｋ，ＳＰｋ+1，・・・，ＳＰｎ
がオンし、データ入力線９２のデータ信号Ｓｉｇが供給
される複数のデータ信号線９１とが配置されている。ま
たそれらの両信号線８１，９１の交差部近傍には、それ
らの両信号線８１，９１に接続されたスイッチング用Ｔ
ＦＴ３０と、そのスイッチング用ＴＦＴ３０に接続され
た素子駆動用ＴＦＴ４０と、この素子駆動用ＴＦＴ４０
に印加された電圧に応じて素子駆動電源線１００から電
流を供給されて発光する有機ＥＬ素子６０が配置されて
いる。As shown in FIG. 2, the EL display panel has an insulating substrate 10 and a vertical driver 8 for supplying a scanning signal.
, A plurality of scanning signal lines 81 connected to 0, and sampling transistors SP1, ..., SPk, SPk + 1 ,. , SPn
Is turned on, and a plurality of data signal lines 91 to which the data signal Sig of the data input line 92 is supplied are arranged. In the vicinity of the intersection of the two signal lines 81 and 91, the switching T connected to the two signal lines 81 and 91 is connected.
FT30, element driving TFT40 connected to the switching TFT30, and this element driving TFT40
An organic EL element 60 that emits light by being supplied with a current from the element driving power supply line 100 according to the voltage applied to the element is arranged.
【０００６】また、ＴＦＴ３０とＴＦＴ４０の間には保
持容量７０が設けられ、その一方の電極７１はＴＦＴ３
０のソース１１ｓに接続されており、他方の電極７２は
各表示画素２００において共通の電位が印加されてい
る。A storage capacitor 70 is provided between the TFT 30 and the TFT 40, and one electrode 71 of the storage capacitor 70 is provided in the TFT 3.
0 is connected to the source 11s, and the other electrode 72 is applied with a common potential in each display pixel 200.
【０００７】また、水平側ドライバ９０には、水平側ス
タートパルスＳＴＨ等のタイミング信号等が供給され、
また垂直側ドライバ８０には垂直側スタートパルス等の
タイミング信号等が供給される。The horizontal driver 90 is supplied with timing signals such as a horizontal start pulse STH,
The vertical driver 80 is supplied with a timing signal such as a vertical start pulse.
【０００８】更に、各ドライバ８０，９０には、それぞ
れのドライバを駆動させるための駆動電圧Ｈvdd，Ｖvdd
が供給される。この駆動電圧Ｈvdd，Ｖvddによって、各
ドライバを構成するシフトレジスタが駆動することにな
る。Further, the drivers 80 and 90 have driving voltages Hvdd and Vvdd for driving the respective drivers.
Is supplied. The drive voltages Hvdd and Vvdd drive the shift register that constitutes each driver.
【０００９】ここで、スタート信号に基づいて、水平側
ドライバ９０から順次サンプリングパルスが出力され、
このサンプリングパルスに応じてサンプリングトランジ
スタＳＰがオンしデータ入力線９２のデータ信号Ｖdata
1がデータ信号線９１に供給される。また、ゲート信号
がゲート信号線８１から第１のＴＦＴ３０のゲート１３
に入力され、第１のＴＦＴ３０がオンする。それによっ
てデータ信号がＴＦＴ３０のソース１１ｓに流れ、その
ときの電圧Ｖdata2が第２のＴＦＴ４０のゲート４３に
印加され、第２のＴＦＴ４０はオンして、ゲート電圧Ｖ
data2に応じて、素子駆動電源線１００から電流がＥＬ
素子６０に流れてＥＬ素子６０が発光する。Here, sampling pulses are sequentially output from the horizontal driver 90 based on the start signal,
In response to this sampling pulse, the sampling transistor SP is turned on and the data signal Vdata on the data input line 92 is output.
1 is supplied to the data signal line 91. In addition, the gate signal is transmitted from the gate signal line 81 to the gate 13 of the first TFT 30.
Then, the first TFT 30 is turned on. Thereby, the data signal flows to the source 11s of the TFT 30, the voltage Vdata2 at that time is applied to the gate 43 of the second TFT 40, the second TFT 40 is turned on, and the gate voltage V
According to data2, the current from element drive power line 100 is EL
It flows into the element 60, and the EL element 60 emits light.
【００１０】ここで、ＴＦＴをスイッチング用及び素子
駆動用として備えた有機ＥＬ表示装置について説明す
る。Here, an organic EL display device equipped with TFTs for switching and driving elements will be described.
【００１１】図３はこの有機ＥＬ表示装置の表示画素付
近を示す平面図を示し、図４（ａ）に図３中のＡ−Ａ線
に沿った断面図を示し、図４（ｂ）に図３中のＢ−Ｂ線
に沿った断面図を示す。FIG. 3 is a plan view showing the vicinity of display pixels of this organic EL display device, FIG. 4 (a) is a sectional view taken along the line AA in FIG. 3, and FIG. FIG. 4 is a sectional view taken along line BB in FIG. 3.
【００１２】図３に示すように、ゲート信号線８１とデ
ータ信号線９１とに囲まれた領域に表示画素が形成され
ている。両信号線の交差部付近にはスイッチング用の第
１のＴＦＴ３０が備えられており、そのＴＦＴ３０のソ
ース１１ｓは後述の保持容量電極線５４との間で容量を
なす容量電極５５を兼ねるとともに、ＥＬ素子駆動用の
第２のＴＦＴ４０のゲート４３に接続されている。第２
のＴＦＴのソース４１ｓは有機ＥＬ素子６０の陽極６１
Ｒに接続され、他方のドレイン４１ｄは有機ＥＬ素子６
０に供給される電流源である素子駆動電源線１００に接
続されている。As shown in FIG. 3, display pixels are formed in a region surrounded by the gate signal line 81 and the data signal line 91. A first TFT 30 for switching is provided near the intersection of both signal lines, and the source 11s of the TFT 30 also serves as a capacitance electrode 55 that forms a capacitance with a storage capacitance electrode line 54, which will be described later. It is connected to the gate 43 of the second TFT 40 for driving the device. Second
The source 41s of the TFT is the anode 61 of the organic EL element 60.
The other drain 41d connected to R is the organic EL element 6
It is connected to the element drive power supply line 100 which is a current source supplied to 0.
【００１３】また、ＴＦＴの付近には、ゲート信号線８
１と並行に保持容量電極線５４が配置されている。この
保持容量電極線５４はクロム等から成っており、ゲート
絶縁膜１２を介してＴＦＴ３０のソース１１ｓと接続さ
れた容量電極５５との間で電荷を蓄積して容量を成して
いる。この保持容量は、第２のＴＦＴ４０のゲート電極
４３に印加される電圧を保持するために設けられてい
る。A gate signal line 8 is provided near the TFT.
The storage capacitor electrode line 54 is arranged in parallel with the electrode 1. The storage capacitor electrode line 54 is made of chrome or the like and accumulates charges between the source 11s of the TFT 30 and the connected capacitor electrode 55 via the gate insulating film 12 to form a capacitor. The storage capacitor is provided to hold the voltage applied to the gate electrode 43 of the second TFT 40.
【００１４】図４に示すように、有機ＥＬ表示装置は、
ガラスや合成樹脂などから成る基板又は導電性を有する
基板あるいは半導体基板等の基板１０上に、ＴＦＴ及び
有機ＥＬ素子を順に積層形成して成る。As shown in FIG. 4, the organic EL display device is
A TFT and an organic EL element are sequentially laminated on a substrate 10 such as a substrate made of glass or synthetic resin, a substrate having conductivity, or a semiconductor substrate.
【００１５】まず、スイッチング用のＴＦＴである第１
のＴＦＴ３０について説明する。First, a first switching TFT
The TFT 30 will be described.
【００１６】図４（ａ）に示すように、石英ガラス、無
アルカリガラス等からなる絶縁性基板１０上に、ＣＶＤ
法等を用いて成膜した非晶質シリコン膜（ａ−Ｓｉ膜）
にレーザ光を照射して多結晶化して、能動層である多結
晶シリコン膜（ｐ−Ｓｉ膜）１１とする。そのｐ−Ｓｉ
膜１１上にゲート絶縁膜１２が積層されている。そして
その上に、クロム（Ｃｒ）、モリブデン（Ｍｏ）などの
高融点金属からなるゲート電極１３を兼ねた走査信号線
８１、保持容量線５４及び素子駆動電源線１００が形成
されている。As shown in FIG. 4A, CVD is performed on an insulating substrate 10 made of quartz glass, non-alkali glass or the like.
Amorphous silicon film (a-Si film) formed by using the method
Is irradiated with laser light to be polycrystallized to form a polycrystal silicon film (p-Si film) 11 which is an active layer. The p-Si
A gate insulating film 12 is laminated on the film 11. Then, a scanning signal line 81 which also functions as the gate electrode 13 made of a refractory metal such as chromium (Cr) or molybdenum (Mo), a storage capacitor line 54 and an element driving power supply line 100 are formed thereon.
【００１７】そして、ゲート絶縁膜１２、ゲート電極１
３、素子駆動電源線１００及び保持容量電極線５４上の
全面には、ＳｉＯ2膜、ＳｉＮ膜及びＳｉＯ2膜の順に積
層された層間絶縁膜１４が形成されており、能動層の第
１領域であるドレイン１１ｄに対応して設けたコンタク
トホールにＡｌ等の金属を充填したドレイン電極１５が
設けられる。なお、データ信号線９１がこのドレイン電
極１５を兼用している。また、能動層の第２領域である
ソース１１ｓもドレイン領域１１ｄと同様に不純物イオ
ンを注入して形成されている。更に全面に有機樹脂から
成り表面を平坦にする平坦化絶縁膜１６が形成されてい
る。Then, the gate insulating film 12 and the gate electrode 1
3. The interlayer insulating film 14 in which a SiO 2 film, a SiN film, and a SiO 2 film are laminated in this order is formed on the entire surface of the element driving power supply line 100 and the storage capacitor electrode line 54, and the first region of the active layer is formed. The drain electrode 15 in which a metal such as Al is filled is provided in the contact hole provided corresponding to the drain 11d. The data signal line 91 also serves as the drain electrode 15. Further, the source 11s, which is the second region of the active layer, is also formed by implanting impurity ions similarly to the drain region 11d. Further, a flattening insulating film 16 made of an organic resin for flattening the surface is formed on the entire surface.
【００１８】次に、有機ＥＬ素子の駆動用のＴＦＴであ
る第２のＴＦＴ４０について説明する。Next, the second TFT 40 which is a TFT for driving the organic EL element will be described.
【００１９】図４（ｂ）に示すように、石英ガラス、無
アルカリガラス等からなる絶縁性基板１０上に、第１の
ＴＦＴ３０の能動層と同時に形成したｐ−Ｓｉ膜からな
る能動層４１、ゲート絶縁膜１２及びＣｒ、Ｍｏなどの
高融点金属からなるゲート電極４３が順に形成されてお
り、能動層４１には、チャネル４１ｃと、このチャネル
４１ｃの両側に能動層の第１領域であるドレイン４１ｄ
及び能動層の第２領域であるソース４１ｓが設けられて
いる。そして、能動層４１及びゲート絶縁膜１２上の全
面に、ＳｉＯ2膜、ＳｉＮ膜及びＳｉＯ2膜の順に積層さ
れた層間絶縁膜１４を形成し、ドレイン４１ｄに対応し
て設けたコンタクトホールにＡｌ等の金属を充填して駆
動電源Ｐvddに接続された素子駆動電源線１００が配置
されている。更に全面に例えば有機樹脂から成り表面を
平坦にする平坦化絶縁膜１６を備えている。そして、そ
の平坦化絶縁膜１６のソース４１ｓに対応した位置にコ
ンタクトホールが形成されており、このコンタクトホー
ルを介してソース４１ｓとコンタクトしたＩＴＯ（Indi
um Tin Oxide）から成る透明電極、即ち有機ＥＬ素子の
陽極６１を平坦化絶縁膜１６上に設けている。As shown in FIG. 4B, an active layer 41 made of a p-Si film is formed simultaneously with the active layer of the first TFT 30 on the insulating substrate 10 made of quartz glass, alkali-free glass or the like. A gate insulating film 12 and a gate electrode 43 made of a refractory metal such as Cr or Mo are sequentially formed. The active layer 41 has a channel 41c and a drain which is a first region of the active layer on both sides of the channel 41c. 41d
And a source 41s that is the second region of the active layer. Then, the interlayer insulating film 14 in which the SiO 2 film, the SiN film, and the SiO 2 film are laminated in this order is formed on the entire surface of the active layer 41 and the gate insulating film 12, and Al is formed in the contact hole provided corresponding to the drain 41 d. An element driving power supply line 100 filled with a metal such as the above and connected to the driving power supply Pvdd is arranged. Further, a flattening insulating film 16 made of, for example, an organic resin and having a flat surface is provided on the entire surface. Then, a contact hole is formed in the flattening insulating film 16 at a position corresponding to the source 41 s, and the ITO (Indi
um Tin Oxide), that is, a transparent electrode, that is, an anode 61 of an organic EL element is provided on the planarization insulating film 16.
【００２０】有機ＥＬ素子６０は、ＩＴＯ等の透明電極
から成る陽極６１、後述するような発光素子層６６、マ
グネシウム・インジウム合金などからなる陰極６７がこ
の順で積層形成されている。発光素子層６６は例えば、
ＭＴＤＡＴＡ（4,4,4-tris(3-methylphenylphenylamin
o)triphenylamine）などから成る第１ホール輸送層６
２、及びＴＰＤ（N,N-diphenyl-N,N-di(3-methylpheny
l) -1,1-biphenyl-4,4-diamine）などからなる第２ホー
ル輸送層６３、キナクリドン（Quinacridone）誘導体を
含むＢｅｂｑ2（bis(10-hydr oxybenzo[h]quinolinato)
beryllium）などから成る発光層６４及びＢｅｂｑ2など
から成る電子輸送層６５からなる。なお、陽極６１のエ
ッジと陰極６７との短絡を防止するために絶縁膜６８が
形成されている。有機ＥＬ素子６０は一例として以上の
ような構成であり、この有機ＥＬ素子６０が実質的に表
示画素（発光領域）を成している。In the organic EL element 60, an anode 61 made of a transparent electrode such as ITO, a light emitting element layer 66 to be described later, and a cathode 67 made of magnesium-indium alloy are laminated in this order. The light emitting element layer 66 is, for example,
MTDATA (4,4,4-tris (3-methylphenylphenylamin
o) First hole transport layer 6 composed of triphenylamine)
2, and TPD (N, N-diphenyl-N, N-di (3-methylpheny
l) second hole transport layer 63 composed of -1,1-biphenyl-4,4-diamine) and Bebq2 (bis (10-hydroxyoxybenzo [h] quinolinato) containing a quinacridone derivative
a light emitting layer 64 made of beryllium) and an electron transport layer 65 made of Bebq2. An insulating film 68 is formed to prevent a short circuit between the edge of the anode 61 and the cathode 67. The organic EL element 60 is configured as described above as an example, and the organic EL element 60 substantially constitutes a display pixel (light emitting region).
【００２１】また有機ＥＬ素子は、陽極から注入された
ホールと、陰極から注入された電子とが発光層の内部で
再結合し、発光層を形成する有機分子を励起して励起子
が生じる。この励起子が放射失活する過程で発光層から
光が放たれ、この光が透明な陽極から透明絶縁基板を介
して外部へ放出されて発光する。Further, in the organic EL element, holes injected from the anode and electrons injected from the cathode are recombined inside the light emitting layer to excite organic molecules forming the light emitting layer to generate excitons. Light is emitted from the light emitting layer during the process of radiation deactivation of the excitons, and the light is emitted from the transparent anode to the outside through the transparent insulating substrate.
【００２２】ここで、図２に示した各ドライバ８０，９
０を駆動するための駆動電圧Ｈvdd，Ｖvdd、及び素子駆
動電源Ｐvddを発生させるための電源回路３００につい
て説明する。Here, the drivers 80 and 9 shown in FIG.
A power supply circuit 300 for generating drive voltages Hvdd and Vvdd for driving 0 and an element drive power supply Pvdd will be described.
【００２３】図５に、従来の電源回路のブロック図を示
す。FIG. 5 shows a block diagram of a conventional power supply circuit.
【００２４】同図に示すように、電源回路３００は、各
ドライバ８０，９０を駆動するための駆動電圧Ｈvdd，
Ｖvddを発生するドライバ駆動電圧発生回路３２０、及
び素子駆動電圧Ｐvddを発生する素子駆動電圧発生回路
３３０とから成っている。各駆動電圧発生回路３２０，
３３０は、ＤＣ／ＤＣコンバータから成っており、電源
３１０の電圧、例えば１５Ｖの電圧を１２Ｖにする。As shown in the figure, the power supply circuit 300 has a driving voltage Hvdd, for driving the drivers 80, 90.
It is composed of a driver drive voltage generation circuit 320 which generates Vvdd and an element drive voltage generation circuit 330 which generates an element drive voltage Pvdd. Each drive voltage generation circuit 320,
Reference numeral 330 is a DC / DC converter, and makes the voltage of the power supply 310, for example, 15V, 12V.
【００２５】この各駆動電圧発生回路３２０，３３０の
電圧が、それぞれ両ドライバ８０，９０、及び素子駆動
電源線１００に供給される。The voltages of the drive voltage generating circuits 320 and 330 are supplied to the drivers 80 and 90 and the element drive power supply line 100, respectively.
【００２６】[0026]
【発明が解決しようとする課題】ところが、従来のＥＬ
表示装置においては、この表示装置の使用を止めるため
に表示装置をオフにした際に、電源回路３００について
は電源３１０及び回路３２０，３３０を停止するだけで
あり、素子駆動電圧Ｐvddよりも先に第２のＴＦＴ４０
のゲートに印加される電圧Ｖdata2が下がると、第２の
ＴＦＴ４０による制御ができないのに、電源線１００か
らＥＬ素子６０に瞬間的に多大な電流が流れてしまい、
有機ＥＬ素子６０の発光層６６の劣化を招いてしまうと
いう欠点があった。However, the conventional EL
In the display device, when the display device is turned off in order to stop the use of the display device, the power supply circuit 300 only stops the power supply 310 and the circuits 320 and 330, and the device drive voltage Pvdd is set earlier. Second TFT 40
When the voltage Vdata2 applied to the gate of the device decreases, a large amount of current instantaneously flows from the power supply line 100 to the EL element 60, although it cannot be controlled by the second TFT 40.
There is a drawback that the light emitting layer 66 of the organic EL element 60 is deteriorated.
【００２７】そこで本発明は、上記の従来の欠点に鑑み
て為されたものであり、表示装置のオフ時に瞬間的にＥ
Ｌ素子が多大に発光してしまい、発光層の劣化を招くこ
とを防止できる表示装置を提供することを目的とする。Therefore, the present invention has been made in view of the above-mentioned conventional drawbacks, and E is instantaneously generated when the display device is turned off.
An object of the present invention is to provide a display device capable of preventing the L element from emitting a large amount of light and degrading the light emitting layer.
【００２８】[0028]
【課題を解決するための手段】本発明の表示装置は、複
数のゲート信号線に走査信号を供給する垂直ドライバ
と、前記複数のゲート信号に交差した複数のドレイン信
号線にデータ信号を供給する水平ドライバと、該両信号
線の交差部近傍に該両信号線に接続したスイッチング素
子と、該スイッチング素子に接続された発光素子と、該
発光素子に電流を供給する素子駆動電源線とを備えた表
示装置であって、前記両ドライバを駆動する電圧の該両
ドライバへの供給を停止する前に、前記素子駆動電源線
への電圧の供給を停止するシーケンス回路を備えたもの
である。A display device of the present invention supplies a vertical driver for supplying a scanning signal to a plurality of gate signal lines and a data signal to a plurality of drain signal lines intersecting with the plurality of gate signals. A horizontal driver, a switching element connected to the signal lines near the intersection of the signal lines, a light emitting element connected to the switching element, and an element drive power supply line for supplying a current to the light emitting element The display device further comprises a sequence circuit for stopping the supply of the voltage to the element driving power supply line before stopping the supply of the voltage for driving the both drivers to the both drivers.
【００２９】また、上述の表示装置は、前記スイッチン
グ素子は、第１及び第２のスイッチング素子から成って
おり、該第１のスイッチング素子の能動層の第１領域は
前記データ信号線に、ゲートは前記走査信号線に、能動
層の第２領域は前記第２のスイッチング素子のゲートに
それぞれ接続されており、前記第２のスイッチング素子
の能動層の第１領域は前記素子駆動電源線に、能動層の
第２領域は前記発光素子の一方の電極に接続されている
表示装置である。Further, in the above-described display device, the switching element is composed of first and second switching elements, and the first region of the active layer of the first switching element is connected to the data signal line and the gate. Is connected to the scanning signal line, the second region of the active layer is connected to the gate of the second switching element, and the first region of the active layer of the second switching element is connected to the element drive power line. The second region of the active layer is a display device connected to one electrode of the light emitting element.
【００３０】さらに、上述の表示装置は、前記シーケン
ス回路は、前記両ドライバを駆動する電圧の該両ドライ
バへの供給後に、前記素子駆動電源線への電圧を供給す
る表示装置である。Further, the above-mentioned display device is a display device in which the sequence circuit supplies the voltage for driving the both drivers to the both drivers and then supplies the voltage to the element driving power source line.
【００３１】さらにまた、上述の表示装置は、前記シー
ケンス回路は、第１及び第２のトランジスタ、第１及び
第２の抵抗、及び前記第１のトランジスタと前記第２の
トランジスタとを接続した第３の抵抗を備え、前記第１
のトランジスタのエミッタは素子駆動電源発生回路に接
続された前記第１の抵抗に、ベースは電源に、コレクタ
はグランドに接続されており、前記第２のトランジスタ
のエミッタは前記両ドライバを駆動する駆動電源発生回
路に接続された前記第２の抵抗に、ベースは前記第１の
トランジスタのエミッタに接続された第３の抵抗及び一
方をグランドに接続した容量の他方に、コレクタはグラ
ンドに接続されている表示装置である。Furthermore, in the above-mentioned display device, the sequence circuit has first and second transistors, first and second resistors, and a first and second transistors connected to each other. 3 resistance, the first
The emitter of the transistor is connected to the first resistor connected to the element drive power supply generation circuit, the base is connected to the power supply, and the collector is connected to the ground. The emitter of the second transistor drives the both drivers. The base is connected to the second resistor connected to the power generation circuit, the base is connected to the third resistor connected to the emitter of the first transistor and the other of the capacitors connected to the ground, and the collector is connected to the ground. Display device.
【００３２】また、上述の表示装置は、前記発光素子
は、エレクトロルミネッセンス素子である表示装置であ
る。Further, the above display device is a display device in which the light emitting element is an electroluminescence element.
【００３３】[0033]
【発明の実施の形態】本発明の表示装置について以下に
説明する。なお、有機ＥＬ表示装置に本発明を採用した
場合について示すが、表示パネルは図２に示した回路構
成と同じであるので表示パネルについての説明は省略す
る。BEST MODE FOR CARRYING OUT THE INVENTION The display device of the present invention will be described below. Although the present invention is applied to the organic EL display device, the display panel has the same circuit configuration as that shown in FIG. 2, and therefore the description of the display panel is omitted.
【００３４】図１に、本発明の表示装置の電源回路の回
路図を示す。FIG. 1 shows a circuit diagram of a power supply circuit of the display device of the present invention.
【００３５】同図に示すように、電源回路３００は、電
源３１０に接続され垂直ドライバ８０及び水平ドライバ
９０を駆動するための電圧を発生させるドライバ駆動電
圧発生回路３２２と、同じく電源３１０に接続され発光
素子を駆動させる素子駆動電圧発生回路３３２と、シー
ケンシャル回路３５０とを有する。As shown in the figure, the power supply circuit 300 is also connected to the power supply 310 and a driver drive voltage generation circuit 322 for generating a voltage for driving the vertical driver 80 and the horizontal driver 90, and is also connected to the power supply 310. It has an element drive voltage generation circuit 332 for driving a light emitting element and a sequential circuit 350.
【００３６】シーケンシャル回路３５０は、第１のトラ
ンジスタＱ１及び第２のトランジスタＱ２、並びに抵抗
Ｒ１，Ｒ２，Ｒ３及び容量Ｃ１から成っている。第１及
び第２のトランジスタＱ１，Ｑ２はいずれも本実施の形
態においてはＰＮＰトランジスタで構成されている。The sequential circuit 350 comprises a first transistor Q1 and a second transistor Q2, resistors R1, R2, R3 and a capacitor C1. Both the first and second transistors Q1 and Q2 are PNP transistors in this embodiment.
【００３７】第１のトランジスタＱ１は、そのエミッタ
が、素子駆動電源発生回路３３２に接続された第１の抵
抗Ｒ１に、ベースが電源３１０に、コレクタがグランド
に接続されている。The emitter of the first transistor Q1 is connected to the first resistor R1 connected to the element driving power supply generation circuit 332, the base is connected to the power supply 310, and the collector is connected to the ground.
【００３８】また、第２のトランジスタＱ２は、そのエ
ミッタが、水平及び垂直ドライバを駆動するドライバ駆
動電圧発生回路３２２に接続された第２の抵抗Ｒ２に接
続されており、ベースは、第１のトランジスタＱ１のエ
ミッタに第３の抵抗Ｒ３を介して接続され、またグラン
ドとの間に設けられた容量Ｃ１に接続されており、コレ
クタはグランドに接続されている。The emitter of the second transistor Q2 is connected to the second resistor R2 connected to the driver drive voltage generation circuit 322 for driving the horizontal and vertical drivers, and the base of the second transistor Q2 is connected to the first resistor R2. It is connected to the emitter of the transistor Q1 via a third resistor R3, is also connected to a capacitor C1 provided between the transistor Q1 and the ground, and the collector is connected to the ground.
【００３９】表示装置をオンして電源から電圧を表示装
置に供給すると、図１の電源回路３００から電圧Ｈvd
d，Ｖvddが図２において説明した両ドライバ８０，９０
に供給されて両ドライバ８０，９０が駆動状態になると
ともに、素子駆動電源線１００に素子を駆動するための
電圧Ｐvddが印加された状態となる。例えば、電源３１
０の電圧は２０Ｖであり、そのときのドライバ駆動電圧
Ｈvdd，Ｖvddは１５Ｖ、素子駆動電圧Ｐvddは１２Ｖで
ある。When the display device is turned on and a voltage is supplied from the power supply to the display device, the voltage Hvd from the power supply circuit 300 shown in FIG.
d and Vvdd are both drivers 80 and 90 described in FIG.
Is supplied to the device driving power supply line 100 and the voltage Pvdd for driving the device is applied to the device driving power supply line 100. For example, the power source 31
The voltage of 0 is 20V, the driver drive voltages Hvdd and Vvdd at that time are 15V, and the element drive voltage Pvdd is 12V.
【００４０】この駆動状態となった両ドライバ８０，９
０には、スタートパルスＳＴＨ，ＳＴＶ等の表示を行う
のに必要な各信号が入力される。Both drivers 80 and 9 in this driving state
Each signal necessary for displaying the start pulses STH, STV, etc. is input to 0.
【００４１】そして、スタートパルスＳＴＨに基づくサ
ンプリングパルスに応じてサンプリングトランジスタＳ
Ｐ１，・・・，ＳＰk，ＳＰk+1，・・・，ＳＰｎが順に
オンしデータ入力線９２のデータ信号Ｖdata1が各デー
タ信号線９１に供給される。また、スタートパルスＳＴ
Ｖに基づいてゲート信号がゲート信号線８１から第１の
ＴＦＴ３０のゲート１３に入力され、第１のＴＦＴ３０
がオンする。それによってデータ信号がＴＦＴ３０のソ
ース１１ｓに流れ、そのときの電圧Ｖdata2が第２のＴ
ＦＴ４０のゲート４３に印加され、第２のＴＦＴ４０の
ゲートがオンしその電圧Ｖdata2に応じて、素子駆動電
源線１００の電流がＥＬ素子６０に流れてＥＬ素子６０
が発光する。Then, in response to the sampling pulse based on the start pulse STH, the sampling transistor S
, SPk, SPk + 1, ..., SPn are sequentially turned on, and the data signal Vdata1 of the data input line 92 is supplied to each data signal line 91. Also, the start pulse ST
A gate signal based on V is input from the gate signal line 81 to the gate 13 of the first TFT 30, and the first TFT 30
Turns on. As a result, the data signal flows to the source 11s of the TFT 30, and the voltage Vdata2 at that time is the second T
It is applied to the gate 43 of the FT 40, the gate of the second TFT 40 is turned on, and the current of the element driving power supply line 100 flows to the EL element 60 in accordance with the voltage Vdata2 of the EL element 60.
Emits light.
【００４２】ここで、図１において表示装置をオンした
場合の電源回路３００の動作について説明する。The operation of the power supply circuit 300 when the display device is turned on in FIG. 1 will be described.
【００４３】装置をオンさせることにより、まず電源３
１０がオンし、発生した電源電圧が素子駆動電圧発生回
路３３２、ドライバ駆動電圧発生回路３２２及び第１の
トランジスタＱ１のベースに供給される。By turning on the device, first, the power source 3
10 is turned on, and the generated power supply voltage is supplied to the element drive voltage generation circuit 332, the driver drive voltage generation circuit 322, and the base of the first transistor Q1.
【００４４】素子駆動電圧発生回路３３２に電圧が供給
されると、素子駆動電圧Ｐvddが発生して、素子駆動電
源線１００に供給される。When a voltage is supplied to the element drive voltage generation circuit 332, an element drive voltage Pvdd is generated and supplied to the element drive power supply line 100.
【００４５】また、ドライバ駆動電圧発生回路３２２に
電圧が供給されると、ドライバ駆動電圧Ｈvdd，Ｖvddが
発生して、両ドライバ８０，９０に供給される。When a voltage is supplied to the driver drive voltage generation circuit 322, driver drive voltages Hvdd and Vvdd are generated and supplied to both drivers 80 and 90.
【００４６】上述のように、第１のトランジスタＱ１は
ＰＮＰトランジスタであるので電源３１０がオンしても
オンしない。As described above, since the first transistor Q1 is a PNP transistor, it does not turn on even when the power supply 310 turns on.
【００４７】従って、電源３１０がオンすると、素子駆
動電圧発生回路３３２から、素子駆動電圧Ｐvddが素子
駆動電源線１００に供給されるとともに、ドライバ駆動
電圧発生回路３２２が、ドライバ駆動電圧Ｈvdd，Ｖvdd
を発生して、両ドライバ８０，９０に供給される。Therefore, when the power supply 310 is turned on, the element drive voltage generation circuit 332 supplies the element drive voltage Pvdd to the element drive power supply line 100, and the driver drive voltage generation circuit 322 causes the driver drive voltages Hvdd and Vvdd.
Is generated and supplied to both drivers 80 and 90.
【００４８】次に、図１において、表示装置をオフした
場合の電源回路３００の動作について説明する。Next, referring to FIG. 1, the operation of the power supply circuit 300 when the display device is turned off will be described.
【００４９】装置のオフにより、まず電源３１０がオフ
されると、素子駆動電圧発生回路３３２、ドライバ駆動
電圧発生回路３２２がオフする。When the power supply 310 is turned off by turning off the device, the element drive voltage generation circuit 332 and the driver drive voltage generation circuit 322 are turned off.
【００５０】電源３１０がオフすると、第１のトランジ
スタＱ１のベースが「ロウ(Low)」電圧になるため、第
１のトランジスタＱ１はオンする。すると、素子駆動電
源線１００に印加されていた素子駆動電圧Ｐvddに応じ
た電流は、第１の抵抗Ｒ１及び第１のトランジスタＱ１
のエミッタ−コレクタ間を介してグランドに流れ出る。
このとき、第１の抵抗Ｒ１及び容量Ｃ２によって決まる
時定数の調整によりトランジスタＱ１の動作後、素子駆
動電源電圧Ｐvddが低下するタイミングを所望のタイミ
ングに制御する。When the power supply 310 is turned off, the base of the first transistor Q1 becomes a "low" voltage, so that the first transistor Q1 is turned on. Then, the current according to the element driving voltage Pvdd applied to the element driving power supply line 100 is the first resistor R1 and the first transistor Q1.
Flows to the ground through the emitter-collector of the.
At this time, by adjusting the time constant determined by the first resistor R1 and the capacitance C2, the timing at which the element drive power supply voltage Pvdd drops after the operation of the transistor Q1 is controlled to a desired timing.
【００５１】また、電源３１０がオフされることによ
り、第１のトランジスタＱ１がオンすることでこのトラ
ンジスタＱ１のエミッタ電位が低下し、このエミッタに
接続された第３の抵抗Ｒ３を介して接続された第２のト
ランジスタＱ２のベースには、「Low」電位が印加され
ることになるため、第２のトランジスタＱ２はオンす
る。それによって、両ドライバ８０，９０にドライバ駆
動電圧Ｈvdd、Ｖvddを供給する電源ライから第２の抵抗
Ｒ２及び第２のトランジスタＱ２のエミッタからコレク
タを介してグランドに電流が流れる。このとき、第２の
抵抗Ｒ２及び容量Ｃ３によって決まる時定数の調整によ
り、トランジスタＱ２の動作後、ドライバ駆動電圧Ｈvd
d、Ｖvddが低下するタイミングを所望のタイミングに制
御する。When the power source 310 is turned off, the first transistor Q1 is turned on, and the emitter potential of the transistor Q1 is lowered, and the transistor Q1 is connected via the third resistor R3 connected to this emitter. Since the "Low" potential is applied to the base of the second transistor Q2, the second transistor Q2 is turned on. As a result, a current flows from the power supply line that supplies the driver drive voltages Hvdd and Vvdd to the drivers 80 and 90 to the ground through the second resistor R2 and the emitter of the second transistor Q2 through the collector. At this time, by adjusting the time constant determined by the second resistor R2 and the capacitance C3, after the operation of the transistor Q2, the driver drive voltage Hvd
The timing when d and Vvdd decrease is controlled to a desired timing.
【００５２】このように、電源３１０をオフした場合に
は、まず第１のトランジスタＱ１がオンし、その後に第
２のトランジスタＱ２がオンすることになる。即ち、ま
ず、第１のトランジスタＱ１がオンすることにより素子
駆動電源線１００に印加された電荷が第１のトランジス
タＱ１を介してグランドに流れる。第１のトランジスタ
Ｑ１がオンした後に、第３の抵抗Ｒ３、容量Ｃ１等に応
じて決まる期間が経過すると第２のトランジスタＱ２が
オンすることにより両ドライバ８０，９０に印加された
電荷が第２のトランジスタＱ２を介してグランドに流れ
る。As described above, when the power supply 310 is turned off, the first transistor Q1 is first turned on, and then the second transistor Q2 is turned on. That is, first, when the first transistor Q1 is turned on, the electric charge applied to the element driving power supply line 100 flows to the ground via the first transistor Q1. After the first transistor Q1 is turned on, a second transistor Q2 is turned on after a lapse of a period determined by the third resistor R3, the capacitance C1, etc., so that the electric charges applied to both drivers 80, 90 are changed to the second charge. Flows to the ground through the transistor Q2.
【００５３】このように、まず素子駆動電圧Ｐvddの供
給が停止し、その後にドライバ駆動電圧Ｈvdd，Ｖvddの
供給が停止される。従って、第２のＴＦＴ４０のゲート
４３への電圧印加の停止前に、素子駆動電源線１００へ
の電圧の供給を停止することができる。Thus, the supply of the element drive voltage Pvdd is stopped first, and then the supply of the driver drive voltages Hvdd and Vvdd is stopped. Therefore, the supply of the voltage to the element driving power supply line 100 can be stopped before the voltage application to the gate 43 of the second TFT 40 is stopped.
【００５４】以上のように、上述の有機ＥＬ素子６０を
有する表示装置において、本実施の形態では、装置のオ
フ時にはまずこの有機ＥＬ素子６０に第２ＴＦＴ４０を
介して電流を供給する素子駆動電源電圧Ｐvddがオフ制
御される。従って、第２のＴＦＴ４０がオン状態で、先
に各有機ＥＬ素子６０に流れる電流が停止し、その後ド
ライバ電源がオフされることにより第１のＴＦＴ３０及
び第２のＴＦＴ４０がオフされる。As described above, in the display device having the organic EL element 60 described above, in the present embodiment, when the device is turned off, first, an element drive power supply voltage for supplying a current to the organic EL element 60 via the second TFT 40. Pvdd is controlled off. Therefore, when the second TFT 40 is on, the current flowing through each organic EL element 60 is stopped first, and then the driver power supply is turned off, so that the first TFT 30 and the second TFT 40 are turned off.
【００５５】このような順番で表示装置をオフすること
により、装置のオフ時に有機ＥＬ素子６０，特に発光素
子層６６への多大な電流が流れることを防止できるた
め、発光素子層６６ひいては有機ＥＬ素子６０の劣化を
防止することができる。By turning off the display device in this order, a large amount of current can be prevented from flowing to the organic EL element 60, particularly the light emitting element layer 66 when the device is turned off. Therefore, the light emitting element layer 66, and thus the organic EL element. It is possible to prevent the deterioration of the element 60.
【００５６】なお、以上の説明において、装置のオン時
には、ドライバへの電源電圧Ｈvdd,Ｖvddの供給開始タ
イミングと、素子駆動電源線への電源電圧Ｐvddの供給
開始タイミングについては、ほぼ同時であるものとして
いる。しかし、本発明はこれに限定されるものではな
く、シーケンス回路３５０はドライバの電源電圧を供給
してから、素子駆動電源線へ電源電圧Ｐvddを供給して
も良い。In the above description, when the device is turned on, the supply start timing of the power supply voltages Hvdd and Vvdd to the driver and the supply start timing of the power supply voltage Pvdd to the element drive power supply line are almost the same. I am trying. However, the present invention is not limited to this, and the sequence circuit 350 may supply the power supply voltage Pvdd to the element drive power supply line after supplying the driver power supply voltage.
【００５７】[0057]
【発明の効果】本発明の表示装置によれば、表示装置を
オフした際に、発光素子に瞬間的に多大な電流が流れて
しまい、発光素子の劣化を招くことを防止できる表示装
置を得ることができる。According to the display device of the present invention, when the display device is turned off, a large amount of current is momentarily applied to the light emitting element to prevent deterioration of the light emitting element. be able to.
【図１】本発明の表示装置の駆動回路図である。FIG. 1 is a drive circuit diagram of a display device of the present invention.
【図２】一般的なＥＬ表示装置の回路図である。FIG. 2 is a circuit diagram of a general EL display device.
【図３】一般的なＥＬ表示装置の表示画素近傍の平面図
である。FIG. 3 is a plan view in the vicinity of display pixels of a general EL display device.
【図４】図３のＡ−Ａ線及びＢ−Ｂ線に沿ったＥＬ表示
装置の断面図である。4 is a cross-sectional view of the EL display device taken along the line AA and the line BB in FIG.
【図５】従来の表示装置の駆動回路図である。FIG. 5 is a drive circuit diagram of a conventional display device.
１０ 絶縁性基板 １１ｓ 第１のＴＦＴのソース １１ｄ 第１のＴＦＴのドレイン １３ 第１のＴＦＴのゲート ３０ 第１のＴＦＴ ４０ 第２のＴＦＴ ４１ｓ 第２のＴＦＴのソース ４１ｄ 第２のＴＦＴのドレイン ４３ 第２のＴＦＴのゲート ６０ ＥＬ素子 ６１ 陽極 ６２ 陰極 ６６ 発光素子層 ８０ ゲートドライバ ８１ ゲート信号線 ９０ ドレインドライバ ９１ データ信号線 ９２ データ入力線 ２００ 表示画素 ３００ 電源回路 ３２２ ドライバ駆動電圧発生回路 ３３２ 素子駆動電圧発生回路 ３５０ シーケンス回路 Ｑ１ 第１のトランジスタ Ｑ２ 第２のトランジスタ Ｒ１ 第１の抵抗 Ｒ２ 第２の抵抗 Ｒ３ 第３の抵抗 10 Insulating substrate 11s 1st TFT source 11d drain of the first TFT 13 First TFT gate 30 First TFT 40 Second TFT 41s Second TFT source 41d drain of the second TFT 43 Second TFT gate 60 EL element 61 Anode 62 cathode 66 Light emitting element layer 80 gate driver 81 Gate signal line 90 drain driver 91 Data signal line 92 Data input line 200 display pixels 300 power supply circuit 322 Driver drive voltage generation circuit 332 element drive voltage generation circuit 350 sequence circuit Q1 first transistor Q2 Second transistor R1 first resistance R2 second resistance R3 Third resistance
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/30 G09G 3/20 612 G09G 3/20 670 H05B 33/08 H05B 33/14 ─────────────────────────────────────────────────── ─── Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) G09G 3/30 G09G 3/20 612 G09G 3/20 670 H05B 33/08 H05B 33/14
Claims (4)
る垂直ドライバと、前記複数のゲート信号に交差した複
数のドレイン信号線にデータ信号を供給する水平ドライ
バと、該両信号線の交差部近傍に該両信号線に接続した
スイッチング素子と、該スイッチング素子に接続された
発光素子と、該発光素子に電流を供給する素子駆動電源
線とを備えた表示装置であって、前記素子駆動電源線を、前記垂直及び水平ドライバに駆
動電圧を供給する駆動電圧線よりも先に放電する シーケ
ンス回路を備えるとともに、前記スイッチング素子は、
第１及び第２のスイッチング素子から成っており、該第
１のスイッチング素子の能動層の第１領域は前記データ
信号線に、ゲートは前記走査信号線に、能動層の第２領
域は前記第２のスイッチング素子のゲートにそれぞれ接
続されており、前記第２のスイッチング素子の能動層の
第１領域は前記素子駆動電源線に、能動層の第２領域は
前記発光素子の一方の電極に接続されていることを特徴
とする表示装置。1. A vertical driver for supplying a scanning signal to a plurality of gate signal lines, a horizontal driver for supplying a data signal to a plurality of drain signal lines intersecting with the plurality of gate signals, and an intersection of both signal lines. A display device comprising a switching element connected to both of the signal lines, a light emitting element connected to the switching element, and an element drive power supply line for supplying a current to the light emitting element, the element drive power supply Drive the wires to the vertical and horizontal drivers
Rutotomoni includes a Sequence <br/> Nsu circuit discharges prior to the driving voltage line for supplying a dynamic voltage, the switching element,
Is composed of first and second switching elements,
The first region of the active layer of the first switching element is the data
The gate is connected to the signal line, the gate is connected to the scan signal line,
The regions are connected to the gate of the second switching element, respectively.
Of the active layer of the second switching element.
The first region is the device driving power line, and the second region of the active layer is
A display device, which is connected to one electrode of the light emitting element .
を駆動する電圧の該両ドライバへの供給後に、前記素子
駆動電源線への電圧を供給することを特徴とする請求項
１に記載の表示装置。 2. The display device according to claim 1, wherein the sequence circuit supplies a voltage to the element driving power supply line after supplying a voltage for driving the both drivers to the both drivers. .
トランジスタ、第１及び第２の抵抗、及び前記第１のト
ランジスタと前記第２のトランジスタとを接続した第３
の抵抗を備え、前記第１のトランジスタのエミッタは素
子駆動電源発生回路に接続された前記第１の抵抗に、ベ
ースは電源に、コレクタはグランドに接続されており、
前記第２のトランジスタのエミッタは前記両ドライバを
駆動する駆動電源発生回路に接続された前記第２の抵抗
に、ベースは前記第１のトランジスタのエミッタに接続
された第３の抵抗及び一方をグランドに接続した容量の
他方に、コレクタはグランドに接続されていることを特
徴とする請求項１又は２に記載の表示装置。 3. The sequence circuit comprises first and second transistors, first and second resistors, and a third transistor connecting the first transistor and the second transistor.
The emitter of the first transistor is connected to the first resistor connected to the element driving power supply generation circuit, the base is connected to the power supply, and the collector is connected to the ground.
The emitter of the second transistor is the second resistor connected to the drive power supply generation circuit that drives the drivers, and the base is the third resistor connected to the emitter of the first transistor and one is the ground. The display device according to claim 1, wherein the collector is connected to the ground on the other side of the capacitor connected to.
ンス素子であることを特徴とする請求項１乃至３のうち
いずれか１項に記載の表示装置。 Wherein said light emitting element, a display device according to any one of claims 1 to 3, characterized in that the electroluminescent device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001084408A JP3374133B2 (en) | 2000-03-28 | 2001-03-23 | Display device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000088213 | 2000-03-28 | ||
| JP2000-88213 | 2000-03-28 | ||
| JP2001084408A JP3374133B2 (en) | 2000-03-28 | 2001-03-23 | Display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001343931A JP2001343931A (en) | 2001-12-14 |
| JP3374133B2 true JP3374133B2 (en) | 2003-02-04 |
Family
ID=26588537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001084408A Expired - Lifetime JP3374133B2 (en) | 2000-03-28 | 2001-03-23 | Display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3374133B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4498669B2 (en) | 2001-10-30 | 2010-07-07 | 株式会社半導体エネルギー研究所 | Semiconductor device, display device, and electronic device including the same |
| JP4634691B2 (en) * | 2002-10-22 | 2011-02-16 | 東芝モバイルディスプレイ株式会社 | Organic EL display device and organic EL display method |
| US10559644B2 (en) | 2016-05-17 | 2020-02-11 | Samsung Display Co., Ltd. | Display device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57164795A (en) * | 1981-04-02 | 1982-10-09 | Nippon Telegraph & Telephone | Display element driving circuit |
| JPS5984693U (en) * | 1982-11-29 | 1984-06-07 | カシオ計算機株式会社 | Electronics |
| JPS615662U (en) * | 1984-06-15 | 1986-01-14 | 株式会社東芝 | Thermal head protection circuit |
-
2001
- 2001-03-23 JP JP2001084408A patent/JP3374133B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001343931A (en) | 2001-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100420907B1 (en) | Display device | |
| JP4170384B2 (en) | Self-luminous display device | |
| US7019717B2 (en) | Active-matrix display, active-matrix organic electroluminescence display, and methods of driving them | |
| JP4150012B2 (en) | Organic electroluminescence display panel | |
| US6937215B2 (en) | Pixel driving circuit of an organic light emitting diode display panel | |
| JP5356283B2 (en) | Driving method of image display device | |
| US7742024B2 (en) | Element substrate and light emitting device | |
| US8207915B2 (en) | Display device and driving method thereof | |
| US7446742B2 (en) | Light emitting device | |
| KR100675319B1 (en) | Electro Luminescence Panel | |
| US20040256620A1 (en) | Display device and electronic apparatus | |
| US8581805B2 (en) | Display device and driving method thereof | |
| KR20010051698A (en) | Display device | |
| US20100156880A1 (en) | Electro-luminescence display device and driving method thereof | |
| US7180244B2 (en) | Electro-luminescence display device and driving method thereof | |
| US20050140599A1 (en) | Electro-luminescence display device and driving apparatus thereof | |
| JP6043507B2 (en) | Pixel and organic electroluminescent display device using the same | |
| JP3374133B2 (en) | Display device | |
| JP2002299049A (en) | Organic electroluminescence unit | |
| JP2002108251A (en) | Electro-luminescence display device | |
| JP2004341349A (en) | Active matrix type display device | |
| KR20060112992A (en) | Pixel in light emitting display and fabricating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R151 | Written notification of patent or utility model registration |
Ref document number: 3374133 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |