JP3368867B2 - Communication system and communication equipment - Google Patents

Communication system and communication equipment

Info

Publication number
JP3368867B2
JP3368867B2 JP08817899A JP8817899A JP3368867B2 JP 3368867 B2 JP3368867 B2 JP 3368867B2 JP 08817899 A JP08817899 A JP 08817899A JP 8817899 A JP8817899 A JP 8817899A JP 3368867 B2 JP3368867 B2 JP 3368867B2
Authority
JP
Japan
Prior art keywords
data
controller
physical layer
communication
communication device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08817899A
Other languages
Japanese (ja)
Other versions
JP2000286855A (en
Inventor
浩 寺崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP08817899A priority Critical patent/JP3368867B2/en
Publication of JP2000286855A publication Critical patent/JP2000286855A/en
Application granted granted Critical
Publication of JP3368867B2 publication Critical patent/JP3368867B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は通信システム及び通
信機器に係り、特に高速伝送路においてデータを送受信
する通信システム及び通信機器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a communication system and a communication device, and more particularly to a communication system and a communication device for transmitting and receiving data on a high speed transmission line.

【0002】[0002]

【従来の技術】近年、パーソナルコンピュータ等に用い
る中央処理装置(CPU)の性能の向上、グラフィック
チップの高性能化、ネットワークにおける通信情報の大
容量化などに伴い、文字情報だけでなく、画像や音声な
どの情報を複合的に扱った装置やシステムが用いられる
ようになってきた。また、このようなマルチメディア情
報を1つのディジタルインターフェースで実現すること
が可能になってきた。
2. Description of the Related Art In recent years, the performance of central processing units (CPUs) used in personal computers and the like has improved, the performance of graphic chips has increased, and the capacity of communication information in networks has increased. Devices and systems that handle information such as voice in a complex manner have come into use. Further, it has become possible to realize such multimedia information with one digital interface.

【0003】上記のディジタルI/Fバスシステムの一
例として、パーソナルコンピュータやディジタルテレ
ビ、ディジタルビデオテープレコーダー等の電子機器を
1394シリアルバスで接続し、これらの電子機器間で
ディジタルビデオ信号、ディジタルオーディオ信号およ
び制御信号の送受信する通信システムが提案されている
(例えば、特開平10−290237号公報)。
As an example of the above digital I / F bus system, electronic devices such as a personal computer, a digital television and a digital video tape recorder are connected by a 1394 serial bus, and digital video signals and digital audio signals are connected between these electronic devices. A communication system for transmitting and receiving control signals has been proposed (for example, Japanese Patent Laid-Open No. 10-290237).

【0004】この従来の通信システムでは、ノードがシ
リアルバスに対して、受信できる物理層コントローラ
(以下、PHYと呼ぶ)と、リンク層コントローラ(以
下、LINKと呼ぶ)と、中央処理装置(CPU)と、
各種レジスタと、コンフィギュレーションROMと、バ
ッファメモリと、ハードディスクインタフェースと、ハ
ードディスク装置とよりなり、バスの初期化時に自己I
Dパケットと呼ばれるパケットをバスに送出する。
In this conventional communication system, a node can receive a physical layer controller (hereinafter referred to as PHY) on a serial bus, a link layer controller (hereinafter referred to as LINK), and a central processing unit (CPU). When,
It consists of various registers, configuration ROM, buffer memory, hard disk interface, and hard disk device.
A packet called a D packet is sent to the bus.

【0005】ここで、PHYの最大転送速度がLINK
の最大転送速度より速い場合にパケット喪失がおこるた
め、バス初期化時に自己IDパケットに書いてあるPH
Yの最大通信速度情報を見てスピードマップを作成した
後、他のノードのコンフィギュレーションROMを読み
出し、LINKの最大転送速度がPHYの最大転送速度
よりも遅いノードに関連するスピードマップの修正を行
う。
Here, the maximum transfer rate of PHY is LINK.
Packet loss occurs when the transfer rate is faster than the maximum transfer rate of
After creating a speed map by looking at the maximum communication speed information of Y, the configuration ROM of another node is read, and the speed map related to the node whose maximum transfer speed of LINK is slower than the maximum transfer speed of PHY is corrected. .

【0006】[0006]

【発明が解決しようとする課題】しかるに、上記の従来
の通信システムでは、複数のPHY及びLINKのう
ち、低い方の転送速度が採用されるため、PHYとLI
NKのどちらか一方が低い転送速度である場合、もう一
方が高い転送速度であっても高速に転送できないという
問題がある。
However, in the above-mentioned conventional communication system, the transfer rate of the lower one of the plurality of PHYs and LINKs is adopted, so that PHY and LI are used.
When either one of NK has a low transfer rate, there is a problem that high-speed transfer cannot be performed even if the other has a high transfer rate.

【0007】本発明は、上記の点に鑑みなされたもの
で、複数個のPHYまたはLINKを搭載することで、
PHYまたはLINKが単体では低速であっても高速な
通信を可能とする通信システム及び通信機器を提供する
ことを目的とする。
The present invention has been made in view of the above points, and by mounting a plurality of PHYs or LINKs,
An object of the present invention is to provide a communication system and a communication device that enable high-speed communication even if PHY or LINK is a low speed alone.

【0008】[0008]

【課題を解決するための手段】本発明は上記の目的を達
成するため、それぞれ内部バスにより誤り訂正符号の生
成/検出とパケットの生成/検出の機能を含むリンク層
コントローラが、バスのイニシャライズ、データのエン
コード/デコード、アービトレーション、バイアス電圧
の出力/検出等の機能を含む物理層コントローラとアプ
リケーション層の機能を持つ中央処理装置に少なくとも
接続された、データの送受信機能を有する構成の通信機
器が複数個、シリアルバスを介してシリアルに接続され
た通信システムにおいて、シリアルバスに接続された少
なくとも1つの通信機器は、リンク層コントローラ、物
理層コントローラ及び中央処理装置の少なくとも一つが
複数個並列に設けられており、データの送受信要求時に
自装置内の物理層コントローラの個数、最大転送速度等
の通信機器の状態情報を送信側の通信機器へ送信する手
段と、受信側の通信機器から受信した受信側の通信機器
の状態情報に基づいて、受信側の通信機器内のリンク層
コントローラ、物理層コントローラ及び中央処理装置の
うち複数個設けられた装置と同じ種類の自装置内のリン
ク層コントローラ、物理層コントローラ又は中央処理装
置の数とを比較し、少ない方の数の装置を並列に使用し
て送信することを決定する手段とを有し、リンク層コン
トローラ、物理層コントローラ及び中央処理装置のうち
複数個設けられた装置を並列に使用して通信相手の通信
機器と通信を行うことを特徴とする。
SUMMARY OF THE INVENTION In order to achieve the above object, the present invention uses an internal bus to generate an error correction code.
The link layer controller , which includes the functions of generation / detection and packet generation / detection, is used for bus initialization and data encapsulation.
Code / decode, arbitration, bias voltage
Physical layer controller and application including functions such as output / detection of
In a communication system in which a plurality of communication devices having a data transmission / reception function, which are at least connected to a central processing unit having an application layer function, are serially connected via a serial bus, At least one of the connected communication devices includes at least one of a link layer controller, a physical layer controller, and a central processing unit arranged in parallel, and when a data transmission / reception request is made.
Number of physical layer controllers in the device, maximum transfer rate, etc.
To send status information of other communication devices to the communication device on the sending side.
And the receiving communication device received from the receiving communication device
Link layer in the receiving communication device based on the status information of
Controller, physical layer controller and central processing unit
Of the same type as the device provided with multiple devices
Layer controller, physical layer controller or central processing unit
The number of devices in parallel and use the smaller number of devices in parallel.
And a means for deciding to transmit by using a plurality of link layer controllers, physical layer controllers, and central processing units that are provided in parallel to communicate with a communication device of a communication partner. And

【0009】また、本発明は上記の目的を達成するた
め、それぞれ内部バスにより少なくともリンク層コント
ローラが物理層コントローラと中央処理装置に接続され
た、データの送受信機能を有する構成の通信機器が複数
個、シリアルバスを介してシリアルに接続された通信シ
ステムにおいて、シリアルバスに接続された少なくとも
1つの通信機器は、バスのイニシャライズ、データのエ
ンコード/デコード、アービトレーション、バイアス電
圧の出力/検出の機能を有する物理層コントローラが複
数個並列に設けられており、複数個の物理層コントロー
ラとリンク層コントローラとの間に、データ分割/デー
タ結合機能を有するPHYコントローラを有し、通信相
手から受信した通信相手の通信機器の状態情報と、複数
個の物理層コントローラの各最大転送速度とに基づい
て、複数個の物理層コントローラを並列に使用して通信
相手の通信機器と通信を行うことを特徴とする。
Further, in order to achieve the above object, the present invention comprises a plurality of communication devices each having at least a link layer controller connected to a physical layer controller and a central processing unit by an internal bus and having a data transmitting / receiving function. In a communication system serially connected via a serial bus, at least one communication device connected to the serial bus has a function of bus initialization, data encoding / decoding, arbitration, and bias voltage output / detection. A plurality of physical layer controllers are provided in parallel, and a PHY controller having a data division / data combining function is provided between the plurality of physical layer controllers and the link layer controller, and Communication device status information and multiple physical layer controllers Based on the respective maximum transfer rate of La, and performs communication with the communication device of the communication partner by using a plurality of physical layer controller in parallel.

【0010】ここで、物理層コントローラが複数個並列
に設けられた通信機器は、リンク層コントローラが複数
個設けられると共に、複数個のリンク層コントローラと
中央処理装置の間にLINKコントローラを有すること
を特徴とする。
Here, a communication device in which a plurality of physical layer controllers are provided in parallel is provided with a plurality of link layer controllers and has a LINK controller between the plurality of link layer controllers and the central processing unit. Characterize.

【0011】また、本発明の通信システムは、シリアル
バスに接続された第1及び第2の通信機器のそれぞれ
は、バスのイニシャライズ、データのエンコード/デコ
ード、アービトレーション、バイアス電圧の出力/検出
の機能を有する物理層コントローラが複数個並列に設け
られており、複数個の物理層コントローラとリンク層コ
ントローラとの間に、データ分割/データ結合機能を有
するPHYコントローラを有し、第1及び第2の通信機
器内の各一つの第1の物理層コントローラ同士を認証/
鍵交換のための第1のシリアルバスで接続し、第1及び
第2の通信機器内の各一の第2の物理層コントローラ同
士をデータ転送のための第2のシリアルバスで接続し、
第1及び第2の通信機器内の各PHYコントローラを疑
似的に切断して、第1のシリアルバスにより認証/鍵交
換の情報を伝送し、第2のシリアルバスにより暗号化さ
れたデータを伝送することを特徴とする。
In the communication system of the present invention, each of the first and second communication devices connected to the serial bus has the functions of bus initialization, data encoding / decoding, arbitration, and bias voltage output / detection. A plurality of physical layer controllers each having an PHY controller are provided in parallel, and a PHY controller having a data division / data combining function is provided between the plurality of physical layer controllers and the link layer controller. Authentication / authentication between each one first physical layer controller in communication equipment
The first serial bus for key exchange is connected, and each second physical layer controller in the first and second communication devices is connected by the second serial bus for data transfer,
Pseudo disconnecting each PHY controller in the first and second communication devices, transmitting authentication / key exchange information via the first serial bus, and transmitting encrypted data via the second serial bus. It is characterized by doing.

【0012】また、本発明の通信機器は、上記の目的を
達成するため、バスのイニシャライズ、データのエンコ
ード/デコード、アービトレーション、バイアス電圧の
出力/検出等の機能を持ち、シリアルバスに接続されて
いる物理層コントローラと、誤り訂正符号の生成/検
出、パケットの生成/検出等の機能を持つリンク層コン
トローラと、内部バスによりリンク層コントローラに接
続された、アプリケーション層の機能を持つ中央処理装
置と、最大転送速度の値を記憶している、中央処理装置
に接続されたメモリと、送受信手順のプログラムを記録
しており、中央処理装置によりプログラムが適宜読み出
される記録再生手段とを有し、物理層コントローラ、リ
ンク層コントローラ及び中央処理装置の少なくとも一つ
は複数個並列に設けられており、リンク層コントローラ
と物理層コントローラ及び中央処理装置の少なくとも一
方の間に、データの上流側でデータを分割し、データの
下流側でデータを結合する機能を有するコントロール回
路を有することを特徴とする。
In order to achieve the above object, the communication device of the present invention has functions of bus initialization, data encoding / decoding, arbitration, bias voltage output / detection, etc., and is connected to a serial bus. A physical layer controller, a link layer controller having functions of error correction code generation / detection, packet generation / detection, etc., and a central processing unit having an application layer function connected to the link layer controller by an internal bus. , A memory connected to the central processing unit, which stores the value of the maximum transfer rate, and a recording / reproducing means for recording the program of the transmission / reception procedure, the program being appropriately read by the central processing unit. At least one of the layer controller, the link layer controller, and the central processing unit is provided in parallel. In addition, a control circuit having a function of dividing the data on the upstream side of the data and combining the data on the downstream side of the data is provided between at least one of the link layer controller, the physical layer controller, and the central processing unit. Characterize.

【0013】本発明の通信システム及び通信機器では、
通信機器内に複数個の物理層コントローラ(PHY)あ
るいは複数個のリンク層コントローラ(LINK)を設
けているので、複数個のPHYあるいは複数個のLIN
Kを並列に使用することができる。また、本発明では、
PHYとLINKの数が異なる場合にそれらの間にPH
Yコントローラを設けることにより、単一のPHYを備
えている通信機器との接続もできる。
In the communication system and communication equipment of the present invention,
Since a plurality of physical layer controllers (PHY) or a plurality of link layer controllers (LINK) are provided in the communication device, a plurality of PHYs or a plurality of LINs are provided.
K can be used in parallel. Further, in the present invention,
If the number of PHY and LINK are different, PH between them
By providing the Y controller, it is possible to connect to a communication device having a single PHY.

【0014】[0014]

【発明の実施の形態】次に、本発明の実施の形態につい
て、図面と共に説明する。図1は本発明になる通信機器
の一実施の形態のブロック図を示す。通信機器1は、2
個の物理層コントローラPHY2とPHY3を備えると
共に、内部バスによりPHY2、PHY3にそれぞれ接
続されているPHYコントローラ4と、内部バスにより
PHYコントローラ4と接続されているリンク層コント
ローラであるLINK5と、内部バスによりLINK5
と接続されているCPU6と、内部バスによりCPU6
と接続されている各種レジスタ7と、コンフィギュレー
ションROM8と、バッファメモリ9と、ハードディス
クインターフェース10と、ハードディスク(HDD)
11を備えている。また、PHY2及びPHY3の各ポ
ートには、1394シリアルバス12が接続されてい
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 shows a block diagram of an embodiment of a communication device according to the present invention. Communication device 1 is 2
The physical layer controllers PHY2 and PHY3 are provided, and the PHY controller 4 is connected to the PHY2 and PHY3 by the internal bus, the link layer controller LINK5 is connected to the PHY controller 4 by the internal bus, and the internal bus. By LINK5
CPU6 connected to CPU6 via internal bus
Various registers 7 connected to, a configuration ROM 8, a buffer memory 9, a hard disk interface 10, and a hard disk (HDD)
11 is provided. A 1394 serial bus 12 is connected to each of the PHY2 and PHY3 ports.

【0015】PHY2とPHY3は、バスのイニシャラ
イズ、データのエンコード/デコード、アービトレーシ
ョン、バイアス電圧の出力/検出等の機能を持つ。PH
Yコントローラ4は、パケットの生成/検出の際に、デ
ータ分割/結合回路によりパケット中のデータをPHY
2、PHY3またはLINK5に送出するようになって
いる。LINK5は、誤り訂正符号の生成/検出、パケ
ットの生成/検出等の機能を持つ。
The PHY 2 and PHY 3 have functions such as bus initialization, data encoding / decoding, arbitration, and bias voltage output / detection. PH
The Y controller 4 uses the data dividing / combining circuit to PHY the data in the packet when generating / detecting the packet.
2, PHY3 or LINK5. The LINK 5 has functions such as error correction code generation / detection and packet generation / detection.

【0016】CPU6は、アプリケーション層の機能を
持ち、送受信手順のプログラムを記録しているHDD1
1から記録プログラムをHDDI/F10を介して適宜
読み出して、後述の送受信手順を実行する。1394シ
リアルバス12は、米国電気電子技術者協会(IEE
E)が規格化したリアルタイム伝送の機能を備えるシリ
アルインタフェースIEEE1394による高速伝送路
である。
The CPU 6 has the function of the application layer and stores the program of the transmission / reception procedure in the HDD 1.
The recording program is read from the HDD 1 through the HDD I / F 10 as appropriate, and the transmission / reception procedure described below is executed. The 1394 serial bus 12 is an Institute of Electrical and Electronics Engineers (IEEE)
E) is a high-speed transmission path by the serial interface IEEE 1394 having a standardized real-time transmission function.

【0017】図2は図1中のPHYコントローラ4の一
実施の形態のブロック図を示す。同図中、図1と同一構
成部分には同一符号を付してある。図2に示すように、
PHYコントローラ4は、モードコントローラ20、デ
ータ分割器21、データ結合器22を備えている。PH
Y2及び3は、自己のデバイス宛でないパケットでも隣
接するノードに伝播させる(以下、リピートという)機
能を備えており、モードコントローラ20は、リピート
モード23、データ受信モード、データ送信モード、使
用しないことを示す不使用モード24の4つのモードを
保有する。
FIG. 2 shows a block diagram of an embodiment of the PHY controller 4 in FIG. In the figure, the same components as those in FIG. 1 are designated by the same reference numerals. As shown in FIG.
The PHY controller 4 includes a mode controller 20, a data divider 21, and a data combiner 22. PH
Y2 and 3 have a function of propagating a packet not addressed to its own device to an adjacent node (hereinafter referred to as “repeat”), and the mode controller 20 does not use the repeat mode 23, the data reception mode, the data transmission mode. The four modes of the non-use mode 24 indicating the are stored.

【0018】データ分割器21は、あるデータを複数個
のデータに分割してPHY2、3に送信する回路であ
る。データ結合器22は、PHY2、3から受信したデ
ータを正常なデータへと変換する回路である。また、結
合する際に、分割された方法、順番等を明示する必要が
ある。これに関しても予め決めておいた方法でパケット
中に埋め込んでおけばよい。
The data divider 21 is a circuit for dividing a certain data into a plurality of data and transmitting them to the PHYs 2, 3. The data combiner 22 is a circuit that converts the data received from the PHYs 2 and 3 into normal data. Also, when combining, it is necessary to clearly indicate the division method, order, and the like. Also regarding this, it may be embedded in the packet by a predetermined method.

【0019】また、図1のコンフィギュレーションRO
M8に記録しておく最大転送速度の値は、PHY2及び
3のうち最も高速なPHYを記録しておけばよい。ま
た、そのPHYのIDを記録媒体に記録しておき、PH
Yが一つのみの場合でも問題なく動作するようにする。
上記の図1の構成の通信機器1、あるいはこれと同様の
構成の通信機器が全部で複数個、1394シリアルバス
を介して接続されて、前述した通信システムを構成して
いる。なお、通信機器内のPHYの個数は図1では2個
であるが、通信機器によっては1個又は3個以上である
こともある。また、それら通信機器のうち、データ送信
側を送信側デバイス、受信側を受信側デバイスというも
のとする。
The configuration RO shown in FIG.
As the maximum transfer rate value recorded in M8, the fastest PHY among PHYs 2 and 3 may be recorded. In addition, the ID of the PHY is recorded in the recording medium, and the PH
Even if there is only one Y, it operates without problems.
A plurality of communication devices 1 having the above-described configuration shown in FIG. 1 or a plurality of communication devices having the same configuration as described above are connected via a 1394 serial bus to configure the communication system described above. Although the number of PHYs in the communication device is two in FIG. 1, it may be one or three or more depending on the communication device. Further, among these communication devices, the data transmitting side is referred to as a transmitting side device, and the receiving side is referred to as a receiving side device.

【0020】次に、この実施の形態の動作について、図
3のフローチャートを併せ参照して説明する。まず、送
信側デバイスもしくは受信側デバイスからデータの送受
信要求があった場合(図3のステップA1)、受信側デ
バイスは、ハードディスク等の記録媒体に記録されてい
るPHYの個数、速度等の情報を制御コマンドの転送に
適した転送方法(以下、Asynchronous転送
と呼ぶ)で送信側に送信する(図3のステップA2)。
Next, the operation of this embodiment will be described with reference to the flowchart of FIG. First, when there is a data transmission / reception request from the transmission side device or the reception side device (step A1 in FIG. 3), the reception side device displays information such as the number of PHYs recorded on a recording medium such as a hard disk and speed. It is transmitted to the transmission side by a transfer method suitable for transfer of the control command (hereinafter referred to as Asynchronous transfer) (step A2 in FIG. 3).

【0021】これを受信した送信側デバイスは、通信の
方法、例えば、使用するPHYの個数などを受信側デバ
イスに送出する(図3のステップA3)。送受信要求が
あってから、一定の時間以内、例えば、100ms以内
にPHYの個数・速度等の情報の送出がない場合は、モ
ードコントローラ20のモードは、不使用モード24と
なり、自動的に本機能未対応機器となるようにする。
Upon receiving this, the transmitting side device sends the communication method, for example, the number of PHYs to be used, to the receiving side device (step A3 in FIG. 3). If no information such as the number and speed of PHYs is sent within a fixed time, for example, 100 ms after the transmission / reception request, the mode of the mode controller 20 is the non-use mode 24, and this function is automatically set. Make it an unsupported device.

【0022】送信側デバイスが送信する、通信の方法の
決定方法としては、送信側デバイスと受信側デバイスが
それぞれ有しているPHYの個数のうち、少ない方の個
数とする。例えば、送信側デバイスが3つのPHY(P
HY01(S100)、PHY02(S400)、PH
Y03(S200))(ここで、S100は98.30
4Mbps、S200は196.608Mbps、S4
00は393.216Mbpsであり、以下、簡略して
S100を100Mbps、S200を200Mbp
s、S400を400Mbpsともいう)、受信側デバ
イスが2つのPHY(PHY11(S200)、PHY
12(S200))を有している場合、送受信可能なP
HYの数Nは”2”となる。送信側デバイスは、この送
受信可能なPHYの個数情報を受信側デバイスにAsy
nchronous転送で送信した後(図3のステップ
A3)、リアルタイム転送に適した転送方法(以下、I
sochronous転送と呼ぶ)でデータを送信す
る。
As a method of determining the communication method to be transmitted by the transmitting side device, the smaller number of PHYs that the transmitting side device and the receiving side device respectively have. For example, the transmitting device has three PHYs (P
HY01 (S100), PHY02 (S400), PH
Y03 (S200)) (Here, S100 is 98.30.
4 Mbps, S200 is 196.608 Mbps, S4
00 is 393.216 Mbps. Below, for simplicity, S100 is 100 Mbps and S200 is 200 Mbps.
s, S400 is also referred to as 400 Mbps), and the receiving device has two PHYs (PHY11 (S200), PHY).
12 (S200)), it is possible to send and receive P
The number N of HY is "2". The transmitting side device sends the information about the number of PHYs that can be transmitted / received to
After transmitting by nchronous transfer (step A3 in FIG. 3), a transfer method suitable for real-time transfer (hereinafter, I
Data is transmitted by so-called transfer.

【0023】次に、送信側デバイスは、送信するデータ
を図2のデータ分割器21で分割し、PHY2及び3毎
の最大通信速度を基に最も効率的な組み合わせでパケッ
トデータを送信する(図3のステップA4)。このと
き、パケットの中に対象とする受信側デバイスのPHY
の情報を組み込んでおく。そのパケットデータを受信し
た受信側デバイスは、組み込まれているPHYの情報を
もとに自分宛のデータか否かを判断し、自分宛のデータ
であった場合、図2のデータ結合器22でデータの結合
を行い、LINK5に送出する。
Next, the transmitting side device divides the data to be transmitted by the data divider 21 of FIG. 2, and transmits the packet data in the most efficient combination based on the maximum communication speed for each of PHYs 2 and 3 (see FIG. 3 step A4). At this time, the PHY of the target receiving device in the packet
The information of is incorporated. The receiving device that received the packet data determines whether or not the data is addressed to itself based on the information of the built-in PHY. If the data is addressed to itself, the data combiner 22 of FIG. Data is combined and sent to LINK5.

【0024】図4は、PHYの最大転送速度がネックと
なり、全体のパフォーマンスが低下している場合であ
る。CPU413、CPU423はそれぞれデバイス#
1、デバイス#2のアプリケーション層を示す。この場
合、デバイス#1の最大転送速度は200Mbpsとな
り、デバイス#2の最大転送速度は400Mbpsとな
る。デバイス#1のPHY411の最大転送速度がS2
00で他のそれのS400と比較して遅いために全体に
影響を与えた例である。
FIG. 4 shows a case where the maximum transfer rate of PHY becomes a bottleneck and the overall performance is degraded. CPU 413 and CPU 423 are device #
1 shows the application layer of device # 2. In this case, the maximum transfer rate of device # 1 is 200 Mbps, and the maximum transfer rate of device # 2 is 400 Mbps. The maximum transfer rate of PHY411 of device # 1 is S2
In this example, 00 is slower than the other S400s, and therefore the whole is affected.

【0025】これに対し.本実施の形態を適用した場合
を、図5に示す。図5は本発明になる通信システムの第
1の実施の形態の概略構成図を示す。同図において、デ
バイス#1の通信機器27及びデバイス#2の通信機器
28はいずれも図1に示した構成の通信機器で、図5で
は図示の簡略化のため、要部であるPHY511及びP
HY512、PHY521及びPHY522と、LIN
K513、523と、CPU514、524を図示して
いるが、実際には図1に示したように、PHY511及
びPHY512とLINK513の間、PHY521及
びPHY522とLINK523の間にはPHYコント
ローラが設けられており、また、HDDやコンフィギュ
レーションROMなどがCPU514、524に接続さ
れている。
On the other hand, The case where this embodiment is applied is shown in FIG. FIG. 5 is a schematic configuration diagram of the first embodiment of the communication system according to the present invention. In the figure, the communication device 27 of the device # 1 and the communication device 28 of the device # 2 are both communication devices having the configuration shown in FIG. 1, and in FIG.
HY512, PHY521 and PHY522, and LIN
Although K513, 523 and CPUs 514, 524 are shown in the figure, actually, as shown in FIG. 1, PHY controllers are provided between PHY511 and PHY512 and LINK513, and between PHY521 and PHY522 and LINK523. Further, an HDD, a configuration ROM, etc. are connected to the CPUs 514, 524.

【0026】デバイス#1の通信機器27とデバイス#
2の通信機器28とはIEEE1394のシリアルバス
に接続されている。なお、IEEE1394のシリアル
バスを介して同様に他の通信機器にシリアル接続されて
いてもよい。ここでは、デバイス#1の通信機器27は
転送速度がいずれもS200(200Mbps)と低速
であるが、2個のPHY511と512を有しており、
デバイス#2の通信機器28は転送速度がS400(4
00Mbps)のPHY521とS200(200Mb
ps)のPHY522の2個のPHYを有しているた
め、デバイス#1及び#2共に2個のPHYを用いた並
列データ転送が可能である。
Communication device 27 of device # 1 and device #
The second communication device 28 is connected to the IEEE 1394 serial bus. Note that it may be serially connected to another communication device in the same manner via an IEEE 1394 serial bus. Here, the communication device 27 of the device # 1 has a low transfer rate of S200 (200 Mbps), but has two PHYs 511 and 512.
The communication device 28 of the device # 2 has a transfer rate of S400 (4
00 Mbps PHY521 and S200 (200 Mbps)
Since it has two PHYs of PHY 522 (ps), both devices # 1 and # 2 can perform parallel data transfer using two PHYs.

【0027】従って、デバイス#1の通信機器27の最
大転送速度は400Mbpsとなり、デバイス#2の通
信機器28の最大転送速度は、600Mbpsとなるた
め、全体としての最大転送速度は400Mbpsとな
り、図4の従来例より高速な通信が可能となる。
Therefore, the maximum transfer speed of the communication device 27 of the device # 1 is 400 Mbps and the maximum transfer speed of the communication device 28 of the device # 2 is 600 Mbps, so that the maximum transfer speed is 400 Mbps as a whole, as shown in FIG. Higher speed communication is possible than the conventional example.

【0028】次に、図2に示したデータ分割器21とデ
ータ結合器22について説明する。図6は転送するデー
タのパケット(P1,P2,P3,P4,P5,P6,
P7,P8)をデータ分割器21でPHYの性能により
分割した一例である。同図において、PHY611、P
HY612、PHY613、PHY621、PHY62
2、PHY623の最大転送速度は、それぞれS40
0、S400、S200、S400、S200、S20
0であるものとすると、送信側デバイスのPHYと受信
側デバイスのPHYで送受信するパケットは次のように
なる。
Next, the data divider 21 and the data combiner 22 shown in FIG. 2 will be described. FIG. 6 shows packets of data to be transferred (P1, P2, P3, P4, P5, P6,
This is an example in which P7, P8) is divided by the data divider 21 according to the PHY performance. In the figure, PHY611, P
HY612, PHY613, PHY621, PHY62
2, the maximum transfer rate of PHY623 is S40
0, S400, S200, S400, S200, S20
If it is 0, the packets transmitted and received by the PHY of the transmitting device and the PHY of the receiving device are as follows.

【0029】送信側デバイスのPHY621、622、
623で送信するパケットは、PHY621は、P1、
P2、P5、P6、PHY622は、P3、P7、PH
Y623は、P4、P8となる。また、受信側デバイス
のPHY611、612、613で受信するパケット
は、PHY611は、P1、P2、P5、P6、PHY
612は、P3、P7、PHY613は、P4、P8と
なる。パケット中に順番を示す情報を埋め込んでおくの
で、データ結合器22でその順番通りに並び替え、元の
データ(P1,P2,P3,P4,P5,P6,P7,
P8)に復元される。
PHYs 621 and 622 of the transmitting device,
The packet to be transmitted in 623 is PHY 621 is P1,
P2, P5, P6, PHY622 are P3, P7, PH
Y623 becomes P4 and P8. Further, the packets received by the PHYs 611, 612, and 613 of the receiving side device are the PHY 611, P1, P2, P5, P6, and PHY.
612 is P3, P7, and PHY 613 is P4, P8. Since the information indicating the order is embedded in the packet, the data combiner 22 rearranges the information in the order, and the original data (P1, P2, P3, P4, P5, P6, P7,
P8).

【0030】次に、本発明の他の実施の形態について説
明する。図7は本発明になる通信システム及び通信機器
の第2の実施の形態の概略構成図を示す。図7におい
て、本発明の第2の実施の形態の通信機器30は、2つ
のLINK732と733がアプリケーション層である
CPU734に接続され、また1つのPHYに接続され
ている。PHY731はシリアルバスを介してデバイス
#2のPHY721に接続されている。
Next, another embodiment of the present invention will be described. FIG. 7 shows a schematic configuration diagram of a second embodiment of a communication system and a communication device according to the present invention. In FIG. 7, in the communication device 30 according to the second embodiment of the present invention, two LINKs 732 and 733 are connected to the CPU 734 which is an application layer, and one PHY. The PHY 731 is connected to the PHY 721 of the device # 2 via the serial bus.

【0031】従来はデバイス#1として通信機器30に
代えて図8に示すように、LINK812及びPHY8
11がいずれも1つである通信機器31が接続され、C
PU813に接続されるLINK812の最大転送速度
がS400、PHY811の最大転送速度がS200で
あるものとすると、デバイス#1の最大転送速度は20
0Mbpsとなる。一方、デバイス#2の最大転送速度
は、CPU723に接続されるLINK722の最大転
送速度がS400、PHY721の最大転送速度がS4
00であるものとすると、400Mbpsとなる。しか
し、デバイス#1の最大転送速度は200Mbpsであ
るので、全体として200Mbpsでの転送速度しか得
られず、LINK812の最大転送速度がネックとな
り、全体のパフォーマンスが低下してしまう。
Instead of the communication device 30 as the device # 1 in the related art, as shown in FIG. 8, a LINK 812 and a PHY 8 are used.
A communication device 31 including one 11 is connected, and C
Assuming that the maximum transfer rate of the LINK 812 connected to the PU 813 is S400 and the maximum transfer rate of the PHY 811 is S200, the maximum transfer rate of the device # 1 is 20.
It becomes 0 Mbps. On the other hand, regarding the maximum transfer rate of the device # 2, the maximum transfer rate of the LINK 722 connected to the CPU 723 is S400, and the maximum transfer rate of the PHY721 is S4.
If it is 00, it will be 400 Mbps. However, since the maximum transfer rate of the device # 1 is 200 Mbps, only a transfer rate of 200 Mbps can be obtained as a whole, and the maximum transfer rate of the LINK 812 becomes a bottleneck, which lowers the overall performance.

【0032】これに対し、図7を参照すると、デバイス
#1の通信機器30では2つのLINK732と733
はそれぞれ最大転送速度がS200であるが、2つ並列
に設けられているので、PHY731の最大転送速度が
S400であるものとすると、全体の最大転送速度は4
00Mbpsとなる。一方、デバイス#2は図8と同じ
構成であるので、その最大転送速度は400Mbpsで
ある。これにより、この通信システムでは、全体とし
て、400Mbpsで通信が可能となる。
On the other hand, referring to FIG. 7, in the communication device 30 of the device # 1, two LINKs 732 and 733 are provided.
Has a maximum transfer rate of S200, but two are provided in parallel, so if the maximum transfer rate of the PHY 731 is S400, the maximum transfer rate of the whole is 4
It becomes 00 Mbps. On the other hand, since the device # 2 has the same configuration as that of FIG. 8, its maximum transfer rate is 400 Mbps. As a result, the communication system as a whole can communicate at 400 Mbps.

【0033】なお、PHY731からCPU734また
はCPU734からPHY731へと流れるデータの制
御を行うため、中間にLINKコントローラ(図示せ
ず)が必要である。LINKコントローラは、データ分
割器、データ結合器、モードコントローラから構成さ
れ、データの流れの上流でデータを分割し、下流でデー
タを結合する。これにより、図7の構成の通信機器30
を用いることにより、LINKのレベルでネックとなっ
ていた転送速度の改善が図られ、データ転送速度が高速
化できるという利点がある。
Since the data flowing from the PHY 731 to the CPU 734 or from the CPU 734 to the PHY 731 is controlled, a LINK controller (not shown) is required in the middle. The LINK controller is composed of a data divider, a data combiner, and a mode controller, and divides the data upstream in the data stream and combines the data downstream. As a result, the communication device 30 having the configuration of FIG.
By using, the transfer rate, which has been a bottleneck at the LINK level, can be improved, and the data transfer rate can be increased.

【0034】次に、本発明になる通信機器の第3の実施
の形態について説明する。図9は本発明になる通信シス
テム及び通信機器の第3の実施の形態の概略構成図を示
す。同図において、デバイス#1の通信機器41とデバ
イス#2の通信機器42はそれぞれ同一構成で本発明通
信機器の第3の実施の形態を構成しており、通信機器4
1は2個のPHY911及び912と、PHY911及
び912に接続されたコントローラCTRL913と、
コントローラCTRL913に接続された2つのLIN
K914及び915と、LINK914及び915に接
続されたアプリケーション層のCPU916とから大略
構成されており、同様に、通信機器42は、2個のPH
Y921及び922と、PHY921及び922に接続
されたコントローラCTRL923と、コントローラC
TRL923に接続された2つのLINK924及び9
25と、LINK924及び925に接続されたアプリ
ケーション層のCPU926とから大略構成されてい
る。
Next, a third embodiment of the communication device according to the present invention will be described. FIG. 9 shows a schematic configuration diagram of a third embodiment of a communication system and a communication device according to the present invention. In the figure, the communication device 41 of the device # 1 and the communication device 42 of the device # 2 have the same configuration, respectively, and constitute the third embodiment of the communication device of the present invention.
1 is two PHYs 911 and 912, a controller CTRL 913 connected to the PHYs 911 and 912,
Two LINs connected to the controller CTRL913
K 914 and 915, and an application layer CPU 916 connected to the LINKs 914 and 915. The communication device 42 includes two PHs.
Y921 and 922, controller CTRL923 connected to PHY921 and 922, and controller C
Two LINKs 924 and 9 connected to TRL923
25 and an application layer CPU 926 connected to the LINKs 924 and 925.

【0035】CTRL913及び923は、それぞれデ
ータ分割器、データ結合器、PHY−LINKコントロ
ーラから構成され、データの流れの上流でデータを分割
し、下流でデータを結合する。すべてのPHYまたはL
INKの最大転送速度が同一である通信機器41では、
CTRL913のPHY−LINKコントローラのPH
YとLINKの対応付けは、PHY911とLINK9
14、かつ、PHY912とLINK915、または、
PHY911とLINK915、かつ、PHY912と
LINK914という2通りの組み合わせが存在する。
The CTRLs 913 and 923 are each composed of a data divider, a data combiner, and a PHY-LINK controller, and divide the data upstream in the data stream and combine the data downstream. All PHY or L
In the communication device 41 having the same maximum INK transfer rate,
PH of PHY-LINK controller of CTRL 913
The correspondence between Y and LINK is PHY911 and LINK9.
14, and PHY912 and LINK915, or
There are two combinations of PHY911 and LINK915 and PHY912 and LINK914.

【0036】あるPHYが他のPHYの最大転送速度と
異なる場合、または、通信機器42のようにあるLIN
K924が他のLINK925の最大転送速度と異なる
場合、CTRL923は、受信時には、PHY921ま
たはPHY922から、LINK924またはLINK
925へデータを渡すためのLINKとPHYの対応付
けを行う。送信時も同様にPHYとLINKの対応付け
を行う。対応付けを行う際、高速なPHYまたはLIN
K同士を対応付けする。これにより、PHYとLINK
のレベルでネックとなっていた転送速度の改善が図ら
れ、データ転送速度が高速化できるという利点がある。
When a certain PHY is different from the maximum transfer rate of another PHY, or a certain LIN like the communication device 42
If K 924 is different from the maximum transfer rate of the other LINK 925, the CTRL 923 receives the LINK 924 or the LINK from the PHY 921 or the PHY 922 when receiving.
LINK and PHY for passing data to 925 are associated. Similarly, during transmission, PHY and LINK are associated with each other. High-speed PHY or LIN when associating
Ks are associated with each other. This allows PHY and LINK
There is an advantage in that the transfer speed, which has been a bottleneck at the above level, can be improved, and the data transfer speed can be increased.

【0037】図10は複数のLINKと複数のPHYの
間にコントローラを使用しない通信機器を有する、本発
明の通信システム及び通信機器の第4の実施の形態の概
略構成図を示す。この例では、デバイス#1の通信機器
43は、2つのLINK934及び935と2つのPH
Y931及び932の間にコントローラを使用しない通
信機器で、デバイス#2の通信機器44は、2つのPH
Y941及び942と一つのLINK943とが接続さ
れた通信機器である。
FIG. 10 is a schematic block diagram of a fourth embodiment of the communication system and the communication device of the present invention, which has the communication device which does not use the controller between the plurality of LINKs and the plurality of PHYs. In this example, the communication device 43 of the device # 1 has two LINKs 934 and 935 and two PHs.
A communication device that does not use a controller between Y931 and 932, and the communication device 44 of the device # 2 has two PHs.
It is a communication device in which Y941 and 942 and one LINK 943 are connected.

【0038】通信機器43は、2つのLINK934及
び935と2つのPHY931及び932の間にコント
ローラを使用しないので、データの流れとしては、PH
Y931とLINK934、かつ、PHY932とLI
NK935の1通りの組み合わせのみ存在する。この組
み合わせは、ハードウェア設計時に一意に決まる。
Since the communication device 43 does not use the controller between the two LINKs 934 and 935 and the two PHYs 931 and 932, the data flow is PH.
Y931 and LINK934, and PHY932 and LI
There is only one combination of NK935. This combination is uniquely determined at the time of hardware design.

【0039】次に、CPU(アプリケーション層)に本
発明を適用した場合について、説明する。図11(a)
〜(h)は本発明の第5〜第12の実施の形態の通信機
器の概略構成図を示し、CPUを複数設けた点に特徴が
ある。CPUを2つ設けた場合は図11(a)〜(h)
の8通りの組み合わせが存在し、同図(a)は、CPU
のみ複数にした場合、同図(b)は、CPUとPHYを
複数にした場合、同図(c)は、CPUとLINKを複
数にし、一意に接続したもの、同図(d)は、CPUと
LINKを複数にし、可変接続したもの、同図(e)
は、CPU、LINK、PHYを複数にし、CPU−L
INK間を可変接続したもの、同図(f)は、CPU、
LINK、PHYを複数にし、LINK−PHY間を可
変接続したもの、同図(g)は、CPU、LINK、P
HYを複数にし、CPU−LINK間とLINK−PH
Y間を可変接続したもの、同図(h)は、CPU、LI
NK、PHYを複数にし、一意に接続したものである。
なお、図示していないが、CPUとLINKが同数でな
い場合には、LINKコントローラがCPUとLINK
の間に存在し、LINKとPHYが同数でない場合に
は、PHYコントローラがLINKとPHYの間に存在
する。
Next, a case where the present invention is applied to a CPU (application layer) will be described. FIG. 11 (a)
(H) shows a schematic configuration diagram of a communication device of the fifth to twelfth embodiments of the present invention, which is characterized in that a plurality of CPUs are provided. When two CPUs are provided, FIGS. 11 (a) to 11 (h)
There are 8 combinations of
When only a plurality of CPUs and PHYs are provided, when a plurality of CPUs and PHYs are provided, in the same figure (c), a plurality of CPUs and LINKs are uniquely connected, and in the same figure (d) is a CPU. And multiple LINKs and variably connected, same figure (e)
Is the CPU, LINK, PHY, CPU-L
Variable connection between INK, FIG.
A plurality of LINKs and PHYs and a variable connection between LINKs and PHYs. In the same figure (g), CPU, LINK, P
Multiple HY, CPU-LINK and LINK-PH
Variable connection between Y, FIG. 6 (h) shows CPU, LI
A plurality of NKs and PHYs are connected uniquely.
Although not shown, if the CPU and the LINK are not the same number, the LINK controller is the CPU and the LINK.
, And if LINK and PHY are not the same number, then the PHY controller is between LINK and PHY.

【0040】次に、1394コピープロテクションに本
発明を適用した場合について説明する。「1394コピ
ープロテクション」は、デバイス#1とデバイス#2の
間でAsynchronous転送によりデバイス認証
/鍵交換を行うことで、他のデバイスには秘密な鍵を共
有する。共有した鍵を用いてデータを暗号化し、Iso
chronous転送で送受信を行うことによりコンテ
ンツの保護を行うものである。しかし、鍵交換に関する
情報が1394バス上を流れるため、鍵交換に関する情
報の一部が他のデバイスに知られてしまう。
Next, a case where the present invention is applied to 1394 copy protection will be described. "1394 copy protection" performs device authentication / key exchange between devices # 1 and # 2 by Asynchronous transfer, and shares a secret key with other devices. Data is encrypted using the shared key and
Content is protected by transmitting and receiving by chronous transfer. However, since the information about the key exchange flows on the 1394 bus, a part of the information about the key exchange is known to other devices.

【0041】そこで、本発明を適用した場合を図12に
示す。図12は本発明になる通信システムの第5の実施
の形態の概略構成図を示し、CPU004がLINK0
03を介して2つのPHY001とPHY002に可変
接続される通信機器51と、CPU008がLINK0
07を介して2つのPHY005とPHY006に可変
接続される通信機器52とが、ケーブル53、54を介
して接続された通信システムにおいて、認証/鍵交換の
ための1394シリアルバス(以下、第1のバス)のケ
ーブル53をPHY002とPHY005の間に、デー
タ転送のための1394シリアルバス(以下、第2のバ
ス54)のケーブル54をPHY001とPHY006
の間に各々独立に接続し、かつ、PHYコントローラ
(図12では図示を省略したが、LINK003、00
7と各2つのPHY001と002、005と006と
の間に設けられている)を擬似的に切断する。
Therefore, a case where the present invention is applied is shown in FIG. FIG. 12 is a schematic configuration diagram of the fifth embodiment of the communication system according to the present invention, in which the CPU 004 sets LINK0.
Communication device 51 that is variably connected to two PHY001 and PHY002 via 03, and CPU008 is LINK0.
In a communication system in which two PHY 005 and a communication device 52 variably connected to PHY 006 via 07 are connected via cables 53 and 54, a 1394 serial bus for authentication / key exchange (hereinafter referred to as the first A cable 53 of a bus) is connected between PHY002 and PHY005, and a cable 54 of a 1394 serial bus (hereinafter, second bus 54) for data transfer is connected to PHY001 and PHY006.
, And a PHY controller (not shown in FIG. 12, but LINK003, 00).
7 and each of the two PHYs 001 and 002, 005 and 006) are pseudo-cut.

【0042】これにより、認証/鍵交換の情報は第1の
バス53のみに流れ、第2のバス54には、暗号化され
たデータのみが流れる。これにより、鍵交換に関する情
報は、第2のバス54に接続されている他のデバイスに
全く流れないため、より強固なコンテンツの保護が可能
となる。
As a result, the authentication / key exchange information flows only through the first bus 53, and only the encrypted data flows through the second bus 54. As a result, the information about the key exchange does not flow to the other devices connected to the second bus 54 at all, so that the content can be protected more robustly.

【0043】次に、Isochronous転送とAs
ynchronous転送の使い分けに本発明を適用し
た場合について図13と共に説明する。図13は本発明
になる通信システムの第6の実施の形態の概略構成図を
示し、CPU014がLINK013を介して2つのP
HY011とPHY012に可変接続される通信機器6
1と、CPU018がLINK017を介して2つのP
HY015とPHY016に可変接続される通信機器6
2とが、ケーブル63、64を介して接続された通信シ
ステムにおいて、PHY012とPHY015との間で
Asynchronous転送がケーブル64を介して
行われ、PHY001とPHY016との間でIsoc
hronous転送がケーブル63を介して行われるも
のとする。
Next, Isochronous transfer and As
A case where the present invention is applied to the proper use of the asynchronous transfer will be described with reference to FIG. FIG. 13 is a schematic configuration diagram of the sixth embodiment of the communication system according to the present invention, in which the CPU 014 connects two Ps via the LINK 013.
Communication device 6 variably connected to HY011 and PHY012
1 and the CPU 018 sends two P's via the LINK 017.
Communication device 6 variably connected to HY015 and PHY016
2 is connected via cables 63 and 64, Asynchronous transfer is performed between PHY012 and PHY015 via cable 64, and Isoc is transferred between PHY001 and PHY016.
It is assumed that the hornous transfer is performed via the cable 63.

【0044】ここで、Isochronous転送中に
Asynchronous転送の必要性が生じた場合、
Asynchronous転送の送信のために、Iso
chronous転送に遅延が生じる可能性がある。し
かし、図13の通信システムでは、Isochrono
us転送とAsynchronous転送を別々に送受
信することが可能であるため、例えば、1394コピー
ブロテクションにおいてIsochronous転送で
データを受信しながら、Asynchronous転送
で鍵の更新を行う場合、遅延なしで鍵交換が可能とな
る。
Here, if the need for Asynchronous transfer occurs during Isochronous transfer,
Iso for transmission of Asynchronous transfer
There may be a delay in chronous transfer. However, in the communication system of FIG. 13, Isochrono
Since it is possible to send and receive the us transfer and the Asynchronous transfer separately, for example, in the 1394 copy protection, when receiving the data by the Isochronous transfer and updating the key by the Asynchronous transfer, the key exchange can be performed without delay. It will be possible.

【0045】なお、本発明は上記の実施の形態に限定さ
れるものではなく、例えば図12及び図13では、2本
のケーブル53及び54、63及び64を用いている
が、これら2本分のケーブルを図12及び図13に斜線
で示すように1本にまとめて、デバイス同士を接続して
もよいことは勿論である。また、図1のHDD11は図
3の手順を実行するプログラムを記録してある記録媒体
であるが、フロッピディスクに記録したり、メモリに記
録したりすることもできる。
The present invention is not limited to the above-described embodiment. For example, in FIGS. 12 and 13, two cables 53 and 54, 63 and 64 are used. It is needless to say that the cables of FIG. 12 and FIG. 13 may be combined into one cable to connect the devices to each other as indicated by the hatched lines. Further, the HDD 11 of FIG. 1 is a recording medium in which a program for executing the procedure of FIG. 3 is recorded, but it may be recorded in a floppy disk or a memory.

【0046】[0046]

【発明の効果】以上説明したように、本発明によれば、
通信機器内に複数個の物理層コントローラ(PHY)あ
るいは複数個のリンク層コントローラ(LINK)を設
けているので、複数個のPHYあるいは複数個のLIN
Kを並列に使用するようにしたため、PHY単体あるい
はLINK単体が低転送速度であっても、高速通信がが
できる。
As described above, according to the present invention,
Since a plurality of physical layer controllers (PHY) or a plurality of link layer controllers (LINK) are provided in the communication device, a plurality of PHYs or a plurality of LINs are provided.
Since K is used in parallel, high-speed communication can be performed even if the PHY unit or the LINK unit has a low transfer rate.

【0047】また、本発明によれば、PHYとLINK
の数が異なる場合にそれらの間にPHYコントローラを
設けることにより、単一のPHYを備えている通信機器
との接続もでき、単一のPHYを備えている通信機器と
接続した場合でも通信ができる。
Further, according to the present invention, PHY and LINK
When the number of different PHYs is different, by providing a PHY controller between them, it is possible to connect to a communication device having a single PHY, and even if a communication device having a single PHY is connected, communication can be performed. it can.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明になる通信機器の第1の実施の形態のブ
ロック図である。
FIG. 1 is a block diagram of a first embodiment of a communication device according to the present invention.

【図2】図1中のPHYコントローラの一実施の形態の
ブロック図である。
FIG. 2 is a block diagram of an embodiment of a PHY controller in FIG.

【図3】本発明通信システムの一実施の形態のデータ送
受信のフローチャートである。
FIG. 3 is a flowchart of data transmission / reception according to an embodiment of the communication system of the present invention.

【図4】PHYの最大転送速度がネックとなり、全体の
パフォーマンスが低下している場合の従来の通信システ
ムの一例のブロック図である。
FIG. 4 is a block diagram of an example of a conventional communication system in the case where the maximum transfer rate of PHY is a bottleneck and overall performance is degraded.

【図5】本発明通信システムの第1の実施の形態の概略
構成図である。
FIG. 5 is a schematic configuration diagram of the first embodiment of the communication system of the present invention.

【図6】図2のデータ分割器とデータ結合器の説明図で
ある。
FIG. 6 is an explanatory diagram of a data divider and a data combiner of FIG.

【図7】本発明通信システム及び通信機器の第2の実施
の形態の概略構成図である。
FIG. 7 is a schematic configuration diagram of a second embodiment of a communication system and a communication device of the present invention.

【図8】LINKの最大転送速度がネックとなり、全体
のパフォーマンスが低下している場合の従来システムの
一例のブロック図である。
FIG. 8 is a block diagram of an example of a conventional system in which the maximum performance of LINK is a bottleneck and overall performance is degraded.

【図9】本発明通信システム及び通信機器の第3の実施
の形態の概略構成図である。
FIG. 9 is a schematic configuration diagram of a third embodiment of a communication system and a communication device of the present invention.

【図10】本発明通信システム及び通信機器の第4の実
施の形態の概略構成図である。
FIG. 10 is a schematic configuration diagram of a communication system and a communication device according to a fourth embodiment of the present invention.

【図11】本発明通信機器の各実施の形態の概略構成図
である。
FIG. 11 is a schematic configuration diagram of each embodiment of the communication device of the present invention.

【図12】本発明通信システムの第5の実施の形態の概
略構成図である。
FIG. 12 is a schematic configuration diagram of a fifth embodiment of the communication system of the present invention.

【図13】Isochronous転送とAsynch
ronous転送の使い分けをした、本発明通信システ
ムの第6の実施の形態の概略構成図である。
FIG. 13: Isochronous transfer and Asynch
It is a schematic block diagram of the 6th Embodiment of the communication system of this invention which used the different transfer properly.

【符号の説明】[Explanation of symbols]

1、27、28、30、31、41〜44、51、5
2、61、62 通信機器 2、3、411、421、511、512、521、5
22、621〜623、721、731、911、91
2、921、922、931、932、941、94
2、001、002、005、006、011、01
2、015、016物理層コントローラ(PHY) 4 PHYコントローラ 5、412、422、513、523、611〜61
3、721、722、732、733、914、91
5、924、925、934、935、943、00
3、007、013、017 リンク層コントローラ
(LINK) 6、413、423、514、524、723、73
4、813、916。926、936、944、00
4、008、014、018 中央処理装置(CPU) 8 コンフィギュレーションROM 11 ハードディスクドライブ(HDD) 12 1394シリアルバス 20 モ−ドコントローラ 21 データ分割器 22 データ結合器 53、54、63、64 ケーブル
1, 27, 28, 30, 31, 41-44, 51, 5
2, 61, 62 Communication equipment 2, 3, 411, 421, 511, 512, 521, 5
22, 621 to 623, 721, 731, 911, 91
2,921,922,931,932,941,94
2,001,002,005,006,011,01
2, 015, 016 Physical Layer Controller (PHY) 4 PHY Controller 5, 412, 422, 513, 523, 611-61
3, 721, 722, 732, 733, 914, 91
5, 924, 925, 934, 935, 943, 00
3,007,013,017 Link Layer Controller (LINK) 6, 413, 423, 514, 524, 723, 73
4, 813, 916. 926, 936, 944, 00.
4, 008, 014, 018 Central processing unit (CPU) 8 Configuration ROM 11 Hard disk drive (HDD) 12 1394 serial bus 20 Mode controller 21 Data divider 22 Data combiner 53, 54, 63, 64 Cable

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04L 12/28 - 12/46 H04L 29/00 H04L 29/08 ─────────────────────────────────────────────────── ─── Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) H04L 12/28-12/46 H04L 29/00 H04L 29/08

Claims (7)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 それぞれ内部バスにより誤り訂正符号の
生成/検出とパケットの生成/検出の機能を含むリンク
層コントローラが、バスのイニシャライズ、データのエ
ンコード/デコード、アービトレーション、バイアス電
圧の出力/検出等の機能を含む物理層コントローラと
プリケーション層の機能を持つ中央処理装置に少なくと
接続された、データの送受信機能を有する構成の通信
機器が複数個、シリアルバスを介してシリアルに接続さ
れた通信システムにおいて、 前記シリアルバスに接続された少なくとも1つの通信機
器は、前記リンク層コントローラ、物理層コントローラ
及び中央処理装置の少なくとも一つが複数個並列に設け
られており、データの送受信要求時に自装置内の前記物理層コントロ
ーラの個数、最大転送速度等の通信機器の状態情報を送
信側の前記通信機器へ送信する手段と、 受信側の通信機器から受信した該受信側の通信機器の前
記状態情報に基づいて、前記受信側の通信機器内の前記
リンク層コントローラ、物理層コントローラ及び中央処
理装置のうち複数個設けられた装置と同じ種類の自装置
内の前記リンク層コントローラ、物理層コントローラ又
は中央処理装置の数とを比較し、少ない方の数の装置を
並列に使用して送信することを決定する手段と を有し、
前記リンク層コントローラ、物理層コントローラ及び中
央処理装置のうち複数個設けられた装置を並列に使用し
て通信相手の通信機器と通信を行うことを特徴とする通
信システム。
1. An error correction code of each internal bus
The link layer controller , which includes the functions of generation / detection and packet generation / detection, is used to initialize the bus and data.
Code / decode, arbitration, bias power
Physical layer controller and A including the function of the output / detection of pressure
At least a central processing unit with application layer functions
In a communication system in which a plurality of communication devices connected to each other and having a data transmission / reception function are serially connected via a serial bus, at least one communication device connected to the serial bus is the link layer. controller, at least one is provided in parallel a plurality, the physical layer in its own device at the time of data transmission and reception request for the physical layer controller and the central processing unit controller
Status information of communication devices such as the number of
A means for transmitting to the communication device on the receiving side, and a means for receiving the communication device on the receiving side received from the communication device on the receiving side.
Based on the status information,
Link layer controller, physical layer controller and central processing
A device of the same type as a device provided with a plurality of processing devices
In the link layer controller, physical layer controller or
Compares the number of central processing units and
And means for deciding to send using in parallel ,
A communication system characterized in that a plurality of devices among the link layer controller, the physical layer controller, and the central processing unit are used in parallel to communicate with a communication device of a communication partner.
【請求項2】 それぞれ内部バスにより少なくともリン
ク層コントローラが物理層コントローラと中央処理装置
に接続された、データの送受信機能を有する構成の通信
機器が複数個、シリアルバスを介してシリアルに接続さ
れた通信システムにおいて、 前記シリアルバスに接続された少なくとも1つの通信機
器は、バスのイニシャライズ、データのエンコード/デ
コード、アービトレーション、バイアス電圧の出力/検
出の機能を有する前記物理層コントローラが複数個並列
に設けられており、前記複数個の物理層コントローラと
前記リンク層コントローラとの間に、パケットの生成/
検出の際に、パケット中のデータを分割/結合するデー
タ分割/データ結合機能を有するPHYコントローラを
有し、 通信相手から受信した該通信相手の通信機器の状態情報
と、前記複数個の物理層コントローラの各最大転送速度
とに基づいて、該複数個の物理層コントローラを並列に
使用して通信相手の通信機器と通信を行うことを特徴と
する通信システム。
2. A plurality of communication devices each having at least a link layer controller connected to a physical layer controller and a central processing unit by an internal bus and having a data transmitting / receiving function are serially connected via a serial bus. In the communication system, at least one communication device connected to the serial bus is provided with a plurality of physical layer controllers having functions of bus initialization, data encoding / decoding, arbitration, and bias voltage output / detection in parallel. A packet is generated / generated between the plurality of physical layer controllers and the link layer controller.
When detecting, a PHY controller having a data division / data combination function of dividing / combining the data in the packet is provided, and the status information of the communication device of the communication partner received from the communication partner, A communication system characterized in that a plurality of physical layer controllers are used in parallel to communicate with a communication device of a communication partner based on respective maximum transfer rates of the plurality of physical layer controllers.
【請求項3】 前記物理層コントローラが複数個並列に
設けられた通信機器は、前記リンク層コントローラが複
数個設けられると共に、該複数個のリンク層コントロー
ラと前記中央処理装置の間にLINKコントローラを有
することを特徴とする請求項2記載の通信システム。
3. A communication device in which a plurality of physical layer controllers are provided in parallel is provided with a plurality of link layer controllers, and a LINK controller is provided between the plurality of link layer controllers and the central processing unit. The communication system according to claim 2, further comprising:
【請求項4】 前記通信機器は、データ受信要求時は前
記物理層コントローラ及びリンク層コントローラの個数
とそれらの最大転送速度の情報を制御コマンドの転送に
適した第1の転送方法で送信側の通信機器に前記シリア
ルバスを介して転送し、データ送信要求時は、通信相手
から送信されてきた前記物理層コントローラ及びリンク
層コントローラの個数とそれらの最大転送速度の情報に
基づいて、必要な物理層コントローラ及びリンク層コン
トローラの数と転送速度を決定して、リアルタイム転送
に適した第2の転送方法で受信側の通信機器にデータを
送信することを特徴とする請求項2又は3記載の通信シ
ステム。
4. The communication device uses the first transfer method suitable for transfer of a control command to transmit information on the number of the physical layer controller and the link layer controller and their maximum transfer rates when a data reception request is made by the transmission side. When data is requested to be transferred to a communication device via the serial bus, the required physical level is calculated based on the number of the physical layer controllers and link layer controllers transmitted from the communication partner and information on their maximum transfer rates. 4. The communication according to claim 2, wherein the number of layer controllers and link layer controllers and the transfer speed are determined, and the data is transmitted to the communication device on the receiving side by the second transfer method suitable for real-time transfer. system.
【請求項5】 それぞれ内部バスにより少なくともリン
ク層コントローラが物理層コントローラと中央処理装置
に接続された、データの送受信機能を有する構成の通信
機器が複数個、シリアルバスを介してシリアルに接続さ
れた通信システムにおいて、 前記シリアルバスに接続された第1及び第2の通信機器
のそれぞれは、バスのイニシャライズ、データのエンコ
ード/デコード、アービトレーション、バイアス電圧の
出力/検出の機能を有する前記物理層コントローラが複
数個並列に設けられており、前記複数個の物理層コント
ローラと前記リンク層コントローラとの間に、データ分
割/データ結合機能を有するPHYコントローラを有
し、 前記第1及び第2の通信機器内の各一つの第1の物理層
コントローラ同士を認証/鍵交換のための第1のシリア
ルバスで接続し、前記第1及び第2の通信機器内の各一
の第2の物理層コントローラ同士をデータ転送のための
第2のシリアルバスで接続し、前記第1及び第2の通信
機器内の各PHYコントローラを疑似的に切断して、前
記第1のシリアルバスにより認証/鍵交換の情報を伝送
し、前記第2のシリアルバスにより暗号化されたデータ
を伝送することを特徴とする通信システム。
5. A plurality of communication devices each having at least a link layer controller connected to a physical layer controller and a central processing unit by an internal bus and having a data transmitting / receiving function are serially connected via a serial bus. In the communication system, each of the first and second communication devices connected to the serial bus includes the physical layer controller having functions of bus initialization, data encoding / decoding, arbitration, and bias voltage output / detection. A plurality of PHY controllers, which are provided in parallel and have a data dividing / data combining function, are provided between the plurality of physical layer controllers and the link layer controller, and in the first and second communication devices. Each one of the first physical layer controllers for authentication / key exchange One serial bus is used to connect the second physical layer controllers in the first and second communication devices to each other with a second serial bus for data transfer. Pseudo disconnecting each PHY controller in the communication device, transmitting authentication / key exchange information through the first serial bus, and transmitting encrypted data through the second serial bus. Characterized communication system.
【請求項6】 シリアルバスを介してシリアルに複数の
通信機器が接続された通信システムに用いる通信機器に
おいて、 バスのイニシャライズ、データのエンコード/デコー
ド、アービトレーション、バイアス電圧の出力/検出等
の機能を持ち、前記シリアルバスに接続されている物理
層コントローラと、 誤り訂正符号の生成/検出、パケットの生成/検出等の
機能を持つリンク層コントローラと、 内部バスにより前記リンク層コントローラに接続され
た、アプリケーション層の機能を持つ中央処理装置と、 最大転送速度の値を記憶している、前記中央処理装置に
接続されたメモリと、送受信手順のプログラムを記録し
ており、前記中央処理装置により該プログラムが適宜読
み出される記録再生手段とを有し、前記物理層コントロ
ーラ、リンク層コントローラ及び中央処理装置の少なく
とも一つは複数個並列に設けられており、前記リンク層
コントローラと前記物理層コントローラ及び中央処理装
置の少なくとも一方の間に、データの上流側でデータを
分割し、データの下流側でデータを結合する機能を有す
るコントロール回路を有することを特徴とする通信機
器。
6. In a communication device used in a communication system in which a plurality of communication devices are serially connected via a serial bus, functions such as bus initialization, data encoding / decoding, arbitration, and bias voltage output / detection are provided. A physical layer controller that is connected to the serial bus, a link layer controller that has functions such as error correction code generation / detection and packet generation / detection, and an internal bus that is connected to the link layer controller. A central processing unit having an application layer function, a memory connected to the central processing unit that stores the value of the maximum transfer rate, and a program of a transmission / reception procedure are recorded, and the program is executed by the central processing unit. And a recording / reproducing means for appropriately reading the At least one of the C-layer controller and the central processing unit is provided in parallel, and the data is divided on the upstream side of the data between the link layer controller and at least one of the physical layer controller and the central processing unit. , A communication device having a control circuit having a function of combining data on the downstream side of the data.
【請求項7】 前記物理層コントローラが複数個あり、
かつ、前記リンク層コントローラが一つのときに、該物
理層コントローラとリンク層コントローラの間に設けら
れる前記コントロール回路は、前記PHYコントローラ
であり、該PHYコントローラは、入力されたデータを
複数個のデータに分割して前記複数個の物理層コントロ
ーラにそれぞれ送信するデータ分割器と、前記複数個の
物理層コントローラを介して受信したデータを結合して
正常なデータへと変換して前記リンク層コントローラへ
出力するデータ結合器と、自己宛てでないパケットは隣
接する通信機器へ転送するリピートモード、データを送
信するデータ送信モード、データを受信するデータ受信
モード、及び不使用モードのいずれかのモードを設定す
るモードコントローラとよりなることを特徴とする請求
2、5又は6記載の通信機器。
7. The plurality of physical layer controllers,
When the number of the link layer controllers is one, the control circuit provided between the physical layer controller and the link layer controller is the PHY controller.
The PHY controller divides the input data into a plurality of pieces of data and transmits the divided pieces of data to the plurality of physical layer controllers, respectively, and data received through the plurality of physical layer controllers. A data combiner that combines and converts the data into normal data and outputs it to the link layer controller, a repeat mode that transfers packets that are not addressed to itself to an adjacent communication device, a data transmission mode that transmits data, and a data reception 7. The communication device according to claim 2, 5 or 6, further comprising a mode controller that sets one of a data reception mode and a non-use mode.
JP08817899A 1999-03-30 1999-03-30 Communication system and communication equipment Expired - Fee Related JP3368867B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08817899A JP3368867B2 (en) 1999-03-30 1999-03-30 Communication system and communication equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08817899A JP3368867B2 (en) 1999-03-30 1999-03-30 Communication system and communication equipment

Publications (2)

Publication Number Publication Date
JP2000286855A JP2000286855A (en) 2000-10-13
JP3368867B2 true JP3368867B2 (en) 2003-01-20

Family

ID=13935664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08817899A Expired - Fee Related JP3368867B2 (en) 1999-03-30 1999-03-30 Communication system and communication equipment

Country Status (1)

Country Link
JP (1) JP3368867B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176466A (en) * 2000-12-08 2002-06-21 Fuji Film Microdevices Co Ltd Signal processing circuit and signal processing method
CN100559766C (en) * 2003-10-17 2009-11-11 艾利森电话股份有限公司 The method and system that is used for asymmetric bimodulus radio communication
JP2006115315A (en) 2004-10-15 2006-04-27 Fujitsu Ltd Data transferring method and data transferring device
JP2006330968A (en) * 2005-05-25 2006-12-07 Sharp Corp Serial data transmission/reception method and serial data transmission/reception device
JP4564939B2 (en) * 2006-05-26 2010-10-20 Necシステムテクノロジー株式会社 Data processing apparatus, data transfer method, and data transfer program

Also Published As

Publication number Publication date
JP2000286855A (en) 2000-10-13

Similar Documents

Publication Publication Date Title
US7979608B2 (en) Lane to lane deskewing via non-data symbol processing for a serial point to point link
US6324288B1 (en) Cipher core in a content protection system
EP1897333B1 (en) Method for parallel data integrity checking of pci express devices
US7821919B2 (en) Data processing apparatus and data processing method
US8665894B2 (en) Scatter and gather scheme for aggregating multiple high speed point-to-point interfaces
US6829225B2 (en) Method for computing speed map for IEEE-1394 network
CA2270094C (en) Parallel backplane physical layer interface with scalable data bandwidth
KR20030084974A (en) Buffer network for correcting fluctuations in a parallel/serial interface
JP2007517334A (en) Buffer management via non-data code handling point-to-point links
JP3368867B2 (en) Communication system and communication equipment
JP3989376B2 (en) Communications system
US7529260B2 (en) Packet transmission apparatus, packet transmission system and packet transmission method
US6208645B1 (en) Time multiplexing of cyclic redundancy functions in point-to-point ringlet-based computer systems
US6510155B1 (en) ATM layer device controlling method and ATM layer device
Scott The SCX channel: A new, supercomputer-class system interconnect
US20030065869A1 (en) PCI/LVDS half bridge
US7440468B2 (en) Queue management of a global link control byte in an input/output subsystem
US20030002493A1 (en) System for sharing channels by interleaving flits
US6845411B2 (en) External storage device, control device, external storage system, control method, program, and recording medium
JP3473746B2 (en) Data transmission / reception circuit
JP2002374245A (en) Encryption/decryption processing method
JP2004054419A (en) Inter-node transaction processor
JPH09252301A (en) Communication interface
JPH1097495A (en) Data communication method and its device
KR20060038139A (en) Serial interface apparatus and method between processors processing a large amount of data

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071115

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081115

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081115

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091115

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091115

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101115

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111115

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111115

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111115

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111115

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121115

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121115

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121115

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131115

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees