JP3366437B2 - Driving method of liquid crystal display device - Google Patents

Driving method of liquid crystal display device

Info

Publication number
JP3366437B2
JP3366437B2 JP12745094A JP12745094A JP3366437B2 JP 3366437 B2 JP3366437 B2 JP 3366437B2 JP 12745094 A JP12745094 A JP 12745094A JP 12745094 A JP12745094 A JP 12745094A JP 3366437 B2 JP3366437 B2 JP 3366437B2
Authority
JP
Japan
Prior art keywords
voltage
gradation
liquid crystal
capacitance
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP12745094A
Other languages
Japanese (ja)
Other versions
JPH07333576A (en
Inventor
盛毅 高橋
幸治 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP12745094A priority Critical patent/JP3366437B2/en
Publication of JPH07333576A publication Critical patent/JPH07333576A/en
Application granted granted Critical
Publication of JP3366437B2 publication Critical patent/JP3366437B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は薄膜トランジスタを用い
た液晶表示装置における表示特性の改善と長時間動作に
おける信頼性向上を図った液晶表示装置およびその駆動
方法に関する。 【0002】 【従来の技術】図10は従来の階調表示薄膜トランジス
タ(以下、TFTという)型ツイステッドネマティック
(以下、TNという)液晶表示装置(以下、LCDとい
う)のシステム構成例の図である。このシステムの表示
回路の中間調表示法は階調電圧選択方式を用いている。
この階調電圧選択方式では、表示回路で発生した複数の
階調電圧をソースドライバ17a、17b(以下、代表
して17という)内で階調データに応じて選択すること
によって液晶パネル18に画像信号を入力している。こ
こで入力信号のR・G・Bそれぞれのデータは表示画像
の赤・緑・青それぞれの色成分データ、CLKはドット
クロック、HsyncまたはVsyncは各々表示画面の水平ま
たは垂直の同期信号である。表示回路は、ソースドライ
バ17およびゲートドライバ16にデータおよびタイミ
ング信号を入力するタイミング制御回路15、階調電
圧、対向電極電圧、ゲート電圧、補助容量電極電圧をそ
れぞれ生成する階調電圧回路11、対向電極電圧回路1
2、ゲート電圧回路13および補助容量電極電圧回路1
4より構成されている。ソースドライバ17およびゲー
トドライバ16内では表示回路より入力された信号をも
とに画像信号、走査信号を発生し、液晶パネル18に入
力する。対向電極電圧と補助容量電圧はそれぞれの電圧
回路12、14より直接液晶パネル18に入力される。 【0003】図11はソースドライバ17の構成の一例
を示すブロック図である。このようにサンプルパルス発
生回路21、データサンプル回路22、ラッチ回路23
および階調電圧選択回路24により構成されている。図
11においてCLK、R・G・Bそれぞれのデータはそ
れぞれ図10と同様であり、STPはスタートパルス、
V0〜V7は8階調表示における前記階調電圧である。こ
のようにソースドライバ17はデータサンプル回路22
に入力されたデータ信号に基き対応する階調電圧を階調
電圧選択回路24で選択する。その結果選択された階調
電圧は画像信号として液晶パネルのソース信号線に出力
される。 【0004】図12はノーマリーホワイト(以下、NW
という)モードの場合における8階調表示の場合のTF
T−LCDの電圧−透過率特性例の図である。TN型L
CDにおいて多階調表示を行うためには、表示階調に応
じて交流振幅が変化する交流信号を液晶層に印加しなけ
ればならない。したがって図12の電圧は交流振幅電圧
である。またTは液晶パネルの透過率である。V0〜V7
は8階調表示のための前記階調電圧であり、100〜0
%透過率の間の中間電圧を入力することによって中間調
表示を実現できる。 【0005】図13はTFT−LCDにおける従来の階
調電圧の波形図である。V0〜V7は8階調表示における
各階調電圧波形であり、V00はV0〜V7の交流信号の中
心電圧であり、従来の階調電圧設定法では8階調すべて
の階調電圧で中心電圧は一致していた。 【0006】図14はTFT−LCDの液晶パネルの等
価回路図である。SLはソースライン、GLはゲートラ
イン、Dはドレイン(画素)電極、COMは対向電極、
STLは補助(蓄積)容量ラインである。 【0007】図15は平成5年2月19日の電子情報通
信学会技術報告会EID92−117、21頁に記載さ
れたTFTを用いた従来のTN型LCDの1画素の等価
回路図である。Sはソース電極、Gはゲート電極、CO
Mは対向電極、STは補助(蓄積)容量電極である。ま
た、Clcは液晶容量、Cgdはゲート・ドレイン間の寄生
容量、Cstは補助容量である。すなわち、TFT−LC
DにおいてはTFTのゲート・ドレイン間の寄生容量C
gdが生ずることが知られている。補助容量Cstは液晶容
量Clcに並列にドレイン電極に接続されているが、ある
場合とない場合が考えられる。ドレイン電極、ソース電
極、ゲート電極、対向電極、補助容量電極の電位をそれ
ぞれ、Vd、Vs、Vg、Vcom、Vstとする。前述のよう
に液晶層にはドレイン電極と対向電極間の電位差(Vd
−Vcom)が印加される。 【0008】図16は前記等価回路の各電極電圧の波形
図である。ここでは、Vcom、Vstとしてともに直流電
圧を用いた場合を示す。VghおよびVglはそれぞれゲー
トのオン電圧およびオフ電圧である。また、Vsaおよび
Vsoはソース信号の交流振幅電圧および中心電圧であ
る。したがって、表示階調に応じてこのVsa値は変化す
る。ゲート電圧がオン期間(Vghとなる期間)におい
て、ソースラインより入力した映像信号はドレイン電極
に伝わり、VdがVsに一致する。そののちゲート電圧の
立ち下がりに同期して、ゲート・ドレイン間の寄生容量
Cgdを介した結合効果によってドレイン電圧は変動す
る。その変動電圧ΔVdは次式(1)で表わされる。 【0009】 【数1】 ここでΔVgはゲート電圧Vgの変動量を表す。また、補
助容量なしの場合にはCst=0を代入すればよい。ΔV
g=Vgl−Vghは常に負の値であるため、ΔVdも負の値
となる。その結果、ソース交流信号に比べドレイン交流
信号の中心電圧は低下してしまう。この電圧差が液晶に
直流電圧として加わらないように、通常はVcomをVso
よりΔVdだけ低い値に調整する。すなわち、ドレイン
電圧の変動分をVcomによって補正することになる。 【0010】しかしながら、一般にTN液晶の比誘電率
εlcは図17に示すように印加電圧Vsa値によって変化
する。その結果Clcが変化し(1)式にしたがってΔV
d値も変化する。したがって、全ての表示階調すなわち
Vsa値に対してΔVdの影響を取り除くことはできな
い。その1例として、図17に示した特性を有する液晶
を用いた場合のΔVd値のVsaに対する変化の計算結果
を表1に示す。ここではCst=0.8pF、Cgd=0.
1pF、ΔVg=25Vとした。このように、仮にVcom
の補正値をΔVdの最大値と最小値の平均値である2.
33Vに合わせたとしても、Vsa=0Vと4Vにおいて
それぞれ+0.13V、−0.13Vの直流電圧が液晶
層に加わってしまう。 【0011】 【表1】 また、補助容量なしの場合のΔVd値のVsaに対する変
化の計算結果例を表2に示す。同様にCgd=0.1p
F、ΔVg=25Vとした。このように、仮にVcomの補
正値をVdの最大値と最小値の平均値である9.43V
に合わせたとしても、Vsa=0Vと4Vにおいてそれぞ
れ+2.04V、−2.05Vの直流電圧が液晶層に加
わってしまう。このように、一般に補助容量がない場合
にはΔVdの変化によって液晶に加わる直流電圧は補助
容量がある場合に比べて大きくなる。 【0012】 【表2】 【0013】 【発明が解決しようとする課題】以上のように、従来の
階調電圧選択方式による中間調表示法では、ゲート・ド
レイン間の寄生容量に基づきドレイン電圧が信号電圧に
依存してΔVdシフトする。またドレイン電圧はさらに
液晶容量の電圧依存性によっても変化するため、信号電
圧に依存してΔVdシフトする。 【0014】そのためドレイン電圧のΔVdの変化によ
って液晶層に直流電圧が加わり、焼きつけとかフリッカ
などに基づく表示不良が発生し、さらに長時間表示にお
ける信頼性が低下するという問題がある。 【0015】本発明はこのような問題を解決して階調電
圧に応じてその中心電圧を変化させることにより、液晶
層に直流電圧が印加されないようなLCDの駆動方法を
提供することを目的とする。 【0016】本発明の他の目的はLCD内に階調電圧の
変化に応じて液晶容量の電圧による変化と反対特性の可
変容量を並列に付加し、前述のΔVdの変化をキャンセ
ルするようにすることにより、液晶層に直流電圧が印加
されないようなLCDを提供することにある。 【0017】 【課題を解決するための手段】本発明にかかわるLCD
の駆動方法は、画素ごとに薄膜トランジスタが備えられ
た液晶表示装置に対して、前記各画素に印加される交流
階調電圧信号の構成要素となる、振幅の異なる複数の交
流電圧の中心電圧が、前記交流電圧ごとに異なる値に設
定されるものである。 【0018】前記薄膜トランジスタのソースに前記複数
の交流電圧の各々を入力するときのドレイン電圧の変動
値をそれぞれ求め、前記交流電圧の任意の2つの中心電
圧の差が、前記任意の2つの交流電圧の前記変動値の差
に等しくなるように、前記中心電圧をそれぞれ設定する
ことが、液晶層に加わる直流電圧を減少させるという点
から好ましい。 【0019】さらに基準電圧発生回路、加算回路および
減算回路を複数組合せて正負それぞれの極性をもつ最大
振幅階調基準電圧および最小振幅階調基準電圧を発生
し、それぞれの極性において最大および最小振幅階調基
準電圧間を分割抵抗で分割することによってそれぞれ対
応する複数の中間調の階調基準電圧を設定し、さらに交
流化回路で、前記極性間で対応する各階調基準電圧を組
合わせて階調電圧を交流化し、前記交流階調電圧信号の
構成要素として用いることが、交流電圧の中心電圧を容
易に交流電圧ごとに異なる値に設定できるという点から
好ましい。 【0020】また前記正負それぞれの極性の対応する階
調基準電圧を設定する分割抵抗において、各々の対応す
る抵抗の値が異なっていることが、上記方法を達成する
点から好ましい。 【0021】また前記正負それぞれの極性をもつ最大振
幅階調基準電圧および最小振幅階調基準電圧を発生させ
る対応する加算回路または減算回路が、異なる加算係数
または減算係数を有することが、上記方法を達成する点
から好ましい。 【0022】本発明にかかわるLCDの駆動方法は、個
別画素電極、該個別画素電極がドレイン電極に接続され
る薄膜トランジスタおよび該個別画素電極と誘電体膜を
介して対向して補助容量を形成する補助容量電極からな
る複数の画素がマトリクス状に設けられる第1の絶縁性
透明基板と対向電極が設けられる第2の絶縁性透明基板
とから構成され、前記第1および第2の絶縁性透明基板
が、前記複数の個別画素電極と前記対向電極とが互いに
対向するように保持されるとともに、前記第1および第
2の絶縁性透明基板の間に液晶材料が封入されてなる液
晶表示装置であって、該補助容量が印加電圧に依存して
容量値の変化する可変容量であり、前記補助容量が印加
電圧の増加につれて容量値の減少する可変容量であり、
前記補助容量がp型メタルインシュレータセミコンダク
タダイオードとn型メタルインシュレータセミコンダク
タダイオードを直列接続して構成される液晶表示装置の
駆動方法であって、基準電圧発生回路、加算回路および
減算回路を複数組合せて正負それぞれの極性をもつ最大
振幅階調基準電圧および最小振幅階調基準電圧を発生
し、それぞれの極性において最大および最小振幅階調基
準電圧間を分割抵抗で分割することによってそれぞれ対
応する複数の中間調の階調基準電圧を設定し、さらに交
流化回路で、前記極性間で対応する各階調基準電圧を組
合わせて階調電圧を交流化し、前記交流階調電圧信号の
構成要素として用いることを特徴とする。 【0023】前記補助容量が印加電圧の増加につれて容
量値の減少する可変容量であることが、液晶容量の電圧
依存性を打ち消すためとくに有効である。 【0024】前記補助容量がp型メタルインシュレータ
セミコンダクタダイオードとn型メタルインシュレータ
セミコンダクタダイオードを直列接続して構成されば、
液晶容量の電圧依存性を打ち消す容量を容易にうること
ができるため好ましい。 【0025】 【作用】本発明にかかわるLCDの駆動方法によれば、
各階調の階調電圧の中心電圧を各階調におけるドレイン
電圧変動値に応じて設定することによりドレイン電圧の
変動によって発生する直流電圧を低減することができ
る。 【0026】本発明にかかわるLCDの駆動方法によれ
ば、ドレイン電圧の交流振幅電圧の増加に伴う液晶容量
変化特性と逆に容量変化特性を補助容量が有するため、
液晶容量変化の効果を打ち消し、ドレイン変動電圧のド
レイン電圧による変化を抑制することができる。その結
果、ドレイン電圧を変化させたときに液晶に加わる直流
電圧を低減でき、フリッカ、焼きつきなどの表示不良を
低減でき、同時に長時間動作における信頼性を向上でき
る。 【0027】 【実施例】 [実施例1]図1は本発明の8階調表示TFT−LCD
の場合における実施例を説明する階調電圧設定図であ
る。図中の階調電圧V0〜V7は図13におけるものと同
様であり、V00〜V70は各々階調電圧V0〜V7の中心電
圧である。ここで各階調の中心電圧V00〜V70を各階調
のドレイン電圧の変動値に応じて次式(2)のように設
定する。 【0028】 Vi0=Vd0+(ΔVd(Vi)−ΔVd(Vj)) (i=0〜7) (2) ここでVd0は中心電圧の基準電圧、ΔVd(Vi)、ΔV
d(Vj)はそれぞれ階調i、jにおけるドレイン電圧の
変動値である。jはj=0〜7の特定の1つの階調をと
る。コモン電圧については次式(3)のように設定す
る。 【0029】 Vcom=Vd0−ΔVd(Vj) (3) 前述の表1における補助容量ありの液晶パネルの階調電
圧設定に対し(2)、(3)式で表される本発明を用い
た設定例を表3に示す。 【0030】 【表3】 ここでVi0は階調iの階調電圧の中心電圧である。まず
中心電圧の基準電圧Vd0を設定し、ここではVd0=9.
5Vとした。つぎにj=7を選択することにより、
(2)式から次式が導かれる。 【0031】 Vi0=Vd0+(ΔVd(Vi)−ΔVd(V7)) (4) また(3)式より次式(5)が導かれる。 【0032】 Vcom=Vd0−ΔVd(V7) (5) その結果Vi0が階調iのΔVd値に応じて補正された中
心電圧となる。この場合変動後のドレイン電圧の中心電
圧はVcomに一致し、液晶層に加わる直流電圧の発生を
抑えることができる。 【0033】この階調電圧の設定法をフローチャートで
図2に示す。まずパネルに固有なΔVdのVsa依存性の
測定もしくは計算を行う(S1参照)。すなわち、
(1)式によりΔVdを求める。つぎに基準となる中心
電圧Vd0、階調j、Vcomの計算、設定を行う(S2参
照)。すなわちVd0を設定し、階調jを選択して(3)
式によりコモン電圧Vcomを計算する。ついで各階調の
中心電圧Vi0を決定する(S3参照)。すなわちjをた
とえば7に定めて(2)式によりVi0を計算する。つぎ
に階調電圧を計算する(S4参照)。すなわちS3で求
めた各階調の中心電圧Vi0を用い、ハイ側の電圧をVsh
(i)=Vi0+Vsa(i)、ロー側の電圧をVsl(i)
=Vi0−Vsa(i)で求める。最後に回路の設定を行う
(S5参照)。すなわち後述する階調電圧回路(図3参
照)の分割可変抵抗VR1〜VR14を調整するととも
に、加算、減算回路4a、4b、5a、5bの係数を計
算により求めるか、オシロスコープで観測しながら設定
する。 【0034】また、前述の階調電圧の中心電圧は次式に
したがってVi0、Vcomを設定することによっても同様
にえられる。 【0035】 Vi0=Vd0+{ΔVd(Vi)−(ΔVdmax+ΔVdmin)/2} (6) Vcom=Vd0−(ΔVdmax+ΔVdmin)/2 (7) ここでΔVdmaxおよびΔVdminはそれぞれΔVdの最大
値、最小値である。前述の表1における補助容量ありの
液晶パネルの階調電圧設定に対して(6)、(7)式に
したがって本発明を用いた設定例を表4に示す。 【0036】 【表4】ここでVd0=9.5Vとした。またΔVdmax=2.46
V、ΔVdmin=2.20Vである。この場合にもVi0が
階調iのΔVd値に応じて補正された中心電圧となり、
直流電圧の発生を抑えることができる。 【0037】[実施例2]前述の表2における補助容量
なしの液晶パネルの階調電圧設定に対し、(4)、
(5)式で表される本発明を用いた設定例を表5に示
す。 【0038】 【表5】 ここでは実施例1と同様に階調電圧の中心電圧Vi0は
(4)式にしたがって設定されている。ここでVd0=
9.5Vである。コモン電圧は(5)式にしたがって設
定されている。その結果Vi0が階調iのΔVd値に応じ
て補正された中心電圧となる。この場合変動後のドレイ
ン電圧の中心電圧はVcomに一致し、液晶層に加わる直
流電圧の発生を抑えることができる。 【0039】また表2における補助容量なしの液晶パネ
ルの階調電圧設定に対する(6)、(7)式で表される
各階調電圧の中心電圧設定例を表6に示す。 【0040】 【表6】階調電圧の中心電圧Vi0は(6)式にしたがって設定さ
れている。ここでVd0=9.5Vとしている。コモン電
圧は(7)式にしたがって設定されている。そしてこの
場合でもVi0が階調iのΔVd値に応じて補正された中
心電圧となり、直流電圧の発生を抑えることができる。
表2では前述のように補助容量なしのために階調の違い
によるV00〜V70のΔVd値の違いは補助容量ありの場
合である表1より大きくなっている。しかし本発明では
Vi0の設定を階調電圧設定上の中心電圧を変更すること
のみで補助容量なしの場合にも直流電圧の発生を抑える
ことができる。したがって本発明を採用することによっ
て補助容量を取り除くことができる。 【0041】[実施例3]実施例1、2の実現法の例を
図3に示す。図3は8階調表示における階調電圧回路の
1例を示すブロック図である。図のように回路は基準電
圧Vro発生回路1、基準電圧Vrb発生回路2、基準電圧
Vrc発生回路3、加算回路4a、4b、減算回路5a、
5b、分割可変抵抗VR1〜VR14、交流化回路6よ
り構成されている。基準電圧Vr0発生回路1から出力さ
れる基準電圧Vr0に対し基準電圧Vrb発生回路2で発生
した基準電圧Vrbを加算、減算することにより正負最大
振幅階調基準電圧V7U、V7Lを発生する。さらにV
7U、V7Lに基準電圧Vrcを減算/加算することによ
り、正負最小振幅階調基準電圧V0U、V0Lを発生す
る。さらに、V7UとV0Uの間、およびV7LとV0
Lの間を分割可変抵抗VR1〜VR14で分割すること
によって中間調の階調基準電圧を設定する。交流化回路
6では各階調の正負の極性の階調基準電圧を垂直走査周
期毎または水平周期毎に選択切り替えすることにより交
流化された階調電圧を生成する。従来の階調電圧発生回
路では分割抵抗VR1〜VR14の設定値はVR1とV
R14、VR2とVR13、というように図中の上下方
向に対称の位置にある分割抵抗で各階調の中心電圧を同
じにするために同じ値に設定される。この分割抵抗の値
を調整することによって、本発明の階調間のΔVdの違
いに応じて各階調電圧の中心電圧をずらした設定を容易
に実現できる。またVR1〜VR14に固定抵抗を用い
て分割抵抗を構成した場合においても、その抵抗値を上
下対称の位置で異ならせることにより同様に前述の階調
間のΔVdの違いに応じて各階調電圧の中心電圧をずら
した設定を実現できる。 【0042】[実施例4]従来の階調電圧発生回路では
図3の加算、減算回路の係数は正極性側と負極性側で同
じになっている。この係数を正負極性間で調整すること
によって、本発明の階調間のΔVdの違いに応じて各階
調電圧の中心電圧をずらした設定を容易に実現できる。 【0043】以上の各実施例については、8階調表示に
おける階調電圧の設定方法について述べたが、本発明は
任意の階調表示に対しても同様に有効である。 【0044】[実施例5]以上の各実施例では階調電圧
の中心電圧をずらしてゲート・ドレイン間の寄生容量や
電圧による液晶容量の変化を抑制したが、本実施例では
液晶容量の変化と逆の変化をする容量可変補助容量を設
けることにより改善を図るものである。 【0045】図4は本発明のLCDの第1の実施例を説
明するTFTを用いたTN型LCDの1画素の等価回路
図である。ここでCstvは電圧によって容量値が変化す
る容量可変補助(蓄積)容量であり、STVは容量可変
補助容量電極である。 【0046】図4の等価回路を有するTN型LCDの画
素が、たとえば図5によって示される。(a)は平面
図、(b)はそれををAAによって切断する面を横方向
からみた断面図である。第1および第2の絶縁性透明基
板31、32上には、図5に示される画素が複数マトリ
クス状に配列される。図5において、ソースラインSL
の一部をソース電極、ゲートラインGLの一部をゲート
電極とする薄膜トランジスタのドレイン電極36が、個
別画素電極34と接続される。この個別画素電極34は
液晶材料33を介して対向電極37と対向して画素容量
Clcを形成する。さらに、個別画素電極34は、誘電体
膜35を介して補助容量電極STVと対向し、補助容量
Cstvを形成する。本実施例では、この補助容量Cstvが
印加電圧によって容量値が変化する可変容量とされる。
図5においては詳細が示されないが、誘電体膜35の材
料の選択や、この補助容量Cstvの構造そのものの置き
換えにより、このような可変容量の構成が可能となる。
この可変補助容量Cstvの特性の設計について以下に記
述する。なお、図5において、38は薄膜トランジスタ
のチャネル領域となるシリコン層、40はゲート絶縁膜
層、39、41は配向膜層である。また、補助容量電極
STVは隣の行もしくは列に位置する画素のゲートライ
ンGLと兼用することも可能である。 【0047】図6はCstvの印加電圧と容量値の関係を
示す特性図である。ここで、Coは容量の最大値、Cmは
容量の最小値、Voは容量が最大値をとるときの電圧
値、Vm1、Vm2は容量が最小値をとるときの第1および第
2の電圧値である。Vh1はVoとVm1の中間電圧(Vh1
=(Vo+Vm1)/2)であり、Ch1(図ではCh)はV
h1における容量値である。Vh2はVoとVm2の中間電圧
(Vh2=(Vo+Vm2)/2)であり、Ch2(図ではC
h)はVh2における容量値である。ここで、容量可変補
助容量の構成材料、構造などにすることによって調整す
ることにより図6に示した電圧、容量値を液晶容量変化
の効果を抑制するように設定する。たとえば前述の表1
の液晶容量変化の効果を抑制するようにCstvの特性を
設定した場合は以下のようになる。Co=0.7pF、
Ch=0.65pF、Cm=0.6pFであり、Vo−Vm
1=Vm2−Vo=4Vである。そして、図4のSTVにV
oを印加することによって、CstvにはVd−Voが印加さ
れる。このときのドレイン電圧変動値ΔVdの計算結果
を表7に示す。 【0048】 【表7】 ここで、ΔVdは(1)式のCstにVd−Voによって変
化するCstvの値を代入して求めた。表7に示すように
ΔVdの変化は0.08V以下になっており、従来の
0.26Vに比べて1/3以下に低減できた。したがっ
てVcomをVd0−2.7Vに設定することによって階調
変化によって液晶層に印加される直流電圧は0.04V
以下に抑えられる。以上のような容量可変補助容量を実
現する方法として、図7に示すような交流振幅電圧Vsa
の増加に伴って誘電率εstvが減少するようなVsa−ε
stv特性を有する材料をCstvの誘電体として用いればよ
い。これは表1の特性と正反対の交流振幅電圧依存性で
ある。 【0049】また、このような容量可変補助容量を実現
する方法として、図8に示すようなn型非晶質シリコン
(a−Si(n))膜とチッ化シリコン(SiNx)膜
で構成されるメタルインシュレータセミコンダクタ(以
下、MISという)ダイオードと、p型非晶質シリコン
(a−Si(p))膜とチッ化シリコン(SiNx)膜
で構成されるMISダイオードとを直列接続した構造が
考えられる。このような容量可変補助容量を従来の補助
容量に代えて画素電極の下に一方の電極を画素電極と
し、他方の電極をITOなどの透明導電膜で設けること
により、開口率には影響を与えない。この場合の補助容
量値Cstvはn型MISダイオードの容量Cnとp型M
ISダイオードの容量Cpの合成容量として次式(8)
で表される。 【0050】 【数2】 図9はこの構造において図6に示したCstv特性をうる
ためのCn、Cp値の設定方法を説明する特性図である。
図9に示すようにMISダイオードの電圧−容量特性は
p型で右下がり、n型で左下がりの特性を示す。このよ
うに、p、n型ダイオードにおいて最大および最小容量
値は一致しており、それぞれの値をC2およびC1とす
る。また、容量値が変化しはじめる電圧値もVoに一致
している。その結果、合成容量の最大値はCo=C2/
2、最小値はCm=C1・C2/(C1+C2)とな
る。両ダイオードにおいて容量の最大値はSiNx膜の
誘電特性のみで決まる容量値であるため、両者において
同構造、同材料のSiNx膜を採用することによって図
9に示すようにC2に一致させることが可能である。一
方、両ダイオードにおいて容量の最小値はa−Si膜中
に空乏層が形成されa−Si膜の誘電特性がSiNx膜
の特性に加わった合成容量値になる。これについても、
a−Si膜の誘電率、膜厚などを調整することによって
図9に示すようにC1に一致させることができる。n型
およびp型ダイオードにおいて容量値が変化しはじめる
電圧は、a−Si膜中のそれぞれドナーおよびアクセプ
ター不純物量の制御によって調整可能である。したがっ
て、図9のように両者の容量が変化しはじめる電圧はV
oに一致させることも可能である。 【0051】両ダイオードにおいてたとえば前記図6に
示したCm、Co値を達成するためには、MISダイオー
ドの容量値をC2=1.6pF、C1=0.96pFに
設定すればよい。これはダイオードの膜厚、電極面積な
どの構造ならびにSiNx膜およびa−Si膜の特性を
調整することによって実現できる。 【0052】 【発明の効果】本発明の階調電圧設定方法によれば、直
流電圧を低減することによりフリッカ、焼きつけなどの
表示不良を改善し、さらに長時間表示の信頼性を向上さ
せることができる。さらに、本発明を採用することによ
って補助(蓄積)容量を取り除くことが可能となり、液
晶パネルの構造を単純化することができるためコスト低
減にもつながる。 【0053】また、本発明のLCDによれば、ドレイン
電圧の交流振幅電圧の増加に伴う液晶容量変化特性と逆
の容量変化特性を補助容量が有するため、液晶容量変化
の効果を打ち消し、ドレイン変動電圧のドレイン電圧に
よる変化を抑制することができる。そして、ドレイン電
圧を変化させたときに液晶層に加わる直流電圧を低減で
きる。その結果、液晶表示装置のフリッカ、焼きつけな
どの表示不良を低減でき、同時に長時間動作における信
頼性を向上することができる。
DETAILED DESCRIPTION OF THE INVENTION [0001] BACKGROUND OF THE INVENTION 1. Field of the Invention
Of display characteristics and long-term operation of a liquid crystal display device
-LCD DEVICE AND ITS DRIVING WITH IMPROVED RELIABILITY
About the method. [0002] 2. Description of the Related Art FIG. 10 shows a conventional gradation display thin film transistor.
(Hereinafter referred to as TFT) type twisted nematic
(Hereinafter referred to as TN) liquid crystal display (hereinafter referred to as LCD)
2) is a diagram of an example of a system configuration. Display of this system
The halftone display method of the circuit uses a gradation voltage selection method.
In this gray scale voltage selection method, a plurality of
The gray scale voltage is applied to the source drivers 17a and 17b (hereinafter, representatives).
And 17) according to the gradation data.
Input an image signal to the liquid crystal panel 18. This
Here, each data of R, G, B of the input signal is the display image
Red, green and blue color component data, CLK is dot
The clock, Hsync or Vsync, respectively, is used to level the display screen.
Or a vertical synchronization signal. The display circuit is a source dry
Data and timing to the gate 17 and the gate driver 16.
Timing control circuit 15 for inputting the
Voltage, counter electrode voltage, gate voltage, and auxiliary capacitance electrode voltage.
The gradation voltage circuit 11 and the counter electrode voltage circuit 1 which are respectively generated
2. Gate voltage circuit 13 and auxiliary capacitance electrode voltage circuit 1
4. Source driver 17 and game
The signal input from the display circuit in the driver 16 is
Generates an image signal and a scanning signal, and enters the liquid crystal panel 18.
Power. The counter electrode voltage and the auxiliary capacitance voltage are the respective voltages
The signals are directly input to the liquid crystal panel 18 from the circuits 12 and 14. FIG. 11 shows an example of the configuration of a source driver 17.
FIG. In this way, the sample pulse
Raw circuit 21, data sampling circuit 22, latch circuit 23
And a gradation voltage selection circuit 24. Figure
At 11, the data of CLK, RGB
STP is a start pulse,
V0 to V7 are the gradation voltages in the 8-gradation display. This
As shown in FIG.
The corresponding gray scale voltage based on the data signal input to
The voltage is selected by the voltage selection circuit 24. The selected gradation
The voltage is output as an image signal to the source signal line of the LCD panel
Is done. FIG. 12 shows a normally white (hereinafter referred to as NW).
TF in the case of 8 gradation display in the mode)
It is a figure of the example of the voltage-transmittance characteristic of T-LCD. TN type L
In order to perform multi-gradation display on a CD,
AC signal whose AC amplitude changes in the same way must be applied to the liquid crystal layer.
I have to. Therefore, the voltage in FIG.
It is. T is the transmittance of the liquid crystal panel. V0-V7
Is the gradation voltage for 8 gradation display, and is 100 to 0
% Transmission by inputting an intermediate voltage between
Display can be realized. FIG. 13 shows a conventional floor of a TFT-LCD.
FIG. 5 is a waveform diagram of a regulated voltage. V0 to V7 are for 8 gradation display
Each of the gradation voltage waveforms, where V00 is an AC signal of V0 to V7.
This is the heart voltage, and the conventional gradation voltage setting method uses all eight gradations.
And the center voltage was the same. FIG. 14 shows a liquid crystal panel of a TFT-LCD.
FIG. SL is the source line, GL is the gate line
IN and D are drain (pixel) electrodes, COM is a counter electrode,
STL is an auxiliary (accumulation) capacitance line. FIG. 15 is a diagram showing the electronic information communication on February 19, 1993.
IEICE Technical Report EID92-117, page 21
Of one pixel of a conventional TN-type LCD using a thinned TFT
It is a circuit diagram. S is a source electrode, G is a gate electrode, CO
M is a counter electrode, and ST is an auxiliary (accumulation) capacitance electrode. Ma
Clc is the liquid crystal capacitance, Cgd is the parasitic between the gate and drain.
The capacity, Cst, is an auxiliary capacity. That is, TFT-LC
D, the parasitic capacitance C between the gate and drain of the TFT
gd is known to occur. The auxiliary capacitance Cst is the liquid crystal capacitance.
Connected to the drain electrode in parallel with the quantity Clc
There may or may not be. Drain electrode, source electrode
The potential of the electrode, gate electrode, counter electrode, and auxiliary capacitance electrode.
These are Vd, Vs, Vg, Vcom, and Vst, respectively. As mentioned above
In the liquid crystal layer, the potential difference between the drain electrode and the counter electrode (Vd
-Vcom) is applied. FIG. 16 shows the waveform of each electrode voltage of the equivalent circuit.
FIG. Here, DC power is used for both Vcom and Vst.
The case where pressure is used is shown. Vgh and Vgl are
The on-voltage and off-voltage of the Vsa and
Vso is the AC amplitude voltage and the center voltage of the source signal.
You. Therefore, this Vsa value changes according to the display gradation.
You. During the ON period (period when the gate voltage becomes Vgh)
The video signal input from the source line is
And Vd matches Vs. Then the gate voltage
Parasitic capacitance between gate and drain in synchronization with falling
The drain voltage fluctuates due to the coupling effect via Cgd.
You. The fluctuating voltage ΔVd is expressed by the following equation (1). [0009] (Equation 1) Here, ΔVg represents a variation amount of the gate voltage Vg. In addition,
If there is no auxiliary capacity, Cst = 0 may be substituted. ΔV
Since g = Vgl−Vgh is always a negative value, ΔVd is also a negative value.
Becomes As a result, the drain AC
The center voltage of the signal decreases. This voltage difference is applied to the liquid crystal
Normally, Vcom is set to Vso so as not to be applied as a DC voltage.
It is adjusted to a value lower by ΔVd. That is, the drain
The voltage fluctuation is corrected by Vcom. However, in general, the relative dielectric constant of a TN liquid crystal
εlcVaries with the applied voltage Vsa value as shown in FIG.
I do. As a result, Clc changes and ΔV according to equation (1).
The d value also changes. Therefore, all display gradations, that is,
The effect of ΔVd on Vsa value cannot be removed
No. As one example, a liquid crystal having the characteristics shown in FIG.
Calculation result of change of ΔVd value to Vsa when using
Are shown in Table 1. Here, Cst = 0.8 pF, Cgd = 0.
1 pF and ΔVg = 25 V. In this way, temporarily Vcom
Is the average value of the maximum value and the minimum value of ΔVd.
Even if it is adjusted to 33V, at Vsa = 0V and 4V
DC voltage of + 0.13V and -0.13V respectively for liquid crystal
Join the layers. [0011] [Table 1] In addition, the change of the ΔVd value with respect to Vsa when no auxiliary capacitance is provided.
Table 2 shows an example of the calculation results of the conversion. Similarly, Cgd = 0.1p
F, ΔVg = 25V. In this way, if Vcom is complemented,
A positive value is 9.43 V which is an average value of the maximum value and the minimum value of Vd.
, Even at Vsa = 0V and 4V
DC voltages of + 2.04V and -2.05V are applied to the liquid crystal layer.
I will. Thus, in general, when there is no auxiliary capacity
DC voltage applied to the liquid crystal by the change of ΔVd
It is larger than when there is capacity. [0012] [Table 2] [0013] As described above, the conventional
In the halftone display method using the gradation voltage selection method, the gate
Drain voltage becomes signal voltage based on parasitic capacitance between rain
Shifts by ΔVd. Also, the drain voltage
The signal voltage varies depending on the voltage dependence of the liquid crystal capacitance.
The shift is ΔVd depending on the pressure. Therefore, the change in drain voltage ΔVd
DC voltage is applied to the liquid crystal layer, causing burning or flickering.
Display failure based on the
There is a problem in that the reliability of The present invention solves such a problem and solves this problem.
By changing the center voltage according to the pressure, the liquid crystal
LCD driving method in which no DC voltage is applied to the layers
The purpose is to provide. Another object of the present invention is to provide a gray scale voltage in an LCD.
The characteristic opposite to the change of the liquid crystal capacitance due to the voltage
A variable capacitance is added in parallel to cancel the above-mentioned change in ΔVd.
DC voltage is applied to the liquid crystal layer
It is an object of the present invention to provide an LCD that is not used. [0017] Means for Solving the Problems The present inventionGet involvedLCD
In the driving method, a thin film transistor is provided for each pixel.
AC applied to each pixel with respect to the liquid crystal display device
A plurality of exchanges having different amplitudes, which constitute the grayscale voltage signal.
The center voltage of the flowing voltage is set to a different value for each AC voltage.
Is defined. The plurality of thin film transistors may be provided at the source of the thin film transistor.
Of drain voltage when each AC voltage is input
Values for each of the two center voltages of the AC voltage.
The difference between the pressures is the difference between the variation values of the two arbitrary AC voltages.
Set each of the center voltages to be equal to
Reduces the DC voltage applied to the liquid crystal layer.
Is preferred. Further, a reference voltage generation circuit, an addition circuit,
Maximum with both positive and negative polarities by combining multiple subtraction circuits
Generates amplitude gradation reference voltage and minimum amplitude gradation reference voltage
Maximum and minimum amplitude gradation
Dividing between the quasi-voltages with a dividing resistor allows
Corresponding halftone gradation reference voltages, and
A current divider sets each gradation reference voltage corresponding to the polarity.
In addition, the gray scale voltage is converted to AC, and the AC gray scale voltage signal is
It can be used as a component to accommodate the center voltage of AC voltage.
Because it can easily be set to a different value for each AC voltage
preferable. The corresponding floor of each of the positive and negative polarities
In the division resistors that set the tuning reference voltage,
Different values of the resistors to achieve the above method
Preferred from the point. Further, the maximum swing having the positive and negative polarities is
Generate the width gradation reference voltage and the minimum amplitude gradation reference voltage
If the corresponding adder or subtractor circuit has a different addition coefficient
Or having a subtraction factor achieves the above method
Is preferred. LCD according to the present inventionDrive methodIs an individual
Another pixel electrode, wherein the individual pixel electrode is connected to a drain electrode;
Thin film transistor and the individual pixel electrode and the dielectric film
A storage capacitor electrode that forms a storage capacitor that faces
Insulating property in which a plurality of pixels are provided in a matrix
Second insulating transparent substrate provided with a transparent substrate and a counter electrode
And the first and second insulating transparent substrates
However, the plurality of individual pixel electrodes and the counter electrode are mutually
While being held so as to face each other, the first and second
Liquid in which a liquid crystal material is sealed between two insulating transparent substrates
Crystal display device, wherein the auxiliary capacitance depends on an applied voltage.
Variable capacity with variable capacitance valueAnd the auxiliary capacitance is applied.
A variable capacitor whose capacitance value decreases as the voltage increases,
The auxiliary capacitance is a p-type metal insulator semiconductor.
Diode and n-type metal insulator semiconductor
Of a liquid crystal display device configured by connecting
A driving method, comprising: a reference voltage generation circuit, an addition circuit,
Maximum with both positive and negative polarities by combining multiple subtraction circuits
Generates amplitude gradation reference voltage and minimum amplitude gradation reference voltage
Maximum and minimum amplitude gradation
Dividing between the quasi-voltages with a dividing resistor allows
Corresponding halftone gradation reference voltages, and
A current divider sets each gradation reference voltage corresponding to the polarity.
In addition, the gray scale voltage is converted to AC, and the AC gray scale voltage signal
Used as a componentIt is characterized by that. The storage capacity increases as the applied voltage increases.
The variable capacitance whose value decreases decreases the voltage of the liquid crystal capacitance.
This is especially useful for canceling dependencies. The auxiliary capacitance is a p-type metal insulator
Semiconductor diode and n-type metal insulator
If it is configured by connecting semiconductor diodes in series,
Easily obtain the capacity to cancel the voltage dependence of the liquid crystal capacity
Is preferred because [0025] [Action] The present inventionGet involvedAccording to the driving method of the LCD,
The center voltage of the gradation voltage of each gradation is
By setting according to the voltage fluctuation value, the drain voltage
DC voltage generated by fluctuations can be reduced
You. The present inventionGet involvedDepends on LCD driving method
For example, the liquid crystal capacitance with the increase of the AC amplitude voltage of the drain voltage
Since the auxiliary capacitance has a capacitance change characteristic contrary to the change characteristic,
The effect of the liquid crystal capacitance change is negated and the drain fluctuation voltage
The change due to the rain voltage can be suppressed. The result
As a result, the DC applied to the liquid crystal when the drain voltage is changed
Voltage can be reduced, and display defects such as flicker and burn-in
And at the same time improve reliability in long-term operation.
You. [0027] 【Example】 [Embodiment 1] FIG. 1 shows an eight gradation display TFT-LCD of the present invention.
FIG. 7 is a gradation voltage setting diagram for explaining an embodiment in the case of FIG.
You. The gradation voltages V0 to V7 in the figure are the same as those in FIG.
V00 to V70 are the central voltages of the gradation voltages V0 to V7, respectively.
Pressure. Here, the center voltage V00 to V70 of each gradation is set for each gradation.
(2) according to the fluctuation value of the drain voltage
Set. [0028]         Vi0 = Vd0 + (ΔVd (Vi) −ΔVd (Vj))                                       (I = 0-7) (2) Here, Vd0 is a reference voltage of the center voltage, ΔVd (Vi), ΔV
d (Vj) is the drain voltage of gray scale i and j, respectively.
It is a fluctuation value. j is one specific gradation of j = 0 to 7
You. Set the common voltage as shown in the following equation (3).
You. [0029]         Vcom = Vd0−ΔVd (Vj) (3) The gray scale voltage of the liquid crystal panel with the auxiliary capacitance shown in Table 1 above.
The present invention represented by the formulas (2) and (3) is used for the pressure setting.
Table 3 shows setting examples. [0030] [Table 3] Here, Vi0 is the center voltage of the gradation voltage of gradation i. First
A reference voltage Vd0 of the center voltage is set. Here, Vd0 = 9.
5V. Next, by selecting j = 7,
The following equation is derived from the equation (2). [0031]       Vi0 = Vd0 + (ΔVd (Vi) −ΔVd (V7)) (4) The following equation (5) is derived from the equation (3). [0032]       Vcom = Vd0−ΔVd (V7) (5) As a result, Vi0 is corrected according to the ΔVd value of the gray scale i.
It becomes the heart voltage. In this case, the center voltage of the drain voltage after fluctuation
The voltage is equal to Vcom, and the generation of DC voltage applied to the liquid crystal layer
Can be suppressed. The setting method of this gradation voltage will be described with reference to a flowchart.
As shown in FIG. First, Vsa dependence of ΔVd unique to the panel
Measurement or calculation is performed (see S1). That is,
[Delta] Vd is obtained by the equation (1). Next reference center
Calculation and setting of voltage Vd0, gradation j, and Vcom are performed (see S2).
See). That is, Vd0 is set, gradation j is selected, and (3)
The common voltage Vcom is calculated by the equation. Then, for each gradation
The center voltage Vi0 is determined (see S3). I.e. j
For example, it is set to 7, and Vi0 is calculated by the equation (2). Next
Then, a gradation voltage is calculated (see S4). That is, in S3
Using the center voltage Vi0 of each gray scale, the high-side voltage is Vsh
(I) = Vi0 + Vsa (i), and the low-side voltage is Vsl (i)
= Vi0-Vsa (i). Finally, set the circuit
(See S5). That is, a gradation voltage circuit described later (see FIG. 3)
Adjust the divided variable resistors VR1 to VR14
, The coefficients of the addition and subtraction circuits 4a, 4b, 5a and 5b are calculated.
Or set while observing with an oscilloscope
I do. The center voltage of the above-mentioned gradation voltage is given by the following equation.
Therefore, the same applies by setting Vi0 and Vcom.
Can be obtained. [0035]       Vi0 = Vd0 + {ΔVd (Vi) − (ΔVdmax + ΔVdmin) / 2}                                                             (6)       Vcom = Vd0− (ΔVdmax + ΔVdmin) / 2 (7) Here, ΔVdmax and ΔVdmin are the maximum of ΔVd, respectively.
Value, minimum value. Table 1
Equations (6) and (7) for the gradation voltage setting of the liquid crystal panel
Therefore, Table 4 shows a setting example using the present invention. [0036] [Table 4]Here, Vd0 = 9.5V. ΔVdmax = 2.46
V, ΔVdmin = 2.20V. Also in this case, Vi0
It becomes the center voltage corrected according to the ΔVd value of the gray scale i,
Generation of a DC voltage can be suppressed. Example 2 Auxiliary capacitance in Table 2 above
(4) for the gradation voltage setting of the liquid crystal panel without
Table 5 shows a setting example using the present invention represented by the expression (5).
You. [0038] [Table 5] Here, similarly to the first embodiment, the center voltage Vi0 of the gradation voltage is
It is set according to equation (4). Where Vd0 =
9.5V. The common voltage is set according to equation (5).
Is defined. As a result, Vi0 depends on the ΔVd value of the gradation i.
The corrected center voltage. In this case the fluctuating dray
The center voltage of the pixel voltage matches Vcom, and
The generation of the flowing voltage can be suppressed. The liquid crystal panel without the auxiliary capacitor shown in Table 2
Expressions (6) and (7) for the gray scale voltage setting
Table 6 shows an example of setting the center voltage of each gradation voltage. [0040] [Table 6]The center voltage Vi0 of the gradation voltage is set according to the equation (6).
Have been. Here, Vd0 = 9.5V. Common power
The pressure is set according to equation (7). And this
Even in the case where Vi0 is corrected according to the ΔVd value of gradation i
It becomes a cardiac voltage, and generation of a DC voltage can be suppressed.
Table 2 shows the difference in gradation because there is no auxiliary capacitance as described above.
Difference between V00 and V70 due to the
It is larger than Table 1, which is the case. However, in the present invention
Changing the center voltage on the gradation voltage setting for Vi0 setting
Suppresses DC voltage generation even without auxiliary capacitance
be able to. Therefore, by adopting the present invention,
The auxiliary capacity can be removed. [Embodiment 3] An example of a method of realizing Embodiments 1 and 2 will be described.
As shown in FIG. FIG. 3 is a circuit diagram of a gradation voltage circuit in an 8-gradation display.
It is a block diagram showing an example. As shown in the figure, the circuit
Voltage Vro generating circuit 1, reference voltage Vrb generating circuit 2, reference voltage
Vrc generation circuit 3, addition circuits 4a and 4b, subtraction circuit 5a,
5b, divided variable resistors VR1 to VR14,
It is configured. Output from reference voltage Vr0 generation circuit 1
The reference voltage Vr0 is generated by the reference voltage Vrb generation circuit 2
The positive / negative maximum is obtained by adding and subtracting the reference voltage Vrb
The amplitude gradation reference voltages V7U and V7L are generated. Further V
7U and V7L by subtracting / adding reference voltage Vrc.
To generate the positive and negative minimum amplitude gradation reference voltages V0U and V0L.
You. In addition, between V7U and V0U, and between V7L and V0U
L is divided by dividing variable resistors VR1 to VR14
To set a gray scale reference voltage for halftone. AC circuit
In step 6, the gray scale reference voltage of the positive and negative polarities of each gray scale is
By selecting and switching every period or every horizontal period.
A streamed gray scale voltage is generated. Conventional gradation voltage generation
On the road, the set values of the divided resistors VR1 to VR14 are VR1 and V
R14, VR2 and VR13, upper and lower in the figure
The center voltage of each gray level is
Set to the same value The value of this split resistor
Is adjusted, the difference of ΔVd between the gray scales of the present invention is adjusted.
It is easy to shift the center voltage of each gradation voltage according to
Can be realized. In addition, fixed resistors are used for VR1 to VR14.
Even if a divided resistor is configured by
Similarly, the above-mentioned gradation
Shift the center voltage of each gradation voltage according to the difference of ΔVd between
Settings can be realized. [Embodiment 4] In a conventional gradation voltage generating circuit,
The coefficients of the addition and subtraction circuits in FIG. 3 are the same on the positive polarity side and the negative polarity side.
The same. Adjust this coefficient between positive and negative polarity
In accordance with the difference in ΔVd between gradations of the present invention,
The setting in which the center voltage of the adjustment voltage is shifted can be easily realized. In each of the embodiments described above, eight gradations are displayed.
The method of setting the gradation voltage in the above has been described.
It is similarly effective for arbitrary gradation display. [Embodiment 5] In each of the above embodiments, the gradation voltage
Shift the center voltage of the
Although the change in the liquid crystal capacitance due to the voltage was suppressed, in this embodiment,
A variable capacitance auxiliary capacitor that changes in the opposite direction to the liquid crystal capacitance is set.
It is intended to improve the situation. FIG. 4 illustrates a first embodiment of the LCD of the present invention.
Circuit equivalent to one pixel of TN type LCD using TFT
FIG. Here, the capacitance value of Cstv changes depending on the voltage.
STV is a variable capacity auxiliary (accumulation) capacity.
This is an auxiliary capacitance electrode. Image of TN type LCD having equivalent circuit of FIG.
The element is shown, for example, by FIG. (A) is a plane
Fig. (B) shows the cross-section of the section cut by AA in the horizontal direction.
It is sectional drawing seen from. First and second insulating transparent groups
On the plates 31 and 32, a plurality of pixels shown in FIG.
Are arranged in a box shape. In FIG. 5, the source line SL
Part of the source electrode and part of the gate line GL as the gate
The drain electrode 36 of the thin film transistor as an electrode is
Connected to another pixel electrode 34. This individual pixel electrode 34
The pixel capacitance is opposed to the opposite electrode 37 via the liquid crystal material 33.
Form Clc. Further, the individual pixel electrode 34 is made of a dielectric material.
The storage capacitor electrode STV is opposed to the storage capacitor electrode
Form Cstv. In this embodiment, the auxiliary capacitance Cstv is
It is a variable capacitor whose capacitance value changes according to the applied voltage.
Although details are not shown in FIG. 5, the material of the dielectric film 35 is not shown.
Of the fee and the structure of the storage capacity Cstv itself
This allows a configuration of such a variable capacitance.
The design of the characteristics of the variable auxiliary capacitance Cstv is described below.
Will be described. In FIG. 5, 38 is a thin film transistor
A silicon layer to be a channel region of 40, a gate insulating film 40
Layers 39 and 41 are alignment film layers. Also, the auxiliary capacitance electrode
STV is the gate line of the pixel located in the next row or column.
It is also possible to use the same as the GL. FIG. 6 shows the relationship between the applied voltage of Cstv and the capacitance value.
FIG. Here, Co is the maximum value of capacity, and Cm is
The minimum value of capacitance, Vo is the voltage at which the capacitance takes the maximum value
The values Vm1 and Vm2 are the first and second values when the capacitance takes the minimum value.
2 voltage value. Vh1 is an intermediate voltage (Vh1) between Vo and Vm1.
= (Vo + Vm1) / 2), and Ch1 (Ch in the figure) is V
This is the capacitance value at h1. Vh2 is an intermediate voltage between Vo and Vm2
(Vh2 = (Vo + Vm2) / 2), and Ch2 (C in the figure)
h) is the capacitance value at Vh2. Here, the variable capacity compensation
Adjust by adjusting the material and structure of the auxiliary capacitor.
The voltage and capacitance values shown in FIG.
Is set to suppress the effect of. For example, Table 1 above
Characteristics of Cstv so as to suppress the effect of liquid crystal capacitance change
If set, it will be as follows. Co = 0.7 pF,
Ch = 0.65 pF, Cm = 0.6 pF, Vo−Vm
1 = Vm2-Vo = 4V. Then, V is applied to the STV in FIG.
By applying o, Vd-Vo is applied to Cstv.
It is. Calculation result of the drain voltage fluctuation value ΔVd at this time
Are shown in Table 7. [0048] [Table 7] Here, ΔVd is changed to Cst in equation (1) by Vd−Vo.
It was determined by substituting the value of Cstv to be converted. As shown in Table 7
The change in ΔVd is 0.08 V or less,
It was reduced to 1/3 or less compared to 0.26V. Accordingly
By setting Vcom to Vd0-2.7V,
The DC voltage applied to the liquid crystal layer by the change is 0.04 V
It can be suppressed below. The above-mentioned variable capacity auxiliary capacity has been implemented.
As a method of realizing this, an AC amplitude voltage Vsa as shown in FIG.
Dielectric constant ε with increasingstvVsa-ε that reduces
stvUse a material with properties as a dielectric for Cstv
No. This is the AC amplitude voltage dependency which is the exact opposite of the characteristics in Table 1.
is there. Also, such a variable capacity auxiliary capacitor is realized.
As shown in FIG. 8, n-type amorphous silicon
(A-Si (n)) film and silicon nitride (SiNx) film
Metal Insulator Semiconductor
MIS) and p-type amorphous silicon
(A-Si (p)) film and silicon nitride (SiNx) film
MIS diode composed of
Conceivable. Such a variable capacity auxiliary capacity is
One electrode is connected to the pixel electrode under the pixel electrode instead of the capacitor.
And providing the other electrode with a transparent conductive film such as ITO.
Does not affect the aperture ratio. Auxiliary case in this case
The quantity Cstv is determined by the capacitance Cn of the n-type MIS diode and the p-type M
The following formula (8) is used as the combined capacitance of the capacitance Cp of the IS diode.
It is represented by [0050] (Equation 2) FIG. 9 shows the Cstv characteristic shown in FIG. 6 in this structure.
FIG. 6 is a characteristic diagram for explaining a method of setting Cn and Cp values for setting.
As shown in FIG. 9, the voltage-capacitance characteristics of the MIS diode
The p-type shows a right-downward characteristic, and the n-type shows a left-downward characteristic. This
Thus, the maximum and minimum capacitance in p-type and n-type diodes
The values are identical and their values are designated C2 and C1.
You. Also, the voltage value at which the capacitance value starts to change matches Vo
are doing. As a result, the maximum value of the combined capacity is Co = C2 /
2. The minimum value is Cm = C1 / C2 / (C1 + C2).
You. The maximum value of the capacitance in both diodes is the value of the SiNx film.
Since the capacitance value is determined only by the dielectric properties,
By adopting the same structure and the same material SiNx film
It is possible to match C2 as shown in FIG. one
On the other hand, in both diodes, the minimum value of the capacitance is within the a-Si film.
Depletion layer is formed on the substrate and the dielectric characteristics of the a-Si film are SiNx film
And the combined capacitance value added to the characteristic of Again,
By adjusting the dielectric constant, film thickness, etc. of the a-Si film
As shown in FIG. 9, C1 can be matched. n-type
And the capacitance value start to change in the p-type diode
The voltage is controlled by the donor and acceptor in the a-Si film, respectively.
It can be adjusted by controlling the amount of impurities. Accordingly
Therefore, as shown in FIG. 9, the voltage at which both capacitances start to change is V
It is also possible to match o. In both diodes, for example, FIG.
In order to achieve the indicated Cm and Co values, the MIS
C2 = 1.6pF, C1 = 0.96pF
Just set it. This is the film thickness and electrode area of the diode.
Which structure and characteristics of SiNx film and a-Si film
It can be realized by adjusting. [0052] According to the gradation voltage setting method of the present invention, the direct
By reducing the current voltage, flicker,
Improves display defects and improves long-term display reliability
Can be made. Furthermore, by adopting the present invention,
To remove auxiliary (accumulated) capacity.
Cost can be reduced because the structure of the crystal panel can be simplified
It also leads to reduction. According to the LCD of the present invention, the drain
Liquid crystal capacitance change characteristics with increasing AC voltage
Since the auxiliary capacitance has the capacitance change characteristic of
Cancels out the effect of
The change due to this can be suppressed. And the drain
DC voltage applied to the liquid crystal layer when the pressure is changed
Wear. As a result, flicker and burn-in
Which display defects can be reduced and at the same time
Reliability can be improved.

【図面の簡単な説明】 【図1】 本発明におけるTFT−LCDの階調電圧を
説明する図である。 【図2】 本発明のLCD駆動方法の一実施例である階
調電圧設定方法のフローチャートである。 【図3】 本発明のLCD駆動方法の一実施例の階調電
圧設定回路図である。 【図4】 本発明のLCDの一実施例の1画素の等価回
路図である。 【図5】 本発明のLCDの一実施例の1画素の平面図
および断面図である。 【図6】 本発明のLCDの容量可変補助容量の印加電
圧と容量値の関係を示す図である。 【図7】 本発明のLCDの容量可変補助容量の交流振
幅電圧に対する比誘電率の変化を示す図である。 【図8】 本発明のLCDの容量可変補助容量の一例の
構成図である。 【図9】 図6に示したCstv特性をうるためのCn、C
p値の設定方法を説明する図である。 【図10】 薄膜トランジスタ型TN−LCDのシステ
ム構成例図である。 【図11】 TFT−LCD用ソースドライバのブロッ
ク図である。 【図12】 NWモードTNLCDの電圧−透過率特性
例図である。 【図13】 従来のTFT−LCDの階調電圧の波形図
である。 【図14】 TFT−LCDの液晶パネルの等価回路図
である。 【図15】 TFT−LCDの1画素の等価回路図であ
る。 【図16】 図15の等価回路の各電極電圧の波形図で
ある。 【図17】 液晶材料の印加電圧に対する比誘電率の関
係を示す図である。 【符号の説明】 1 基準電圧Vro発生回路、2 基準電圧Vrb発生回
路、3 基準電圧Vrc発生回路、4a、4b 加算回
路、5a、5b 減算回路、6 交流化回路、31 第
1の絶縁性透明基板、32 第2の絶縁性透明基板、3
3 液晶材料、34 個別画素電極、35 誘電体膜、
36 ドレイン電極、37 対向電極、VR1〜VR1
4 分割可変抵抗、Cgd 寄生容量、Clc 液晶容量、
Cstv 容量可変補助容量。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a diagram illustrating a gradation voltage of a TFT-LCD according to the present invention. FIG. 2 is a flowchart of a gradation voltage setting method as an embodiment of the LCD driving method according to the present invention. FIG. 3 is a gray scale voltage setting circuit diagram of an embodiment of the LCD driving method according to the present invention. FIG. 4 is an equivalent circuit diagram of one pixel of an embodiment of the LCD of the present invention. FIG. 5 is a plan view and a cross-sectional view of one pixel of one embodiment of the LCD of the present invention. FIG. 6 is a diagram illustrating a relationship between an applied voltage and a capacitance value of a variable capacitance auxiliary capacitor of the LCD of the present invention. FIG. 7 is a diagram showing a change in relative dielectric constant of a variable capacity auxiliary capacitor of an LCD according to the present invention with respect to an AC amplitude voltage. FIG. 8 is a configuration diagram of an example of a variable capacity auxiliary capacitor of the LCD of the present invention. FIG. 9 shows Cn and C for obtaining the Cstv characteristic shown in FIG. 6;
FIG. 4 is a diagram illustrating a method for setting a p-value. FIG. 10 is an example of a system configuration of a thin film transistor TN-LCD. FIG. 11 is a block diagram of a TFT-LCD source driver. FIG. 12 is a diagram showing a voltage-transmittance characteristic example of the NW mode TNLCD. FIG. 13 is a waveform diagram of a gradation voltage of a conventional TFT-LCD. FIG. 14 is an equivalent circuit diagram of a liquid crystal panel of a TFT-LCD. FIG. 15 is an equivalent circuit diagram of one pixel of the TFT-LCD. 16 is a waveform diagram of each electrode voltage of the equivalent circuit of FIG. FIG. 17 is a diagram illustrating a relationship between a relative permittivity and a voltage applied to a liquid crystal material. [Description of Signs] 1 reference voltage Vro generation circuit, 2 reference voltage Vrb generation circuit, 3 reference voltage Vrc generation circuit, 4a, 4b addition circuit, 5a, 5b subtraction circuit, 6 AC conversion circuit, 31 first insulating transparent Substrate, 32 second insulating transparent substrate, 3
3 liquid crystal material, 34 individual pixel electrodes, 35 dielectric film,
36 drain electrode, 37 counter electrode, VR1 to VR1
4 divided variable resistor, Cgd parasitic capacitance, Clc liquid crystal capacitance,
Cstv variable capacity auxiliary capacity.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−63996(JP,A) 特開 平1−303882(JP,A) 特開 平2−217894(JP,A) 特開 平2−309318(JP,A) 特開 平3−198089(JP,A) 特開 平5−203918(JP,A) 特開 平5−27264(JP,A) 特開 平5−188392(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/133 525 G02F 1/133 575 G02F 1/1368 G09G 3/36 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-64-63996 (JP, A) JP-A-1-303882 (JP, A) JP-A-2-217894 (JP, A) JP-A-2- 309318 (JP, A) JP-A-3-198089 (JP, A) JP-A-5-203918 (JP, A) JP-A-5-27264 (JP, A) JP-A-5-188392 (JP, A) (58) Field surveyed (Int.Cl. 7 , DB name) G02F 1/133 525 G02F 1/133 575 G02F 1/1368 G09G 3/36

Claims (1)

(57)【特許請求の範囲】 【請求項1】 個別画素電極、該個別画素電極がドレイ
ン電極に接続される薄膜トランジスタおよび該個別画素
電極と誘電体膜を介して対向して補助容量を形成する補
助容量電極からなる複数の画素がマトリクス状に設けら
れる第1の絶縁性透明基板と対向電極が設けられる第2
の絶縁性透明基板とから構成され、前記第1および第2
の絶縁性透明基板が、前記複数の個別画素電極と前記対
向電極とが互いに対向するように保持されるとともに、
前記第1および第2の絶縁性透明基板の間に液晶材料が
封入されてなる液晶表示装置であって、前記補助容量
が、印加電圧に依存して容量値が変化する可変容量であ
り、 前記補助容量が印加電圧の増加につれて容量値の減少す
る可変容量でり、 前記補助容量がp型メタルインシュレータセミコンダク
タダイオードとn型メタルインシュレータセミコンダク
タダイオードを直列接続して構成される液晶表示装置
駆動方法であって、 基準電圧発生回路、加算回路および減算回路を複数組合
せて正負それぞれの極性をもつ最大振幅階調基準電圧お
よび最小振幅階調基準電圧を発生し、それぞれの極性に
おいて最大および最小振幅階調基準電圧間を分割抵抗で
分割することによってそれぞれ対応する複数の中間調の
階調基準電圧を設定し、さらに交流化回路で、前記極性
間で対応する各階調基準電圧を組合わせて階調電圧を交
流化し、前記交流階調電圧信号の構成要素として用いる
液晶表示装置の駆動方法
(57) Claims 1. An individual pixel electrode, a thin film transistor in which the individual pixel electrode is connected to a drain electrode, and an auxiliary capacitance formed opposite to the individual pixel electrode via a dielectric film. A first insulating transparent substrate in which a plurality of pixels each formed of an auxiliary capacitance electrode are provided in a matrix, and a second insulating transparent substrate in which a counter electrode is provided.
And the first and second insulating transparent substrates.
Insulating transparent substrate, while the plurality of individual pixel electrodes and the counter electrode are held so as to face each other,
A liquid crystal display device in which a liquid crystal material is sealed between the first and second insulating transparent substrates, wherein the auxiliary capacitance is a variable capacitance whose capacitance value changes depending on an applied voltage; Ri Ah variable capacity auxiliary capacitor decreases the capacitance value with increasing applied voltage, of the storage capacitor is p-type metal insulator semiconductor diode and the n-type metal insulator semiconductor diode liquid crystal display device constituted by serially connecting a
A driving method, comprising a plurality of combinations of a reference voltage generation circuit, an addition circuit, and a subtraction circuit.
The maximum amplitude gradation reference voltage with positive and negative polarities
And the minimum amplitude gradation reference voltage,
Between the maximum and minimum amplitude gradation reference voltage
By dividing, multiple halftones
Set the gradation reference voltage, and further use the AC
The gradation voltage is exchanged by combining the corresponding gradation reference voltages between
And use it as a component of the AC gradation voltage signal.
A method for driving a liquid crystal display device .
JP12745094A 1994-06-09 1994-06-09 Driving method of liquid crystal display device Expired - Lifetime JP3366437B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12745094A JP3366437B2 (en) 1994-06-09 1994-06-09 Driving method of liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12745094A JP3366437B2 (en) 1994-06-09 1994-06-09 Driving method of liquid crystal display device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002167342A Division JP3587829B2 (en) 2002-06-07 2002-06-07 Liquid crystal display device and driving method thereof

Publications (2)

Publication Number Publication Date
JPH07333576A JPH07333576A (en) 1995-12-22
JP3366437B2 true JP3366437B2 (en) 2003-01-14

Family

ID=14960231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12745094A Expired - Lifetime JP3366437B2 (en) 1994-06-09 1994-06-09 Driving method of liquid crystal display device

Country Status (1)

Country Link
JP (1) JP3366437B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3813463B2 (en) 2000-07-24 2006-08-23 シャープ株式会社 Drive circuit for liquid crystal display device, liquid crystal display device using the same, and electronic equipment using the liquid crystal display device
KR100713882B1 (en) * 2000-12-01 2007-05-07 비오이 하이디스 테크놀로지 주식회사 FFS mode thin film transistor liquid crystal display
US7583250B2 (en) 2003-03-12 2009-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
GB0318611D0 (en) * 2003-08-08 2003-09-10 Koninkl Philips Electronics Nv Circuit for signal amplification and use of the same in active matrix devices
JP2008107369A (en) * 2005-02-01 2008-05-08 Sharp Corp Liquid crystal display device and liquid crystal display driving circuit
US8284123B2 (en) 2006-11-29 2012-10-09 Sharp Kabushiki Kaisha Liquid crystal display apparatus, liquid crystal display apparatus driving circuit, liquid crystal display apparatus source driver, and liquid crystal display apparatus controller
US20150332650A1 (en) * 2012-12-14 2015-11-19 Sharp Kabushiki Kaisha Display device and drive method thereof

Also Published As

Publication number Publication date
JPH07333576A (en) 1995-12-22

Similar Documents

Publication Publication Date Title
KR100517530B1 (en) Active matrix display device, its driving method, and display element
US5923310A (en) Liquid crystal display devices with increased viewing angle capability and methods of operating same
US7221352B2 (en) Driving method for improving display uniformity in multiplexed pixel
WO1996000408A1 (en) Active matrix type liquid crystal display device and its driving method
US8994760B2 (en) Liquid crystal display device and method for driving a liquid crystal display device
US20130293526A1 (en) Display device and method of operating the same
US10281753B1 (en) Liquid crystal display configured to have uniform voltage drop across a pixel row during operation and method thereof
US20090303168A1 (en) Liquid crystal display device and method for driving same
KR100895305B1 (en) Liquid crystal display and driving method thereof
JP2001100711A (en) Source driver, source line driving circuit and liquid crystal display device using the circuit
US8232948B2 (en) Multilevel voltage driving device
KR100440360B1 (en) LCD and its driving method
KR20070121077A (en) Liquid crystal display device
US9230497B2 (en) Display device having each pixel divided into sub pixels for improved view angle characteristic
KR20130084811A (en) Display panel and method of driving the same
CN100343890C (en) Display device
JP4492491B2 (en) Display device
KR100701560B1 (en) Liquid crystal display device and method of driving the same
JP3366437B2 (en) Driving method of liquid crystal display device
JP5043233B2 (en) Liquid crystal display panel and liquid crystal display device
JPH02913A (en) Driving method for display device
KR20100022786A (en) Liquid crystal display apparatus and method of driving the same
KR100496543B1 (en) Liquid crystal display and method of driving the same
US7439946B2 (en) Liquid crystal display device with controlled positive and negative gray scale voltages
JP3587829B2 (en) Liquid crystal display device and driving method thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071101

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081101

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081101

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091101

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091101

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101101

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111101

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121101

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131101

Year of fee payment: 11

EXPY Cancellation because of completion of term