JP3360622B2 - Volume gain test equipment - Google Patents

Volume gain test equipment

Info

Publication number
JP3360622B2
JP3360622B2 JP26156598A JP26156598A JP3360622B2 JP 3360622 B2 JP3360622 B2 JP 3360622B2 JP 26156598 A JP26156598 A JP 26156598A JP 26156598 A JP26156598 A JP 26156598A JP 3360622 B2 JP3360622 B2 JP 3360622B2
Authority
JP
Japan
Prior art keywords
gain
volume circuit
volume
circuit
correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26156598A
Other languages
Japanese (ja)
Other versions
JP2000091863A (en
Inventor
豊樹 井出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP26156598A priority Critical patent/JP3360622B2/en
Publication of JP2000091863A publication Critical patent/JP2000091863A/en
Application granted granted Critical
Publication of JP3360622B2 publication Critical patent/JP3360622B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、ICの内部に内
蔵される電子ボリューム等のゲインを測定するためのボ
リュームゲイン試験装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a volume gain tester for measuring a gain of an electronic volume or the like built in an IC.

【0002】ICに内蔵されるボリューム回路として、
反転増幅器の入力抵抗と帰還抵抗とを、それぞれスイッ
チ素子で切り替えることにより、所定の減衰率を得るよ
うにしたものが知られている。この種のボリューム回路
では、ゲインを順次変化させながら入出力信号の振幅比
又は振幅差を求めて、所望するゲインが得られているか
どうかを確かめることにより、ボリュームゲインの試験
を行うようにしている。
As a volume circuit built in an IC,
It is known that an input resistance and a feedback resistance of an inverting amplifier are each switched by a switch element to obtain a predetermined attenuation rate. In this type of volume circuit, an amplitude ratio or an amplitude difference between input and output signals is obtained while sequentially changing the gain, and a volume gain test is performed by confirming whether a desired gain is obtained. .

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上述し
たボリューム回路では、−80dB、−90dBといっ
た大きな減衰率を得ようとすると、出力電圧も微少なも
のとなるので、その測定が極めて困難であり、正しいゲ
イン試験ができないという問題があった。
However, in the above-described volume circuit, if an attempt is made to obtain a large attenuation rate such as -80 dB or -90 dB, the output voltage becomes very small, so that the measurement is extremely difficult. There was a problem that a correct gain test could not be performed.

【0004】この発明は、上記事情を考慮してなされた
もので、ボリューム回路のゲインに拘わらず、所望のゲ
インが得られているかどうかを簡単に確認することがで
きるボリュームゲイン試験装置を提供することを目的と
する。
The present invention has been made in view of the above circumstances, and provides a volume gain test apparatus that can easily confirm whether a desired gain is obtained regardless of the gain of a volume circuit. The purpose is to:

【0005】[0005]

【課題を解決するための手段】この発明は、入力信号を
増幅し又は減衰させるボリューム回路と共にICの内部
に内蔵されて前記ボリューム回路のゲインを測定するた
めのボリュームゲイン試験装置であって、前記ボリュー
ム回路の出力段に設けられて前記ボリューム回路の出力
を増幅し又は減衰させる補正ボリューム回路と、前記ボ
リューム回路のゲインの測定時は、前記補正ボリューム
回路のゲインを、前記ボリューム回路のゲインとの総合
的なゲインが1に近づくように設定し、通常動作時は前
記補正ボリューム回路のゲインを1とする制御手段とを
備えたことを特徴とする。
According to the present invention, there is provided a volume gain test apparatus incorporated in an IC together with a volume circuit for amplifying or attenuating an input signal for measuring a gain of the volume circuit, A correction volume circuit that is provided at an output stage of the volume circuit and amplifies or attenuates the output of the volume circuit; and when measuring the gain of the volume circuit, the gain of the correction volume circuit is defined as the gain of the volume circuit. A control means for setting the overall gain to approach 1, and setting the gain of the correction volume circuit to 1 during normal operation.

【0006】この発明によれば、ゲイン試験時は、補正
ボリューム回路のゲインを、ボリューム回路も含めた総
合的なゲインが1に近づくように設定しているので、入
出力振幅差が0に近づき、また、振幅比が1に近づく。
これにより、ボリューム回路のゲイン試験が容易にな
る。
According to the present invention, at the time of the gain test, the gain of the correction volume circuit is set so that the overall gain including the volume circuit approaches 1, so that the input / output amplitude difference approaches 0. , And the amplitude ratio approaches 1.
This facilitates the gain test of the volume circuit.

【0007】特に、前記制御手段が、ゲインの測定時
に、前記補正ボリューム回路のゲインを、前記ボリュー
ム回路のゲインとの総合的なゲインが第1の値となるよ
うに設定した後、前記総合的なゲインが第2の値となる
ように設定するものであると、第1の値と第2の値の期
待値と測定値とから、ボリューム回路と補正ボリューム
回路のいずれのゲインが規定値から外れているかが判明
し、更に試験精度が増す。
In particular, the control means sets the gain of the correction volume circuit at the time of measuring the gain so that the total gain with the gain of the volume circuit becomes a first value, and then sets the overall value. When the gain is set to be the second value, the gain of either the volume circuit or the correction volume circuit can be determined from the expected value and the measured value of the first value, the second value, and the specified value. It is found out that it is off, and the test accuracy is further increased.

【0008】[0008]

【発明の実施の形態】以下、図面を参照して、この発明
の実施例を説明する。図1は、この発明の一実施例に係
るボリューム試験装置を内蔵したICの要部を示す回路
図である。被試験対象であるボリューム回路1の出力段
には補正ボリューム回路2が接続されており、これらボ
リューム回路1及び補正ボリューム回路2のゲインがコ
ントローラ3によって、切り替えられるようになってい
る。補正ボリューム回路2とコントローラ3とで本発明
のボリューム試験装置が構成されている。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram showing a main part of an IC incorporating a volume test apparatus according to one embodiment of the present invention. A correction volume circuit 2 is connected to the output stage of the volume circuit 1 to be tested, and the gains of the volume circuit 1 and the correction volume circuit 2 are switched by a controller 3. The correction volume circuit 2 and the controller 3 constitute a volume test apparatus of the present invention.

【0009】ボリューム回路1は反転増幅器からなり、
演算増幅器11と、その反転入力端子に並列に接続され
た複数の入力抵抗R11,R12,…,R1n及びそれらを切
り替えるスイッチ素子T11,T12,…,T1nと、演算増
幅器11の出力端子と反転入力端子との間に並列に接続
された複数の帰還抵抗R21,R22,…,R2n及びそれら
を切り替えるスイッチ素子T21,T22,…,T2nとによ
り構成されている。補正ボリューム回路2もボリューム
回路1と同様、反転増幅器からなり、演算増幅器21
と、その反転入力端子に並列に接続された複数の入力抵
抗R31,R32,…,R3n及びそれらを切り替えるスイッ
チ素子T31,T32,…,T3nと、演算増幅器11の出力
端子と反転入力端子との間に並列に接続された複数の帰
還抵抗R41,R42,…,R4n及びそれらを切り替えるス
イッチ素子T41,T42,…,T4nとにより構成されてい
る。
The volume circuit 1 comprises an inverting amplifier,
, R1n, a plurality of input resistors R11, R12,..., R1n connected in parallel to the inverting input terminal thereof, and switching elements T11, T12,. , R2n and switch elements T21, T22,..., T2n that switch between the feedback resistors R21, R22,. Similarly to the volume circuit 1, the correction volume circuit 2 is formed of an inverting amplifier,
, R3n connected in parallel to the inverting input terminal thereof, and switching elements T31, T32,..., T3n for switching between them, and the output terminal of the operational amplifier 11 and the inverting input terminal. , R4n connected in parallel between them and switch elements T41, T42,..., T4n for switching between them.

【0010】いま、抵抗R11〜R1n,R21〜R2n,R31
〜R3n,R41〜R4nのうち、選択された抵抗値をそれぞ
れR1,R2,R3,R4としたときの等価回路は図2のよ
うになる。ここでボリューム回路1のゲインG1及び補
正ボリューム回路2のゲインG2はそれぞれ、
Now, resistors R11 to R1n, R21 to R2n, R31
FIG. 2 shows an equivalent circuit when the selected resistance values among R1 to R3n and R41 to R4n are R1, R2, R3, and R4, respectively. Here, the gain G1 of the volume circuit 1 and the gain G2 of the correction volume circuit 2 are respectively

【0011】[0011]

【数1】G1=−R2/R1 G2=−R4/R3G1 = -R2 / R1 G2 = -R4 / R3

【0012】で表される。従って、ボリューム回路1に
入力される入力電圧Viと補正ボリューム回路2から出
力される出力電圧Voとの関係は、
## EQU1 ## Therefore, the relationship between the input voltage Vi input to the volume circuit 1 and the output voltage Vo output from the correction volume circuit 2 is

【0013】[0013]

【数2】Vo=G1・G2・Vi=(R2/R1)・
(R4/R3)Vi
## EQU2 ## Vo = G1, G2, Vi = (R2 / R1).
(R4 / R3) Vi

【0014】となる。G2=1/G1(即ち、R4/R
3=R1/R2)となるように設定すれば、総合的なゲ
インは1(=0dB)となる。そこで、例えばG1=0
dB〜−90dB(−5dBステップ)、G2=0dB
〜+90dB(+5dBステップ)で可変できるように
する。そして、試験時には、まず第1ステップとして、
下記表1のようにボリューム回路1と補正ボリューム回
路2のゲインをコントローラ3が変化させて、その入出
力をチェックする。
## EQU1 ## G2 = 1 / G1 (that is, R4 / R
If 3 = R1 / R2, the total gain is 1 (= 0 dB). Therefore, for example, G1 = 0
dB to -90 dB (-5 dB steps), G2 = 0 dB
It can be varied in the range of +90 dB (+5 dB step). Then, at the time of the test, first, as a first step,
As shown in Table 1 below, the controller 3 changes the gains of the volume circuit 1 and the correction volume circuit 2 and checks the input and output.

【0015】[0015]

【表1】 [Table 1]

【0016】次に、第2ステップとして下記表2のよう
にボリューム回路1と補正ボリューム回路2のゲインを
コントローラ3が変化させて、その入出力をチェックす
る。
Next, as a second step, the controller 3 changes the gains of the volume circuit 1 and the correction volume circuit 2 as shown in Table 2 below, and checks the input and output.

【0017】[0017]

【表2】 [Table 2]

【0018】第1ステップと第2ステップの順序を逆に
しても良い。このように少なくとも2通りの組合せで測
定を行うことにより、例えばボリュウム回路1のゲイン
G1が0,−5,−10,−15,−20,…、補正ボ
リュウム回路2のゲインG2が0,+5,+10,+1
5,+20,…、となるべきところ、ボリュウム回路1
のゲインG1が0,−6,−12,−18,−24,
…、補正ボリュウムG2のゲインが0,+6,+12,
+15,+18,+24,…とずれた場合、第1ステッ
プだけでは、その合計ゲインは0dBで変わらないた
め、ゲインが規定値からずれていることが検出できな
い。しかし、第2ステップの試験を行うと、合成ゲイン
が0,−6,−6,−6,…となるので、ボリューム回
路1と補正ボリューム回路2のいずれかのゲインが規定
値から外れているのかが判明する。しかも、測定される
合計ゲインは0dB〜−10dB程度なので、十分に測
定可能な範囲であり、測定が極めて容易になる。
The order of the first step and the second step may be reversed. By performing measurement in at least two combinations in this manner, for example, the gain G1 of the volume circuit 1 is 0, -5, -10, -15, -20,..., And the gain G2 of the correction volume circuit 2 is 0, +5. , + 10, + 1
5, + 20, ..., where should be, volume circuit 1
Gain G1 of 0, -6, -12, -18, -24,
..., the gain of the correction volume G2 is 0, +6, +12,
.., +24,..., The total gain does not change at 0 dB in the first step alone, so that it cannot be detected that the gain deviates from the specified value. However, when the test of the second step is performed, the combined gain becomes 0, -6, -6, -6,..., So that the gain of either the volume circuit 1 or the correction volume circuit 2 is out of the specified value. It turns out. Moreover, the measured total gain is about 0 dB to -10 dB, which is a sufficiently measurable range, and the measurement is extremely easy.

【0019】一方、通常動作時には、補正ボリューム回
路2のゲインを常に0dBに固定しておけばよい。これ
により、特別な試験端子も必要としない。
On the other hand, during normal operation, the gain of the correction volume circuit 2 may be fixed to 0 dB at all times. This eliminates the need for special test terminals.

【0020】[0020]

【発明の効果】以上述べたようにこの発明によれば、ゲ
イン試験時は、補正ボリューム回路のゲインを、ボリュ
ーム回路も含めた総合的なゲインが1に近づくように設
定しているので、入出力振幅差が0に近づき、ボリュー
ム回路のゲイン試験が極めて容易になるという効果を奏
する。
As described above, according to the present invention, at the time of the gain test, the gain of the correction volume circuit is set so that the overall gain including the volume circuit is close to unity. This produces an effect that the output amplitude difference approaches zero, and the gain test of the volume circuit becomes extremely easy.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の一実施例に係るボリュームゲイン
試験装置を内蔵したICの要部の回路図である。
FIG. 1 is a circuit diagram of a main part of an IC incorporating a volume gain test apparatus according to an embodiment of the present invention.

【図2】 同ICの試験時の等価回路を示す回路図であ
る。
FIG. 2 is a circuit diagram showing an equivalent circuit at the time of testing the IC.

【符号の説明】[Explanation of symbols]

1…ボリューム回路、2…補正ボリューム回路、3…コ
ントローラ。
1. volume circuit, 2. correction volume circuit, 3. controller.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 入力信号を増幅し又は減衰させるボリュ
ーム回路と共にICの内部に内蔵されて前記ボリューム
回路のゲインを測定するためのボリュームゲイン試験装
置であって、 前記ボリューム回路の出力段に設けられて前記ボリュー
ム回路の出力を増幅し又は減衰させる補正ボリューム回
路と、 前記ボリューム回路のゲインの測定時は、前記補正ボリ
ューム回路のゲインを、前記ボリューム回路のゲインと
の総合的なゲインが1に近づくように設定し、通常動作
時は前記補正ボリューム回路のゲインを1とする制御手
段とを備えたことを特徴とするボリュームゲイン試験装
置。
1. A volume gain tester for measuring a gain of a volume circuit which is built in an IC together with a volume circuit for amplifying or attenuating an input signal, and is provided at an output stage of the volume circuit. A correction volume circuit that amplifies or attenuates the output of the volume circuit, and when measuring the gain of the volume circuit, the overall gain of the correction volume circuit and the gain of the volume circuit approaches 1. And a control means for setting the gain of the correction volume circuit to 1 during normal operation.
【請求項2】 前記制御手段は、ゲインの測定時に、前
記補正ボリューム回路のゲインを、前記ボリューム回路
のゲインとの総合的なゲインが第1の値となるように設
定した後、前記総合的なゲインが第2の値となるように
設定するものであることを特徴とする請求項1記載のボ
リュームゲイン試験装置。
2. The control means sets the gain of the correction volume circuit at the time of measuring the gain so that the total gain with the gain of the volume circuit becomes a first value, and then sets the overall gain. 2. The volume gain test apparatus according to claim 1, wherein the gain is set so as to have a second value.
JP26156598A 1998-09-16 1998-09-16 Volume gain test equipment Expired - Fee Related JP3360622B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26156598A JP3360622B2 (en) 1998-09-16 1998-09-16 Volume gain test equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26156598A JP3360622B2 (en) 1998-09-16 1998-09-16 Volume gain test equipment

Publications (2)

Publication Number Publication Date
JP2000091863A JP2000091863A (en) 2000-03-31
JP3360622B2 true JP3360622B2 (en) 2002-12-24

Family

ID=17363682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26156598A Expired - Fee Related JP3360622B2 (en) 1998-09-16 1998-09-16 Volume gain test equipment

Country Status (1)

Country Link
JP (1) JP3360622B2 (en)

Also Published As

Publication number Publication date
JP2000091863A (en) 2000-03-31

Similar Documents

Publication Publication Date Title
US6617838B1 (en) Current measurement circuit
US5877612A (en) Amplification of signals from high impedance sources
US4206416A (en) Wideband instrumentation amplifier with high common mode rejection
US5920187A (en) Dual path attenuator for a high frequency calibration circuit
US20050231189A1 (en) Measurement circuit with improved accuracy
JPS6019459B2 (en) Range switching device for electrical measuring instruments
JPH04212067A (en) Dual-path wide-band high-precision data collecting system
GB1575349A (en) Capacitance magnification circuits
US5424677A (en) Common mode error correction for differential amplifiers
JP3360622B2 (en) Volume gain test equipment
EP0899872A2 (en) Variable-gain amplifier circuit and attenuator circuit
JPH0636485B2 (en) Precision current-to-voltage amplifier
US6580317B1 (en) Low-noise broadband amplifier device having negative feedback via a controlled current source, and use of the amplifier device
JPS625490B2 (en)
CN115290949A (en) Analog front end chip and oscilloscope
US4011504A (en) Solid state scale expanding circuit for electrical indicator devices
JP3637258B2 (en) Amplifier measuring device
US4145661A (en) Precision measuring amplifier
JP3468197B2 (en) Method for measuring gain of variable amplifier
JPS6339122B2 (en)
US7382184B2 (en) Amplifier system and method
GB2208053A (en) A gain controlled preamplifier
JP3128289B2 (en) Ultrasonic reception signal amplification circuit
CN114726372A (en) Audio DAC's calibration circuit
JPH11281677A (en) Current measuring apparatus

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071018

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081018

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091018

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101018

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101018

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111018

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111018

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121018

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121018

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131018

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees