JP3360583B2 - Phase modulation signal detection device - Google Patents

Phase modulation signal detection device

Info

Publication number
JP3360583B2
JP3360583B2 JP28840997A JP28840997A JP3360583B2 JP 3360583 B2 JP3360583 B2 JP 3360583B2 JP 28840997 A JP28840997 A JP 28840997A JP 28840997 A JP28840997 A JP 28840997A JP 3360583 B2 JP3360583 B2 JP 3360583B2
Authority
JP
Japan
Prior art keywords
signal
input signal
phase modulation
output
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28840997A
Other languages
Japanese (ja)
Other versions
JPH11127204A (en
Inventor
敬 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP28840997A priority Critical patent/JP3360583B2/en
Publication of JPH11127204A publication Critical patent/JPH11127204A/en
Application granted granted Critical
Publication of JP3360583B2 publication Critical patent/JP3360583B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、電波逆探装置等
に用いられ、雑音の多い電波環境下でも受信電波が位相
変調しているか否かの判定を正確に行う位相変調信号検
出装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase modulation signal detecting device used in a radio wave searching device and the like, which accurately determines whether a received radio wave is phase-modulated even in a noisy radio wave environment.

【0002】[0002]

【従来の技術】図15は、従来の位相変調信号検出装置
の構成を示し、図15中、1は入力信号の周波数を測定
する周波数測定装置(周期を測定する周期測定装置)、
2は入力信号(数式上では複素数表現されるのが一般的
である)をディジタル信号に変換するA/D変換器、3
は入力信号の周波数(周期)値に合わせて入力信号の位
相の遅延量が制御可能な遅延素子、4は入力信号と遅延
素子の出力信号とを加算する加算器である。
2. Description of the Related Art FIG. 15 shows a configuration of a conventional phase modulation signal detecting device. In FIG. 15, reference numeral 1 denotes a frequency measuring device for measuring the frequency of an input signal (a period measuring device for measuring a period);
Reference numeral 2 denotes an A / D converter for converting an input signal (generally represented by a complex number in a mathematical expression) into a digital signal;
Reference numeral denotes a delay element capable of controlling the amount of phase delay of the input signal in accordance with the frequency (period) value of the input signal. Reference numeral 4 denotes an adder for adding the input signal and the output signal of the delay element.

【0003】尚、信号の複素数表現は、信号(電磁波)
を複素数(実数部と虚数部との組み合わせ)で表現する
手法であるが、これは電磁波を表現するための一般的な
方法である。
Note that the complex representation of a signal is a signal (electromagnetic wave)
Is represented by a complex number (combination of a real part and an imaginary part), which is a general method for expressing an electromagnetic wave.

【0004】従来の位相変調信号検出は、一言で言え
ば、「ある入力信号の値」とその「ある入力信号の位相
をそれより1/2波長遅延させた信号(遅延素子3の出
力信号)の値」とを加算して、位相変調した部分を浮か
び上がらせることで実現している。
In a conventional phase modulation signal detection, in short, a "value of a certain input signal" and a signal obtained by delaying the phase of the certain input signal by 1/2 wavelength (the output signal of the delay element 3) ) Is added to make the phase-modulated portion stand out.

【0005】次に、従来の位相変調信号検出装置の動作
について図15を参照して説明する。まず、入力信号
は、周波数測定装置1とA/D変換器2にそれぞれ入力
される。A/D変換器2に入力された信号は、A/D変
換器2固有のサンプリング周期(即ち、周波数の逆数)
毎にディジタル信号に変換される。ここでは、例えば、
A/D変換器2固有のサンプリング周期を10ns(周
波数は100MHz)とする。
Next, the operation of the conventional phase modulation signal detecting device will be described with reference to FIG. First, an input signal is input to the frequency measurement device 1 and the A / D converter 2, respectively. The signal input to the A / D converter 2 has a sampling period (that is, the reciprocal of the frequency) unique to the A / D converter 2.
Each time it is converted to a digital signal. Here, for example,
It is assumed that the sampling period specific to the A / D converter 2 is 10 ns (frequency is 100 MHz).

【0006】一方、周波数測定装置1は、入力信号の周
波数を測定する。ここでは、例えば、入力信号の周波数
が8MHz(周期が125ns)とする。周波数測定装
置1は測定した入力信号の周波数(8MHz)、即ち、
周期(125ns)を遅延素子3に出力する。
On the other hand, the frequency measuring device 1 measures the frequency of an input signal. Here, for example, it is assumed that the frequency of the input signal is 8 MHz (the cycle is 125 ns). The frequency measuring device 1 measures the frequency (8 MHz) of the measured input signal, that is,
The period (125 ns) is output to the delay element 3.

【0007】そして、遅延素子3は、入力信号の周期
(125ns)が、サンプリング周期(10ns)の何
倍であるかを計算し、その1/2の値を求める。この場
合、125(ns)÷10(ns)÷2=6.25とな
り、四捨五入して6を得る。
The delay element 3 calculates how many times the period (125 ns) of the input signal is longer than the sampling period (10 ns), and obtains a half of the value. In this case, 125 (ns) ÷ 10 (ns) ÷ 2 = 6.25, and 6 is obtained by rounding off.

【0008】次に、遅延素子3は、A/D変換器2がA
/D変換した入力信号を、サンプリング周期(10n
s)×6(=60ns)に相当する位相を遅延させて
(1/2波長遅延させて)出力する。
Next, the delay element 3 has an A / D converter 2
The input signal subjected to the / D conversion is converted to a sampling cycle (10n
s) × 6 (= 60 ns) is delayed (1/2 wavelength delayed) and output.

【0009】最後に、加算器4は、A/D変換器2がA
/D変換した信号の値と遅延素子3の出力の値とを加算
して出力する。即ち、「ある入力信号の値」とその「あ
る入力信号の位相を1/2波長遅延させた信号の値」と
を加算して出力する。
Finally, the adder 4 determines that the A / D converter 2
The value of the / D converted signal and the value of the output of the delay element 3 are added and output. That is, "the value of a certain input signal" and "the value of a signal obtained by delaying the phase of a certain input signal by 1/2 wavelength" are added and output.

【0010】位相変調信号装置の上述した動作の一例を
図16を用いてを説明する。図16は、位相変調してい
る入力信号の波形の一例を示している。図16中、縦軸
は信号電圧を示し、横軸は時刻を示し、横軸1目盛りが
A/D変換器2のサンプリング周期(10ns)であ
る。図16の中央付近で、波形が変化している部分が入
力信号の位相変調している部分である。
An example of the above operation of the phase modulation signal device will be described with reference to FIG. FIG. 16 shows an example of a waveform of an input signal that is phase-modulated. In FIG. 16, the vertical axis indicates the signal voltage, the horizontal axis indicates the time, and one scale on the horizontal axis indicates the sampling period (10 ns) of the A / D converter 2. In the vicinity of the center of FIG. 16, the portion where the waveform changes is the portion where the input signal is phase modulated.

【0011】入力信号の位相は1/2波長だけ遅延され
て遅延素子3から出力される。図17は入力信号(信号
a)と遅延素子3からの信号(信号b)(共にA/D変
換済み)を示し、加算器4は「ある入力信号の値」とそ
の「ある入力信号の位相を1/2波長遅延させた信号
(遅延素子3の出力信号)の値」とを加算する。
The phase of the input signal is delayed by 1 / wavelength and output from the delay element 3. FIG. 17 shows an input signal (signal a) and a signal (signal b) from the delay element 3 (both have undergone A / D conversion), and the adder 4 calculates the “value of a certain input signal” and the “phase of the certain input signal”. And the value of a signal (output signal of the delay element 3) obtained by delaying the signal by 波長 wavelength.

【0012】一般的に、位相変調がない部分は信号を1
/2波長だけ遅らせると、信号の値の絶対値はそのまま
に、符号が反転するので、「ある入力信号の値」とその
「ある入力信号の波長を1/2波長遅延させた信号の
値」とを加算すると信号値は0に近い値になる。
In general, a signal without phase modulation has one signal.
If the signal is delayed by 1/2 wavelength, the sign is inverted while the absolute value of the signal value remains unchanged. Therefore, "the value of a certain input signal" and "the value of a signal obtained by delaying the wavelength of a certain input signal by 1/2 wavelength" Is added, the signal value becomes a value close to 0.

【0013】また、位相変調がある部分は、1/2波長
だけ遅らせると信号の符号が揃う傾向にあるので、「あ
る入力信号の値」とその「ある入力信号の位相を1/2
波長遅延させた信号の値」とを加算すると信号値は0よ
り離れた値になる。
Further, in a portion where phase modulation is performed, if the signal is delayed by 1 / wavelength, the sign of the signal tends to be uniform. Therefore, the “value of a certain input signal” and the “phase of a certain input signal are reduced by 1 /.
The signal value becomes a value apart from 0 by adding the "wavelength-delayed signal value".

【0014】図18は、図17に示した「ある入力信号
の値」とその「ある入力信号を1/2波長遅延させた信
号の値」とを加算した加算器4の出力を示し、位相変調
がある部分の値が極端に0より離れた値をとなることが
わかる。
FIG. 18 shows the output of the adder 4 obtained by adding the "value of a certain input signal" shown in FIG. 17 and the "value of a signal obtained by delaying a certain input signal by 1/2 wavelength". It can be seen that the value of the part where the modulation is present is extremely far from 0.

【0015】[0015]

【発明が解決しようとする課題】従来の位相変調信号検
出装置は以上の様に構成されているので、以下に説明す
る問題点がある。位相変調の有無の判定に使用するデー
タは、「ある入力信号の値」とその「ある入力信号を1
/2波長遅延させた信号の値」の2個であるが、実際の
入力信号には常に雑音が混信しており、この様な雑音の
影響を抑えるには判定時により多くのデータを用いるこ
とが有効であることは統計学の一般的な常識として知ら
れている。
Since the conventional phase modulation signal detecting device is configured as described above, it has the following problems. The data used to determine the presence or absence of phase modulation is “value of a certain input signal” and “the value of a certain input signal is 1”.
However, the actual input signal always contains noise interference. To suppress the influence of such noise, use more data at the time of determination. It is well-known that statistics are valid.

【0016】即ち、一般に、N個のデータを用いた場
合、雑音の影響を(1/N)1/2に抑えられる。従っ
て、従来の装置構成では、(1/2)1/2=0.7に雑
音を抑えることになるが、もし10個のデータを用いて
判定できれば、(1/10)1/2=0.3に雑音を抑え
ることができる。
That is, in general, when N pieces of data are used, the influence of noise can be suppressed to (1 / N) 1/2 . Therefore, in the conventional device configuration, the noise is suppressed to (1/2) 1/2 = 0.7, but if the determination can be made using ten data, (1/10) 1/2 = 0 .3 can suppress noise.

【0017】しかしながら、従来の装置構成では、判定
時に使用するデータ数が少ないために、雑音が混入した
場合に誤判定する可能性が高く判定処理が効率的でな
い。従って、判定処理を効率的に行うには、判定時に使
用するデータ数を増やして雑音の影響をできるだけ少な
くすることが望ましい。
However, in the conventional apparatus configuration, since the number of data used at the time of determination is small, the possibility of erroneous determination when noise is mixed is high and the determination process is not efficient. Therefore, in order to perform the determination process efficiently, it is desirable to increase the number of data used at the time of the determination to minimize the influence of noise.

【0018】この発明は係る問題を解決するためになさ
れたもので、位相変調の判定時に多くのデータを用い、
入力信号に含まれる雑音の影響をできるだけ低減して誤
判定する可能性をできるだけ排除すると共に、判定処理
を効率的に行うことのできる位相変調信号検出装置を得
ることを目的とする。
The present invention has been made to solve such a problem, and uses a large amount of data when determining phase modulation.
It is an object of the present invention to provide a phase modulation signal detection device capable of reducing the influence of noise included in an input signal as much as possible, eliminating the possibility of erroneous determination as much as possible, and efficiently performing determination processing.

【0019】[0019]

【課題を解決するための手段】この発明に係る位相変調
信号検出装置は、入力信号の波長に応じて入力信号の位
相を遅延させた信号と前記入力信号とに基づいて入力信
号の位相変調の有無を検出する位相変調信号検出装置に
おいて、入力信号をそれぞれ予め定められた位相を遅ら
せて出力する複数の遅延手段と、入力信号の波長に応じ
て複数の遅延手段の出力の中から出力を選択し選択され
た出力と入力信号とを加算する加算手段とを備えたもの
である。
According to the present invention, there is provided a phase modulation signal detecting apparatus for detecting a phase modulation of an input signal based on a signal obtained by delaying the phase of the input signal in accordance with the wavelength of the input signal and the input signal. In a phase modulation signal detection device for detecting the presence or absence, a plurality of delay means for outputting an input signal with a predetermined phase delayed and an output selected from the outputs of the plurality of delay means according to the wavelength of the input signal are selected. And an adding means for adding the selected output and the input signal.

【0020】また、入力信号をA/D変換するA/D変
換器をさらに備え、複数の遅延手段は、A/D変換器の
サンプリング周期に相当する位相毎に遅延させる位相量
が互いにずれているようにしたものである。
Further, the apparatus further comprises an A / D converter for A / D converting the input signal, and the plurality of delay means are arranged such that the phase amounts to be delayed for each phase corresponding to the sampling period of the A / D converter are shifted from each other. It is as if it were.

【0021】また、基準となる信号振幅の大きさと入力
信号の振幅の大きさとに基づいて加算手段の出力が有効
か否かを判定する出力有効判定手段をさらに備えたもの
である。
Further, the apparatus further comprises output validity judging means for judging whether or not the output of the adding means is valid based on the magnitude of the reference signal amplitude and the magnitude of the input signal amplitude.

【0022】また、加算手段の出力が複素平面上に描く
軌跡の面積を加算手段の出力に基づいて計算する面積計
算手段をさらに備えたものである。
Further, there is further provided an area calculating means for calculating the area of the locus drawn by the output of the adding means on the complex plane based on the output of the adding means.

【0023】また、複素平面及び複素平面上に加算手段
の出力が描いた軌跡を出力表示する出力表示手段をさら
に備えたものである。
Further, the apparatus further comprises output display means for outputting and displaying a locus drawn by the output of the adding means on the complex plane and the complex plane.

【0024】また、出力表示手段は、面積計算手段が計
算した面積値を出力するようにしたものである。
[0024] The output display means outputs the area value calculated by the area calculation means.

【0025】また、入力信号の信号振幅を正規化する信
号振幅正規化手段をさらに備えたものである。
Further, the apparatus further comprises signal amplitude normalizing means for normalizing the signal amplitude of the input signal.

【0026】また、面積計算手段は、入力信号に基づい
て面積を求める第1の面積計算手段と入力信号を二乗し
た信号に基づいて面積を求める第2の面積計算手段と
し、第1及び第2の面積計算手段の出力に基づいて入力
信号の位相変調の有無を判定する位相変調判定手段をさ
らに備えたものである。
The area calculating means includes a first area calculating means for obtaining an area based on an input signal and a second area calculating means for obtaining an area based on a signal obtained by squaring the input signal. And phase modulation judging means for judging the presence or absence of phase modulation of the input signal based on the output of the area calculating means.

【0027】[0027]

【発明の実施の形態】入力信号が位相変調していなけれ
ば、入力信号の波形は図1に示すような整った正弦波を
描くので、この入力信号を1周期に渡って時間に関して
積分すれば0となる。従って、入力信号をこの信号の周
期に比して時間に関して非常に細かく細分化してその信
号値を1周期に渡って加算すれば、上述の積分と状況は
同様になる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Unless the input signal is phase-modulated, the waveform of the input signal draws a regular sine wave as shown in FIG. 1. Therefore, if this input signal is integrated with respect to time over one cycle, It becomes 0. Therefore, if the input signal is very finely divided with respect to time as compared with the cycle of this signal and the signal values are added over one cycle, the above-described integration and the situation become the same.

【0028】非常に細かく細分化するといっても実際に
は無限に細かく細分化できないので、位相変調の有無の
判定が問題無く行える程度のデータ数等を考慮して細分
化すのが妥当である。
Even though it is very finely divided, it is not possible to practically infinitely finely subdivide it. Therefore, it is appropriate to consider the number of data that can determine the presence or absence of phase modulation without any problem.

【0029】そこで、本願発明では、A/D変換器2
が、入力信号をA/D変換器2固有のサンプリング周期
毎にA/D変換することに着目し、入力信号の1周期に
渡る各分割点をこのサンプリング周期毎に定めて細分化
の幅をサンプリング周期とし、各分割点の信号値を1周
期に渡って加算した結果により、位相変調の有無の判定
するようにしている。
Therefore, in the present invention, the A / D converter 2
Pays attention to A / D conversion of an input signal for each sampling cycle peculiar to the A / D converter 2, and determines each division point in one cycle of the input signal for each sampling cycle to set the subdivision width. The sampling period is used, and the presence or absence of phase modulation is determined based on the result of adding the signal values at each division point over one period.

【0030】図1は理解の容易のため正弦波の1周期を
例えば6等分した場合を示す。実際にはサンプリング周
期は入力信号の周期より十分小さければ問題はない。
FIG. 1 shows a case where one cycle of a sine wave is divided into, for example, six equal parts for easy understanding. Actually, there is no problem if the sampling period is sufficiently smaller than the period of the input signal.

【0031】そこで、入力信号のこれら各分割点での値
を得るために、A/D変換された入力信号をこのサンプ
リング周期に相当する位相づつ位相をそれぞれ遅延させ
て出力する遅延素子を、これら各分割点に対応して複数
個用意し、各遅延素子からの出力をそれぞれ得ること
で、各分割点での信号値を得ている。
Therefore, in order to obtain the value of the input signal at each of these division points, a delay element for delaying the phase of the A / D-converted input signal by a phase corresponding to this sampling period and outputting the same is provided. A signal value at each division point is obtained by preparing a plurality of pieces corresponding to each division point and obtaining outputs from each delay element.

【0032】実施の形態1.次に、図2は実施の形態1
に係る位相変調信号検出装置の構成図である。図2中、
実施の形態1に係る新たな構成として、複数の遅延手段
としての遅延素子31〜3nは、後述するように加算手
段としての加算器4で加算される信号毎に用意するた
め、少なくとも後述するように「入力信号の周期/(A
/D変換器2)のサンプリング周期」の個数分用意され
ている。
Embodiment 1 Next, FIG.
FIG. 1 is a configuration diagram of a phase modulation signal detection device according to the first embodiment. In FIG.
As a new configuration according to the first embodiment, the delay elements 31 to 3n as a plurality of delay units are prepared for each signal added by the adder 4 as the addition unit as described later. To the input signal period / (A
/ D converters 2) sampling periods.

【0033】遅延素子31〜3nは、A/D変換された
入力信号の位相を「A/D変換器2のサンプリング周
期」に対応する位相づつ順に遅延させて出力するもので
あり、前記従来例と同様に、A/D変換器2のサンプリ
ング周期は10nsなので、入力信号を10nsに対応
する位相づつそれぞれ遅延させて出力するようになって
いる。
The delay elements 31 to 3n delay the phase of the A / D-converted input signal in order corresponding to the "sampling period of the A / D converter 2" and output the delayed signal. Similarly to the above, since the sampling cycle of the A / D converter 2 is 10 ns, the input signal is output after being delayed by a phase corresponding to 10 ns.

【0034】即ち、ある時刻に対して遅延素子31は1
0ns、遅延素子32は20ns、入力信号をそれぞれ
対応する位相分位相を遅延させて出力し、遅延素子3n
は(10×n)ns、入力信号をそれぞれ対応する位相
分位相を遅延させて出力するようになっている。尚、従
来例と同様に入力信号の周波数も8MHz(周期125
ns)とする。
That is, for a certain time, the delay element 31
0 ns, the delay element 32 delays the phase of the input signal by a corresponding phase for 20 ns, and outputs the delayed signal.
Is (10 × n) ns, and the input signal is output with its phase delayed by the corresponding phase. The frequency of the input signal is also 8 MHz (period 125) as in the conventional example.
ns).

【0035】このように構成された実施の形態1に係る
位相変調信号装置の動作について図2を参照して説明す
る。周波数測定装置1による入力信号の周波数の測定及
びA/D変換器2による入力信号のA/D変換は前記従
来例と同様なのでその説明は省略する。
The operation of the thus configured phase modulation signal device according to the first embodiment will be described with reference to FIG. The measurement of the frequency of the input signal by the frequency measuring device 1 and the A / D conversion of the input signal by the A / D converter 2 are the same as those in the above-described conventional example, and a description thereof will be omitted.

【0036】遅延素子31〜3nは、A/D変換器2の
サンプリング周期(10ns)に対応して、A/D変換
された入力信号をそれぞれ順に10nsづつそれぞれ対
応する位相分位相を遅延させて出力する。
The delay elements 31 to 3n delay the A / D-converted input signals by 10 ns, respectively, in accordance with the sampling period (10 ns) of the A / D converter 2 by the corresponding phase. Output.

【0037】例えば、A/D変換器2は固有のサンプリ
ング周期(10ns)で入力信号をA/D変換し、A/
D変換された入力信号は、順に遅延素子31に出力さ
れ、遅延素子31は遅延素子31が取り込んだ信号の1
発目の信号(ある時刻からは10ns遅延した信号)を
出力して残りの信号を遅延素子32に送り、遅延素子3
2は遅延素子32が取り込んだ信号の1発目の信号(あ
る時刻からは20ns遅延した信号)を出力して残りの
信号を遅延素子33に送り、という動作をこれら遅延素
子は行い、同様に遅延素子3nは遅延素子3nが取り込
んだ信号の1発目の信号(ある時刻からは(10×n)
ns対応する位相分位相を遅延遅延した信号)を出力す
ればよい。
For example, the A / D converter 2 A / D converts the input signal at a specific sampling period (10 ns), and
The D-converted input signals are sequentially output to the delay element 31, and the delay element 31 outputs one of the signals captured by the delay element 31.
The first signal (a signal delayed by 10 ns from a certain time) is output, and the remaining signal is sent to the delay element 32, and the delay element 3
2 outputs the first signal (a signal delayed by 20 ns from a certain time) of the signal captured by the delay element 32 and sends the remaining signal to the delay element 33. The delay element 3n is the first signal of the signal captured by the delay element 3n ((10 × n) from a certain time)
ns corresponding to the phase corresponding to ns).

【0038】そして、加算器4は、周波数測定装置1の
測定結果とA/D変換器2のサンプリング周期とに基づ
いて、遅延素子31〜3nの出力結果の中から何個のデ
ータ(遅延素子31〜3nの出力の内、遅延素子31か
ら順にいくつの遅延素子の出力)を加算して出力するか
を決定する。
Then, based on the measurement result of the frequency measuring device 1 and the sampling period of the A / D converter 2, the adder 4 selects the number of data (delay elements) from the output results of the delay elements 31 to 3n. Out of the outputs of 31 to 3n, it is determined how many delay elements (outputs of the delay elements) are added in order from the delay element 31 to output.

【0039】具体的には、「入力信号の周期/(A/D
変換器2)のサンプリング周期」個のデータを加算して
出力する。これをk個とすると、遅延素子31〜3kの
出力が加算器4で加算される。
Specifically, “input signal cycle / (A / D
The sampling period data of the converter 2) is added and output. If this number is k, the outputs of the delay elements 31 to 3k are added by the adder 4.

【0040】この例では、(125ns)÷(10n
s)=12.5になるが、これを四捨五入して13と
し、結局、加算器4は遅延素子31〜313の出力信号の
値を加算する。
In this example, (125 ns) ÷ (10n
s) = 12.5, which is rounded to 13, and eventually the adder 4 adds the values of the output signals of the delay elements 31 to 313.

【0041】実際は、「入力信号の周期/(A/D変換
器2)のサンプリング周期」の値は必ずしも整数にはな
らず、加算器4の出力値は0にならない。
Actually, the value of "the period of the input signal / the sampling period of the (A / D converter 2)" is not always an integer, and the output value of the adder 4 does not become zero.

【0042】しかし、入力信号が位相変調していない場
合、「入力信号の周期/(A/D変換器2)のサンプリ
ング周期」の値を四捨五入した値で近似すれば、その値
は「入力信号の最大振幅×1/2以下になる」ことが数
学的に容易に証明できる(この証明自体は本発明の本質
的な部分ではないので省略する)。
However, when the input signal is not phase-modulated, if the value of “period of input signal / sampling period of (A / D converter 2)” is approximated by a rounded value, the value becomes “input signal”. Can be mathematically easily proved (this proof itself is not an essential part of the present invention and will be omitted).

【0043】一方、入力信号が位相変調している場合、
信号の値を「入力信号の周期/(A/D変換器2)のサ
ンプリング周期」個(これをN個とする)加え合わせる
と、Nに比例して値が増大する。具体的には、その値は
「信号の最大振幅×N×0.6程度になる」ことは数学
的に容易に証明できる(この証明自体は本発明の本質的
な部分ではないので省略する)。
On the other hand, if the input signal is phase modulated,
When the value of the signal is added to “the period of the input signal / the sampling period of the (A / D converter 2)” (this is N), the value increases in proportion to N. Specifically, it can be mathematically easily proved that the value is “maximum amplitude of signal × N × 0.6” (this proof itself is not an essential part of the present invention, and will be omitted). .

【0044】従って、加算器の出力(信号値)は、入力
信号が、 位相変調していない場合は、「入力信号の最大振幅×1
/2以下」 位相変調している場合は、「入力信号の最大振幅×N×
0.6程度」 この例では、N=13なので、これら2つの値は、入力
信号の最大振幅を1とすれば、それぞれ0.5(=1/
2)と7.8(13×0.6)と値が大きく異なり、位
相変調の有無が強調される。
Therefore, when the input signal is not phase-modulated, the output (signal value) of the adder is “maximum amplitude of input signal × 1”.
/ 2 or less "When phase modulation is performed," maximum amplitude of input signal × N ×
About 0.6 ”In this example, since N = 13, these two values are 0.5 (= 1/1) when the maximum amplitude of the input signal is 1.
2) and 7.8 (13 × 0.6) are greatly different from each other, and the presence or absence of phase modulation is emphasized.

【0045】図3は、実際に図2に示した装置構成で加
算器の出力をグラフ化したものを示し、図3と図18と
を比較しても分かるように、位相変調しているグラフ中
央部分の値が図3のものの方が大きな値となっており、
図18のものに比べてより位相変調の有無が強調されて
いることが分かる。
FIG. 3 shows a graph of the output of the adder actually using the apparatus configuration shown in FIG. 2. As can be seen from a comparison between FIG. 3 and FIG. The value of the central part is larger in the case of FIG.
It can be seen that the presence or absence of phase modulation is more emphasized than that of FIG.

【0046】従って、上記実施の形態1によれば、位相
変調の有無の判定時に多くのデータを用い、入力信号に
含まれる雑音の影響をできるだけ低減して誤判定する可
能性をできるだけ排除して判定処理を効率的に行うこと
ができる。
Therefore, according to the first embodiment, a large amount of data is used when determining the presence or absence of phase modulation, and the influence of noise included in the input signal is reduced as much as possible to eliminate the possibility of erroneous determination as much as possible. The determination process can be performed efficiently.

【0047】また、装置はA/D変換器2、加算器4等
の簡単な部品から構成され、簡易な装置の構成とするこ
とができる。
Further, the device is composed of simple components such as the A / D converter 2 and the adder 4, so that the configuration of the device can be simplified.

【0048】実施の形態2.一般に、入力信号には雑音
の混入以外に振幅変調(AM変調)がかかる。特に電波
逆探装置では、受信アンテナの感度が雑音的にバラつい
ているため、振幅変調がかかる大きな要因になってい
る。
Embodiment 2 In general, an input signal is subjected to amplitude modulation (AM modulation) in addition to mixing of noise. In particular, in the radio wave searching device, the sensitivity of the receiving antenna varies in noise, which is a major factor of amplitude modulation.

【0049】このように、振幅変調した入力信号をその
まま実施の形態1の構成で処理した場合、振幅変調が影
響して入力信号が位相変調していなくても加算器4の出
力に消え残りが発生し、これが誤った判定を引き起こす
要因になる。
As described above, when the amplitude-modulated input signal is directly processed by the configuration of the first embodiment, even if the input signal is not phase-modulated due to the influence of the amplitude modulation, the output of the adder 4 disappears and remains. And this is the factor that causes the wrong decision.

【0050】実施の形態2は、係る不具合を解消するた
め、入力信号にかかっている振幅変調をA/D変換する
前に除去する振幅正規化装置を設けて、不要な振幅変調
を取り除き、位相変調の有無の判定効率を高めることを
目的としている。
In the second embodiment, in order to solve such a problem, an amplitude normalizing device for removing amplitude modulation applied to an input signal before performing A / D conversion is provided, and unnecessary amplitude modulation is removed. It is intended to increase the efficiency of determining the presence or absence of modulation.

【0051】図4は実施の形態2に係る位相変調信号検
出装置の構成図であり、図4中、実施の形態2に係る新
たな構成として、5は入力信号にかかっている振幅変調
(AM変調)をA/D変換する前に除去する信号振幅正
規化手段としての振幅正規化装置である。
FIG. 4 is a block diagram of a phase modulation signal detection device according to the second embodiment. In FIG. 4, reference numeral 5 denotes a new configuration according to the second embodiment. (Modulation) before the A / D conversion.

【0052】次に、このように構成された実施の形態2
に係る位相変調信号装置の動作について図4を参照して
説明する。ここで、図4に示す装置は、その基本動作に
ついては実施の形態1で説明した装置の動作と同様なの
でその詳細は説明は省略するが、実施の形態1で説明し
た装置の動作と異なる点は、振幅正規化装置5の動作の
部分なので、この部分に関連する動作について説明す
る。
Next, the second embodiment configured as described above
The operation of the phase modulation signal device according to the above will be described with reference to FIG. Here, the device shown in FIG. 4 has the same basic operation as the operation of the device described in the first embodiment, and thus the detailed description is omitted, but the operation is different from the operation of the device described in the first embodiment. Is a part of the operation of the amplitude normalizing device 5, and the operation related to this part will be described.

【0053】振幅正規化装置5の入出力信号は、入力信
号をs(t)(tを時刻、s()を複素数表現とする)
と表現した場合、それぞれ次のように表現できる。 振幅正規化装置5への入力信号 : s(t) 振幅正規化装置5からの出力信号: s(t)/|s
(t)|(|x|はxの絶対値)
The input / output signal of the amplitude normalizing device 5 is represented by s (t) (t is time and s () is a complex number).
Can be expressed as follows. Input signal to amplitude normalizing device 5: s (t) Output signal from amplitude normalizing device 5: s (t) / | s
(T) | (| x | is the absolute value of x)

【0054】入力信号に振幅変調がかかっている場合、
入力信号はA(t)・sin(t)(A(t)は振幅変
調部分)と表現できるが、振幅正規化装置5の処理によ
り、 A(t)・sin(t)は、 → A(t)・sin(t)/|A(t)・sin(t)| =A(t)・sin(t)/(|A(t)|・|sin(t)|) =A(t)・sin(t)/A(t) =sin(t) となって、入力信号の振幅変調部分を消去することがで
きる。
When the amplitude modulation is applied to the input signal,
The input signal can be expressed as A (t) · sin (t) (A (t) is an amplitude modulation portion), but A (t) · sin (t) becomes → A ( t) · sin (t) / | A (t) · sin (t) | = A (t) · sin (t) / (| A (t) | · | sin (t) |) = A (t) Sin (t) / A (t) = sin (t), and the amplitude modulation portion of the input signal can be eliminated.

【0055】従って、上記実施の形態2によれば、力信
号にかかっている不要な振幅変調をA/D変換する前に
除去する振幅正規化装置を設けて、入力信号にかかって
いる不要な振幅変調を取り除くことができ、振幅変調し
た信号が入力信号として取り込まれても、振幅変調が影
響して入力信号が位相変調していなくても加算器4の出
力に消え残りが発生して誤った判定を引き起こすという
ことがなく、位相変調の有無の判定効率を高めることが
できる。
Therefore, according to the second embodiment, an amplitude normalizing device for removing unnecessary amplitude modulation applied to a force signal before performing A / D conversion is provided, and unnecessary amplitude modulation applied to an input signal is provided. The amplitude modulation can be removed, and even if the amplitude-modulated signal is taken in as an input signal, even if the input signal is not phase-modulated due to the influence of the amplitude modulation, the output of the adder 4 will remain and an error will occur. This makes it possible to increase the efficiency of determining the presence or absence of phase modulation.

【0056】実施の形態3.振幅正規化装置5が付加さ
れている実施の形態2の装置では、雑音のみが入力され
た場合、雑音なのか有効な所望の入力信号なのか両者の
区別ができず、雑音のみが入力された場合も振幅を正規
化するので、その正規化した結果を判断材料にして誤っ
た判定結果を得てしまう。
Embodiment 3 In the device of the second embodiment to which the amplitude normalizing device 5 is added, when only noise is input, it is not possible to discriminate between noise and an effective desired input signal, and only noise is input. In this case as well, the amplitude is normalized, and an erroneous judgment result is obtained using the normalized result as a judgment material.

【0057】即ち、どのような入力信号に対しても、振
幅値を正規化する(即ち1にする)ため、正規化の後の
入力信号の大きさでは、有効な所望の入力信号と雑音と
の区別が付かず、これが誤った判定を引き起こす要因に
なる。
That is, for any input signal, the amplitude value is normalized (that is, set to 1). Therefore, the size of the input signal after the normalization is determined by the effective desired input signal and noise. Cannot be distinguished from each other, and this is a factor that causes an incorrect determination.

【0058】実施の形態3は、係る不具合を解消するた
め、正規化する前の入力信号の大きさで雑音と所望の入
力信号との区別を行い、位相変調の有無の判定効率を高
めることを目的としている。
In the third embodiment, in order to solve such a problem, noise is distinguished from a desired input signal based on the magnitude of the input signal before normalization, and the efficiency of determining the presence or absence of phase modulation is improved. The purpose is.

【0059】図5は実施の形態3に係る位相変調信号検
出装置の構成図であり、図5中、実施の形態3に係る新
たな構成として、6は雑音のみが入力信号として入力さ
れた場合に、入力信号の最大振幅と雑音であるか否かの
判断基準となる予め記憶された規定値(基準となる信号
振幅)の大きさとを比較し、規定値の大きさより大きけ
れば有効な所望の入力信号と判定する出力有効判定手段
としての振幅値判定装置である。
FIG. 5 is a block diagram of a phase modulation signal detecting apparatus according to the third embodiment. In FIG. 5, as a new configuration according to the third embodiment, reference numeral 6 denotes a case where only noise is input as an input signal. Then, the maximum amplitude of the input signal is compared with the magnitude of a predetermined value (reference signal amplitude) stored as a criterion for determining whether or not the input signal is a noise. An amplitude value determination device as output validity determination means for determining an input signal.

【0060】そして、雑音であるか否かの判断基準とな
る規定値は振幅値判定装置6に予め記憶されている。ま
た7は加算器4の出力と振幅値判定装置6の出力とのA
ND演算を行うAND回路である。
The specified value serving as a criterion for determining whether or not noise is present is stored in the amplitude value determining device 6 in advance. 7 is the A of the output of the adder 4 and the output of the amplitude value judging device 6.
An AND circuit that performs an ND operation.

【0061】次に、このように構成された実施の形態3
に係る位相変調信号検出装置の動作について図5を参照
して説明する。ここで、図5に示す装置は、その基本動
作については実施の形態2で説明した装置の動作と同様
なのでその詳細は説明は省略するが、実施の形態2で説
明した装置の動作と異なる点は、振幅値判定装置6の部
分の動作と、その後に続くAND回路7の部分の動作な
ので、この部分に関連する動作について説明する。
Next, the third embodiment configured as described above
The operation of the phase modulation signal detecting device according to the above will be described with reference to FIG. Here, the basic operation of the device shown in FIG. 5 is the same as that of the device described in the second embodiment, and therefore the detailed description is omitted, but the operation is different from that of the device described in the second embodiment. Is the operation of the portion of the amplitude value judging device 6 and the operation of the subsequent portion of the AND circuit 7, and the operation related to this portion will be described.

【0062】振幅値判定装置6には、本来の有効とされ
る入力信号の規準(振幅)の大きさが規定値として予め
記憶されている。そして、振幅値判定装置6は、例え
ば、入力信号の大きさ(振幅)を振幅値判定装置6で測
定し、それが振幅値判定装置6に予め記憶された規定値
の大きさより大きければ有効な所望の入力信号と判定し
(出力が1)、それ以下であれば雑音と判定する(出力
が0)。即ち、入力信号の振幅が規定値としての振幅よ
り大きい場合に、図3に示すような位相変調の有無が強
調されたグラフを得るようにしている。
The magnitude of the reference (amplitude) of the input signal, which is originally valid, is stored in the amplitude value determination device 6 as a specified value in advance. Then, the amplitude value judging device 6 measures, for example, the magnitude (amplitude) of the input signal with the amplitude value judging device 6, and is effective if the measured value is larger than a predetermined value stored in the amplitude value judging device 6. It is determined as a desired input signal (output is 1), and if it is less than that, it is determined as noise (output is 0). That is, when the amplitude of the input signal is larger than the specified value, a graph in which the presence or absence of phase modulation is emphasized as shown in FIG. 3 is obtained.

【0063】そして、AND回路7は、振幅値判定装置
6の判定結果と加算器4の出力とのANDを取ることに
より、入力信号の振幅が規定値とされる振幅より大きく
(出力:1)、かつ加算器4の出力結果も大きいものの
みを出力することで、図3に示すような位相変調の有無
が強調されたグラフを得ることができる。
The AND circuit 7 ANDs the result of the judgment by the amplitude value judging device 6 and the output of the adder 4 to make the amplitude of the input signal larger than the specified value (output: 1). By outputting only the output result of the adder 4 which is large, a graph as shown in FIG. 3 in which the presence or absence of the phase modulation is emphasized can be obtained.

【0064】従って、上記実施の形態3によれば、入力
信号として雑音のみが入力された場合、雑音なのか有効
な所望の入力信号なのか両者の区別を付けることがで
き、雑音のみが入力された場合も振幅を正規化した結果
を出力しないので、その正規化した結果を判断材料にし
て誤った判定結果を得ることがない。
Therefore, according to the third embodiment, when only noise is input as an input signal, it is possible to distinguish between noise and an effective desired input signal, and only noise is input. Also in this case, since the result of normalizing the amplitude is not output, an erroneous judgment result is not obtained using the normalized result as a judgment material.

【0065】実施の形態4.実施の形態4は、入力信号
の全ての信号値を用いて、より正確に位相変調の有無を
判定しようとするもので、そのために信号が複素平面上
で表現されることを利用している。
Embodiment 4 The fourth embodiment attempts to more accurately determine the presence or absence of phase modulation using all signal values of an input signal, and utilizes the fact that a signal is expressed on a complex plane.

【0066】図6は実施の形態4に係る位相変調信号検
出装置の構成図であり、実施の形態4では説明の容易の
ため、実施の形態1〜3とは異なった位相変調信号検出
装置の基本構成を示す。従って、位相変調信号検出装置
の基本構成(A/D変換器2〜加算器40)は、後述す
るように図2に示した装置としてもよい。
FIG. 6 is a block diagram of a phase modulation signal detecting device according to the fourth embodiment. In the fourth embodiment, a phase modulation signal detecting device different from those of the first to third embodiments is described for ease of explanation. The basic configuration is shown. Therefore, the basic configuration (A / D converter 2 to adder 40) of the phase modulation signal detection device may be the device shown in FIG. 2 as described later.

【0067】図6中、実施の形態4に係る新たな構成と
して、40はA/D変換器2により逐次A/D変換され
た入力信号を逐次積算して蓄積する加算器、8は加算器
40の蓄積結果(複素数表現されているもの)を2次元
座標平面(複素平面)上に表示するための出力有効判定
手段としての表示器である。ここで、2次元座標平面
(複素平面)は、複素数の実数部を横軸に、虚数部を縦
軸にしている。
In FIG. 6, as a new configuration according to the fourth embodiment, an adder 40 sequentially accumulates and accumulates input signals sequentially A / D converted by the A / D converter 2, and 8 is an adder. This is a display as output validity determination means for displaying the accumulation results (complex numbers) of 40 on a two-dimensional coordinate plane (complex plane). Here, in the two-dimensional coordinate plane (complex plane), the real part of the complex number is represented on the horizontal axis, and the imaginary part is represented on the vertical axis.

【0068】このように構成された実施の形態4に係る
位相変調信号装置の動作について図6を参照して説明す
る。A/D変換器2に入力された信号は、A/D変換器
2固有のサンプリング周期(ここでも10ns)毎にA
/D変換され、A/D変換器2の出力は、このサンプリ
ング周期毎に加算器40に出力される。
The operation of the thus configured phase modulation signal device according to Embodiment 4 will be described with reference to FIG. The signal input to the A / D converter 2 is set to A at every sampling period (also 10 ns) unique to the A / D converter 2.
The output of the A / D converter 2 is output to the adder 40 every sampling period.

【0069】加算器4はA/D変換された入力信号を順
次加え合わせて積算し、内部のメモリに最新の値を蓄積
する。表示器8は、加算器40の最新の蓄積結果を順次
読み出し、その値(複素数表現)を画面上の2次元座標
平面(複素平面)上に表示する。
The adder 4 sequentially adds and integrates the A / D converted input signals, and accumulates the latest value in an internal memory. The display 8 sequentially reads out the latest accumulation result of the adder 40 and displays the value (complex number representation) on a two-dimensional coordinate plane (complex plane) on the screen.

【0070】以上の処理で、どの様にして位相変調の有
無が表現できるかを説明する。信号が位相変調のない単
純な信号の場合、入力信号は、 sin(2πFt)+i・cos(2πFt) と表現(複素数表現)できる。
How the presence or absence of phase modulation can be expressed by the above processing will be described. If the signal is a simple signal without phase modulation, the input signal can be expressed as sin (2πFt) + i · cos (2πFt) (complex number expression).

【0071】従って、加算器40の蓄積結果は、 Σ(sin(2πFt)+i・cos(2πFt)) =Σsin(2πFt)+i・Σcos(2πFt) =(定数1)×(−cos(2πFt)+i・sin(2πFt)) +(定数2) と表現できる。Therefore, the accumulation result of the adder 40 is as follows: Σ (sin (2πFt) + i · cos (2πFt)) = Σsin (2πFt) + i · Σcos (2πFt) = (constant 1) × (−cos (2πFt) + i Sin (2πFt)) + (constant 2)

【0072】上記の(定数1)、(定数2)を無視し
て、それ以外の部分に着目すると、加算器40の蓄積結
果を示すこの式は複素平面上の円運動を表現している。
即ち、入力信号が位相変調していない単純な信号の場合
は、信号値を加算した結果、表示器8の複素平面上には
図7に示すような「1個の円」が描かれる。
If the above (constant 1) and (constant 2) are ignored and attention is paid to the other parts, this expression showing the accumulation result of the adder 40 expresses a circular motion on a complex plane.
That is, when the input signal is a simple signal that is not phase-modulated, as a result of adding the signal values, a “one circle” is drawn on the complex plane of the display 8 as shown in FIG.

【0073】一方、入力信号が位相変調している単純な
信号の場合、加算器40に蓄積される信号の符号が積算
途中で反転し、表示器8の複素平面上には図8に示すよ
うな「複数の円」が描かれる。この場合、位相変調して
いる部分があると新たな円の描画に移るので、図8の場
合は、1回位相変調している場合を示している。
On the other hand, if the input signal is a simple signal that is phase-modulated, the sign of the signal stored in the adder 40 is inverted during the integration, and is displayed on the complex plane of the display 8 as shown in FIG. "Multiple circles" are drawn. In this case, if there is a phase-modulated portion, a new circle is drawn. Therefore, FIG. 8 shows a case where the phase is modulated once.

【0074】また、これら複数の円を描く描画方向(軌
跡の進行方向)は、位相変調している度に、描画方向自
体も反転する。これは、加算器40に蓄積される信号の
符号が位相変調する時に反転するために起こる現象であ
る。
The drawing direction of the plurality of circles (the traveling direction of the trajectory) is reversed every time the phase is modulated. This is a phenomenon that occurs because the sign of the signal stored in the adder 40 is inverted when phase-modulated.

【0075】従って、上記実施の形態4によれば、一般
的な表現方法である複素数を用いて信号値を表現し、複
素数表現された信号値の積算値(これも複素数表現)
が、表示器8の複素平面上に表示されるようにしたの
で、表示器8の複素平面上に描画される図形(円)の形
状によって、入力信号が位相変調しているか否かが一目
瞭然になり、位相変調の有無の判定効率が高まる。
Therefore, according to the fourth embodiment, a signal value is expressed by using a complex number which is a general expression method, and an integrated value of the signal value expressed by a complex number (also a complex number)
Is displayed on the complex plane of the display 8, so that whether or not the input signal is phase-modulated can be seen at a glance according to the shape of the figure (circle) drawn on the complex plane of the display 8. Thus, the efficiency of determining the presence / absence of phase modulation increases.

【0076】また、入力信号に雑音が混信している場合
でも、複素平面上で図形の描画に使用しているデータ
が、それまでに入力した全データを用いているので、雑
音同士が相殺して、雑音の悪影響を最小限に抑えること
ができる。
Even when noise is mixed in the input signal, the data used for drawing the figure on the complex plane uses all the data input so far, so that the noises cancel each other out. Thus, the adverse effects of noise can be minimized.

【0077】尚、前述したように、図2に示す装置の出
力信号が表示器8に出力されるようにしても同様な出力
表示形態及び効果が得られることはいうまでもない。
As described above, it goes without saying that the same output display form and effect can be obtained even when the output signal of the device shown in FIG.

【0078】実施の形態5.一般的に、X−Y平面上の
図形(X(i),Y(i))(但し、i=1、2、・・
・、N)の面積は次の式で計算できる。 (面積)=(Σx(i)×y(i+1)−Σx(i+
1)×y(i))/2 但し、i=Nの場合はi+1を1とする。
Embodiment 5 Generally, a figure (X (i), Y (i)) on an XY plane (where i = 1, 2,...)
, N) can be calculated by the following equation. (Area) = (Σx (i) × y (i + 1) −Σx (i +
1) × y (i)) / 2 However, when i = N, i + 1 is set to 1.

【0079】この面積は、いわゆる積分方向のような向
き(符号)があり、これを例えば図形(例えば円)が左
周りに描かれる場合は正、右周りに描かれる場合は負の
符号とする。実施の形態4で説明したように、位相変調
した場合は図形を描画する方向(面積値の増減方向)が
変化するので、実施の形態4において、複素平面上に描
画される図形の積算される面積の増減方向により位相変
調の有無を検出することができる。
This area has a direction (sign) such as a so-called integration direction. For example, this is a positive sign when a figure (for example, a circle) is drawn counterclockwise, and a negative sign when it is drawn clockwise. . As described in the fourth embodiment, in the case of phase modulation, the drawing direction (increase / decrease direction of the area value) of the figure changes, and in the fourth embodiment, the figures drawn on the complex plane are integrated. The presence or absence of phase modulation can be detected based on the direction in which the area increases or decreases.

【0080】図9は実施の形態5に係る位相変調信号検
出装置の構成図であり、実施の形態5でも説明の容易の
ため、実施の形態4と同様に、実施の形態1〜3とは異
なった位相変調信号検出装置の基本構成を示す。従っ
て、位相変調信号検出装置の基本構成(A/D変換器2
〜加算器40)は、後述するように図2に示した装置と
してもよい。
FIG. 9 is a block diagram of a phase modulation signal detecting apparatus according to the fifth embodiment. For ease of explanation, the fifth embodiment differs from the first to third embodiments in the same way as the fourth embodiment. 3 shows a basic configuration of a different phase modulation signal detection device. Therefore, the basic configuration of the phase modulation signal detection device (A / D converter 2
The adder 40) may be the device shown in FIG. 2 as described later.

【0081】図9中、実施の形態5に係る新たな構成と
して、9は加算器40の積算値に基づいて表示器8の複
素平面上に描画された加算器40の蓄積結果を示す図形
(円)の面積を逐次計算する面積計算手段としての面積
計算装置である。面積計算装置9は、左向きに描かれる
図形の面積を正とし、右向きに描かれる図形の面積を負
として面積を算出する(図10参照)。図10では、番
号の順番に図形が描かれる場合、面積の符号は互いに異
なる。
In FIG. 9, as a new configuration according to the fifth embodiment, reference numeral 9 denotes a figure showing the accumulation result of the adder 40 drawn on the complex plane of the display 8 based on the integrated value of the adder 40 ( This is an area calculation device as area calculation means for sequentially calculating the area of (circle). The area calculation device 9 calculates the area with the area of the figure drawn leftward as positive and the area of the figure drawn rightward as negative (see FIG. 10). In FIG. 10, when figures are drawn in the order of the numbers, the signs of the areas are different from each other.

【0082】次に、このように構成された実施の形態5
に係る位相変調信号装置の動作について図9を参照して
説明する。ここで、図9に示す装置は、その基本動作に
ついては実施の形態4で説明した装置の動作と同様なの
でその詳細は説明は省略するが、実施の形態4で説明し
た装置の動作と異なる点は、面積計算装置9の部分の動
作なので、この部分に関連する動作について説明する。
Next, the fifth embodiment configured as described above
The operation of the phase modulation signal device according to the above will be described with reference to FIG. Here, the device shown in FIG. 9 has the same basic operation as the operation of the device described in the fourth embodiment, and thus the detailed description is omitted, but the operation is different from the operation of the device described in the fourth embodiment. Is the operation of the part of the area calculation device 9, and the operation related to this part will be described.

【0083】面積計算装置9は、加算器41の蓄積結果
を示す軌跡(座標点)から、左向きに描かれる図形の面
積を正とし、右向きに描かれる図形の面積を負として、
その図形の面積を逐次計算し、表示器8は計算された面
積の値を出力表示する。
The area calculating device 9 sets the area of the figure drawn leftward to be positive and the area of the figure drawn rightward to negative from the locus (coordinate point) indicating the accumulation result of the adder 41.
The area of the figure is sequentially calculated, and the display 8 outputs and displays the value of the calculated area.

【0084】始めに、位相変調していない単純な信号が
入力信号の場合を考える。実施の形態4で説明したよう
に、この場合の複素平面上の図形は円になり、それは一
定方向に描き続ける形状となる。従って、面積計算装置
8の出力値は、「単調増加又は単調減少」である。
First, consider a case where a simple signal that is not phase-modulated is an input signal. As described in the fourth embodiment, the figure on the complex plane in this case is a circle, which has a shape that is drawn in a certain direction. Therefore, the output value of the area calculation device 8 is “monotonically increasing or monotonically decreasing”.

【0085】一方、位相変調している単純な信号が入力
信号の場合を考える。実施の形態4で説明したように、
この場合の座標平面上の図形は複数の円になり、そして
接し合う円の描画方向は各々反転している。従って、面
積計算装置9の出力は、位相変調している度に、「増加
から減少か、減少から増加」を繰り返す。面積計算装置
9の出力の様子をグラフ化すると図11の様になる。面
積の値の代わり図11のグラフが表示器8に表示される
ようにしてもよい。
On the other hand, consider the case where a simple signal subjected to phase modulation is an input signal. As described in Embodiment 4,
In this case, the figure on the coordinate plane is a plurality of circles, and the drawing directions of the adjacent circles are reversed. Therefore, the output of the area calculation device 9 repeats “from increase to decrease or from decrease to increase” every time phase modulation is performed. FIG. 11 shows a graph of the output state of the area calculator 9. The graph of FIG. 11 may be displayed on the display 8 instead of the area value.

【0086】従って、上記実施の形態5によれば、一般
的な表現方法である複素数を用いて信号値を表現し、表
示器8の複素平面上に描画される図形の形状の変化であ
る円の面積の変化が面積計算装置8により数値として算
出され、その変化(数値)が表示器8に出力表示される
ので、オペレータが表示器8に出力表示される形状を見
誤って判定することがなく、入力信号が位相変調してい
るか否かが一目瞭然になり、位相変調の有無の判定効率
が高まる。
Therefore, according to the fifth embodiment, a signal value is expressed by using a complex number which is a general expression method, and a circle which is a change in shape of a figure drawn on a complex plane of the display 8 is displayed. Is calculated as a numerical value by the area calculating device 8 and the change (numerical value) is output and displayed on the display 8, so that the operator may erroneously determine the shape output and displayed on the display 8. Thus, it becomes clear at a glance whether or not the input signal is phase-modulated, and the efficiency of determining the presence or absence of phase modulation is increased.

【0087】尚、前述したように、図2に示す装置の出
力信号が表示器8に出力されるようにしても同様な出力
表示形態及び効果が得られることはいうまでもない。
As described above, it is needless to say that the same output display form and effect can be obtained even when the output signal of the device shown in FIG.

【0088】また、図12に示すように、実施の形態5
においても実施の形態2と同様に、入力信号にかかって
いる振幅変調をA/D変換する前に除去する振幅正規化
装置5を設け、不要な振幅変調を取り除き、位相変調の
有無の判定効率を高めるようにしてもよい。
Further, as shown in FIG.
In the same manner as in the second embodiment, an amplitude normalizing device 5 for removing amplitude modulation applied to an input signal before A / D conversion is provided, unnecessary amplitude modulation is removed, and the efficiency of determining the presence or absence of phase modulation is provided. May be increased.

【0089】実施の形態6.入力信号をs(t)と複素
数で表現する場合、−s(t)が位相変調している信号
であっても、位相変調していない信号であっても、いず
れも場合も、一般に{s(t)}2はs(t)の2倍の
周波数を持つ位相変調していない信号となる。
Embodiment 6 FIG. When an input signal is represented by s (t) and a complex number, {s (t) is generally Δs regardless of whether the signal is phase-modulated or non-phase-modulated. (T)} 2 is a non-phase modulated signal having a frequency twice as high as s (t).

【0090】これは、位相変調とは複素数表現された本
来の信号に、数式上「−1」を掛ける処理なので、2乗
することにより「−1」の成分が消えて本来の位相変調
していない信号になるためである。
This is a process of multiplying an original signal represented by a complex number by "-1" in the equation, so that the component of "-1" disappears by squaring to perform the original phase modulation. This is because there is no signal.

【0091】実施の形態5で説明した面積S(t)の値
は、信号の周波数に比例して増大するため、位相変調し
ていない信号の場合s(t)と{s(t)}2に対応す
る面積の値(各々、S1(t),S2(t)とする)
は、 S1(t)/S2(t)=2 となる。
Since the value of the area S (t) described in the fifth embodiment increases in proportion to the frequency of the signal, s (t) and {s (t)} 2 for a signal that is not phase-modulated. (S1 (t) and S2 (t), respectively)
Is S1 (t) / S2 (t) = 2.

【0092】これは、次の理由による。{s(t)}2
に対応する円の半径は、複素平面上では(信号周波数が
2倍になるため)s(t)に対応する円の半径の1/2
倍になる。従って、{s(t)}2について1周する円
が描く面積は、s(t)について1周する円が描く面積
の1/4になるが、s(t)が1周して円を描く間に
{s(t)}2は円を2周描くので、{s(t)}2に
よる面積の総計は、 1/4+1/4=1/2 より、s(t)による面積の1/2となり、結局、面積
比は、 S1(t)/S2(t)=1/(1/2)=2 となる。
This is for the following reason. {S (t)} 2
Is 1 / of the radius of the circle corresponding to s (t) on the complex plane (since the signal frequency is doubled).
Double. Therefore, the area drawn by a circle making a circuit about {s (t)} 2 is 1 / of the area drawn by a circle making a circuit about s (t). Since {s (t)} 2 draws a circle twice while drawing, the total area of {s (t)} 2 is 1/4 + / = 1/2, so that the area of s (t) is 1 / 2, and the area ratio is S1 (t) / S2 (t) = 1 / (1/2) = 2.

【0093】一方、入力信号が位相変調している信号の
場合、S2(t)は位相変調していない信号と同様の値
を取るが、S1(t)についての面積値を示すグラフの
形状は、図11に示した「面積値が単調増加するグラ
フ」のようになり、上述した入力信号が位相変調してい
ない信号の場合に比べて面積値は小さい。従って、面積
比は、 S1(t)/S2(t)=X(Xは2以上の値) となる。
On the other hand, if the input signal is a signal that is phase-modulated, S2 (t) takes the same value as a signal that is not phase-modulated, but the shape of the graph showing the area value for S1 (t) is 11 shows a "graph in which the area value monotonically increases", and the area value is smaller than that in the case where the input signal is a signal that is not phase-modulated. Accordingly, the area ratio is S1 (t) / S2 (t) = X (X is 2 or more).

【0094】従って、S1(t)/S2(t)を計算し
た後、その比を比べ2であるか、又は2以上の値である
か否かで位相変調の有無が判定できる。
Therefore, after calculating S1 (t) / S2 (t), it is possible to determine the presence or absence of phase modulation by comparing the ratio and determining whether the ratio is 2 or more.

【0095】図13は実施の形態6に係る位相変調信号
検出装置の構成図であり、実施の形態6でも説明の容易
のため、実施の形態4、5と同様に実施の形態1〜3と
は異なった位相変調信号検出装置の基本構成を示す。従
って、位相変調信号検出装置の基本構成(A/D変換器
2〜加算器41、A/D変換器2〜加算器42(二乗器
を除く))は、後述するように図2に示した装置として
もよい。
FIG. 13 is a block diagram of a phase modulation signal detecting apparatus according to the sixth embodiment. For simplicity of explanation, the sixth embodiment is similar to the first to third embodiments in the same manner as the fourth to fifth embodiments. Shows the basic configuration of a different phase modulation signal detection device. Accordingly, the basic configuration of the phase modulation signal detection device (A / D converter 2 to adder 41, A / D converter 2 to adder 42 (excluding the squarer)) is shown in FIG. 2 as described later. It may be a device.

【0096】図13中、実施の形態6に係る新たな構成
として、10は入力信号(複素数表現)を2乗して位相
変調成分を取り除く二乗器であり、11は面積計算装置
91、92の2系統の出力結果を比較して入力信号が位
相変調しているか否かを判定する位相変調判定手段とし
ての面積比判定装置である。
In FIG. 13, as a new configuration according to the sixth embodiment, reference numeral 10 denotes a squarer which removes a phase modulation component by squaring an input signal (represented by a complex number). An area ratio judging device as phase modulation judging means for judging whether an input signal is phase-modulated by comparing output results of two systems.

【0097】次に、このように構成された実施の形態6
に係る位相変調信号装置の動作について図13を参照し
て説明する。ここで、図13に示す装置は、その基本動
作については実施の形態5で説明した装置の動作と同様
なのでその詳細は説明は省略するが、実施の形態5で説
明した装置の動作と異なる点は、二乗器10及び面積比
判定装置11の動作なので、この部分に関連する動作に
ついて説明する。
Next, the sixth embodiment configured as described above will be described.
Will be described with reference to FIG. Here, the device shown in FIG. 13 has the same basic operation as the operation of the device described in the fifth embodiment, and thus the detailed description is omitted, but the operation is different from the operation of the device described in the fifth embodiment. Is the operation of the squarer 10 and the area ratio determination device 11, and the operation related to this portion will be described.

【0098】A/D変換器2でA/D変換された入力信
号は2系統に分岐され、加算器41、二乗器10にそれ
ぞれ入力される。二乗器10に入力された信号は上述し
たような二乗処理がされた上で加算器42に入力され
る。
The input signal A / D converted by the A / D converter 2 is branched into two systems and input to the adder 41 and the squarer 10, respectively. The signal input to the squarer 10 is input to the adder 42 after the square processing as described above.

【0099】加算器41、42ではそれぞれ実施の形態
5と同様な信号値の積算(軌跡上の座標点の逐次の算
出)が行われ、それら積算値はそれぞれ面積計算装置9
1、92に入力され、面積計算装置91、92ではそれ
ぞれ実施の形態5と同様な面積の算出が行われ面積は面
積比判定装置11に出力される。
In the adders 41 and 42, the integration of the signal values (sequential calculation of the coordinate points on the trajectory) is performed in the same manner as in the fifth embodiment.
1 and 92, and the area calculators 91 and 92 calculate the area in the same manner as in the fifth embodiment, and output the area to the area ratio determination device 11.

【0100】そして、面積比判定装置11は、両面積を
比較し、上述した説明に基づいてS1(t)/S2
(t)を計算した後、その面積比を比べその値が「2」
であるか、又はそれ以上の値であるか否かで位相変調の
有無を判定する。その判定結果は面積比判定装置11が
例えば表示器8に出力表示するようにしてもよい。
Then, the area ratio determination device 11 compares the two areas and determines S1 (t) / S2 based on the above description.
After calculating (t), the area ratio is compared and the value is “2”.
, Or whether the value is greater than or equal to the value. The determination result may be output and displayed on the display 8 by the area ratio determination device 11, for example.

【0101】従って、上記実施の形態6によれば、一般
的な表現方法である複素数を用いて信号値を表現し、複
素平面上に描画される図形の形状である円の面積が面積
計算装置91、92より数値として算出され、両者の比
較により入力信号が位相変調しているか否かが判定され
るので、オペレータが表示器8に出力表示される形状を
見誤って判定することがなく、位相変調の有無の判定効
率が高まる。
Therefore, according to the sixth embodiment, a signal value is expressed using a complex number, which is a general expression method, and the area of a circle which is the shape of a figure drawn on a complex plane is calculated by an area calculating apparatus. It is calculated as a numerical value from 91 and 92, and it is determined whether or not the input signal is phase-modulated by comparing the two, so that the operator does not erroneously determine the shape displayed and displayed on the display 8, The efficiency of determining the presence or absence of phase modulation increases.

【0102】実施の形態7.実施の形態6の装置に実施
の形態2で説明した振幅正規化装置2を新たに付加し、
振幅正規化装置2が、入力信号にかかっている不要な振
幅変調をA/D変換する前に除去しても、入力信号とし
て雑音のみが入力された場合に、この新たな装置構成で
は、雑音を誤って有効な信号として扱い位相変調の有無
を判定してしまう。
Embodiment 7 FIG. The amplitude normalizing device 2 described in the second embodiment is newly added to the device of the sixth embodiment,
Even if the amplitude normalizing device 2 removes unnecessary amplitude modulation applied to the input signal before performing A / D conversion, if only noise is input as an input signal, the new device configuration will be used to reduce noise. Is erroneously treated as a valid signal and the presence or absence of phase modulation is determined.

【0103】実施の形態3では、振幅値判定装置6を設
けて入力信号のレベルによってこのような誤判定を防ぐ
装置構成を提案したが、実施の形態6では、位相変調の
有無を検出する面積計算装置8を設けたことに着目し、
実施の形態7では、面積計算装置8の出力値の変化から
入力信号が雑音であることを判定する方法を示す。
In the third embodiment, an apparatus configuration for preventing such erroneous determination based on the level of an input signal by providing an amplitude value determination apparatus 6 has been proposed. In the sixth embodiment, an area for detecting the presence or absence of phase modulation is proposed. Focusing on the provision of the calculation device 8,
In the seventh embodiment, a method will be described in which the input signal is determined to be noise from a change in the output value of the area calculation device 8.

【0104】その方法を具体的に説明する。実施の形態
5で前述したように、面積値は、入力信号が位相変調し
ていない単純な信号の場合に、単調増加又は単調減少
し、位相変調している単純な信号の場合に、一定間隔で
増加から減少、減少から増加を繰り返す。
The method will be described specifically. As described in the fifth embodiment, the area value is monotonically increased or decreased when the input signal is a simple signal that is not phase-modulated, and is fixed at a fixed interval when the input signal is a simple signal that is phase-modulated. Repeat from increase to decrease and decrease to increase.

【0105】従って、面積値は、雑音のみが入力信号の
場合、定期的でない不規則に増加から減少、減少から増
加を繰り返す。この面積値の変化を検出すれば入力信号
が雑音であることが容易に判定できる。
Therefore, when only the noise is the input signal, the area value is irregularly and irregularly repeated from decrease to increase and decrease to increase. If this change in the area value is detected, it can be easily determined that the input signal is noise.

【0106】図14は実施の形態7に係る位相変調信号
検出装置の構成図であり、実施の形態7では説明の容易
のため、実施の形態4〜6と同様に、実施の形態1〜3
とは異なった位相変調信号検出装置の基本構成を示す。
従って、位相変調信号検出装置の基本構成(A/D変換
器2〜加算器40)は、後述するように図2に示した装
置としてもよい。尚、面積計算装置91、92が第1、
第2の面積計算手段に相当する。
FIG. 14 is a block diagram of a phase modulation signal detecting device according to the seventh embodiment. In the seventh embodiment, the first to third embodiments are similar to the fourth to sixth embodiments for ease of explanation.
3 shows a basic configuration of a phase modulation signal detection device different from that of FIG.
Therefore, the basic configuration (A / D converter 2 to adder 40) of the phase modulation signal detection device may be the device shown in FIG. 2 as described later. In addition, the area calculation devices 91 and 92 are the first,
It corresponds to a second area calculating means.

【0107】図14中、実施の形態7に係る新たな構成
として、12は面積判定装置9の出力に基づいて入力信
号が雑音であるか否かを判定する雑音判定装置である。
In FIG. 14, as a new configuration according to the seventh embodiment, reference numeral 12 denotes a noise determination device that determines whether or not an input signal is noise based on the output of the area determination device 9.

【0108】次に、このように構成された実施の形態2
に係る位相変調信号装置の動作について図14を参照し
て説明する。ここで、図14に示す装置は、その基本動
作については実施の形態6で説明した装置の動作と同様
なのでその詳細は説明は省略するが、実施の形態6で説
明した装置の動作と異なる点は、雑音判定装置12の動
作なので、この部分に関連する動作について説明する。
Next, the second embodiment configured as described above
Will be described with reference to FIG. Here, the device shown in FIG. 14 has the same basic operation as the operation of the device described in the sixth embodiment, and thus the detailed description is omitted, but the operation is different from the operation of the device described in the sixth embodiment. Is the operation of the noise determination device 12, and the operation related to this portion will be described.

【0109】面積計算装置9は複素平面上を移動してい
る軌跡(円)が描く図形の面積を計算し、その出力は雑
音判定装置12に取り込まれる。入力信号が雑音のみの
場合、雑音判定装置12に取り込まれた面積値は、定期
的でない不規則に増加から減少、減少から増加を繰り返
す。
The area calculating device 9 calculates the area of the figure drawn by the locus (circle) moving on the complex plane, and its output is taken into the noise judging device 12. When the input signal is only noise, the area value taken into the noise determination device 12 is irregularly and irregularly repeated from decrease to increase and decrease to increase.

【0110】雑音判定装置12は、面積値の定期的でな
い不規則な増加から減少、減少から増加という変化を検
出した場合は、入力信号が雑音であると判定し位相変調
の有無の判定を行わない。
When the noise determination device 12 detects a change from an irregular increase in the area value to a decrease from an irregular increase, and a change from the decrease to an increase, the noise determination device 12 determines that the input signal is noise and determines the presence or absence of phase modulation. Absent.

【0111】従って、上記実施の形態7によれば、雑音
判定装置12は、面積値の定期的でない不規則な増加か
ら減少、減少から増加という変化を検出する場合は、入
力信号が雑音であると判定して位相変調の有無の判定を
行わないので、位相変調の有無の判定効率を高めること
ができる。
Therefore, according to the seventh embodiment, when the noise determination device 12 detects a change of the area value from irregular increase to decrease, and decrease to increase, the input signal is noise. Is not determined to determine the presence / absence of phase modulation, so that the efficiency of determining the presence / absence of phase modulation can be improved.

【0112】[0112]

【発明の効果】この発明によれば、位相変調の判定時に
多くのデータを用い、入力信号に含まれる雑音の影響を
できるだけ低減して誤判定する可能性をできるだけ排除
すると共に、判定処理を効率的に行うことができる。
According to the present invention, a large amount of data is used at the time of phase modulation determination, the influence of noise included in the input signal is reduced as much as possible, and the possibility of erroneous determination is eliminated as much as possible. Can be done

【図面の簡単な説明】[Brief description of the drawings]

【図1】 実施の形態に係る位相変調信号検出方法の説
明図である。
FIG. 1 is an explanatory diagram of a phase modulation signal detection method according to an embodiment.

【図2】 実施の形態1に係る位相変調信号検出装置の
説明図である。
FIG. 2 is an explanatory diagram of a phase modulation signal detection device according to the first embodiment.

【図3】 実施の形態1に係る位相変調信号検出装置の
説明図である。
FIG. 3 is an explanatory diagram of a phase modulation signal detection device according to the first embodiment.

【図4】 実施の形態2に係る位相変調信号検出装置の
説明図である。
FIG. 4 is an explanatory diagram of a phase modulation signal detection device according to a second embodiment.

【図5】 実施の形態3に係る位相変調信号検出装置の
説明図である。
FIG. 5 is an explanatory diagram of a phase modulation signal detection device according to a third embodiment.

【図6】 実施の形態4に係る位相変調信号検出装置の
説明図である。
FIG. 6 is an explanatory diagram of a phase modulation signal detection device according to a fourth embodiment.

【図7】 実施の形態4に係る位相変調信号検出装置の
説明図である。
FIG. 7 is an explanatory diagram of a phase modulation signal detection device according to a fourth embodiment.

【図8】 実施の形態4に係る位相変調信号検出装置の
説明図である。
FIG. 8 is an explanatory diagram of a phase modulation signal detection device according to a fourth embodiment.

【図9】 実施の形態5に係る位相変調信号検出装置の
説明図である。
FIG. 9 is an explanatory diagram of a phase modulation signal detection device according to a fifth embodiment.

【図10】 実施の形態5に係る位相変調信号検出装置
の説明図である。
FIG. 10 is an explanatory diagram of a phase modulation signal detection device according to a fifth embodiment.

【図11】 実施の形態5に係る位相変調信号検出装置
の説明図である。
FIG. 11 is an explanatory diagram of a phase modulation signal detection device according to a fifth embodiment.

【図12】 実施の形態5に係る位相変調信号検出装置
の説明図である。
FIG. 12 is an explanatory diagram of a phase modulation signal detection device according to a fifth embodiment.

【図13】 実施の形態6に係る位相変調信号検出装置
の説明図である。
FIG. 13 is an explanatory diagram of a phase modulation signal detection device according to a sixth embodiment.

【図14】 実施の形態7に係る位相変調信号検出装置
の説明図である。
FIG. 14 is an explanatory diagram of a phase modulation signal detection device according to a seventh embodiment.

【図15】 従来の位相変調信号検出方法の説明図であ
る。
FIG. 15 is an explanatory diagram of a conventional phase modulation signal detection method.

【図16】 従来の位相変調信号検出方法の説明図であ
る。
FIG. 16 is an explanatory diagram of a conventional phase modulation signal detection method.

【図17】 従来の位相変調信号検出方法の説明図であ
る。
FIG. 17 is an explanatory diagram of a conventional phase modulation signal detection method.

【図18】 従来の位相変調信号検出方法の説明図であ
る。
FIG. 18 is an explanatory diagram of a conventional phase modulation signal detection method.

【符号の説明】[Explanation of symbols]

1 周波数測定装置、2 A/D変換器、3、31〜3
n 遅延素子、4、40、41、42 加算器、5 振
幅正規化装置、6 振幅値判定装置、7 AND回路、
8 表示器、9、91、92 面積計算装置、10 二
乗器、11 面積比判定装置、12 雑音判定装置。
1 frequency measuring device, 2 A / D converter, 3, 31 to 3
n delay element, 4, 40, 41, 42 adder, 5 amplitude normalizing device, 6 amplitude value judging device, 7 AND circuit,
8 display, 9, 91, 92 area calculation device, 10 squarer, 11 area ratio judgment device, 12 noise judgment device.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04L 27/18 - 27/22 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H04L 27/18-27/22

Claims (8)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 入力信号の波長に応じて前記入力信号の
位相を遅延させた信号と前記入力信号とに基づいて前記
入力信号の位相変調の有無を検出する位相変調信号検出
装置において、前記入力信号をそれぞれ予め定められた
位相を遅らせて出力する複数の遅延手段と、前記入力信
号の波長に応じて前記複数の遅延手段の出力の中から出
力を選択し選択された出力と前記入力信号とを加算する
加算手段とを備えたことを特徴とする位相変調信号検出
装置。
1. A phase modulation signal detecting device for detecting the presence or absence of phase modulation of an input signal based on a signal obtained by delaying the phase of the input signal according to the wavelength of the input signal and the input signal. A plurality of delay means for outputting a signal with a delay of a predetermined phase, and an output selected from the outputs of the plurality of delay means according to the wavelength of the input signal, and the selected output and the input signal; A phase modulation signal detecting device, comprising: an adding unit for adding the phase modulation signal.
【請求項2】 入力信号をA/D変換するA/D変換器
をさらに備え、複数の遅延手段は、前記A/D変換器の
サンプリング周期に相当する位相毎に遅延させる位相量
が互いにずれていることを特徴とする請求項1に記載の
位相変調信号検出装置。
2. An A / D converter for A / D-converting an input signal, wherein the plurality of delay units have different amounts of phase to be delayed for each phase corresponding to a sampling period of the A / D converter. The phase modulation signal detection device according to claim 1, wherein:
【請求項3】 基準となる信号振幅の大きさと入力信号
の振幅の大きさとに基づいて加算手段の出力が有効か否
かを判定する出力有効判定手段をさらに備えたことを特
徴とする請求項1又は2に記載の位相変調信号検出装
置。
3. An output validity judging means for judging whether the output of the adding means is valid or not based on the magnitude of the reference signal amplitude and the magnitude of the input signal amplitude. 3. The phase modulation signal detection device according to 1 or 2.
【請求項4】 加算手段の出力が複素平面上に描く軌跡
の面積を前記加算手段の出力に基づいて計算する面積計
算手段をさらに備えたことを特徴とする請求項1乃至3
のいずれかに記載の位相変調信号検出装置。
4. An apparatus according to claim 1, further comprising an area calculating means for calculating an area of a locus drawn by an output of said adding means on a complex plane based on an output of said adding means.
The phase modulation signal detection device according to any one of the above.
【請求項5】 複素平面及び前記複素平面上に加算手段
の出力が描いた軌跡を出力表示する出力表示手段をさら
に備えたことを特徴とする請求項4に記載の位相変調信
号検出装置。
5. The phase-modulated signal detection device according to claim 4, further comprising output display means for outputting and displaying a complex plane and a locus drawn by an output of the addition means on the complex plane.
【請求項6】 出力表示手段は、面積計算手段が計算し
た面積値を出力することを特徴とする請求項4又は5に
記載の位相変調信号検出装置。
6. The phase modulation signal detection device according to claim 4, wherein the output display means outputs an area value calculated by the area calculation means.
【請求項7】 入力信号の信号振幅を正規化する信号振
幅正規化手段をさらに備えたことを特徴とする請求項1
乃至6のいずれかに記載の位相変調信号検出装置。
7. The apparatus according to claim 1, further comprising signal amplitude normalizing means for normalizing the signal amplitude of the input signal.
7. The phase modulation signal detection device according to any one of claims 1 to 6.
【請求項8】 面積計算手段は、入力信号に基づいて面
積を求める第1の面積計算手段と前記入力信号を二乗し
た信号に基づいて面積を求める第2の面積計算手段と
し、前記第1及び第2の面積計算手段の出力に基づいて
前記入力信号の位相変調の有無を判定する位相変調判定
手段をさらに備えたことを特徴とする請求項4又は5に
記載の位相変調信号検出装置。
8. The area calculating means includes a first area calculating means for obtaining an area based on an input signal and a second area calculating means for obtaining an area based on a signal obtained by squaring the input signal. The phase modulation signal detection device according to claim 4, further comprising a phase modulation determination unit configured to determine whether or not phase modulation of the input signal is performed based on an output of the second area calculation unit.
JP28840997A 1997-10-21 1997-10-21 Phase modulation signal detection device Expired - Fee Related JP3360583B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28840997A JP3360583B2 (en) 1997-10-21 1997-10-21 Phase modulation signal detection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28840997A JP3360583B2 (en) 1997-10-21 1997-10-21 Phase modulation signal detection device

Publications (2)

Publication Number Publication Date
JPH11127204A JPH11127204A (en) 1999-05-11
JP3360583B2 true JP3360583B2 (en) 2002-12-24

Family

ID=17729844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28840997A Expired - Fee Related JP3360583B2 (en) 1997-10-21 1997-10-21 Phase modulation signal detection device

Country Status (1)

Country Link
JP (1) JP3360583B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5141538B2 (en) * 2008-12-19 2013-02-13 ヤマハ株式会社 Signal identification apparatus, demodulation apparatus, automatic performance keyboard instrument, signal identification method and program

Also Published As

Publication number Publication date
JPH11127204A (en) 1999-05-11

Similar Documents

Publication Publication Date Title
JP4774543B2 (en) Jitter estimation apparatus and estimation method
JP6392289B2 (en) Scaling fixed-point fast Fourier transforms in radar and sonar applications
CN102116798A (en) Power grid frequency measurement method and device
JP4205070B2 (en) Signal measuring apparatus and signal analyzing apparatus
CN113419222B (en) Method and system for extracting bridge vibration frequency based on radar signals
JPH0783964A (en) Method for estimating amplitude and frequency of sine-wave signal, method for obtaining display of signal characteristic and system for monitoring plurality of analog-signal states in electronic circuit
JP4090989B2 (en) Jitter measuring apparatus and jitter measuring method
JP3360583B2 (en) Phase modulation signal detection device
US6794857B2 (en) Apparatus and method for measuring a phase delay characteristic
CN115494303A (en) EMI receiver signal conversion method, device and storage medium
JP3099327B2 (en) Phase measurement circuit
JP4512835B2 (en) Constellation display method and apparatus
JP3369700B2 (en) Burst wave rise / fall characteristics evaluation device
JP2011047769A (en) Target detector
JP3605229B2 (en) Digital phase modulation method display method
US11255948B1 (en) Determining frequency spectra and polarity of frequency for imbalanced quadrature signals including for Doppler system target speed and direction
JP2006071465A (en) Signal mixing device, method, program, record medium and spectrum analyzer
JPH05249161A (en) Jitter measuring device
JP2556369B2 (en) Overshoot position detection method for analog waveforms
CN114879156A (en) Multi-target resolution method and device in radio frequency detection main beam and electronic equipment
JP3113788B2 (en) Signal analysis apparatus and signal analysis method
JP3418497B2 (en) Component recognition method
JP3036985B2 (en) Spectrum calculation device
JPH05273331A (en) Target detecting device
CN114631848A (en) Method, device and equipment for detecting tissue uniformity and storage medium

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees