JP3356489B2 - バースト信号サンプリング装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、入力信号の中からバー
スト信号を検出しその検出したバースト信号をサンプリ
ングするバースト信号サンプリング装置に関する。

【０００２】

【従来の技術】従来より種々の物理量の計測を行う際
に、例えば高周波の繰り返し波形が所定の短時間だけ持
続するような、いわゆるバースト信号を得、そのバース
ト信号を処理することにより物理量の計測が行われる場
合がある。ここではそのような場合の一例として、流体
の速度を測定する速度計について説明する。

【０００３】流体の速度を測定する速度計として、レー
ザ光を一旦２分割した後に１つのスポットに重ね合わせ
ることによってそのスポット内に干渉縞を生じさせ、流
体中の粒子がこの干渉縞を横切る際に生じる散乱光を検
出することにより流体の速度を測定する速度計が知られ
ており、粒子が干渉縞を横切る速度だけでなくその横切
る方向も検出するために、２分割したレーザ光の周波数
を互いにシフトした後重ね合せるヘテロダイン干渉計を
備えた速度計も知られている。

【０００４】図６は、ヘテロダイン干渉計を備えた速度
計の一例を表わした概略構成図である。レーザ光源１か
ら射出されたレーザ光２は、ビームスプリッタ３により
透過レーザ光４と反射レーザ光５とに２分割される。こ
の透過レーザ光４は音響光学変調器６に入射し、この音
響光学変調器６により０次のレーザ光７と１次のレーザ
光８とに分けられてこの音響光学変調器６から射出され
る。このうち０次のレーザ光はシャッタ９で遮られる
が、１次のレーザ光８は光ファイバ１０の入光部１１に
入射し、ファイバ入光用レンズ１２により集光されて光
ファイバ１０にその一端面１０ａから入射される。この
光ファイバ１０内に入射したレーザ光８はこの光ファイ
バ１０内を伝送し、この光ファイバ１０の他端面１０ｂ
から射出される。この他端面１０ｂから射出されたレー
ザ光８は、コリメートレンズ１２によりコリメートさ
れ、さらに対物レンズ１３によりスポットＯに集光され
る。

【０００５】一方ビームスプリッタ３で反射されたレー
ザ光５は、ミラー１４で反射された後ファイバ入光用レ
ンズ１５により集光されて光ファイバ１６の一端面１６
ａからこの光ファイバ１６に入射されこの光ファイバ１
６内を伝送してその他端面１６ｂから射出される。この
他端面１６ｂから射出されたレーザ光５は、コリメート
レンズ１７によりコリメートされ、対物レンズ１３によ
り集光されてレーザ光８と同様にスポットＯに集光す
る。

【０００６】図７は、図６に示したスポットＯを拡大し
て表わした図である。このスポットＯには互いに異なる
方向から２本のレーザ光５，８が照射されるため、この
スポットＯ上でこの２本のレーザ光５，８が干渉し、図
７に示すような干渉縞が形成される。但し、レーザ光８
は音響光学変調器６で周波数がシフトされた１次のレー
ザ光であり、一方レーザ光５は周波数がシフトされてい
ない０次のレーザ光であるため互いにその周波数が異な
る。従って図７に示すような干渉縞は瞬間的な状態を表
わしたものであって、実際にはこのような干渉縞が横に
流れた状態となり、このままでは干渉縞を視認すること
はできない。

【０００７】ここで図６に示すように、スポットＯに集
光された２本の光ビーム５，８の光束間の成す角の１／
２をθとしたとき、互いに隣接する干渉縞の間隔δ_p
（図７参照）は、レーザ光の波長をλとして、 δ_p ＝λ／（２・ｓｉｎθ） ……（１） と表わされる。

【０００８】ここで粒子ｐがスポットＯ内を干渉縞を横
切る方向に速度ｖで通過する場合を考える。この粒子ｐ
で散乱された光は、図６に示す対物レンズ１３を通りさ
らに集光レンズ１８を通って光検出器１９に入射し、こ
の散乱光が電気信号として検出される。このとき、音響
光学変調器６の駆動周波数をｆ_A とすると２本のレーザ
光５，８は互いにｆ_A だけ異なった光周波数となり、こ
のためこの干渉縞はこの周波数ｆ_A に対応した速度δ_p
×ｆ_A で流れることとなり、光検出器１９では ｆ＝ｆ_A ＋２・ｖ・ｓｉｎθ／λ ……（２） の周波数の信号が得られることになる。ここで（２）式
の粒子ｐの速度ｖは、粒子ｐが干渉縞の右から左に横切
るか左から右に横切るかにより正又は負の値をとるた
め、光検出器１９で得られた信号の周波数ｆがｆ＜ｆ_A
であるかもしくはｆ＞ｆ_A であるかに応じて粒子ｐがス
ポットＯ内をいずれの方向に横切ったかを知ることがで
き、また ｜ｆ−ｆ_A ｜＝｜２・ｖ・ｓｉｎθ／λ｜ ……（３） により粒子ｐの速さ｜ｖ｜を知ることができる。

【０００９】音響光学変調器６の駆動周波数ｆ_A を例え
ば８０ＭＨｚとしたとき、光検出器１９で得られる信号
の周波数ｆは、例えば、 ｆ＝８０ＭＨｚ±数ＭＨｚ ……（４） 程度となる。上記のような原理に基づいたヘテロダイン
干渉計を備えたレーザドップラ速度計を用いることによ
り流体中の粒子の速度が測定される。

【００１０】図８は、図６に示す光検出器１９で得られ
た信号（ａ）、およびその信号から得られた信号（ｂ）
〜（ｄ）の模式図である。光検出器１９の受信信号は、
図８（ａ）に示すように、図７に示すスポットＯ内を粒
子Ｐが通過する際の、（２）式の周波数ｆに対応した周
波数で正弦的に繰り返すバースト波に、スポットＯ内に
粒子Ｐが存在することによる、図８（ａ）に一点鎖線で
示すような全体としての入射光量の変化を表わすペデス
タル成分が重畳された形の信号である。図８（ａ）に示
すような受光信号が入力されると、この信号もしくはハ
イパスフィルタ２１によってペデスタル成分の除去され
た図８（ｂ）に示されるようなバースト信号が、周波数
ｆの正弦波を検出することのできるサンプリング速度で
サンプリングされてディジタルデータに変換され、この
ディジタルデータに基づいて周波数ｆが求められ、それ
により、（３）式に基づいてスポットＯを通過する粒子
Ｐの速度が求められる。

【００１１】

【発明が解決しようとする課題】上記のようにバースト
信号を解析して目的とする物理量を計測する場合、例え
ば上記の速度計の場合、そのバースト信号がいつ入力さ
れるか不明であるためそのバースト信号を如何にして捉
えるかが問題となる。その１つの手法として、所定のサ
ンプリング時間にわたってずっとサンプリングを行いメ
モリに格納しておき、その後そのメモリに格納されたデ
ィジタルデータを読み出しながらバースト波を見つけて
そのバースト波を解析することが考えられる。ところが
この手法を採用すると、バースト波の存在確率が低い場
合、メモリに格納されたデータはほとんどの部分が無駄
なデータとなってしまう。しかも、例えば上記（４）式
に示すような高周波数の信号を十分な速さでサンプリン
グする必要がある場合はデータ量が極めて多くなりすぎ
てしまい、現実的ではない。また所定のサンプリングと
信号解析を連続的に繰り返し、解析した結果からバース
ト波を見つける手法も考えられるが、解析の所要時間に
比べてバースト波が極めて短い場合は、バースト波がサ
ンプリングされる確率がどんどん低下してしまう。

【００１２】したがってバースト信号が入力されたこと
を捉え、そのバースト信号が入力された時点だけサンプ
リングを行ってディジタルデータを取り込む必要があ
る。バースト信号を捉える手法として、例えば図８
（ａ）に示す信号をハイパスフィルタ（高周波域通過型
フィルタ）に通し、ペデスタル成分が取り除かれた図８
（ｂ）に示すようなバースト信号を生成し、その包絡線
を求め（図８（ｃ））、その包絡線から図８（ｄ）に示
すようなパルス信号を生成し、このパルス信号が生成さ
れたことをもってバースト信号が入力されたことを検知
し、このパルス信号が立ち上がっている間だけバースト
信号をサンプリングすることが考えられる。

【００１３】しかし包絡線を求めるにあたってローパス
フィルタ（低周波域通過型フィルタ）の要素が含まれて
しまい、このため図８（ｃ）に示すように信号が時間τ
だけ遅れてしまい、このようにして生成されたパルス信
号をトリガとしてサンプリングを開始したのではバース
ト信号の初期の部分を取り込むことができないという問
題がある。

【００１４】上述した速度計の場合、１つのバースト波
を構成する周波数ｆの成分の繰り返し数は例えば５〜２
０程度と非常に少く、しかも上記（４）式に示すような
高周波信号であることからバースト信号の持続時間は極
めて短いものとなる。このため前記の遅れ時間τがバー
スト信号の持続時間よりも大きくなり、バースト信号が
無くなってからやっと信号が入力されたことが検知さ
れ、バースト信号の検知出力信号であるパルス信号が生
成される場合もあるが、このような場合は、そのパルス
信号をトリガとしたのではバースト信号を全く取り込む
ことができないこととなってしまう。また図８（ａ）に
一点鎖線で示されるようなバースト信号のペデスタル成
分を抽出してパルス信号を生成することも考えられる
が、この場合も、ペデスタル成分を抽出するための回路
にローパスフィルタの要素が含まれてしまい、包絡線を
検出してパルス信号を生成する場合と同様に、生成され
るパルス信号の遅れが避けられず、このパルス信号をト
リガとしたのではバースト信号を正しく取り込むことは
できない。

【００１５】本発明は、上記事情に鑑み、バースト信号
を含む入力信号を正しく取り込むことのできるバースト
信号サンプリング装置を提供することを目的とする。

【００１６】

【課題を解決するための手段】上記目的を達成する本発
明の第１のバースト信号サンプリング装置は、 （１）バースト信号を含む入力信号の信号変化を捉える
ことにより、バースト信号の存在を表わす、該バースト
信号よりも所定量遅延した検知信号を生成する信号検知
回路 （２）バースト信号を上記所定量遅延させるアナログ遅
延線 （３）上記検知信号が生成された時点における、アナロ
グ遅延線から出力されたバースト信号を所定のサンプリ
ング間隔でサンプリングするサンプリング回路 を備えたことを特徴とする。

【００１７】また上記目的を達成する本発明の第２のバ
ースト信号サンプリング装置は、 （４）バースト信号を含む入力信号を所定のサンプリン
グ間隔でサンプリングするサンプリング回路 （５）入力信号の信号変化を捉えることにより、バース
ト信号の存在を表わす該バースト信号よりも所定量遅延
した検知信号を生成する信号検知回路 （６）サンプリング回路で得られたサンプリング信号を
一旦記憶し、上記検出信号が生成された時点よりも上記
所定量だけ遡った時点に生成されたサンプリング信号を
出力するメモリ回路 を備えたことを特徴とする。

【００１８】さらに、上記目的を達成する本発明の第３
のバースト信号サンプリング装置は、 （７）バースト信号を含む入力信号を二値化することに
より二値化されたバースト信号を表わすパルス列信号を
生成する二値化回路 （８）上記パルス列信号の立ち上がりエッジおよび立ち
下がりエッジのうちのいずれか一方のエッジでトリガさ
れる単安定マルチバイブレータ （９）上記パルス列信号を遅延させることにより遅延パ
ルス列信号を生成する遅延回路 （１０）上記パルス列信号、上記単安定マルチバイブレ
ータの出力信号、および上記遅延パルス列信号に基づい
て、バースト信号の存在を表わす検知信号を生成する検
知信号生成回路 （１１）上記検知信号が生成された時点におけるバース
ト信号を所定のサンプリング間隔でサンプリングするサ
ンプリング回路 を備えたことを特徴とする。

【００１９】ここで、上記第３のバースト信号サンプリ
ング装置において、上記（８）の単安定マルチバイブレ
ータが、上記（７）の二値化回路で生成されたパルス列
信号の立ち上がりエッジおよび立ち下がりエッジのう
ち、そのパルス列信号の開始側の第１のエッジ（例えば
立ち上がりエッジ）とは異なる第２のエッジ（例えば立
ち下がりエッジ）でトリガされるものであることが好ま
しい。

【００２０】また、上記第３のバースト信号サンプリン
グ装置において、上記（８）の単安定マルチバイブレー
タが、リトリガブル単安定マルチバイブレータである場
合にはより好ましい構成となる。尚、上記（８）の単安
定マルチバイブレータや上記（９）の遅延回路を複数供
え、それらの各出力を同時に若しくは順次に合成して最
終的に検知信号を生成してもよいことはもちろんであ
り、その場合も本発明に包含される。

【００２１】また、上記第１、第２および第３のバース
ト信号サンプリング装置のうちの２つもしくは３つを組
み合わせてもよいことももちろんである。

【００２２】

【作用】本発明の第１のバースト信号サンプリング装置
は、バースト信号が入力されたことを示す検知信号の生
成にあたってはバースト信号よりも遅延することを許容
し、その遅延量と対応した遅延量だけバースト信号を遅
延させる遅延線を備えたため、この遅延線から出力され
たバースト信号は検知信号と同期し、したがってその検
知信号をトリガとしてバースト信号を正しくサンプリン
グすることができる。

【００２３】また本発明の第２のバースト信号サンプリ
ング装置は、サンプリング回路ではバースト波が入力さ
れたか否かを問わずに入力信号を常にサンプリングし、
信号検知回路では、遅延した検知信号を生成するもので
あるが、サンプリングされた信号をメモリ回路に一旦記
憶し検知信号が生成された時点でその検知信号の遅延量
に対応する分だけ遡った時点に生成されたサンプリング
信号をそのメモリ回路から読み出す構成としたため、バ
ースト信号の発生頻度にもよるが、その頻度が低い場合
は、例えばバースト信号１個分のサンプリング信号を記
憶するだけのメモリ容量を有するメモリを備え、そのメ
モリのアドレスを循環的に更新しサンプリング信号を順
次上書きしながら記憶する構成とすることもできる。こ
のように本発明の第２のバースト信号サンプリング装置
は、小さいメモリ容量のメモリ回路を備えるだけで済
み、しかもバースト信号のみを正確に取り込むことがで
きる。

【００２４】さらに本発明の第３のバースト信号サンプ
リング装置は、上記（７）の二値化回路により、バース
ト信号を含む入力信号が二値化されたパルス列信号を生
成し、このパルス列信号に基づき、上記（８）の単安定
マルチバイブレータ、および上記（９）の遅延回路でそ
れぞれ各所定の信号を生成し、それら各所定の信号と上
記パルス列信号を上記（１０）の検知信号生成回路に入
力して検知信号を生成するものであり、これにより生成
される検知信号はローパスフィルタの要素なしに生成さ
れるものであるため、バースト信号の入力から許容以上
に遅れることのない検知信号が生成され、したがってこ
の検知信号をトリガとしてバースト信号のサンプリング
を開始することができる。

【００２５】ここで、上記第３のバースト信号サンプリ
ング装置における検知信号は、単安定マルチバイブレー
タの出力信号にも基づいているため検知信号の終端がバ
ースト信号の終端よりも多少遅れることになるが、その
遅れは通常許容範囲内に押さえることができる。また少
しでもその後れを小さくしたい場合、上記（７）の二値
化回路で生成されたパルス列信号の立ち上がりエッジお
よび立ち下がりエッジのうち、該パルス列信号の開始側
の第１のエッジ（例えば立ち上がりエッジ）とは異なる
第２のエッジ（例えば立ち下がりエッジ）でトリガされ
る単安定マルチバイブレータを備えることにより、バー
スト信号を構成する繰り返し波形の周波数が変動する場
合であってもその遅れを小さくすることができる。

【００２６】また、この単安定マルチバイブレータとし
てリトリガブル単安定マルチバイブレータを備えた場合
は、バースト信号を構成する繰り返し波形の周波数がか
なり大幅に変更することが許容される。単安定マルチバ
イブレータとしていずれのタイプを使用した場合も、上
記のバースト信号の終端からの遅れ時間はほぼ一定値と
なるから、サンプリング周波数が決まれば上記の遅れ時
間に対応した不要なサンプリングデータ数も確定するこ
とになる。従ってメモリーに記憶されたデータを読出す
ときに上記の不要なサンプリングデータを使用しないよ
うな構成とすることにより、バースト信号だけが正しく
取り込まれることになる。

【００２７】

【実施例】以下、本発明の実施例について説明する。図
１は、本発明の第１のバースト信号サンプリング装置の
一実施例を示す回路ブロック図である。例えば、図８
（ａ）に示すようなバースト信号が時折混入し、そのほ
かの時刻ではほとんど雑音成分のみの入力信号がハイパ
スフィルタ２１に入力される。このハイパスフィルタ２
１では、図８（ａ）に示すようなペデスタル成分を含む
バースト信号からそのペデスタル成分が取り除かれ、図
８（ｂ）に示すような、低周波域成分がカットされたバ
ースト信号が生成され、整流回路２２とアナログ遅延回
路２３に入力される。

【００２８】整流回路２２では、図８（ｂ）に示すよう
なバースト信号が整流され、その後ローパスフィルタ２
４を経由することにより図８（ｃ）に示すような包絡線
信号が得られる。この包絡線信号がコンパレータ２５に
入力され、所定のしきい値と比較され、図８（ｄ）に示
すようなパルス信号に波形整形される。このコンパレー
タ２５から出力されるパルス信号は、図８（ｄ）に示す
ようにハイパスフィルタ２１から出力されたバースト信
号（図８（ｂ））の包絡線と比べ所定の遅延量τだけ遅
れた信号である。このパルス信号はサンプリング回路２
６に入力される。

【００２９】ハイパスフィルタ２１から出力されたバー
スト信号は、上述したように、整流回路２２のほかアナ
ログ遅延回路２３にも入力され、遅延量τだけ遅延され
た後サンプリング回路２６に入力される。ここで、この
装置に入力されるバースト信号を構成する繰り返し波形
の周波数がかなり大幅に変化する場合は、ローパスフィ
ルタ２４のカットオフ周波数を切り換える必要があり、
カットオフ周波数を切り換えると遅延量τも変化するこ
ととなる。そこでこの装置には、ローパスフィルタ２４
のカットオフ周波数の切り換えと、その切り換えに伴っ
て変化する遅延量τが丁度補償されるように、アナログ
遅延回路２３におけるバースト信号の遅延量τの切り換
えを行うフィルタ及び遅延時間設定回路２７が備えられ
ている。

【００３０】サンプリング回路２６には、アナログ遅延
回路２３を経由したバースト信号（図８（ｂ））とコン
パレータ２５で生成されたパルス信号（図８（ｄ））と
が互いに同期して入力されそのパルス信号が立ち上がっ
ている間、所定のサンプリング間隔でバースト信号がサ
ンプリングされてディジタル信号に変換され、一旦メモ
リ２８に格納される。その後メモリ２８からディジタル
信号が読出されて図示しない信号解析部に入力され、そ
の信号解析部でそのバースト信号を表わすディジタル信
号に基づいて、例えば前述した速度計の場合における流
速等、所定の物理量が求められる。

【００３１】このように、本実施例は、アナログ信号
（バースト信号）を遅延させるアナログ遅延回路２３を
備え、バースト信号を遅延させることによりコンパレー
タ２５で生成されるパルス信号の遅れを補償するように
構成したものであり、これにより、バースト信号がその
先頭から正しく取込まれ、正確な信号解析が可能とな
る。

【００３２】図２は、本発明の第２のバースト信号サン
プリング装置の一実施例の構成を示す回路ブロック図で
ある。図１に示す回路ブロックと対応する回路ブロック
には図１に付した番号と同一の番号を付して示し、重複
説明は省略する。ハイパスフィルタ２１から出力された
図８（ｂ）に示すバースト信号は、整流回路２２ととも
にサンプリング回路２６にも入力される。サンプリング
回路２６では、バースト波の存在の有無に拘らず、ハイ
パスフィルタ２１を経由した入力信号を所定のサンプリ
ング間隔で常にサンプリングし続け、それにより生成さ
れたディジタル信号をメモリ２８＿１，２８＿２，…，
２８＿ｎに伝送する。この装置には、メモリ２８＿１，
２８＿２，…，２８＿ｎの各記憶領域のアドレスを生成
するアドレス生成回路２９が備えられており、このアド
レス生成回路２９では、メモリ２８＿１，２８＿２，
…，２８＿ｎのうちの１つ、ここでは例えばメモリ２８
＿１の記憶領域の開始アドレスから順次インクリメント
され終端のアドレスに達すると再度開始アドレスに戻る
ように、メモリ２８＿１の記憶領域のアドレスが循環的
に生成される。サンプリング回路２６から出力されたデ
ィジタル信号は、その順次生成されるアドレスに、アド
レスが一巡する毎に上書きされて格納される。従って図
８（ｂ）に示されるようなバースト信号が入力される
と、バースト信号の有無を表わすパルス信号（図８
（ｄ））の有無と全く無関係に、サンプリング回路２６
において一定間隔で連続的にサンプリングされ、ディジ
タル信号に変換されるとともに、その時点で生成されて
いるアドレスＡ_i に対応するメモリ２８＿１の記憶領域
にすぐに格納される。

【００３３】さらに遅延量τに相当する時間が過ぎる
と、バースト信号が入力されたことを示すパルス信号
（図８（ｄ））がコンパレータ２５からアドレス生成回
路２９に入力されるが、その間も記憶領域を示すアドレ
スはどんどんインクリメントされ、サンプリングされた
ディジタル信号はアドレスＡ_i 以後の記憶領域に順次上
書きされて格納され続ける。

【００３４】一方図８（ｄ）で示されるパルス信号の遅
延量τは前記の第１のバースト信号サンプリング装置の
実施例で示されたように、ローパスフィルタ２４のカッ
トオフ周波数が決まれば一義的に確定するものであり、
また、サンプリング回路２６で実行されるサンプリング
もそのサンプリング間隔は一義的に確定しているから、
上記遅延時間τの間にメモリ２８＿１に記憶されるデー
タ量Ｎはローパスフィルタ２４のカットオフ周波数とサ
ンプリング回路２６のサンプリング間隔とで常に確定す
ることになる。

【００３５】従ってバースト信号が入力されたことを示
すパルス信号（図８（ｄ））がアドレス生成回路２９に
入力された時点におけるアドレスをＡ_n とすると、バー
スト信号が実際に入力された時点におけるメモリ２８＿
１の記憶領域を示すアドレスＡ_i も、上記アドレスＡ_n
と上記データ数Ｎとから常に確定できることになる。ア
ドレス生成回路２９ではパルス信号（図８（ｄ））が入
力されたあともそのパルス信号の後端の立ち下がりの時
点まで、もしくはそのパルス信号のパルス幅があらかじ
め定められた最大幅よりも長すぎる場合はその最大幅に
相当する時点まで、上記と同様にメモリ２８＿１のアド
レスを循環的に生成し続け、対応する記憶領域に上書き
されて格納される。従ってメモリ２８＿１の終端のアド
レスに達した場合も、再度開始アドレスに戻って上記の
条件を満足する時点まで記憶動作が継続される。

【００３６】尚この場合に、メモリ２８＿１の全記憶領
域の領域数から前記データ数Ｎを除いたデータ領域が不
足して、メモリ２８＿１のアドレスＡ_i を超えた記憶領
域まで上書きされることがないように、パルス信号の最
大幅は特定の上限値で制限される。前記の条件を満足す
ることによってメモリ２８＿１への記憶動作が終了する
と、その後は自動的にメモリ２８＿２のアドレスが上記
と同様にして循環的に生成され、メモリ２８＿２の記憶
領域への書き込みが開始される。従って、今度はサンプ
リング回路２６から出力されたディジタル信号はメモリ
２８＿２に格納される。一方アドレス生成回路２９で
は、メモリ２８＿２の書込みアドレスの生成とともに、
メモリ２８＿１の読出しアドレスが生成されるが、バー
スト信号が実際に入力された時点にサンプリングされた
ディジタル信号は前記の通りアドレスＡ _i で示される記
憶領域に格納されているわけであるから、その読出しア
ドレスとしてはアドレスＡ_i から、パルス信号図８
（ｄ）の終了時点までまたは前記最大幅に相当する時点
までのアドレスが順次生成され、それらのアドレスに格
納された、丁度バースト信号に合致した部分のディジタ
ル信号がメモリ２８＿１から読み出されて図示しない信
号解析部に入力される。

【００３７】以下、同様にしてメモリ２８＿２，…，メ
モリ２８＿ｎ，メモリ２８＿１，…が循環的に使用され
る。メモリ２８＿１，２８＿２，…，２８＿ｎの記憶容
量および何個必要とするかは、バースト信号の発生頻
度、遅延時間τ、サンプリング間隔等に依存し、その発
生頻度が低く、速度変動が小さい場合は１個備えるだけ
でもよい。

【００３８】この実施例では、パルス信号が生成された
時点よりも遅延量τ分だけ遡った信号領域を取込むこと
になるため、前述した実施例と同様、バースト信号がそ
の先頭から取込まれる。尚、上記図１，２において整流
回路２２にＡＭ検波回路を用いても同様である。

【００３９】図３は、本発明の第３のバースト信号サン
プリング装置の一実施例の構成を示す回路ブロック図で
ある。図１もしくは図２に示す回路ブロックと対応する
回路ブロックには、図１もしくは図２に付した番号と同
一の番号を付して示し、重複説明は省略する。ハイパス
フィルタ２１から出力された図８（ｂ）に示すバースト
信号は、直接にコンパレータ２５とサンプリング回路２
６に入力される。コンパレータ２５の出力は直接に、及
びリトリガブルワンショット回路３０を経由して、及び
遅延回路３１を経由してパルス合成回路３２に入力され
る。

【００４０】図４は、図３に示す回路における各部の信
号波形図である。図４に示す（ａ）〜（ｅ）は、それぞ
れ図３に示す（ａ）〜（ｅ）の部分の信号波形に対応し
ている。図４（ａ）はハイパスフィルタ２１の出力信号
波形であり、図８（ｂ）に示す信号を拡大して示したも
のである。

【００４１】図４（ｂ）は、コンパレータ２５の出力信
号波形であり、図４（ａ）に示すバースト信号が所定の
しきい値でスライスされパルス列信号が形成されてい
る。図４（ｃ）は、リトリガブルワンショット回路３０
の出力信号波形であり、パルス列信号（図４（ｂ））の
立ち下がりエッジでトリガされる。図４（ｄ）は、遅延
回路３１の出力信号波形であり、パルス列信号（図４
（ｂ））が若干遅延されている。

【００４２】図４に示すように、バースト信号（ａ）を
直接コンパレータ２５に入力してパルス列信号を生成す
ることにより、このパルス列信号の最初の立ち上がりは
バースト信号の開始と同時となる。リトリガブルワンシ
ョット回路３０では、図４（ｃ）に示すようにパルス列
信号の立ち下がりエッジをトリガとしてワンショット信
号が生成される。このワンショット信号のパルス幅は、
パルス列信号（図４（ｂ））の繰り返し周期の１／２よ
りもやや長く、したがってパルス列信号（図４（ｂ））
とワンショット信号（図４（ｃ））とのオアをとること
により、図４（ｅ）に示すように、バースト信号の開始
とほぼ同時に立ち上がり、バースト信号の終了よりもワ
ンショット信号の１パルス幅分だけ延びて立ち下がるパ
ルス信号とほぼ同等の波形が生成される。ただしパルス
列信号（図４（ｂ））とワンショット信号（図４
（ｃ））のオアでは、パルス信号の立ち下がりとワンシ
ョット信号の立ち上がりとの間に僅かな時間差があり、
このため図４（ｅ）に示すようなきれいなパルス信号が
生成されない恐れがある。そこでここでは遅延回路３１
を備え、パルス列信号を若干遅延させた遅延パルス列信
号（図４（ｄ））を生成し、この遅延パルス列信号（図
４（ｄ））が上述したパルス列信号（図４（ｂ））、ワ
ンショット信号（図４（ｃ））と共にパルス合成回路３
２に入力されパルス合成回路３２ではこれら３つの信号
のオアが演算され、これにより図４（ｅ）に示すような
きれいなパルス信号が生成される。このパルス信号の立
ち上がりはバースト信号の開始とほぼ同時であり、サン
プリング回路２６ではこのパルス信号の立ち上がりを受
けてバースト信号（図４（ａ））のサンプリングが開始
される。パルス信号（図４（ｅ））が立ち下がるとサン
プリングが停止されるが、このパルス信号の立ち下がり
は、上述したようにバースト信号の終了よりもワンショ
ット信号の１パルス部分だけ遅れている。このためメモ
リ２８に若干余計な信号が格納され、その分若干容量の
大きいメモリ２８を備える必要があるが、実際上はほと
んど問題にならない程度の容量増加である。

【００４３】ここで、バースト信号を構成する繰り返し
波形の周波数がほぼ一定している場合は、図４（ｃ）に
示すように、次のトリガの前に必ず立ち下がるようにワ
ンショット信号のパルス幅を定めることができ、したが
ってリトガブルなワンショット回路である必要はない
が、ワンショット信号のパルスが立ち下がらないうちに
次のトリガのタイミングとなることが予想される程度に
バースト信号を構成する繰り返し波形の周波数が変動す
る場合は、リトリガブルなワンショット回路を備える必
要がある。

【００４４】図５は、図３に示すリトリガブルワンショ
ット回路３０をパルス列信号（図４（ｂ））の立ち上が
りエッジではなく、立ち下がりエッジでトリガされるよ
うに構成した理由を説明するための図である。図５
（ａ）は、測定を予定しているバースト信号のうちの、
そのバースト信号を構成する繰り返し信号の周波数が最
も低い場合の、コンパレータ２５で生成されたパルス列
信号の終端の部分を示している。また図５（ｂ）は、図
５（ａ）のパルス列信号の立ち下がりエッジでトリガさ
れるように構成されたリトリガブルワンショット回路で
生成されたワンショット信号、図５（ｃ）は、パルス列
信号の立ち上がりエッジでトリガされるように構成され
たリトリガブルワンショット回路で生成されたワンショ
ット信号を示している。また図に破線で示す矢印はトリ
ガの時点を表わしている。

【００４５】パルス列信号の立ち下がりエッジでトリガ
される場合（図５（ｂ））はワンショット信号はパルス
列信号が立ち下がった状態にある間さえ立上がっていれ
ばよく、したがって入力されるバースト信号を構成する
繰り返し信号の周波数が最も低い場合のパルス列信号の
繰り返し周期に対し、その立ち下がった状態のパルス幅
を越える程度の時間幅を有していればよいことになる
が、パルス列信号の立ち上りエッジでトリガされる場合
（図５（ｃ））は、その繰り返し周期１周期分のパルス
幅を越える時間幅を有している必要がある。したがって
図５（ｃ）の場合は、ワンショットのパルスの立ち下が
りが来る寸前に次のトリガが入力されることになる。

【００４６】ここで、リトリガブルワンショットのパル
ス幅は図５（ｂ）および図５（ｃ）のままで、入力され
たバースト信号の繰り返し周波数が高くなった場合を考
える。図５（ｄ），（ｅ），（ｆ）は、繰り返し周波数
の高いバースト信号が入力された場合の、それぞれ図５
（ａ），（ｂ），（ｃ）に相当する図である。

【００４７】パルス列信号の立ち下がりエッジでトリガ
される場合のワンショット信号（図５（ｅ））の方が、
パルス列信号の立ち上りエッジでトリガされる場合のワ
ンショット信号（図５（ｆ））よりも終端の立ち下がり
までの遅延が少なくて済むことがわかる。このようにパ
ルス列信号の立ち下がりエッジでトリガされるワンショ
ット回路を備えた場合の方が、パルス列信号の立上りエ
ッジでトリガされるワンショット回路を備えた場合と比
べ、よりバースト信号の幅に近いパルス信号を生成する
ことができる。

【００４８】尚、ここではコンパレータ２５で生成され
たパルス列信号（図４（ｂ））と、リトリガブルワンシ
ョット回路３０で生成されたワンショット信号（図４
（ｃ））と、遅延回路３１から出力された遅延パルス列
信号（図４（ｄ））の全てをパルス合成回路３２に入力
してパルス信号（図４（ｅ））を生成する構成とした
が、コンパレータ２５から出力されたパルス列信号と遅
延回路３１から出力された遅延パルス列信号を合成し、
その合成した信号をさらに遅延した後、コンパレータ２
５から出力されたパルス列信号やリトリガブルワンショ
ット回路で生成されたワンショット信号と共にパルス合
成回路３２に入力する等、種々に変形した構成を備えて
もよい。最終的に、パルス列信号と、ワンショット信号
と、遅延パルス列信号に基づいたパルス信号が生成され
ればよい。

【００４９】

【発明の効果】以上説明したように、本発明の第１のバ
ースト信号サンプリング装置は、バースト信号が入力さ
れたことを示す検知信号の生成にあたってはバースト信
号よりも遅延することを許容し、その遅延量に対応した
遅延量だけバースト信号を遅延させる遅延線を備えたも
のであり、また本発明の第２のバースト信号サンプリン
グ装置は、サンプリングされた信号をメモリ回路に一旦
記憶し検知信号が生成された時点でその検知信号の遅延
量に対応する分だけ遡った時点から生成されたサンプリ
ングをそのメモリ回路から読み出す構成を備えたもので
あり、さらに、本発明の第３のバースト信号サンプリン
グ装置は、入力されたバースト信号を含む入力信号を二
値化してパルス列信号を生成し、このパルス列信号に基
づき、単安定マルチバイブレータおよび遅延回路でそれ
ぞれ各所定の信号を生成し、それら各所定の信号および
上記パルス列信号に基づいて検知信号を生成し、この検
知信号をトリガとしてバースト信号のサンプリングを開
始する構成を備えたものであり、いずれのバースト信号
サンプリング装置の場合もバースト信号がほぼその先頭
から正しく取込まれ正確な信号解析が可能となる。

【図面の簡単な説明】

【図１】本発明の第１のバースト信号サンプリング装置
の一実施例を示す回路ブロック図である。

【図２】本発明の第２のバースト信号サンプリング装置
の一実施例の構成を示す回路ブロック図である。

【図３】本発明の第３のバースト信号サンプリング装置
の一実施例の構成を示す回路ブロック図である。

【図４】図３に示す回路における各部の信号波形図であ
る。

【図５】図３に示すワンショット回路を、パルス列信号
の立ち上がりエッジではなく、立ち下がりエッジでトリ
ガされるように構成した理由を説明するための図であ
る。

【図６】ヘテロダイン干渉計を備えた速度計の一例を表
わした概略構成図である。

【図７】図６に示したスポットＯを拡大して表わした図
である。

【図８】図６に示す光検出器で得られた信号、およびそ
の信号から得られた信号の模式図である。

【符号の説明】

２１ ハイパスフィルタ（ＨＰＦ） ２２ 整流回路 ２３ アナログ遅延回路 ２４ ローパスフィルタ（ＬＰＦ） ２５ コンパレータ ２６ サンプリング回路 ２７ フィルタ及び遅延時間設定回路 ２８，２８＿１，２８＿２，…，２８＿ｎ メモリ ２９ アドレス生成回路 ３０ リトリガブルワンショット回路 ３１ 遅延回路 ３２ パルス合成回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉田 信俊 神奈川県横浜市緑区白山１丁目16番１号 株式会社小野測器テクニカルセンター 内 (56)参考文献 特開 昭53−17773（ＪＰ，Ａ) 特開 昭60−47965（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01P 5/00 G01D 3/00

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 バースト信号を含む入力信号の信号変化
   を捉えることにより、バースト信号の存在を表わす、該
   バースト信号よりも所定量遅延した検知信号を生成する
   信号検知回路と、 前記バースト信号を前記所定量遅延させるアナログ遅延
   線と、 前記検知信号が生成された時点における、前記アナログ
   遅延線から出力された前記バースト信号を所定のサンプ
   リング間隔でサンプリングするサンプリング回路とを備
   えたことを特徴とするバースト信号サンプリング装置。
2. 【請求項２】 バースト信号を含む入力信号を所定のサ
   ンプリング間隔でサンプリングするサンプリング回路
   と、 前記入力信号の信号変化を捉えることにより、バースト
   信号の存在を表わす、該バースト信号よりも所定量遅延
   した検知信号を生成する信号検知回路と、 前記サンプリング回路で得られたサンプリング信号を一
   旦記憶し前記検出信号が生成された時点よりも前記所定
   量だけ遡った時点に生成されたサンプリング信号を出力
   するメモリ回路とを備えたことを特徴とするバースト信
   号サンプリング装置。
3. 【請求項３】 バースト信号を含む入力信号を二値化す
   ることにより二値化されたバースト信号を表わすパルス
   列信号を生成する二値化回路と、 前記パルス列信号の立ち上がりエッジおよび立ち下がり
   エッジのうちのいずれか一方のエッジでトリガされる単
   安定マルチバイブレータと、 前記パルス列信号を遅延させることにより遅延パルス列
   信号を生成する遅延回路と、 前記パルス列信号、前記単安定マルチバイブレータの出
   力信号、および前記遅延パルス列信号に基づいて、前記
   バースト信号の存在を表わす検知信号を生成する検知信
   号生成回路と、 前記検知信号が生成された時点における前記バースト信
   号を所定のサンプリング間隔でサンプリングするサンプ
   リング回路とを備えたことを特徴とするバースト信号サ
   ンプリング装置。
4. 【請求項４】 前記単安定マルチバイブレータが、 前記パルス列信号の立ち上がりエッジおよび立ち下がり
   エッジのうち、該パルス列信号の開始側の第１のエッジ
   とは異なる第２のエッジでトリガされるものであること
   を特徴とする請求項３記載のバースト信号サンプリング
   装置。
5. 【請求項５】 前記単安定マルチバイブレータが、リト
   リガブル単安定マルチバイブレータであることを特徴と
   する請求項３又は４記載のバースト信号サンプリング装
   置。