JP3353533B2 - Magnetometer - Google Patents
MagnetometerInfo
- Publication number
- JP3353533B2 JP3353533B2 JP09334595A JP9334595A JP3353533B2 JP 3353533 B2 JP3353533 B2 JP 3353533B2 JP 09334595 A JP09334595 A JP 09334595A JP 9334595 A JP9334595 A JP 9334595A JP 3353533 B2 JP3353533 B2 JP 3353533B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- triangular wave
- magnetometer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measuring Magnetic Variables (AREA)
Description
【0001】[0001]
【産業上の利用分野】この発明は、磁力計、特に高感度
のフラックスゲート型の磁力計に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a magnetometer, and more particularly to a highly sensitive fluxgate magnetometer.
【0002】[0002]
【従来の技術】従来、フラックスゲート型の磁力計は、
図16に示すように、検出部1はコア3に、励振コイル
4と、検出コイル5が巻回され、一方、制御部2の発振
器6で周波数2f0 の信号が発生され、この信号が1/
2分周器7でf0 に分周され、励振器8から励振コイル
4に与えられる。一方、検出コイル5で検出される磁気
信号は、直流カット用のコンデンサ9を経て、バンドパ
スLCRフィルタ10に入力され、2f0 以外の周波数
成分を除去し、さらに交流増幅器11、同期整流器12
及び直流増幅器13を経て出力V0 が導出される。ま
た、同期整流器12のゲート信号は、発振器6から周波
数2f0 の矩形波の信号が加えられている。14は帰還
抵抗である。2. Description of the Related Art Conventionally, fluxgate type magnetometers are:
As shown in FIG. 16, in the detection unit 1, an excitation coil 4 and a detection coil 5 are wound around a core 3, while a signal of a frequency 2f 0 is generated by an oscillator 6 of the control unit 2, and this signal is /
The frequency is divided by the frequency divider 2 to f 0, and is applied from the exciter 8 to the excitation coil 4. On the other hand, a magnetic signal detected by the detection coil 5 is input to a band-pass LCR filter 10 through a DC cut capacitor 9 to remove frequency components other than 2f 0 , and further an AC amplifier 11 and a synchronous rectifier 12
Then, the output V 0 is derived through the DC amplifier 13. The gate signal of the synchronous rectifier 12 is added with a rectangular wave signal having a frequency of 2f 0 from the oscillator 6. 14 is a feedback resistor.
【0003】[0003]
【発明が解決しようとする課題】上記した従来のフラッ
クスゲート型の磁力計では、励振用の発振器から発生す
る矩形波信号を励振電流として使用している。もとも
と、励振電流としては増加と減少の勾配が同じ三角波電
流が理想的であるが、1/2分周することが非常に難し
いし、やむを得ず矩形波を使用していた。また、仮に1
/2分周できたとしても、元信号と1/2分周信号は必
ずしも相似とならない、という問題があった。In the conventional fluxgate magnetometer described above, a rectangular wave signal generated from an excitation oscillator is used as an excitation current. Originally, a triangular wave current having the same gradient of increase and decrease is ideal as the excitation current, but it is very difficult to divide the frequency by 1/2, and a rectangular wave has been used unavoidably. In addition, temporarily
Even if the 周 frequency division can be performed, there is a problem that the original signal and the 分 frequency divided signal are not necessarily similar.
【0004】この発明は、上記問題点に着目してなされ
たものであって、簡単な回路構成でもって、三角波電流
で励振し得る磁力計を提供することを目的としている。The present invention has been made in view of the above problems, and has as its object to provide a magnetometer which can be excited by a triangular wave current with a simple circuit configuration.
【0005】[0005]
【課題を解決するための手段及び作用】この出願の特許
請求の範囲の請求項1に係る磁力計は、コアに励振コイ
ルと検出コイルを巻回してなるフラックスゲートの前記
励振コイルに発振器より励振電流を与え、検出コイルよ
りの出力を同期整流回路で同期整流して出力するものに
おいて、前記発振器より励振電流として三角波電流を発
生するとともに、この三角波励振電流のピーク点を検出
する第1回路と、三角波励振信号のゼロクロス点を検出
する第2回路と、前記第1回路、第2回路の出力でセッ
トされ、リセットされるフリップフロップとを備え、こ
のフリップフロップ回路の出力を同期整流用のゲート信
号として使用するようにしている。According to a first aspect of the present invention, there is provided a magnetometer in which an excitation coil and a detection coil are wound around a core, and the excitation coil of a fluxgate is excited by an oscillator. A first circuit for generating a triangular wave current as an exciting current from the oscillator and detecting a peak point of the triangular wave exciting current, wherein the first circuit detects the peak point of the triangular wave exciting current. A second circuit for detecting a zero crossing point of the triangular wave excitation signal, and a flip-flop that is set and reset by the output of the first circuit and the second circuit. The output of the flip-flop circuit is a gate for synchronous rectification. It is used as a signal.
【0006】この磁力計では、三角波の励振電流が例え
ばピークとなる毎に、これが第1回路で検出され、フリ
ップフロップがセットされる。そして、ピークを通過し
た励振電流が、例えば第2回路でゼロクロスするのを検
出すると、これに応答して、フリップフロップがリセッ
トされ、このフリップフロップが同期整流用のゲート信
号として同期整流回路に加えられる。そのため、簡単な
回路構成で同期整流用ゲート信号を作成できる。In this magnetometer, every time the triangular wave excitation current reaches a peak, for example, this is detected by the first circuit, and the flip-flop is set. When the zero-crossing of the excitation current passing through the peak is detected in the second circuit, for example, the flip-flop is reset in response to this, and this flip-flop is added to the synchronous rectifier circuit as a gate signal for synchronous rectification. Can be Therefore, a gate signal for synchronous rectification can be created with a simple circuit configuration.
【0007】また、請求項2に係る磁力計は、コアに励
振コイルと検出コイルを巻回してなるフラックスゲート
の前記励振コイルに発振器より励振電流を与え、検出コ
イルよりの出力を同期整流回路で同期整流して出力する
ものにおいて、前記発振器より励振電流として三角波電
流を発生するとともに、この三角波電流と同周期の矩形
波信号を発生し、かつ前記三角波電流と矩形波信号を受
けて論理処理して同期整流用ゲート信号を作成する同期
信号作成回路を備え、作成した同期整流用ゲート信号を
同期整流回路に加えている。According to a second aspect of the present invention, there is provided a magnetometer in which an excitation current is applied from an oscillator to the excitation coil of a flux gate formed by winding an excitation coil and a detection coil around a core, and an output from the detection coil is output by a synchronous rectifier circuit. In a synchronous rectification output, a triangular wave current is generated as an exciting current from the oscillator, a rectangular wave signal having the same cycle as the triangular wave current is generated, and the triangular wave current and the rectangular wave signal are received and logically processed. A synchronous signal generating circuit for generating a synchronous rectifying gate signal, and adding the generated synchronous rectifying gate signal to the synchronous rectifying circuit.
【0008】この磁力計では、三角波電流を発生する発
振回路から、三角波電流と同周期の矩形波信号も出力
し、これら三角波電流と矩形波信号を論理処理して、同
期整流用ゲート信号を作成するものであるから、簡単な
回路構成で同期整流用ゲート信号を得ることができる。In this magnetometer, a rectangular wave signal having the same cycle as the triangular wave current is also output from the oscillation circuit that generates the triangular wave current, and the triangular current and the rectangular wave signal are logically processed to generate a gate signal for synchronous rectification. Therefore, a gate signal for synchronous rectification can be obtained with a simple circuit configuration.
【0009】[0009]
【実施例】以下、実施例により、この発明をさらに詳細
に説明する。図1は、この発明の一実施例フラックスゲ
ート型の磁力計の構成を示すブロック図である。この磁
力計は、フラックスゲート(検出部)20と、電子回路
部(制御部)21とから構成されている。なお、実際
は、フラックスゲート20と電子回路部21は、ケーブ
ルで接続されるが、ここではケーブルの図示を省略して
いる。フラックスゲート20は、図2に示す薄膜型フラ
ックスゲートが使用されている。この薄膜フラックスゲ
ートは、基板上に、互いに平行な2個の薄膜コア28,
29に巻回するように形成された励振コイル23、検出
コイル24が配備されている。The present invention will be described in more detail with reference to the following examples. FIG. 1 is a block diagram showing the configuration of a fluxgate magnetometer according to one embodiment of the present invention. This magnetometer includes a flux gate (detection unit) 20 and an electronic circuit unit (control unit) 21. Although the flux gate 20 and the electronic circuit unit 21 are actually connected by a cable, the cable is not shown here. As the flux gate 20, the thin film type flux gate shown in FIG. 2 is used. This thin film flux gate is provided on a substrate with two thin film cores 28, parallel to each other.
An excitation coil 23 and a detection coil 24 formed to be wound around 29 are provided.
【0010】電子回路部21は、三角波信号を励振信号
として出力する発信回路30と、この励振信号を、励振
コイル23に流すための定電流回路31と、検出コイル
24の出力を交流増幅する交流増幅回路32と、差動回
路32より入力される検出信号を同期整流する同期整流
回路33と、同期整流された信号を積分する積分回路3
4と、積分出力を検出コイル24に帰還する帰還回路3
5と、励振電流のピークを検出するピーク検出回路36
と、励振電流のゼロクロスを検出するゼロクロス検出回
路37と、ピーク検出でセットされ、ゼロクロス検出で
リセットされ、その出力を同期整流回路33の同期整流
用のゲート信号として使用するフリップフロップ38と
を備えている。The electronic circuit section 21 includes a transmission circuit 30 for outputting a triangular wave signal as an excitation signal, a constant current circuit 31 for supplying the excitation signal to the excitation coil 23, and an AC for amplifying the output of the detection coil 24. Amplifying circuit 32, synchronous rectifying circuit 33 for synchronously rectifying the detection signal input from differential circuit 32, and integrating circuit 3 for integrating the synchronously rectified signal
4 and a feedback circuit 3 for feeding back the integrated output to the detection coil 24
5 and a peak detection circuit 36 for detecting the peak of the excitation current
A zero-crossing detection circuit 37 for detecting a zero-crossing of the excitation current; and a flip-flop 38 which is set by the peak detection and reset by the zero-crossing detection and uses its output as a gate signal for synchronous rectification of the synchronous rectification circuit 33. ing.
【0011】ピーク検出回路36、すなわち信号勾配の
急激に変化する点を検出する回路は、例えば図3に示す
ように、コンデンサC1 、抵抗R1 からなる微分回路4
1と、コンパレータ42からなるものが使用される。図
3は、+勾配から−勾配に急変する場合の検出である
が、−勾配から+勾配に急変するピーク点の場合には、
コンパレータ42と(−)入力端子に接続される電池の
極性を逆にすればよい。なお、電池は応答を早くするた
めに設けたものであり、コンパレータ42の(−)入力
端子は、原理的にはゼロ電位でよい。また、ゼロクロス
検出回路37は、例えば図4に示すように、ゼロ電位と
検出入力を入力に受けるコンパレータ43を使用すれば
よい。この場合も、+勾配でのゼロクロスであり、−勾
配でのゼロクロス検出は、コンパレータ43の極性を逆
にすればよい。The peak detecting circuit 36, that is, a circuit for detecting a point where the signal gradient changes rapidly, is, for example, a differentiating circuit 4 comprising a capacitor C 1 and a resistor R 1 as shown in FIG.
1 and a comparator 42 are used. FIG. 3 shows the detection in the case where the slope suddenly changes from the + slope to the minus slope.
What is necessary is just to reverse the polarity of the battery connected to the comparator 42 and the (-) input terminal. The battery is provided for quick response, and the (-) input terminal of the comparator 42 may have a zero potential in principle. The zero-crossing detection circuit 37 may use a comparator 43 which receives a zero potential and a detection input as inputs, for example, as shown in FIG. In this case as well, zero crossing is performed at a positive slope, and detection of zero crossing at a negative slope may be performed by reversing the polarity of the comparator 43.
【0012】図5は、フラックスゲートの励振電流の波
形と、出力波形及び同期整流用ゲート信号の関係を示す
波形図である。発振回路30から、三角波の励振電流が
出力されているので、図5においてA−1は、入力磁界
Hi =0、フィールドバック磁界Hf =0のときの励振
波形であり、検出コイル24よりの導出信号は、BH関
数をファンクション(function)として、A面をB面に
写像した形、つまりB−1となる。ここで、コア28の
方を実線、コア29の方を破線で示している。この波形
B−1の出力が、検出コイル24の両コイルで実線と破
線部が打ち消し合う態様で加算され、交流増幅回路32
への入力は0となる。FIG. 5 is a waveform diagram showing the relationship between the waveform of the excitation current of the flux gate, the output waveform, and the gate signal for synchronous rectification. Since an excitation current of a triangular wave is output from the oscillation circuit 30, A-1 in FIG. 5 is an excitation waveform when the input magnetic field H i = 0 and the field-back magnetic field H f = 0. Is a form in which the A surface is mapped to the B surface using the BH function as a function, that is, B-1. Here, the core 28 is indicated by a solid line, and the core 29 is indicated by a broken line. The output of the waveform B-1 is added in such a manner that the solid line and the broken line portion cancel each other in both coils of the detection coil 24, and the AC amplification circuit 32
Is 0.
【0013】一方、フリップフロップ38は、ピーク検
出回路36で正から負の傾斜への変化点が検出される
と、これに応答して、セットされ、次にゼロクロス検出
回路37で負の勾配でゼロクロスが検出されると、フリ
ップフロップ38がリセットされ、フリップフロップ3
8のセット出力は、図5の斜線で示すB−4波形とな
る。このフリップフロップ38の出力が、同期整流用ゲ
ート信号として同期整流回路33に加えられる。しか
し、この同期整流用ゲート信号が同期整流回路33に与
えられても、同期整流回路33への入力は、入力磁界H
i が0の時0なので、出力も導出されない。On the other hand, the flip-flop 38 is set in response to the change point from the positive to the negative slope detected by the peak detection circuit 36, and then set by the zero-cross detection circuit 37 at the negative slope. When a zero cross is detected, the flip-flop 38 is reset and the flip-flop 3
The set output of No. 8 has a B-4 waveform indicated by oblique lines in FIG. The output of the flip-flop 38 is applied to the synchronous rectification circuit 33 as a synchronous rectification gate signal. However, even if the gate signal for synchronous rectification is given to the synchronous rectifier circuit 33, the input to the synchronous rectifier circuit 33 is the input magnetic field H.
Since i is 0 when 0, no output is derived.
【0014】次に、フラックスゲート20に入力磁界H
i が入力されたとする。この励振波形は、図5のA−2
に示すように、直流成分Hi に三角波成分が重畳された
ものとなり、検出コイル24から出力される波形はB−
2に示すものとなる。このB−2によると、実線、つま
りコア28側の検出コイル24の出力と、破線、つまり
コア29側の検出コイル24の出力は、入力磁界Hi =
0のときの中心線を中心に左右にシフトしている。すな
わち、位相がずれている。この位相のずれは、入力磁界
Hi が大きい程、大きい。この実線の波形信号と破線の
波形信号が、加算的に交流増幅回路32に入力され、極
性逆なので両者が差引かれる形となり、B−3に示す波
形の信号となる。この波形B−3のパルス幅は、入力磁
界Hi が大きい程、大となる。Next, the input magnetic field H is applied to the flux gate 20.
Suppose i is entered. This excitation waveform is represented by A-2 in FIG.
As shown in, it is assumed that the triangular wave component is superimposed on a DC component H i, the waveform outputted from the detection coil 24 B-
The result is shown in FIG. According to B-2, the solid line, that is, the output of the detection coil 24 on the core 28 side, and the broken line, that is, the output of the detection coil 24 on the core 29 side, have the input magnetic field Hi =
It is shifted right and left around the center line at 0. That is, the phases are shifted. This phase shift increases as the input magnetic field Hi increases. The waveform signal of the solid line and the waveform signal of the dashed line are added to the AC amplifier circuit 32 in an additive manner, and since the polarities are reversed, the two are subtracted, resulting in a signal having a waveform indicated by B-3. The pulse width of the waveform B-3 is, the larger the input field H i, becomes larger.
【0015】一方、励振コイル23に入力される三角波
電流に基づいて形成される同期整流用のゲート信号は、
波形B−4の斜線で示したものであるので、同期整流回
路33の出力は、波形B−3の斜線を施した部分とな
る。この信号を積分回路34で積分して、帰還回路35
を経て、帰還し、フィードバック磁界Hf を作成し、H
f =Hi とする。この時の積分電流出力が、最終的に入
力磁界Hi に比例した出力信号となる。On the other hand, a triangular wave input to the excitation coil 23
The gate signal for synchronous rectification formed based on the current is
Since the waveform B-4 is indicated by oblique lines, the synchronous rectification circuit
The output of the path 33 is the shaded portion of the waveform B-3.
You. This signal is integrated by an integration circuit 34 and a feedback circuit 35
And returns to the feedback magnetic field HfAnd create H
f= HiAnd The integrated current output at this time finally enters
Force magnetic field HiThe output signal is proportional to.
【0016】なお、図5の波形A−1の実線三角波信号
と、破線三角波信号のそれぞれピーク検出、ゼロレベル
を検出して、それぞれ同期整流用のゲート信号を得るた
めに、図6に示すように、2個のフリップフロップ38
a,38bを設け、一方は実線三角波信号によるSET
信号、RESET信号を加え、他方に破線三角波信号に
よるSET信号、RESET信号を加えるようにする。
この場合、フリップフロップ38aの出力は0〜+Bで
変化し、アンプ55は、出力が0〜−Bで変化するよう
にし、同期整流用のスイッチングMOSFET56をオ
ン/オフするようにしている。In order to detect the peak and the zero level of the solid-line triangular wave signal and the broken-line triangular wave signal of the waveform A-1 in FIG. 5, respectively, to obtain a gate signal for synchronous rectification, as shown in FIG. And two flip-flops 38
a, 38b, one of which is a SET by a solid triangular wave signal
Signal and a RESET signal, and to the other, a SET signal and a RESET signal based on a dashed triangular wave signal.
In this case, the output of the flip-flop 38a changes between 0 and + B, the amplifier 55 changes the output between 0 and -B, and turns on / off the switching MOSFET 56 for synchronous rectification.
【0017】図7は、フリップフロップが図1のように
1個の場合のピーク検出回路36、ゼロクロス検出回路
37等を具体的に示した回路図である。ここでピーク検
出回路36は、微分回路41と、正極用のピーク検出用
コンパレータ42aとを備えるほか、負極用のコンパレ
ータ42bを備えている。また、ゼロクロス検出回路3
7は、正の入力信号とゼロレベルとを比較する正極用の
コンパレータ43aと、負の入力信号とゼロレベルとを
比較する負極用のコンパレータ43bとを備える。FIG. 7 is a circuit diagram specifically showing the peak detection circuit 36, the zero-cross detection circuit 37, and the like in the case where one flip-flop is provided as in FIG. Here, the peak detecting circuit 36 includes a differentiating circuit 41, a peak detecting comparator 42a for the positive electrode, and a comparator 42b for the negative electrode. Also, a zero-cross detection circuit 3
Reference numeral 7 includes a comparator 43a for a positive electrode that compares a positive input signal with a zero level, and a comparator 43b for a negative electrode that compares a negative input signal with a zero level.
【0018】フリップフロップ38は、ピーク検出回路
36から正あるいは負信号のピーク検出時に、セットさ
れ、ゼロクロス検出回路37での正から負方向へのゼロ
クロス検出、あるいは負から正方向へのゼロクロス検出
に応答してリセットされ、このフリップフロップ38の
セット出力が、アンプ55を経て、同期整流用ゲート信
号としてスイッチングMOSFET56に加えられ、オ
ン/オフされ、交流増幅回路32からの入力信号を同期
整流して、積分回路34に出力する。The flip-flop 38 is set when a peak of a positive or negative signal is detected from the peak detection circuit 36, and is used for zero cross detection from the positive to the negative direction or zero cross from the negative to the positive direction by the zero cross detection circuit 37. In response, the set output of the flip-flop 38 is applied to the switching MOSFET 56 via the amplifier 55 as a gate signal for synchronous rectification, turned on / off, and synchronously rectifies the input signal from the AC amplifier circuit 32. , To the integrating circuit 34.
【0019】図7の回路に代えて、ピーク検出回路3
6、ゼロクロス検出回路37の他の回路例として図8の
回路を用いてもよい。この回路では、ピーク検出回路3
6のコンパレータ42a,42bとも、反転入力端子側
に微分回路41a,41bを接続するとともに、非反転
入力端子には同極性の電位源を接続している。また、ゼ
ロクロス検出回路37のコンパレータ43a,43bも
非反転入力端子に入力信号が、反転入力端子にゼロレベ
ル電位が与えられるようになっている。ただ、励振コイ
ル23からの三角波信号がアンプ57で反転されて、ピ
ーク検出回路36のコンパレータ42bと、ゼロクロス
検出回路37のコンパレータ43bに加えられるよう
に、アンプ57が設けられている。そのため三角波信号
の正、負の逆極性のものに対し、それぞれピークを検出
してSET信号を出力してフリップフロップ38をセッ
トし、ゼロレベルを検出し、RESET信号を出力して
フリップフロップ38をリセットし、このフリップフロ
ップ38のセット出力を、同期整流用のゲート信号とす
る。この点では図7の回路と同じである。Instead of the circuit shown in FIG.
6. As another circuit example of the zero-cross detection circuit 37, the circuit of FIG. In this circuit, the peak detection circuit 3
In each of the comparators 42a and 42b, differentiating circuits 41a and 41b are connected to the inverting input terminals, and a non-inverting input terminal is connected to a potential source having the same polarity. The comparators 43a and 43b of the zero-cross detection circuit 37 are also configured so that an input signal is supplied to a non-inverting input terminal and a zero-level potential is supplied to an inverting input terminal. However, the amplifier 57 is provided so that the triangular wave signal from the excitation coil 23 is inverted by the amplifier 57 and is added to the comparator 42b of the peak detection circuit 36 and the comparator 43b of the zero-cross detection circuit 37. Therefore, for each of the triangular wave signals having positive and negative polarities, a peak is detected, a SET signal is output, the flip-flop 38 is set, a zero level is detected, a RESET signal is output, and the flip-flop 38 is output. After resetting, the set output of the flip-flop 38 is used as a gate signal for synchronous rectification. This is the same as the circuit of FIG.
【0020】図9は、この発明の他の実施例フラックス
ゲート型の磁力計を示すブロック図である。この磁力計
も、フラックスゲート(検出部)20と、電子回路部
(制御部)21とから構成されている。また、実際は、
フラックスゲート20と電子回路部21は、ケーブルで
接続されるが、ここでもケーブルの図示を省略してい
る。フラックスゲート20は、例えば図2に示す薄膜型
フラックスゲートが使用されている。FIG. 9 is a block diagram showing a fluxgate type magnetometer according to another embodiment of the present invention. This magnetometer also includes a flux gate (detection unit) 20 and an electronic circuit unit (control unit) 21. Also, in fact,
Although the flux gate 20 and the electronic circuit unit 21 are connected by a cable, the cable is not shown here. As the flux gate 20, for example, a thin film type flux gate shown in FIG. 2 is used.
【0021】電子回路部21は、三角波信号を励振信号
として出力する発信回路30と、この励振信号を、励振
コイル23に流すための定電流回路31と、検出コイル
24の出力を差動的に導出する交流増幅回路32と、交
流増幅回路32より入力される検出信号を同期整流する
同期整流回路33と、同期整流された信号を積分する積
分回路34と、積分出力を検出コイル24に帰還する帰
還回路35と、発振回路30からの三角波信号と矩形波
信号とにより、同期整流用のゲート信号を作成し、同期
整流回路33に加える同期整流用ゲート信号発生回路5
8とを備えている。The electronic circuit section 21 outputs a triangular wave signal as an excitation signal, a constant current circuit 31 for supplying the excitation signal to the excitation coil 23, and differentially outputs the output of the detection coil 24. The derived AC amplifier circuit 32, a synchronous rectifier circuit 33 for synchronously rectifying the detection signal input from the AC amplifier circuit 32, an integration circuit 34 for integrating the synchronously rectified signal, and an integrated output fed back to the detection coil 24. A gate signal for synchronous rectification is created from the feedback circuit 35 and the triangular wave signal and the rectangular wave signal from the oscillation circuit 30, and the gate signal for synchronous rectification 5 is added to the synchronous rectification circuit 33.
8 is provided.
【0022】この実施例磁力計は、図1に示した磁力計
と同期整流用ゲート信号の発生方法が相違するのみで、
他の回路部分は同じである。この実施例磁力計の発振回
路30は、コンパレータと積分回路の組合せで構成さ
れ、図10の(a)に示す三角波信号Aと矩形波信号B
が出力される。同期整流用ゲート信号発生回路58で
は、これら三角波信号Aと矩形波信号Bを信号処理して
同期整流用ゲート信号を作成する。The magnetometer of this embodiment differs from the magnetometer shown in FIG. 1 only in the method of generating the gate signal for synchronous rectification.
Other circuit parts are the same. The oscillation circuit 30 of the magnetometer according to this embodiment is configured by a combination of a comparator and an integration circuit, and a triangular wave signal A and a rectangular wave signal B shown in FIG.
Is output. The synchronous rectification gate signal generation circuit 58 processes the triangular wave signal A and the rectangular wave signal B to generate a synchronous rectification gate signal.
【0023】同期整流用ゲート信号は、図5の波形より
して三角波信号Aの実太線で示した区間をゲートする信
号を作成すればよい。そのため、まず矩形波信号Bの上
半分のみを導出する〔図10の(b)参照〕。この矩形
波信号Bの上半分のみの導出は、図11に示す回路によ
って実現できる。次に、三角波信号Aの上半分を矩形波
に変換して導出する〔図10の(c)参照〕。この三角
波信号の下半分を矩形波に変換することは、図12に示
す回路によって実現できる。As the gate signal for synchronous rectification, a signal that gates the section of the triangular wave signal A indicated by the solid bold line based on the waveform of FIG. Therefore, first, only the upper half of the rectangular wave signal B is derived (see FIG. 10B). The derivation of only the upper half of the rectangular wave signal B can be realized by the circuit shown in FIG. Next, the upper half of the triangular wave signal A is converted into a rectangular wave and derived (see FIG. 10C). The conversion of the lower half of the triangular wave signal into a rectangular wave can be realized by the circuit shown in FIG.
【0024】図10の(b)の波形を2値的に論理反転
すると、図10の(d)に示す信号が得られる。この変
換には、NOT回路を使用すればよい。ここで図10の
(b)の信号と図10の(c)の論理積を取ると、図1
0の(f)の信号が得られる。この信号は、三角波信号
Aの上半分の下降勾配区間、つまり実太線の区間にハイ
となる信号である。When the waveform of FIG. 10B is logically inverted in a binary manner, a signal shown in FIG. 10D is obtained. For this conversion, a NOT circuit may be used. Here, when the logical product of the signal of FIG. 10B and the signal of FIG. 10C is taken, FIG.
The signal of (f) of 0 is obtained. This signal is a signal that goes high in the descending gradient section of the upper half of the triangular wave signal A, that is, the section of the solid bold line.
【0025】三角波信号Aの下半分を矩形波に変換して
導出し〔図10の(e)参照〕、図10の(d)の信号
と、図10の(e)の信号の論理積を取ると、図10の
(g)の信号が得られる。この信号は、三角波信号Aの
下半分の上昇勾配区間、つまり実太線の区間にハイとな
る信号である。三角波信号Aの上半分を矩形波に変換し
て導出することは、図13の回路によって実現できる。
最後に、図10の(f)の信号と図10の(g)の信号
の論理和を取れば、目的とする同期整流用ゲート信号が
得られる。この同期整流用ゲート信号が同期整流回路3
3に加えられる。The lower half of the triangular wave signal A is converted into a rectangular wave and derived (see FIG. 10 (e)), and the logical product of the signal of FIG. 10 (d) and the signal of FIG. 10 (e) is calculated. Then, the signal of FIG. 10 (g) is obtained. This signal is a signal that goes high in the rising gradient section of the lower half of the triangular wave signal A, that is, the section of the solid bold line. The conversion of the upper half of the triangular wave signal A into a rectangular wave to derive it can be realized by the circuit of FIG.
Finally, by taking the logical sum of the signal of FIG. 10 (f) and the signal of FIG. 10 (g), the intended gate signal for synchronous rectification can be obtained. This gate signal for synchronous rectification is used as the synchronous rectifier circuit 3
Added to 3.
【0026】なお、発振回路30として、コンパレータ
と積分回路を組み合わせる具体回路としては、例えば図
14に示す三角波・方形波発振器、図15に示す電圧制
御発振器がある。図14において、出力端子59から方
形波信号、出力端子60から三角波信号が出力され、ま
た図15において、出力端子61から三角波信号、出力
端子62から方形波信号が出力される。もっとも、これ
らの三角波・方形波発振器、電圧制御発振器は、一般に
よく知られた回路である。As the oscillation circuit 30, specific examples of a combination of a comparator and an integration circuit include a triangular wave / square wave oscillator shown in FIG. 14 and a voltage controlled oscillator shown in FIG. 14, a square wave signal is output from an output terminal 59, a triangular wave signal is output from an output terminal 60, and a triangular wave signal is output from an output terminal 61 and a square wave signal is output from an output terminal 62 in FIG. However, these triangular-wave / square-wave oscillators and voltage-controlled oscillators are generally well-known circuits.
【0027】[0027]
【発明の効果】請求項1に記載の発明によれば、フラッ
クスゲートの励振コイルに与える三角波信号を用いて、
同期整流用のゲート信号を作成するものであるから、励
振波形の理想である三角波が、同期整流の位相を気にす
ることなく使用できる。また、検出部と制御部が比較的
近距離の場合、ほとんど同期整流の位相ずれが生じず、
位相調整回路が不要である。その上、三角波の励振信号
からであると、同期整流信号を簡単に作成できる、とい
う効果がある。According to the first aspect of the present invention, the triangular wave signal applied to the excitation coil of the flux gate is used to
Since a gate signal for synchronous rectification is created, a triangular wave, which is an ideal excitation waveform, can be used without worrying about the phase of synchronous rectification. Also, when the detection unit and the control unit are relatively close, there is almost no phase shift of synchronous rectification,
No phase adjustment circuit is required. In addition, there is an effect that a synchronous rectification signal can be easily created from a triangular wave excitation signal.
【0028】請求項2に記載の発明によれば、発振回路
から励振用に出力する三角波信号と、この三角波信号発
生とともに得られる同周期の矩形波信号を出力し、これ
ら三角波信号と矩形波信号を論理処理して、同期整流用
ゲート信号を作成するものであるから、コンパレータと
ロジック回路のみの組合せで、簡単な構成の同期整流用
ゲート信号作成回路を得ることができる。According to the second aspect of the present invention, a triangular wave signal output for excitation from the oscillation circuit and a rectangular wave signal having the same period obtained when the triangular wave signal is generated are output. Is logically processed to generate a synchronous rectification gate signal, so that a synchronous rectification gate signal generation circuit having a simple configuration can be obtained by combining only a comparator and a logic circuit.
【図1】この発明の一実施例フラックスゲート型の磁力
計の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of a fluxgate magnetometer according to an embodiment of the present invention.
【図2】同実施例磁力計に使用される薄膜型フラックス
ゲートの要部拡大図である。FIG. 2 is an enlarged view of a main part of a thin film type flux gate used in the magnetometer of the embodiment.
【図3】上記実施例磁力計に使用されるピーク検出回路
の一例を示す回路図である。FIG. 3 is a circuit diagram showing an example of a peak detection circuit used in the magnetometer of the embodiment.
【図4】同実施例磁力計に使用されるゼロクロス検出回
路の一例を示す回路図である。FIG. 4 is a circuit diagram showing an example of a zero-cross detection circuit used in the magnetometer of the embodiment.
【図5】同実施例磁力計の動作を説明するための波形図
である。FIG. 5 is a waveform chart for explaining the operation of the magnetometer of the embodiment.
【図6】同実施例磁力計の同期整流用ゲート信号を作成
する回路の一部を示す回路図である。FIG. 6 is a circuit diagram showing a part of a circuit for generating a gate signal for synchronous rectification of the magnetometer of the embodiment.
【図7】同実施例磁力計の同期整流用ゲート信号を作成
する他の回路例を示す回路図である。FIG. 7 is a circuit diagram showing another example of a circuit for generating a gate signal for synchronous rectification of the magnetometer of the embodiment.
【図8】同実施例磁力計の同期整流用ゲート信号を作成
するさらに他の回路例を示す回路図である。FIG. 8 is a circuit diagram showing still another circuit example for generating a gate signal for synchronous rectification of the magnetometer of the embodiment.
【図9】この発明の他の実施例フラックスゲート型の磁
力計の構成を示すブロック図である。FIG. 9 is a block diagram showing a configuration of a fluxgate magnetometer according to another embodiment of the present invention.
【図10】同実施例磁力計の同期整流用ゲート信号の作
成を説明するための波形図である。FIG. 10 is a waveform chart for explaining creation of a gate signal for synchronous rectification of the magnetometer of the embodiment.
【図11】同実施例磁力計の同期整流用ゲート信号を作
成するための、正負の矩形波の上半分を導出する回路の
回路図である。FIG. 11 is a circuit diagram of a circuit for deriving an upper half of a positive and negative rectangular wave for generating a gate signal for synchronous rectification of the magnetometer of the embodiment.
【図12】同実施例磁力計の同期整流用ゲート信号を作
成するための、三角波信号の下半分のみを矩形波に変換
する回路の回路図である。FIG. 12 is a circuit diagram of a circuit for converting only a lower half of a triangular wave signal into a rectangular wave for generating a gate signal for synchronous rectification of the magnetometer of the embodiment.
【図13】同実施例磁力計の同期整流用ゲート信号を作
成するための、三角波信号の上半分のみを矩形波に変換
する回路の回路図である。FIG. 13 is a circuit diagram of a circuit for converting only the upper half of the triangular wave signal to a rectangular wave for generating a gate signal for synchronous rectification of the magnetometer of the embodiment.
【図14】同実施例磁力計の発振回路として使用される
具体回路の一例を示す回路図である。FIG. 14 is a circuit diagram showing an example of a specific circuit used as an oscillation circuit of the magnetometer of the embodiment.
【図15】同実施例磁力計の発振回路として使用される
具体回路の他の例を示す回路図である。FIG. 15 is a circuit diagram showing another example of the specific circuit used as the oscillation circuit of the magnetometer of the embodiment.
【図16】従来のフラックスゲート型の磁力計を示す回
路ブロック図である。FIG. 16 is a circuit block diagram showing a conventional fluxgate magnetometer.
【符号の説明】 20 フラックスゲート 23 励振コイル 30 発振回路 33 同期整流回路 36 ピーク検出回路 37 ゼロクロス検出回路 38 フリップフロップ[Description of Signs] 20 flux gate 23 excitation coil 30 oscillation circuit 33 synchronous rectification circuit 36 peak detection circuit 37 zero cross detection circuit 38 flip-flop
Claims (2)
なるフラックスゲートの前記励振コイルに発振器より励
振電流を与え、検出コイルよりの出力を同期整流回路で
同期整流して出力する磁力計において、 前記発振器より励振電流として三角波信号を発生すると
ともに、この三角波励振電流のピーク点を検出する第1
回路と、三角波励振電流のゼロクロス点を検出する第2
回路と、前記第1回路、第2回路の出力でセットされ、
リセットされるフリップフロップとを備え、このフリッ
プフロップ回路の出力を同期整流用のゲート信号として
使用するようにしたことを特徴とする磁力計。1. A magnetometer in which an excitation current is applied from an oscillator to an excitation coil of a flux gate formed by winding an excitation coil and a detection coil around a core, and an output from the detection coil is synchronously rectified by a synchronous rectifier circuit and output. A first generator for generating a triangular wave signal as an exciting current from the oscillator and detecting a peak point of the triangular wave exciting current;
Circuit for detecting the zero-cross point of the triangular wave excitation current
A circuit and an output of the first and second circuits,
And a flip-flop to be reset, wherein an output of the flip-flop circuit is used as a gate signal for synchronous rectification.
なるフラックスゲートの前記励振コイルに発振器より励
振電流を与え、検出コイルよりの出力を同期整流回路で
同期整流して出力する磁力計において、 前記発振器より励振電流として三角波信号を発生すると
ともに、この三角波電流と同周期の矩形波信号を発生
し、かつ前記三角波電流と矩形波信号を受けて論理処理
して同期整流用ゲート信号を作成する同期信号作成回路
を備えたことを特徴とする磁力計。2. A magnetometer in which an excitation current is applied from an oscillator to an excitation coil of a fluxgate formed by winding an excitation coil and a detection coil around a core, and an output from the detection coil is synchronously rectified by a synchronous rectifier circuit and output. A triangular wave signal is generated as an exciting current from the oscillator, a rectangular wave signal having the same cycle as the triangular wave current is generated, and the triangular wave current and the rectangular wave signal are logically processed to generate a gate signal for synchronous rectification. A magnetometer comprising a synchronizing signal generating circuit for performing the following.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09334595A JP3353533B2 (en) | 1995-04-19 | 1995-04-19 | Magnetometer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09334595A JP3353533B2 (en) | 1995-04-19 | 1995-04-19 | Magnetometer |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08285929A JPH08285929A (en) | 1996-11-01 |
JP3353533B2 true JP3353533B2 (en) | 2002-12-03 |
Family
ID=14079688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09334595A Expired - Fee Related JP3353533B2 (en) | 1995-04-19 | 1995-04-19 | Magnetometer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3353533B2 (en) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100464093B1 (en) | 2002-03-13 | 2005-01-03 | 삼성전기주식회사 | Fluxgate sensor integrated in print circuit board and method for manufacturing the same |
KR100464097B1 (en) | 2002-03-14 | 2005-01-03 | 삼성전자주식회사 | Fluxgate sensor integrated in semiconductor substrate and method for manufacturing the same |
JP4732705B2 (en) * | 2004-04-30 | 2011-07-27 | 独立行政法人科学技術振興機構 | Magnetic field sensor |
JP4856915B2 (en) | 2005-09-12 | 2012-01-18 | オンセミコンダクター・トレーディング・リミテッド | Excitation coil drive circuit for magnetic sensor |
JP4856916B2 (en) | 2005-09-12 | 2012-01-18 | オンセミコンダクター・トレーディング・リミテッド | Magnetic sensor signal detection circuit |
JP2008292325A (en) | 2007-05-24 | 2008-12-04 | Sanyo Electric Co Ltd | Signal detection circuit |
JP5518661B2 (en) | 2010-09-30 | 2014-06-11 | 株式会社フジクラ | Semiconductor integrated circuit, magnetic detector, electronic compass |
JP6885538B2 (en) * | 2016-12-07 | 2021-06-16 | 国立大学法人九州大学 | Magnetic field sensor |
CN111600587A (en) * | 2020-04-23 | 2020-08-28 | 眉山市宇泰电子设备有限公司 | Sensor system for inductive proximity switch |
-
1995
- 1995-04-19 JP JP09334595A patent/JP3353533B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08285929A (en) | 1996-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6990415B2 (en) | Evaluation circuit for a current sensor using the compensation principle, in particular for measuring direct and alternating currents, and a method for operating such a current sensor | |
KR900004349B1 (en) | Dc component corrector for inverter output voltage | |
JP3353533B2 (en) | Magnetometer | |
US5287059A (en) | Saturable core magnetometer with a parallel resonant circuit in which the W3 DC level changes with a change in an external magnetic field | |
JPH11109008A (en) | Magnetic detector | |
US3983475A (en) | Frequency selective detecting system for detecting alternating magnetic fields | |
JP2005147831A (en) | Current detection circuit and current detection method | |
JPH02504185A (en) | Circuit to evaluate variable inductance against fixed value inductance | |
JP3346087B2 (en) | Magnetometer | |
WO2015104776A1 (en) | Current detection device | |
JPH02307374A (en) | Power converter | |
JP2752182B2 (en) | Demagnetization prevention circuit for CVCF transformer | |
US9991049B2 (en) | Correlation-evading commutated-element direct-current current transformer | |
JP2006112833A (en) | Inductance measuring instrument | |
JPH07325114A (en) | Voltage detection circuit | |
JP2848180B2 (en) | Demagnetization correction control device for converter output transformer | |
RU2103703C1 (en) | Flux-gate magnetometer | |
JPH0690569A (en) | Biased magnetism preventing circuit of output transformer of three-phase inverter | |
JP2600814B2 (en) | Output transformer demagnetization prevention device | |
JPS5992773A (en) | Dc cross magnetization preventing system for inverter output side transformer | |
JP2632587B2 (en) | Power supply | |
JP2575983B2 (en) | Displacement detector | |
JPS6220485B2 (en) | ||
JP3400845B2 (en) | Synchronous rectification circuit | |
JPS632349B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090927 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090927 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100927 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110927 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110927 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120927 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120927 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130927 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |