JP3345866B2 - Switching power supply - Google Patents
Switching power supplyInfo
- Publication number
- JP3345866B2 JP3345866B2 JP11903694A JP11903694A JP3345866B2 JP 3345866 B2 JP3345866 B2 JP 3345866B2 JP 11903694 A JP11903694 A JP 11903694A JP 11903694 A JP11903694 A JP 11903694A JP 3345866 B2 JP3345866 B2 JP 3345866B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output voltage
- shunt regulator
- output
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、直流出力電圧を安定化
するための帰還ループとして、シャントレギュレータを
備えた出力電圧検出回路を有するスイッチング電源装置
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching power supply having an output voltage detecting circuit provided with a shunt regulator as a feedback loop for stabilizing a DC output voltage.
【0002】[0002]
【従来の技術】一般に、この種のスイッチング電源装置
では、直流出力電圧を安定化するための帰還ループとし
て、トランスの二次側に様々なタイプの出力電圧検出回
路が設けられているが、特に実開昭62−185490
号などに開示されるように、出力電圧検出回路に高精度
なシャントレギュレータを用いた場合には、直流出力電
圧をシャントレギュレータに直接給電するだけで、内部
で基準電圧を作り出すことができるため、基準電圧を得
るための補助電源回路が不要になり、回路構成を簡素化
できるという利点が有る。2. Description of the Related Art Generally, in a switching power supply of this type, various types of output voltage detection circuits are provided on a secondary side of a transformer as a feedback loop for stabilizing a DC output voltage. 62-185490
If a high-precision shunt regulator is used for the output voltage detection circuit, the reference voltage can be created internally by simply supplying the DC output voltage directly to the shunt regulator, There is an advantage that an auxiliary power supply circuit for obtaining a reference voltage is not required and the circuit configuration can be simplified.
【0003】図4は、出力電圧検出回路にシャントレギ
ュレータを内蔵する絶縁型コンバータの一例を示したも
のであり、同図において、1は一次側と二次側とを絶縁
するトランス、2はトランス1の一次巻線1Aに接続さ
れるスイッチング素子たるNPN型トランジスタであ
り、このトランジスタ2をスイッチングすることによ
り、トランス1の一次巻線1Aに入力端子3,3Aから
の直流入力電圧Viが断続的に印加される。また、トラ
ンス1の二次巻線1Bには、整流ダイオード4,フライ
ホイールダイオード5,チョークコイル6,平滑コンデ
ンサ7からなる整流平滑回路8が接続される。トランジ
スタ2のスイッチングに伴いトランス1の二次巻線1B
に誘起された電圧は、整流平滑回路8を介して整流平滑
され、直流出力電圧Voとして出力端子9,9A間に出
力される。FIG. 4 shows an example of an isolated converter in which a shunt regulator is built in an output voltage detecting circuit. In FIG. 4, reference numeral 1 denotes a transformer for insulating a primary side from a secondary side, and 2 denotes a transformer. 1 is an NPN transistor which is a switching element connected to the primary winding 1A. By switching this transistor 2, the DC input voltage Vi from the input terminals 3 and 3A is intermittently applied to the primary winding 1A of the transformer 1. Is applied to A rectifying and smoothing circuit 8 including a rectifying diode 4, a flywheel diode 5, a choke coil 6, and a smoothing capacitor 7 is connected to the secondary winding 1B of the transformer 1. Secondary winding 1B of transformer 1 with switching of transistor 2
Is rectified and smoothed through a rectifying and smoothing circuit 8 and output as a DC output voltage Vo between the output terminals 9 and 9A.
【0004】一方、トランス1の二次巻線1Bから出力
端子9,9Aに出力される直流出力電圧Voを安定化す
るための帰還ループとして、シャントレギュレータ10を
有する出力電圧検出回路11と、この出力電圧検出回路11
からの検出結果に基づきトランジスタ2のベースに供給
する駆動信号のパルス導通幅を制御するパルス幅制御回
路12が設けられる。出力電圧検出回路11は、出力端子
9,9A間に分圧用の抵抗R1,R2からなる直列回路
と、第1の抵抗R4とフォトカプラ13を構成する発光ダ
イオード13Aとシャントレギュレータ10との直列回路と
を各々並列に接続するとともに、抵抗R1,R2の接続
点をシャントレギュレータ10のリファレンスに接続し、
オーバーシュート防止用のコンデンサC1と抵抗R5と
からなる並列回路をシャントレギュレータ10のカソード
とリファレンス間に接続して構成される。この場合、出
力電圧検出回路11の等価回路は図5に示すようになり、
シャントレギュレータ10は基準電圧VREFを出力する
基準電源14とオペアンプ15とを内蔵する回路構成に置き
換えられる。On the other hand, an output voltage detection circuit 11 having a shunt regulator 10 as a feedback loop for stabilizing the DC output voltage Vo output from the secondary winding 1B of the transformer 1 to the output terminals 9, 9A, Output voltage detection circuit 11
And a pulse width control circuit 12 for controlling the pulse conduction width of the drive signal supplied to the base of the transistor 2 based on the detection result from. The output voltage detection circuit 11 includes a series circuit including voltage dividing resistors R1 and R2 between output terminals 9 and 9A, and a series circuit including a first resistor R4, a light emitting diode 13A forming a photocoupler 13, and a shunt regulator 10. Are connected in parallel with each other, and the connection point of the resistors R1 and R2 is connected to the reference of the shunt regulator 10,
A parallel circuit comprising a capacitor C1 for preventing overshoot and a resistor R5 is connected between the cathode of the shunt regulator 10 and the reference. In this case, the equivalent circuit of the output voltage detection circuit 11 is as shown in FIG.
The shunt regulator 10 is replaced with a circuit configuration including a reference power supply 14 for outputting a reference voltage VREF and an operational amplifier 15.
【0005】出力電圧検出回路11では、直流出力電圧V
oが抵抗R1,R2により分圧されてシャントレギュレ
ータ10のリファレンスに印加され、この印加された電圧
とシャントレギュレータ10の基準電圧VREFとの差異
に応じて、シャントレギュレータ10のカソードに流れ込
む電流値が変化する。これにより、発光ダイオード13A
の発光量が変化し、この発光量の変化に応じてパルス幅
制御回路12に接続されたフォトカプラ13のフォトトラン
ジスタ13Bの出力電流が変化する。そして、直流出力電
圧Voが上昇すると、フォトトランジスタ13Bの出力電
流は減少し、パルス幅制御回路12はトランジスタ2のパ
ルス導通幅を狭くし、一方、直流出力電圧Voが低下す
ると、フォトトランジスタ13Bの出力電流は増大し、パ
ルス幅制御回路12はトランジスタ2のパルス導通幅を広
くして、直流出力電圧Voを一定に保つ。In the output voltage detection circuit 11, the DC output voltage V
o is divided by the resistors R1 and R2 and applied to the reference of the shunt regulator 10, and the current value flowing into the cathode of the shunt regulator 10 is changed according to the difference between the applied voltage and the reference voltage VREF of the shunt regulator 10. Change. Thereby, the light emitting diode 13A
And the output current of the phototransistor 13B of the photocoupler 13 connected to the pulse width control circuit 12 changes in accordance with the change in the light emission amount. When the DC output voltage Vo increases, the output current of the phototransistor 13B decreases, and the pulse width control circuit 12 narrows the pulse conduction width of the transistor 2. On the other hand, when the DC output voltage Vo decreases, the pulse width of the phototransistor 13B increases. The output current increases, and the pulse width control circuit 12 widens the pulse conduction width of the transistor 2 to keep the DC output voltage Vo constant.
【0006】[0006]
【発明が解決しようとする課題】上記従来技術の出力電
圧検出回路11において、プラス側出力端子9に接続する
直流出力電圧Voラインの電圧値がΔVoだけ変化した
とすると、発光ダイオード13Aの交流インピーダンス分
は略無視できるため、この発光ダイオード13Aを流れる
電流の変化量ΔIFは、次の数式のように表わされる。In the output voltage detecting circuit 11 of the prior art, if the voltage value of the DC output voltage Vo line connected to the plus side output terminal 9 changes by ΔVo, the AC impedance of the light emitting diode 13A is changed. Since the component can be ignored, the variation ΔIF of the current flowing through the light emitting diode 13A is expressed by the following equation.
【0007】[0007]
【数1】 (Equation 1)
【0008】但し、上記数式において、s=jωであ
る。この数式をさらに整理して、出力電圧検出回路11の
伝達関数を求めると、次の数式が得られる。In the above equation, s = jω. By further rearranging this equation and obtaining the transfer function of the output voltage detection circuit 11, the following equation is obtained.
【0009】[0009]
【数2】 (Equation 2)
【0010】上記数式は、G1=1/sC1(R1+R
5)なる伝達関数と、G2=1+sC1(R1+R5)
なる伝達関数に、(R5+R1)/R4R1なる定数を
掛け合わせたものであるから、各伝達関数の要素に係わ
るゲイン線図の和を求めて、これを定数分だけ平行移動
させれば、図6に示すゲイン−周波数特性が得られる。
この場合、伝達関数G2は次の数式に示す零点(折点周
波数)ωzを持つ。The above equation is given by G1 = 1 / sC1 (R1 + R
5) and G2 = 1 + sC1 (R1 + R5)
Is multiplied by a constant of (R5 + R1) / R4R1, the sum of the gain diagrams relating to the elements of each transfer function is obtained, and this is translated by a constant to obtain FIG. The gain-frequency characteristic shown in FIG.
In this case, the transfer function G2 has a zero point (knee frequency) ωz shown in the following equation.
【0011】[0011]
【数3】 (Equation 3)
【0012】つまり、図6に示すゲイン特性図から明ら
かなように、従来の出力電圧検出回路11では、零点ωz
よりも高い周波数領域であっても、ある程度のゲインを
有するため、出力電圧検出回路11の内部で高周波成分を
除去することが不可能となり、トランス1の二次側で発
生したノイズがフォトカプラ13を介して一次側に伝達さ
れるという不具合が有る。That is, as is apparent from the gain characteristic diagram shown in FIG. 6, in the conventional output voltage detecting circuit 11, the zero point ωz
Even in the higher frequency region, since it has a certain gain, it becomes impossible to remove high-frequency components inside the output voltage detection circuit 11, and noise generated on the secondary side of the transformer 1 Is transmitted to the primary side via the
【0013】そこで本発明は上記問題点に鑑み、トラン
スの二次側で発生するノイズを一次側に伝達させないス
イッチング電源装置を提供することをその目的とする。In view of the above problems, an object of the present invention is to provide a switching power supply that does not transmit noise generated on the secondary side of a transformer to the primary side.
【0014】[0014]
【課題を解決するための手段】本発明は、スイッチング
素子のスイッチングによりトランスの一次巻線に直流入
力電圧を断続的に印加し、前記トランスの二次巻線に誘
起された電圧を整流平滑して出力端子間に直流出力電圧
を出力するとともに、この直流出力電圧を安定化するた
めの帰還ループとして、前記出力端子間に第1の抵抗と
フォトカプラとシャントレギュレータとの直列回路を接
続し、前記シャントレギュレータのリファレンスに直流
出力電圧を分圧して印加する出力電圧検出回路を備えた
スイッチング電源装置において、前記直流出力電圧の微
分値を反転して前記シャントレギュレータのリファレン
スに印加する位相補償回路を前記出力電圧検出回路に設
けたものである。この場合、前記位相補償回路を前記出
力端子間に接続されるコンデンサと第2の抵抗との直列
回路からなる微分回路と、この微分回路を構成する前記
コンデンサと前記第2の抵抗との接続点と前記シャント
レギュレータのリファレンスとの間に接続される反転器
とにより構成することが好ましい。According to the present invention, a DC input voltage is intermittently applied to a primary winding of a transformer by switching of a switching element, and a voltage induced in a secondary winding of the transformer is rectified and smoothed. And output a DC output voltage between output terminals, and as a feedback loop for stabilizing the DC output voltage, connect a series circuit of a first resistor, a photocoupler, and a shunt regulator between the output terminals, In a switching power supply device including an output voltage detection circuit that divides and applies a DC output voltage to the reference of the shunt regulator, a phase compensation circuit that inverts a differential value of the DC output voltage and applies the inverted value to the reference of the shunt regulator. It is provided in the output voltage detection circuit. In this case, a differentiating circuit including a series circuit of a capacitor and a second resistor connected to the phase compensation circuit between the output terminals, and a connection point between the capacitor and the second resistor configuring the differentiating circuit And an inverter connected between the shunt regulator and the reference.
【0015】[0015]
【作用】上記構成により、位相補償回路は直流出力電圧
の微分値を反転して、出力電圧検出回路を構成するシャ
ントレギュレータのリファレンスに印加する。これによ
って、出力電圧検出回路の位相進み要素は補償され、周
波数が高くなるにしたがって、ゲインが直線的に減少す
る。According to the above configuration, the phase compensation circuit inverts the differential value of the DC output voltage and applies it to the reference of the shunt regulator constituting the output voltage detection circuit. Thereby, the phase lead element of the output voltage detection circuit is compensated, and the gain decreases linearly as the frequency increases.
【0016】[0016]
【実施例】以下、本発明の一実施例を図1乃至図3を参
照して説明する。なお、前述の従来例と同一部分には同
一符号を付し、その共通する部分の詳細な説明は省略す
る。本実施例は、直流出力電圧Voの微分値を検出し、
この検出信号を反転してシャントレギュレータ10のリフ
ァレンスに印加する位相補償回路21が出力電圧検出回路
11に設けられている点が従来例と異なっている。この位
相補償回路21は、出力端子9,9A間に接続されたコン
デンサC2と第2の抵抗R6との直列回路からなる位相
進み回路としての微分回路22と、入力端子をコンデンサ
C2と第2の抵抗R6との接続点に接続し、抵抗R3を
介して出力端子をシャントレギュレータ10のリファレン
スに接続した反転器23とにより構成される。出力電圧検
出回路11と位相補償回路21とを組合わせた等価回路は図
2に示すようになり、シャントレギュレータ10は基準電
圧VREFを出力する基準電源14とオペアンプ15とを内
蔵する回路構成に置き換えられる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to FIGS. The same parts as those in the above-described conventional example are denoted by the same reference numerals, and detailed description of the common parts is omitted. This embodiment detects the differential value of the DC output voltage Vo,
A phase compensation circuit 21 that inverts this detection signal and applies it to the reference of the shunt regulator 10 is an output voltage detection circuit.
11 is different from the conventional example. The phase compensating circuit 21 includes a differentiating circuit 22 as a phase lead circuit comprising a series circuit of a capacitor C2 and a second resistor R6 connected between the output terminals 9 and 9A, and an input terminal connected to the capacitor C2 and the second resistor R6. An inverter 23 is connected to a connection point with the resistor R6, and has an output terminal connected to the reference of the shunt regulator 10 via the resistor R3. FIG. 2 shows an equivalent circuit in which the output voltage detection circuit 11 and the phase compensation circuit 21 are combined, and the shunt regulator 10 is replaced with a circuit configuration including a reference power supply 14 for outputting a reference voltage VREF and an operational amplifier 15. Can be
【0017】次に、上記構成に付きその作用を説明す
る。トランジスタ2のスイッチングによりトランス1の
一次巻線1Aに直流入力電圧Viを断続的に印加し、ト
ランス1の二次巻線1Bに誘起された電圧を整流平滑回
路により整流平滑して、出力端子9,9A間に直流出力
電圧をVo供給する。また、出力電圧検出回路11は、直
流出力電圧Voを抵抗R1,R2により分圧してシャン
トレギュレータ10のリファレンスに印加し、この印加さ
れた電圧とシャントレギュレータ10の基準電圧VREF
との差異に応じて、シャントレギュレータ10のカソード
に流れ込む電流値を変化させる。これによって、発光ダ
イオード13Aの発光量の変化に応じてフォトトランジス
タ13Bの出力電流が変化し、パルス幅制御回路12は直流
出力電圧Voを一定に保つように、トランジスタ2のパ
ルス導通幅を制御する。Next, the operation of the above configuration will be described. The DC input voltage Vi is intermittently applied to the primary winding 1A of the transformer 1 by the switching of the transistor 2, and the voltage induced in the secondary winding 1B of the transformer 1 is rectified and smoothed by the rectifying and smoothing circuit. , 9A is supplied with a DC output voltage Vo. Further, the output voltage detection circuit 11 divides the DC output voltage Vo by the resistors R1 and R2, applies the divided voltage to the reference of the shunt regulator 10, and the applied voltage and the reference voltage VREF of the shunt regulator 10.
The current value flowing into the cathode of the shunt regulator 10 is changed according to the difference between As a result, the output current of the phototransistor 13B changes according to the change in the light emission amount of the light emitting diode 13A, and the pulse width control circuit 12 controls the pulse conduction width of the transistor 2 so as to keep the DC output voltage Vo constant. .
【0018】一方、出力電圧検出回路11には、この出力
電圧検出回路11に存在する零点ωzを打ち消す位相補償
回路21が設けられている。位相補償回路21は、直流出力
電圧Voの電圧値がΔVo分だけ変化すると、微分回路
22を構成するコンデンサC2と第2の抵抗R6との接続
点から、電圧の変化量ΔVoを示す検出信号が微分波形
として出力する。反転器23は微分回路22からの検出信号
を反転し、抵抗R3を介してシャントレギュレータ10の
リファレンスに印加する。On the other hand, the output voltage detecting circuit 11 is provided with a phase compensating circuit 21 for canceling the zero point ωz existing in the output voltage detecting circuit 11. When the voltage value of the DC output voltage Vo changes by ΔVo, the phase compensation circuit 21
From the connection point between the capacitor C2 and the second resistor R6, the detection signal indicating the voltage change amount ΔVo is output as a differential waveform. The inverter 23 inverts the detection signal from the differentiating circuit 22 and applies the inverted signal to the reference of the shunt regulator 10 via the resistor R3.
【0019】ここで、出力電圧検出回路11に位相補償回
路21を設けた場合のゲイン−周波数特性を求める。先
ず、出力電圧検出回路11の開ループ伝達関数を求めたと
きと同様の手順で位相補償回路21の開ループ伝達関数Δ
IF/ΔVoを求めると、反転器23の増幅度を−Aとし
た場合、前記数式2に微分回路22の伝達関数および反転
器の増幅度を掛け合わせた次の数式が得られる。Here, a gain-frequency characteristic when the phase compensation circuit 21 is provided in the output voltage detection circuit 11 is obtained. First, the open-loop transfer function Δ of the phase compensation circuit 21 is obtained in the same procedure as when the open-loop transfer function of the output voltage detection circuit 11 is obtained.
When IF / ΔVo is obtained, when the amplification of the inverter 23 is −A, the following equation is obtained by multiplying Equation 2 by the transfer function of the differentiating circuit 22 and the amplification of the inverter.
【0020】[0020]
【数4】 (Equation 4)
【0021】上記数式において、C1R5=C2R6に
選択すると、次の数式が得られる。In the above equation, if C1R5 = C2R6, the following equation is obtained.
【0022】[0022]
【数5】 (Equation 5)
【0023】したがって、位相補償回路21を有する出力
電圧検出回路11の総合の開ループ伝達関数は、重ね合せ
の理により次の数式のようになる。Accordingly, the total open-loop transfer function of the output voltage detection circuit 11 having the phase compensation circuit 21 is given by the following equation, based on the principle of superposition.
【0024】[0024]
【数6】 (Equation 6)
【0025】ここで、反転器23の増幅度Aを次の数式7
のように設定すると、上記数式6の開ループ伝達関数
は、数式8のようになる。Here, the amplification A of the inverter 23 is calculated by the following equation (7).
, The open-loop transfer function of Equation 6 is as shown in Equation 8.
【0026】[0026]
【数7】 (Equation 7)
【0027】[0027]
【数8】 (Equation 8)
【0028】上記数式8では、前記数式2に示した零点
ωzを持つ位相進み要素となる伝達関数G2の項が、微
分回路22の伝達関数と反転器23の増幅度−Aとにより消
去されており、図3に示すように、出力電圧検出回路11
のゲイン−周波数特性は、周波数ωが高くなるにしたが
って、ゲイン線図が−20dB/decの割合で直線的
に下降傾斜するようになる。したがって、本実施例の場
合には、出力電圧検出回路11の零点ωzが消失すること
で、トランス1の二次側で発生したノイズが高周波領域
で遮断され、一次側への伝達が阻止される。また、この
出力電圧検出回路11は開ループ特性で高周波領域が減衰
しやすくなり、回路内でノイズを減少することが可能と
なる。In the above equation (8), the term of the transfer function G2 which is the phase lead element having the zero point ωz shown in the above equation (2) is eliminated by the transfer function of the differentiating circuit 22 and the amplification -A of the inverter 23. Therefore, as shown in FIG.
In the gain-frequency characteristic of (1), as the frequency ω increases, the gain diagram linearly decreases at a rate of −20 dB / dec. Therefore, in the case of the present embodiment, since the zero point ωz of the output voltage detection circuit 11 disappears, noise generated on the secondary side of the transformer 1 is cut off in a high frequency region, and transmission to the primary side is prevented. . In addition, the output voltage detection circuit 11 has an open-loop characteristic so that a high-frequency region is easily attenuated, and noise can be reduced in the circuit.
【0029】以上のように上記実施例によれば、請求項
1に対応して、トランジスタ2のスイッチングによりト
ランス1の一次巻線1Aに直流入力電圧Viを断続的に
印加し、トランス1の二次巻線1Bに誘起された電圧を
整流平滑して出力端子9,9A間に直流出力電圧Voを
出力するとともに、この直流出力電圧Voを安定化する
ための帰還ループとして、出力端子9,9A間に第1の
抵抗R4とフォトカプラ13とシャントレギュレータ10と
の直列回路を接続し、シャントレギュレータ10のリファ
レンスに直流出力電圧Voを分圧して印加する出力電圧
検出回路11を備えたスイッチング電源装置において、直
流出力電圧Voの微分値を反転して前記シャントレギュ
レータ10のリファレンスに印加する位相補償回路21を出
力電圧検出回路11に設けたものである。したがって、こ
の場合には、位相補償回路21を設けたことによって、零
点ωzを持つ出力電圧検出回路11の位相進み要素は打ち
消され、出力電圧検出回路11のゲインは周波数ωが高く
なるにしたがって直線的に減少するため、これによって
トランス1の二次側で発生したノイズを高周波領域で遮
断して、一次側への伝達を阻止することが可能となる。As described above, according to the above-described embodiment, the DC input voltage Vi is intermittently applied to the primary winding 1A of the transformer 1 by switching the transistor 2. The voltage induced in the secondary winding 1B is rectified and smoothed to output a DC output voltage Vo between the output terminals 9 and 9A, and the output terminals 9, 9A are used as a feedback loop for stabilizing the DC output voltage Vo. A switching power supply device including an output voltage detection circuit 11 for connecting a series circuit of a first resistor R4, a photocoupler 13 and a shunt regulator 10 therebetween, and dividing and applying a DC output voltage Vo to a reference of the shunt regulator 10 , A phase compensation circuit 21 for inverting the differential value of the DC output voltage Vo and applying the inverted value to the reference of the shunt regulator 10 is provided in the output voltage detection circuit 11. Those were. Therefore, in this case, the provision of the phase compensation circuit 21 cancels out the phase lead element of the output voltage detection circuit 11 having the zero point ωz, and the gain of the output voltage detection circuit 11 decreases linearly as the frequency ω increases. As a result, the noise generated on the secondary side of the transformer 1 can be cut off in the high-frequency region, thereby preventing transmission to the primary side.
【0030】また、本実施例では、請求項2に対応し
て、位相補償回路21を出力端子9,9A間に接続される
コンデンサC2と第2の抵抗R6との直列回路からなる
微分回路22と、この微分回路22を構成するコンデンサC
2と第2の抵抗R6との接続点とシャントレギュレータ
10のリファレンスとの間に接続される反転器23とにより
構成したものである。したがって、位相補償回路21はコ
ンデンサC2,第2の抵抗R6および反転器23からなる
僅か3点の部品で構成することができるため、この位相
補償回路21を付加するだけで、出力電圧検出回路11の零
点ωzを打ち消して、トランス1の一次側へのノイズの
伝達を簡単に阻止することができる、この場合、コンデ
ンサC2,第2の抵抗R6の値と、反転器23の増幅度−
Aを適宜選択することで、既存の電源装置に全く手を加
えることなく、出力電圧検出回路11の零点ωzを打ち消
ことが可能となる。In the present embodiment, the phase compensating circuit 21 is a differential circuit 22 composed of a series circuit of a capacitor C2 connected between the output terminals 9 and 9A and a second resistor R6. And a capacitor C constituting the differentiating circuit 22
Connection point between the second resistor R6 and the second resistor R6 and the shunt regulator
This is constituted by an inverter 23 connected between the reference and the reference 10. Therefore, since the phase compensation circuit 21 can be composed of only three components including the capacitor C2, the second resistor R6, and the inverter 23, the output voltage detection circuit 11 Of the transformer 1 can be easily prevented from transmitting the noise to the primary side of the transformer 1. In this case, the value of the capacitor C2 and the value of the second resistor R6 and the amplification degree of the inverter 23-
By appropriately selecting A, it is possible to cancel the zero point ωz of the output voltage detection circuit 11 without changing the existing power supply device at all.
【0031】なお、本実施例では、位相補償回路21によ
って出力電圧検出回路11の位相進み要素を打ち消すよう
に構成したが、位相補償回路21に代わり第1の抵抗R4
と発光ダイオード13との接続点にツェナーダイオードを
設け、このツェナーダイオードにより直流出力電圧Vo
の変動分ΔVoを吸収して、ノイズ成分を除去するよう
にしてもよい。また、実施例中に示したフォワード型コ
ンバータに限らず、フライバック型や他のプッシュプル
型などの多石式コンバータにも、本発明をそのまま適用
することができる。この場合、スイッチング素子はトラ
ンジスタ2に限らず、MOS型FETなどの各種スイッ
チング素子を用いてもよい。さらに、フォトカプラ13の
フォトトランジスタ13Bとパルス幅制御回路12との途中
に、抵抗およびコンデンサからなる積分回路を挿入接続
し、トランス1の一次側へのノイズの侵入をさらに抑制
するようにしてもよい。In this embodiment, the phase compensating circuit 21 is configured to cancel out the phase lead element of the output voltage detecting circuit 11. However, instead of the phase compensating circuit 21, the first resistor R4
A Zener diode is provided at a connection point between the light emitting diode 13 and the light emitting diode 13, and the DC output voltage Vo is
May be absorbed to remove the noise component. Further, the present invention is not limited to the forward type converter shown in the embodiment, but can be applied to a multi-fed type converter such as a flyback type or another push-pull type. In this case, the switching element is not limited to the transistor 2, and various switching elements such as a MOS FET may be used. Further, an integration circuit including a resistor and a capacitor is inserted and connected between the phototransistor 13B of the photocoupler 13 and the pulse width control circuit 12, so that the intrusion of noise into the primary side of the transformer 1 is further suppressed. Good.
【0032】なお、本発明は上記実施例に限定されるも
のではなく、本発明の要旨の範囲において種々の変形実
施が可能である。The present invention is not limited to the above embodiment, and various modifications can be made within the scope of the present invention.
【0033】[0033]
【発明の効果】請求項1のスイッチング電源装置は、ス
イッチング素子のスイッチングによりトランスの一次巻
線に直流入力電圧を断続的に印加し、前記トランスの二
次巻線に誘起された電圧を整流平滑して出力端子間に直
流出力電圧を出力するとともに、この直流出力電圧を安
定化するための帰還ループとして、前記出力端子間に第
1の抵抗とフォトカプラとシャントレギュレータとの直
列回路を接続し、前記シャントレギュレータのリファレ
ンスに直流出力電圧を分圧して印加する出力電圧検出回
路を備えたスイッチング電源装置において、前記直流出
力電圧の微分値を反転して前記シャントレギュレータの
リファレンスに印加する位相補償回路を前記出力電圧検
出回路に設けたものであり、トランスの二次側で発生す
るノイズを一次側に伝達させないようにすることができ
る。According to the first aspect of the present invention, a switching power supply device intermittently applies a DC input voltage to a primary winding of a transformer by switching a switching element, and rectifies and smoothes a voltage induced in a secondary winding of the transformer. To output a DC output voltage between output terminals, and as a feedback loop for stabilizing the DC output voltage, connect a series circuit of a first resistor, a photocoupler, and a shunt regulator between the output terminals. A switching power supply device having an output voltage detection circuit for dividing and applying a DC output voltage to a reference of the shunt regulator, wherein a phase compensation circuit for inverting a differential value of the DC output voltage and applying the derivative to the reference of the shunt regulator Is provided in the output voltage detection circuit, and noise generated on the secondary side of the transformer is It is possible not to transmit.
【0034】また、請求項2のスイッチング電源装置
は、前記位相補償回路を前記出力端子間に接続されるコ
ンデンサと第2の抵抗との直列回路からなる微分回路
と、この微分回路を構成する前記コンデンサと前記第2
の抵抗との接続点と前記シャントレギュレータのリファ
レンスとの間に接続される反転器とにより構成したもの
であり、既存の電源装置に全く手を加えることなく、簡
単な回路構成でトランスの二次側で発生するノイズを一
次側に伝達させないようにすることができる。In the switching power supply according to the present invention, the phase compensating circuit includes a differentiating circuit including a series circuit of a capacitor and a second resistor connected between the output terminals, and the differential circuit forming the differentiating circuit. Capacitor and the second
, And an inverter connected between the reference point of the shunt regulator and the reference of the shunt regulator. It is possible to prevent noise generated on the side from being transmitted to the primary side.
【図1】本発明の一実施例を示すスイッチング電源装置
の回路構成図である。FIG. 1 is a circuit configuration diagram of a switching power supply device showing one embodiment of the present invention.
【図2】同上要部の等価回路を示す回路構成図である。FIG. 2 is a circuit configuration diagram showing an equivalent circuit of a main part of the same.
【図3】同上ゲイン−周波数特性を示すグラフである。FIG. 3 is a graph showing a gain-frequency characteristic according to the first embodiment;
【図4】従来例におけるスイッチング電源装置の回路構
成図である。FIG. 4 is a circuit configuration diagram of a switching power supply device in a conventional example.
【図5】同上要部の等価回路を示す回路構成図である。FIG. 5 is a circuit configuration diagram showing an equivalent circuit of a main part of the above.
【図6】同上ゲイン−周波数特性を示すグラフである。FIG. 6 is a graph showing gain-frequency characteristics according to the first embodiment;
1 トランス 2 トランジスタ(スイッチング素子) 9,9A 出力端子 10 シャントレギュレータ 11 出力電圧検出回路 13 フォトカプラ 21 位相補償回路 22 微分回路 23 反転器 C2 コンデンサ R4 第1の抵抗 R6 第2の抵抗 Reference Signs List 1 transformer 2 transistor (switching element) 9, 9A output terminal 10 shunt regulator 11 output voltage detection circuit 13 photocoupler 21 phase compensation circuit 22 differentiator 23 inverter C2 capacitor R4 first resistor R6 second resistor
Claims (2)
トランスの一次巻線に直流入力電圧を断続的に印加し、
前記トランスの二次巻線に誘起された電圧を整流平滑し
て出力端子間に直流出力電圧を出力するとともに、この
直流出力電圧を安定化するための帰還ループとして、前
記出力端子間に第1の抵抗とフォトカプラとシャントレ
ギュレータとの直列回路を接続し、前記シャントレギュ
レータのリファレンスに直流出力電圧を分圧して印加す
る出力電圧検出回路を備えたスイッチング電源装置にお
いて、前記直流出力電圧の微分値を反転して前記シャン
トレギュレータのリファレンスに印加する位相補償回路
を前記出力電圧検出回路に設けたことを特徴とするスイ
ッチング電源装置。A DC input voltage is intermittently applied to a primary winding of a transformer by switching of a switching element.
A DC output voltage is output between output terminals by rectifying and smoothing the voltage induced in the secondary winding of the transformer, and a first loop is provided between the output terminals as a feedback loop for stabilizing the DC output voltage. A switching power supply device comprising an output voltage detection circuit for connecting a series circuit of a resistor, a photocoupler, and a shunt regulator, and dividing and applying a DC output voltage to a reference of the shunt regulator, wherein a differential value of the DC output voltage is provided. A switching power supply device, wherein a phase compensation circuit for inverting the voltage and applying the inverted voltage to the reference of the shunt regulator is provided in the output voltage detection circuit.
続されるコンデンサと第2の抵抗との直列回路からなる
微分回路と、この微分回路を構成する前記コンデンサと
前記第2の抵抗との接続点と前記シャントレギュレータ
のリファレンスとの間に接続される反転器とにより構成
することを特徴とする請求項1記載のスイッチング電源
装置。2. A differential circuit comprising a series circuit of a capacitor and a second resistor connected to the phase compensation circuit between the output terminals, and a differential circuit comprising the capacitor and the second resistor constituting the differential circuit. 2. The switching power supply according to claim 1, wherein the switching power supply comprises an inverter connected between a connection point and a reference of the shunt regulator.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11903694A JP3345866B2 (en) | 1994-05-31 | 1994-05-31 | Switching power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11903694A JP3345866B2 (en) | 1994-05-31 | 1994-05-31 | Switching power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07327363A JPH07327363A (en) | 1995-12-12 |
JP3345866B2 true JP3345866B2 (en) | 2002-11-18 |
Family
ID=14751379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11903694A Expired - Fee Related JP3345866B2 (en) | 1994-05-31 | 1994-05-31 | Switching power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3345866B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4370128B2 (en) * | 2003-07-23 | 2009-11-25 | パナソニック株式会社 | DC-DC converter |
CN106787651A (en) * | 2016-12-27 | 2017-05-31 | 广州金升阳科技有限公司 | Compensation circuit and compensation control circuit |
-
1994
- 1994-05-31 JP JP11903694A patent/JP3345866B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07327363A (en) | 1995-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6828762B2 (en) | Inductor current sensing in isolated switching regulators and related methods | |
US6023178A (en) | Pulse width control IC circuit and switching power supply unit | |
JPH07118918B2 (en) | DC / DC power supply | |
JPH05304771A (en) | Switching power supply device | |
JP3209249B2 (en) | Power supply | |
JP3345866B2 (en) | Switching power supply | |
JP2885099B2 (en) | Power control stabilization circuit | |
JP3303010B2 (en) | Error signal isolation circuit | |
JP3007934B2 (en) | Power factor improvement circuit | |
US5377093A (en) | Current sensing circuit of a switching mode power supply | |
US6449176B1 (en) | Switching power supply having an operational amplifier control circuit | |
JPH04261358A (en) | Switching power source | |
JPH09325825A (en) | Voltage smoothing circuit | |
JP3210185B2 (en) | DC / DC converter control circuit | |
JP3233266B2 (en) | Switching power supply | |
JP3088220B2 (en) | Switching power supply control circuit | |
JP3042171B2 (en) | Switching power supply | |
JP4374808B2 (en) | Switching power supply | |
JP3011053B2 (en) | Switching power supply | |
JP2004129340A (en) | Power supply and electronic component | |
JP2001178123A (en) | Stabilized dc power supply | |
JPH0880037A (en) | Switching power supply device | |
JP2692137B2 (en) | Switching power supply | |
JP2894954B2 (en) | Multi-output power supply | |
JPH0540712Y2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020805 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070906 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100906 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |