JP3336089B2 - Signal processing device - Google Patents

Signal processing device

Info

Publication number
JP3336089B2
JP3336089B2 JP25493293A JP25493293A JP3336089B2 JP 3336089 B2 JP3336089 B2 JP 3336089B2 JP 25493293 A JP25493293 A JP 25493293A JP 25493293 A JP25493293 A JP 25493293A JP 3336089 B2 JP3336089 B2 JP 3336089B2
Authority
JP
Japan
Prior art keywords
output signal
block
pass filter
grid
bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25493293A
Other languages
Japanese (ja)
Other versions
JPH0786840A (en
Inventor
厚 星合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Roland Corp
Original Assignee
Roland Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Roland Corp filed Critical Roland Corp
Priority to JP25493293A priority Critical patent/JP3336089B2/en
Publication of JPH0786840A publication Critical patent/JPH0786840A/en
Application granted granted Critical
Publication of JP3336089B2 publication Critical patent/JP3336089B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、信号処理装置に関し、
特に入力信号にエフェクトを付加するものに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal processing device,
Particularly, the present invention relates to a device for adding an effect to an input signal.

【0002】[0002]

【従来の技術】楽音信号に付加されるエフェクトには様
々なものがあり、例えばディストーションやオーバード
ライブがある。このディストーションやオーバードライ
ブのエフェクトをディジタル信号処理により得る場合、
クリップまたはテーブル変換による非線形処理と、ハイ
パスフィルタまたはローパスフィルタ処理とを組み合わ
せることが行われている。
2. Description of the Related Art There are various effects added to musical sound signals, such as distortion and overdrive. When this distortion or overdrive effect is obtained by digital signal processing,
A combination of non-linear processing based on clip or table conversion and high-pass filter or low-pass filter processing has been performed.

【0003】[0003]

【発明が解決しようとする課題】ところで、電気ギター
では、真空管式ギターアンプの音色が好まれる傾向があ
る。特に、過大入力を与えた場合の音色変化が特徴的で
ある。上述したような非線形処理とフィルタ処理との組
合せで得られる音色変化は、この真空管式ギターアンプ
へ過大入力を与えた場合の音色変化とは異なるものであ
り、演奏家が必ずしも満足するものではなかった。同様
に、ダイオードを用いたクリップ回路によってディスト
ーション効果と同様な効果を上記の処理の組合せで得よ
うとしても、演奏家が満足するものとはならない。
By the way, in electric guitars, the tone of a vacuum tube type guitar amplifier tends to be preferred. In particular, a timbre change when an excessive input is given is characteristic. The timbre change obtained by the combination of the non-linear processing and the filter processing as described above is different from the timbre change when an excessive input is given to this vacuum tube type guitar amplifier, and is not always satisfied by the performer. Was. Similarly, if a clip circuit using a diode is used to obtain an effect similar to the distortion effect by a combination of the above-described processes, the performer will not be satisfied.

【0004】[0004]

【課題を解決するための手段】本発明は、上記の問題点
を解決したもので、第1の発明は、入力信号の振幅値が
大きいほど大きな歪みが発生する非線型処理手段と、こ
の非線型処理手段の入力側に設けられ、周波数特性が変
更可能な高域通過フィルタ手段と、このフィルタ手段の
出力レベルに応じて、このフィルタ手段の周波数特性を
制御するフィルタ制御手段とを、具備している。
SUMMARY OF THE INVENTION The present invention has solved the above-mentioned problems, and a first aspect of the present invention is to reduce the amplitude of an input signal.
Non-linear processing means in which the larger the distortion, the greater the distortion
Provided on the input side of the non-linear processing means
Adjustable high-pass filter means and
Depending on the output level, the frequency characteristics of this filter
Filter control means for controlling.

【0005】第2の発明は、入力信号の振幅値が大きい
ほど大きな歪みが発生する非線型処理手段と、この非線
型処理手段の出力レベルを検出し、この検出結果に基づ
いて上記入力信号に付加するバイアスを変化させるバイ
アス変化手段とを、具備している。
According to a second aspect, the amplitude value of the input signal is large.
Non-linear processing means that generates a large amount of distortion,
The output level of the pattern processing means is detected, and based on this detection result,
To change the bias applied to the input signal.
Ass changing means.

【0006】[0006]

【作用】一般に真空管増幅器では、そのグリッドと基準
電位点との間に、抵抗器が接続されている。また、前段
の増幅器から入力信号をグリッドに供給する場合、直流
分を阻止するため、コンデンサを介して入力信号が供給
される。この抵抗器とコンデンサとが高域通過フィルタ
を構成している。そして、このような真空管増幅器にお
いてグリッドへのバイアス電圧を越えるような過大入力
信号をグリッドに供給すると、所定レベル(バイアス電
圧)より大きな入力信号の部分ではグリッド電流が流
れ、真空管のグリッド抵抗値が無限大から小さな値とな
り、真空管増幅器の出力信号は歪んだものとなる。以
下、このような真空管増幅器の動作をオーバードライブ
と称する。このようなオーバードライブのときのグリッ
ド抵抗は、上記抵抗器に並列に接続されているものであ
るので、上記高域通過フィルタの時定数が小さくなり、
高域通過フィルタの遮断周波数が高くなる。
Generally, a vacuum tube amplifier has a resistor connected between its grid and a reference potential point. When an input signal is supplied to the grid from the amplifier in the preceding stage, the input signal is supplied via a capacitor in order to prevent a DC component. The resistor and the capacitor constitute a high-pass filter. When an excessive input signal exceeding the bias voltage to the grid is supplied to the grid in such a vacuum tube amplifier, a grid current flows in a portion of the input signal larger than a predetermined level (bias voltage), and the grid resistance of the vacuum tube is reduced. From infinity to a small value, the output signal of the vacuum tube amplifier becomes distorted. Hereinafter, such an operation of the vacuum tube amplifier is referred to as overdrive. Since the grid resistance during such overdrive is connected in parallel to the resistor, the time constant of the high-pass filter is reduced,
The cutoff frequency of the high-pass filter increases.

【0007】第1の発明では、例えば、この状態をシミ
ュレーション可能とするためになされたもので、非線型
処理手段の入力側に高域通過フィルタ手段が設けられて
おり、その遮断周波数が可変できるように構成されてい
る。そして、この高域通過フィルタ手段の出力信号、即
ち、非線型処理手段への入力信号が所定値を超えると、
該入力信号レベルと該所定値との差に応じて、高域通過
フィルタの遮断周波数が高くなり、例えば真空管増幅器
での信号の増幅をシミュレーションできる。
[0007] In the first aspect of the present invention, for example, which has been made to this state enables the simulation, non-linear
High-pass filter means is provided on the input side of the processing means , and its cutoff frequency is variable. When the output signal of the high-pass filter means, that is, the input signal to the nonlinear processing means exceeds a predetermined value,
In accordance with the difference between the input signal level and the predetermined value, the cutoff frequency of the high-pass filter increases, and for example, it is possible to simulate signal amplification in a vacuum tube amplifier.

【0008】また、真空管式電力増幅器では、過大入力
によってオーバードライブすると、電源電圧の降下によ
ってバイアス点が変動し、クロスオーバー歪が発生す
る。
In a vacuum tube power amplifier, when overdriving due to excessive input, the bias point fluctuates due to a drop in power supply voltage, and crossover distortion occurs.

【0009】第2の発明では、この状態をシミュレーシ
ョンするために、非線型処理手段の出力信号のレベル変
化が大きくなるほど、この非線型処理手段の入力側のバ
イアスを深くするバイアス変化手段が設けてある。
[0009] In the second invention, in order to simulate this condition, the greater the level change of the output signal of the non-linear processing means, the bias changing means for deep bias on the input side of the nonlinear processing means is provided is there.

【0010】また、第1の発明では、ダイオードクリッ
プ回路もシミュレーションすることができる。
In the first invention, the diode clip is provided.
The loop circuit can also be simulated.

【0011】[0011]

【実施例】本発明の第1の実施例を図1乃至図4によっ
て示す。この実施例を図4に示すような三極真空管式B
級プッシュプル増幅器を、DSP(デジタル信号処理装
置)を使用して、シミュレーションするものである。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention is shown in FIGS. In this embodiment, a triode vacuum tube type B as shown in FIG.
A class push-pull amplifier is simulated using a DSP (digital signal processor).

【0012】図4のB級プッシュプル増幅器では、初段
の三極真空管2からなる位相反転段4によって、入力端
子6に供給された信号の位相を反転させた位相反転信号
が真空管2のプレートから、位相を反転させていない位
相非反転信号がカソードから、それぞれ出力される。な
お、6、8は、真空管2のカソード抵抗器、負荷抵抗器
である。
In the class B push-pull amplifier shown in FIG. 4, a phase inversion signal obtained by inverting the phase of the signal supplied to the input terminal 6 by the phase inversion stage 4 comprising the first-stage triode vacuum tube 2 is transmitted from the plate of the vacuum tube 2 , A non-inverted phase signal whose phase is not inverted is output from the cathode. Reference numerals 6 and 8 are a cathode resistor and a load resistor of the vacuum tube 2.

【0013】位相反転段4からの位相反転信号は、直流
阻止コンデンサ10を介して駆動段11の三極真空管1
2のグリッドに供給される。同様に位相非反転信号は、
直流阻止コンデンサ14を介して駆動段11の三極真空
管16のグリッドに供給される。18、20は、真空管
12、16のグリッド抵抗器、22、24及び23、2
5は同カソード抵抗器及びバイパスコンデンサ、、2
6、28は同負荷抵抗器である。なお、グリッド抵抗器
18、20、カソード抵抗器22、24の値は、駆動段
がB級プッシュプル増幅器として動作するように選択さ
れている。
The phase inversion signal from the phase inversion stage 4 is passed through a DC blocking capacitor 10 to the triode vacuum tube 1 of the driving stage 11.
2 grids. Similarly, the non-inverted phase signal is
It is supplied to the grid of the triode vacuum tube 16 of the drive stage 11 via the DC blocking capacitor 14. Reference numerals 18 and 20 denote grid resistors of the vacuum tubes 12 and 16, 22, 24 and 23,
5 is the same cathode resistor and bypass capacitor, 2
6, 28 are the same load resistors. The values of the grid resistors 18 and 20 and the cathode resistors 22 and 24 are selected so that the driving stage operates as a class B push-pull amplifier.

【0014】駆動段11の真空管12において、コンデ
ンサ10を介して入力された信号によってグリッド電圧
が変化し、このグリッド電圧の変化が、プレート電流の
変化、即ち出力信号となる。この出力信号は、直流阻止
コンデンサ30を介して出力段31の三極真空管32の
グリッドに供給されている。同様に、駆動段11の真空
管16からの出力信号は、直流阻止コンデンサ34を介
して出力段31の三極真空管36のグリッドに供給され
ている。これによって、真空管12と同様に、真空管3
2、36のプレート電流が変化し、出力信号として取り
出される。38、40は、真空管32、36のグリッド
抵抗器、42、44及び43、45は、同カソード抵抗
器及びバイパスコンデンサである。グリッド抵抗器3
8、40、カソード抵抗器42、44の値は、出力段3
1がB級プッシュプル増幅器として動作するように選択
されている。
In the vacuum tube 12 of the driving stage 11, the grid voltage changes according to the signal input through the capacitor 10, and the change in the grid voltage becomes the change in the plate current, that is, the output signal. This output signal is supplied to the grid of the triode vacuum tube 32 of the output stage 31 via the DC blocking capacitor 30. Similarly, an output signal from the vacuum tube 16 of the driving stage 11 is supplied to the grid of the triode vacuum tube 36 of the output stage 31 via the DC blocking capacitor 34. As a result, the vacuum tube 3
The plate currents 2 and 36 change and are taken out as output signals. 38 and 40 are grid resistors of the vacuum tubes 32 and 36, and 42, 44 and 43 and 45 are the cathode resistors and bypass capacitors. Grid resistor 3
8, 40 and the values of the cathode resistors 42, 44
1 is selected to operate as a class B push-pull amplifier.

【0015】真空管32、36の出力信号は、出力トラ
ンス46の一次側に入力され、二次側からスピーカ(図
示せず)に供給されている。各真空管2、12、16に
は、負荷抵抗器8、26、28及び電圧降下抵抗器57
を介して+Bの直流電圧が印加され、真空管32、36
には、出力トランス46の一次側を介して+Bの直流電
圧が印加されている。この+Bの直流電圧は、交流電源
48からの交流電圧を変圧器50によって変圧し、整流
ダイオード52、54によって整流した後、抵抗器5
6、コンデンサ58、60からなる平滑回路62によっ
て平滑することによって、得ている。
The output signals of the vacuum tubes 32 and 36 are input to the primary side of an output transformer 46, and are supplied from the secondary side to a speaker (not shown). Each of the vacuum tubes 2, 12, 16 includes a load resistor 8, 26, 28 and a voltage drop resistor 57.
And a DC voltage of + B is applied through the vacuum tubes 32 and 36
, A + B DC voltage is applied through the primary side of the output transformer 46. The + B DC voltage is obtained by transforming an AC voltage from an AC power supply 48 by a transformer 50 and rectifying the AC voltage by rectifier diodes 52 and 54,
6. Smoothing is performed by a smoothing circuit 62 including capacitors 58 and 60.

【0016】駆動段11において、直流阻止コンデンサ
10、グリッド抵抗器18によってハイパスフィルタが
構成されており、位相反転段4から入力される信号が小
レベルの状態(通常の増幅動作)では、真空管12のグ
リッド抵抗器は大きな値であるので、このハイパスフィ
ルタの時定数は、コンデンサ10、抵抗器18の値によ
って定まるが、グリッドに通常の増幅動作を越える大振
幅の信号が入力されることにより、グリッド電流が流
れ、グリッド抵抗が小さくなると、これがグリッド抵抗
器18に並列に接続され、時定数が小さくなり、ハイパ
スフィルタの遮断周波数が小さくなる。また、以上のよ
うに時定数が、入力信号の振幅の中心に対して非対称に
変化すると、結果的にコンデンサ10に直流成分が蓄積
され、この蓄積電荷による真空管12のグリッドバイア
スが深くなる現象も発生する。
In the driving stage 11, the DC blocking capacitor 10 and the grid resistor 18 constitute a high-pass filter. When the signal input from the phase inversion stage 4 is at a low level (normal amplification operation), the vacuum tube 12 Is a large value, the time constant of this high-pass filter is determined by the values of the capacitor 10 and the resistor 18, but when a large amplitude signal exceeding the normal amplification operation is input to the grid, When the grid current flows and the grid resistance is reduced, it is connected in parallel with the grid resistor 18, the time constant is reduced, and the cutoff frequency of the high-pass filter is reduced. Further, as described above, when the time constant changes asymmetrically with respect to the center of the amplitude of the input signal, a DC component is eventually accumulated in the capacitor 10, and the grid bias of the vacuum tube 12 due to the accumulated charge is deepened. appear.

【0017】このようなハイパスフィルタの遮断周波数
の変動及びバイアスの変化は、他の真空管16、32、
36によっても同様に生じる。
Such a change in the cutoff frequency of the high-pass filter and a change in the bias are caused by the other vacuum tubes 16, 32,
36 also causes the same.

【0018】また、出力段31において、過大入力によ
り出力信号がオーバードライブすると、電源電圧が降下
し、バイアスが深くなり、その結果、クロスオーバー歪
が発生する。
In the output stage 31, when the output signal is overdriven due to excessive input, the power supply voltage drops and the bias becomes deep, and as a result, crossover distortion occurs.

【0019】このようなB級プッシュプル増幅器の動作
をDSPによってシミュレーションするために、DSP
が実現する手段をブロック化して示すと、図1のように
なる。即ち、位相反転段4に対応する位相反転ブロック
4a、駆動段11に対応する駆動ブロック11a、出力
段31に対応する出力ブロック31aが設けられてい
る。
In order to simulate the operation of such a class B push-pull amplifier using a DSP, the DSP
FIG. 1 is a block diagram showing the means for realizing the above. That is, a phase inversion block 4a corresponding to the phase inversion stage 4, a drive block 11a corresponding to the drive stage 11, and an output block 31a corresponding to the output stage 31 are provided.

【0020】位相反転ブロック4aは、入力信号を2つ
に分岐させ、分岐出力の一方をそのまま、即ち位相非反
転の状態で駆動ブロック11aに供給し、分岐出力の他
方を位相反転回路64に供給し、位相を反転させて、駆
動ブロック11aに供給する。
The phase inversion block 4a branches the input signal into two, supplies one of the branch outputs to the drive block 11a as it is, that is, in a state of non-phase inversion, and supplies the other of the branch outputs to the phase inversion circuit 64. Then, the phase is inverted and supplied to the drive block 11a.

【0021】駆動段11aは、位相非反転信号に応じ
て、真空管16のグリッド電流をシミュレートした出力
信号を発生するIgブロック66と、入力信号であるグ
リッド電圧と、そのグリッド電圧に対する真空管16の
プレート電流をシミュレーションした出力信号(実際は
負荷抵抗を介して電圧に変換された出力信号)を発生す
るIp/Egブロック68を有している。同様に、位相
反転信号に対しても、真空管12のグリッド電流をシミ
ュレートするIgブロック70と、同プレート電流をシ
ミュレートするIp/Egブロック72が設けられてい
る。
The driving stage 11a includes an Ig block 66 for generating an output signal simulating a grid current of the vacuum tube 16 in response to the phase non-inverted signal, a grid voltage as an input signal, and a voltage of the vacuum tube 16 corresponding to the grid voltage. It has an Ip / Eg block 68 for generating an output signal simulating the plate current (actually, an output signal converted into a voltage via a load resistor). Similarly, for the phase inversion signal, an Ig block 70 for simulating the grid current of the vacuum tube 12 and an Ip / Eg block 72 for simulating the plate current are provided.

【0022】Igブロック66、70は共に同一の構成
であり、図4における直流阻止コンデンサ10、14及
びグリッド抵抗器18、20によって構成されたハイパ
スフィルタをシミュレートするものである。これらIg
ブロックの詳細な構成を図2に示す。
The Ig blocks 66 and 70 have the same configuration, and simulate a high-pass filter constituted by the DC blocking capacitors 10 and 14 and the grid resistors 18 and 20 in FIG. These Ig
FIG. 2 shows a detailed configuration of the block.

【0023】位相非反転信号または位相反転信号xは、
加算器74に供給され、この加算器74の出力信号y
は、Igブロック66、70の出力信号としてIp/E
gブロック68、72に供給される。さらに、この加算
器74の出力信号は、さらに乗算器76において、後述
する制御ブロック78から供給される係数Kと乗算さ
れ、その乗算出力は加算器80に供給される。この加算
器80の出力信号は、遅延回路82において1サンプル
遅延され、その遅延出力は、加算器80、74に供給さ
れている。
The phase non-inversion signal or the phase inversion signal x is
The output signal y of the adder 74 is supplied to the adder 74.
Are Ip / E as output signals of the Ig blocks 66 and 70.
g blocks 68 and 72 are supplied. Further, the output signal of the adder 74 is further multiplied by a coefficient K supplied from a control block 78 described later in a multiplier 76, and the multiplied output is supplied to an adder 80. The output signal of the adder 80 is delayed by one sample in a delay circuit 82, and the delayed output is supplied to adders 80 and 74.

【0024】この回路における伝達関数y/xは、数1
で表される。
The transfer function y / x in this circuit is given by
It is represented by

【数1】 y/x=(1−Z-1)/〔1−(1−K)Z-1〕 この伝達関数から、このIgブロック66、70の加算
器74、乗算器76、加算器80、遅延回路82がハイ
パスフィルタ83として動作することが判る。そして、
Kの値を大きくすればする程、遮断周波数が高くなる。
Y / x = (1−Z −1 ) / [1− (1−K) Z −1 ] From this transfer function, the adder 74, the multiplier 76, and the adder of the Ig blocks 66 and 70 are obtained. 80, it can be seen that the delay circuit 82 operates as the high-pass filter 83. And
The larger the value of K, the higher the cutoff frequency.

【0025】Igブロック66、70の出力信号のレベ
ルが大きくなる(真空管12、16のグリッド電圧が大
きくなったのに相当する)と、上記Kの値を大きくする
ために、制御ブロック78が設けられている。制御ブロ
ック78は、比較器90を備えており、出力信号yと基
準値Vとを比較して、選択装置92を制御している。そ
の動作は、出力信号yが基準値Vより小さいとき、選択
装置92は0を選択し、出力信号yが基準値Vよりも大
きいとき、選択装置92は乗算器86の出力を選択する
ようになされている。従って、出力信号yが基準値Vよ
り小さいとき、加算器88でのK0+0の加算結果を係
数Kとして乗算器76に供給している。また、出力信号
yが基準値Vより大きいとき、このIgブロック66、
70の出力信号に相当する加算器74の出力信号yと基
準値vとの差を加算器84によって求め、その差に係数
K1・Cを乗算器86によって乗算し、この乗算値に基
準値K0を加算器88によって加算し、この加算値をK
として乗算器76に供給している。なお、Vは真空管1
2、16においてグリッド電流が流れ始めるグリッド電
圧、Cは適当な定数で、例えば16である。K1は、グ
リッド電流が流れたときのグリッド抵抗値を表す定数で
ある。
When the level of the output signal from the Ig blocks 66 and 70 increases (corresponding to an increase in the grid voltage of the vacuum tubes 12 and 16), a control block 78 is provided to increase the value of K. Have been. The control block 78 includes a comparator 90, and controls the selection device 92 by comparing the output signal y with the reference value V. The operation is such that the selector 92 selects 0 when the output signal y is smaller than the reference value V, and selects the output of the multiplier 86 when the output signal y is larger than the reference value V. It has been done. Therefore, when the output signal y is smaller than the reference value V, the result of addition of K0 + 0 in the adder 88 is supplied to the multiplier 76 as the coefficient K. When the output signal y is larger than the reference value V, the Ig block 66,
The difference between the output signal y of the adder 74 corresponding to the output signal 70 and the reference value v is obtained by the adder 84, the difference is multiplied by a coefficient K1 · C by a multiplier 86, and the multiplied value is multiplied by the reference value K0. Is added by an adder 88, and the added value is K
Is supplied to the multiplier 76. V is the vacuum tube 1
The grid voltage C at which the grid current starts to flow at 2 and 16 is an appropriate constant, for example, 16. K1 is a constant representing a grid resistance value when a grid current flows.

【0026】上記のように制御ブロック78が構成され
ているので、出力信号yが基準値Vより大きいときのK
は、数2によって表される。
Since the control block 78 is configured as described above, when the output signal y is larger than the reference value V, K
Is represented by Equation 2.

【数2】K=K0+K1*C*(y−V) 従って、Igブロック66、70の出力信号yがV以下
の場合には、KとしてK0が供給され、遮断周波数はK
0に応じたものとなるが、出力信号yがVよりも大きく
なると、(y−V)に比例してK0よりも大きくなった
Kが供給され、Igブロック66、70の遮断周波数が
高くなる。また、以上のような処理をすることは、ハイ
パスフィルタ83の係数Kの値を入力信号の振幅の中心
に対して非対称の変化をさせることになり、結果的に図
4において説明したコンデンサ10、14への電荷の蓄
積によるバイアス点の変化もシミュレートすることにな
る。なお、加算器74から出力信号yが供給されるごと
に、前述の演算処理に従って演算を行ってもよいが、各
yの値に応じたKの値を予めテーブルに記憶させてお
き、yが入力されるごとに、そのyに応じたKの値を出
力するようにしてもよい。
K = K0 + K1 * C * (y-V) Therefore, when the output signal y of the Ig blocks 66 and 70 is V or less, K0 is supplied as K, and the cutoff frequency is K
However, when the output signal y becomes larger than V, K which is larger than K0 is supplied in proportion to (y−V), and the cutoff frequency of the Ig blocks 66 and 70 becomes higher. . Further, performing the above processing causes the value of the coefficient K of the high-pass filter 83 to change asymmetrically with respect to the center of the amplitude of the input signal, and as a result, the capacitor 10 described in FIG. It will also simulate the change in bias point due to the accumulation of charge on. In addition, every time the output signal y is supplied from the adder 74, the calculation may be performed in accordance with the above-described calculation process. However, the value of K corresponding to each value of y is stored in a table in advance, and Every time it is input, the value of K corresponding to the y may be output.

【0027】これらIgブロック66、70からのグリ
ッド電流をシミュレートした出力信号が、Ip/Egブ
ロック68、72に供給され、Ip/Egブロック6
8、72は、入力されたグリッド電圧Egから真空管1
2、16のプレート電流に相当する出力信号を発生す
る。この出力信号は、例えば数3に示すような3次関数
によって表され、Igブロック66、70からの出力信
号が、大きな値の場合、クリップした状態の出力信号を
生じる。
Output signals obtained by simulating the grid currents from the Ig blocks 66 and 70 are supplied to Ip / Eg blocks 68 and 72, and are output from the Ip / Eg blocks 6 and 72.
8, 72 are the vacuum tubes 1 based on the input grid voltage Eg.
An output signal corresponding to 2, 16 plate currents is generated. This output signal is represented by, for example, a cubic function as shown in Expression 3, and when the output signal from the Ig blocks 66 and 70 has a large value, a clipped output signal is generated.

【数3】 f(X)=2*{(〔−1/7〕*X+〔1/14〕*X+〔4/7〕}*X なお、XはIgブロック66、70からの出力信号であ
る。Ip/Egブロック68、72としては、Igブロ
ック66、70から出力信号が供給されるごとに、数3
に従って演算を行うものを使用することもできるし、予
め各Xの値に応じたf(X)の値をテーブルとして記憶
させておき、Xの値に対応したf(X)を読みだすよう
にしてもよい。
F (X) = 2 * {([-1/7] * X + [1/14] * X + [4/7]} * X where X is an output signal from the Ig blocks 66 and 70. Each of the Ip / Eg blocks 68 and 72 is given by the following equation (3) every time an output signal is supplied from the Ig blocks 66 and 70.
It is also possible to use one that performs an operation in accordance with the following equation. Alternatively, a value of f (X) corresponding to each value of X is stored in advance as a table, and f (X) corresponding to the value of X is read out. You may.

【0028】これらIp/Egブロック68、72から
の出力信号は、それぞれ出力ブロック31aのIgブロ
ック90、92に供給される。これらIgブロック9
0、92は、図4の直流阻止コンデンサ30、34、グ
リッド抵抗器38、40からなるハイパスフィルタをシ
ミュレートしたもので、駆動ブロック11aのIgブロ
ック66、70と同一の構成で、パラメータが多少異な
るものである。これらIgブロック90、92の出力信
号は、後述するようにして加算器94、96によってバ
イアスの変化を加えられた後、Ip/Egブロック9
8、100に供給される。これらIp/Egブロック9
8、100も、駆動ブロック11aのIp/Egブロッ
ク68、72と同一の構成で、パラメータと、グリッド
電圧対プレート電流の変換特性が多少異なるものであ
る。これらIp/Egブロック98、100の出力信号
は、加算器102によって加算され、出力される。な
お、上記IgブロックやIg/Egブロックのパラメー
タやグリッド電圧対プレート電流の変換特性の違いは、
シミュレーションしようとするコンデンサや抵抗の値、
及び真空管の特性の違いにより生じるものである。
Output signals from the Ip / Eg blocks 68 and 72 are supplied to Ig blocks 90 and 92 of the output block 31a, respectively. These Ig blocks 9
Numerals 0 and 92 simulate a high-pass filter including the DC blocking capacitors 30 and 34 and the grid resistors 38 and 40 in FIG. 4, and have the same configuration as the Ig blocks 66 and 70 of the drive block 11a, and have some parameters. Are different. The output signals of these Ig blocks 90 and 92 are subjected to a change in the bias by adders 94 and 96 as described later, and then are applied to the Ip / Eg block 9.
8, 100. These Ip / Eg blocks 9
8 and 100 have the same configuration as the Ip / Eg blocks 68 and 72 of the drive block 11a, but have slightly different parameters and grid voltage to plate current conversion characteristics. The output signals of these Ip / Eg blocks 98 and 100 are added by an adder 102 and output. The difference between the parameters of the Ig block and the Ig / Eg block and the conversion characteristics of the grid voltage to the plate current is as follows.
The values of the capacitors and resistors to be simulated,
This is caused by the difference between the characteristics of the vacuum tube and the vacuum tube.

【0029】また、加算器102の出力信号は、Ip/
Egブロック98、100のバイアスを変化させるため
に、レベル検出部104に供給される。このレベル検出
部104は、例えば図3に示すように、絶対値回路10
6を有し、加算器102の出力信号の絶対値を検出す
る。この絶対値は、ローパスフィルタ108に供給され
る。このローパスフィルタ108は、遮断周波数が例え
ば0.2Hzと非常に低いもので、図4において出力段
31からの出力信号がオーバードライブ状態になったと
きに生じた電源電圧+Bの電圧降下が平滑回路62の影
響を受けて、緩やかに生じるのをシミュレートするため
に設けられている。このローパスフィルタ108の出力
信号が、レベル検出部104の出力信号として出力され
る。なお、絶対値回路106に代えて、自乗回路を使用
することもできる。また、レベル検出部104において
検出されたレベルの変化(エンベロープ)特性を適当
(例えば自乗特性)に変換するため、テーブルや演算等
による変換手段を設けてもよい。
The output signal of the adder 102 is Ip /
In order to change the bias of the Eg blocks 98 and 100, it is supplied to the level detection unit 104. The level detector 104 includes, for example, as shown in FIG.
6 to detect the absolute value of the output signal of the adder 102. This absolute value is supplied to the low-pass filter 108. This low-pass filter 108 has a very low cut-off frequency of, for example, 0.2 Hz, and suppresses the voltage drop of the power supply voltage + B generated when the output signal from the output stage 31 enters an overdrive state in FIG. It is provided in order to simulate gradual occurrence under the influence of 62. The output signal of the low-pass filter 108 is output as an output signal of the level detector 104. Note that a square circuit may be used instead of the absolute value circuit 106. Further, in order to convert a change (envelope) characteristic of the level detected by the level detection unit 104 into an appropriate (for example, a square characteristic), a conversion unit such as a table or a calculation may be provided.

【0030】このレベル検出部104の出力信号は、乗
算器110によって適当な定数が乗算された後、加算器
112に供給され、ここで予め定めた標準バイアスと加
算され、加算器94、96に供給される。従って、レベ
ル検出部104で検出されたレベルが大きくなると、加
算器94、96に供給されるバイアスも大きくなり、バ
イアスが深くかかった状態がシミュレートされる。この
ようにしてB級プッシュプル増幅器の出力信号をシミュ
レートすることができる。
The output signal of the level detector 104 is multiplied by an appropriate constant by a multiplier 110, and then supplied to an adder 112 where it is added to a predetermined standard bias. Supplied. Therefore, when the level detected by the level detection unit 104 increases, the bias supplied to the adders 94 and 96 also increases, simulating a state where the bias is deeply applied. Thus, the output signal of the class B push-pull amplifier can be simulated.

【0031】上記の実施例では、駆動ブロック11aも
B級プッシュプルとしてシミュレートしたが、例えばA
級、またはAB級の駆動段としてシミュレートすること
もできる。但し、その場合には、A級またはAB級に応
じて数3を変更する必要がある。また、上記の実施例で
は、駆動ブロック11aにおいては、出力信号のオーバ
ードライブ状態による電源電圧の降下によるバイアス点
の変動をシミュレートしていないが、これは、図4のバ
イパスコンデンサ59によって電源電圧の降下の影響が
駆動段11まであまり及ぼさないこと等、駆動ブロック
11aにおいて、このバイアスの変動の影響が少ないか
らであるが、より精度よくシミュレートする場合には、
出力ブロック31aと同様にしてバイアス点の変動をシ
ミュレートしてもよい。
In the above embodiment, the drive block 11a was also simulated as a class B push-pull.
It can also be simulated as a class or AB class drive stage. However, in that case, it is necessary to change Equation 3 according to the class A or the class AB. Further, in the above embodiment, the drive block 11a does not simulate the fluctuation of the bias point due to the drop of the power supply voltage due to the overdrive state of the output signal. This is because the influence of the fluctuation of the bias is small in the drive block 11a such that the influence of the drop does not affect the drive stage 11 very much.
The variation of the bias point may be simulated similarly to the output block 31a.

【0032】上記の実施例は、本発明をB級プッシュプ
ル増幅器に実施したものであるが、A級のシングル増幅
器に実施することもできる。この場合、例えば図1にお
けるIgブロック90及びIp/Egブロック98のみ
を設ければよい。但し、この場合、Ip/Egブロック
82において使用する数3は、A級増幅器に応じたもの
に変更する必要がある。また、A級においても、クリッ
プされた出力信号に基づく電圧降下もシミュレートする
場合には、Igブロック90及びIp/Egブロック9
8に加えて、レベル検出部104、乗算器110、加算
器112、加算器94を追加すればよい。
In the above embodiment, the present invention is applied to a class B push-pull amplifier. However, the present invention can be applied to a class A single amplifier. In this case, for example, only the Ig block 90 and the Ip / Eg block 98 in FIG. 1 may be provided. However, in this case, Equation 3 used in the Ip / Eg block 82 needs to be changed to one according to the class A amplifier. Also in the class A, when simulating the voltage drop based on the clipped output signal, the Ig block 90 and the Ip / Eg block 9 are used.
In addition to 8, the level detector 104, the multiplier 110, the adder 112, and the adder 94 may be added.

【0033】第2の実施例を図5に示す。この実施例
は、図5(b)に示すようにダイオード114、116
を逆並列に接続したダイオードクリップ回路118の前
段に直流阻止コンデンサ120と抵抗器122によって
構成されたハイパスフィルタ124を設けた構成をシミ
ュレートするものである。図5(b)の回路において、
ダイオード114または116が導通していない状態で
は、ダイオード114、116の抵抗値は無限大である
ので、ハイパスフィルタ124の時定数は、コンデンサ
120、抵抗器122の値によって決定される。しか
し、入力信号が供給されて、ダイオード114または1
16が導通すると、ダイオード114または116の抵
抗値が無限大から低下し、ハイパスフィルタ124の時
定数は小さくなり、遮断周波数が高くなる。
FIG. 5 shows a second embodiment . This embodiment uses diodes 114 and 116 as shown in FIG.
Are simulated in a configuration in which a high-pass filter 124 composed of a DC blocking capacitor 120 and a resistor 122 is provided in the preceding stage of a diode clip circuit 118 connected in anti-parallel. In the circuit of FIG.
When the diode 114 or 116 is not conducting, the resistance value of the diode 114 or 116 is infinite. Therefore, the time constant of the high-pass filter 124 is determined by the value of the capacitor 120 and the resistor 122. However, when an input signal is provided, the diode 114 or 1
When 16 conducts, the resistance value of the diode 114 or 116 decreases from infinity, the time constant of the high-pass filter 124 decreases, and the cutoff frequency increases.

【0034】この状態をシミュレートするために、図5
(a)に示すようにハイパスフィルタブロック126と
ダイオードクリップブロック128とが設けられてい
る。そして、このダイオードクリップブロック128の
出力信号が制御ブロック130に供給され、この制御ブ
ロック130がハイパスフィルタ126の時定数を変化
させる。
To simulate this state, FIG.
As shown in (a), a high-pass filter block 126 and a diode clip block 128 are provided. The output signal of the diode clip block 128 is supplied to the control block 130, and the control block 130 changes the time constant of the high-pass filter 126.

【0035】ハイパスフィルタ126としては、図2に
示すハイパスフィルタ83と同一構成のものを、制御ブ
ロック130としては、制御ブロック78と同一の構成
のものをそれぞれ使用することができる。但し、数3に
おける各定数K0、C、K1等は適宜変更する必要があ
る。また、ダイオードクリップブロック128は、予め
定めた正負の閾値レベル+L、−Lの間のレベルの入力
信号が供給されている間には、入力信号をそのまま出力
し、+Lより大きいレベルの入力信号が供給されるた場
合、+Lを出力し、−Lよりも小さなレベルの入力信号
が供給された場合、−Lを出力するように構成したテー
ブルによって、実現することができる。なお、図2によ
ると、図5(a)の実施例の場合、制御ブロック130
の入力は、ハイパスフィルタ126の出力信号を入力す
ることになるが、破線で示したように、ダイオードクリ
ップブロック128の出力信号を入力するようにしても
よい。また、場合によっては、ハイパスフィルタ124
の抵抗器122が省略されたものをシミュレートするこ
ともあるが、その場合はダイオードクリップ回路118
の後段に接続されるものの入力インピーダンスを抵抗器
122の代わりとしてシミュレートすればよい。さら
に、以上説明では、2本のダイオードを逆向きの並列接
続したものをシミュレートしているが、ダイオードクリ
ップブロックのテーブルを代えたり、制御ブロック13
0の閾値レベルを正だけと変更することにより1本のダ
イオードも容易にシミュレートできる。
The high-pass filter 126 may have the same configuration as the high-pass filter 83 shown in FIG. 2, and the control block 130 may have the same configuration as the control block 78. However, the constants K0, C, K1, etc. in Equation 3 need to be changed as appropriate. Further, the diode clip block 128 outputs the input signal as it is while the input signal having a level between the predetermined positive and negative threshold levels + L and -L is supplied, and the input signal having a level larger than + L is supplied. This can be realized by a table configured to output + L when supplied and to output -L when an input signal having a level smaller than -L is supplied. According to FIG. 2, in the case of the embodiment of FIG.
Input the input signal of the high-pass filter 126, but may input the output signal of the diode clip block 128 as shown by the broken line. In some cases, the high-pass filter 124
May be simulated in which the resistor 122 is omitted, in which case the diode clipping circuit 118
May be simulated instead of the resistor 122 although the input impedance is connected to the subsequent stage. Further, in the above description, the simulation in which two diodes are connected in parallel in opposite directions is simulated, but the table of the diode clip block is changed or the control block 13 is changed.
By changing the threshold level of 0 to only positive, one diode can be easily simulated.

【0036】[0036]

【発明の効果】以上のように、本第1の発明によれば、
入力信号が大きいほど大きな歪みを発生する非線型処理
手段の入力側に、遮断周波数を可変することができる高
域通フィルタ手段を設け、例えば、この高域通過フィル
タ手段の出力信号レベルが大きくなるに連れて上記遮断
周波数を高くするように制御しているので、例えば真空
管増幅器の入力側やダイオードクリップ回路に直流阻止
コンデンサや抵抗器によって構成されたハイパスフィル
タの遮断周波数が、グリッド電流やダイオード電流の変
化に従って変化する状態をシミュレートすることがで
き、真空管増幅器やダイオードクリップ回路の動作を正
確にシミュレーションすることができる。
As described above, according to the first aspect of the present invention,
On the input side of the non-linear processing means that generates a larger distortion as the input signal increases, high-pass filter means capable of varying the cutoff frequency is provided. For example, the output signal level of the high-pass filter means increases. The cut-off frequency of the high-pass filter formed by a DC blocking capacitor or a resistor on the input side of a vacuum tube amplifier or a diode clipping circuit is controlled by the grid current or the diode current. Can be simulated, and the operation of the vacuum tube amplifier and the diode clipping circuit can be accurately simulated.

【0037】また、本第2の発明によれば、入力信号が
大きいほど大きい歪みが発生する非線型処理手段の出力
信号のレベルが大きくなるに連れて、この非線型処理手
のバイアスを深くしているので、真空管増幅器におい
て、出力信号がオーバードライブした状態における電源
電圧の変動によるバイアスの変動をシミュレーションす
ることができ、真空管増幅器の動作を正確にシミュレー
ションすることができる。
Further, according to the second invention, as the level of the output signal of the nonlinear processing means large distortion as the input signal is large is generated increases, the non-linear processing hand
Since the bias of the stage is made deeper, it is possible to simulate the fluctuation of the bias due to the fluctuation of the power supply voltage when the output signal is overdriven in the vacuum tube amplifier, and it is possible to accurately simulate the operation of the vacuum tube amplifier.

【0038】[0038]

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による信号処理装置の第1の実施例のブ
ロック図である。
FIG. 1 is a block diagram of a first embodiment of a signal processing device according to the present invention.

【図2】同第1の実施例のIgブロック66または70
の詳細なブロック図である。
FIG. 2 is an Ig block 66 or 70 of the first embodiment.
It is a detailed block diagram of.

【図3】同第1の実施例のレベル検出部104の詳細な
ブロック図である。
FIG. 3 is a detailed block diagram of a level detection unit 104 according to the first embodiment.

【図4】同第1の実施例によってシミュレートするB級
プッシュプル増幅器の回路図である。
FIG. 4 is a circuit diagram of a class B push-pull amplifier simulated according to the first embodiment.

【図5】第1の発明の第2の実施例のブロック図及び該
第2の実施例でシミュレートするダイオードクリップ回
路の回路図である。
FIG. 5 is a block diagram of a second embodiment of the first invention and a circuit diagram of a diode clip circuit simulated in the second embodiment.

【符号の説明】[Explanation of symbols]

68 72 98 100 Ip/Egブロック(真空
管増幅器のシミュレーション手段) 83 126 ハイパスフィルタ(高域通過フィルタ手
段) 78 130 制御ブロック(フィルタ制御手段) 104 レベル検出部(バイアス変化手段) 110 乗算器(バイアス変化手段) 112 加算器(バイアス変化手段)
68 72 98 100 Ip / Eg block (simulation means for vacuum tube amplifier) 83 126 High-pass filter (high-pass filter means) 78 130 Control block (filter control means) 104 Level detector (bias changing means) 110 Multiplier (bias change) Means) 112 adder (bias changing means)

フロントページの続き (51)Int.Cl.7 識別記号 FI H03G 5/16 H03G 5/16 D (58)調査した分野(Int.Cl.7,DB名) H03F 1/00 G10H 1/02 H03F 3/28 H03G 3/20 H03G 5/16 Continuation of the front page (51) Int.Cl. 7 identification code FI H03G 5/16 H03G 5/16 D (58) Field surveyed (Int.Cl. 7 , DB name) H03F 1/00 G10H 1/02 H03F 3 / 28 H03G 3/20 H03G 5/16

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 入力信号の振幅値が大きいほど大きな歪
みが発生する非線型処理手段と、 この非線型処理手段の入力側に設けられ、周波数特性が
変更可能な高域通過フィルタ手段と、 このフィルタ手段の出力レベルに応じて、このフィルタ
手段の周波数特性を制御するフィルタ制御手段とを、 具備する信号処理装置。
1. Non-linear processing means which generates a larger distortion as the amplitude value of an input signal increases, and high-pass filter means provided on the input side of the non-linear processing means and whose frequency characteristics can be changed; A signal processing device comprising: a filter control unit that controls a frequency characteristic of the filter unit according to an output level of the filter unit.
【請求項2】 入力信号の振幅値が大きいほど大きな歪
みが発生する非線型処理手段と、 この非線型処理手段の出力レベルを検出し、この検出結
果に基づいて上記入力信号に付加するバイアスを変化さ
せるバイアス変化手段とを、 具備する信号処理装置。
2. A non-linear processing means in which a larger distortion is generated as the amplitude value of the input signal increases, detecting an output level of the non-linear processing means, and applying a bias to be added to the input signal based on the detection result. And a bias changing means for changing the bias.
JP25493293A 1993-09-16 1993-09-16 Signal processing device Expired - Fee Related JP3336089B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25493293A JP3336089B2 (en) 1993-09-16 1993-09-16 Signal processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25493293A JP3336089B2 (en) 1993-09-16 1993-09-16 Signal processing device

Publications (2)

Publication Number Publication Date
JPH0786840A JPH0786840A (en) 1995-03-31
JP3336089B2 true JP3336089B2 (en) 2002-10-21

Family

ID=17271866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25493293A Expired - Fee Related JP3336089B2 (en) 1993-09-16 1993-09-16 Signal processing device

Country Status (1)

Country Link
JP (1) JP3336089B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3843266A1 (en) 2019-12-27 2021-06-30 Roland Corporation Amplifier for music signal and method of outputting waveform of music signal

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4657541B2 (en) * 2001-09-28 2011-03-23 ローランド株式会社 Effect device
DE602006019723D1 (en) * 2005-06-08 2011-03-03 Panasonic Corp DEVICE AND METHOD FOR SPREADING AN AUDIO SIGNAL BAND
GB2456963B (en) 2006-11-20 2011-07-13 Panasonic Corp Signal processing device and signal processing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3843266A1 (en) 2019-12-27 2021-06-30 Roland Corporation Amplifier for music signal and method of outputting waveform of music signal
US11670272B2 (en) 2019-12-27 2023-06-06 Roland Corporation Amplifier for music signal and method of outputting waveform of music signal

Also Published As

Publication number Publication date
JPH0786840A (en) 1995-03-31

Similar Documents

Publication Publication Date Title
JP2834167B2 (en) Semiconductor device equivalent to vacuum tube amplifier
US5133014A (en) Semiconductor emulation of tube amplifiers
US8565448B2 (en) Dynamic bass equalization with modified Sallen-Key high pass filter
JPS5816293A (en) Distortion circuit for audio signal
US5636284A (en) Solid state emulation of vacuum tube audio power amplifiers
JP3227743B2 (en) Overtone giving circuit
JP2614988B2 (en) Solid state vacuum tube compression circuit
CA2245525C (en) Fat sound creation means
US5761317A (en) Tube amplifier fat emulation structure
Terman et al. Some applications of negative feedback with particular reference to laboratory equipment
JP3336089B2 (en) Signal processing device
JP5049292B2 (en) Signal processing apparatus and signal processing method
US5848165A (en) Fat sound creation means
US20050069155A1 (en) Audio pre-amp and mid-band compressor circuit
US5528532A (en) Distortion circuits for improving distortion effects to audio data
US7388959B2 (en) Harmonic generator and pre-amp
JP2002055681A (en) Nonlinear distortion adding device
JP4657541B2 (en) Effect device
US5389730A (en) Emphasize system for electronic musical instrument
JPH06164277A (en) Signal processor
JPH056178A (en) Distortion circuit
JPH0876753A (en) Distortion addition device
JPH08221067A (en) Effect adding device
JPH05315841A (en) Double voltage detection circuit with temperature compensation
JP2003099066A (en) Digital filter

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020723

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110802

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees