JP3329956B2 - Power conversion circuit - Google Patents

Power conversion circuit

Info

Publication number
JP3329956B2
JP3329956B2 JP24974394A JP24974394A JP3329956B2 JP 3329956 B2 JP3329956 B2 JP 3329956B2 JP 24974394 A JP24974394 A JP 24974394A JP 24974394 A JP24974394 A JP 24974394A JP 3329956 B2 JP3329956 B2 JP 3329956B2
Authority
JP
Japan
Prior art keywords
capacitor
load
voltage
switching element
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24974394A
Other languages
Japanese (ja)
Other versions
JPH08116679A (en
Inventor
隆司 神田
和雄 吉田
雅人 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP24974394A priority Critical patent/JP3329956B2/en
Priority to US08/536,125 priority patent/US5610807A/en
Priority to CN95116775A priority patent/CN1042382C/en
Priority to DE1995138259 priority patent/DE19538259C2/en
Publication of JPH08116679A publication Critical patent/JPH08116679A/en
Application granted granted Critical
Publication of JP3329956B2 publication Critical patent/JP3329956B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、スイッチトキャパシタ
を用いて単極性の電源から電圧波形が時間の経過ととも
に脈流波形状ないし正弦波形状に変化する電力を得る電
力変換回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power conversion circuit which uses a switched capacitor to obtain power from a unipolar power supply whose voltage waveform changes into a pulsating waveform or a sine waveform with the passage of time.

【0002】[0002]

【従来の技術】スイッチトキャパシタを用いて電圧波形
が正弦波形状である交流電力を直流電源から得るように
した電力変換回路としては、図17に示す構成を考える
ことができる。この回路構成では、負荷Zに与える電流
の向きを交番させるためのフルブリッジ型のインバータ
回路INVと、直流電源DCからインバータ回路INV
に与える電圧を時間とともに脈流波形状に変化させるた
めのスイッチトキャパシタとを備える。
2. Description of the Related Art A configuration shown in FIG. 17 can be considered as a power conversion circuit that uses a switched capacitor to obtain AC power having a sinusoidal voltage waveform from a DC power supply. In this circuit configuration, a full-bridge type inverter circuit INV for alternating the direction of the current applied to the load Z, and an inverter circuit INV from the DC power supply DC.
And a switched capacitor for changing the voltage to be applied to the pulsating waveform over time.

【0003】スイッチトキャパシタは、5個ずつのスイ
ッチング素子Sj1およびキャパシタCj と、4個ずつの
スイッチング素子Sj2およびダイオードDj とを備える
とともに、直流電源DCからの給電をオン・オフするス
イッチング素子Ss を備えている。スイッチング素子S
j1とキャパシタCj (j≧1)とは1個ずつ直列接続さ
れ、スイッチング素子Sj1とキャパシタCj (j≧2)
との各直列回路におけるキャパシタCj 側の一端にはダ
イオードD(j-1) のアノードが接続される。また、スイ
ッチング素子Sj1とキャパシタCj とダイオードD
(j-1) (j≧2)との直列回路はスイッチング素子S
(j-1)1とキャパシタC(j-1) に並列接続される。さら
に、スイッチング素子Sj1とキャパシタCj との接続点
と、スイッチング素子S(j-1)1とダイオードD(j-1)
カソードとの接続点との間にはスイッチング素子S
(j-1)2が挿入される。この構成においてスイッチング素
子S11とキャパシタC1 との直列回路がスイッチング素
子Ss を介して直流電源DCに接続される。
A switched capacitor includes five switching elements S j1 and five capacitors C j , four switching elements S j2 and four diodes D j, and performs switching for turning on / off power supply from a DC power supply DC. It has an element S s. Switching element S
j1 and the capacitor C j (j ≧ 1) are connected in series one by one, and the switching element S j1 and the capacitor C j (j ≧ 2)
The anode of the diode D (j-1) is connected to one end on the capacitor Cj side in each series circuit. The switching element S j1 , the capacitor C j and the diode D
The series circuit with (j-1) (j ≧ 2) is the switching element S
(j-1) 1 and the capacitor C (j-1) are connected in parallel. Furthermore, the switching element S j1 is connected between the connection point of the capacitor C j and the connection point of the switching element S (j-1) 1 and the cathode of the diode D (j-1).
(j-1) 2 is inserted. Series circuit of the switching element S 11 and the capacitor C 1 is connected to a DC power source via the switching element S s in this configuration.

【0004】一方、インバータ回路INVは上述したよ
うにフルブリッジ型であって4個のスイッチング素子S
zj(j=1、2、3、4)をブリッジ接続して構成され
ている。すなわち、2個のスイッチング素子Sz1,Sz4
の直列回路と、2個のスイッチング素子Sz2,Sz3の直
列回路とが互いに並列接続され、両直列回路よりなる並
列回路に対してスイッチトキャパシタの出力電圧が印加
されるのである。また、スイッチング素子Sz1,Sz2
負荷Zを介して直列接続され、スイッチング素子Sz3
z4は負荷Zを介して直列接続される。
On the other hand, the inverter circuit INV is a full-bridge type as described above and has four switching elements S.
zj (j = 1, 2, 3, 4) is bridge-connected. That is, two switching elements S z1 and S z4
Is connected in parallel with the series circuit of the two switching elements S z2 and S z3 , and the output voltage of the switched capacitor is applied to the parallel circuit composed of both series circuits. The switching elements S z1 and S z2 are connected in series via a load Z, and the switching elements S z3 and S z3 are connected in series.
S z4 is connected in series via a load Z.

【0005】次に、上述した電力変換回路の動作を説明
する。図17の各部の動作は図18にまとめて示す。イ
ンバータ回路INVでは、スイッチング素子Sz1,Sz2
をオンにするかスイッチング素子Sz3,Sz4をオンにす
るかによって、負荷Zに通電される電流の向きが反転す
る。すなわち、負荷Zを介して直列接続されている2個
ずつのスイッチング素子Szjを交互にオン・オフさせる
ことにより負荷Zへの供給電力を交番させることができ
る。ただし、スイッチトキャパシタの出力電圧を一定と
し、スイッチング素子Szjのオン・オフの時間を変化さ
せないものとすれば、負荷Zへの印加電圧は矩形波を交
番させたものとなる。
Next, the operation of the above-described power conversion circuit will be described. The operation of each unit in FIG. 17 is summarized in FIG. In the inverter circuit INV, the switching elements S z1 and S z2
Is turned on or the switching elements S z3 and S z4 are turned on, the direction of the current supplied to the load Z is reversed. That is, the power supply to the load Z can be alternated by alternately turning on and off two switching elements S zj connected in series via the load Z. However, assuming that the output voltage of the switched capacitor is constant and the on / off time of the switching element Szj is not changed, the voltage applied to the load Z is an alternating rectangular wave.

【0006】この種の電力変換装置は、負荷Zに印加す
る電圧Vz1の波形を正弦波形状とすることが目的であっ
て、時間経過に伴う電圧変化はスイッチトキャパシタに
より実現している。すなわち、スイッチトキャパシタで
は、まずスイッチング素子S s およびスイッチング素子
j1をオンにし、スイッチング素子Sj2をオフにする。
ここで、スイッチング素子Sj1のオン抵抗やダイオード
j の電圧効果を無視すれば、各キャパシタCj の端子
電圧は直流電源DCの電源電圧Eと等しくなる。ただ
し、スイッチング素子Ss のオン期間にはインバータ回
路INVのスイッチング素子Szjはすべてオフにする。
[0006] This type of power converter applies a voltage to a load Z.
Voltage Vz1The purpose is to make the waveform of the
Therefore, the voltage change with the passage of time
Is more realized. That is, with a switched capacitor
First, the switching element S sAnd switching elements
Sj1Is turned on and the switching element Sj2Turn off.
Here, the switching element Sj1On-resistance and diode
DjNeglecting the voltage effect ofjTerminal
The voltage is equal to the power supply voltage E of the DC power supply DC. However
And the switching element SsDuring the ON period of the inverter
Switching element S of road INVzjTurn off all.

【0007】次に、スイッチング素子Ss をオフにし、
インバータ回路INVのスイッチング素子Sz1,Sz2
たはスイッチング素子Sz3,Sz4をオンにする。ここ
で、スイッチトキャパシタではスイッチング素子S51
みをオンにすれば、キャパシタC5 の両端電圧がインバ
ータ回路INVに印加され、インバータ回路INVへの
印加電圧は直流電源DCの電源電圧Eと等しくなる。さ
らに、インバータ回路INVについては変化させずに、
スイッチング素子S51をオフにしてスイッチング素子S
41,S42をオンにすると、キャパシタC4 ,C5 が直列
接続され、インバータ回路INVには直流電源DCの電
源電圧Eの2倍の電圧が印加される。このとき、ダイオ
ードD4 のカソード電位は直流電源DCの電源電圧Eに
等しいからダイオードD4 は逆バイアスになりオフに保
たれる。次に、スイッチング素子S 41をオフにし、スイ
ッチング素子S31,S32をオンにすればキャパシタC3
〜C 5 が直列接続されてインバータ回路INVへの印加
電圧は直流電源DCの電源電圧Eの3倍になり、順次こ
のような制御を行なうことでインバータ回路INVへの
印加電圧Vz は段階的に上昇し最終的には直流電源DC
の電源電圧Eの5倍に達する。その後、逆の順序で制御
すれば、インバータ回路INVへの印加電圧V z を段階
的に下降させることができるのである。このようにイン
バータ回路INVへの印加電圧Vz の上昇、下降の間に
スイッチング素子Sz1,Sz2とスイッチング素子Sz3
z4との一方のみをオンに保つことで、負荷Zへの印加
電圧Vz1を時間の経過に伴って変化させることができ
る。
Next, the switching element SsTurn off,
Switching element S of inverter circuit INVz1, Sz2Ma
Or switching element Sz3, Sz4Turn on. here
In the switched capacitor, the switching element S51of
If you turn on only the capacitor CFiveVoltage across
Applied to the inverter circuit INV.
The applied voltage is equal to the power supply voltage E of the DC power supply DC. Sa
Furthermore, without changing the inverter circuit INV,
Switching element S51To turn off the switching element S
41, S42Is turned on, the capacitor CFour, CFiveIs in series
The inverter circuit INV is connected to the DC power supply DC.
A voltage that is twice the source voltage E is applied. At this time,
Code DFourOf the cathode potential is equal to the power supply voltage E of the DC power supply DC
Equal to diode DFourIs reverse biased and held off.
Dripping. Next, the switching element S 41Turn off the switch
Switching element S31, S32Turn on the capacitor CThree
~ C FiveAre connected in series and applied to the inverter circuit INV.
The voltage becomes three times the power supply voltage E of the DC power supply DC, and
By performing such control, the inverter circuit INV
Applied voltage VzRises step by step, and finally DC power DC
Power supply voltage E reaches 5 times. Then control in reverse order
Then, the applied voltage V to the inverter circuit INV zThe stage
It can be lowered down. Like this
Voltage V applied to inverter circuit INVzBetween the rise and fall
Switching element Sz1, Sz2And switching element Sz3,
Sz4By keeping only one of these ON, the load Z
Voltage Vz1Can be changed over time
You.

【0008】その後、インバータ回路INVのすべての
スイッチング素子Szjをオフにし、スイッチトキャパシ
タではスイッチング素子Sj1のすべてをオンにするとと
もに、スイッチング素子Ss をオンにすれば、再びキャ
パシタCj の端子電圧を直流電源DCの電源電圧Eとす
るように充電することができる。次に、スイッチング素
子Ss をオフにするとともに、インバータ回路INVの
スイッチング素子Sz1〜Sz4についてスイッチング素子
s の前回のオフ期間とはオン・オフの関係を逆にし、
スイッチトキャパシタを上述のように動作させれば、負
荷Zへの印加電圧Vz1をスイッチング素子Ss の前回の
オフ期間とは逆極性で時間の経過に伴って変化させるこ
とができる。
[0008] Then, turn off all the switching elements S zj of the inverter circuit INV, with the switched capacitor to turn on all the switching elements S j1, if you turn on the switching element S s, the capacitor C j again terminal The battery can be charged so that the voltage becomes the power supply voltage E of the DC power supply DC. Next, the turn off switching element S s, the switching element S z1 to S z4 of the inverter circuit INV to the last off period of the switching element S s and the relationship between on and off in the opposite,
By operating the switched capacitor as described above, the voltage V z1 applied to the load Z can be changed with time with a polarity opposite to that of the previous off period of the switching element S s .

【0009】以上のように上記動作を繰り返すことによ
って、負荷Zへの印加電圧Vz1を時間の経過とともに直
流電源DCの電源電圧Eの幅で段階的に変化させ、かつ
極性を交番させることができるのであって、交流電圧を
負荷Zに印加することができることになる。
By repeating the above operation as described above, the voltage V z1 applied to the load Z can be changed stepwise with the passage of time with the width of the power supply voltage E of the DC power supply DC, and the polarity can be alternated. That is, the AC voltage can be applied to the load Z.

【0010】[0010]

【発明が解決しようとする課題】上記説明から明らかな
ように、上述した構成では直流電源DCの電源電圧Eの
幅で段階的に電圧が変化するものであるから、多くの高
調波成分を含むことになり、とくに負荷Zが放電灯であ
る場合には放電灯から高調波を輻射する原因になる。ま
た、放電灯への印加電圧が段階的に変化すると放電灯へ
のストレスが大きくなり、放電灯の寿命が短くなるとい
う問題も生じる。
As is apparent from the above description, since the voltage changes stepwise with the width of the power supply voltage E of the DC power supply DC in the above-described configuration, many harmonic components are included. In particular, when the load Z is a discharge lamp, this causes a discharge of harmonics from the discharge lamp. Further, when the voltage applied to the discharge lamp changes stepwise, the stress on the discharge lamp increases, which causes a problem that the life of the discharge lamp is shortened.

【0011】これらの問題を解決するには電圧の変化を
滑らかにすることが要求され、このような要求を満たす
には、一段階当たりの電圧の変化幅が小さくなるように
スイッチトキャパシタのキャパシタCj の個数を多くす
ることが考えられるが、部品点数が大幅に増加してコス
ト高になるという問題が生じ、それでいて電圧波形を完
全に連続させることはできないものである。
In order to solve these problems, it is required to smooth the change in voltage. To satisfy such a demand, the capacitor C of the switched capacitor is designed so that the change width of the voltage per one step becomes small. Although it is conceivable to increase the number of j , there is a problem that the number of parts is greatly increased and the cost is increased, and yet the voltage waveform cannot be completely continuous.

【0012】本発明は上記問題点の解決を目的とするも
のであり、部品点数を大幅に増加させることなく完全に
連続した電圧波形が得られるようにした電力変換回路を
提供しようとするものである。
An object of the present invention is to provide a power conversion circuit capable of obtaining a completely continuous voltage waveform without significantly increasing the number of parts. is there.

【0013】[0013]

【課題を解決するための手段】請求項1の発明は、複数
個のキャパシタと、各キャパシタを端子電圧が互いに異
なる所定の電圧になるように充電する充電部と、負荷
並列接続した負荷用キャパシタと、負荷用キャパシタに
直列接続されたインダクタと、負荷用キャパシタとイン
ダクタとの直列回路と各キャパシタとの間にそれぞれ挿
入される複数個のスイッチング素子と、各キャパシタを
上記直列回路に順次択一的に接続することにより負荷用
キャパシタの両端電圧を脈流波形状に変化させるように
スイッチング素子を制御する制御回路とを備えることを
特徴とする。
According to a first aspect of the present invention, a plurality of capacitors, a charging unit for charging each capacitor so that terminal voltages thereof are different from each other to a predetermined voltage, and a load unit are provided.
A load capacitor connected in parallel, an inductor connected in series to the load capacitor, a plurality of switching elements respectively inserted between a series circuit of the load capacitor and the inductor and each capacitor; And a control circuit for controlling the switching element so as to change the voltage between both ends of the load capacitor into a pulsating waveform by sequentially and selectively connecting the series circuit.

【0014】請求項2の発明は、制御回路は、負荷用キ
ャパシタおよびインダクタの直列回路にキャパシタを接
続した後におけるインダクタの通過電流の最初のゼロク
ロス点で上記直列回路に接続したキャパシタを切り離す
ようにスイッチング素子を制御することを特徴とする。
請求項3の発明は、制御回路は、負荷用キャパシタおよ
びインダクタの直列回路にキャパシタを接続した後にお
けるインダクタの通過電流の最初のゼロクロス点よりも
前の時点で上記直列回路に接続したキャパシタを切り離
すようにスイッチング素子を制御することを特徴とす
る。
According to a second aspect of the present invention, the control circuit disconnects the capacitor connected to the series circuit at the first zero crossing point of the current passing through the inductor after connecting the capacitor to the series circuit of the load capacitor and the inductor. The switching element is controlled.
According to a third aspect of the present invention, the control circuit disconnects the capacitor connected to the series circuit at a point before the first zero crossing point of the current passing through the inductor after connecting the capacitor to the series circuit of the load capacitor and the inductor. The switching element is controlled as described above.

【0015】請求項4の発明は、負荷用キャパシタの両
端電圧が正弦波形状になるように充電部による各キャパ
シタの充電時の端子電圧を設定することを特徴とする。
請求項5の発明は、負荷用キャパシタの両端電圧が正弦
波形状になるようにスイッチング素子による各キャパシ
タの接続時間を制御することを特徴とする。請求項6の
発明は、負荷用キャパシタの両端電圧が正弦波形状にな
るように各キャパシタの容量を設定したことを特徴とす
る。
According to a fourth aspect of the present invention, the terminal voltage at the time of charging each capacitor by the charging unit is set so that the voltage across the load capacitor has a sine wave shape.
The invention of claim 5 is characterized in that the connection time of each capacitor by the switching element is controlled so that the voltage across the load capacitor has a sine wave shape. The invention according to claim 6 is characterized in that the capacitance of each capacitor is set such that the voltage across the load capacitor has a sine wave shape.

【0016】請求項7の発明は、負荷用キャパシタを電
源とし交番電力を負荷に供給するインバータ回路を設け
て成ることを特徴とする。請求項8の発明は、複数個ず
つのキャパシタを備える2組のキャパシタ群と、各キャ
パシタ群を構成する各キャパシタを端子電圧が互いに異
なる所定の電圧になるように充電する充電部と、負荷
並列接続した負荷用キャパシタと、負荷用キャパシタに
直列接続されたインダクタと、負荷用キャパシタとイン
ダクタとの直列回路と各キャパシタとの間にそれぞれ挿
入された複数個のスイッチング素子と、各キャパシタ群
を上記直列回路に交互に接続するとともに、各キャパシ
タ群を構成する各キャパシタを上記直列回路に順次択一
的に接続することにより負荷用キャパシタの両端電圧を
脈流波形を交番させた形に変化させる複数個のスイッチ
ング素子とを備えることを特徴とする。
A seventh aspect of the present invention is characterized in that an inverter circuit for supplying alternating power to a load using a load capacitor as a power supply is provided. The invention according to claim 8 is characterized in that two sets of capacitor groups each including a plurality of capacitors, a charging unit that charges each capacitor constituting each capacitor group so that terminal voltages become predetermined voltages different from each other ,
A load capacitor connected in parallel, an inductor connected in series with the load capacitor, a plurality of switching elements respectively inserted between the series circuit of the load capacitor and the inductor and each capacitor, and each capacitor group By alternately connecting the capacitors constituting the capacitor group to the series circuit and connecting them alternately to the series circuit, the voltage at both ends of the load capacitor is changed into a form in which a pulsating waveform is alternated. And a plurality of switching elements.

【0017】請求項9の発明は、負荷が放電灯であるこ
とを特徴とする。
According to a ninth aspect of the present invention, the load is a discharge lamp.

【0018】[0018]

【作用】各請求項の発明によれば、複数個のキャパシタ
を端子電圧が互いに異なる所定の電圧になるように充電
し、各キャパシタをインダクタと負荷用キャパシタとの
直列回路に順次接続することによって負荷用キャパシタ
の端子電圧を脈流波形状ないし脈流波形を交番させた形
に変化させるのであって、インダクタとキャパシタの共
振を利用して共振的に負荷用キャパシタへの電力供給を
行なうから、負荷用キャパシタの両端電圧を連続的に変
化させることが可能になる。すなわち、負荷用キャパシ
タを並列接続した負荷に印加される電圧の波形も滑らか
に連続した波形となり、負荷電圧波形の高調波成分を低
減することができる。とくに、負荷が放電灯である場合
には、ランプからの高調波の放射を低減できるととも
に、ランプへのストレスも低減されるのである。
According to the present invention, a plurality of capacitors are charged so that terminal voltages become predetermined voltages different from each other, and each capacitor is sequentially connected to a series circuit of an inductor and a load capacitor. Since the terminal voltage of the load capacitor is changed to a pulsating waveform or an alternating pulsating waveform, power is supplied to the load capacitor in a resonant manner using resonance between the inductor and the capacitor. It is possible to continuously change the voltage between both ends of the load capacitor. That is, the waveform of the voltage applied to the load in which the load capacitors are connected in parallel also becomes a smoothly continuous waveform, and the harmonic component of the load voltage waveform can be reduced. In particular, when the load is a discharge lamp, the radiation of harmonics from the lamp can be reduced, and the stress on the lamp is also reduced.

【0019】[0019]

【実施例】【Example】

(実施例1)本実施例では、直流電源を電源に用い、時
間の経過とともに脈流波形状に変化する電圧を負荷に印
加する例を示す。図1に示すように、電力変換回路はス
イッチトキャパシタを用いたものであり、それぞれキャ
パシタCj 、スイッチング素子Sj1、ダイオードD
j (j=1、2、……、5)からなる5個の直列回路を
並列接続し、この並列回路をインダクタL1 およびスイ
ッチング素子Ss を介して直流電源DCに接続するとと
もに、キャパシタCj 、スイッチング素子Sj2からなる
5個の直列回路を並列接続し、この並列回路をインダク
タL2 を介して負荷Zに接続した構成を有する。また、
直流電源DCとスイッチング素子Ss との直列回路には
ダイオードDs を並列接続し、負荷Zには負荷用キャパ
シタCz を並列接続してある。両インダクタL1 ,L2
にはインダクタンスのごく小さいものを用いてあり、共
振的に電力を伝達することによって、電力伝達効率を向
上させてある。ここに、各スイッチング素子Sj1
j2,Ss は図示していない制御回路により後述するよ
うに制御される。この制御回路は、各キャパシタCj
端子電圧を監視しており、各キャパシタCj の充電時に
は各キャパシタCj ごとに設定された所定の端子電圧に
達すると充電を停止させる。また、各スイッチング素子
j1,Sj2,Ss には、MOSFET、バイポーラトラ
ンジスタなどが用いられ、オン時に所定のオン抵抗を持
っている。
(Embodiment 1) In this embodiment, an example is shown in which a DC power supply is used as a power supply, and a voltage that changes into a pulsating waveform over time is applied to a load. As shown in FIG. 1, the power conversion circuit uses a switched capacitor, and includes a capacitor C j , a switching element S j1 , and a diode D
j (j = 1,2, ......, 5) five series circuit comprising connected in parallel, as well as connected to a DC power supply DC to the parallel circuit via the inductor L 1 and the switching element S s, the capacitor C j, five series circuits are connected in parallel to a switching element S j2, having the configuration connecting the parallel circuit to the load Z via the inductor L 2. Also,
The series circuit of the DC power source and the switching element S s connected in parallel a diode D s, the load Z are connected in parallel load capacitor C z. Both inductors L 1 and L 2
The power transmission efficiency is improved by transmitting the power in a resonant manner. Here, each switching element S j1 ,
S j2 and S s are controlled by a control circuit (not shown) as described later. The control circuit monitors the terminal voltage of each capacitor C j, during charging of each capacitor C j and to stop charging reaches a predetermined terminal voltage set for each capacitor C j. A MOSFET, a bipolar transistor, or the like is used for each of the switching elements S j1 , S j2 , and S s, and has a predetermined on-resistance when turned on.

【0020】次に、図1に示した回路の動作を図2を参
照して説明する。図2(a)〜(k)の各スイッチング
素子Sj1,Sj2,Ss の動作については網かけの期間が
オンを示し、他の期間はオフを示す。まず、図2(a)
(b)のように時刻t0 においてスイッチング素子Ss
およびスイッチング素子S11のみをオンにする。キャパ
シタC1 が、スイッチング素子Ss 、インダクタL1
ダイオードD1 、スイッチング素子S11を介して充電さ
れ、図2(l)のようにキャパシタC1 の端子電圧VC1
が時刻t1 でV10に達すると、スイッチング素子Ss
オンに保ったままでスイッチング素子S11をオフにす
る。その後、図2(c)のようにスイッチング素子S21
をオンにしてキャパシタC2 の端子電圧Vc2が時刻t2
でV20(>V10)に達するまでキャパシタC2 を充電す
る。同様にして、図2(b)〜(f)のように、スイッ
チング素子Sj1を順次オンにして各キャパシタCj の端
子電圧Vcjがそれぞれ所定の設定値V10、V20、V30
40、V50(V10<V20<V 30<V40<V50)となるよ
うに各キャパシタCj を充電する。ただし、キャパシタ
5 については、図2(a)(f)(l)に示すよう
に、キャパシタC5 の端子電圧がV50に達する直前の時
刻t41にスイッチング素子Ss をオフにすることで、イ
ンダクタL1 、ダイオードD5 、スイッチング素子
51、キャパシタC5、ダイオードDs の経路で、イン
ダクタL1 の蓄積エネルギも利用して充電する。上述の
ようにして、単一の直流電源DCを用いて各キャパシタ
j を異なる端子電圧Vcjとなるように充電することが
できる。ここで、各キャパシタCj はインダクタL1
通して共振的に充電されるから、電力転送の損失を低減
することができる。
Next, the operation of the circuit shown in FIG. 1 will be described with reference to FIG.
It will be described in the light of the above. 2 (a) to 2 (k) each switching
Element Sj1, Sj2, SsAbout the operation of the shading period
It indicates ON, and the other periods indicate OFF. First, FIG.
Time t as in (b)0In the switching element Ss
And switching element S11Only turn on. Capacity
Sita C1Is the switching element Ss, Inductor L1,
Diode D1, Switching element S11Charged via
As shown in FIG.1Terminal voltage VC1
Is time t1And VTenThe switching element SsTo
Switching element S while being kept on11Turn off
You. After that, as shown in FIG.twenty one
Turn on the capacitor CTwoTerminal voltage Vc2Is time tTwo
And V20(> VTen) Until capacitor CTwoCharge
You. Similarly, as shown in FIGS.
Ching element Sj1Are sequentially turned on and each capacitor CjEnd of
Child voltage VcjIs a predetermined set value VTen, V20, V30,
V40, V50(VTen<V20<V 30<V40<V50)
Sea Capacitor CjCharge. However, the capacitor
CFiveAs shown in FIGS. 2A, 2F, and 2L,
And the capacitor CFiveTerminal voltage is V50Just before reaching
Time t41Switching element SsBy turning off
Nacta L1, Diode DFive, Switching element
S51, Capacitor CFive, Diode DsOn the route,
Dacta L1The battery is charged using the stored energy. The above
Thus, using a single DC power supply DC, each capacitor
CjAre different terminal voltages VcjCan be charged
it can. Here, each capacitor CjIs the inductor L1To
Charge through the power supply, reducing power transfer losses
can do.

【0021】一方、負荷Zへは、充電の終了したキャパ
シタCj から順に給電される。すなわち、時刻t1 にお
いてキャパシタC1 の充電が終了すると同時に、図2
(g)に示すように、スイッチング素子S12をオンに
し、キャパシタC1 からインダクタL2 を通して負荷用
キャパシタCz および負荷Zに給電する。キャパシタC
1から負荷Zへの給電時には、負荷Zと負荷用キャパシ
タCz との並列回路とインダクタL2 とキャパシタC1
とにより共振回路が構成され、インダクタL2 には図2
(n)のような共振電流I1 が流れることになる。した
がって、図2(m)のように負荷用キャパシタCz の端
子電圧Vz は共振的に上昇し、キャパシタC 1 の端子電
圧は、図2(l)のように降下する。いま、負荷Zのイ
ンピーダンスが十分に高く、キャパシタC1 と負荷用キ
ャパシタCz との容量が略等しいとすれば、負荷用キャ
パシタCz の端子電圧Vz はキャパシタC1 について設
定された端子電圧V10に近い電圧まで上昇し、一方、キ
ャパシタC1 の端子電圧Vc1は負荷用キャパシタCz
元の端子電圧Vz (=0V)付近まで下がることにな
る。また、負荷用キャパシタCz の端子電圧Vz がほぼ
10に達すると、今度は負荷用キャパシタCz が放電
し、キャパシタC1 が充電される。そこで、負荷用キャ
パシタCz の端子電圧Vz がほぼピークに達した時点
(時刻t2 )でスイッチング素子S12をオフにする。時
刻t2 ではキャパシタC2 の充電が終了しているから、
図2(h)のようにスイッチング素子S22をオンにす
る。このとき、キャパシタC2 、インダクタL2 、負荷
用キャパシタCz および負荷Zによる共振回路が形成さ
れるのであって、キャパシタC2 と負荷用キャパシタC
z との容量が略等しいとすれば、時刻t3 には図2
(m)のように負荷用キャパシタCz の端子電圧がキャ
パシタC2 について設定された端子電圧V20付近まで上
昇し、図2(l)のようにキャパシタC2 の端子電圧V
c2は負荷用キャパシタCz の元の端子電圧V10付近まで
下降する。上記動作を次々に繰り返せば、図2(m)の
ように負荷用キャパシタCz の端子電圧Vz は順次上昇
して時刻t6 には、負荷用キャパシタCz の端子電圧V
z はキャパシタC5 について設定されている端子電圧V
50付近まで上昇する。
On the other hand, the load Z is supplied to the
Sita CjPower is supplied in order from. That is, the time t1In
And capacitor C1As soon as the charging of
As shown in (g), the switching element S12Turn on
And the capacitor C1From inductor LTwoThrough the load for
Capacitor CzAnd load Z. Capacitor C
1When power is supplied to the load Z from the
TA CzParallel circuit and inductor LTwoAnd capacitor C1
Form a resonance circuit, and the inductor LTwoFigure 2
Resonant current I as shown in (n)1Will flow. did
Therefore, as shown in FIG.zEnd of
Child voltage VzRises resonantly and the capacitor C 1Terminal power
The pressure drops as shown in FIG. Now, load Z
Impedance is sufficiently high and capacitor C1And load key
Japashita CzIf the capacity of the load
Pasita CzTerminal voltage VzIs the capacitor C1About
Fixed terminal voltage VTenTo a voltage close to
Japashita C1Terminal voltage Vc1Is the load capacitor Czof
Original terminal voltage Vz(= 0V)
You. The load capacitor CzTerminal voltage VzBut almost
VTen, Then the load capacitor CzIs discharged
And the capacitor C1Is charged. Therefore, the load
Pasita CzTerminal voltage VzHas almost reached its peak
(Time tTwo) And the switching element S12Turn off. Time
Time tTwoThen capacitor CTwoSince the charging of
As shown in FIG.twenty twoTurn on
You. At this time, the capacitor CTwo, Inductor LTwo,load
Capacitor CzAnd the load Z forms a resonance circuit.
The capacitor CTwoAnd load capacitor C
zIs approximately equal, the time tThreeFigure 2
Load capacitor C as in (m)zTerminal voltage
Pasita CTwoTerminal voltage V set for20Up to near
As shown in FIG. 2 (l), the capacitor CTwoTerminal voltage V
c2Is the load capacitor CzOriginal terminal voltage VTenTo near
Descend. If the above operation is repeated one after another, FIG.
Load capacitor CzTerminal voltage VzRises sequentially
And time t6Has a load capacitor CzTerminal voltage V
zIs the capacitor CFiveTerminal voltage V set for
50Rise to near.

【0022】負荷用キャパシタCz の端子電圧Vz が時
刻t6 でほぼピークに達した後にも図2(l)のように
スイッチング素子S52をオンにし続けておくと、図2
(n)のようにインダクタL2 を通して逆向きの共振電
流I1 が流れ、負荷用キャパシタCz の端子電圧は図2
(l)のように次第に下降する。負荷用キャパシタCz
の端子電圧は時刻t8 でV40付近まで低下するから、こ
の時点でスイッチング素子S52をオフにするとともに、
図2(j)のようにスイッチング素子S42をオンにす
る。この時点ではキャパシタC4 の端子電圧Vc4はV30
に近く、負荷用キャパシタCz の端子電圧Vz はV40
近いから、図2(l)に示すように、負荷用キャパシタ
z からキャパシタC4 に向かう共振電流I1 が流れ、
負荷用キャパシタCz の端子電圧Vz がV30付近まで低
下するとともに、キャパシタC4 の端子電圧Vc4がV40
付近まで上昇する。このように、スイッチング素子Sj2
を順にオンにし、負荷用キャパシタCz の端子電圧Vz
を次第に降下させ、最終的には負荷用キャパシタCz
端子電圧Vz をほぼ0Vまで降下させることができる。
ここに、各スイッチング素子Sj2のオフのタイミング
は、共振電流I1 のゼロクロス点を検出することで決定
する。
The idea continues to turn on the switching element S 52 so that the load capacitor C z FIG even after reaching nearly peak at the terminal voltage V z the time t 6 of 2 (l), FIG. 2
Resonance current I 1 in the opposite direction to flow through the inductor L 2 as (n), the terminal voltage of the load capacitor C z is 2
It gradually descends as in (l). Load capacitor C z
Since the terminal voltage decreases at time t 8 to the vicinity of V 40, while turning off the switching element S 52 at this time,
The switching element S42 is turned on as shown in FIG. The terminal voltage V c4 of the capacitor C 4 is at this point V 30
And the terminal voltage V z of the load capacitor C z is close to V 40 , so that a resonance current I 1 flowing from the load capacitor C z to the capacitor C 4 flows as shown in FIG.
With the terminal voltage V z of the load capacitor C z is reduced to near V 30, the terminal voltage V c4 of the capacitor C 4 is V 40
Rise to near. Thus, the switching element S j2
Are sequentially turned on, and the terminal voltage V z of the load capacitor C z is turned on.
, And finally the terminal voltage V z of the load capacitor C z can be reduced to almost 0V.
Here, the timing of turning off each switching element S j2 is determined by detecting the zero cross point of the resonance current I 1 .

【0023】上述のようにスイッチング素子Sj1
j2,Ss を制御すれば、キャパシタC j 、インダクタ
2 、負荷用キャパシタCz よりなる共振回路に流れる
共振電流I1 を利用することで、図2(m)のように負
荷用キャパシタCz の端子電圧V z を滑らかに変化させ
ることができる。また、負荷Zが抵抗性であれば負荷電
流I2 は図2(o)のように負荷用キャパシタCz の端
子電圧Vz に比例して滑らかに変化し、結果的に負荷Z
に流れる負荷電流I2 の高調波歪を低減することができ
る。ここで、上述した各共振回路の共振周波数は、負荷
用キャパシタCz の両端電圧が変化する周期(t0 〜t
11)に相当する周波数よりも高くなるから、キャパシタ
j やインダクタL1 ,L2 により決定される時定数を
小さく設定することができる。しかも、インダクタL2
の両端間の電位差は、隣合うキャパシタCj ,C(j+1)
の端子電圧の差(たとえば、V50−V40)程度であるか
ら、負荷用キャパシタCz の端子電圧のピーク値(V50
程度)に比較して小さく、負荷Zへの印加電圧に比較し
て低耐圧のものを用いることができる。また、インダク
タL1 ,L2 を介して電力を伝達するから、インダクタ
を用いていない通常のスイッチトキャパシタに比較して
高効率になるのである。
As described above, the switching element Sj1,
Sj2, SsIs controlled, the capacitor C j, Inductor
LTwo, Load capacitor CzFlows into a resonant circuit consisting of
Resonant current I1By using, as shown in FIG.
Loading capacitor CzTerminal voltage V zChange smoothly
Can be If the load Z is resistive, the load
Style ITwoIs a load capacitor C as shown in FIG.zEnd of
Child voltage VzChanges smoothly in proportion to
Load current I flowing throughTwoHarmonic distortion can be reduced
You. Here, the resonance frequency of each resonance circuit described above is determined by the load
Capacitor Cz(T) at which the voltage across the0~ T
11) Is higher than the frequency equivalent to
CjAnd inductor L1, LTwoTime constant determined by
Can be set smaller. Moreover, the inductor LTwo
Is equal to the potential difference between adjacent capacitors Cj, C(j + 1)
(For example, V50-V40)
From the load capacitor CzTerminal voltage peak value (V50
Level), compared to the voltage applied to the load Z.
A low withstand voltage type can be used. In addition,
L1, LTwoSince power is transmitted through
Compared to a regular switched capacitor that does not use
High efficiency.

【0024】さらに、上記構成では、負荷用キャパシタ
z の端子電圧Vz が変化する1周期内で、各キャパシ
タCj と負荷用キャパシタCz との間での充放電を行な
う前に、各キャパシタCj への直流電源DCからの充電
を行なっていることにより(1周期の期間t0 〜t11
うち、キャパシタC1 には時刻t1 以前、キャパシタC
2 には時刻t2 以前ないし時刻t10以後、キャパシタC
3 には時刻t3 以前ないし時刻t9 以後、キャパシタC
4 には時刻t4 以前ないし時刻t8 以後、キャパシタC
5 には時刻t5 以前ないし時刻t7 以後)、負荷用キャ
パシタCz の端子電圧Vz の上昇時と下降時とで電圧波
形をほぼ対称にすることができるのである。
Furthermore, in the above arrangement, within one cycle of the terminal voltage V z of the load capacitor C z is changed, before performing the charge and discharge between the respective capacitors C j and the load capacitor C z, each among (1 cycle period t 0 ~t 11 by doing the charging from the DC power source to the capacitor C j, the capacitor C 1 time t 1 earlier, the capacitor C
The 2 time t 2 previously to the time t 10 after the capacitor C
Time t 3 before to the time t 9 after the 3, capacitor C
Time t 4 prior to the time t 8 after the 4, the capacitor C
The 5 time t 5 previous to time t 7 after), it is possible to substantially symmetric voltage waveform at the time and falling time of rise of the terminal voltage V z of the load capacitor C z.

【0025】以上説明したように、本実施例では単一の
直流電源DCを用いながらも、複数のキャパシタCj
端子電圧Vcjが異なるように充電し、各キャパシタCj
から順次インダクタL2 を介して負荷用キャパシタCz
を充電するとともに、負荷用キャパシタCz に並列接続
した負荷Zに給電するから、負荷Zへの印加電圧を時間
の経過とともに滑らかに変化させることができるのであ
る。上記説明によって明らかなように、直流電源DC、
スイッチング素子Ss ,Sj1,インダクタL1、ダイオ
ードDj 、制御回路により充電部が構成される。
[0025] As described above, while using a single DC power source in this embodiment, to charge a plurality of capacitors C j so that the terminal voltage V cj are different, each capacitor C j
From the load capacitor C z via the inductor L 2 sequentially.
Is charged, and power is supplied to the load Z connected in parallel to the load capacitor Cz , so that the voltage applied to the load Z can be smoothly changed over time. As is clear from the above description, the DC power supply DC,
The switching section S s , S j1 , inductor L 1 , diode D j , and control circuit constitute a charging section.

【0026】(実施例2)本実施例は、実施例1と同じ
回路構成について、各スイッチング素子Sj2をオフにす
るタイミングを実施例1とは異ならせたものである。実
施例1では図3(a)のようにインダクタL1 に流れる
共振電流I1 のゼロクロス点で各スイッチング素子Sj2
をオフにしているので、負荷用キャパシタCz の端子電
圧Vz は図3(b)のように、キャパシタCj からの充
電(ないしキャパシタCj への放電)による上昇(ない
し下降)がほぼ停止してから次のキャパシタC
(j+1) (ないしキャパシタC(j-1) )に切り換えられ
る。この場合、負荷用キャパシタCz の端子電圧Vz
上昇率(ないし下降率)がスイッチング素子Sj2の切換
時点で急に変化する。
(Embodiment 2) In the present embodiment, the timing for turning off each switching element Sj2 is different from that in Embodiment 1 for the same circuit configuration as in Embodiment 1. In the first embodiment, as shown in FIG. 3A, each switching element S j2 is at a zero cross point of the resonance current I 1 flowing through the inductor L 1.
Since the off, as in the terminal voltage V z of the load capacitor C z FIG. 3 (b), rising due to the charging of the capacitor C j (or discharge of the capacitor C j) (or descending) approximately After stopping, the next capacitor C
(j + 1) (or the capacitor C (j-1) ). In this case, the rate of increase (or the rate of decrease) of the terminal voltage V z of the load capacitor C z changes abruptly when the switching element S j2 is switched.

【0027】そこで、本実施例では、図4(a)に示す
ように、共振電流I1 のゼロクロス点よりも前にスイッ
チング素子Sj2をオフにして、次のキャパシタC(j+1)
(ないしキャパシタC(j-1) )に切り換えて充電(ない
し放電)を行なうことにより、図4(b)のように負荷
用キャパシタCz の端子電圧Vz の上昇率(ないし下降
率)について、スイッチング素子Sj2の切換時点での急
激な変化を抑制し、電圧波形をより一層滑らかにしてい
るのである。すなわち、スイッチング素子Sj2のオン・
オフのタイミングを本実施例のように制御すれば、実施
例1に比較して高調波歪を一層抑制することができる。
他の構成および動作は実施例1と同様である。
Therefore, in this embodiment, as shown in FIG. 4A, the switching element S j2 is turned off before the zero cross point of the resonance current I 1 , and the next capacitor C (j + 1) is turned off.
(Or the capacitor C (j-1) ) to perform charging (or discharging), thereby increasing the rate of rise (or fall) of the terminal voltage V z of the load capacitor C z as shown in FIG. That is, a sudden change at the time of switching of the switching element Sj2 is suppressed, and the voltage waveform is further smoothed. That is, the ON / OFF of the switching element S j2
If the OFF timing is controlled as in the present embodiment, harmonic distortion can be further suppressed as compared with the first embodiment.
Other configurations and operations are the same as those of the first embodiment.

【0028】(実施例3)本実施例は、負荷用キャパシ
タCz の端子電圧を正弦波形状に変化させる例であっ
て、実施例1では各キャパシタCj の直流電源DCから
の充電時の端子電圧Vcjの設定値をV20−V10≒V30
20≒V40−V30≒V50−V40となるように設定してい
たが、本実施例ではV20−V10>V30−V20>V40−V
30>V50−V 40となるように設定している。
(Embodiment 3) This embodiment relates to a load capacity.
TA CzIn this example, the terminal voltage of
Therefore, in the first embodiment, each capacitor CjFrom DC power supply DC
Terminal voltage V when chargingcjSet value of V20-VTen≒ V30
V20≒ V40-V30≒ V50-V40Is set to
However, in this embodiment, V20-VTen> V30-V20> V40-V
30> V50-V 40It is set to be.

【0029】各キャパシタCj の端子電圧Vcjを上述の
ような関係に設定するために、本実施例では負荷用キャ
パシタCz の端子電圧Vz について図5に実線で示すよ
うな目標となる波形に対して周期が等しく振幅が若干大
きい波形(図5に一点鎖線で示す)を規定し、この波形
に基づいて各キャパシタCj の到達すべき端子電圧V z
を決定し、制御回路では設定した端子電圧Vcjとなるよ
うに各キャパシタCjの充電時間を調節するのである。
たとえば、キャパシタC2 の端子電圧Vc2は、時刻t2
では図5に一点鎖線で示した波形の時刻t3 における電
圧になっている必要がある。また、キャパシタC5 の端
子電圧Vc5は、時刻t5 では図5に一点鎖線で示した波
形のピーク値に達するように設定される。キャパシタC
j の端子電圧Vz を上述のように設定することで、キャ
パシタCj と負荷用キャパシタC z との間での充放電の
際に、スイッチング素子Sj2のオン・オフのタイミング
をほぼ等しい時間間隔としながらも負荷Zへの印加電圧
をほぼ正弦波形状に変化させることができる。
Each capacitor CjTerminal voltage VcjThe above
In order to set such a relationship, in this embodiment, the load capacity is set.
Pasita CzTerminal voltage VzIs shown by a solid line in FIG.
Period is equal to the target waveform
Threshold waveform (shown by a dashed line in FIG. 5)
Based on each capacitor CjTerminal voltage V to be reached z
And the control circuit sets the set terminal voltage VcjWill be
Sea Capacitor CjAdjust the charging time.
For example, the capacitor CTwoTerminal voltage Vc2Is the time tTwo
In FIG. 5, the time t of the waveform shown by the dashed line in FIG.ThreeElectricity in
It must be under pressure. Also, the capacitor CFiveEnd of
Child voltage Vc5Is the time tFiveNow, the wave indicated by the dashed line in FIG.
It is set to reach the peak value of the shape. Capacitor C
jTerminal voltage VzIs set as described above,
Pasita CjAnd load capacitor C zBetween charge and discharge
The switching element Sj2ON / OFF timing
While applying substantially equal time intervals,
Can be changed to a substantially sinusoidal shape.

【0030】ここにおいて、目標とする波形よりも振幅
の大きい波形に基づいてキャパシタCj の端子電圧Vcj
を決めているのは、負荷Zでの電力消費による負荷用キ
ャパシタCz の端子電圧Vz の降下に対する補償を行な
うためである。また、この設定を採用することにより、
実施例2のように共振電流I1 のゼロクロス点よりも前
にスイッチング素子Sj2を切り換えるように制御して
も、負荷用キャパシタC z の端子電圧Vz を目標値に保
つことができる。以上説明したように、キャパシタCj
の直流電源DCからの充電時に端子電圧Vcjが上述のよ
うに設定されるから、負荷用キャパシタCz の端子電圧
z を正弦波形状に変化させることができ、負荷Zへの
印加電圧、通電電流の高調波歪を一層低減することがで
きるのである。他の構成および動作は実施例1と同様で
ある。
Here, the amplitude is larger than the target waveform.
Capacitor C based on the large waveform ofjTerminal voltage Vcj
Is determined by the load key due to the power consumption at the load Z.
Japashita CzTerminal voltage VzCompensation for descent
To do so. Also, by adopting this setting,
As in Embodiment 2, the resonance current I1Before the zero crossing point of
Switching element Sj2Control to switch
Also, load capacitor C zTerminal voltage VzTo the target value
You can. As described above, the capacitor Cj
Terminal voltage when charging from DC power supply DCcjIs mentioned above
The load capacitor CzTerminal voltage
VzCan be changed to a sine wave shape, and the load Z
Harmonic distortion of applied voltage and current can be further reduced.
You can. Other configurations and operations are the same as those of the first embodiment.
is there.

【0031】(実施例4)本実施例も実施例3と同様に
負荷用キャパシタCz の端子電圧Vz を正弦波形状に変
化させようとするものであるが、実施例3とは制御方法
が異なっている。すなわち、実施例3では隣合う各一対
のキャパシタCj ,C(j+1) の端子電圧V j ,V(j+1)
の差を異ならせていたが、本実施例では、図1に示した
実施例1と同様の回路構成を用いて、隣合う各一対のキ
ャパシタCj ,C(j+1) の端子電圧Vj ,V(j+1) の差
を実施例1と同様にほぼ一定とし、各キャパシタCj
負荷用キャパシタCz との間に設けた各スイッチング素
子Sj2のオン期間を異ならせるように制御することによ
って、負荷用キャパシタCz の端子電圧Vz を正弦波形
状に変化させるのである。ここに、各キャパシタCj
端子電圧Vcjの目標値の設定方法は実施例3と同様であ
って、まず図6に実線で示すように負荷用キャパシタC
z の目標となる端子電圧Vz の波形に対して振幅のやや
大きい図6の一点鎖線で示すような波形を設定し、この
波形上で各時刻t2 、t3 、t4 、t5、t6 における
各キャパシタCj の端子電圧Vcjの目標値を決定すれば
よい。
(Embodiment 4) This embodiment is also similar to Embodiment 3.
Load capacitor CzTerminal voltage VzTo a sine wave shape.
The control method is different from that of the third embodiment.
Are different. That is, in the third embodiment, each pair
Capacitor Cj, C(j + 1)Terminal voltage V j, V(j + 1)
Were made different, but in the present embodiment, the difference shown in FIG.
Using a circuit configuration similar to that of the first embodiment, each pair of adjacent keys is used.
Japashita Cj, C(j + 1)Terminal voltage Vj, V(j + 1)Difference
Is substantially constant as in the first embodiment, and each capacitor CjWhen
Load capacitor CzEach switching element provided between
Child Sj2By controlling the ON period of the
The load capacitor CzTerminal voltage VzThe sine waveform
It changes in shape. Here, each capacitor Cjof
Terminal voltage VcjThe method of setting the target value is the same as in the third embodiment.
First, as shown by the solid line in FIG.
zTarget terminal voltage VzThe amplitude of the waveform
The waveform as shown by the dashed line in FIG.
Each time t on the waveformTwo, TThree, TFour, TFive, T6In
Each capacitor CjTerminal voltage VcjIf you decide the target value of
Good.

【0032】実施例3の構成では、各キャパシタCj
端子電圧Vcjが異なっており、スイッチング素子Sj2
切り換える時間幅での電圧の変化幅が低電圧側では高電
圧側よりも大きくなっているから、インダクタL2 の両
端間の電位差が大きくなり、インダクタL2 として実施
例1よりも高耐圧のものを用いることが必要になる。一
方、本実施例の構成では、スイッチング素子Sj2を切り
換える時間幅での電圧の変化幅をほぼ一定にしているか
ら(すなわち、隣合うキャパシタCj ,C(j+1 ) の間の
端子電圧Vj ,V(j+1) の差が一定)、インダクタL2
の両端間の電位差をほぼ一定に保つことができ、結果的
にインダクタL2 として実施例1と同程度に低耐圧のも
のを用いることができるのである。他の構成および動作
は実施例1と同様である。
In the configuration of the third embodiment, the terminal voltage V cj of each capacitor C j is different, and the change width of the voltage in the time width for switching the switching element S j2 is larger on the low voltage side than on the high voltage side. since it is, the potential difference across the inductor L 2 is increased, it becomes necessary to use a high breakdown voltage than in example 1 as an inductor L 2. On the other hand, in the configuration of the present embodiment, the width of change of the voltage in the time width for switching the switching element S j2 is substantially constant (ie, the terminal voltage between the adjacent capacitors C j and C (j + 1 )). V j , V (j + 1) is constant), inductor L 2
The potential difference between both ends can be kept substantially constant, it is possible to use those results in low breakdown voltage at the same level as in Example 1 as an inductor L 2. Other configurations and operations are the same as those of the first embodiment.

【0033】(実施例5)本実施例も実施例3、4と同
様に図1に示した実施例1と同様の構成を用いて負荷用
キャパシタCz の端子電圧Vz を正弦波形状に変化させ
ようとするものである。このため、各キャパシタCj
は容量の異なるものを用いている(C1 <C2 <C3
4 <C5 )。すなわち、負荷用キャパシタCz に接続
されるキャパシタCj について、負荷用キャパシタCz
の端子電圧Vz が低い期間に接続されるものほど容量を
小さくしてある。したがって、各キャパシタCj と負荷
用キャパシタCz とが接続されている期間における共振
周波数を各キャパシタCj ごとに変化させることになる
のであって、負荷用キャパシタCz の端子電圧Vz の高
い期間では共振周波数を低くして電圧変化を緩やかにす
ることで、正弦波形状の電圧波形を得ているのである。
逆に、負荷用キャパシタCz の端子電圧の低い期間では
共振周波数が高くなり電圧変化が速くなる。他の構成お
よび動作は実施例1と同様である。
(Embodiment 5) In this embodiment, similarly to Embodiments 3 and 4, the terminal voltage Vz of the load capacitor Cz is formed into a sine wave shape using the same configuration as that of Embodiment 1 shown in FIG. To change it. Therefore, capacitors C j having different capacities are used (C 1 <C 2 <C 3 <
C 4 <C 5). That is, for the capacitor C j that is connected to the load capacitor C z, the load capacitor C z
Are connected during a period in which the terminal voltage Vz is low, the capacitance is reduced. Therefore, the resonance frequency in the period in which the respective capacitors C j and the load capacitor C z are connected to a than would be changed for each capacitor C j, high terminal voltage V z of the load capacitor C z In the period, a sinusoidal voltage waveform is obtained by lowering the resonance frequency and making the voltage change gradual.
Conversely, during a period in which the terminal voltage of the load capacitor Cz is low, the resonance frequency increases and the voltage changes quickly. Other configurations and operations are the same as those of the first embodiment.

【0034】(実施例6)本実施例は、図7に示すよう
に、負荷Zとして従来の技術で説明したものと同様のフ
ルブリッジ型のインバータ回路INVを採用したもので
ある。すなわち、4個のスイッチング素子Sz1〜Sz4
ブリッジ接続し、負荷Zを介して直列接続した2個のス
イッチング素子Sz1,Sz2(Sz3,Sz4)を同時にオン
にし、互いに直列接続されたスイッチング素子Sz1,S
z4(Sz3,Sz2)を交互にオン・オフさせることによっ
て、負荷Zに交番電流を流すようにしてある。この種の
インバータ回路INVは周知のものであって、実施例1
ないし実施例5の構成の負荷Zとして、このようなイン
バータ回路INVを用いることで負荷Zに対して正弦波
形状の交流電圧を印加することができる。
(Embodiment 6) In this embodiment, as shown in FIG. 7, a full-bridge type inverter circuit INV similar to that described in the prior art is employed as the load Z. That is, the four switching elements S z1 to S z4 are bridge-connected, and the two switching elements S z1 and S z2 (S z3 and S z4 ) connected in series via the load Z are simultaneously turned on and connected in series with each other. Switching elements S z1 , S
By alternately turning on and off z4 ( Sz3 , Sz2 ), an alternating current flows through the load Z. This type of inverter circuit INV is well known,
By using such an inverter circuit INV as the load Z having the configuration of the fifth embodiment, a sinusoidal AC voltage can be applied to the load Z.

【0035】(実施例7)本実施例は、図8に示すよう
に、実施例1の構成に対してキャパシタCa 、スイッチ
ング素子Sa1、ダイオードDa1の直列回路と、キャパシ
タCa に並列接続された2個のスイッチング素子Sa2
a3とダイオードDa2との直列回路とを付加した構成を
有する。キャパシタCa 、スイッチング素子Sa1、ダイ
オードDa1の直列回路は、キャパシタC3 、スイッチン
グ素子S31、ダイオードD3 の直列回路に並列接続さ
れ、スイッチング素子Sa3とダイオードDa2との直列回
路はキャパシタC2 ,C3 の一端間に挿入されている。
また、ダイオードDa2はカソードがキャパシタC2 の一
端に接続される。
(Embodiment 7) In this embodiment, as shown in FIG. 8, a series circuit of a capacitor C a , a switching element S a1 , a diode D a1 and a capacitor C a are arranged in parallel with the configuration of the first embodiment. The two connected switching elements S a2 ,
It has a configuration in which a series circuit of Sa3 and a diode Da2 is added. The series circuit of the capacitor C a , the switching element S a1 , and the diode D a1 is connected in parallel to the series circuit of the capacitor C 3 , the switching element S 31 , and the diode D 3 , and the series circuit of the switching element S a3 and the diode D a2 is It is inserted between one ends of the capacitors C 2 and C 3 .
The diode D a2 is a cathode connected to one end of the capacitor C 2.

【0036】この構成は、負荷用キャパシタCz のピー
ク電圧を直流電源DCの電源電圧Eよりも高く設定する
ことを目的とするものであり、キャパシタCj のうちキ
ャパシタC3 〜C5 を直流電源DCから充電する際に、
キャパシタCa の端子電圧V caを加算することで、キャ
パシタCj の端子電圧Vcjを直流電源DCの電源電圧E
よりも高くできるようにしてある。キャパシタCa につ
いては端子電圧VcaをVa0に設定してある。図9に基づ
いて、具体的に動作を説明すると、まず図9(a)のよ
うに時刻t 1 においてスイッチング素子Ss をオンにし
た状態で、図9(b)のようにスイッチング素子S11
オンにし、キャパシタC1 を充電する。また、スイッチ
ング素子S11を時刻t3 でオフにする直前の時刻t2
おいて図9(c)のようにスイッチング素子S21をオン
にしてキャパシタC2 を充電する。次に、スイッチング
素子S21を時刻t5 でオフにする直前の時刻t4 におい
ては、図9(d)のようにスイッチング素子S31をオン
にすると同時に、図9(h)のようにスイッチング素子
a2もオンにする。ここで、キャパシタCa がすでに充
電されているとすれば、キャパシタCa の端子電圧Va0
に直流電源DCの電源電圧Eが加算され、この加算電圧
がキャパシタC3 に印加されることになる。すなわち、
キャパシタC3 の端子電圧Vc3を電源電圧Eよりも高く
することが可能になる。以後、同様にしてスイッチング
素子Sa2をオンに保ったままで、図9(e)(f)に示
すように、スイッチング素子S41,S51を順にオンに
し、キャパシタC4 ,C5 の端子電圧Vc4,Vc5が電源
電圧Eよりも高くなるまで充電する。このように、スイ
ッチング素子Sj1のオン期間の一部を重複させることに
よって、インダクタL 1 に流れる電流に休止期間が生じ
ないようにしてある。
This configuration is equivalent to the load capacitor CzThe pea
Set the power supply voltage higher than the power supply voltage E of the DC power supply DC.
And a capacitor CjOut of
Japashita CThree~ CFiveWhen charging from the DC power source DC,
Capacitor CaTerminal voltage V caBy adding
Pasita CjTerminal voltage VcjIs the power supply voltage E of the DC power supply DC.
So that it can be higher. Capacitor CaNitsu
Is the terminal voltage VcaTo Va0Is set to Based on FIG.
Then, the operation will be specifically described. First, as shown in FIG.
Time t 1In the switching element SsTurn on
In the state in which the switching element S is switched as shown in FIG.11To
Turn on the capacitor C1Charge. Also switch
Element S11At time tThreeTime t immediately before turning offTwoTo
Here, as shown in FIG.twenty oneOn
And capacitor CTwoCharge. Next, switching
Element Stwenty oneAt time tFiveTime t immediately before turning offFoursmell
As shown in FIG. 9D, the switching element S31On
And at the same time, as shown in FIG.
Sa2Also turn on. Here, the capacitor CaAlready
If it is, the capacitor CaTerminal voltage Va0
Is added to the power supply voltage E of the DC power supply DC.
Is the capacitor CThreeWill be applied. That is,
Capacitor CThreeTerminal voltage Vc3Higher than the power supply voltage E
It becomes possible to do. After that, switching in the same way
Element Sa29 (e) and 9 (f), while
As shown, the switching element S41, S51Turn on in order
And the capacitor CFour, CFiveTerminal voltage Vc4, Vc5Is power
Charge until voltage becomes higher than voltage E. In this way, Sui
Switching element Sj1Part of the ON period of
Therefore, the inductor L 1A pause occurs in the current flowing through
I do not have it.

【0037】また、キャパシタC5 の端子電圧Vc5がほ
ぼ設定値V50に達する直前の時刻t 10において図9
(i)のようにスイッチング素子Sa3をオンにし、キャ
パシタC a からキャパシタC5 への放電を中止する。こ
のとき、インダクタL1 に蓄積されたエネルギが放出さ
れることにより、キャパシタC5 への充電は継続され
る。次に、図9(h)のように時刻t11においてスイッ
チング素子Sa2をオフにし、さらに図9(g)のように
時刻t12においてスイッチング素子Sa1をオンにする
と、キャパシタCa が直流電源DCにより充電される。
その後、図9(f)のように時刻t13でスイッチング素
子S51をオフにしてキャパシタC5 の充電を終了する。
The capacitor CFiveTerminal voltage Vc5Gaho
Set value V50Time t just before TenIn FIG.
Switching element S as in (i)a3Turn on the
Pasita C aFrom capacitor CFiveTo stop discharging. This
, The inductor L1The energy stored in is released
The capacitor CFiveCharging continues
You. Next, as shown in FIG.11At the switch
Ching element Sa2Is turned off, and as shown in FIG.
Time t12In the switching element Sa1Turn on
And the capacitor CaIs charged by the DC power supply DC.
Thereafter, as shown in FIG.13Switching element
Child S51Turn off the capacitor CFiveEnd charging.

【0038】次に、図9(a)のように時刻t14でスイ
ッチング素子Ss をオフにすると、インダクタL1 の蓄
積エネルギがインダクタL1 、ダイオードDa 、スイッ
チング素子Sa1、キャパシタCa 、スイッチング素子S
a3、ダイオードDa2、ダイオードDs という経路で放出
され、このエネルギによってキャパシタCa が充電され
る。このようにして、インダクタL1 の蓄積エネルギが
なくなると、スイッチング素子Sa1, a3をオフにす
る。
Next, turning off the switching element S s at time t 14 as shown in FIG. 9 (a), the inductor L 1 stored energy of the inductor L 1, diode D a, the switching element S a1, capacitor C a , Switching element S
a3, diode D a2, released a path of the diode D s, the capacitor C a is charged by the energy. In this way, the energy stored in the inductor L 1 is eliminated, to turn off the switching element S a1, S a3.

【0039】上述したように、各スイッチング素子Sj1
a1, a2, a3を制御することによって、図9(j)
に示すように、各キャパシタCj ,Ca についてそれぞ
れ設定した目標の端子電圧V10〜V50,Va0を得ること
ができるのである。しかして、実施例1などに示したよ
うに、スイッチング素子Sj2を制御し、各キャパシタC
j を負荷用キャパシタCz に対してインダクタL2 を介
して接続することにより、キャパシタCz の端子電圧V
z を時間経過に伴って変化させることができる。他の構
成および動作は実施例1と同様である。
As described above, each switching element S j1
By controlling the S a1, S a2, S a3 , FIG 9 (j)
As shown in, it is possible to obtain the capacitor C j, the C target terminal voltage set respectively for a V 10 ~V 50, V a0 . Thus, as shown in the first embodiment and the like, the switching element S j2 is controlled and each capacitor C j is controlled.
By connecting via the inductor L 2 to the load capacitor C z to j, the capacitor C z terminal voltage V
z can be changed over time. Other configurations and operations are the same as those of the first embodiment.

【0040】(実施例8)本実施例は、図10に示すよ
うに、実施例1の構成について、直流電源DCに代えて
キャパシタCs を用いた構成を有する。このキャパシタ
s は負荷用キャパシタCz の電圧変化の1周期毎に再
充電される。また、スイッチトキャパシタを構成する各
キャパシタCj は、実施例1では端子電圧Vcjが低く設
定されるものから高く設定されるものの順に充電されて
いたが、本実施例では、端子電圧V cjが高いほうから低
いほうに順に充電するようにしてある。ここに、キャパ
シタCj への充電開始前におけるキャパシタCs の端子
電圧Vcsは、端子電圧Vcjがもっとも高く設定されるキ
ャパシタC5 の端子電圧Vc5の設定値V50よりも高く設
定してある。
(Embodiment 8) This embodiment is shown in FIG.
As described above, in the configuration of the first embodiment,
Capacitor CsIs used. This capacitor
CsIs the load capacitor CzOf the voltage change every cycle
Charged. In addition, each of the components constituting the switched capacitor
Capacitor CjIs the terminal voltage V in the first embodiment.cjLow
Are charged in the order of
However, in this embodiment, the terminal voltage V cjFrom high to low
The battery is charged in order. Here, the capacity
Sita CjC before starting chargingsTerminal
Voltage VcsIs the terminal voltage VcjIs set to the highest
Japashita CFiveTerminal voltage Vc5Set value V50Higher than
It has been set.

【0041】実施例1の構成では図11(a)に示すよ
うにスイッチトキャパシタを構成するすべてのキャパシ
タCj に対して電源電圧Eで充電していたから、キャパ
シタCj の端子電圧Vcjと電源電圧Eとの差Vejは、キ
ャパシタCj の端子電圧Vcjが低く設定されているほど
大きくなっていた(Ve1>Vc2>Vc3>Vc4>Vc5)。
その結果、電圧の差Vejが大きい分だけ充電時の損失が
多くなっていた。これに対して、本実施例では、キャパ
シタCs によってキャパシタCj を充電し、かつ端子電
圧Vcjがもっとも高く設定されるキャパシタC5 を最初
に充電して順に端子電圧Vcjが低く設定されるキャパシ
タCj を充電するから、図11(b)に示すように、キ
ャパシタCj への充電が進むにつれてキャパシタCs
端子電圧Vcsが下がることでキャパシタCj への充電開
始時点での両キャパシタCs , j の端子電圧Vcs,V
cjの差Vsjの変化が小さくなる。すなわち、充電電流の
ピーク値を抑制することができ回路効率が改善される。
他の構成および動作は実施例1と同様である。
In the configuration of the first embodiment, as shown in FIG.
All the capacities that make up the switched capacitor
TA CjWas charged with the power supply voltage E,
Sita CjTerminal voltage VcjV between power supply voltage E andejIs
Japashita CjTerminal voltage VcjIs set lower
(Ve1> Vc2> Vc3> Vc4> Vc5).
As a result, the voltage difference VejThe greater the loss during charging
Was increasing. In contrast, in the present embodiment, the capacity is
Sita CsBy the capacitor CjAnd charge the terminal
Pressure VcjIs the highest set capacitor CFiveFirst
To the terminal voltage V in order.cjIs set lower
TA CjIs charged, as shown in FIG.
Japashita CjAs the charging of the capacitor progressessof
Terminal voltage VcsThe capacitor CjOpen charging
Both capacitors C at the beginnings,C jTerminal voltage Vcs, V
cjDifference VsjChange becomes small. That is, the charging current
The peak value can be suppressed, and the circuit efficiency is improved.
Other configurations and operations are the same as those of the first embodiment.

【0042】(実施例9)本実施例は、図12に示すよ
うに、キャパシタCj に代えて、図13に示す構成のス
イッチトキャパシタSCj を用いたものである。各スイ
ッチトキャパシタSCj は、複数個のキャパシタC
jn(j=1,2,……,5、x=1,2,……)と、各
一対のキャパシタCj(n-1),Cjnの一端間にそれぞれ挿
入されたスイッチング素子Sj1(n-1) と、各一対のキャ
パシタCj(n-1),Cjnの他端間にそれぞれ挿入されたス
イッチング素子Sj3(n-1) と、キャパシタCjnの上記一
端とキャパシタCj(n-1)の上記他端との間に挿入された
スイッチング素子Sj2(n-1) とにより構成されている。
このスイッチトキャパシタSCj は、充電時と放電時と
でスイッチトキャパシタSCj の端子電圧を変化させる
目的で構成されている。
[0042] (Example 9) In this embodiment, as shown in FIG. 12, instead of the capacitor C j, is obtained using a switched capacitor SC j of the configuration shown in FIG. 13. Each switched capacitor SC j, a plurality of capacitor C
jn (j = 1, 2,..., 5, x = 1, 2,...) and a switching element S j1 inserted between one end of each of the pair of capacitors C j (n−1) and C jn. (n-1), each pair of capacitors C j (n-1), and C jn respectively inserted switching element between the other end of the S j3 (n-1), the one end and the capacitor C of the capacitor C jn and a switching element S j2 (n-1) inserted between the other end of j (n-1) .
This switched capacitor SC j is configured to change the terminal voltage of the switched capacitor SC j between charging and discharging.

【0043】すなわち、各スイッチトキャパシタSCj
の端子電圧を直流電源DCの電源電圧Eよりも低く設定
する場合には、にスイッチング素子Sj2(n-1) をオンに
するとともにスイッチング素子Sj1(n-1) ,Sj3(n-1)
をオフにしてキャパシタCjnを直列接続し、放電時には
スイッチング素子Sj2(n-1) をオフにするとともにスイ
ッチング素子Sj1(n-1) ,Sj3(n-1) をオンにしてキャ
パシタCjnを並列接続すればよい。この場合、スイッチ
トキャパシタSCj の充電時の端子電圧がVj0であった
とすると、放電時の端子電圧はVj0/nになる。
That is, each switched capacitor SC j
Is set lower than the power supply voltage E of the DC power supply DC, the switching element Sj2 (n-1) is turned on and the switching elements Sj1 ( n-1) and Sj3 (n- 1)
Is turned off, the capacitor C jn is connected in series, and at the time of discharging, the switching element S j2 (n-1) is turned off and the switching elements S j1 (n-1) and S j3 (n-1) are turned on. C jn may be connected in parallel. In this case, assuming that the terminal voltage at the time of charging of the switched capacitor SC j is V j0 , the terminal voltage at the time of discharging becomes V j0 / n.

【0044】一方、各スイッチトキャパシタSCj の端
子電圧を直流電源DCの電源電圧Eよりも高く設定する
場合には、にスイッチング素子Sj2(n-1) をオフにする
とともにスイッチング素子Sj1(n-1) ,Sj3(n-1) をオ
ンにしてキャパシタCjnを並列接続し、放電時にはスイ
ッチング素子Sj2(n-1) をオンにするとともにスイッチ
ング素子Sj1(n-1) ,Sj3(n-1) をオフにしてキャパシ
タCjnを直列接続すればよい。この場合、スイッチトキ
ャパシタSCj の充電時の端子電圧がVj0であったとす
ると、放電時の端子電圧はn・Vj0になる。
On the other hand, the switching element S j1 together to set higher than the power supply voltage E of the DC power source DC terminal voltage of each switched capacitor SC j turns off the switching element S j2 (n-1) to ( n-1) and S j3 (n-1) are turned on and the capacitor C jn is connected in parallel. During discharging, the switching element S j2 (n-1) is turned on and the switching elements S j1 (n-1) and S j1 (n-1) are turned on. S j3 (n-1) may be turned off and the capacitor C jn may be connected in series. In this case, assuming that the terminal voltage at the time of charging of the switched capacitor SC j is V j0 , the terminal voltage at the time of discharging becomes n · V j0 .

【0045】上述のように、各スイッチトキャパシタS
j を適宜制御することによって、スイッチトキャパシ
タSCj の端子電圧を広範囲に設定することができ、単
一の直流電源DCを用いながらも負荷Zへの印加電圧を
目的に応じて様々に設定することが可能になる。他の構
成および動作は実施例1と同様である。(実施例10)
本実施例は、図14に示すように、実施例1の構成に対
して、インダクタL1とダイオードDs との直列回路に
並列接続したスイッチング素子St を追加した構成を有
する。この回路構成では、スイッチング素子St をオフ
にしておきスイッチング素子Ss を適宜周波数でスイッ
チングすれば、スイッチング素子Ss 、インダクタ
1 、ダイオードDs 、キャパシタCj よりなる降圧チ
ョッパ回路として機能させることができ、また、スイッ
チング素子Ss をオンにしておきスイッチング素子St
を適宜周波数でスイッチングすれば、スイッチング素子
t 、インダクタL1 、ダイオードDj 、キャパシタC
j よりなる昇圧チョッパ回路として機能させることがで
きる。
As described above, each switched capacitor S
By appropriately controlling C j , the terminal voltage of the switched capacitor SC j can be set in a wide range, and the voltage applied to the load Z is variously set according to the purpose while using a single DC power supply DC. It becomes possible. Other configurations and operations are the same as those of the first embodiment. (Example 10)
In this embodiment, as shown in FIG. 14, with respect to the configuration of Embodiment 1, a configuration obtained by adding the switching element S t connected in parallel to the series circuit of the inductor L 1 and the diode D s. In this circuit configuration, when switching at an appropriate frequency of the switching element S s leave off the switching element S t, the switching element S s, inductor L 1, diode D s, to function as a step-down chopper circuit composed of the capacitor C j The switching element S s is turned on and the switching element S t is turned on.
Is switched at an appropriate frequency, the switching element St , the inductor L 1 , the diode D j , the capacitor C
j can function as a boost chopper circuit.

【0046】したがって、上記構成によれば、各キャパ
シタCj への充電時に、端子電圧V cjの設定値が直流電
源DCの電源電圧Eよりも低い場合には、降圧チョッパ
回路として機能させることでキャパシタCj への充電電
圧を電源電圧Eよりも下げ、端子電圧Vcjの設定値が電
源電圧Eよりも高い場合には、昇圧チョッパ回路として
機能させることでキャパシタCj への充電電圧を電源電
圧Eよりも上げることができるのである。このように降
圧チョッパ回路ないし昇圧チョッパ回路を用いてキャパ
シタCj を充電することによって、実施例9と同様に負
荷Zへの印加電圧を広範囲に設定することが可能にな
り、またスイッチング電源を併用することで充電時の損
失を低減できるのである。他の構成および動作は実施例
1と同様である。
Therefore, according to the above configuration, each capacity
Sita CjTerminal voltage V when charging cjIs set to DC
If it is lower than the power supply voltage E of the source DC, the step-down chopper
Capacitor C by functioning as a circuitjCharging power
Voltage lower than the power supply voltage E, and the terminal voltage VcjIs set to
When the voltage is higher than the source voltage E,
Capacitor CjCharging voltage to the power supply
The pressure can be raised above the pressure E. Like this
Using a pressure chopper circuit or a boost chopper circuit
Sita CjBy charging the negative electrode, the negative
It is possible to set the voltage applied to the load Z in a wide range.
And the switching power supply can also
Loss can be reduced. Other configurations and operations are examples.
Same as 1.

【0047】(実施例11)本実施例は、図15に示す
ように、実施例1の構成からスイッチング素子Ss、ダ
イオードDs ,Dj 、インダクタL1 を省略した構成を
有する。すなわち、各キャパシタCj を充電する際に
は、インダクタL1 を介さずに充電し、スイッチング素
子S1jのオン期間の制御のみでキャパシタCj の端子電
圧Vcjを所望の設定値になるように充電するのである。
他の構成および動作は実施例1と同様であって、インダ
クタL1 を省略したことにより小型化、軽量化が容易に
なる。
(Embodiment 11) As shown in FIG. 15, this embodiment has a configuration in which the switching element S s , diodes D s and D j , and inductor L 1 are omitted from the configuration of the first embodiment. That is, when charging the respective capacitor C j is charged not through the inductor L 1, so that the terminal voltage V cj of the capacitor C j to a desired set value only by controlling the ON period of the switching element S 1j To charge.
Other configurations and operations are the same as in Example 1, smaller, lighter is facilitated by omitting the inductor L 1.

【0048】(実施例12)本実施例は、インバータ回
路を用いることなくスイッチトキャパシタのみで負荷Z
に交流電圧を印加しようとするものであって、図16に
示すように、実施例10の構成に、キャパシタCj とは
逆向きの電流を負荷Zに流すための構成を付加したもの
である。また、ダイオードDs にはスイッチング素子S
u を直列接続してある。キャパシタCj とは逆向きの電
流を負荷Zに流すための構成としては、キャパシタCj
と同様に複数個のキャパシタCk (k=6,7,……1
0)を用いた構成を採用している。すなわち、2組のキ
ャパシタ群にそれぞれ複数個ずつのキャパシタCj ,C
K を用いている。各キャパシタCk にはダイオードDk
およびスイッチング素子Sk1を直列接続し、またダイオ
ードDk およびスイッチング素子Sk1とは別にスイッチ
ング素子Sk2を直列接続してある。キャパシタC k とダ
イオードDk とスイッチング素子Sk1との直列回路は互
いに並列接続され、この並列回路は直流電源DCとスイ
ッチング素子Ss との直列回路に並列接続される。ま
た、キャパシタCk とスイッチング素子Sk2との直列回
路は互いに並列接続され、この並列回路はインダクタL
1 と負荷用キャパシタCz との直列回路に並列接続され
る。
(Embodiment 12) This embodiment relates to an inverter circuit.
Load Z using only switched capacitor without using path
Is to apply an AC voltage to the
As shown in FIG.jWhat is
A configuration to add a reverse current to the load Z
It is. The diode DsHas a switching element S
uAre connected in series. Capacitor CjThe opposite direction
The configuration for flowing the current to the load Z includes a capacitor Cj
A plurality of capacitors Ck(K = 6,7, ... 1
0) is adopted. That is, two sets of keys
A plurality of capacitors C in each capacitor groupj, C
KIs used. Each capacitor CkHas diode Dk
And switching element Sk1Connected in series, and
Code DkAnd switching element Sk1Separate from the switch
Element Sk2Are connected in series. Capacitor C kAnd da
Iod DkAnd switching element Sk1Series circuit with
The parallel circuit is connected in parallel with the DC power supply DC.
Switching element SsIs connected in parallel to the series circuit. Ma
The capacitor CkAnd switching element Sk2Series times with
Paths are connected in parallel with each other, this parallel circuit
1And load capacitor CzConnected in parallel with the series circuit
You.

【0049】キャパシタCj に直流電源DCから充電す
る動作は実施例10と同様であって、スイッチング素子
t をオフ、スイッチング素子Su をオンに保ち、スイ
ッチング素子Ss を適宜周波数でスイッチングすれば降
圧チョッパ回路として機能し、直流電源DCの電源電圧
Eよりも低い電圧でキャパシタCj を充電することがで
き、またスイッチング素子Ss ,Su をオンに保ち、ス
イッチング素子St を適宜周波数でスイッチングすれば
昇圧チョッパ回路として機能し、電源電圧Eよりも高い
電圧でキャパシタCj を充電することができる。
The operation of charging the DC power source to the capacitor C j is the same as in Example 10, keeping the switching element S t off, turning on the switching element S u, by switching at an appropriate frequency of the switching element S s serves as a place step-down chopper circuit, a capacitor C j can be charged to a voltage lower than the power supply voltage E of the DC power source DC, also keeping the switching element S s, the S u on the appropriate frequency of the switching element S t , The capacitor Cj can function as a boost chopper circuit and charge the capacitor Cj with a voltage higher than the power supply voltage E.

【0050】一方、キャパシタCk に直流電源DCから
充電するには、スイッチング素子S t をオンに保ち、ス
イッチング素子Ss を適宜周波数でスイッチングさせ
る。この動作によって、スイッチング素子Ss 、インダ
クタL1 、キャパシタCk 、ダイオードDk による反転
チョッパ回路(昇降圧チョッパ回路ともいう)として機
能し、スイッチング素子Ss のオフ時にインダクタL1
の蓄積エネルギによってキャパシタCk に充電すること
ができる。また、スイッチング素子Ss をスイッチング
する周波数を適宜設定することでキャパシタCj を電源
電圧Eに対して低い電圧や高い電圧で充電することがで
きる。
On the other hand, the capacitor CkFrom DC power supply DC
To charge, the switching element S tKeep on
Switching element SsAt the appropriate frequency
You. By this operation, the switching element Ss, Indah
Kuta L1, Capacitor Ck, Diode DkInversion by
Used as a chopper circuit (also called a buck-boost chopper circuit)
Works, switching element SsWhen the inductor L is off1
Capacitor C by the stored energy ofkCharging
Can be. The switching element SsSwitching
The frequency of the capacitor CjThe power
It can be charged with a lower or higher voltage than the voltage E
Wear.

【0051】上述のような構成によって、キャパシタC
j からは負荷Zに対して図16の上から下に向かう電流
を流すことができ、キャパシタCk からは負荷Zに対し
て図16の下から上に向かう電流を流すことができる。
すなわち、負荷Zに対して電流の向きを交番させること
ができ、しかもインダクタL2 と負荷用キャパシタC z
とにより負荷Zに対して共振的に電流を流すから、電圧
変化の滑らかな交流電圧を負荷Zに印加することができ
るのである。他の構成および動作は実施例1と同様であ
る。
With the above configuration, the capacitor C
jFrom the top to the bottom with respect to the load Z in FIG.
And the capacitor CkFrom the load Z
Thus, a current can be made to flow upward from the bottom in FIG.
That is, the direction of the current is alternated with respect to the load Z.
And inductor LTwoAnd load capacitor C z
As a result, a current flows resonantly to the load Z,
A smoothly changing AC voltage can be applied to the load Z
Because Other configurations and operations are the same as in the first embodiment.
You.

【0052】(実施例13)本実施例は、実施例12と
同様にスイッチトキャパシタのみで負荷Zに交流電圧を
印加しようとするものであって、直流電源DCに一対の
キャパシタの直列回路を並列接続することによって、直
流電源DCの電源電圧Eを分圧し、各キャパシタを電源
として2組のスイッチトキャパシタに充電する構成を採
用している。すなわち、スイッチトキャパシタは実施例
12と同様の構成を有しているが、キャパシタCk を反
転チョッパ回路を通して充電する代わりに、ダイオード
k のカソード側にインダクタとスイッチング素子とを
介して直流電源DCの負極に接続してある。また、キャ
パシタCj とキャパシタCk との共通接続された一端は
電源電圧Eを分圧している両キャパシタの接続点に接続
される。
(Embodiment 13) This embodiment intends to apply an AC voltage to a load Z only by a switched capacitor in the same manner as the embodiment 12, and a series circuit of a pair of capacitors is connected in parallel to a DC power supply DC. By connecting, a configuration is adopted in which the power supply voltage E of the DC power supply DC is divided and two sets of switched capacitors are charged using each capacitor as a power supply. That is, the switched capacitor has the same configuration as that of the twelfth embodiment. However, instead of charging the capacitor C k through the inverting chopper circuit, the DC power supply DC is connected to the cathode side of the diode D k via the inductor and the switching element. Is connected to the negative electrode. One end of the common connection between the capacitors C j and C k is connected to a connection point between the two capacitors that divides the power supply voltage E.

【0053】上述した構成では、キャパシタCj および
キャパシタCk は、直流電源DCの電源電圧Eを分圧す
る各キャパシタからそれぞれ充電されることになり、キ
ャパシタCj とキャパシタCk との共通接続された一端
が分圧用のキャパシタの接続点に接続されているから、
結果的にキャパシタCj とキャパシタCk とは放電時に
負荷Zに対して逆向きの電流を流すことになって、実施
例12と同様に負荷Zに対して滑らかに電圧が変化する
交流電圧を印加することができるのである。他の構成お
よび動作は実施例1と同様である。
In the configuration described above, the capacitors C j and C k are charged from the respective capacitors that divide the power supply voltage E of the DC power supply DC, and the capacitors C j and C k are connected in common. Because one end is connected to the connection point of the capacitor for voltage division,
As a result, the capacitor C j and the capacitor C k flow a current in the opposite direction to the load Z at the time of discharging, so that the AC voltage whose voltage smoothly changes with respect to the load Z is similar to the twelfth embodiment. It can be applied. Other configurations and operations are the same as those of the first embodiment.

【0054】上記各実施例で説明したスイッチトキャパ
シタを構成するキャパシタCj ,C k の個数はとくに限
定されるものではなく、必要に応じて上記実施例よりも
少なくしてもまた多くしてもよい。ただし、キャパシタ
j ,Ck の個数が多いほど電圧変化を滑らかにするこ
とが可能になり、また隣合うキャパシタCj
(j+1 ) 、Ck ,C(k+1) の端子電圧の差が小さくなる
からインダクタL2 に耐圧の小さいものを用いることが
できる。上述した電力変換回路を用いることによって、
負荷Zが放電灯である場合でも、ランプから放射される
高調波が少なくなり、しかもランプに印加する電圧波形
が正弦波形状になることによってランプへのストレスが
軽減され、ランプの寿命が長くなる。
The switched capacity described in each of the above embodiments
Capacitor C that constitutes the capacitorj, C kThe number of
It is not specified, and if necessary,
It may be less or more. However, the capacitor
Cj, CkThe more the number of
And the adjacent capacitor Cj,
C(j + 1 ), Ck, C(k + 1)Terminal voltage difference becomes smaller
From inductor LTwoIt is necessary to use a material with low pressure resistance for
it can. By using the power conversion circuit described above,
Even if the load Z is a discharge lamp, it is radiated from the lamp
Voltage waveform applied to lamp with less harmonics
Has a sinusoidal shape, which reduces stress on the lamp.
The lamp life is extended.

【0055】[0055]

【発明の効果】各請求項の発明によれば、複数個のキャ
パシタを端子電圧が互いに異なる所定の電圧になるよう
に充電し、各キャパシタをインダクタと負荷用キャパシ
タとの直列回路に順次接続することによって負荷用キャ
パシタの端子電圧を脈流波形状ないし脈流波形を交番さ
せた形に変化させるのであって、インダクタとキャパシ
タの共振を利用して共振的に負荷用キャパシタへの電力
供給を行なうから、負荷用キャパシタの両端電圧を連続
的に変化させることが可能になる。すなわち、負荷用キ
ャパシタを並列接続した負荷に印加される電圧の波形も
滑らかに連続した波形となり、負荷電圧波形の高調波成
分を低減することができる。とくに、負荷が放電灯であ
る場合には、ランプからの高調波の放射を低減できると
ともに、ランプへのストレスも低減されるのである。
According to the present invention, a plurality of capacitors are charged so that their terminal voltages become predetermined voltages different from each other, and each capacitor is sequentially connected to a series circuit of an inductor and a load capacitor. As a result, the terminal voltage of the load capacitor is changed to a pulsating waveform or an alternating pulsating waveform, and power is supplied to the load capacitor resonantly using resonance between the inductor and the capacitor. Therefore, it is possible to continuously change the voltage between both ends of the load capacitor. That is, the waveform of the voltage applied to the load in which the load capacitors are connected in parallel also becomes a smoothly continuous waveform, and the harmonic component of the load voltage waveform can be reduced. In particular, when the load is a discharge lamp, the radiation of harmonics from the lamp can be reduced, and the stress on the lamp is also reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施例1を示す回路図である。FIG. 1 is a circuit diagram showing a first embodiment.

【図2】実施例1の動作説明図である。FIG. 2 is an operation explanatory diagram of the first embodiment.

【図3】実施例1の動作説明図である。FIG. 3 is an operation explanatory diagram of the first embodiment.

【図4】実施例2の動作説明図である。FIG. 4 is an operation explanatory diagram of the second embodiment.

【図5】実施例3の動作説明図である。FIG. 5 is an operation explanatory diagram of the third embodiment.

【図6】実施例4の動作説明図である。FIG. 6 is an operation explanatory diagram of the fourth embodiment.

【図7】実施例6を示す回路図である。FIG. 7 is a circuit diagram showing a sixth embodiment.

【図8】実施例7を示す回路図である。FIG. 8 is a circuit diagram showing a seventh embodiment.

【図9】実施例7の動作説明図である。FIG. 9 is an operation explanatory diagram of the seventh embodiment.

【図10】実施例8を示す回路図である。FIG. 10 is a circuit diagram showing an eighth embodiment.

【図11】実施例8の動作説明図である。FIG. 11 is an operation explanatory diagram of the eighth embodiment.

【図12】実施例9を示す回路図である。FIG. 12 is a circuit diagram showing a ninth embodiment.

【図13】実施例9の要部回路図である。FIG. 13 is a main part circuit diagram of a ninth embodiment.

【図14】実施例10を示す回路図である。FIG. 14 is a circuit diagram showing a tenth embodiment.

【図15】実施例11を示す回路図である。FIG. 15 is a circuit diagram showing an eleventh embodiment.

【図16】実施例12を示す回路図である。FIG. 16 is a circuit diagram showing a twelfth embodiment.

【図17】従来例を示す回路図である。FIG. 17 is a circuit diagram showing a conventional example.

【図18】従来例の動作説明図である。FIG. 18 is an operation explanatory diagram of a conventional example.

【符号の説明】[Explanation of symbols]

1 〜C10 キャパシタ Cs キャパシタ Cz 負荷用キャパシタ D1 〜D10 ダイオード Ds ダイオード DC 直流電源 INV インバータ回路 S11〜S101 スイッチング素子 S12〜S102 スイッチング素子 L1 インダクタ L2 インダクタ Z 負荷C 1 -C 10 capacitor C s capacitor C z load capacitor D 1 to D 10 diodes D s diode DC DC power supply INV inverter circuit S 11 to S 101 switching elements S 12 to S 102 switching elements L 1 inductor L 2 inductor Z load

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−190288(JP,A) 特開 昭60−82061(JP,A) (58)調査した分野(Int.Cl.7,DB名) H02M 7/48 H02M 3/07 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-5-190288 (JP, A) JP-A-60-82061 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H02M 7/48 H02M 3/07

Claims (9)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 複数個のキャパシタと、各キャパシタを
端子電圧が互いに異なる所定の電圧になるように充電す
る充電部と、負荷に並列接続した負荷用キャパシタと、
負荷用キャパシタに直列接続されたインダクタと、負荷
用キャパシタとインダクタとの直列回路と各キャパシタ
との間にそれぞれ挿入される複数個のスイッチング素子
と、各キャパシタを上記直列回路に順次択一的に接続す
ることにより負荷用キャパシタの両端電圧を脈流波形状
に変化させるようにスイッチング素子を制御する制御回
路とを備えることを特徴とする電力変換回路。
1. A plurality of capacitors, a charging unit for charging each capacitor so that terminal voltages thereof are different from each other to a predetermined voltage, and a load capacitor connected in parallel to a load.
An inductor connected in series to the load capacitor, a plurality of switching elements inserted between the series circuit of the load capacitor and the inductor and each of the capacitors, and each of the capacitors being sequentially selected in the series circuit. And a control circuit for controlling the switching element so as to change the voltage between both ends of the load capacitor into a pulsating waveform by connecting the power conversion circuit.
【請求項2】 制御回路は、負荷用キャパシタおよびイ
ンダクタの直列回路にキャパシタを接続した後における
インダクタの通過電流の最初のゼロクロス点で上記直列
回路に接続したキャパシタを切り離すようにスイッチン
グ素子を制御することを特徴とする請求項1記載の電力
変換回路。
2. A control circuit controls a switching element to disconnect a capacitor connected to the series circuit at a first zero crossing point of a passing current of the inductor after connecting the capacitor to the series circuit of the load capacitor and the inductor. The power conversion circuit according to claim 1, wherein:
【請求項3】 制御回路は、負荷用キャパシタおよびイ
ンダクタの直列回路にキャパシタを接続した後における
インダクタの通過電流の最初のゼロクロス点よりも前の
時点で上記直列回路に接続したキャパシタを切り離すよ
うにスイッチング素子を制御することを特徴とする請求
項1記載の電力変換回路。
3. The control circuit according to claim 1, wherein the control circuit disconnects the capacitor connected to the series circuit at a point before the first zero crossing point of the current passing through the inductor after connecting the capacitor to the series circuit of the load capacitor and the inductor. The power conversion circuit according to claim 1, wherein the power conversion circuit controls a switching element.
【請求項4】 負荷用キャパシタの両端電圧が正弦波形
状になるように充電部による各キャパシタの充電時の端
子電圧を設定することを特徴とする請求項1記載の電力
変換回路。
4. The power conversion circuit according to claim 1, wherein the terminal voltage at the time of charging each capacitor by the charging unit is set so that the voltage across the load capacitor has a sine wave shape.
【請求項5】 負荷用キャパシタの両端電圧が正弦波形
状になるようにスイッチング素子による各キャパシタの
接続時間を制御することを特徴とする請求項1記載の電
力変換回路。
5. The power conversion circuit according to claim 1, wherein the connection time of each capacitor by the switching element is controlled so that the voltage across the load capacitor has a sine wave shape.
【請求項6】 負荷用キャパシタの両端電圧が正弦波形
状になるように各キャパシタの容量を設定したことを特
徴とする請求項1記載の電力変換回路。
6. The power conversion circuit according to claim 1, wherein the capacitance of each capacitor is set such that the voltage across the load capacitor has a sine wave shape.
【請求項7】 負荷用キャパシタを電源とし交番電力を
負荷に供給するインバータ回路を設けて成ることを特徴
とする請求項1記載の電力変換回路。
7. The power conversion circuit according to claim 1, further comprising an inverter circuit that uses the load capacitor as a power supply and supplies alternating power to the load.
【請求項8】 複数個ずつのキャパシタを備える2組の
キャパシタ群と、各キャパシタ群を構成する各キャパシ
タを端子電圧が互いに異なる所定の電圧になるように充
電する充電部と、負荷に並列接続した負荷用キャパシタ
と、負荷用キャパシタに直列接続されたインダクタと、
負荷用キャパシタとインダクタとの直列回路と各キャパ
シタとの間にそれぞれ挿入された複数個のスイッチング
素子と、各キャパシタ群を上記直列回路に交互に接続す
るとともに、各キャパシタ群を構成する各キャパシタを
上記直列回路に順次択一的に接続することにより負荷用
キャパシタの両端電圧を脈流波形を交番させた形に変化
させる複数個のスイッチング素子とを備えることを特徴
とする電力変換回路。
8. A capacitor unit comprising a plurality of capacitors each having a plurality of capacitors, a charging unit for charging each of the capacitors constituting each of the capacitor groups so as to have predetermined terminal voltages different from each other, and a parallel connection to a load. A load capacitor, an inductor connected in series with the load capacitor,
A plurality of switching elements respectively inserted between a series circuit of a load capacitor and an inductor and each capacitor, and each capacitor group is alternately connected to the series circuit, and each capacitor constituting each capacitor group is connected. A power conversion circuit, comprising: a plurality of switching elements that are connected to the series circuit in order to change the voltage between both ends of the load capacitor in an alternating pulsating waveform.
【請求項9】 負荷が放電灯であることを特徴とする請
求項1ないし請求項8記載の電力変換回路。
9. The power conversion circuit according to claim 1, wherein the load is a discharge lamp.
JP24974394A 1994-10-14 1994-10-14 Power conversion circuit Expired - Fee Related JP3329956B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP24974394A JP3329956B2 (en) 1994-10-14 1994-10-14 Power conversion circuit
US08/536,125 US5610807A (en) 1994-10-14 1995-09-29 Power converting system with a plurality of charging capacitors
CN95116775A CN1042382C (en) 1994-10-14 1995-10-13 Power converting system
DE1995138259 DE19538259C2 (en) 1994-10-14 1995-10-13 inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24974394A JP3329956B2 (en) 1994-10-14 1994-10-14 Power conversion circuit

Publications (2)

Publication Number Publication Date
JPH08116679A JPH08116679A (en) 1996-05-07
JP3329956B2 true JP3329956B2 (en) 2002-09-30

Family

ID=17197557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24974394A Expired - Fee Related JP3329956B2 (en) 1994-10-14 1994-10-14 Power conversion circuit

Country Status (1)

Country Link
JP (1) JP3329956B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4765235B2 (en) * 2001-09-27 2011-09-07 東芝ライテック株式会社 Power supply
CN109792205B (en) 2016-10-06 2020-10-30 株式会社村田制作所 DC-DC converter
JP7334752B2 (en) 2021-02-26 2023-08-29 株式会社村田製作所 voltage converter

Also Published As

Publication number Publication date
JPH08116679A (en) 1996-05-07

Similar Documents

Publication Publication Date Title
JP3424398B2 (en) Power converter
JP5028525B2 (en) Power converter
CN1042382C (en) Power converting system
JP2719096B2 (en) Power supply circuit with power factor correction function
US8503199B1 (en) AC/DC power converter with active rectification and input current shaping
US6583999B1 (en) Low output voltage, high current, half-bridge, series-resonant, multiphase, DC-DC power supply
JP4534007B2 (en) Soft switching power converter
JP4427667B2 (en) Multiphase switching converter and control method thereof
CN102332813A (en) Power factor correction efficiency improvement circuit, a converter employing the circuit and a method of manufacturing a converter
JP2007505598A (en) Power factor correction circuit
JP4348984B2 (en) High pressure discharge lamp lighting device
CN109617407B (en) Boost type series-parallel full-resonance switch capacitor converter
US7768243B2 (en) Aid for the switching of a switched-mode converter
JP3329956B2 (en) Power conversion circuit
JP4358277B2 (en) DC / DC power converter
JPH06103984B2 (en) Buck-boost chopper device
JP5517529B2 (en) Power converter
CN109639132B (en) A kind of resonant switched capacitor converter
US11784581B2 (en) Converter
JP4433841B2 (en) Switching power supply
JPH0898509A (en) Power supply device
JP3402923B2 (en) Power supply
JP3465589B2 (en) Power converter
JPH09285132A (en) Switched capacitor-type dc to ac converting method and converter
Qiao et al. An isolated bipolar modular multilevel dc-dc converter with bidirectional power flow

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020625

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070719

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees