JP3328827B2 - Distribution / combination circuit and injection-locked oscillator using this distribution / combination circuit - Google Patents
Distribution / combination circuit and injection-locked oscillator using this distribution / combination circuitInfo
- Publication number
- JP3328827B2 JP3328827B2 JP09195495A JP9195495A JP3328827B2 JP 3328827 B2 JP3328827 B2 JP 3328827B2 JP 09195495 A JP09195495 A JP 09195495A JP 9195495 A JP9195495 A JP 9195495A JP 3328827 B2 JP3328827 B2 JP 3328827B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- input terminal
- output terminal
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Networks Using Active Elements (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ＩＣ化に適したマイク
ロ波およびミリ波注入同期発振器に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a microwave and millimeter wave injection locked oscillator suitable for use in an integrated circuit.
【０００２】[0002]
【従来の技術】図９は従来の方向性結合器を用いた分配
・合成回路の例である。方向性結合器１００の１端子１
０１に入力された信号は、通過端子である１０２と１０
３に分配される。端子１０１と１０４は電気的にアイソ
レートされているため、端子１０４から信号は出力され
ない。また、端子１０２と１０３にある移相差で信号を
入力すると、合成した信号が端子１０１または１０４か
ら出力され、方向性結合器１００は分配・合成回路とし
て動作する。ここで、方向性結合器１００は１／４波長
線路などの受動素子により構成できるので、各端子は入
力／出力を共用できる。2. Description of the Related Art FIG. 9 shows an example of a distribution / combination circuit using a conventional directional coupler. One terminal 1 of the directional coupler 100
The signals input to 01 are the passing terminals 102 and 10
It is distributed to three. Since the terminals 101 and 104 are electrically isolated, no signal is output from the terminal 104. When a signal is input with a phase difference between the terminals 102 and 103, the combined signal is output from the terminal 101 or 104, and the directional coupler 100 operates as a distribution / combination circuit. Here, since the directional coupler 100 can be constituted by a passive element such as a 波長 wavelength line, each terminal can share input / output.
【０００３】しかし、図９の分配・合成回路は１／４波
長線路に起因する動作周波数帯域制限が存在し、半導体
基板上に回路を構成するモノリシックマイクロ波集積回
路（ＭＭＩＣ）では回路面積が大きくなり経済的でな
い。また、通過端子で反射した信号がアイソレーション
端子に出力するなど、外部回路の影響を受けやすい。However, the distribution / synthesis circuit shown in FIG. 9 has an operating frequency band limitation due to a quarter wavelength line, and the circuit area is large in a monolithic microwave integrated circuit (MMIC) that forms a circuit on a semiconductor substrate. It is not economical. In addition, the signal reflected by the passing terminal is output to the isolation terminal, and is easily affected by an external circuit.
【０００４】図１０は上記分配・合成回路の問題点を解
決するために発明された非可逆４端子回路（Ｔ．Ｔｏｋ
ｕｍｉｔｓｕ ｅｔ ａｌ．，“Ｖｅｒｙ ｓｍａｌｌ
ｕｌｔｒａ−ｗｉｄｅ−ｂａｎｄ ＭＭＩＣ ｍａｇ
ｉｃ Ｔ ａｎｄ ａｐｐｌｉｃａｔｉｏｎｓ ｔｏ
ｃｏｍｂｉｎｅｒｓ ａｎｄ ｄｉｖｉｄｅｒｓ，”Ｉ
ＥＥＥ Ｔｒａｎｓ． Ｍｉｃｒｏｗａｖｅ Ｔｈｅｏ
ｒｙ ａｎｄ Ｔｅｃｈ．，ｖｏｌ．３７，ｎｏ．１
２，ｐｐ．１９８５−１９００，Ｄｅｃ．１９８９）を
用いた従来の分配・合成回路である。図１０において、
１２１、１２２、１３１および１３２はそれぞれゲート
接地ＦＥＴ、１２０および１３０はゲート接地ＦＥＴ２
つを図１０内のように組み合わせた同相分配回路であ
る。非可逆４端子回路１１０は、同相分配回路１２０、
１３０を図内のようにスロット線路１２３、１２４、１
３３および１３４を介して組み合わせて構成されてい
る。１１１および１１３は非可逆４端子回路１１０の入
力端子であり、１１２および１１４は出力端子である。
ここで、トランジスタの非可逆性により、２つの入力端
子間、２つの出力端子間および出力端子から各入力端子
間はアイソレートされ、非可逆４端子回路１１０は非可
逆な２入力２出力分配・合成回路として動作する。図１
０の分配・合成回路はＤＣからトランジスタのカットオ
フ周波数まで動作し、モノリシック化に適するなどの利
点を有するため、該分配・合成回路を用いた注入同期発
振器が最近報告されている（Ｔ．Ｔｏｋｕｍｉｔｓｕ
ｅｔ ａｌ．，“Ａ Ｎｏｖｅｌ， Ｉｎｊｅｃｔｉｏ
ｎ−Ｌｏｃｋｅｄ Ｏｓｃｉｌｌａｔｏｒ ＭＭＩＣ
ｗｉｔｈ Ｃｏｍｂｉｎｅｄ Ｕｌｔｒａ−Ｗｉｄｅ−
Ｂａｎｄ Ａｃｔｉｖｅ Ｃｏｍｂｉｎｅｒ／Ｄｉｖｉ
ｄｅｒ ａｎｄ Ａｍｐｌｉｆｉｅｒｓ，”ＩＥＥＥ
Ｔｒａｎｓ．，Ｍｉｃｒｏｗａｖｅ Ｔｈｅｏｒｙ ａ
ｎｄ Ｔｅｃｈ．，ｖｏｌ．４２，ｎｏ．１２，Ｄｅ
ｃ．１９９４）。FIG. 10 shows a non-reciprocal four-terminal circuit (T.Tok) invented to solve the problem of the distribution / synthesis circuit.
umitsu et al. , "Very small
ultra-wide-band MMIC mag
ic T and applications to
combiners and dividers, "I
EEE Trans. Microwave Theo
ry and Tech. , Vol. 37, no. 1
2, pp. 1985-1900, Dec. 1989). In FIG.
121, 122, 131 and 132 are common-gate FETs, and 120 and 130 are common-gate FETs 2
FIG. 10 shows an in-phase distribution circuit in which the two are combined as shown in FIG. The nonreciprocal four-terminal circuit 110 includes an in-phase distribution circuit 120,
130 is replaced with slot lines 123, 124, 1 as shown in the figure.
33 and 134 are combined. 111 and 113 are input terminals of the nonreciprocal four-terminal circuit 110, and 112 and 114 are output terminals.
Here, due to the irreversibility of the transistor, the two input terminals, the two output terminals, and the output terminals are isolated from each other, and the irreversible four-terminal circuit 110 is an irreversible two-input / two-output distributor. Operates as a combining circuit. FIG.
Since the distribution / combination circuit of 0 operates from DC to the cutoff frequency of the transistor and has advantages such as being suitable for monolithic integration, an injection-locked oscillator using the distribution / combination circuit has recently been reported (T. Tokumitsu).
et al. , "A Novel, Injectio
n-Locked Oscillator MMIC
with Combined Ultra-Wide-
Band Active Combiner / Div
der and Amplifiers, "IEEE
Trans. , Microwave Theory a
nd Tech. , Vol. 42, no. 12, De
c. 1994).
【０００５】図１１に上記非可逆４端子回路を用いた従
来の注入同期発振器の回路図を示す。図１１において図
１０と同一のものについては同一の符号を付している。
非可逆４端子回路１１０の端子１１２と１１３の間に増
幅器１４０を接続している。ここで、端子１１２と端子
１１３は増幅器１４０から見て結合端子であり、増幅器
１４０の入出力間に帰還回路を形成し、１１２−１４０
−１１３−１１２のループの位相回りが２πの整数倍で
１以上の利得を有するとき発振を生じる。この発振器に
端子１１１を介して注入信号が入力されると、発振周波
数が注入信号に同期し、発振出力は端子１１４から取り
出される。また、ここでトランジスタで形成した非可逆
４端子回路１１０は、トランジスタの広帯域性によって
ｎ＝１の基本波および１／ｎ＝１／２、１／３、１／
４、…のサブハーモニックに対して４端子回路の動作が
保持されるため、サブハーモニック係数１／ｎの値を自
由に設定可能となり、かつサブハーモニック係数１／ｎ
の小さいサブハーモニックを注入した場合でも注入同期
発振する。FIG. 11 is a circuit diagram of a conventional injection-locked oscillator using the above-mentioned nonreciprocal four-terminal circuit. 11, the same components as those in FIG. 10 are denoted by the same reference numerals.
An amplifier 140 is connected between terminals 112 and 113 of the nonreciprocal four-terminal circuit 110. Here, the terminal 112 and the terminal 113 are coupling terminals when viewed from the amplifier 140, and form a feedback circuit between the input and output of the amplifier 140.
Oscillation occurs when the phase around the -113-112 loop is an integral multiple of 2π and has a gain of 1 or more. When an injection signal is input to this oscillator via the terminal 111, the oscillation frequency is synchronized with the injection signal, and the oscillation output is taken out from the terminal 114. The irreversible four-terminal circuit 110 formed of transistors here has a fundamental wave of n = 1 and 1 / n = 1/2, 1/3, 1 /
Since the operation of the four-terminal circuit is maintained for the sub-harmonics of 4,..., The value of the sub-harmonic coefficient 1 / n can be freely set, and the sub-harmonic coefficient 1 / n
Even when a subharmonic with a small value is injected, injection-locked oscillation occurs.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、上述の
注入同期発振器では入力端子１１１で分配された注入信
号の半分または一部が発振出力と同時に端子１１４から
出力される。即ち、注入信号の入力レベルが増加する
と、端子１１４から漏洩して出力される注入信号のレベ
ルも増加することになる。また、サブハーモニック係数
１／ｎの小さな信号を注入する場合、能動素子の非線形
性により発生した高調波は、発振出力近傍に現われるス
プリアスとして問題となる。特に、広い周波数引込範囲
を得るため、入力端子１１４の前段に増幅器を挿入し
て、レベルの大きな注入信号の高調波を発生させる場合
には、該スプリアスが深刻な問題となる。However, in the injection locked oscillator described above, half or a part of the injection signal distributed at the input terminal 111 is output from the terminal 114 at the same time as the oscillation output. That is, when the input level of the injection signal increases, the level of the injection signal leaked and output from the terminal 114 also increases. Also, when a signal having a small subharmonic coefficient 1 / n is injected, harmonics generated by the nonlinearity of the active element cause a problem as spurious appearing near the oscillation output. In particular, when an amplifier is inserted before the input terminal 114 to generate a harmonic of a high-level injection signal in order to obtain a wide frequency pull-in range, the spurious becomes a serious problem.
【０００７】本発明は、上記の問題を解決するためにな
されたものであり、発振出力端子からの注入信号の出力
を従来に比べ抑圧することのできる注入同期発振器を得
るために不可欠な分配・合成回路を得ることを目的とす
る。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problem, and it is essential to provide an injection locking oscillator which can suppress the output of an injection signal from an oscillation output terminal as compared with the conventional one. The purpose is to obtain a synthesis circuit.
【０００８】本発明の別の目的は、前記分配・合成回路
を用いて発振出力端子からの注入信号の出力を従来に比
べ抑圧することのできる注入同期発振器を得ることにあ
る。Another object of the present invention is to provide an injection-locked oscillator capable of suppressing the output of an injection signal from an oscillation output terminal using the distribution / synthesis circuit as compared with the prior art.
【０００９】[0009]
【課題を解決するための手段】上記目的を達成するため
の本発明の特徴は、少なくとも第１、第２および第３の
３組の入力端子と第１、第２および第３の出力端子を有
し、各入力端子と各出力端子を交互に配列したとき、第
１の入力端子から第１の出力端子および第３の出力端子
への信号伝達が非可逆であり、第２の入力端子から第１
の出力端子および第２の出力端子への信号伝達が非可逆
であり、第３の入力端子から第２の出力端子および第３
の出力端子への信号伝達が非可逆であり、第１の入力端
子と第２の入力端子間、第１の入力端子と第３の入力端
子間、第２の入力端子と第３の入力端子間、第１の出力
端子と第２の出力端子間、第１の出力端子と第３の出力
端子間、第２の出力端子と第３の出力端子間、第１の入
力端子と第２の出力端子間、第２の入力端子と第３の出
力端子間および第３の入力端子と第１の出力端子間が電
気的にアイソレートされた分配・合成回路において、前
記分配・合成回路が６個のゲート接地ＦＥＴを有し、第
１のゲート接地ＦＥＴのソースと第２のゲート接地ＦＥ
Ｔのソースとを前記第１の入力端子に接続し、第３のゲ
ート接地ＦＥＴのソースと第４のゲート接地ＦＥＴのソ
ースを前記第２の入力端子に接続し、第５のゲート接地
ＦＥＴのソースと第６のゲート接地ＦＥＴのソースとを
前記第３の入力端子に接続し、第２のゲート接地ＦＥＴ
のドレインと第３のゲート接地ＦＥＴのドレインとを前
記第１の出力端子に接続し、第４のゲート接地ＦＥＴの
ドレインと第５のゲート接地ＦＥＴのドレインとを前記
第２の出力端子に接続し、第６のゲート接地ＦＥＴのド
レインと第１のゲート接地ＦＥＴのドレインとを前記第
３の出力端子に接続した分配・合成回路にある。SUMMARY OF THE INVENTION In order to achieve the above object, the present invention is characterized in that at least three sets of first, second and third input terminals and first, second and third output terminals are provided. When each input terminal and each output terminal are arranged alternately, the signal transmission from the first input terminal to the first output terminal and the third output terminal is irreversible, and from the second input terminal First
The signal transmission to the output terminal and the second output terminal is irreversible, and from the third input terminal to the second output terminal and the third output terminal.
Is irreversible, and between the first input terminal and the second input terminal, between the first input terminal and the third input terminal, and between the second input terminal and the third input terminal. Between the first output terminal and the second output terminal, between the first output terminal and the third output terminal, between the second output terminal and the third output terminal, between the first input terminal and the second output terminal. A distribution / synthesis circuit in which the output / output terminals, the second input terminal and the third output terminal, and the third input terminal / the first output terminal are electrically isolated. Common-gate FETs, the source of the first common-gate FET and the second common-gate FET FE.
A source of T is connected to the first input terminal, a source of a third common-gate FET and a source of a fourth common-gate FET are connected to the second input terminal, and a fifth common-FET is connected to the first input terminal. Connecting a source and the source of the sixth common-gate FET to the third input terminal;
And the drain of the third common-gate FET are connected to the first output terminal, and the drain of the fourth common-gate FET and the drain of the fifth common-gate FET are connected to the second output terminal. In the distribution / synthesis circuit, the drain of the sixth common-gate FET and the drain of the first common-gate FET are connected to the third output terminal.
【００１０】[0010]
【００１１】[0011]
【００１２】本発明の別の特徴は、前記の分配・合成回
路と、該分配・合成回路の第１の出力端子と第２の入力
端子間に前記分配・合成回路の動作周波数帯の少なくと
も一部の帯域で動作する増幅器が接続され、前記第１の
入力端子から注入信号を入力し、第２の出力端子から発
振出力を得る注入同期発振器にある。Another feature of the present invention is that the distribution / combination circuit has at least one operating frequency band between the first output terminal and the second input terminal of the distribution / combination circuit. An amplifier is connected to an amplifier operating in the band of the section, receives an injection signal from the first input terminal, and obtains an oscillation output from a second output terminal.
【００１３】本発明の別の特徴は、前記の分配・合成回
路と、該分配・合成回路の第１の出力端子と第２の入力
端子間に前記分配・合成回路の動作周波数帯の少なくと
も一部の帯域で動作する第１の増幅器が接続され、第３
の出力端子と第３の入力端子間に前記分配・合成回路の
動作周波数帯の少なくとも一部の帯域で動作する第２の
増幅器が接続され、第１の入力端子から注入信号を入力
し、第２の出力端子から発振出力を得る注入同期発振器
にある。Another feature of the present invention is that the distribution / synthesis circuit has at least one operating frequency band between the first output terminal and the second input terminal of the distribution / synthesis circuit. A first amplifier operating in the section band is connected,
A second amplifier operating in at least a part of the operating frequency band of the distribution / synthesis circuit is connected between the output terminal and the third input terminal, and inputs an injection signal from the first input terminal; In the injection locked oscillator, an oscillation output is obtained from an output terminal of the injection locked oscillator 2.
【００１４】本発明の別の特徴は、前記の分配・合成回
路と、該分配・合成回路の第１の出力端子と第２の入力
端子間に前記分配・合成回路の動作周波数帯の少なくと
も一部の帯域で動作する第１の増幅器が接続され、第２
の出力端子と第３の入力端子間に前記分配・合成回路の
動作周波数帯の少なくとも一部の帯域で動作する第２の
増幅器が接続され、第１の入力端子から注入信号を入力
し、第３の出力端子から発振出力を得る注入同期発振器
にある。Another feature of the present invention is that the distribution / synthesis circuit has at least one operating frequency band between the first output terminal and the second input terminal of the distribution / synthesis circuit. A first amplifier operating in the band of the
A second amplifier operating in at least a part of the operating frequency band of the distribution / synthesis circuit is connected between the output terminal and the third input terminal, and inputs an injection signal from the first input terminal; 3 is an injection-locked oscillator that obtains an oscillation output from the output terminal 3.
【００１５】本発明の別の特徴は、前記増幅器の少なく
ともひとつと直列に、前記分配・合成回路の動作周波数
帯の少なくとも一部の帯域で動作する可変移相器が挿入
される、注入同期発振器にある。Another feature of the present invention is that an injection locked oscillator in which a variable phase shifter operating in at least a part of an operating frequency band of the distribution / combination circuit is inserted in series with at least one of the amplifiers. It is in.
【００１６】[0016]
【作用】以上のように構成することにより、注入信号の
入力端子と電気的にアイソレートされた端子から発振信
号が出力されるため、出力端子からの注入信号の漏洩を
従来に比較して抑圧することができる。また、分配・合
成回路はゲート接地ＦＥＴなどの能動素子を用いて形成
しているので、出力端子からの注入信号の漏洩の抑圧を
ＤＣからカットオフ周波数まで広帯域に実現できる。従
って、サブハーモニック係数１／ｎの小さな信号を注入
する場合、発振出力近傍に現われるスプリアスを抑圧す
ることができる。また、モノリシック化に適しているた
め、半導体プロセスを用いて注入同期発振器が小型、高
集積に形成できる。With the above arrangement, an oscillation signal is output from a terminal electrically isolated from the input terminal of the injection signal, so that the leakage of the injection signal from the output terminal is suppressed as compared with the conventional case. can do. Further, since the distribution / synthesis circuit is formed using an active element such as a common-gate FET, it is possible to suppress the leakage of the injection signal from the output terminal in a wide band from DC to cutoff frequency. Therefore, when a signal having a small subharmonic coefficient 1 / n is injected, spurious appearing near the oscillation output can be suppressed. Further, since it is suitable for monolithic integration, an injection-locked oscillator can be formed small and highly integrated using a semiconductor process.
【００１７】また、従来の注入同期発振器では、分配さ
れた２つの注入信号の１つは全く利用できないととも
に、上述したようなスプリアスとして出力端子から出力
されるが、注入信号の出力する端子と発振出力端子が異
なっているため（かつ電気的にアイソレートしてい
る）、分配された２つの注入信号を有効に活用すること
ができる。その内容については、実施例で詳しく述べ
る。In the conventional injection-locked oscillator, one of the two injected injection signals cannot be used at all and is output from the output terminal as spurious as described above. Since the output terminals are different (and electrically isolated), the two injected injection signals can be effectively used. The contents will be described in detail in Examples.
【００１８】[0018]
【実施例】以下、図面を参照して本発明による実施例に
ついて説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００１９】（第１の実施例） 図１は、本発明の分配・合成回路の第１の参考例であ
る。図１において１０は非可逆多端子回路であって、１
１は第１の入力端子、１３は第２の入力端子、１５は第
３の入力端子、１２は第１の出力端子、１４は第２の出
力端子、１６は第３の出力端子である。端子１１より入
力した信号は端子１２および１６にのみ分配され、端子
１３より入力した信号は端子１２および１４にのみ分配
され、端子１５より入力した信号は端子１４および１６
のみに分配され、端子１１−１３間、端子１３−１５
間、端子１５−１１間、端子１２−１４間、端子１４−
１６間、および端子１６−１２間には信号の伝達はない
（アイソレートされている）。図中の矢印は該信号伝達
の様子を示す。非可逆多端子回路１０は、入力端子（１
１、１３、１５）より入力した信号は該入力端子と隣り
合う２つの出力端子へ分配され、出力端子（１２、１
４、１６）からは該出力端子と隣り合う２つの入力端子
から分配された信号が合成されて出力する、分配・合成
回路として動作することができる。(First Embodiment) FIG. 1 shows a first reference example of a distribution / synthesis circuit according to the present invention. In FIG. 1, reference numeral 10 denotes a nonreciprocal multi-terminal circuit,
1 is a first input terminal, 13 is a second input terminal, 15 is a third input terminal, 12 is a first output terminal, 14 is a second output terminal, and 16 is a third output terminal. The signal input from terminal 11 is distributed only to terminals 12 and 16, the signal input from terminal 13 is distributed only to terminals 12 and 14, and the signal input from terminal 15 is
Only between terminals 11-13, terminals 13-15
Terminal, between terminals 15-11, between terminals 12-14, terminal 14-
There is no signal transmission between 16 and between terminals 16-12 (isolated). Arrows in the figure show the state of the signal transmission. The non-reciprocal multi-terminal circuit 10 has an input terminal (1
1, 13, and 15) are distributed to two output terminals adjacent to the input terminal and output terminals (12, 1, 15).
4, 16) can operate as a distributing / combining circuit that combines and outputs signals distributed from two input terminals adjacent to the output terminal.
【００２０】本発明の第１の参考例では各入力端子と電
気的にアイソレートされた出力端子を有するので、第１
の実施例を用いることにより、発振出力端子からの注入
信号の出力を従来に比較して抑圧することのできる注入
同期発振器を実現することができる。In the first embodiment of the present invention, since each input terminal has an output terminal electrically isolated from each input terminal,
By using the embodiment, it is possible to realize an injection-locked oscillator capable of suppressing the output of the injection signal from the oscillation output terminal as compared with the related art.
【００２１】（第２の実施例）図２は本発明の分配・合
成回路の第２の実施例である。図２において図１と同一
のものについては同一の符号を付している。２１、２
２、３１、３２、４１および４２はそれぞれゲート接地
ＦＥＴ、２０、３０および４０はゲート接地ＦＥＴ２つ
を図２内のように組み合わせた同相分配回路である。こ
こで、トランジスタとして電界効果トランジスタを用い
ているので、Ｓはソース、Ｄはドレイン、Ｇはゲートを
表す。(Second Embodiment) FIG. 2 shows a distribution / combination circuit according to a second embodiment of the present invention. 2, the same components as those in FIG. 1 are denoted by the same reference numerals. 21, 2
2, 31, 32, 41, and 42 are common-gate FETs, and 20, 30, and 40 are common-mode distribution circuits in which two common-gate FETs are combined as shown in FIG. Here, since a field effect transistor is used as the transistor, S represents a source, D represents a drain, and G represents a gate.
【００２２】非可逆多端子回路１０では端子１１（２
３）に入力した信号は端子１２（２５）と端子１６（２
４）にのみ伝達され、端子１３（３３）に入力した信号
は端子１２（３４）と端子１４（３５）にのみ伝達さ
れ、端子１５（４３）に入力した信号は端子１４（４
４）と端子１６（４５）にのみ伝達され、そのほかの端
子、例えば端子１１（２３）から端子１３（３３）、１
４（３５、４４）、１５（３３）への伝達は該分配回路
の非可逆性により阻止される。また、各分配１回路の出
力端子インピーダンスは非常に高いから端子２３、３３
および端子４３には分配回路で分配される信号がそのま
ま伝達する。従って、図２の中の非可逆多端子回路１０
に設定した信号経路が任意の周波数で（広帯域に）成立
し、広帯域な分配・合成回路として動作する。In the irreversible multi-terminal circuit 10, the terminal 11 (2
The signal input to 3) is the terminal 12 (25) and the terminal 16 (2
4), the signal input to terminal 13 (33) is transmitted only to terminal 12 (34) and terminal 14 (35), and the signal input to terminal 15 (43) is transmitted to terminal 14 (4).
4) and the terminal 16 (45), and the other terminals, for example, the terminal 11 (23) to the terminal 13 (33), 1
Transmission to 4 (35, 44), 15 (33) is blocked by the irreversibility of the distribution circuit. Further, since the output terminal impedance of each distribution circuit is very high, terminals 23 and 33 are provided.
The signal distributed by the distribution circuit is transmitted to terminal 43 as it is. Accordingly, the nonreciprocal multi-terminal circuit 10 in FIG.
Is established at an arbitrary frequency (in a wide band), and operates as a wide-band distribution / synthesizing circuit.
【００２３】図３は、本発明の第２の実施例の分配・合
成回路の入力端子１１から出力端子１２、１４および１
６への信号伝達の周波数特性を計算した結果である。端
子１１から端子１４への伝達はＤＣからカットオフ周波
数（〜２３ＧＨｚ）まで広帯域に渡って−２５ｄＢ以下
と電気的にアイソレートされている。したがって、第２
の実施例を用いることにより、発振出力端子からの注入
信号の出力を従来に比較して（端子１２または１６への
出力）２０ｄＢ以上抑圧することのできる注入同期発振
器を実現することができる。また、本発明の第２の実施
例の分配・合成回路は能動素子を用いて構成しているた
めモノリシック化に適し、半導体プロセスを用いて小
型、高集積に形成できる。FIG. 3 shows a distribution / synthesis circuit according to a second embodiment of the present invention from input terminal 11 to output terminals 12, 14 and 1.
6 shows the result of calculating the frequency characteristic of the signal transmission to No. 6; The transmission from the terminal 11 to the terminal 14 is electrically isolated at -25 dB or less over a wide band from DC to a cutoff frequency (up to 23 GHz). Therefore, the second
By using this embodiment, an injection-locked oscillator capable of suppressing the output of the injection signal from the oscillation output terminal by 20 dB or more (output to the terminal 12 or 16) can be realized. Further, the distribution / synthesis circuit according to the second embodiment of the present invention is suitable for monolithic use because it is configured using active elements, and can be formed in a small size and highly integrated using a semiconductor process.
【００２４】第２の実施例において、電界効果トランジ
スタの代わりにバイポーラトランジスタを用いてもよ
い。また、実施例ではゲート接地ＦＥＴを用いている
が、これに限らず他の接地形式（ドレイン接地またはソ
ース接地）を用いてもよい。In the second embodiment, a bipolar transistor may be used instead of a field effect transistor. In the embodiment, the common-gate FET is used. However, the present invention is not limited to this, and another common-type (common drain or common source) may be used.
【００２５】（第３の実施例）図４は、本発明の分配・
合成回路の第３の実施例である。図４において図１と同
一のものについては同一の符号を付している。(Third Embodiment) FIG. 4 is a diagram showing the distribution and operation of the present invention.
9 is a third embodiment of the synthesis circuit. 4, the same components as those in FIG. 1 are denoted by the same reference numerals.
【００２６】１０は非可逆多端子回路であって、１１は
第１の入力端子、１３は第２の入力端子、１５は第３の
入力端子、１７は第４の入力端子、１２は第１の出力端
子、１４は第２の出力端子、１６は第３の出力端子、１
８は第４の出力端子である。端子１１より入力した信号
は端子１２および１８にのみ分配され、端子１３より入
力した信号は端子１２および１４にのみ分配され、端子
１５より入力した信号は端子１４および１６のみに分配
され、端子１７より入力した信号は端子１６および１８
のみに分配され、端子１１、１３、１５および１７間に
は信号の伝達はない（アイソレートされている）。図中
の矢印は該信号伝達の様子を示す。また、端子１２、１
４、１６および１８間には信号の伝達はない。非可逆多
端子回路１０は、入力端子（１１、１３、１５、１７）
より入力した信号は該入力端子と隣り合う２つの出力端
子へ分配され、出力端子（１２、１４、１６、１８）か
らは該出力端子と隣り合う２つの入力端子から分配され
た信号が合成されて出力する、分配・合成回路として動
作することができる。Reference numeral 10 denotes a non-reciprocal multi-terminal circuit, 11 is a first input terminal, 13 is a second input terminal, 15 is a third input terminal, 17 is a fourth input terminal, and 12 is a first input terminal. , 14 is the second output terminal, 16 is the third output terminal, 1
8 is a fourth output terminal. The signal input from terminal 11 is distributed only to terminals 12 and 18, the signal input from terminal 13 is distributed only to terminals 12 and 14, the signal input from terminal 15 is distributed only to terminals 14 and 16, The signals input from terminals 16 and 18
And signals are not transmitted between the terminals 11, 13, 15, and 17 (isolated). Arrows in the figure show the state of the signal transmission. Also, terminals 12, 1
There is no signal transmission between 4, 16 and 18. The nonreciprocal multi-terminal circuit 10 has input terminals (11, 13, 15, 17).
The input signal is distributed to two output terminals adjacent to the input terminal, and signals distributed from the two input terminals adjacent to the output terminal are synthesized from the output terminals (12, 14, 16, 18). , And can operate as a distribution / synthesis circuit.
【００２７】以上の第３の実施例によれば、第１の実施
例の効果に加えて、１つの入力端子とアイソレートされ
た２つの出力端子を有するので注入同期発振器の構成の
自由度が大きくなる。詳細については、後述する本発明
の注入同期発振器の実施例で述べる。According to the third embodiment, in addition to the effects of the first embodiment, since one input terminal and two isolated output terminals are provided, the degree of freedom of the configuration of the injection locked oscillator is increased. growing. Details will be described in an embodiment of the injection locked oscillator of the present invention described later.
【００２８】第３の実施例においては、４入力４出力の
非可逆多端子回路であるが、あらゆる２つの入力端子間
およびあらゆる２つの出力端子間が電気的にアイソレー
トされたｎ入力ｎ出力（ｎ＝５、６、７、…）の非可逆
多端子分配・合成回路であってもよい。In the third embodiment, a four-input four-output nonreciprocal multi-terminal circuit is used. However, n-input and n-output are electrically isolated between any two input terminals and between any two output terminals. (N = 5, 6, 7,...) Non-reciprocal multi-terminal distribution / combination circuit.
【００２９】（第４の実施例）図５は本発明の注入同期
発振器の第１の実施例である。図５において図１と同一
のものについては同一の符号を付している。(Fourth Embodiment) FIG. 5 shows a first embodiment of the injection locked oscillator of the present invention. 5, the same components as those in FIG. 1 are denoted by the same reference numerals.
【００３０】１０は本発明の分配・合成回路である非可
逆多端子回路であって、１１は第１の入力端子、１３は
第２の入力端子、１５は第３の入力端子、１２は第１の
出力端子、１４は第２の出力端子、１６は第３の出力端
子である。５０は増幅器で、５１と５２はそれぞれ入力
端子、出力端子である。増幅器５０の入力端子５１は非
可逆多端子回路１０の端子１２に接続され、増幅器５０
の出力端子５２は非可逆多端子回路１０の端子１３に接
続されている。ここで、非可逆多端子回路１０の端子１
３と端子１２は増幅器５０から見て結合端子であり、増
幅器５０の入出力間に帰還回路を形成し、１２−５１−
５２−１３−１２のループの位相回りが２πの整数倍で
１以上の利得を有するとき自由発振を生じる。Numeral 10 is a nonreciprocal multi-terminal circuit which is a distribution / synthesis circuit of the present invention, 11 is a first input terminal, 13 is a second input terminal, 15 is a third input terminal, and 12 is a second input terminal. Reference numeral 1 denotes an output terminal, 14 denotes a second output terminal, and 16 denotes a third output terminal. 50 is an amplifier, and 51 and 52 are an input terminal and an output terminal, respectively. The input terminal 51 of the amplifier 50 is connected to the terminal 12 of the irreversible multi-terminal circuit 10 and
Is connected to the terminal 13 of the nonreciprocal multi-terminal circuit 10. Here, the terminal 1 of the nonreciprocal multi-terminal circuit 10
3 and the terminal 12 are coupling terminals when viewed from the amplifier 50, and form a feedback circuit between the input and output of the amplifier 50.
Free oscillation is generated when the phase around the loop of 52-13-12 is an integral multiple of 2π and has a gain of 1 or more.
【００３１】非可逆多端子回路１０の端子１１より高安
定・低位相雑音の信号を入力するとその一部が端子１２
を介して増幅器５０に入力され、発振中の増幅器の非線
形性によって高調波が生じる。この高調波が上記自由発
振周波数付近の場合には、該発振周波数と高調波とにう
ねりが生じ、これが零になるように状態が変化して注入
信号に同期した発振状態になる。発振出力は端子１３を
介して端子１４に出力され、非可逆多端子回路１０の非
可逆性により信号入力端子１１には現われない。従っ
て、端子１１が不整合の状態であったとしても発振出力
の一部が端子１１で反射されて該発振ループに再注入さ
れることはない。また同様に、端子１４での反射波は他
のどの端子にも現われないので再注入されない。つま
り、外部回路の影響を受けにくい構成である。When a signal of high stability and low phase noise is inputted from the terminal 11 of the irreversible multi-terminal circuit 10, a part of the signal is
Is input to the amplifier 50 through the amplifier, and harmonics are generated by the nonlinearity of the oscillating amplifier. When the harmonic is near the above-mentioned free oscillation frequency, the oscillation frequency and the harmonic wave undulate, and the state changes so that this becomes zero, and the oscillation state is synchronized with the injection signal. The oscillation output is output to the terminal 14 via the terminal 13 and does not appear at the signal input terminal 11 due to the irreversibility of the irreversible multi-terminal circuit 10. Therefore, even if the terminal 11 is in a mismatched state, a part of the oscillation output is not reflected by the terminal 11 and re-injected into the oscillation loop. Similarly, the reflected wave at terminal 14 does not appear at any other terminal and is not re-injected. That is, the configuration is hardly affected by the external circuit.
【００３２】また、端子１１で分配された注入信号の残
りの部分は端子１６から出力されるが、該信号の一部が
端子１６で反射されて、発振出力端子１４に現われるこ
とはない。従って、以上の注入同期発振器の第１の実施
例は出力端子からの注入信号の出力を従来に比較して抑
圧することができる。また、分配・合成回路はゲート接
地ＦＥＴなどの能動素子を用いて形成しているので、出
力端子からの注入信号の出力の抑圧をＤＣからカットオ
フ周波数まで広帯域に実現できる。従って、サブハーモ
ニック係数１／ｎの小さな信号を注入する場合、発振出
力近傍に現われるスプリアスを抑圧することができる。
また、モノリシック化に適しているため、半導体プロセ
スを用いて注入同期発振器が小型、高集積に形成でき
る。The remaining part of the injection signal distributed at the terminal 11 is output from the terminal 16, but a part of the signal is reflected at the terminal 16 and does not appear at the oscillation output terminal 14. Therefore, in the first embodiment of the injection locked oscillator described above, the output of the injection signal from the output terminal can be suppressed as compared with the related art. Further, since the distribution / synthesis circuit is formed using an active element such as a common-gate FET, it is possible to suppress the output of the injection signal from the output terminal in a wide band from DC to cutoff frequency. Therefore, when a signal having a small subharmonic coefficient 1 / n is injected, spurious appearing near the oscillation output can be suppressed.
Further, since it is suitable for monolithic integration, an injection-locked oscillator can be formed small and highly integrated using a semiconductor process.
【００３３】また、端子１４からは端子１１より入力す
る高安定・低位相雑音の信号の一部を取り出すことがで
きるため、本発明の注入同期発振器を従属接続した場合
に該出力は後段の注入信号として利用することができ
る。Since a part of the signal of high stability and low phase noise inputted from the terminal 11 can be taken out from the terminal 14, when the injection locked oscillator of the present invention is cascaded, the output becomes It can be used as a signal.
【００３４】（第５の実施例）図６は本発明の注入同期
発振器の第２の実施例である。図６において図１と同一
のものについては同一の符号を付している。(Fifth Embodiment) FIG. 6 shows a second embodiment of the injection locked oscillator of the present invention. 6, the same components as those in FIG. 1 are denoted by the same reference numerals.
【００３５】１０は本発明の分配・合成回路である非可
逆多端子回路であって、１１は第１の入力端子、１３は
第２の入力端子、１５は第３の入力端子、１２は第１の
出力端子、１４は第２の出力端子、１６は第３の出力端
子である。５０、６０は増幅器で、５１、５２、６１、
６２はそれぞれ該増幅器５０（６０）の入力端子、出力
端子である。増幅器５０の入力端子５１は非可逆多端子
回路１０の端子１２に接続され、増幅器５０の出力端子
５２は非可逆多端子回路１０の端子１３に接続されてい
る。また、増幅器６０の入力端子６１は非可逆多端子回
路１０の端子１６に接続され、増幅器６０の出力端子５
２は非可逆多端子回路１０の端子１５に接続されてい
る。ここで、非可逆多端子回路１０の端子１３（１５）
と端子１２（１６）は増幅器５０（６０）から見て結合
端子であり、増幅器５０（６０）の入出力間に帰還回路
を形成し、１２−５１−５２−１３−１２（１６−６１
−６２−１５−１６）のループの位相回りが２πの整数
倍で１以上の利得を有するとき自由発振を生じる。Reference numeral 10 denotes a nonreciprocal multi-terminal circuit which is a distribution / synthesis circuit according to the present invention, wherein 11 is a first input terminal, 13 is a second input terminal, 15 is a third input terminal, and 12 is a second input terminal. Reference numeral 1 denotes an output terminal, 14 denotes a second output terminal, and 16 denotes a third output terminal. 50, 60 are amplifiers, 51, 52, 61,
62 is an input terminal and an output terminal of the amplifier 50 (60), respectively. The input terminal 51 of the amplifier 50 is connected to the terminal 12 of the irreversible multi-terminal circuit 10, and the output terminal 52 of the amplifier 50 is connected to the terminal 13 of the irreversible multi-terminal circuit 10. The input terminal 61 of the amplifier 60 is connected to the terminal 16 of the nonreciprocal multi-terminal circuit 10, and the output terminal 5 of the amplifier 60 is
2 is connected to the terminal 15 of the non-reciprocal multi-terminal circuit 10. Here, the terminal 13 (15) of the nonreciprocal multi-terminal circuit 10
The terminal 12 (16) is a coupling terminal as viewed from the amplifier 50 (60), forms a feedback circuit between the input and output of the amplifier 50 (60), and is connected to the terminal 12-51-52-13-12 (16-61).
Free oscillation occurs when the phase around -62-15-16) is an integral multiple of 2π and has a gain of 1 or more.
【００３６】非可逆多端子回路１０の端子１１より高安
定・低位相雑音の信号を入力するとその一部が端子１２
（１６）を介して増幅器５０（６０）に入力され、発振
中の増幅器の非線形性によって高調波が生じる。この高
調波が上記自由発振周波数付近の場合には、該発振周波
数と高調波とにうねりが生じ、これが零になるように状
態が変化して注入信号に同期した発振状態になる。発振
出力は端子１３（１５）を介して端子１４より出力す
る。When a signal of high stability and low phase noise is input from the terminal 11 of the irreversible multi-terminal circuit 10, a part thereof
The signal is input to the amplifier 50 (60) via (16), and harmonics are generated by the nonlinearity of the oscillating amplifier. When the harmonic is near the above-mentioned free oscillation frequency, the oscillation frequency and the harmonic wave undulate, and the state changes so that this becomes zero, and the oscillation state is synchronized with the injection signal. The oscillation output is output from the terminal 14 via the terminal 13 (15).
【００３７】以上の注入同期発振器の第２の実施例は、
本発明の注入同期発振器の第１の実施例と同様の効果に
加えて、入力端子１１で分配された２つの信号を注入信
号として用いることができるとともに、１２−５１−５
２−１３−１２のループと１６−６１−６２−１５−１
６のループで発振した信号を合成して端子１４から出力
するので従来に比較して出力を３ｄＢ向上できる（分配
回路で発生する分配損失がキャンセルできる）。A second embodiment of the above injection locked oscillator is as follows.
In addition to the effect similar to that of the first embodiment of the injection locked oscillator of the present invention, two signals distributed at the input terminal 11 can be used as the injection signal, and 12-51-5
The loop of 2-13-12 and 16-61-62-15-1
Since the signals oscillated in the loop of No. 6 are combined and output from the terminal 14, the output can be improved by 3 dB compared to the conventional one (the distribution loss generated in the distribution circuit can be canceled).
【００３８】（第６の実施例）図７は本発明の注入同期
発振器の第３の実施例である。図７において図１と同一
のものについては同一の符号を付している。(Sixth Embodiment) FIG. 7 shows a third embodiment of the injection locked oscillator of the present invention. 7, the same components as those in FIG. 1 are denoted by the same reference numerals.
【００３９】１０は本発明の分配・合成回路である非可
逆多端子回路であって、１１は第１の入力端子、１３は
第２の入力端子、１５は第３の入力端子、１７は第４の
入力端子、１２は第１の出力端子、１４は第２の出力端
子、１６は第３の出力端子、１８は第４の出力端子であ
る。７０、８０は増幅器で、７１、７２、８１、８２は
それぞれ該増幅器７０（８０）の入力端子、出力端子で
ある。増幅器７０の入力端子７１は非可逆多端子回路１
０の端子１２に接続され、増幅器７０の出力端子７２は
非可逆多端子回路１０の端子１３に接続されている。ま
た、増幅器８０の入力端子８１は非可逆多端子回路１０
の端子１４に接続され、増幅器８０の出力端子８２は非
可逆多端子回路１０の端子１５に接続されている。ここ
で、非可逆多端子回路１０の端子１３（１５）と端子１
２（１４）は増幅器７０（８０）から見て結合端子であ
り、増幅器７０（８０）の入出力間に帰還回路を形成
し、１２−７１−７２−１３−１２（１４−８１−８２
−１５−１４）のループの位相回りが２πの整数倍で１
以上の利得を有するとき自由発振を生じる。ここで、ル
ープ１４−８１−８２−１５−１４での自由発振周波数
がループ１２−７１−７２−１３−１２の自由発振周波
数の整数倍になるようにする。Reference numeral 10 denotes a non-reciprocal multi-terminal circuit which is a distribution / synthesis circuit according to the present invention. Reference numeral 11 denotes a first input terminal, 13 denotes a second input terminal, 15 denotes a third input terminal, and 17 denotes a third input terminal. 4 is an input terminal, 12 is a first output terminal, 14 is a second output terminal, 16 is a third output terminal, and 18 is a fourth output terminal. Reference numerals 70 and 80 denote amplifiers, and reference numerals 71, 72, 81 and 82 denote input terminals and output terminals of the amplifier 70 (80), respectively. The input terminal 71 of the amplifier 70 is a non-reciprocal multi-terminal circuit 1.
The output terminal 72 of the amplifier 70 is connected to the terminal 13 of the irreversible multi-terminal circuit 10. The input terminal 81 of the amplifier 80 is connected to the irreversible multi-terminal circuit 10.
, And the output terminal 82 of the amplifier 80 is connected to the terminal 15 of the irreversible multi-terminal circuit 10. Here, the terminal 13 (15) of the irreversible multi-terminal circuit 10 and the terminal 1
Reference numeral 2 (14) denotes a coupling terminal as viewed from the amplifier 70 (80), and forms a feedback circuit between the input and output of the amplifier 70 (80), and 12-71-72-13-12 (14-81-82).
The phase rotation of the loop of −15-14) is an integer multiple of 2π and is 1
Free oscillation occurs when having the above gain. Here, the free oscillation frequency of the loop 14-81-82-15-14 is set to be an integral multiple of the free oscillation frequency of the loop 12-71-72-13-12.
【００４０】非可逆多端子回路１０の端子１１より高安
定・低位相雑音の信号を入力するとその一部が端子１２
を介して増幅器７０に入力され、発振中の増幅器の非線
形性によって高調波が生じる。この高調波が上記自由発
振周波数付近の場合には、該発振周波数と高調波とにう
ねりが生じ、これが零になるように状態が変化して注入
信号に同期した発振状態になる。発振出力は端子１３を
介して端子１４に出力され、増幅器８０に入力される。
ここで、発振中の増幅器８０の非線形性によって高調波
が生じ、ループ１４−８１−８２−１５−１４で同期し
た発振状態になる。該発振出力は端子１５を介して端子
１６より出力される。When a signal with high stability and low phase noise is input from the terminal 11 of the irreversible multi-terminal circuit 10, a part thereof
Is input to the amplifier 70 via the oscillating circuit, and harmonics are generated by the nonlinearity of the oscillating amplifier. When the harmonic is near the above-mentioned free oscillation frequency, the oscillation frequency and the harmonic wave undulate, and the state changes so that this becomes zero, and the oscillation state is synchronized with the injection signal. The oscillation output is output to the terminal 14 via the terminal 13 and is input to the amplifier 80.
Here, harmonics are generated due to the non-linearity of the oscillating amplifier 80, and the oscillation state is synchronized by the loop 14-81-82-15-14. The oscillation output is output from the terminal 16 via the terminal 15.
【００４１】以上の注入同期発振器の第３の実施例は、
本発明の注入同期発振器の第１の実施例と同様の効果に
加えて、ループ１２−７１−７２−１３−１２で同期し
た発振出力を注入信号としてループ１４−８１−８２−
１５−１４に注入し、同期発振させるためより高い周波
数の発振信号を得ることが可能となる。The third embodiment of the injection locked oscillator described above is as follows.
In addition to the same effects as the first embodiment of the injection-locked oscillator of the present invention, the oscillation output synchronized in the loop 12-71-72-13-12 is used as an injection signal in the loop 14-81-82-.
It is possible to obtain an oscillation signal of a higher frequency because the oscillation signal is injected into 15-15 and synchronously oscillated.
【００４２】（その他の実施例）実施例４から６では発
振ループ内に増幅器を挿入し、ループの位相回りが２π
の整数倍になるように形成しているが、図８に示すよう
に該発振ループ内に可変移相器（または可変移相器と遅
延線路の従属接続）を挿入してもよい。図８のように構
成することにより可変移相器の位相量を変化させ、自由
発振周波数を変えることができるため周波数引込範囲を
広げることができる。(Other Embodiments) In Embodiments 4 to 6, an amplifier is inserted in the oscillation loop, and the phase rotation of the loop is 2π.
However, a variable phase shifter (or a cascade connection between a variable phase shifter and a delay line) may be inserted into the oscillation loop as shown in FIG. With the configuration as shown in FIG. 8, the phase amount of the variable phase shifter can be changed and the free oscillation frequency can be changed, so that the frequency pull-in range can be expanded.
【００４３】[0043]
【発明の効果】以上記述したように請求項１から３の本
発明によれば、入力端子と電気的にアイソレートされた
出力端子を有する分配・合成回路を実現できる。また、
該分配・合成回路はゲート接地ＦＥＴなどの能動素子を
用いて形成しているので、電気的な特性をＤＣからカッ
トオフ周波数まで広帯域に実現できる。また、該分配・
合成回路はモノリシック化に適しているため、半導体プ
ロセスを用いて小型、高集積に形成できる。As described above, according to the first to third aspects of the present invention, a distribution / combination circuit having an input terminal and an output terminal electrically isolated can be realized. Also,
Since the distribution / synthesis circuit is formed using an active element such as a common-gate FET, electric characteristics can be realized in a wide band from DC to cutoff frequency. In addition, the distribution
Since the synthesis circuit is suitable for monolithic integration, it can be formed to be small and highly integrated using a semiconductor process.
【００４４】また、請求項４から７によれば、注入信号
の入力端子と電気的にアイソレートされた端子から発振
信号が出力されるため、出力端子からの注入信号の漏洩
を従来に比較して抑圧することができる。また、サブハ
ーモニック係数１／ｎの小さな信号を注入する場合、発
振出力近傍に現われるスプリアスを従来に比較して抑圧
することができる。また、従来の注入同期発振器では、
分配された２つの注入信号の１つは全く利用できないと
ともに、上述したようなスプリアスとして出力端子から
出力されるが、注入信号の出力する端子と発振出力端子
が異なっているため（かつ電気的にアイソレートしてい
る）、分配された２つの注入信号を有効に活用すること
ができる。According to the fourth to seventh aspects, since the oscillation signal is output from the terminal electrically isolated from the input terminal of the injection signal, the leakage of the injection signal from the output terminal is compared with the conventional one. Can be suppressed. Further, when a signal having a small subharmonic coefficient 1 / n is injected, spurious appearing near the oscillation output can be suppressed as compared with the conventional case. Also, in the conventional injection locked oscillator,
One of the two distributed injection signals cannot be used at all, and is output from the output terminal as spurious as described above. However, since the output terminal of the injection signal is different from the oscillation output terminal (and electrically The isolated two injected signals can be effectively used.
【図１】本発明の第１の実施例である分配・合成回路の
回路図である。FIG. 1 is a circuit diagram of a distribution / synthesis circuit according to a first embodiment of the present invention.
【図２】本発明の第２の実施例である分配・合成回路の
回路図である。FIG. 2 is a circuit diagram of a distribution / synthesis circuit according to a second embodiment of the present invention.
【図３】本発明の第２の実施例である分配・合成回路の
周波数特性である。FIG. 3 shows frequency characteristics of a distribution / combination circuit according to a second embodiment of the present invention.
【図４】本発明の第３の実施例である分配・合成回路の
回路図である。FIG. 4 is a circuit diagram of a distribution / synthesis circuit according to a third embodiment of the present invention.
【図５】本発明の第１の実施例である注入同期発振器の
回路図である。FIG. 5 is a circuit diagram of an injection locked oscillator according to the first embodiment of the present invention.
【図６】本発明の第２の実施例である注入同期発振器の
回路図である。FIG. 6 is a circuit diagram of an injection locked oscillator according to a second embodiment of the present invention.
【図７】本発明の第３の実施例である注入同期発振器の
回路図である。FIG. 7 is a circuit diagram of an injection-locked oscillator according to a third embodiment of the present invention.
【図８】本発明のその他の実施例である注入同期発振器
の回路図である。FIG. 8 is a circuit diagram of an injection locked oscillator according to another embodiment of the present invention.
【図９】方向性結合器を用いた従来の分配・合成回路の
回路図である。FIG. 9 is a circuit diagram of a conventional distribution / synthesis circuit using a directional coupler.
【図１０】非可逆４端子回路を用いた従来の分配・合成
回路の回路図である。FIG. 10 is a circuit diagram of a conventional distribution / synthesis circuit using a non-reciprocal four-terminal circuit.
【図１１】非可逆４端子回路を用いた従来の注入同期発
振器の回路図である。FIG. 11 is a circuit diagram of a conventional injection-locked oscillator using a non-reciprocal four-terminal circuit.
１０ 非可逆多端子回路 １１、１２、１３、１４、１５、１６、１７、１８ 端
子 ２０、３０、４０ ゲート接地ＦＥＴ分配回路 ２１、２２、３１、３２、４１、４２ ゲート接地ＦＥ
Ｔ ２３、２４、２５、３３、３４、３５、４３、４４、４
５ 端子 ５０、６０、７０、８０ 増幅器 ５１、５２、６１、６２、７１、７２、８１、８２ 端
子 １００ 方向性結合器 １０１、１０２、１０３、１０４ 端子 １１０ 非可逆４端子回路 １１１、１１２、１１３、１１４ 端子 １２０、１３０ ゲート接地ＦＥＴ分配回路 １２１、１２２、１３１、１３２ ゲート接地ＦＥＴ １２３、１２４、１３３、１３４ スロット線路 Ｓ ソース Ｄ ドレイン Ｇ ゲート １４０ 増幅器Reference Signs List 10 Non-reciprocal multi-terminal circuit 11, 12, 13, 14, 15, 16, 17, 18 Terminal 20, 30, 40 Common gate FET distribution circuit 21, 22, 31, 32, 41, 42 Common gate FE
T 23, 24, 25, 33, 34, 35, 43, 44, 4
5 terminals 50, 60, 70, 80 Amplifiers 51, 52, 61, 62, 71, 72, 81, 82 Terminal 100 Directional coupler 101, 102, 103, 104 Terminal 110 Non-reciprocal 4-terminal circuit 111, 112, 113 , 114 terminal 120, 130 common-gate FET distribution circuit 121, 122, 131, 132 common-gate FET 123, 124, 133, 134 slot line S source D drain G gate 140 amplifier
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 7/46 H01P 5/22 H03H 11/34 H03L 7/24 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H03H 7/46 H01P 5/22 H03H 11/34 H03L 7/24
Claims (10)
の入力端子と第１、第２および第３の出力端子を有し、
各入力端子と各出力端子を交互に配列したとき、 第１の入力端子から第１の出力端子および第３の出力端
子への信号伝達が非可逆であり、第２の入力端子から第
１の出力端子および第２の出力端子への信号伝達が非可
逆であり、第３の入力端子から第２の出力端子および第
３の出力端子への信号伝達が非可逆であり、 第１の入力端子と第２の入力端子間、第１の入力端子と
第３の入力端子間、第２の入力端子と第３の入力端子
間、第１の出力端子と第２の出力端子間、第１の出力端
子と第３の出力端子間、第２の出力端子と第３の出力端
子間、第１の入力端子と第２の出力端子間、第２の入力
端子と第３の出力端子間および第３の入力端子と第１の
出力端子間が電気的にアイソレートされた分配・合成回
路において、 前記分配・合成回路が６個のゲート接地ＦＥＴを有し、
第１のゲート接地ＦＥＴのソースと第２のゲート接地Ｆ
ＥＴのソースとを前記第１の入力端子に接続し、第３の
ゲート接地ＦＥＴのソースと第４のゲート接地ＦＥＴの
ソースを前記第２の入力端子に接続し、第５のゲート接
地ＦＥＴのソースと第６のゲート接地ＦＥＴのソースと
を前記第３の入力端子に接続し、第２のゲート接地ＦＥ
Ｔのドレインと第３のゲート接地ＦＥＴのドレインとを
前記第１の出力端子に接続し、第４のゲート接地ＦＥＴ
のドレインと第５のゲート接地ＦＥＴのドレインとを前
記第２の出力端子に接続し、第６のゲート接地ＦＥＴの
ドレインと第１のゲート接地ＦＥＴのドレインとを前記
第３の出力端子に接続したことを特徴とする分配・合成
回路。An input terminal having at least a first, a second, and a third set of input terminals and a first, a second, and a third output terminal;
When each input terminal and each output terminal are arranged alternately, the signal transmission from the first input terminal to the first output terminal and the third output terminal is irreversible, and the signal transmission from the second input terminal to the first The signal transmission to the output terminal and the second output terminal is irreversible, the signal transmission from the third input terminal to the second output terminal and the third output terminal is irreversible, and the first input terminal Between the first input terminal and the third input terminal, between the first input terminal and the third input terminal, between the second input terminal and the third input terminal, between the first output terminal and the second output terminal, Between the output terminal and the third output terminal; between the second output terminal and the third output terminal; between the first input terminal and the second output terminal; between the second input terminal and the third output terminal; A distribution / synthesis circuit in which the input terminal and the first output terminal are electrically isolated. Has a number of gate grounded FET,
The source of the first common-gate FET and the second common-gate F
The source of ET is connected to the first input terminal, the source of the third common-gate FET and the source of the fourth common-gate FET are connected to the second input terminal, and the fifth common-FET is connected to the second input terminal. A source and a source of the sixth common-gate FET are connected to the third input terminal, and a second common-gate FE is connected.
Connecting the drain of T and the drain of a third common-gate FET to the first output terminal;
And the drain of the fifth common-gate FET are connected to the second output terminal, and the drain of the sixth common-gate FET and the drain of the first common-gate FET are connected to the third output terminal. A distribution / synthesis circuit characterized by the following.
有し、各入力端子と各出力端子を交互に配列したとき、
各入力端子からこれに隣接する２つの出力端子への信号
伝達が非可逆であり、 各入力端子と当該入力端子から非可逆な信号伝達の可能
な２つの出力端子以外の出力端子との間が電気的にアイ
ソレートされ、 任意の２つの入力端子の間が電気的にアイソレートさ
れ、 任意の２つの出力端子の間が電気的にアイソレートされ
ている分配・合成回路と、 該分配・合成回路の第１の出力端子と第２の入力端子間
に前記分配・合成回路の動作周波数帯の少なくとも一部
の帯域で動作する増幅器が接続され、前記第１の入力端
子から注入信号を入力し、第２の出力端子から発振出力
を得ることを特徴とする注入同期発振器。2. When at least three sets of input terminals and output terminals are provided, and each input terminal and each output terminal are arranged alternately,
Signal transmission from each input terminal to two adjacent output terminals is irreversible, and between each input terminal and an output terminal other than the two output terminals capable of irreversible signal transmission from the input terminal. A distribution / synthesis circuit electrically isolated between any two input terminals and electrically isolated between any two output terminals; and the distribution / combination circuit. An amplifier operating in at least a part of an operating frequency band of the distribution / synthesis circuit is connected between a first output terminal and a second input terminal of the circuit, and receives an injection signal from the first input terminal. Wherein an oscillation output is obtained from a second output terminal.
の入力端子と第１、第２および第３の出力端子を有し、
各入力端子と各出力端子を交互に配列したとき、 第１の入力端子から第１の出力端子および第３の出力端
子への信号伝達が非可逆であり、第２の入力端子から第
１の出力端子および第２の出力端子への信号伝達が非可
逆であり、第３の入力端子から第２の出力端子および第
３の出力端子への信号伝達が非可逆であり、 第１の入力端子と第２の入力端子間、第１の入力端子と
第３の入力端子間、第２の入力端子と第３の入力端子
間、第１の出力端子と第２の出力端子間、第１の出力端
子と第３の出力端子間、第２の出力端子と第３の出力端
子間、第１の入力端子と第２の出力端子間、第２の入力
端子と第３の出力端子間および第３の入力端子と第１の
出力端子間が電気的にアイソレートされた分配・合成回
路と、 該分配・合成回路の第１の出力端子と第２の入力端子間
に前記分配・合成回路の動作周波数帯の少なくとも一部
の帯域で動作する増幅器が接続され、前記第１の入力端
子から注入信号を入力し、第２の出力端子から発振出力
を得ることを特徴とする注入同期発振器。3. At least first, second and third sets of input terminals and first, second and third output terminals are provided,
When each input terminal and each output terminal are arranged alternately, the signal transmission from the first input terminal to the first output terminal and the third output terminal is irreversible, and the signal transmission from the second input terminal to the first The signal transmission to the output terminal and the second output terminal is irreversible, the signal transmission from the third input terminal to the second output terminal and the third output terminal is irreversible, and the first input terminal Between the first input terminal and the third input terminal, between the first input terminal and the third input terminal, between the second input terminal and the third input terminal, between the first output terminal and the second output terminal, Between the output terminal and the third output terminal; between the second output terminal and the third output terminal; between the first input terminal and the second output terminal; between the second input terminal and the third output terminal; A distribution / synthesis circuit in which the input terminal of the third circuit and the first output terminal are electrically isolated, and a first output of the distribution / synthesis circuit. An amplifier operating in at least a part of an operating frequency band of the distribution / synthesizing circuit is connected between the first input terminal and a second input terminal, and an injection signal is input from the first input terminal; An injection-locked oscillator characterized by obtaining an oscillation output from the oscillator.
の入力端子と第１、第２および第３の出力端子を有し、
各入力端子と各出力端子を交互に配列したとき、 第１の入力端子から第１の出力端子および第３の出力端
子への信号伝達が非可逆であり、第２の入力端子から第
１の出力端子および第２の出力端子への信号伝達が非可
逆であり、第３の入力端子から第２の出力端子および第
３の出力端子への信号伝達が非可逆であり、 第１の入力端子と第２の入力端子間、第１の入力端子と
第３の入力端子間、第２の入力端子と第３の入力端子
間、第１の出力端子と第２の出力端子間、第１の出力端
子と第３の出力端子間、第２の出力端子と第３の出力端
子間、第１の入力端子と第２の出力端子間、第２の入力
端子と第３の出力端子間および第３の入力端子と第１の
出力端子間が電気的にアイソレートされた分配・合成回
路を有し、 前記分配・合成回路が６個のゲート接地ＦＥＴを有し、
第１のゲート接地ＦＥＴのソースと第２のゲート接地Ｆ
ＥＴのソースとを前記第１の入力端子に接続し、第３の
ゲート接地ＦＥＴのソースと第４のゲート接地ＦＥＴの
ソースを前記第２の入力端子に接続し、第５のゲート接
地ＦＥＴのソースと第６のゲート接地ＦＥＴのソースと
を前記第３の入力端子に接続し、第２のゲート接地ＦＥ
Ｔのドレインと第３のゲート接地ＦＥＴのドレインとを
前記第１の出力端子に接続し、第４のゲート接地ＦＥＴ
のドレインと第５のゲート接地ＦＥＴのドレインとを前
記第２の出力端子に接続し、第６のゲート接地ＦＥＴの
ドレインと第１のゲート接地ＦＥＴのドレインとを前記
第３の出力端子に接続し、 前記分配・合成回路の第１の出力端子と第２の入力端子
間に前記分配・合成回路の動作周波数帯の少なくとも一
部の帯域で動作する増幅器が接続され、前記第１の入力
端子から注入信号を入力し、第２の出力端子から発振出
力を得ることを特徴とする注入同期発振器。4. At least first, second and third sets of input terminals and first, second and third output terminals are provided,
When each input terminal and each output terminal are arranged alternately, the signal transmission from the first input terminal to the first output terminal and the third output terminal is irreversible, and the signal transmission from the second input terminal to the first The signal transmission to the output terminal and the second output terminal is irreversible, the signal transmission from the third input terminal to the second output terminal and the third output terminal is irreversible, and the first input terminal Between the first input terminal and the third input terminal, between the first input terminal and the third input terminal, between the second input terminal and the third input terminal, between the first output terminal and the second output terminal, Between the output terminal and the third output terminal; between the second output terminal and the third output terminal; between the first input terminal and the second output terminal; between the second input terminal and the third output terminal; And a distribution / synthesis circuit in which the input terminal of the third and the first output terminals are electrically isolated. A gate grounded FET of,
The source of the first common-gate FET and the second common-gate F
The source of ET is connected to the first input terminal, the source of the third common-gate FET and the source of the fourth common-gate FET are connected to the second input terminal, and the fifth common-FET is connected to the second input terminal. A source and a source of the sixth common-gate FET are connected to the third input terminal, and a second common-gate FE is connected.
Connecting the drain of T and the drain of a third common-gate FET to the first output terminal;
And the drain of the fifth common-gate FET are connected to the second output terminal, and the drain of the sixth common-gate FET and the drain of the first common-gate FET are connected to the third output terminal. An amplifier that operates in at least a part of an operating frequency band of the distribution / combination circuit is connected between a first output terminal and a second input terminal of the distribution / combination circuit; Characterized in that an injection signal is inputted from a second input terminal and an oscillation output is obtained from a second output terminal.
１、第２および第３の出力端子を有し、 第１の入力端子から第１の出力端子および第３の出力端
子への信号伝達が非可逆であり、第２の入力端子から第
１の出力端子および第２の出力端子への信号伝達が非可
逆であり、第３の入力端子から第２の出力端子および第
３の出力端子への信号伝達が非可逆であり、 第１の入力端子と第２の入力端子間、第１の入力端子と
第３の入力端子間、第２の入力端子と第３の入力端子
間、第１の出力端子と第２の出力端子間、第１の出力端
子と第３の出力端子間、第２の出力端子と第３の出力端
子間、第１の入力端子と第２の出力端子間、第２の入力
端子と第３の出力端子間および第３の入力端子と第１の
出力端子間が電気的にアイソレートされた分配・合成回
路と、 該分配・合成回路の第１の出力端子と第２の入力端子間
に前記分配・合成回路の動作周波数帯の少なくとも一部
の帯域で動作する第１の増幅器が接続され、第３の出力
端子と第３の入力端子間に前記分配・合成回路の動作周
波数帯の少なくとも一部の帯域で動作する第２の増幅器
が接続され、第１の入力端子から注入信号を入力し、第
２の出力端子から発振出力を得ることを特徴とする注入
同期発振器。5. A semiconductor device having first, second, and third input terminals and first, second, and third output terminals, from the first input terminal to the first output terminal and the third output terminal. Is irreversible, the signal transmission from the second input terminal to the first output terminal and the second output terminal is irreversible, and the signal transmission from the third input terminal to the second output terminal and the third output terminal is irreversible. Irreversible signal transmission to the first input terminal and the second input terminal, between the first input terminal and the third input terminal, and between the second input terminal and the third input terminal. Between the first output terminal and the second output terminal, between the first output terminal and the third output terminal, between the second output terminal and the third output terminal, between the first input terminal and the second output terminal. A distribution / electrical connection between the output terminals, between the second input terminal and the third output terminal, and between the third input terminal and the first output terminal. A circuit, and a first amplifier operating in at least a part of an operating frequency band of the distribution / synthesis circuit connected between a first output terminal and a second input terminal of the distribution / synthesis circuit; A second amplifier operating in at least a part of an operating frequency band of the distribution / synthesis circuit is connected between an output terminal of the third amplifier and a third input terminal, and an injection signal is input from the first input terminal; An injection locked oscillator, wherein an oscillation output is obtained from a second output terminal.
１、第２および第３の出力端子を有し、 第１の入力端子から第１の出力端子および第３の出力端
子への信号伝達が非可逆であり、第２の入力端子から第
１の出力端子および第２の出力端子への信号伝達が非可
逆であり、第３の入力端子から第２の出力端子および第
３の出力端子への信号伝達が非可逆であり、 第１の入力端子と第２の入力端子間、第１の入力端子と
第３の入力端子間、第２の入力端子と第３の入力端子
間、第１の出力端子と第２の出力端子間、第１の出力端
子と第３の出力端子間、第２の出力端子と第３の出力端
子間、第１の入力端子と第２の出力端子間、第２の入力
端子と第３の出力端子間および第３の入力端子と第１の
出力端子間が電気的にアイソレートされた分配・合成回
路を有し、 前記分配・合成回路が６個のゲート接地ＦＥＴを有し、
第１のゲート接地ＦＥＴのソースと第２のゲート接地Ｆ
ＥＴのソースとを前記第１の入力端子に接続し、第３の
ゲート接地ＦＥＴのソースと第４のゲート接地ＦＥＴの
ソースを前記第２の入力端子に接続し、第５のゲート接
地ＦＥＴのソースと第６のゲート接地ＦＥＴのソースと
を前記第３の入力端子に接続し、第２のゲート接地ＦＥ
Ｔのドレインと第３のゲート接地ＦＥＴのドレインとを
前記第１の出力端子に接続し、第４のゲート接地ＦＥＴ
のドレインと第５のゲート接地ＦＥＴのドレインとを前
記第２の出力端子に接続し、第６のゲート接地ＦＥＴの
ドレインと第１のゲート接地ＦＥＴのドレインとを前記
第３の出力端子に接続し、 前記分配・合成回路の第１の出力端子と第２の入力端子
間に前記分配・合成回路の動作周波数帯の少なくとも一
部の帯域で動作する第１の増幅器が接続され、第３の出
力端子と第３の入力端子間に前記分配・合成回路の動作
周波数帯の少なくとも一部の帯域で動作する第２の増幅
器が接続され、第１の入力端子から注入信号を入力し、
第２の出力端子から発振出力を得ることを特徴とする注
入同期発振器。6. A semiconductor device having first, second, and third input terminals and first, second, and third output terminals, from the first input terminal to the first output terminal and the third output terminal. Is irreversible, the signal transmission from the second input terminal to the first output terminal and the second output terminal is irreversible, and the signal transmission from the third input terminal to the second output terminal and the third output terminal is irreversible. Irreversible signal transmission to the first input terminal and the second input terminal, between the first input terminal and the third input terminal, and between the second input terminal and the third input terminal. Between the first output terminal and the second output terminal, between the first output terminal and the third output terminal, between the second output terminal and the third output terminal, between the first input terminal and the second output terminal. A distribution / electrical connection between the output terminals, between the second input terminal and the third output terminal, and between the third input terminal and the first output terminal. It has formed circuit, the distributing and combining circuit has six gates grounded FET,
The source of the first common-gate FET and the second common-gate F
The source of ET is connected to the first input terminal, the source of the third common-gate FET and the source of the fourth common-gate FET are connected to the second input terminal, and the fifth common-FET is connected to the second input terminal. A source and a source of the sixth common-gate FET are connected to the third input terminal, and a second common-gate FE is connected.
Connecting the drain of T and the drain of a third common-gate FET to the first output terminal;
And the drain of the fifth common-gate FET are connected to the second output terminal, and the drain of the sixth common-gate FET and the drain of the first common-gate FET are connected to the third output terminal. A first amplifier operating in at least a part of an operating frequency band of the distribution / synthesis circuit is connected between a first output terminal and a second input terminal of the distribution / synthesis circuit; A second amplifier operating in at least a part of an operating frequency band of the distribution / synthesis circuit is connected between the output terminal and the third input terminal, and an injection signal is input from the first input terminal;
An injection locked oscillator, wherein an oscillation output is obtained from a second output terminal.
有し、各入力端子と各出力端子を交互に配列したとき、
各入力端子からこれに隣接する２つの出力端子への信号
伝達が非可逆であり、 各入力端子と当該入力端子から非可逆な信号伝達の可能
な２つの出力端子以外の出力端子との間が電気的にアイ
ソレートされ、 任意の２つの入力端子の間が電気的にアイソレートさ
れ、 任意の２つの出力端子の間が電気的にアイソレートされ
ている分配・合成回路と、 該分配・合成回路の第１の出力端子と第２の入力端子間
に前記分配・合成回路の動作周波数帯の少なくとも一部
の帯域で動作する第１の増幅器が接続され、第２の出力
端子と第３の入力端子間に前記分配・合成回路の動作周
波数帯の少なくとも一部の帯域で動作する第２の増幅器
が接続され、第１の入力端子から注入信号を入力し、第
３の出力端子から発振出力を得ることを特徴とする注入
同期発振器。7. When at least three sets of input terminals and output terminals are provided, and each input terminal and each output terminal are arranged alternately,
Signal transmission from each input terminal to two adjacent output terminals is irreversible, and between each input terminal and an output terminal other than the two output terminals capable of irreversible signal transmission from the input terminal. A distribution / synthesis circuit electrically isolated between any two input terminals and electrically isolated between any two output terminals; and the distribution / combination circuit. A first amplifier operating in at least a part of an operating frequency band of the distribution / synthesis circuit is connected between a first output terminal and a second input terminal of the circuit, and a second output terminal and a third output terminal are connected to each other. A second amplifier operating in at least a part of an operating frequency band of the distribution / synthesizing circuit is connected between the input terminals, receives an injection signal from a first input terminal, and outputs an oscillation output from a third output terminal. Injection synchronization characterized by obtaining Oscillator.
の入力端子と第１、第２および第３の出力端子を有し、
各入力端子と各出力端子を交互に配列したとき、 第１の入力端子から第１の出力端子および第３の出力端
子への信号伝達が非可逆であり、第２の入力端子から第
１の出力端子および第２の出力端子への信号伝達が非可
逆であり、第３の入力端子から第２の出力端子および第
３の出力端子への信号伝達が非可逆であり、 第１の入力端子と第２の入力端子間、第１の入力端子と
第３の入力端子間、第２の入力端子と第３の入力端子
間、第１の出力端子と第２の出力端子間、第１の出力端
子と第３の出力端子間、第２の出力端子と第３の出力端
子間、第１の入力端子と第２の出力端子間、第２の入力
端子と第３の出力端子間および第３の入力端子と第１の
出力端子間が電気的にアイソレートされた分配・合成回
路と、 該分配・合成回路の第１の出力端子と第２の入力端子間
に前記分配・合成回路の動作周波数帯の少なくとも一部
の帯域で動作する第１の増幅器が接続され、第２の出力
端子と第３の入力端子間に前記分配・合成回路の動作周
波数帯の少なくとも一部の帯域で動作する第２の増幅器
が接続され、第１の入力端子から注入信号を入力し、第
３の出力端子から発振出力を得ることを特徴とする注入
同期発振器。8. At least first, second and third sets of input terminals and first, second and third output terminals,
When each input terminal and each output terminal are arranged alternately, the signal transmission from the first input terminal to the first output terminal and the third output terminal is irreversible, and the signal transmission from the second input terminal to the first The signal transmission to the output terminal and the second output terminal is irreversible, the signal transmission from the third input terminal to the second output terminal and the third output terminal is irreversible, and the first input terminal Between the first input terminal and the third input terminal, between the first input terminal and the third input terminal, between the second input terminal and the third input terminal, between the first output terminal and the second output terminal, Between the output terminal and the third output terminal; between the second output terminal and the third output terminal; between the first input terminal and the second output terminal; between the second input terminal and the third output terminal; A distribution / synthesis circuit in which the input terminal of the third circuit and the first output terminal are electrically isolated, and a first output of the distribution / synthesis circuit. A first amplifier that operates in at least a part of an operating frequency band of the distribution / synthesis circuit is connected between the first input terminal and the second input terminal, and the distribution amplifier is connected between a second output terminal and a third input terminal. A second amplifier operating in at least a part of an operating frequency band of the synthesis circuit is connected, an injection signal is input from a first input terminal, and an oscillation output is obtained from a third output terminal; Injection locking oscillator.
の入力端子と第１、第２および第３の出力端子を有し、
各入力端子と各出力端子を交互に配列したとき、 第１の入力端子から第１の出力端子および第３の出力端
子への信号伝達が非可逆であり、第２の入力端子から第
１の出力端子および第２の出力端子への信号伝達が非可
逆であり、第３の入力端子から第２の出力端子および第
３の出力端子への信号伝達が非可逆であり、 第１の入力端子と第２の入力端子間、第１の入力端子と
第３の入力端子間、第２の入力端子と第３の入力端子
間、第１の出力端子と第２の出力端子間、第１の出力端
子と第３の出力端子間、第２の出力端子と第３の出力端
子間、第１の入力端子と第２の出力端子間、第２の入力
端子と第３の出力端子間および第３の入力端子と第１の
出力端子間が電気的にアイソレートされた分配・合成回
路を有し、 前記分配・合成回路が６個のゲート接地ＦＥＴを有し、
第１のゲート接地ＦＥＴのソースと第２のゲート接地Ｆ
ＥＴのソースとを前記第１の入力端子に接続し、第３の
ゲート接地ＦＥＴのソースと第４のゲート接地ＦＥＴの
ソースを前記第２の入力端子に接続し、第５のゲート接
地ＦＥＴのソースと第６のゲート接地ＦＥＴのソースと
を前記第３の入力端子に接続し、第２のゲート接地ＦＥ
Ｔのドレインと第３のゲート接地ＦＥＴのドレインとを
前記第１の出力端子に接続し、第４のゲート接地ＦＥＴ
のドレインと第５のゲート接地ＦＥＴのドレインとを前
記第２の出力端子に接続し、第６のゲート接地ＦＥＴの
ドレインと第１のゲート接地ＦＥＴのドレインとを前記
第３の出力端子に接続し、 該分配・合成回路の第１の出力端子と第２の入力端子間
に前記分配・合成回路の動作周波数帯の少なくとも一部
の帯域で動作する第１の増幅器が接続され、第２の出力
端子と第３の入力端子間に前記分配・合成回路の動作周
波数帯の少なくとも一部の帯域で動作する第２の増幅器
が接続され、第１の入力端子から注入信号を入力し、第
３の出力端子から発振出力を得ることを特徴とする注入
同期発振器。9. At least three sets of first, second and third input terminals and first, second and third output terminals are provided,
When each input terminal and each output terminal are arranged alternately, the signal transmission from the first input terminal to the first output terminal and the third output terminal is irreversible, and the signal transmission from the second input terminal to the first The signal transmission to the output terminal and the second output terminal is irreversible, the signal transmission from the third input terminal to the second output terminal and the third output terminal is irreversible, and the first input terminal Between the first input terminal and the third input terminal, between the first input terminal and the third input terminal, between the second input terminal and the third input terminal, between the first output terminal and the second output terminal, Between the output terminal and the third output terminal; between the second output terminal and the third output terminal; between the first input terminal and the second output terminal; between the second input terminal and the third output terminal; And a distribution / synthesis circuit in which the input terminal of the third and the first output terminals are electrically isolated. A gate grounded FET of,
The source of the first common-gate FET and the second common-gate F
The source of ET is connected to the first input terminal, the source of the third common-gate FET and the source of the fourth common-gate FET are connected to the second input terminal, and the fifth common-FET is connected to the second input terminal. A source and a source of the sixth common-gate FET are connected to the third input terminal, and a second common-gate FE is connected.
Connecting the drain of T and the drain of a third common-gate FET to the first output terminal;
And the drain of the fifth common-gate FET are connected to the second output terminal, and the drain of the sixth common-gate FET and the drain of the first common-gate FET are connected to the third output terminal. A first amplifier operating in at least a part of an operating frequency band of the distribution / synthesis circuit is connected between a first output terminal and a second input terminal of the distribution / synthesis circuit; A second amplifier operating in at least a part of an operating frequency band of the distribution / synthesizing circuit is connected between the output terminal and the third input terminal, and receives an injection signal from the first input terminal, An oscillation output is obtained from an output terminal of the injection locked oscillator.
に、前記分配・合成回路の動作周波数帯の少なくとも一
部の帯域で動作する可変移相器が挿入される、請求項３
−９のいずれかひとつに記載の注入同期発振器。10. A variable phase shifter operating in at least a part of an operating frequency band of the distribution / combination circuit is inserted in series with at least one of the amplifiers.
-9. The injection-locked oscillator according to any one of -9.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09195495A JP3328827B2 (en) | 1995-03-27 | 1995-03-27 | Distribution / combination circuit and injection-locked oscillator using this distribution / combination circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09195495A JP3328827B2 (en) | 1995-03-27 | 1995-03-27 | Distribution / combination circuit and injection-locked oscillator using this distribution / combination circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08265086A JPH08265086A (en) | 1996-10-11 |
| JP3328827B2 true JP3328827B2 (en) | 2002-09-30 |
Family
ID=14040977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09195495A Expired - Fee Related JP3328827B2 (en) | 1995-03-27 | 1995-03-27 | Distribution / combination circuit and injection-locked oscillator using this distribution / combination circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3328827B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4413729B2 (en) * | 2004-09-27 | 2010-02-10 | 三菱電機株式会社 | Dual frequency oscillator and radar device |
-
1995
- 1995-03-27 JP JP09195495A patent/JP3328827B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08265086A (en) | 1996-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3423688A (en) | Hybrid-coupled amplifier | |
| US5039891A (en) | Planar broadband FET balun | |
| JPH0720018B2 (en) | Microwave mixer | |
| US4994755A (en) | Active balun | |
| US4692714A (en) | Single resonator push-push oscillator | |
| US11005485B2 (en) | Frequency multiplier and method for frequency multiplying | |
| US4668920A (en) | Power divider/combiner circuit | |
| JP2003152455A (en) | High-frequency oscillator using transmission line type resonator | |
| JPH07221546A (en) | Injection synchronization oscillator | |
| JPH1070481A (en) | Intermediate frequency signal generator, frequency converter, transmitter, receiver and transmitter-receiver | |
| JPH05243853A (en) | Frequency multiplier equipment | |
| US4603435A (en) | Microwave mixer apparatus | |
| JP3328827B2 (en) | Distribution / combination circuit and injection-locked oscillator using this distribution / combination circuit | |
| EP0383311B1 (en) | Microwave power amplifier using phase inverters | |
| US4670674A (en) | Analog and aperiodic frequency divide-by-two circuit | |
| US6124742A (en) | Wide bandwidth frequency multiplier | |
| US4531105A (en) | Frequency multiplier circuit for producing isolated odd and even harmonics | |
| JP2763889B2 (en) | Single sideband modulator | |
| US5053719A (en) | Wide-band push-pull amplifier | |
| Jeong et al. | V-band harmonic injection-locked frequency divider using cross-coupled FETs | |
| JP3220896B2 (en) | Injection locked oscillator | |
| JP3220895B2 (en) | Injection locked oscillator | |
| Jang et al. | H-band broadband balanced power amplifier in 250-nm InP HBT technology using impedance-transforming balun | |
| JP6290706B2 (en) | Combiner and mixer | |
| EP0176331A2 (en) | Power divider/combiner circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020611 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070719 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130719 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |