JP3324418B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3324418B2
JP3324418B2 JP31071196A JP31071196A JP3324418B2 JP 3324418 B2 JP3324418 B2 JP 3324418B2 JP 31071196 A JP31071196 A JP 31071196A JP 31071196 A JP31071196 A JP 31071196A JP 3324418 B2 JP3324418 B2 JP 3324418B2
Authority
JP
Japan
Prior art keywords
pad electrode
wafer
substrate wafer
glass substrate
protective material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31071196A
Other languages
Japanese (ja)
Other versions
JPH10154668A (en
Inventor
幸治 金古
文紀 佐藤
範彦 桐谷
英夫 室
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP31071196A priority Critical patent/JP3324418B2/en
Publication of JPH10154668A publication Critical patent/JPH10154668A/en
Application granted granted Critical
Publication of JP3324418B2 publication Critical patent/JP3324418B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Micromachines (AREA)
  • Dicing (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、マイクロ構造体を
形成した半導体装置の製造方法に関し、特にダイシング
時におけるパッド電極の保護技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device having a microstructure, and more particularly to a technique for protecting a pad electrode during dicing.

【0002】[0002]

【従来の技術】従来の半導体装置としては、例えば特願
平7−337353号公報に記載されているような半導
体加速度センサがある。図5は上記従来例の断面図であ
る。
2. Description of the Related Art As a conventional semiconductor device, there is, for example, a semiconductor acceleration sensor described in Japanese Patent Application No. 7-337353. FIG. 5 is a sectional view of the conventional example.

【0003】図5において、1はシリコン基板である。
シリコン基板1には、異方性エッチングにより、加速度
検出のための重り部2と、重り部2を支える梁3が形成
されており、周囲のフレーム6に支持されている。ま
た、シリコン基板1上には加速度等の検出出力を外部へ
取り出すためのパッド電極7が形成されている。
In FIG. 5, reference numeral 1 denotes a silicon substrate.
A weight 2 for acceleration detection and a beam 3 for supporting the weight 2 are formed on the silicon substrate 1 by anisotropic etching, and are supported by a surrounding frame 6. Further, a pad electrode 7 for taking out a detection output such as acceleration to the outside is formed on the silicon substrate 1.

【0004】また、キャップガラス基板4は、重り部2
が変位する際の空間となる窪みを有するものであり、同
様に台座ガラス基板5も重り部2に対向する部分に窪み
を有する。これらのキャップガラス基板4と台座ガラス
基板5は、シリコン基板1のフレーム6に陽極接合され
ており、サンドウィッチ構造となっている。また、上記
パッド電極7の位置に対応するキャップガラス基板4の
端は削除されており、パッド電極7が露出し、ワイヤボ
ンド可能な状態に形成されている。
Further, the cap glass substrate 4 has a weight 2
The base glass substrate 5 also has a dent at a portion facing the weight 2 in the same manner. The cap glass substrate 4 and the pedestal glass substrate 5 are anodically bonded to the frame 6 of the silicon substrate 1 and have a sandwich structure. Further, the end of the cap glass substrate 4 corresponding to the position of the pad electrode 7 has been removed, so that the pad electrode 7 is exposed and is formed in a state in which wire bonding is possible.

【0005】このような従来の半導体装置におけるパッ
ド電極7直上部分のキャップガラス基板4の開口削除に
は、ダイシングによる切削が一般的に用いられ、パッド
電極部直上のガラス厚み全体を切り抜くことが必要であ
る。したがって、ダイシングブレードの先端がパッド電
極7に接触しないように、パッド電極7に対向するキャ
ップガラス基板4の一部分に空間を作り込み、ブレード
の先端がその空間内で作動するような構造になってい
る。
In such a conventional semiconductor device, dicing is generally used to remove the opening of the cap glass substrate 4 just above the pad electrode 7, and it is necessary to cut out the entire thickness of the glass just above the pad electrode portion. It is. Therefore, a space is created in a part of the cap glass substrate 4 facing the pad electrode 7 so that the tip of the dicing blade does not contact the pad electrode 7, and the structure is such that the tip of the blade operates in the space. I have.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、パッド
電極部直上の開口工程においては、ダイシングブレード
先端はパッド電極に接触しないのであっても、パッド電
極の直上をダイシングブレードが通過するため、削り取
ったキャップガラスの破片が、ブレード回転により加速
されてパッド電極に付き刺さったり、傷つけたりすると
いう問題点があった。
However, in the opening step just above the pad electrode portion, even if the tip of the dicing blade does not contact the pad electrode, the dicing blade passes just above the pad electrode. There is a problem that the glass fragments are accelerated by the rotation of the blade and stick to or damage the pad electrode.

【0007】本発明は、上記のごとき問題を解決するた
めになされたものであり、ダイシング時におけるパッド
電極へのガラス破片飛散による障害を防止する半導体装
置の製造方法を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a method of manufacturing a semiconductor device which prevents a failure due to scattering of glass fragments to a pad electrode during dicing. .

【0008】[0008]

【課題を解決するための手段】上記の目的を達成するた
め、本発明においては、特許請求の範囲に記載するよう
に構成している。すなわち、本発明においては、キャッ
プ基板のウェハにおけるパッド電極の位置に対応した部
分に、予めキャップ基板のウエハの一端から他端へ貫く
溝を設けておき、ウェハの接合工程の後、上記溝へ保護
材を注入し、その後に前記ダイシング切除を行なうよう
に構成している。
Means for Solving the Problems In order to achieve the above object, the present invention is configured as described in the claims. That is, in the present invention, a groove that penetrates from one end to the other end of the wafer of the cap substrate is provided in advance in a portion corresponding to the position of the pad electrode on the wafer of the cap substrate, and after the wafer bonding step, the groove is formed. A protective material is injected, and then the dicing cut is performed.

【0009】上記のように構成すれば、ダイシング時に
ガラス切削破片の飛散があったとしても、パッド電極上
に覆被さった保護材がそれらの切削破片をパッド電極に
到達する前にトラップして傷つけを防止することが出来
る。さらに最終段階の半導体装置への切り分けダイシン
グにおいて、主に、シリコン屑によるパッド電極の汚れ
を同じ理由で防止することもできる。
With the above-mentioned structure, even if glass cutting fragments are scattered during dicing, the protective material covering the pad electrode traps and damages the cutting fragments before reaching the pad electrode. Can be prevented. Further, in the dicing for dividing the semiconductor device into the final stage, the contamination of the pad electrode mainly by silicon dust can be prevented for the same reason.

【0010】上記の保護材としては、例えばレジストの
ような撥水性の物質でもよいし、或いは半導体洗浄用の
水溶性溶剤を用いることもできる。なお、上記の保護材
はダイシング工程の終了後に除去する。
The protective material may be a water-repellent substance such as a resist, or a water-soluble solvent for cleaning semiconductors. Note that the above protective material is removed after the dicing step is completed.

【0011】[0011]

【発明の効果】本発明によれば、パッド電極上に設けた
保護材がダイシング時のガラス切削破片を遮るので、パ
ッド電極を保護することが出来、ダイシング歩留まりを
向上できるという効果が得られる。さらに最終段階の半
導体装置への切り分けダイシングにおいて、シリコン屑
によるパッド電極の汚れも同じ理由で防止することがで
きる。また、本発明の製造方法に従えば、保護材注入と
同時に、封止したい接合内領域の封止状態が保護材の注
入状態で判定することが可能になるので、半導体チップ
に切離した後の封止試験が必要なくなるという効果もあ
る。
According to the present invention, since the protective material provided on the pad electrode blocks the glass fragments during dicing, the pad electrode can be protected and the dicing yield can be improved. Further, in the dicing for dividing the semiconductor device into the final stage, the contamination of the pad electrode by silicon dust can be prevented for the same reason. Further, according to the manufacturing method of the present invention, simultaneously with the injection of the protective material, it becomes possible to determine the sealing state of the internal region to be sealed by the injected state of the protective material. There is also an effect that a sealing test is not required.

【0012】[0012]

【発明の実施の形態】図1および図2は、本発明の第1
の実施の形態を示す図であり、半導体加速度センサの製
造方法に本発明を適用した場合を示す。まず、図1は接
合前の各ウェハの平面図および断面図であり、図1
(a)はシリコン基板ウェハ、図1(b)はキャップガ
ラス基板ウェハ、図1(c)は台座ガラス基板ウェハで
ある。上記各ウェハには複数個の半導体素子(この場合
には加速度センサ)に対応した各部品が形成されてい
る。なお、上記のガラス基板は例えばパイレックスガラ
スで構成される。
1 and 2 show a first embodiment of the present invention.
FIG. 3 is a diagram showing an embodiment of the present invention, showing a case where the present invention is applied to a method for manufacturing a semiconductor acceleration sensor. First, FIG. 1 is a plan view and a cross-sectional view of each wafer before bonding.
1A shows a silicon substrate wafer, FIG. 1B shows a cap glass substrate wafer, and FIG. 1C shows a pedestal glass substrate wafer. Each component corresponding to a plurality of semiconductor elements (in this case, an acceleration sensor) is formed on each wafer. The above glass substrate is made of, for example, Pyrex glass.

【0013】図1(a)において、8は半導体基板とし
てのシリコン基板ウェハ、9はパッド電極、10は加速
度検出用の重り部、11は重り部を支持する梁である。
これらの重り部10および梁11は、シリコン基板8を
裏面(パッド電極9を設けた面の反対面)から異方性エ
ッチングすることによって形成する。
In FIG. 1A, 8 is a silicon substrate wafer as a semiconductor substrate, 9 is a pad electrode, 10 is a weight for detecting acceleration, and 11 is a beam for supporting the weight.
The weights 10 and the beams 11 are formed by anisotropically etching the silicon substrate 8 from the back surface (the surface opposite to the surface on which the pad electrodes 9 are provided).

【0014】また、図1(b)において、12はキャッ
プガラス基板ウェハである。このキャップガラス基板ウ
ェハ12には、重り部10を変位可能状態にするための
空間を形成する溝14と、キャップガラス基板ウェハ1
2の一端から他端へと貫いている溝15とを、予めフッ
酸等を用いたエッチングにより選択的に形成する。上記
の溝15はダイシングブレード先端が通過する領域に形
成する。そのとき、シリコン基板ウェハ8に形成された
重り部10の変位領域に対応した位置に溝14が、パッ
ド電極9に対応した位置に溝15が形成されていること
が必要である。
In FIG. 1B, reference numeral 12 denotes a cap glass substrate wafer. The cap glass substrate wafer 12 has a groove 14 for forming a space for allowing the weight portion 10 to be displaceable, and a cap glass substrate wafer 1.
The groove 15 penetrating from one end to the other end of 2 is selectively formed in advance by etching using hydrofluoric acid or the like. The groove 15 is formed in a region where the tip of the dicing blade passes. At this time, it is necessary that the groove 14 is formed at a position corresponding to the displacement area of the weight portion 10 formed on the silicon substrate wafer 8 and the groove 15 is formed at a position corresponding to the pad electrode 9.

【0015】また、図1(c)において、13は台座ガ
ラス基板ウェハである。この台座ガラス基板ウェハ13
には、重り部10を変位可能状態にするための空間を形
成する溝16を予めフッ酸等を用いたエッチングにより
選択的に形成する。
In FIG. 1C, reference numeral 13 denotes a pedestal glass substrate wafer. This pedestal glass substrate wafer 13
First, a groove 16 forming a space for allowing the weight portion 10 to be displaceable is selectively formed in advance by etching using hydrofluoric acid or the like.

【0016】次に、図2は製造工程を示す断面図であ
る。まず、図2(a)は、シリコン基板ウェハ8とキャ
ップガラス基板ウェハ12とを陽極接合した状態を示
す。この際、シリコン基板ウェハ8を下にキャップガラ
ス基板ウェハ12を上にし、かつキャップガラス基板ウ
ェハ12は図1に表示した状態から上下を逆にして重ね
合わせている。すなわち、シリコン基板ウェハ8のパッ
ド電極9を形成した方の一主面と、キャップガラス基板
ウェハ12の溝14および溝15を設けた方の一主面と
を一致させて接合する。この際、溝14は重り部10と
梁11の位置に一致させ、溝15はパッド電極9の位置
に一致させるように重ねる。
Next, FIG. 2 is a sectional view showing a manufacturing process. First, FIG. 2A shows a state where the silicon substrate wafer 8 and the cap glass substrate wafer 12 are anodically bonded. At this time, the cap glass substrate wafer 12 is turned upside down from the state shown in FIG. That is, one main surface of the silicon substrate wafer 8 on which the pad electrode 9 is formed and one main surface of the cap glass substrate wafer 12 on which the groove 14 and the groove 15 are provided are aligned and joined. At this time, the groove 14 is overlapped so as to match the position of the weight portion 10 and the beam 11, and the groove 15 is overlapped so as to match the position of the pad electrode 9.

【0017】次に、図2(b)は、上記(a)でシリコ
ン基板ウェハ8とキャップガラス基板ウェハ12を接合
したウェハに、台座ガラス基板ウェハ13を陽極接合し
た後、溝15に保護材17を充填した状態を示してい
る。シリコン基板ウェハ8と台座ガラス基板ウェハ13
との接合時には、溝16が重り部10と梁11の位置に
一致するように重ね合わせて接合する。なお、シリコン
基板ウェハ8とキャップガラス基板ウェハ12と台座ガ
ラス基板ウェハ13との接合は3枚のウェハを重ねて同
時に行なってもよい。
Next, FIG. 2 (b) shows that the pedestal glass substrate wafer 13 is anodically bonded to the wafer in which the silicon substrate wafer 8 and the cap glass substrate wafer 12 are bonded in the above (a), 17 has been filled. Silicon substrate wafer 8 and pedestal glass substrate wafer 13
At the time of joining, the groove 16 is overlapped and joined so that the groove 16 matches the position of the weight portion 10 and the beam 11. The bonding of the silicon substrate wafer 8, the cap glass substrate wafer 12, and the pedestal glass substrate wafer 13 may be performed simultaneously by stacking three wafers.

【0018】また、保護材17の注入は、キャップガラ
ス基板ウエハ12の一端から他端へ貫いている溝15を
通して行なう。この保護材17の注入方法としては、例
えば適当な低圧下いわゆる真空下で、液状の保護材内に
上記ウェハを一定時間浸漬するのが有効である。シリコ
ン基板ウェハ8のパッド電極9に相対する位置には、キ
ャップガラス基板ウェハ12に予め溝15が切ってあ
り、しかも該溝15はキャップガラス基板ウエハ12の
一端から他端へと貫いていることから、真空圧の低下、
時間の経過に伴い、端面から中心部へと保護材の注入が
進む。上記の保護材17としては、例えばレジストのよ
うな撥水性の物質でもよいし、或いは半導体洗浄用の水
溶性溶剤を用いることもできる。
The protection material 17 is injected through a groove 15 penetrating from one end of the cap glass substrate wafer 12 to the other end. As a method for injecting the protective material 17, it is effective, for example, to immerse the wafer in a liquid protective material under a suitable low pressure under a so-called vacuum for a certain period of time. A groove 15 is previously formed in the cap glass substrate wafer 12 at a position corresponding to the pad electrode 9 of the silicon substrate wafer 8, and the groove 15 penetrates from one end of the cap glass substrate wafer 12 to the other end. From the drop in vacuum pressure,
As time passes, the injection of the protective material proceeds from the end face to the center. As the protective material 17, for example, a water-repellent substance such as a resist may be used, or a water-soluble solvent for cleaning a semiconductor may be used.

【0019】次に、図2(c)は、パッド電極の開口形
成のためのダイシング工程を行なった状態を示してい
る。保護材17を注入後、乾燥工程を経て、パッド電極
9を露出させるための開口工程へと進む。その開口方法
には、ダイシング装置による切削が通例である。パッド
電極9直上のキャップガラス基板ウェハ12には、既に
ダイシングしたい一端から他端へと溝切りがされている
ので、その溝に沿って、ダイシングブレードを作動させ
る。この際、パッド電極9に接触することなく、且つキ
ャップガラス基板ウェハ12の切り残しのないブレード
ハイト量設定が要求されており、切り込み量は、溝15
の空間部分にブレード先端が走るように設定する。
Next, FIG. 2C shows a state in which a dicing step for forming an opening of the pad electrode has been performed. After injecting the protective material 17, the process proceeds to an opening process for exposing the pad electrode 9 through a drying process. As the opening method, cutting by a dicing device is generally used. Since the cap glass substrate wafer 12 immediately above the pad electrode 9 has already been grooved from one end to be diced to the other end, the dicing blade is operated along the groove. At this time, it is required that the blade height be set without contact with the pad electrode 9 and without leaving the cap glass substrate wafer 12 uncut.
Set so that the blade tip runs in the space of.

【0020】次に、図2(d)は、上記のごとく3枚の
ウェハが接合され、かつパッド電極9が露出されたウェ
ハを、半導体装置の各チップ毎に切り分けた状態を示
す。このチップの切断工程もダイシングによって行な
う。次に、図2(e)は、上記の切断後に完成した半導
体加速度センサのチップを示す図である。
Next, FIG. 2D shows a state in which the three wafers are bonded and the pad electrodes 9 are exposed as described above, and each wafer of the semiconductor device is cut. This chip cutting step is also performed by dicing. Next, FIG. 2E is a diagram showing a semiconductor acceleration sensor chip completed after the above cutting.

【0021】また、上記図2(d)で各チップに切り分
けるダイシングの終了後に、保護材17を除去する工程
を行なう。この工程は、保護材17がレジストの場合に
はアセトン系等の洗浄用有機溶剤で洗浄すればよい。ま
た、保護材17が半導体用の水溶性洗剤の場合には単に
水で洗浄すればよい。なお、上記保護材除去工程は、図
2(c)でパッド電極9を露出させるダイシングの終了
後に行なうこともできる。
After the dicing for cutting into chips as shown in FIG. 2D, a step of removing the protective material 17 is performed. In this step, when the protective material 17 is a resist, it may be washed with an organic solvent for washing such as acetone. When the protective material 17 is a water-soluble detergent for semiconductors, it may be simply washed with water. Note that the protective material removing step may be performed after the dicing for exposing the pad electrode 9 in FIG.

【0022】次に、作用を説明する。パッド電極9上に
保護材17が覆被さっていない状態で、ダイシングによ
る切り出し開口を行なうと、パッド電極9がブレードの
真下に位置していることにより、切削したキャップガラ
ス破片がブレードの回転に加速されて、直接パッド電極
9に当たり、傷をつけるケースが多発していた。特に、
ブレード先端のハイトがパッド電極9に近ければ近いほ
どその傾向が大きくなり、ブレードハイト量設定も困難
であった。しかし、本発明においては、パッド電極9を
覆被せる保護材17の注入が容易に可能となり、たとえ
ガラス切削破片の飛散があったとしても、パッド電極9
上に覆被さった保護材17がそれらの切削破片を電極に
到達する前にトラップして傷つけを防止をする。
Next, the operation will be described. When the cutout opening is performed by dicing in a state where the protective material 17 is not covered on the pad electrode 9, the cut cap glass fragments accelerate to the rotation of the blade because the pad electrode 9 is located right below the blade. As a result, there were many cases where the pad electrode 9 was directly hit and damaged. In particular,
The closer the height of the blade tip is to the pad electrode 9, the greater the tendency becomes, and it is also difficult to set the blade height. However, in the present invention, the protection material 17 covering the pad electrode 9 can be easily injected, and even if the broken glass fragments are scattered, the pad electrode 9 can be injected.
The overlying protective material 17 traps the cutting debris before reaching the electrode to prevent damage.

【0023】さらに、最終段階の半導体チップへの切り
分けダイシングにおいて、主に、シリコン屑によるパッ
ド汚れを同じ理由で防止することができる。すなわち、
開口部の切削に引き続いて行なう半導体チップの切り分
け中において、シリコン片の浮遊が多くても保護材がト
ラップして、この後の保護材除去工程で洗い流すことが
出来る。
Further, in the final dicing for dicing into semiconductor chips, pad contamination mainly due to silicon dust can be prevented for the same reason. That is,
During the cutting of the semiconductor chip subsequent to the cutting of the opening, the protective material is trapped even when the silicon pieces are largely floating, and can be washed away in the subsequent protective material removing step.

【0024】また、陽極接合等により、例えば重り部1
0、梁11等をキャップ基板で封止する必要がある半導
体装置においては、本発明の製造方法に従えば、半導体
チップに切離した後の封止試験は必要としなくなる。つ
まり、封止領域以外の領域が、シリコン基板ウェハ上の
パッド電極の配置と同じ位置に、封止領域とは区分され
て、基板ウエハ端から他端へ貫く溝になっていれば、溝
切り部に保護材を真空下で注入した際、封止不十分な場
合は封止したい領域にも保護材が染み入り、不良品とな
るので封止が完全でないと判断できる。一方、完全封止
できていれば、前記のようなことはなく、封止の善し悪
しの判定が、保護材注入時に同時に可能となる効果も兼
ねている。
Further, for example, the weight portion 1 is formed by anodic bonding or the like.
According to the manufacturing method of the present invention, in a semiconductor device that needs to seal the 0, the beam 11 and the like with a cap substrate, a sealing test after cutting the semiconductor chip is not required. In other words, if the area other than the sealing area is separated from the sealing area at the same position as the arrangement of the pad electrodes on the silicon substrate wafer and has a groove penetrating from the edge of the substrate wafer to the other end, the groove is cut When the protective material is injected into the portion under vacuum, if the sealing is insufficient, the protective material permeates into the region to be sealed, resulting in a defective product, so it can be determined that the sealing is not complete. On the other hand, if the sealing is completed, the above is not the case, and it is also possible to determine whether the sealing is good or not at the same time when the protective material is injected.

【0025】次に、図3および図4は、本発明の第2の
実施の形態を示す図であり、キャップ材を必要とする表
面マイクロマシーンニング技術を用いた半導体装置の製
造方法に本発明を適用した場合を示す。
FIGS. 3 and 4 show a second embodiment of the present invention. The present invention relates to a method of manufacturing a semiconductor device using a surface micromachining technique which requires a cap material. Shows the case where is applied.

【0026】まず、図3は接合前の各ウェハの平面図お
よび断面図であり、図3(a)はシリコン基板ウェハ、
図3(b)はキャップガラス基板ウェハである。図3
(a)において、18はシリコン基板ウェハ、19はシ
リコン基板ウェハ18の表面に形成されたマイクロマシ
ーン可動部、20はパッド電極である。
First, FIG. 3 is a plan view and a sectional view of each wafer before bonding, and FIG.
FIG. 3B shows a cap glass substrate wafer. FIG.
1A, reference numeral 18 denotes a silicon substrate wafer; 19, a micromachine movable portion formed on the surface of the silicon substrate wafer 18; and 20, a pad electrode.

【0027】なお、上記のマイクロマシーン可動部19
はシリコン基板ウェハ18の表面(パッド電極20の形
成される面)からのエッチング等の加工によって形成さ
れている。
The above-mentioned micromachine movable section 19
Are formed by processing such as etching from the surface of the silicon substrate wafer 18 (the surface on which the pad electrodes 20 are formed).

【0028】また、図3(b)において、22はキャッ
プガラス基板ウェハ、21はシリコン基板ウェハ18の
表面加工部分(マイクロマシーン可動部)に触れずに、
且つ表面加工部分を封止するための溝、23はキャップ
ガラス基板ウェハ22の一端から他端へと貫いている溝
である。この溝23はパッド電極20の位置に対応した
位置に設けられている。なお、図3において、上記以外
の基本的な構成は前記図1、図2の説明と同様である。
In FIG. 3B, reference numeral 22 denotes a cap glass substrate wafer, and reference numeral 21 denotes a silicon substrate wafer 18 without touching a surface processed portion (micromachine movable portion).
Further, a groove 23 for sealing a surface processed portion is a groove penetrating from one end of the cap glass substrate wafer 22 to the other end. The groove 23 is provided at a position corresponding to the position of the pad electrode 20. In FIG. 3, the basic configuration other than the above is the same as the description of FIGS. 1 and 2.

【0029】次に、図4は製造工程を示す断面図であ
る。まず、図4(a)は、シリコン基板ウェハ18とキ
ャップガラス基板ウェハ22とを陽極接合した後に、キ
ャップガラス基板ウェハ22の一端から他端へ貫く溝2
3に保護材24を充填した状態を示す断面図である。接
合工程や保護材の充填工程は、前記図2と同様である。
FIG. 4 is a sectional view showing a manufacturing process. First, FIG. 4A shows a groove 2 penetrating from one end to the other end of the cap glass substrate wafer 22 after the silicon substrate wafer 18 and the cap glass substrate wafer 22 are anodically bonded.
FIG. 3 is a cross-sectional view showing a state where a protective material 24 is filled in 3. The joining step and the step of filling the protective material are the same as those in FIG.

【0030】図4(b)は、パッド電極20を露出させ
る開口形成のためのダイシング工程を行なった状態を示
している。図4(c)は、半導体チップに切り分けるダ
イシング工程を行なった状態を示している。図4(d)
は、切断後完成した半導体チップを示す概略図である。
上記の各工程の詳細は、前記図2と同様である。
FIG. 4B shows a state in which a dicing step for forming an opening for exposing the pad electrode 20 has been performed. FIG. 4C shows a state in which a dicing step for cutting into semiconductor chips has been performed. FIG. 4 (d)
FIG. 3 is a schematic view showing a semiconductor chip completed after cutting.
Details of each of the above steps are the same as those in FIG.

【0031】以下、作用を説明する。マイクロマシーン
ニング技術により、シリコン基板表面部を加工して可動
部を形成するような半導体装置は、加工部が特に微細で
ある。半導体装置の実装においては、例えばカンパッケ
ージ等によって、湿気から完全遮断する場合が一般的で
あるが、シリコン基板表面に加工を施した部位に、キャ
ップ基板をシール接合して、半導体チップをベアな状態
で実装すれば、低コスト化が図れる。ただし、この場
合、前記してきたようにパッド電極の取り出し方法にお
いて、ウエハ基板単位での開口切削方法では、電極への
傷つけ等の問題点があり、実現が難しいものとなってい
た。しかし、本発明の製造方法によれば、電極取り出し
のための開口部切削で、電極を傷つけることがなく、さ
らに電極部以外の表面加工部分をキャップガラスで完全
封止すれば、ダイシング中に、切削屑の混入もありえな
い。したがってダイシング歩留向上、半導体装置の信頼
性向上、製造工程の簡略化、および製造コスト減少が同
時に可能となる。
The operation will be described below. In a semiconductor device in which a movable portion is formed by processing a surface portion of a silicon substrate by a micromachining technique, a processed portion is particularly fine. In mounting a semiconductor device, it is common to completely protect the semiconductor chip from moisture, for example, by using a can package or the like. If mounted in a state, cost reduction can be achieved. However, in this case, as described above, in the method of extracting the pad electrode, the method of cutting the opening for each wafer substrate has a problem such as damage to the electrode, which has been difficult to realize. However, according to the manufacturing method of the present invention, by cutting the opening for extracting the electrode, without damaging the electrode, and further completely sealing the surface processed portion other than the electrode portion with cap glass, during dicing, There is no mixing of cuttings. Therefore, the dicing yield, the reliability of the semiconductor device, the manufacturing process can be simplified, and the manufacturing cost can be reduced at the same time.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態における接合前の各
ウェハの平面図および断面図であり、(a)はシリコン
基板ウェハ、(b)はキャップガラス基板ウェハ、
(c)は台座ガラス基板ウェハ。
1A and 1B are a plan view and a cross-sectional view of each wafer before bonding in a first embodiment of the present invention, wherein FIG. 1A is a silicon substrate wafer, FIG. 1B is a cap glass substrate wafer,
(C) is a pedestal glass substrate wafer.

【図2】本発明の第1の実施の形態における製造工程を
示す断面図。
FIG. 2 is a sectional view showing a manufacturing process according to the first embodiment of the present invention.

【図3】本発明の第2の実施の形態における接合前の各
ウェハの平面図および断面図であり、(a)はシリコン
基板ウェハ、(b)はキャップガラス基板ウェハ。
3A and 3B are a plan view and a cross-sectional view of each wafer before bonding according to a second embodiment of the present invention, wherein FIG. 3A is a silicon substrate wafer, and FIG. 3B is a cap glass substrate wafer.

【図4】本発明の第2の実施の形態における製造工程を
示す断面図。
FIG. 4 is a sectional view showing a manufacturing process according to a second embodiment of the present invention.

【図5】従来例の断面図。FIG. 5 is a sectional view of a conventional example.

【符号の説明】[Explanation of symbols]

1…シリコン基板 2…重り部 3…梁 4…重り部に対向する窪みを有するキャップガラス基板 5…重り部に対向する窪みを有する台座ガラス基板 6…シリコン基板を支持するフレーム 7…パッド電極 8…シリコン基板ウェハ 9…パッド電極 10…重り部 11…梁 12…キャップガラス基板ウェハ 13…台座ガラス基板ウェハ 14…キャップ基板ウェハ側の重り部ストローク確保の
ための溝 15…キャップガラス基板ウェハの端面から端面へ貫い
ている溝 16…台座ガラス基板ウェハ側の重り部ストローク確保
のための溝 17…保護材 18…シリコン基板ウェハ 19…マイクロマシーン加工部 20…パッド電極 21…シリコン表面加工部封止溝 22…キャップガラス基板ウェハ 23…キャップガラス基板ウェハの端面から端面へ貫い
ている溝 24…保護材
DESCRIPTION OF SYMBOLS 1 ... Silicon substrate 2 ... Weight part 3 ... Beam 4 ... Cap glass substrate which has a dent facing a weight part 5 ... Pedestal glass substrate which has a dent facing a weight part 6 ... Frame which supports a silicon substrate 7 ... Pad electrode 8 ... Silicon substrate wafer 9 ... Pad electrode 10 ... Weight 11 ... Beam 12 ... Cap glass substrate wafer 13 ... Pedestal glass substrate wafer 14 ... Groove for securing weight part stroke on the cap substrate wafer side 15 ... End face of cap glass substrate wafer 16: Groove for securing weight part stroke on pedestal glass substrate wafer side 17: Protective material 18: Silicon substrate wafer 19: Micro machine processing part 20: Pad electrode 21: Silicon surface processing part sealing Groove 22: Cap glass substrate wafer 23: Penetration from end to end of cap glass substrate wafer Groove 24 ... Protective material

───────────────────────────────────────────────────── フロントページの続き (72)発明者 室 英夫 神奈川県横浜市神奈川区宝町2番地 日 産自動車株式会社内 (56)参考文献 特開 平5−95046(JP,A) 特開 平8−254438(JP,A) 特開 平5−41148(JP,A) 特開 平5−203669(JP,A) 特開 平9−326371(JP,A) 特開 平9−232596(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/301 H01L 49/00 H01L 29/84 G01P 15/12 B81C 1/00 B81B 3/00 ──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Hideo Muroru 2 Takaracho, Kanagawa-ku, Yokohama-shi, Kanagawa Nissan Motor Co., Ltd. (56) References JP-A-5-95046 (JP, A) JP-A-8- 254438 (JP, A) JP-A-5-41148 (JP, A) JP-A-5-203669 (JP, A) JP-A-9-326371 (JP, A) JP-A-9-232596 (JP, A) (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/301 H01L 49/00 H01L 29/84 G01P 15/12 B81C 1/00 B81B 3/00

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】少なくとも可動部およびパッド電極が形成
された半導体基板のウェハとキャップ基板のウェハとを
接合する工程と、前記キャップ基板のウェハにおける前
記パッド電極の位置に対応した部分をダイシング切除し
て前記パッド電極を露出させる工程と、を有する半導体
装置の製造方法において、 前記キャップ基板のウェハにおける前記パッド電極の位
置に対応した部分に、予め前記キャップ基板のウエハの
一端から他端へ貫く溝を設けておき、前記接合工程の
後、前記溝へ保護材を注入し、その後に前記ダイシング
切除を行なうことを特徴とする半導体装置の製造方法。
A step of joining a wafer of a semiconductor substrate on which at least a movable portion and a pad electrode are formed and a wafer of a cap substrate, and dicing and cutting a portion of the wafer of the cap substrate corresponding to the position of the pad electrode. Exposing the pad electrode by a method of manufacturing a semiconductor device, comprising: a groove previously penetrating from one end of the wafer of the cap substrate to the other end in a portion corresponding to the position of the pad electrode on the wafer of the cap substrate. Wherein a protective material is injected into the groove after the joining step, and thereafter the dicing cut is performed.
【請求項2】前記半導体基板は基板裏面からの異方性エ
ッチングにより可動部が形成されていて、該半導体基板
の基板裏面には台座基板が接合されていることを特徴と
する請求項1に記載の半導体装置の製造方法。
2. The semiconductor substrate according to claim 1, wherein a movable portion is formed by anisotropic etching from the back surface of the substrate, and a pedestal substrate is bonded to the back surface of the semiconductor substrate. The manufacturing method of the semiconductor device described in the above.
【請求項3】前記半導体基板には基板の表面側からだけ
の加工により可動部が形成されていることを特徴とする
請求項1に記載の半導体装置の製造方法。
3. The method according to claim 1, wherein a movable portion is formed on the semiconductor substrate by processing only from a front surface side of the substrate.
【請求項4】前記保護材の注入は真空引きにより行なう
ことを特徴とする請求項1乃至請求項3の何れかに記載
の半導体装置の製造方法。
4. The method for manufacturing a semiconductor device according to claim 1, wherein the injection of the protective material is performed by evacuation.
【請求項5】前記キャップ基板がパイレックスガラスか
ら成り、各ウエハの接合は陽極接合により行なわれるこ
とを特徴とする請求項1乃至請求項4の何れかに記載の
半導体装置の製造方法。
5. The method of manufacturing a semiconductor device according to claim 1, wherein said cap substrate is made of Pyrex glass, and each wafer is bonded by anodic bonding.
【請求項6】前記保護材がレジストであることを特徴と
する請求項1乃至請求項5の何れかに記載の半導体装置
の製造方法。
6. The method according to claim 1, wherein the protective material is a resist.
JP31071196A 1996-11-21 1996-11-21 Method for manufacturing semiconductor device Expired - Fee Related JP3324418B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31071196A JP3324418B2 (en) 1996-11-21 1996-11-21 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31071196A JP3324418B2 (en) 1996-11-21 1996-11-21 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH10154668A JPH10154668A (en) 1998-06-09
JP3324418B2 true JP3324418B2 (en) 2002-09-17

Family

ID=18008558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31071196A Expired - Fee Related JP3324418B2 (en) 1996-11-21 1996-11-21 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3324418B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19962231A1 (en) 1999-12-22 2001-07-12 Infineon Technologies Ag Process for the production of micromechanical structures
EA008075B1 (en) * 2003-07-16 2007-02-27 Бёрингер Ингельхайм Фарма Гмбх Унд Ко. Кг A process for producing micro fluidic arrangements from a plate-shaped composite structure
JP2010103327A (en) * 2008-10-24 2010-05-06 Disco Abrasive Syst Ltd Method for manufacturing device

Also Published As

Publication number Publication date
JPH10154668A (en) 1998-06-09

Similar Documents

Publication Publication Date Title
US5923995A (en) Methods and apparatuses for singulation of microelectromechanical systems
EP0610657B1 (en) Integrated partial sawing process
US5604160A (en) Method for packaging semiconductor devices
US5605489A (en) Method of protecting micromechanical devices during wafer separation
US5389182A (en) Use of a saw frame with tape as a substrate carrier for wafer level backend processing
US6828674B2 (en) Hermetically sealed microstructure package
US8530984B2 (en) Semiconductor device structures and their fabrication
US20110266639A1 (en) Method of Producing a MEMS Device
US20030075794A1 (en) MEMS capping method and apparatus
KR100336002B1 (en) A method of separating micro-devices formed on a substrate
US20060128064A1 (en) Wafer packaging and singulation method
US9061885B2 (en) Cavity based packaging for MEMS devices
US9490103B2 (en) Separation of chips on a substrate
US6933606B2 (en) Semiconductor device whose semiconductor chip has chamfered backside surface edges and method of manufacturing the same
US7598125B2 (en) Method for wafer level packaging and fabricating cap structures
JP3324418B2 (en) Method for manufacturing semiconductor device
US6661080B1 (en) Structure for backside saw cavity protection
US20210253421A1 (en) Method with mechanical dicing process for producing mems components
JPH03270156A (en) Manufacture of semiconductor device
US20210391216A1 (en) Die corner protection by using polymer deposition technology
JP3391193B2 (en) Method for manufacturing semiconductor device
JP3385894B2 (en) Semiconductor device manufacturing method and apparatus
KR100247807B1 (en) Sample for analyzing wafer and method of manufacturing the same
KR100284018B1 (en) Semiconductor Wafer Process
KR200156152Y1 (en) Wafer chucking apparatus

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees