JP3324395B2 - Electric field type vacuum tube, pressure sensor and acceleration sensor using the same, and methods of manufacturing the same - Google Patents

Electric field type vacuum tube, pressure sensor and acceleration sensor using the same, and methods of manufacturing the same

Info

Publication number
JP3324395B2
JP3324395B2 JP11403496A JP11403496A JP3324395B2 JP 3324395 B2 JP3324395 B2 JP 3324395B2 JP 11403496 A JP11403496 A JP 11403496A JP 11403496 A JP11403496 A JP 11403496A JP 3324395 B2 JP3324395 B2 JP 3324395B2
Authority
JP
Japan
Prior art keywords
emitter
collector
vacuum tube
gate
electric field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11403496A
Other languages
Japanese (ja)
Other versions
JPH09185947A (en
Inventor
一夫 松崎
直樹 伊藤
隆彦 植松
洋一 了戒
正人 西澤
彰 天野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP11403496A priority Critical patent/JP3324395B2/en
Publication of JPH09185947A publication Critical patent/JPH09185947A/en
Application granted granted Critical
Publication of JP3324395B2 publication Critical patent/JP3324395B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Measuring Fluid Pressure (AREA)
  • Micromachines (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は気体の圧力計測用の
圧力センサや、自動車用加速度計に代表されるような移
動物体に加わっている加速度計測用の加速度センサ等
の、シリコンを用い、マイクロマシニング技術を駆使し
た半導体式の小型センサに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a micro sensor using silicon, such as a pressure sensor for measuring gas pressure or an acceleration sensor for measuring acceleration applied to a moving object typified by an accelerometer for an automobile. The present invention relates to a small semiconductor type sensor that makes full use of machining technology.

【0002】[0002]

【従来の技術】図15(a)はシリコン半導体を用い、
マイクロマシニング技術を駆使した半導体式の圧力セン
サの断面図である。凹み52を設けたシリコンのセンサ
チップ51は、凹み52部分が真空に保たれるように台
53に実装されている。図中のセンサチップ51の凹み
52の裏側には、不純物導入による拡散抵抗層のセンサ
部54が形成されており、キャップ58内の気体圧力
と、凹み52の真空との圧力差によってセンサ部54に
力が加わり、拡散抵抗層が歪み、抵抗が変化する。セン
サチップ51の表面に設けられた電極55と、台53を
貫通するリード56との間はボンディングワイヤ57で
結ばれており、リード56間の抵抗変化からキャップ5
8内の圧力をセンシングできるようになっている。
2. Description of the Related Art FIG. 15 (a) uses a silicon semiconductor,
FIG. 3 is a cross-sectional view of a semiconductor pressure sensor that makes full use of micromachining technology. The silicon sensor chip 51 provided with the recess 52 is mounted on a base 53 such that the recess 52 is kept at a vacuum. A sensor portion 54 of a diffusion resistance layer formed by introducing impurities is formed on the back side of the recess 52 of the sensor chip 51 in the figure, and the sensor portion 54 is formed by a pressure difference between the gas pressure in the cap 58 and the vacuum of the recess 52. Is applied, the diffusion resistance layer is distorted, and the resistance changes. An electrode 55 provided on the surface of the sensor chip 51 and a lead 56 penetrating the table 53 are connected by a bonding wire 57.
8 can be sensed.

【0003】図15(b)はやはりシリコン半導体を用
いた加速度センサの断面図である。上下にストッパ60
を接合した片持ち梁式のセンサチップ61がセラミック
ケース63に取りつけられている。そのセンサチップ6
1のセンサ部64にはシリコンへの不純物導入による拡
散抵抗層が形成されており、その先の重り69が加速度
を受けてセンサ部64が変形すると、拡散抵抗層の抵抗
が変化する。図では一つしか示されていないが、センサ
部64を挟んで設けられた二つの電極65間の抵抗変化
をボンディングワイヤ67、リード66を通して測定し
て加速度をセンシングできるようになっている。ダンピ
ングのためセラミックケース63内にシリコーンオイル
を充填することもある。
FIG. 15B is a sectional view of an acceleration sensor also using a silicon semiconductor. Upper and lower stoppers 60
Are attached to a ceramic case 63. The sensor chip 6
A diffusion resistance layer formed by introducing impurities into silicon is formed in one sensor section 64, and when the weight 69 thereabove receives acceleration to deform the sensor section 64, the resistance of the diffusion resistance layer changes. Although only one is shown in the figure, the acceleration change can be sensed by measuring the resistance change between two electrodes 65 provided with the sensor unit 64 interposed therebetween through the bonding wire 67 and the lead 66. Silicone oil may be filled in the ceramic case 63 for damping.

【0004】[0004]

【発明が解決しようとする課題】一般に半導体のセンサ
は次のような欠点をもっている。 半導体特性を利用するセンサは高温での使用が困難で
ある。特に、最も一般的に用いられているシリコンで
は、150℃以上での使用はできない。 温度による特性変化があり温度補償が必要である。
Generally, semiconductor sensors have the following disadvantages. Sensors utilizing semiconductor characteristics are difficult to use at high temperatures. In particular, the most commonly used silicon cannot be used at 150 ° C. or higher. There is a characteristic change due to temperature, and temperature compensation is required.

【0005】センサ出力を絶対値で読み取る方式が一
般的であり、センサのばらつきは外部回路で修正すると
いう方法が取られているため、手間がかかる。更に、 特に圧力センサでは真空封止が必要であり、真空パッ
ケ−ジング工程など後工程が厄介である。
A method of reading a sensor output by an absolute value is generally used, and a method of correcting a variation of a sensor by an external circuit is taken, which is troublesome. Furthermore, vacuum sealing is necessary especially for the pressure sensor, and a post-process such as a vacuum packaging process is troublesome.

【0006】という欠点もある。上記の問題に鑑みて本
発明の目的は、高温で使用でき、温度補償が不要で、個
々の素子の特性ばらつきのない、製造の容易なセンサお
よびその製造方法を提供することにある。
There is also a drawback. In view of the above problems, an object of the present invention is to provide a sensor which can be used at a high temperature, does not require temperature compensation, has no variation in characteristics of individual elements, and is easy to manufacture, and a method for manufacturing the same.

【0007】[0007]

【課題を解決するための手段】[Means for Solving the Problems]

(1)一般に半導体など固体の物性を利用したセンサ
は、温度特性を無視することはできないし、使用可能な
温度にも自ずと制限があるのは必然である。従って、上
記課題を解決するためには 温度耐性に優れ、温度変化の小さい材料を見出すか、
もしくは 固体の物性を利用しない方法をとるしかないように思
われる。
(1) In general, a sensor using solid physical properties such as a semiconductor cannot ignore the temperature characteristic, and it is inevitable that the usable temperature is naturally limited. Therefore, in order to solve the above-mentioned problems, it is necessary to find a material with excellent temperature resistance and small temperature change,
Or it seems to have to take a method that does not utilize the physical properties of the solid.

【0008】本発明では上記(1)の課題に対して、
の方法を選択した。すなわち、真空管内部の応答をセン
サとして利用することにする。真空管内部では、センサ
部が外界から完全に遮断されているという点で、温度に
限らず、耐環境性に優れることが期待できる。特に、電
界型電子放出素子でコレクタ電流が外界からの圧力や加
速度で変化する構造とすれば、真空中を走る電子の多少
がセンサ応答関数であるため、環境の影響を全く受けな
い理想的なセンサが実現できる。
In the present invention, in order to solve the above-mentioned problem (1),
Method was chosen. That is, the response inside the vacuum tube is used as a sensor. Within the vacuum tube, the fact that the sensor section is completely shut off from the outside can be expected to be excellent not only in temperature but also in environmental resistance. In particular, if the collector current is changed by the pressure or acceleration from the outside in a field-type electron-emitting device, an ideal environment that is completely unaffected by the environment because some of the electrons running in vacuum are the sensor response function. A sensor can be realized.

【0009】すなわち、本発明の電界型真空管は、エミ
ッタ、コレクタおよび第一、第二のゲ−トを備え、エミ
ッタ、第一ゲート間に印加した電圧によりエミッタから
電子を放出する電界型真空管で、外力が第二ゲ−トに加
わることによって、第二ゲートが変形し、エミッタ、第
二ゲ−ト、コレクタが作る電位分布が変化して、コレク
タ電流の変化を引き起こすものとする。
That is, the electric field type vacuum tube of the present invention comprises an emitter, a collector and first and second gates, and emits electrons from the emitter by a voltage applied between the emitter and the first gate. When an external force is applied to the second gate, the second gate is deformed, and the potential distribution formed by the emitter, the second gate, and the collector changes, causing a change in the collector current.

【0010】特に、その真空管がシリコンおよびシリコ
ン酸化膜を微細加工して微小に形成されてなり、エミッ
タおよびコレクタが基板上の絶縁膜上に一定の間隔をお
いて平行に向かいあうように載置され、エミッタ、コレ
クタ間の空間の上下に2つのゲ−トを備えるものとす
る。具体的には図12(a)、(b)に示した概念的断
面図のような構成とする。図12(a)は圧力センサに
応用した場合、同図(b)は加速度センサに応用した場
合である。
In particular, the vacuum tube is formed by finely processing silicon and a silicon oxide film and is formed minutely, and the emitter and the collector are mounted on the insulating film on the substrate so as to face in parallel at a predetermined interval. , Two gates above and below the space between the emitter and the collector. Specifically, the configuration is as shown in the conceptual cross-sectional views shown in FIGS. FIG. 12A shows a case where the present invention is applied to a pressure sensor, and FIG. 12B shows a case where the present invention is applied to an acceleration sensor.

【0011】図12(a)において、第一ゲート1上の
絶縁膜4a上に置かれたエミッタ2とコレクタ3があ
り、またエミッタ2、コレクタ3上に絶縁膜4bを介し
て第二ゲート5が設けられている。エミッタ2、コレク
タ3の先端の置かれている空間は真空である。このエミ
ッタ2と第一ゲート1間に電圧VG1を印加してエミッタ
2から電子を放出させる。放出された電子電流は、空間
内部の電界に従って、第一ゲート1、コレクタ3、第二
ゲート5に流れる。この第二ゲート5に外力(この場合
は圧力)がかかると、第二ゲート5が変形して、コレク
タ3に流れる電流ICE(X) 、または第二ゲ−ト5に流れ
る電流IG2(X) が変化する構造とすれば、逆にICE(X)
またはIG2(X) の変化から、第二ゲ−トに加わった力
(X) が検知できる。
In FIG. 12A, there are an emitter 2 and a collector 3 placed on an insulating film 4a on a first gate 1, and a second gate 5 on the emitter 2 and the collector 3 via an insulating film 4b. Is provided. The space where the tips of the emitter 2 and the collector 3 are placed is a vacuum. A voltage VG1 is applied between the emitter 2 and the first gate 1 to emit electrons from the emitter 2. The emitted electron current flows through the first gate 1, the collector 3, and the second gate 5 according to the electric field inside the space. When the second gate 5 to the external force (in this case, pressure) is applied, the second gate 5 is deformed, the current I CE flowing through the collector 3 (X), or the second gate - current flowing through the preparative 5 I G2 ( If X) changes, then ICE (X)
Or the force applied to the second gate from the change in I G2 (X)
(X) can be detected.

【0012】同図(b)においても、外力が第二ゲート
5’上のおもり6の質量と加速度による力になるだけ
で、第二ゲート5’の変形による電子電流の変化を利用
することは同じである。 (2)個々のセンサのばらつき問題を解消する手段とし
て、絶対測定ではなく基準値に対する差或いは比を計測
するものとした。
In FIG. 1B, it is not possible to use the change in the electron current due to the deformation of the second gate 5 'only when the external force is the force of the mass and acceleration of the weight 6 on the second gate 5'. Is the same. (2) As a means for solving the problem of variation among individual sensors, a difference or a ratio with respect to a reference value is measured instead of an absolute measurement.

【0013】エミッタからの放出電流は、基本的にはエ
ミッタの材料、エミッタの幾何学的形状、表面状態およ
びエミッタと第一ゲ−ト間の電界強度によって決定され
る。幾何学的形状はフォトプロセス等により、一定の範
囲内に収めることとするが、エミッタの表面状態により
個体差を生じる可能性がある。そこで、全電流を一定に
し、或いは全電流に対する比をとることにより、個体差
を消失させる。すなわち、 I=ICE(X) +IG1(X) +IG2(X) =constant 故に、 IG2(X) =I−ICE(X) −IG1(X) ここでIG1(X) は、第二ゲートに外力(この場合は圧
力)がかかったときの第一ゲート1に流れる電流であ
る。第二ゲートに外力(この場合は圧力)がかかったと
き、外力(X) で変形するのが第二ゲ−トだけとなる構造
とするので、全電流が一定ならば第一ゲートに流れる電
流IG1(X) は変化しない。
The emission current from the emitter is basically determined by the material of the emitter, the geometry of the emitter, the surface condition, and the electric field strength between the emitter and the first gate. The geometric shape is set within a certain range by a photo process or the like, but individual differences may occur depending on the surface state of the emitter. Therefore, individual differences are eliminated by keeping the total current constant or by taking a ratio to the total current. That is, since I = I CE (X) + I G1 (X) + I G2 (X) = constant, I G2 (X) = I−I CE (X) −I G1 (X) where I G1 (X) is , The current flowing through the first gate 1 when an external force (in this case, pressure) is applied to the second gate. When an external force (in this case, pressure) is applied to the second gate, only the second gate is deformed by the external force (X), so if the total current is constant, the current flowing to the first gate I G1 (X) does not change.

【0014】または、ICE(X) /I、IG2(X) /Iの値
を評価することによって、個々のセンサのばらつきとは
無関係に外部から加わった力の大きさをセンシングでき
る。上の理由で、第一ゲート電流を基準とすることもで
きる。具体的には図12(a)のように、エミッタ2の
下方に第一ゲート1を設け、エミッタ2の上方に第二ゲ
ート5を設ける。この第二ゲート5に外力(この場合は
圧力)がかかったとき、第二ゲ−トに流れる電流I
G2(X) が変化するが、これを全電流I、または第一ゲー
トに流れる電流IG1に対して評価して、個体差を消失さ
せることができる。
Alternatively, by evaluating the values of ICE (X) / I and IG2 (X) / I, the magnitude of the externally applied force can be sensed irrespective of the variation of each sensor. For the above reason, the first gate current may be referred to. Specifically, as shown in FIG. 12A, a first gate 1 is provided below the emitter 2, and a second gate 5 is provided above the emitter 2. When an external force (in this case, pressure) is applied to the second gate 5, the current I flowing through the second gate
Although G2 (X) changes, this can be evaluated against the total current I or the current IG1 flowing through the first gate to eliminate individual differences.

【0015】(3)真空パッケ−ジング工程の簡略化手
段として、インプロセスで真空封止する方法を考案し
た。すなわち、上下の2つのゲ−トのうち、一方は基板
であり、他方はエミッタ、コレクタ間の空間を真空に封
止するためのキャップ部を兼ねているものとし、エミッ
タ、コレクタ間の空間を覆うキャップに、予めその空間
と繋がる孔が設けられており、その孔に埋め込んだ金属
でエミッタおよびコレクタ間の空間を真空に保持するも
のとする。
(3) As a means for simplifying the vacuum packaging step, a method of vacuum sealing in-process was devised. That is, one of the upper and lower gates is a substrate, and the other also serves as a cap for sealing the space between the emitter and the collector in a vacuum, and the space between the emitter and the collector is formed. A hole connected to the space is previously provided in the covering cap, and the space between the emitter and the collector is held in a vacuum by the metal embedded in the hole.

【0016】以下にその封止方法を説明する。図13は
その封止機構を説明するための図であって、図13
(a)および(b)は、それぞれ封止前の斜視図と断面
図、図13(c)、(d)は封止後の断面図である。凹
みを有するベース部8と、穴(この場合2つの穴)の開
いたキャップ部9を張り合わせる〔図13(b)〕。そ
の手段としては、例えば張り合わせSOI(シリコンオ
ンインシュレータ)ウェハのように熱処理で接着するこ
とができる。
The sealing method will be described below. FIG. 13 is a view for explaining the sealing mechanism.
(A) and (b) are a perspective view and a sectional view before sealing, respectively, and FIGS. 13 (c) and (d) are sectional views after sealing. The base 8 having a recess and the cap 9 having holes (in this case, two holes) are attached to each other (FIG. 13B). As the means, for example, bonding can be performed by heat treatment like a bonded SOI (silicon-on-insulator) wafer.

【0017】その状態で、キャップ部9の穴が完全に埋
まる程度に例えばAlなどの封止金属7を真空蒸着すれ
ば、少なくとも蒸着時の真空度の真空室10が形成でき
る〔同図(c)〕。キャップ部9の穴のアスペクト比
(穴の深さ/穴の大きさ)が高いほど、真空室10への
封止金属7の回り込みが少なく、良好な真空封止が可能
となる。
In this state, if the sealing metal 7 such as Al is vacuum-deposited to such an extent that the hole of the cap 9 is completely filled, a vacuum chamber 10 having at least the degree of vacuum at the time of the deposition can be formed [FIG. )]. As the aspect ratio (depth of the hole / size of the hole) of the hole of the cap portion 9 is higher, the amount of the sealing metal 7 flowing into the vacuum chamber 10 is smaller, and good vacuum sealing is possible.

【0018】キャップ部に封止孔とつながる溝が設けら
れていれば、真空室10と溝がつながっていればよいの
で、キャップ部の位置合わせが容易になる。特に、エミ
ッタ・コレクタ間の空間を真空に保持するために孔に埋
めこむ金属の少なくとも一部が残留ガスをゲッタするも
の、とするのがよい。その様な残留ガスをゲッタするゲ
ッタ金属7aを用いれば、残留ガス、放出ガスをゲッタ
するので、真空室10内の真空度が劣化することがなく
高真空が保たれ、真空管の信頼性が向上し、また寿命が
のびる〔同図(d)〕。
If a groove connected to the sealing hole is provided in the cap portion, the positioning of the cap portion is facilitated because the vacuum chamber 10 and the groove may be connected. In particular, it is preferable that at least a part of the metal buried in the hole to keep the space between the emitter and the collector in a vacuum gets residual gas. If the getter metal 7a that gets such residual gas is used, the residual gas and the released gas are gettered, so that the degree of vacuum in the vacuum chamber 10 is not deteriorated, a high vacuum is maintained, and the reliability of the vacuum tube is improved. And the life is extended [FIG.

【0019】残留ガスをゲッタするゲッタ金属として
は、例えば7〜30重量%のアルミニウムを含むジルコ
ニウム−アルミニウム合金、ジルコニウム−鉄合金が知
られている。上記構造のような真空管は、第二ゲートと
なるキャップ部に加えられる外力が、圧力であれば圧力
センサとなり、キャップの上のおもりにかかる加速度に
よるものであれば、加速度センサとなる。
As getter metals for gettering residual gas, for example, zirconium-aluminum alloys and zirconium-iron alloys containing 7 to 30% by weight of aluminum are known. A vacuum tube having the above structure becomes a pressure sensor if the external force applied to the cap portion serving as the second gate is a pressure, and an acceleration sensor if the external force is caused by an acceleration applied to a weight on the cap.

【0020】[0020]

【発明の実施の形態】上記の手段を講じる方策として
は、エミッタ・コレクタを結ぶ線の下方に第一ゲート、
上方に第二ゲートを設け、第二ゲートに加えられる外力
によって、第二ゲートが変形し、エミッタ、第二ゲ−
ト、コレクタが作る電位分布が変化して、コレクタ電流
の変化を引き起こすものとする。
DESCRIPTION OF THE PREFERRED EMBODIMENTS As a measure for taking the above measures, a first gate and a first gate are provided below a line connecting an emitter and a collector.
A second gate is provided above, and the second gate is deformed by an external force applied to the second gate, and the emitter and the second gate are deformed.
And the potential distribution created by the collector changes, causing a change in the collector current.

【0021】特に、シリコンおよびシリコン酸化膜を微
細加工して微小に形成されてなり、第一ゲートがシリコ
ン基板、エミッタ・コレクタが、シリコン基板上に酸化
膜を介して形成されたシリコン薄膜、第二ゲートが別の
シリコン薄膜からなるものとする。以下、図面を参照し
ながら、本発明の実施例について説明する。
In particular, a silicon and silicon oxide film are finely processed to be formed minutely, the first gate is a silicon substrate, and the emitter and collector are silicon thin films formed on the silicon substrate via an oxide film. The two gates are made of another silicon thin film. Hereinafter, embodiments of the present invention will be described with reference to the drawings.

【0022】[0022]

【実施例】図1は本発明第一の実施例の圧力センサのチ
ップの斜視断面図である。シリコン基板11上に、一部
を欠いた酸化膜14を介してシリコン薄膜からなり先端
が櫛歯状のエミッタ12と、それに対向してやはりシリ
コン薄膜からなるコレクタ13とが設けられている。エ
ミッタ12とコレクタ13との上には酸化膜16を挟ん
でシリコン薄膜からなる第二ゲート15があり、その上
を酸化膜18が覆っている。最上の酸化膜18は開口さ
れていて、その開口を通じてAl合金からなる上部ゲー
ト電極25が第二ゲート15と接触している。酸化膜1
8、第二ゲート15および酸化膜16にも接続孔が設け
られ、その孔を通じてAl合金からなるエミッタ電極2
2がエミッタ12と、コレクタ電極23がコレクタ13
とそれぞれ接触している。接続孔の側壁は酸化膜で覆わ
れていて、第二ゲート15とは絶縁されている。最上の
酸化膜18上には、エミッタ12とコレクタ13との間
の空間すなわち真空室27と通じる孔を封止したAl合
金からなる真空封止パッド26も見られる。エミッタ1
2、コレクタ13と第二ゲート15との間の酸化膜16
は一部が除かれていて、第二ゲート15が真空室27に
面している。シリコン基板11は第一ゲートでもあり、
その裏面にTi/Ni/Auの三層膜が形成されて、下
部ゲート電極21となつている。エミッタ12とコレク
タ13との間の真空室27は4×10-4Paの真空に保
たれている。
FIG. 1 is a perspective sectional view of a chip of a pressure sensor according to a first embodiment of the present invention. On a silicon substrate 11, an emitter 12 made of a silicon thin film and having a comb-like tip with a partly lacking oxide film 14 interposed therebetween, and a collector 13 also made of a silicon thin film opposed thereto are provided. A second gate 15 made of a silicon thin film is provided on the emitter 12 and the collector 13 with an oxide film 16 interposed therebetween, and an oxide film 18 covers the second gate 15. The uppermost oxide film 18 is opened, and an upper gate electrode 25 made of an Al alloy is in contact with the second gate 15 through the opening. Oxide film 1
8, the second gate 15 and the oxide film 16 are also provided with connection holes through which the emitter electrode 2 made of Al alloy is formed.
2 is an emitter 12, and a collector electrode 23 is a collector 13.
Is in contact with each. The side wall of the connection hole is covered with an oxide film, and is insulated from the second gate 15. On the uppermost oxide film 18, a vacuum sealing pad 26 made of an Al alloy that seals a space between the emitter 12 and the collector 13, that is, a hole communicating with the vacuum chamber 27 is also seen. Emitter 1
2. Oxide film 16 between collector 13 and second gate 15
Is partially removed, and the second gate 15 faces the vacuum chamber 27. The silicon substrate 11 is also a first gate,
A three-layer film of Ti / Ni / Au is formed on the back surface, and forms a lower gate electrode 21. The vacuum chamber 27 between the emitter 12 and the collector 13 is maintained at a vacuum of 4 × 10 −4 Pa.

【0023】図2〜図11は図1の本発明の実施例の圧
力センサの製造方法を説明するための、各部分の工程順
断面図であって、便宜上3つのブロック、即ちエミッタ
−コレクタ部の形成されたベース部の形成プロセス〔図
2(a)〜(e)、図3(a)〜(f)、図4(a)〜
(c)〕、キャップ部の溝形成プロセス〔図5(a)〜
(e)〕、真空封止プロセス〔図6〜図11〕に分けて
以下に説明する。
FIGS. 2 to 11 are sectional views in the order of steps for explaining the method of manufacturing the pressure sensor according to the embodiment of the present invention shown in FIG. [FIG. 2 (a) to FIG. 3 (e), FIG. 3 (a) to FIG. 3 (f), FIG.
(C)], a process of forming a groove in the cap portion [FIG.
(E)] and the vacuum sealing process (FIGS. 6 to 11) will be described below.

【0024】図2(a)〜(d)は、ベース部のスクラ
イブライン用の溝形成工程の主な製造工程における断面
図を示したものである。シリコン基板11(ρ =10Ω-c
m ,n型,4 inchφウェハ)/酸化膜14(厚さt=1μ
m)/シリコン薄膜17(ρ= 10Ω-cm,t=2μm)から
なるSOIウェハを用いる〔図2(a)〕。本発明では
シリコンウェハと熱酸化したシリコンウェハを重ねて熱
処理することにより接合し、片方の面を所望の厚さまで
ラップした、いわゆる貼り合わせSOIウェハを用いた
が、シリコンウェハに酸素をイオン注入し、熱処理する
ことによってSOI層を形成したいわゆるSIMOXウ
ェハを用いてもよい。
FIGS. 2A to 2D are cross-sectional views showing a main manufacturing process of a groove forming process for a scribe line in a base portion. Silicon substrate 11 (ρ = 10Ω-c
m, n-type, 4 inchφ wafer) / oxide film 14 (thickness t = 1μ)
m) / SOI wafer composed of silicon thin film 17 (ρ = 10Ω-cm, t = 2 μm) [FIG. 2 (a)]. In the present invention, a so-called bonded SOI wafer in which a silicon wafer and a thermally oxidized silicon wafer are overlapped and bonded by heat treatment, and one surface is wrapped to a desired thickness, is used. A so-called SIMOX wafer having an SOI layer formed by heat treatment may be used.

【0025】このウェハを熱酸化して 1μm厚の酸化膜
16を形成した〔同図(b)〕後、図4(a)に示すフ
ォトマスクを用いてフォトレジストのパタ−ニングを行
い、スクライブライン用と真空封止用の溝形成部の酸化
膜16とその下のシリコン薄膜17とを、バッファー弗
酸液(以下BHFと記す)浸漬及び反応性イオンエッチ
ングによりエッチアウトし、その下の酸化膜14に達す
る溝を形成する〔同図(c)〕。
After thermally oxidizing the wafer to form an oxide film 16 having a thickness of 1 μm (FIG. 4B), the photoresist is patterned using a photomask shown in FIG. The oxide film 16 in the groove forming portion for the line and vacuum sealing and the silicon thin film 17 thereunder are etched out by immersion in a buffered hydrofluoric acid solution (hereinafter referred to as BHF) and reactive ion etching. A groove reaching the film 14 is formed [FIG.

【0026】その後、熱酸化して溝側面に露出している
シリコン薄膜17を酸化し厚さ 1μm程度の酸化膜1
6’を形成した〔同図(d)〕。以上でベース部の真空
封止用およびスクライブライン用の溝37の形成工程は
完了する。図2(e)は、この工程が完了したものの斜
視図である。この真空封止用およびスクライブライン用
の溝形成工程が完了したベース部は次のエミッタ−コレ
クタ部の形成プロセスに移行する。
After that, the silicon thin film 17 exposed on the side surface of the groove is thermally oxidized to oxidize the silicon thin film 17 having a thickness of about 1 μm.
6 'was formed [FIG. (D)]. Thus, the step of forming the grooves 37 for vacuum sealing and scribe lines in the base portion is completed. FIG. 2E is a perspective view showing a state where this step is completed. The base portion having undergone the step of forming the grooves for the vacuum sealing and the scribe line is shifted to the process of forming the next emitter-collector portion.

【0027】図3(a)〜(d)は、図2(d)に続く
エミッタ−コレクタ部の形成工程の主な製造工程におけ
る断面図を示したものである。図2(d)までの溝形成
プロセスが完了したベース部に、図4(b)示すマスク
を用いてレジストパタ−ニングを行いBHFに浸漬し
て、真空室形成部を露出し、同時に酸化膜16にエミッ
タ電極接続孔28、コレクタ電極接続孔29を開口する
〔図3(a)〕。
FIGS. 3A to 3D are cross-sectional views showing the main manufacturing steps in the step of forming the emitter-collector section following FIG. 2D. The base portion having completed the groove forming process up to FIG. 2D is subjected to resist patterning using a mask shown in FIG. 4B and immersed in BHF to expose the vacuum chamber forming portion, and at the same time, to expose the oxide film 16. Next, an emitter electrode connection hole 28 and a collector electrode connection hole 29 are opened (FIG. 3A).

【0028】続いて、フォトレジスト19aを塗布し、
図4(c)に示すマスクを用いレジストパタ−ニングを
行い、反応性イオンエッチングによりシリコン薄膜17
を、先端を櫛歯状に加工したエミッタ12およびコレク
タ13に加工する〔図3(b)〕。次に、BHF液に浸
漬してエミッタ12及びコレクタ13の下の酸化膜14
をエッチングして、エミッタ12、コレクタ13より1
μm程度後退させた〔同図(c)〕後、フォトレジスト
を除去してエミッタ−コレクタ部の形成プロセスは完了
する〔同図(d)〕。この間に、水酸化カリウム溶液に
浸して、櫛歯状のエミッタ12の先端を尖鋭化するとよ
い。
Subsequently, a photoresist 19a is applied,
Resist patterning is performed using the mask shown in FIG. 4C, and the silicon thin film 17 is formed by reactive ion etching.
Is processed into an emitter 12 and a collector 13 each having a comb-shaped tip [FIG. 3 (b)]. Next, the oxide film 14 under the emitter 12 and the collector 13 is immersed in a BHF solution.
Is etched to obtain 1 from the emitter 12 and the collector 13.
After being retracted by about μm [FIG. 3C], the photoresist is removed to complete the process of forming the emitter-collector portion [FIG. During this time, the tip of the comb-shaped emitter 12 may be sharpened by immersion in a potassium hydroxide solution.

【0029】図3(e)はこのエミッタ−コレクタ部が
形成された後のエミッタ−コレクタ部の拡大斜視図であ
り、エミッタ12とコレクタ13とが対向している様子
が良くわかる。酸化膜16の四角い孔は、エミッタ電極
接続孔28’、コレクタ電極接続孔29’である。図5
(a)〜(d)は、キャップ部となる溝付SOIウェハ
を形成するための工程を断面で示したものである。
FIG. 3E is an enlarged perspective view of the emitter-collector portion after the emitter-collector portion has been formed. It can be clearly seen that the emitter 12 and the collector 13 face each other. The square holes in the oxide film 16 are an emitter electrode connection hole 28 'and a collector electrode connection hole 29'. FIG.
(A) to (d) are cross-sectional views showing steps for forming a grooved SOI wafer to be a cap portion.

【0030】別のSi基板31(ρ =10Ω-cm,n型,3.
5 inchφウェハ)/SiO2 18(t=1 μm)/シリコ
ン薄膜32(ρ= 10Ω-cm,t= 30μm)からなるSOI
ウェハのシリコン薄膜32を酸化し、厚さ1μmの酸化
膜34を形成する〔図5(a)〕。次に溝形成部の酸化
膜34を通常のフォトプロセスで選択的に除去し、更に
この酸化膜34をマスクとしてプラズマエッチングによ
りシリコン薄膜32をエッチングして所望の溝を形成す
る〔同図(b)〕。
Another Si substrate 31 (ρ = 10Ω-cm, n-type, 3.
SOI consisting of 5 inchφ wafer) / SiO 2 18 (t = 1 μm) / silicon thin film 32 (ρ = 10Ω-cm, t = 30 μm)
The silicon thin film 32 of the wafer is oxidized to form an oxide film 34 having a thickness of 1 μm (FIG. 5A). Next, the oxide film 34 in the groove forming portion is selectively removed by a normal photo process, and the silicon thin film 32 is etched by plasma etching using the oxide film 34 as a mask to form a desired groove [FIG. )].

【0031】その後、このウェハを全面酸化し、溝側面
に厚さ1μmの酸化膜34’を形成する〔同図
(c)〕。最後に、シリコン薄膜32の溝部以外の酸化
膜34の除去とシリコン薄膜32の薄層化のため、機械
化学的にポリッシングを行い、シリコン薄膜32を、貼
り合わせ接着が行える程度に平坦に仕上げる〔同図
(d)〕。
Thereafter, the entire surface of the wafer is oxidized to form an oxide film 34 'having a thickness of 1 μm on the side surface of the groove [FIG. Finally, in order to remove the oxide film 34 other than the groove portion of the silicon thin film 32 and to make the silicon thin film 32 thinner, polishing is performed mechanically and chemically, and the silicon thin film 32 is finished to be flat enough to be bonded and bonded [ FIG.

【0032】図5(e)は、このキャップ部となる溝付
SOIウェハの形成プロセスが完了した後の斜視図であ
る。側面を酸化膜で覆われた溝が形成されている。四角
い孔は、エミッタ電極接続孔28、コレクタ電極接続孔
29である。ただし、これらの接続孔は、この段階では
酸化膜18で止まっている。次に、図3(d)のエミッ
タ−コレクタ部の形成プロセスが完了したベース部に対
して、図5(d)のキャップ部の溝付SOIウェハを、
溝部を有する面を接合面として張り合わせる。
FIG. 5E is a perspective view after the formation process of the grooved SOI wafer serving as the cap portion is completed. A groove whose side is covered with an oxide film is formed. The square holes are an emitter electrode connection hole 28 and a collector electrode connection hole 29. However, these connection holes are stopped by the oxide film 18 at this stage. Next, the grooved SOI wafer of the cap portion of FIG. 5D is applied to the base portion where the formation process of the emitter-collector portion of FIG.
The surface having the groove is bonded as a bonding surface.

【0033】具体的には図6に示すように、ウェハに始
めから設けられているオリエンテーションフラット(但
し、オリエンテーションフラットの長さは何れのウェハ
でも同じ長さにしておく)同志を揃えて重ね合わせて熱
処理する。キャップ部の溝付きSOIウェハの直径を少
し小さくしてあるのは、貼り合わせ時に、ベース部のS
OIウェハの外周近傍に設けられたアライメントマ−カ
−を上から見て、アライメントできるようにするためで
ある。
Specifically, as shown in FIG. 6, the orientation flats provided on the wafer from the beginning (however, the length of the orientation flat is the same for all wafers) are aligned and superposed. And heat-treat. The reason why the diameter of the grooved SOI wafer in the cap portion is slightly reduced is that the S
This is because the alignment marker provided near the outer periphery of the OI wafer can be aligned when viewed from above.

【0034】図7(a)〜(d)および図8(a)〜
(d)は、溝付きのキャップ部SOIウェハと、エミッ
タ・コレクタの形成されたベース部のSOIウェハとを
接合した後の真空封止プロセスを、図1のD─D’線に
沿った部分断面図で示したもの、図9(a)〜(d)お
よび図10(a)〜(d)は、図1に示すE─E’線に
沿った部分断面図で示したものである。
FIGS. 7A to 7D and FIGS.
(D) shows a vacuum sealing process after bonding the grooved cap portion SOI wafer and the base portion SOI wafer on which the emitter and collector are formed, along the line D─D ′ in FIG. 9 (a) to 9 (d) and FIGS. 10 (a) to 10 (d) are partial sectional views taken along the line EE ′ shown in FIG.

【0035】エミッタ−コレクタ部が形成されたベース
部のSOIウェハとキャップ部のSOIウェハとを、ベ
ース部のSOIウェハの酸化膜16とキャップ部のSO
Iウェハのシリコン薄膜32とを合わせて貼り合わせる
〔図7(a)〕。この断面図においてキャップ部のSO
Iウェハのシリコン薄膜32のない部分は、エミッタ電
極接続孔28、コレクタ電極用接続孔29であり、ベー
ス部のSOIウェハの酸化膜16のエミッタ電極接続孔
28’、コレクタ電極接続孔29’とそれぞれ合わされ
ている。
The base SOI wafer on which the emitter-collector section is formed and the cap SOI wafer are replaced by the oxide film 16 of the base SOI wafer and the cap SOI wafer.
The silicon thin film 32 of the I-wafer is attached and bonded (FIG. 7A). In this cross-sectional view, the SO
Portions of the I-wafer without the silicon thin film 32 are the emitter electrode connection holes 28 and the collector electrode connection holes 29. The emitter electrode connection holes 28 'and the collector electrode connection holes 29' of the oxide film 16 of the SOI wafer at the base are Each has been combined.

【0036】キャップ部のSOIウェハのSi基板31
をエッチング除去し、酸化膜18を露出させる〔同図
(b)〕。次に露出した酸化膜18上にフォトレジスト
19bを塗布し、パタ−ニングを行う〔同図(c)〕。
エミッタ電極接続孔28、コレクタ電極接続孔29、上
部ゲ−ト電極接続孔の上部および真空封止孔30形成部
の酸化膜18をドライエッチングで除去する〔同図
(d)〕。エミッタ電極接続孔28、コレクタ電極接続
孔29、上部ゲ−ト電極接続孔が貫通している。
The Si substrate 31 of the SOI wafer in the cap portion
Is removed by etching to expose the oxide film 18 [FIG. Next, a photoresist 19b is applied on the exposed oxide film 18 and patterning is performed [FIG.
The oxide film 18 on the emitter electrode connection hole 28, the collector electrode connection hole 29, the upper portion of the upper gate electrode connection hole, and the portion where the vacuum sealing hole 30 is formed is removed by dry etching [FIG. The emitter electrode connection hole 28, the collector electrode connection hole 29, and the upper gate electrode connection hole penetrate.

【0037】図9(a)〜(d)は、図7(a)〜
(d)にそれぞれ対応する段階での別断面での断面図で
ある。エミッタ−コレクタ部が形成されたベース部のS
OIウェハとキャップ部のSOIウェハとを貼り合わせ
る〔図9(a)〕。この断面図においては、ベース部の
SOIウェハの酸化膜16およびシリコン薄膜17はな
く、キャップ部のSOIウェハのシリコン薄膜32と接
合されない。キャップ部のSOIウェハのシリコン薄膜
32のない部分は、形成された溝である。この断面から
外れた部分にあるエミッタ12を点線で示してある。
FIGS. 9A to 9D show FIGS.
It is sectional drawing in another cross section in the stage respectively corresponding to (d). S of the base portion where the emitter-collector portion is formed
The OI wafer and the SOI wafer of the cap portion are bonded together (FIG. 9A). In this cross-sectional view, there is no oxide film 16 and silicon thin film 17 of the SOI wafer of the base portion, and it is not bonded to the silicon thin film 32 of the SOI wafer of the cap portion. Portions of the SOI wafer where the silicon thin film 32 does not exist are caps formed. The emitter 12 outside the cross section is indicated by a dotted line.

【0038】キャップ部のSOIウェハのSi基板31
をエッチング除去し、酸化膜18を露出させる〔同図
(b)〕。次に露出した酸化膜18上にフォトレジスト
19bを塗布し、パタ−ニングを行う〔同図(c)〕。
真空封止孔形成部の酸化膜18をドライエッチングで除
去する〔同図(d)〕。封止孔30は、エミッタ12の
ある真空室27と連通する。
The Si substrate 31 of the SOI wafer in the cap portion
Is removed by etching to expose the oxide film 18 [FIG. Next, a photoresist 19b is applied on the exposed oxide film 18 and patterning is performed [FIG.
The oxide film 18 in the vacuum sealing hole forming portion is removed by dry etching [FIG. The sealing hole 30 communicates with the vacuum chamber 27 where the emitter 12 is located.

【0039】フォトレジスト19bを灰化して除去した
後、電子ビ−ム蒸着装置の真空蒸着チャンバ−内にセッ
トし、300℃の基板加熱で4時間、真空排気した。到
達真空度は7×10-6Paであった。その後、基板温度
200℃にし、Zr−15%Al合金をアルゴンスパッ
タ蒸着する。スパツタ条件は0.27Pa、DC3kW
である。真空封止用の溝に到達する封止孔30の底部に
Zr−15%Al合金のゲッタ膜20が堆積する〔図1
0(a)〕。このときエミッタ電極接続孔28、コレク
タ電極接続孔29および上部ゲ−ト電極接続孔の底部に
もゲッタ膜20が堆積し、またS0Iウェハ上にも堆積
する〔図8(a)〕。
After the photoresist 19b was ashed and removed, the photoresist 19b was set in a vacuum evaporation chamber of an electron beam evaporation apparatus and evacuated by heating the substrate at 300 ° C. for 4 hours. The ultimate vacuum was 7 × 10 −6 Pa. Thereafter, the substrate temperature is set to 200 ° C., and a Zr-15% Al alloy is deposited by argon sputter deposition. Spatter condition is 0.27Pa, DC3kW
It is. A Zr-15% Al alloy getter film 20 is deposited on the bottom of the sealing hole 30 reaching the vacuum sealing groove [FIG.
0 (a)]. At this time, the getter film 20 is deposited also on the bottoms of the emitter electrode connection hole 28, the collector electrode connection hole 29 and the upper gate electrode connection hole, and also on the SOI wafer [FIG. 8 (a)].

【0040】続いて、Alを5μm電子ビ−ム蒸着す
る。真空封止用の溝に到達する封止孔30が、Alで充
填されるため、真空室(即ち、エミッタ−コレクタが配
設された空間)27は真空封止される〔図10
(b)〕。同時にエミッタ電極接続孔28、コレクタ電
極接続孔29および上部ゲ−ト電極接続孔にAlが充填
される〔図8(b)〕。S0Iウェハ上のゲッタ膜20
上にもAl膜24が堆積する。
Subsequently, Al is vapor-deposited by 5 μm. Since the sealing hole 30 reaching the groove for vacuum sealing is filled with Al, the vacuum chamber (that is, the space in which the emitter-collector is provided) 27 is vacuum sealed [FIG.
(B)]. At the same time, the emitter electrode connection hole 28, the collector electrode connection hole 29, and the upper gate electrode connection hole are filled with Al (FIG. 8B). Getter film 20 on SOI wafer
An Al film 24 is also deposited on the top.

【0041】引き続きフォトレジストのパタ−ニングを
行い、Al膜24およびゲッタ膜20をエッチングする
ことにより、エミッタ電極22、コレクタ電極23、上
部ゲ−ト電極25および真空封止パッド26を形成する
〔図8(c)、図10(c)〕。最後に、裏面にTi/
Ni/Auを蒸着し、これを下部ゲ−ト電極21として
プロセスを完了する〔図8(d)、図10(d)〕。A
l蒸着時の真空度は4×10-4Paであったため真空室
27の真空度は当初それと同程度と推定されるが、冷却
およびゲッタ膜20によるゲッタリングにより真空度は
向上し、しかも長期間保たれる。
Subsequently, by patterning a photoresist and etching the Al film 24 and the getter film 20, an emitter electrode 22, a collector electrode 23, an upper gate electrode 25, and a vacuum sealing pad 26 are formed [FIG. 8 (c) and 10 (c)]. Finally, add Ti /
Ni / Au is deposited and used as the lower gate electrode 21 to complete the process [FIGS. 8 (d) and 10 (d)]. A
Since the degree of vacuum at the time of vapor deposition was 4 × 10 −4 Pa, the degree of vacuum in the vacuum chamber 27 was estimated to be substantially the same as that initially, but the degree of vacuum was improved by cooling and gettering by the getter film 20, and the long The period is kept.

【0042】図11は図3(d)のエミッタ−コレクタ
部を形成したベース部35のSOIウェハに、図5
(d)のキャップ部36のSOIウェハを溝形成面で張
り合わせた様子の透視平面図で、図中の実線はベース部
35のSOIウェハの加工パターン、点線はキャップ部
36のSOIウェハの加工パターンを示す。真空室27
内に、櫛歯状のエミッタ12とコレクタ13が見られ
る。28はエミッタ電極用接続孔、29はコレクタ電極
用接続孔である。真空室27の横方のキャップ部36の
溝上に真空封止孔30が見られる。
FIG. 11 shows the SOI wafer of the base portion 35 having the emitter-collector portion of FIG.
(D) is a perspective plan view of a state where the SOI wafer of the cap portion 36 is bonded to the groove forming surface, and a solid line in the drawing is a processing pattern of the SOI wafer of the base portion 35, and a dotted line is a processing pattern of the SOI wafer of the cap portion 36. Is shown. Vacuum chamber 27
Inside, a comb-shaped emitter 12 and collector 13 can be seen. 28 is a connection hole for an emitter electrode, and 29 is a connection hole for a collector electrode. The vacuum sealing hole 30 can be seen on the groove of the cap portion 36 beside the vacuum chamber 27.

【0043】図1のセンサチップを用いた圧力測定の様
子を図14(a)に示す。チップを通気孔をもった容器
40にいれ、エミッタ電極22、コレクタ電極23、下
部ゲート電極21および上部ゲート電極25をそれぞれ
E、C、G1 、G2 端子と接続する。EC間に電圧
CE、EG1 間に電圧VG1、EG2 間に電圧VG2を印加
し、それぞれの電流ICE、IG1、IG2を測定する。
FIG. 14A shows a state of pressure measurement using the sensor chip of FIG. The chip is placed in a container 40 having a vent, and the emitter electrode 22, the collector electrode 23, the lower gate electrode 21 and the upper gate electrode 25 are connected to the E, C, G 1 and G 2 terminals, respectively. A voltage V CE is applied between EC, a voltage V G1 is applied between EG 1 , and a voltage V G2 is applied between EG 2 , and respective currents ICE , IG 1 and IG 2 are measured.

【0044】ICEの実測結果を図14(b)に示す。図
中の横軸はエミッタ−コレクタ間電圧(VCE)、縦軸は
エミッタ−コレクタ間を流れる電流(ICE)である。V
CEの増大とともにICEも増大している。また、1×10
5Pa (大気圧)から1Paまで外部圧力を減じてゆくに従
って、ICEがある一定の割合で増加してゆくのが観測さ
れた。
[0044] shows the measured results of the I CE in FIG 14 (b). The horizontal axis in the figure is the voltage between the emitter and the collector (V CE ), and the vertical axis is the current (I CE ) flowing between the emitter and the collector. V
ICE is increasing with CE . Also, 1 × 10
According Yuku by subtracting the external pressure from 5 Pa (atmospheric pressure) to 1 Pa, that slide into increased at a constant rate which is I CE was observed.

【0045】下部ゲ−ト電極及び上部ゲ−ト電極にそれ
ぞれ20Vの電圧を印加し、それぞれのゲ−ト電極に流
れる電流をIG1,IG2として計測する。このセンサ全体
を流れる電流をIとすると、
The lower gate - gate electrode and the upper gate - each gate electrode by applying a voltage of 20V, the respective gate - measuring the current flowing through the gate electrode as I G1, I G2. Assuming that the current flowing through the entire sensor is I,

【0046】[0046]

【数1】I[VCE=70V, P=P(X)] = ICE[VCE=70V, P=P
(X)] + IG1[VCE=70V, P=P(X)]+ IG2[VCE=70V, P=P
(X)] ここで、第一のゲート電極に流れ込む電流 IG1は圧力変
化を受けないため、
[Equation 1] I [V CE = 70V, P = P (X)] = I CE [V CE = 70V, P = P
(X)] + I G1 [V CE = 70V, P = P (X)] + I G2 [V CE = 70V, P = P
(X)] Here, since the current I G1 flowing into the first gate electrode is not subject to pressure changes,

【0047】[0047]

【数2】IG1[VCE=70V, P=P(X)] = IG1[VCE=70V, P=P0]
= IG1[VCE=70V] 評価関数としてICEの変化分、ΔICE/Iをとれば
## EQU2 ## I G1 [V CE = 70 V, P = P (X)] = I G1 [V CE = 70 V, P = P 0 ]
= I G1 [V CE = 70V] If the change in I CE , ΔI CE / I, is taken as the evaluation function

【0048】[0048]

【数3】 となり、圧力とICEの変化を規格化できてセンサの個体
差をキャンセルできる。表1に、上記演算回路を組み込
み評価した結果を示す。
(Equation 3) Thus, changes in pressure and ICE can be normalized, and individual differences between sensors can be canceled. Table 1 shows the results of the evaluation in which the above-described arithmetic circuit was incorporated.

【0049】[0049]

【表1】 ここで、 VCE=70V、 VG1= VG2=20V 、 P0= 1×10-3
Pa である。すなわち、全電流または第一ゲート電極の
電流をリファレンスとすることによって、素子ばらつき
のない圧力センサが得られる。しかもこの圧力センサ
は、半導体特性を使用していないので、温度補償の必要
がなく、150℃以上の高温環境でも使用できる。
[Table 1] Here, V CE = 70 V, V G1 = V G2 = 20 V, P 0 = 1 × 10 -3
Pa. That is, a pressure sensor having no element variation can be obtained by using the entire current or the current of the first gate electrode as a reference. In addition, since this pressure sensor does not use semiconductor characteristics, it does not require temperature compensation and can be used in a high temperature environment of 150 ° C. or higher.

【0050】また、製造方法として、上記のように二枚
のSOIウェハを使用する方法を取れば、製造が容易で
ある。そして、小さな直径の封止孔を蒸着金属で埋める
真空封止方法を取れば、真空プロセス中にできるので、
特別な真空封止プロセスが不要である。特に封止金属と
して、ゲッタ作用のある金属膜を用いることにより、高
真空度の実現、維持が容易になり信頼性が向上した。
If the method using two SOI wafers as described above is adopted as the manufacturing method, the manufacturing is easy. And if you take a vacuum sealing method that fills the small diameter sealing hole with deposited metal, it can be done during the vacuum process,
No special vacuum sealing process is required. In particular, by using a metal film having a getter function as the sealing metal, realization and maintenance of a high degree of vacuum were facilitated and reliability was improved.

【0051】[実施例2]加速度センサとして用いる場
合には図8(c)の工程後 フォトレジストパタ−ニン
グを行い、Pdなどの金属を蒸着した後リフトオフによ
り第二ゲート上に重りとなるべき金属を選択的に形成す
ることで容易に実現できることは自明である。
[Embodiment 2] When used as an acceleration sensor, after the step of FIG. 8 (c), a photoresist pattern is formed, a metal such as Pd is deposited, and then the second gate should be weighted by lift-off. It is obvious that this can be easily realized by selectively forming a metal.

【0052】[0052]

【発明の効果】以上説明したように本発明によれば、ゲ
−トを二つ設け、その二つのゲ−ト間の真空領域をエミ
ッタから放出された電子電流が、第二のゲ−トに加わる
外力の変化に応じて変化する真空管、外力が圧力である
圧力センサ、または第二のゲ−トに加わる力である加速
度センサとすることによって、下記する効果を奏する。
As described above, according to the present invention, two gates are provided, and the electron current emitted from the emitter through the vacuum region between the two gates is changed to the second gate. The following effects can be obtained by using a vacuum tube that changes in response to a change in external force applied to the second gate, a pressure sensor in which the external force is pressure, or an acceleration sensor that is a force applied to the second gate.

【0053】基本的には真空管構造のため固体中を流れ
るキャリアのように周囲温度の影響を受けにくいなど、
耐環境に優れたセンサを具現化できるという効果があ
る。また、高感度のセンサが得られるとともに、規格化
した方法でセンシングするため、従来のセンサでは問題
となっていた個体差の問題を回避できる。更に、その製
造方法において、SOI構造のウェハを用いて製造する
ため、工程の大幅な簡略化が図れ、インプロセスでの真
空封止を実現したため、パッケ−ジング工程の簡素化な
ど量産的に優れるなどの効果がある。
Basically, it is hardly affected by the ambient temperature like a carrier flowing in a solid because of the vacuum tube structure.
There is an effect that a sensor excellent in environment resistance can be realized. In addition, a sensor with high sensitivity can be obtained, and sensing is performed by a standardized method. Therefore, the problem of individual difference, which has been a problem in the conventional sensor, can be avoided. Furthermore, in the manufacturing method, since the manufacturing is performed using a wafer having an SOI structure, the process can be greatly simplified, and the vacuum sealing in the in-process is realized, so that it is excellent in mass production such as a simplified packaging process. And so on.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明第一の実施例の圧力センサの斜視断面図FIG. 1 is a perspective sectional view of a pressure sensor according to a first embodiment of the present invention.

【図2】(a)ないし(d)は図1の圧力センサの主な
製造工程ごとの断面図、(e)はその斜視断面図
2 (a) to 2 (d) are cross-sectional views of respective main manufacturing steps of the pressure sensor of FIG. 1, and FIG. 2 (e) is a perspective cross-sectional view thereof.

【図3】(a)ないし(e)は図2(d)に続く図1の
圧力センサの電子放出部の主な製造工程ごとの断面図
3 (a) to 3 (e) are cross-sectional views showing main steps of an electron-emitting portion of the pressure sensor of FIG. 1 following FIG. 2 (d).

【図4】(a)ないし(c)は図2、図3の製造工程で
使用するフォトマスクの図
FIGS. 4A to 4C are views of a photomask used in the manufacturing steps of FIGS. 2 and 3;

【図5】(a)ないし(d)は図1の圧力センサのキャ
ップ部の主な製造工程ごとの断面図、(e)はその斜視
断面図
5 (a) to 5 (d) are cross-sectional views of respective main manufacturing steps of a cap portion of the pressure sensor of FIG. 1, and FIG. 5 (e) is a perspective cross-sectional view thereof.

【図6】図1の圧力センサの貼り合わせ工程の状況を示
す図
FIG. 6 is a view showing a state of a bonding step of the pressure sensor of FIG. 1;

【図7】(a)ないし(d)は図1の圧力センサの貼り
合わせ工程の主な製造工程ごとの断面図
7 (a) to 7 (d) are cross-sectional views of main steps of a bonding process of the pressure sensor of FIG.

【図8】(a)ないし(d)は図7(d)に続く図1の
圧力センサの貼り合わせ工程の主な製造工程ごとの断面
8 (a) to 8 (d) are cross-sectional views for respective main manufacturing steps in the pressure sensor bonding step of FIG. 1 subsequent to FIG. 7 (d).

【図9】(a)ないし(d)は図1の圧力センサの貼り
合わせ工程の主な製造工程ごとの別の断面における断面
9 (a) to 9 (d) are cross-sectional views in different cross sections for respective main manufacturing steps of a bonding step of the pressure sensor of FIG.

【図10】(a)ないし(d)は図9(d)に続く図1
の圧力センサの貼り合わせ工程の主な製造工程ごとの断
面図
10 (a) to 10 (d) are diagrams of FIG. 1 subsequent to FIG. 9 (d).
Sectional view of each main manufacturing process of the pressure sensor bonding process

【図11】図1の圧力センサの貼り合わせ状況を示す透
視図
FIG. 11 is a perspective view showing a state of bonding the pressure sensor of FIG. 1;

【図12】(a)は図1の圧力センサの動作原理の説明
図、(b)は加速度センサの動作原理の説明図
12A is an explanatory diagram of the operation principle of the pressure sensor of FIG. 1, and FIG. 12B is an explanatory diagram of the operation principle of the acceleration sensor.

【図13】(a)は図1の圧力センサの真空封止前の斜
視図、(b)はそのA−A’線における断面図、(c)
は真空封止後の断面図、(d)は別の真空封止方法後の
断面図
13A is a perspective view of the pressure sensor of FIG. 1 before vacuum sealing, FIG. 13B is a cross-sectional view taken along line AA ′, and FIG.
Is a sectional view after vacuum sealing, and (d) is a sectional view after another vacuum sealing method.

【図14】(a)は図1の圧力センサの動作原理の説明
図、(b)は圧力センサの特性図
14A is an explanatory diagram of the operation principle of the pressure sensor of FIG. 1, and FIG. 14B is a characteristic diagram of the pressure sensor.

【図15】(a)は従来の圧力センサの断面図、(b)
は従来の加速度センサの断面図
FIG. 15A is a cross-sectional view of a conventional pressure sensor, and FIG.
Is a cross-sectional view of a conventional acceleration sensor

【符号の説明】[Explanation of symbols]

1 第一ゲート 2 エミッタ 3 コレクタ 4a、4b 絶縁膜 5 第二ゲート 6 おもり 7 封止金属 7a ゲッタ金属 8 ベース部 9 キャップ部 10 真空領域 11 シリコン基板 12 エミッタ 13 コレクタ 14 酸化膜 15 第一ゲート 16、16’ 酸化膜 17 シリコン薄膜 18 酸化膜 19a、19bフォトレジスト 20 ゲッタ金属 21 下部ゲート電極 22 エミッタ電極 23 コレクタ電極 24 Al膜 25 上部ゲート電極 26 真空封止パッド 27 真空室 28、28’ エミッタ電極接続孔 29、29’ コレクタ電極接続孔 30 真空封止孔 31 シリコン基板 32 シリコン薄膜 34、34’ 酸化膜 35 ベース部 36 キャップ部 37 ベース部溝 38 キャップ部溝 39 スクライブライン 40 容器 51、61 センサチップ 52 凹み 53 台 54 センサ部 55、65 電極 56、66 リード 57、67 ボンディングワイヤ 58 キャップ 60 ストッパ 63 セラミックケース 69 おもり DESCRIPTION OF SYMBOLS 1 First gate 2 Emitter 3 Collector 4a, 4b Insulating film 5 Second gate 6 Weight 7 Sealing metal 7a Getter metal 8 Base part 9 Cap part 10 Vacuum region 11 Silicon substrate 12 Emitter 13 Collector 14 Oxide film 15 First gate 16 , 16 ′ oxide film 17 silicon thin film 18 oxide film 19a, 19b photoresist 20 getter metal 21 lower gate electrode 22 emitter electrode 23 collector electrode 24 Al film 25 upper gate electrode 26 vacuum sealing pad 27 vacuum chamber 28, 28 ′ emitter electrode Connection hole 29, 29 'Collector electrode connection hole 30 Vacuum sealing hole 31 Silicon substrate 32 Silicon thin film 34, 34' Oxide film 35 Base portion 36 Cap portion 37 Base portion groove 38 Cap portion groove 39 Scribe line 40 Container 51, 61 Sensor Chips 2 indentation 53 units 54 sensor unit 55, 65 electrode 56, 66 lead 57 and 67 bonding wire 58 cap 60 stopper 63 ceramic case 69 weight

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01J 1/30 G01P 15/08 19/70 H01J 1/30 Z (72)発明者 了戒 洋一 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内 (72)発明者 西澤 正人 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内 (72)発明者 天野 彰 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内 (56)参考文献 特開 平6−288843(JP,A) 特開 平6−235733(JP,A) 特開 平6−66663(JP,A) 特開 平4−2937(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01J 21/10 G01L 9/00 G01P 15/08 H01J 1/30 - 1/304 H01J 19/70 H01J 9/02 ────────────────────────────────────────────────── ─── Continued on the front page (51) Int.Cl. 7 Identification symbol FI H01J 1/30 G01P 15/08 19/70 H01J 1/30 Z (72) Inventor Yoichi Ryokai Arata Tanabe, Kawasaki-ku, Kawasaki-shi, Kanagawa Prefecture Fuji Electric Co., Ltd. (72) Inventor Masato Nishizawa 1-1, Tanabe Nitta, Kawasaki-ku, Kawasaki, Kanagawa Prefecture Fuji Electric Co., Ltd. (72) Akira Amano Akira Tanabe, Kawasaki-ku, Kawasaki, Kanagawa No. 1-1 Fuji Electric Co., Ltd. (56) References JP-A-6-288843 (JP, A) JP-A-6-235733 (JP, A) JP-A-6-66663 (JP, A) JP 4-2937 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01J 21/10 G01L 9/00 G01P 15/08 H01J 1/30-1/304 H01J 19/70 H01J 9/02

Claims (14)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】エミッタ、コレクタおよび第一、第二のゲ
−トを備え、エミッタ、第一ゲート間に印加した電圧に
よりエミッタから電子を放出する電界型真空管におい
て、外力が第二ゲ−トに加わることによって、第二ゲー
トが変形し、エミッタ、第二ゲ−ト、コレクタが作る電
位分布が変化して、コレクタ電流の変化を引き起こすこ
とを特徴とする電界型真空管。
1. An electric field type vacuum tube comprising an emitter, a collector, and first and second gates and emitting electrons from the emitter by a voltage applied between the emitter and the first gate, wherein an external force is applied to the second gate. The electric field type vacuum tube is characterized in that the second gate is deformed by the addition of the electric current to change the potential distribution formed by the emitter, the second gate and the collector, thereby causing a change in the collector current.
【請求項2】シリコンおよびシリコン酸化膜を微細加工
して微小に形成されてなることを特徴とする請求項1に
記載の電界型真空管。
2. The electric field type vacuum tube according to claim 1, wherein said electric field type vacuum tube is formed by finely processing silicon and a silicon oxide film.
【請求項3】エミッタおよびコレクタが基板上の絶縁膜
上に一定の間隔をおいて平行に向かいあうように載置さ
れ、エミッタ、コレクタ間の空間の上下に2つのゲ−ト
を備えたことを特徴とする請求項1または2に記載の電
界型真空管。
3. The method according to claim 1, wherein the emitter and the collector are mounted on the insulating film on the substrate so as to face each other in parallel at a predetermined interval, and two gates are provided above and below a space between the emitter and the collector. The electric-field-type vacuum tube according to claim 1 or 2, wherein:
【請求項4】第一ゲートがシリコン基板であり、第二ゲ
ートがエミッタ、コレクタ間の空間を真空に封止するた
めのキャップ部を兼ねていることを特徴とする請求項3
に記載の電界型真空管。
4. The semiconductor device according to claim 3, wherein the first gate is a silicon substrate, and the second gate also functions as a cap for sealing a space between the emitter and the collector to a vacuum.
4. The electric-field-type vacuum tube according to 1.
【請求項5】第一ゲートに流れる電流を基準として第二
ゲートに流れる電流を評価することを特徴とする請求項
4に記載の電界型真空管。
5. The electric field type vacuum tube according to claim 4, wherein the current flowing through the second gate is evaluated based on the current flowing through the first gate.
【請求項6】エミッタ、コレクタ間の空間を覆うキャッ
プ部に、予めその空間と繋がる封止孔が設けられてお
り、その封止孔に埋め込んだ金属でエミッタ・コレクタ
間の空間を真空に保持することを特徴とする請求項5に
記載の電界型真空管。
6. A cap portion covering the space between the emitter and the collector is provided with a sealing hole connected to the space in advance, and the space between the emitter and the collector is held in a vacuum by a metal embedded in the sealing hole. The electric field type vacuum tube according to claim 5, wherein
【請求項7】キャップ部に封止孔とつながる溝が設けら
れていることを特徴とする請求項6に記載の電界型真空
管。
7. The electric field type vacuum tube according to claim 6, wherein a groove connected to the sealing hole is provided in the cap portion.
【請求項8】エミッタ・コレクタ間の空間を真空に保持
するために封止孔に埋めこむ金属の少なくとも一部が残
留ガスをゲッタするものであることを特徴とする請求項
7に記載の電界型真空管。
8. The electric field according to claim 7, wherein at least a part of the metal buried in the sealing hole for keeping a space between the emitter and the collector at a vacuum is to getter residual gas. Type vacuum tube.
【請求項9】残留ガスをゲッタする金属が7〜30重量
%のアルミニウムを含むアルミニウム・ジルコニウム合
金であることを特徴とする請求項8に記載の電界型真空
管。
9. The electric field type vacuum tube according to claim 8, wherein the metal for obtaining the residual gas is an aluminum-zirconium alloy containing 7 to 30% by weight of aluminum.
【請求項10】前記キャップ部に圧力が加わることによ
って、上下2つのゲ−ト電極間距離が変動する構造とな
っていることを特徴とする請求項5ないし9のいずれか
に記載の電界型真空管を用いた圧力センサ。
10. The electric field type device according to claim 5, wherein a distance between the upper and lower gate electrodes is changed by applying pressure to the cap portion. Pressure sensor using a vacuum tube.
【請求項11】前記キャップ部の上には重りが形成され
ており、その重りに加速度が加わることによって、キャ
ップ部に力が加わり、上下2つのゲ−ト電極間距離が変
動する構造となっていることを特徴とする請求項5ない
し9のいずれかに記載の電界型真空管を用いた加速度セ
ンサ。
11. A structure in which a weight is formed on the cap, and when acceleration is applied to the weight, a force is applied to the cap and the distance between the upper and lower gate electrodes fluctuates. An acceleration sensor using the electric-field-type vacuum tube according to any one of claims 5 to 9.
【請求項12】2枚のSOI(シリコンオンインシュレ
ータ)ウェハを加工し、貼り合わせることを特徴とする
請求項1ないし11のいずれかに記載の電界型真空管、
圧力センサまたは加速度センサの製造方法。
12. The electric field type vacuum tube according to claim 1, wherein two SOI (silicon on insulator) wafers are processed and bonded.
Manufacturing method of pressure sensor or acceleration sensor.
【請求項13】エミッタ、コレクタ間の空間を覆うキャ
ップに、予めその空間と繋がる封止孔が設けられてお
り、エミッタおよびコレクタ上に該キャップを接合した
後、前記封止孔を真空中で蒸着した金属で埋め込むこと
によってその空間を真空に保持することを特徴とする請
求項12に記載の電界型真空管、圧力センサまたは加速
度センサの製造方法。
13. A cap that covers a space between the emitter and the collector is provided with a sealing hole that is connected to the space in advance. After the cap is joined on the emitter and the collector, the sealing hole is closed in a vacuum. 13. The method for manufacturing an electric field type vacuum tube, a pressure sensor or an acceleration sensor according to claim 12, wherein the space is maintained in a vacuum by embedding with a vapor-deposited metal.
【請求項14】ゲッタ作用のある金属を蒸着後、アルミ
ニウム合金を蒸着して封止孔を埋め込むことを特徴とす
る請求項13に記載の電界型真空管、圧力センサまたは
加速度センサの製造方法。
14. The method for manufacturing an electric field type vacuum tube, pressure sensor or acceleration sensor according to claim 13, wherein a metal having a getter function is deposited, and then an aluminum alloy is deposited to fill the sealing hole.
JP11403496A 1995-10-31 1996-05-09 Electric field type vacuum tube, pressure sensor and acceleration sensor using the same, and methods of manufacturing the same Expired - Fee Related JP3324395B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11403496A JP3324395B2 (en) 1995-10-31 1996-05-09 Electric field type vacuum tube, pressure sensor and acceleration sensor using the same, and methods of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-282802 1995-10-31
JP28280295 1995-10-31
JP11403496A JP3324395B2 (en) 1995-10-31 1996-05-09 Electric field type vacuum tube, pressure sensor and acceleration sensor using the same, and methods of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH09185947A JPH09185947A (en) 1997-07-15
JP3324395B2 true JP3324395B2 (en) 2002-09-17

Family

ID=26452899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11403496A Expired - Fee Related JP3324395B2 (en) 1995-10-31 1996-05-09 Electric field type vacuum tube, pressure sensor and acceleration sensor using the same, and methods of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3324395B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100749460B1 (en) * 2001-04-25 2007-08-14 삼성에스디아이 주식회사 Field emission display device and manufacturing method of the device
TW583049B (en) * 2001-07-20 2004-04-11 Getters Spa Support with integrated deposit of gas absorbing material for manufacturing microelectronic, microoptoelectronic or micromechanical devices
US6828171B2 (en) * 2002-01-16 2004-12-07 Xerox Corporation Systems and methods for thermal isolation of a silicon structure
JP5095930B2 (en) * 2005-08-12 2012-12-12 パナソニック株式会社 MEMS device and manufacturing method thereof
FR2903678B1 (en) * 2006-07-13 2008-10-24 Commissariat Energie Atomique ENCAPSULATED MICROCOMPONENT EQUIPPED WITH AT LEAST ONE GETTER
KR100852764B1 (en) * 2006-11-24 2008-08-18 삼성전기주식회사 Manufacturing method of a semiconductor vacuum tube
JP5252739B2 (en) * 2006-12-06 2013-07-31 インフィコン ゲゼルシャフト ミット ベシュレンクテル ハフツング Vacuum pressure measuring device

Also Published As

Publication number Publication date
JPH09185947A (en) 1997-07-15

Similar Documents

Publication Publication Date Title
JP3542614B2 (en) Temperature sensor and method for manufacturing the temperature sensor
US7963147B2 (en) Micro gas sensor and method for manufacturing the same
JP2639308B2 (en) Force sensor, temperature sensor and temperature / force sensor device
US4295115A (en) Semiconductor absolute pressure transducer assembly and method
JP2015515609A (en) Catheter die and manufacturing method thereof
US20110221455A1 (en) Micromechanical component and method for its production
JP2004532742A (en) Micro structural element
US5431051A (en) Tunnel effect acceleration sensor
US4287772A (en) Strain gage transducer and process for fabricating same
JP3324395B2 (en) Electric field type vacuum tube, pressure sensor and acceleration sensor using the same, and methods of manufacturing the same
JP2012210702A (en) Mems sensing device and method for making same
US6579740B2 (en) Method of making a thin film sensor
US10336608B2 (en) Methods for fabricating electronic devices including substantially hermetically sealed cavities and getter films
JP4168497B2 (en) Manufacturing method of semiconductor dynamic quantity sensor
JP3079993B2 (en) Vacuum micro device and manufacturing method thereof
US5834790A (en) Vacuum microdevice
US20090145227A1 (en) Pendulous accelerometer and method for the manufacture thereof
JP3328194B2 (en) Hermetic sealing structure and manufacturing method thereof
JP3915586B2 (en) Method for manufacturing mechanical quantity detection device
EP2597433A1 (en) Thermal type air flow amount sensor
JP2005197151A5 (en)
JPS63175482A (en) Pressure sensor
JP3401992B2 (en) Semiconductor strain sensor
JP6716932B2 (en) SOI substrate, SOI substrate processing method, diaphragm device, and manufacturing method thereof
JP2021523837A (en) Manufacturing methods for at least one membrane construct, membrane constructs for micromechanical sensors, and components.

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees