JP3300112B2 - Semiconductor device manufacturing method and semiconductor device manufacturing apparatus - Google Patents

Semiconductor device manufacturing method and semiconductor device manufacturing apparatus

Info

Publication number
JP3300112B2
JP3300112B2 JP17943293A JP17943293A JP3300112B2 JP 3300112 B2 JP3300112 B2 JP 3300112B2 JP 17943293 A JP17943293 A JP 17943293A JP 17943293 A JP17943293 A JP 17943293A JP 3300112 B2 JP3300112 B2 JP 3300112B2
Authority
JP
Japan
Prior art keywords
gas
semiconductor device
manufacturing
semiconductor substrate
reactive gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17943293A
Other languages
Japanese (ja)
Other versions
JPH0737904A (en
Inventor
晶子 小平
卓也 大泉
正明 久野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP17943293A priority Critical patent/JP3300112B2/en
Priority to FR9403799A priority patent/FR2709377A1/en
Publication of JPH0737904A publication Critical patent/JPH0737904A/en
Application granted granted Critical
Publication of JP3300112B2 publication Critical patent/JP3300112B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • H01L29/475Schottky barrier electrodes on AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体装置、その製造方
法及びその製造装置に関する。近年、半導体装置はその
微細化、大規模集積化に伴い、ウェーハ表面のコンタミ
ネーションによる素子特性の不良の発生や、その表面状
態による素子特性の面内均一性の劣化が問題となってい
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, a method for manufacturing the same, and an apparatus for manufacturing the same. 2. Description of the Related Art In recent years, with the miniaturization and large-scale integration of semiconductor devices, there has been a problem of occurrence of defective device characteristics due to contamination on the wafer surface and deterioration of in-plane uniformity of device characteristics due to the surface state.

【0002】特にウェーハの表面状態は、その処理状態
によってウェーハ表面での原子の結合状態や原子レベル
での凹凸等による微細な粗さが大きく変動することが、
最近の測定装置の進歩によって明らかになり、更に、こ
うしたウェーハの表面状態の変動が素子特性に大きく影
響することが報告されている。
In particular, the surface condition of a wafer is such that the state of bonding of atoms on the surface of the wafer and the fine roughness due to irregularities at the atomic level greatly vary depending on the processing state.
It has become clear from recent advances in measuring equipment, and it has been reported that such fluctuations in the surface state of the wafer greatly affect device characteristics.

【0003】[0003]

【従来の技術】半導体装置の製造プロセスにおいては、
種々の工程の前段で、ウェーハの半導体層表面を露出さ
せる薬品処理、例えばHF処理等がなされ、このHF処
理の後に、純水による半導体層表面からのHF等の除去
と洗浄が行われ、更に水洗乾燥装置を用いた水洗乾燥処
理がなされている。
2. Description of the Related Art In a semiconductor device manufacturing process,
Prior to the various steps, chemical treatment for exposing the semiconductor layer surface of the wafer, for example, HF treatment or the like is performed. After this HF treatment, removal and cleaning of HF or the like from the semiconductor layer surface with pure water are performed. A rinsing and drying process using a rinsing and drying device is performed.

【0004】こうした従来の水洗乾燥処理は、通常、次
のように行われる。即ち、チェンバ内に架設された回転
可能なウェーハホルダに複数のウェーハを装填し、チェ
ンバ内に設置されたノズルから純水をウェーハ表面に向
けて噴射して水洗し、更にその後、同じくチェンバ内に
設置されたノズルから乾燥ガスをウェーハ表面に向けて
噴射して乾燥する。
[0004] Such a conventional washing and drying process is usually performed as follows. That is, a plurality of wafers are loaded into a rotatable wafer holder erected in a chamber, pure water is sprayed from a nozzle installed in the chamber toward the wafer surface, and the wafer is washed with water. Drying gas is sprayed from the installed nozzle toward the wafer surface to dry.

【0005】そしてこの水洗時のチェンバ内の雰囲気ガ
ス及び乾燥時の乾燥ガスとしては、低反応性で、比較的
純度も高く、しかも安価な乾燥N2 (窒素)ガスを使用
し、ウェーハ表面での反応を抑制している。
As an atmosphere gas in the chamber at the time of washing with water and a drying gas at the time of drying, dry N 2 (nitrogen) gas having low reactivity, relatively high purity, and low cost is used. The reaction is suppressed.

【0006】[0006]

【発明が解決しようとする課題】しかし、上記従来の水
洗乾燥処理においては、水洗時の雰囲気ガス及び乾燥時
の乾燥ガスとしてN2 ガスを使用していることにより、
ウェーハ表面に自然酸化膜が形成されないため、水洗乾
燥処理以降の処理状態でウェーハ表面状態が変化し、素
子特性の劣化、変動を招くという問題がある。
However, in the above-mentioned conventional washing and drying treatment, N 2 gas is used as an atmosphere gas at the time of washing and a drying gas at the time of drying.
Since a natural oxide film is not formed on the surface of the wafer, the state of the surface of the wafer changes in the processing state after the rinsing and drying processing, causing a problem that the element characteristics are deteriorated and fluctuated.

【0007】特に、化合物半導体基板上にスパッタ法を
用いて金属電極を形成し、ショットキー接合を形成しよ
うとする場合、化合物半導体基板表面に自然酸化膜が形
成されずに露出した状態であると、スパッタの際の雰囲
気によってその表面状態が左右されてしまい、ショット
キー特性が変動する要因となる。他方、水洗乾燥処理
後、ウェーハ表面を大気中に晒して自然酸化膜が形成さ
れるようにすると、ウェーハ表面のコンタミネーション
の問題を別にしても、自然酸化膜自体が不均一であるた
め、やはりショットキー特性の劣化及びバラツキが生ず
るという問題は解決しない。
In particular, when a metal electrode is formed on a compound semiconductor substrate by a sputtering method to form a Schottky junction, a natural oxide film is exposed on the surface of the compound semiconductor substrate without being formed. In addition, the surface state is affected by the atmosphere at the time of sputtering, which causes a variation in Schottky characteristics. On the other hand, after the rinsing and drying treatment, if the natural oxide film is formed by exposing the wafer surface to the atmosphere, the natural oxide film itself is non-uniform, apart from the problem of wafer surface contamination. Again, the problem that the Schottky characteristics are deteriorated and varied cannot be solved.

【0008】そこで本発明は、半導体基板、特に化合物
半導体基板の表面状態を安定化させ、素子特性及びその
面内均一性の向上と安定化を実現することができる半導
体装置、その製造方法、及びその製造装置を提供するこ
とを目的とする。
Accordingly, the present invention provides a semiconductor device capable of stabilizing the surface state of a semiconductor substrate, particularly a compound semiconductor substrate, and realizing improvement and stabilization of element characteristics and in-plane uniformity thereof, a method of manufacturing the same, and It is an object to provide the manufacturing apparatus.

【0009】[0009]

【課題を解決するための手段】本発明者らは、半導体基
板、特に化合物半導体基板の表面状態の変化が、水洗乾
燥処理時において基板表面に自然酸化膜が形成されない
ことに起因すること、また自然酸化膜が形成されても自
然酸化膜自体が不均一であるため本質的な表面状態の安
定化は実現しないことに鑑み、水洗乾燥処理の際に、基
板表面に自然酸化膜に近い薄膜を積極的に形成し、その
薄膜の膜厚等を制御することにより、表面状態を安定化
させることが可能であることに想到し、実験により確認
した。
Means for Solving the Problems The present inventors have found that the change in the surface state of a semiconductor substrate, particularly a compound semiconductor substrate, is caused by the fact that a natural oxide film is not formed on the substrate surface during a washing and drying process. In view of the fact that even if a natural oxide film is formed, the natural oxide film itself is not uniform, and the intrinsic surface state cannot be stabilized, a thin film close to the natural oxide film is formed on the substrate surface during washing and drying. It was conceived through experiments that the surface state could be stabilized by positively forming and controlling the film thickness of the thin film and the like, and by experiments.

【0010】[0010]

【0011】[0011]

【0012】[0012]

【0013】従って、上記課題は、化合物半導体基板表
面を純水によって洗浄した後に、乾燥ガスによって乾燥
する半導体装置の製造方法において、前記化合物半導体
基板表面の水洗時における雰囲気ガスとして、又は前記
化合物半導体基板表面の乾燥時における前記乾燥ガスと
して、反応性ガスと低反応性ガス若しくは非反応性ガス
との混合ガスを用い、前記化合物半導体基板表面に、前
化合物半導体基板と前記混合ガス中の前記反応性ガス
との反応によって薄膜を形成することを特徴とする半導
体装置の製造方法によって達成される。
[0013] Thus, the problem is, the compound semiconductor substrate surface washed by pure water, in the manufacturing method of a semiconductor device for drying by the drying gas, as an atmospheric gas during washing of said compound semiconductor substrate surface, or the
As the drying gas during drying of the compound semiconductor substrate surface, using a reactive gas and low reactive gas or mixed gas of a non-reactive gas, into the compound semiconductor substrate surface, and the compound semiconductor substrate of the mixed gas This is achieved by a method for manufacturing a semiconductor device, wherein a thin film is formed by a reaction with the reactive gas.

【0014】また、上記の半導体装置の製造方法におい
て、前記反応性ガスの流量及び混合比を制御することが
望ましい。また、上記の半導体装置の製造方法におい
て、前記反応性ガスが、酸素ガスであり、前記低反応性
ガスが、窒素ガスであり、前記非反応性ガスが、アルゴ
ンガス、ネオンガス、ヘリウムガス、又はキセノンガス
であることを特徴とする半導体装置の製造方法によって
達成される。
In the above method for manufacturing a semiconductor device, it is desirable to control a flow rate and a mixing ratio of the reactive gas. In the method for manufacturing a semiconductor device, the reactive gas is oxygen gas, the low-reactive gas is nitrogen gas, and the non-reactive gas is argon gas, neon gas, helium gas, or This is achieved by a method for manufacturing a semiconductor device, which is characterized by xenon gas.

【0015】また、上記の半導体装置の製造方法におい
て、前記酸素ガスの混合比が、5%乃至80%であるこ
とが望ましい。また、上記の半導体装置の製造方法にお
いて、前記化合物半導体基板、前記純水、又は前記混合
ガスの温度を制御することが望ましい。また、上記課題
は、化合物半導体基板表面を露出する工程と、上記の半
導体装置の製造方法を用いて、露出した前記化合物半導
体基板表面を水洗乾燥処理し、前記化合物半導体基板表
面に、前記化合物半導体基板と前記混合ガス中の前記反
応性ガスとの反応によって薄膜を形成する工程と、前記
薄膜上に前記金属ゲートを形成する工程とを有し、前記
化合物半導体基板と前記金属ゲートとの間に前記薄膜を
介在させてショットキー接触を形成することを特徴とす
る半導体装置の製造方法によって達成される。
In the above-described method for manufacturing a semiconductor device, it is preferable that the mixing ratio of the oxygen gas is 5% to 80%. In the method for manufacturing a semiconductor device, it is preferable that the temperature of the compound semiconductor substrate, the pure water, or the mixed gas is controlled. Further, the object is to expose the surface of the compound semiconductor substrate, and to wash and dry the exposed surface of the compound semiconductor substrate using the method for manufacturing a semiconductor device described above, so that the compound semiconductor substrate is exposed to the compound semiconductor. A step of forming a thin film by reacting the substrate and the reactive gas in the mixed gas, and a step of forming the metal gate on the thin film, between the compound semiconductor substrate and the metal gate This is achieved by a method of manufacturing a semiconductor device, wherein a Schottky contact is formed with the thin film interposed.

【0016】更に、上記課題は、化合物半導体基板の表
面に、前記化合物半導体の酸化膜を形成するための製造
装置であって、前記化合物半導体基板を保持するウェー
ハホルダと、前記ウェーハホルダを内設するチェンバ
と、前記チェンバ内に設置され、前記化合物半導体基板
表面に純水又はガスを噴射するノズルと、前記ノズル
に、反応性ガス、反応性ガス、及び非反応性ガスをそ
れぞれ供給するガス供給源とを有することを特徴とする
半導体装置の製造装置によって達成される。
Further, the above-mentioned problem is solved by using a compound semiconductor substrate.
Manufacturing for forming an oxide film of the compound semiconductor on a surface
An apparatus, a wafer holder that holds the compound semiconductor substrate, a chamber in which the wafer holder is provided, a nozzle that is installed in the chamber, and that injects pure water or gas onto the surface of the compound semiconductor substrate, The present invention is achieved by an apparatus for manufacturing a semiconductor device, characterized by having a gas supply source for supplying a reactive gas, a low- reactive gas, and a non-reactive gas to a nozzle.

【0017】また、上記の半導体装置の製造装置におい
て、前記ガス供給源と前記ノズルとの間に設置され、前
記反応性ガス、前記低反応性ガス、及び前記非反応性ガ
スの流量を制御するガス流量制御手段を有することが望
ましい。また、上記の半導体装置の製造装置において、
前記ガス供給源と前記ノズルとの間に設置され、前記反
応性ガスと前記低反応性ガス又は前記非反応性ガスとを
混合させるガス混合手段を有することが望ましい。
In the above-described apparatus for manufacturing a semiconductor device, the apparatus is provided between the gas supply source and the nozzle, and controls the flow rates of the reactive gas, the low-reactive gas, and the non-reactive gas. It is desirable to have gas flow control means. In the above-described semiconductor device manufacturing apparatus,
It is preferable that a gas mixing unit is provided between the gas supply source and the nozzle and mixes the reactive gas with the low-reactive gas or the non-reactive gas.

【0018】また、上記の半導体装置の製造装置におい
て、前記化合物半導体基板を内包する前記チェンバ内の
雰囲気の温度、又は前記化合物半導体基板表面に噴射す
る前記純水若しくは前記混合ガスの温度を制御する温度
制御手段を有することが望ましい。また、上記の半導体
装置の製造装置において、前記化合物半導体基板を保持
する前記ウェーハホルダを前記チェンバ内で回転させる
ウェーハホルダ回転手段を有することが望ましい。
Further, in the apparatus for manufacturing a semiconductor device, controls the compound temperature of the atmosphere in said chamber for containing the semiconductor substrate, or the temperature of the pure water or the mixed gas is injected into the compound semiconductor substrate surface It is desirable to have temperature control means. In the above-described apparatus for manufacturing a semiconductor device, it is preferable that the apparatus further includes a wafer holder rotating unit that rotates the wafer holder that holds the compound semiconductor substrate in the chamber.

【0019】尚、ここで、半導体基板又は化合物半導体
基板とは、基板全体が半導体又は化合物半導体からなる
場合のみならず、例えば絶縁性基板又は半絶縁性基板上
に半導体層又は化合物半導体層が形成されている場合も
含まれる。
The term “semiconductor substrate or compound semiconductor substrate” as used herein means not only a case where the whole substrate is made of a semiconductor or a compound semiconductor but also a case where a semiconductor layer or a compound semiconductor layer is formed on an insulating substrate or a semi-insulating substrate. It is also included when it is done.

【0020】[0020]

【作用】本発明では、半導体装置の製造装置において、
半導体基板を装填する半導体基板ホルダが内設されてい
るチェンバ内に、純水又は反応性ガスを含む混合ガスを
噴射するノズルが設置されていることにより、半導体基
板表面に向けて、純水導入ノズルから純水を噴射して水
洗すると共に、この水洗時の雰囲気ガス又は水洗後の乾
燥ガスとして反応性ガスを含む混合ガスを使用すること
ができる。
According to the present invention, in a semiconductor device manufacturing apparatus,
A nozzle for injecting pure water or a mixed gas containing a reactive gas is installed in a chamber in which a semiconductor substrate holder for loading a semiconductor substrate is installed, so that pure water is introduced toward the semiconductor substrate surface. Pure water can be sprayed from the nozzle to wash, and a mixed gas containing a reactive gas can be used as an atmosphere gas during the washing or a dry gas after the washing.

【0021】従って、半導体装置の製造方法において、
上記装置を用いて半導体基板表面の水洗乾燥処理を行う
際に、水洗時の雰囲気ガス又は水洗後の乾燥ガスとして
反応性ガスを含む混合ガスを使用することにより、半導
体基板と反応性ガスとの反応によって半導体基板表面に
薄膜を形成することができる。そしてこの薄膜により、
半導体基板の表面状態を安定化させることができるた
め、この水洗乾燥処理後の製造工程を経て形成される半
導体素子の特性の安定性を向上させることができる。
Therefore, in the method of manufacturing a semiconductor device,
When performing the washing and drying treatment of the semiconductor substrate surface using the above apparatus, by using a mixed gas containing a reactive gas as an atmosphere gas at the time of washing or a dry gas after the washing, the semiconductor substrate and the reactive gas are mixed. A thin film can be formed on the surface of the semiconductor substrate by the reaction. And with this thin film,
Since the surface state of the semiconductor substrate can be stabilized, the stability of the characteristics of the semiconductor element formed through the manufacturing process after the washing and drying treatment can be improved.

【0022】こうした半導体基板表面の水洗乾燥処理を
化合物半導体装置のショットキー電極を形成する際の前
処理に適用すると、化合物半導体基板上に薄膜が形成さ
れ、この薄膜を化合物半導体基板と金属ゲートとの間に
介在させたショットキー接触が実現することにより、化
合物半導体基板の表面状態が薄膜によって安定化され、
ショットキー特性の改善と安定化を実現することができ
る。
When such a washing and drying treatment of the surface of the semiconductor substrate is applied to a pretreatment for forming a Schottky electrode of the compound semiconductor device, a thin film is formed on the compound semiconductor substrate, and the thin film is formed on the compound semiconductor substrate and the metal gate. By realizing the Schottky contact interposed between, the surface state of the compound semiconductor substrate is stabilized by the thin film,
Improvement and stabilization of Schottky characteristics can be realized.

【0023】[0023]

【実施例】以下、本発明を図示する実施例に基づいて具
体的に説明する。図1は本発明の第1の実施例による水
洗乾燥装置を示す概略断面図である。チェンバ10内
に、複数のウェーハ12を装填するウェーハホルダ14
が架設されている。そしてこのウェーハホルダ14は、
チェンバ10外に設置されたモータ16によって回転さ
れるようになっている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be specifically described below with reference to the illustrated embodiments. FIG. 1 is a schematic sectional view showing a washing and drying apparatus according to a first embodiment of the present invention. A wafer holder 14 for loading a plurality of wafers 12 into the chamber 10;
Has been erected. And this wafer holder 14
It is configured to be rotated by a motor 16 installed outside the chamber 10.

【0024】また、チェンバ10内には、ガス導入ノズ
ル18a及び純水導入ノズル18bが設置されている。
そしてガス導入ノズル18aはガス混合器20に接続さ
れ、このガス混合器20は、フィルタ22a、22b、
22c、流量計24a、24b、24c、及び流量調整
バルブ26a、26b、26cを介してそれぞれO
2(酸素)ガス供給源、N2 ガス供給源、Ar(アルゴ
ン)ガス供給源(いずれも図示せず)に接続されてい
る。また、純水導入ノズル18bは、フィルタ22d、
流量計24d、及び流量調整バルブ26dを介して、純
水供給源(図示せず)に接続されている。
In the chamber 10, a gas introduction nozzle 18a and a pure water introduction nozzle 18b are provided.
The gas introduction nozzle 18a is connected to a gas mixer 20, and the gas mixer 20 includes filters 22a, 22b,
22c, flow meters 24a, 24b, 24c, and flow control valves 26a, 26b, 26c, respectively.
2 It is connected to an (oxygen) gas supply source, a N 2 gas supply source, and an Ar (argon) gas supply source (all not shown). The pure water introduction nozzle 18b is provided with a filter 22d,
It is connected to a pure water supply source (not shown) via a flow meter 24d and a flow control valve 26d.

【0025】尚、O2 ガスは活性度の高い反応性ガスで
あり、N2 ガスは活性度の低い低反応性ガスであり、A
rガスは不活性の非反応性ガスである。また、非反応性
ガスとしてArガスの代わりに、Ne(ネオン)ガス、
He(ヘリウム)ガス、又はXe(キセノン)ガスを用
いてもよい。また、ガス導入ノズル18aとガス混合器
20との間には、混合ガスを加熱するためのガス用ヒー
タ28aが設置されている。また同様に、純水導入ノズ
ル18bとフィルタ22dとの間には、純水を加熱する
ための純水用ヒータ28bが設置されている。更に、チ
ェンバ10に隣接して、チェンバ10内の雰囲気を加熱
し、チェンバ10内のウェーハ12の温度を制御するた
めのチェンバ用ヒータ30が設置されている。
The O 2 gas is a reactive gas having a high activity, the N 2 gas is a low reactive gas having a low activity,
r gas is an inert, non-reactive gas. Also, a Ne (neon) gas instead of Ar gas as a non-reactive gas,
He (helium) gas or Xe (xenon) gas may be used. Further, a gas heater 28a for heating the mixed gas is provided between the gas introduction nozzle 18a and the gas mixer 20. Similarly, a pure water heater 28b for heating pure water is provided between the pure water introduction nozzle 18b and the filter 22d. Further, a chamber heater 30 for heating the atmosphere in the chamber 10 and controlling the temperature of the wafer 12 in the chamber 10 is provided adjacent to the chamber 10.

【0026】次に、図1の水洗乾燥装置を用いてウェー
ハ12を水洗乾燥処理する方法を、図2を用いて説明す
る。例えばHF等による薬品処理により、その表面が露
出され、洗浄化されたウェーハ12は、純水洗浄によっ
てHF等を除去した後、図1の水洗乾燥装置を用いて水
洗乾燥処理がなされる。こうした処理は、半導体素子の
製造プロセスにおけるウェーハのウエット処理工程にお
いて繰り返し行われるものである。
Next, a method of washing and drying the wafer 12 using the washing and drying apparatus of FIG. 1 will be described with reference to FIG. For example, the surface of the wafer 12 that has been exposed and cleaned by chemical treatment with HF or the like is subjected to rinsing and drying processing using the rinsing and drying apparatus of FIG. 1 after removing HF and the like by pure water cleaning. Such processing is repeatedly performed in a wafer wet processing step in a semiconductor device manufacturing process.

【0027】まず、ガス導入ノズル18aからO2 ガス
とN2 ガス又はArガスとの混合ガス32を噴射して、
チェンバ10内を充満しておく。このとき、混合ガス3
2は、それぞれO2 ガス供給源、N2 ガス供給源、Ar
ガス供給源から供給し、流量調整バルブ26a、26
b、26c及び流量計24a、24b、24cによって
その流量を制御し、フィルタ22a、22b、22cを
通ってガス混合器20に至る。そしてこのガス混合器2
0において所定の混合比に混合された後、ガス導入ノズ
ル18aに供給する。
First, a mixed gas 32 of O 2 gas and N 2 gas or Ar gas is injected from the gas introduction nozzle 18a.
The chamber 10 is filled up. At this time, the mixed gas 3
2 is an O 2 gas supply source, an N 2 gas supply source, and Ar
The gas is supplied from a gas supply source and the flow control valves 26a, 26
b, 26c and the flow meters 24a, 24b, 24c control the flow rate, and reach the gas mixer 20 through the filters 22a, 22b, 22c. And this gas mixer 2
After being mixed at a predetermined mixing ratio at 0, the mixture is supplied to the gas introduction nozzle 18a.

【0028】尚、混合ガスの組合せは、反応性ガスとし
てのO2 ガスと低反応性ガスとしてのN2 ガスと非反応
性ガスとしてのArガスとの3種類の混合の他、O2
スとN2 ガスとの2種類の混合、O2 ガスとArガスと
の2種類の混合であってもよい。但し、いずれの場合も
2 ガスを5%〜80%含んでいる必要がある。これら
の混合ガスの組合せとその混合比は、形成したい酸化薄
膜の厚さ等に基づいて決定する。
[0028] Incidentally, the combination of the mixed gas, the other three kinds mixed with Ar gas as N 2 gas and a non-reactive gas as O 2 gas and low reactive gas as a reactive gas, O 2 gas and two mixing of N 2 gas, may be two kinds mixed with O 2 gas and Ar gas. However, in any case, it is necessary to contain 5% to 80% of O 2 gas. The combination of these mixed gases and their mixing ratio are determined based on the thickness of the oxide thin film to be formed and the like.

【0029】また、混合ガス32の温度及びチェンバ1
0内の雰囲気の温度を、それぞれ混合ガス用ヒータ28
a及びチェンバ用ヒータ30によって所望の温度に制御
しておく。次いで、複数のウェーハ12をウェーハホル
ダ14に装填し、更にこのウェーハホルダ14をチェン
バ10内に架設する。そしてこのウェーハホルダ14
を、ウェーハ12を装填したままの状態で、モータ16
によって回転させる。
The temperature of the mixed gas 32 and the temperature of the chamber 1
0, the temperature of the atmosphere in
The temperature is controlled to a desired temperature by a and the heater 30 for the chamber. Next, the plurality of wafers 12 are loaded into the wafer holder 14, and the wafer holder 14 is further installed in the chamber 10. And this wafer holder 14
While the wafer 12 is loaded, the motor 16
To rotate.

【0030】続いて、図2(a)に示されるように、純
水導入ノズル18bからウェーハ12表面に向けて純水
34を噴射し、洗浄を行う。このとき、この純水34
は、純水供給源から供給し、流量調整バルブ26d及び
流量計24dによってその流量を制御し、フィルタ22
dを通って純水導入ノズル18bに供給する。また、純
水34の温度を、純水用ヒータ28bによって所望の温
度に制御しておく。
Subsequently, as shown in FIG. 2A, pure water 34 is jetted from the pure water introduction nozzle 18b toward the surface of the wafer 12 to perform cleaning. At this time, this pure water 34
Is supplied from a pure water supply source and its flow rate is controlled by a flow control valve 26d and a flow meter 24d.
d to the pure water introduction nozzle 18b. Further, the temperature of the pure water 34 is controlled to a desired temperature by the pure water heater 28b.

【0031】尚、純水導入ノズル18bからウェーハ1
2表面に向けて純水34を噴射している際においても、
図2(a)に示されるように、ガス導入ノズル18aか
らの混合ガス32の噴射は継続する。従って、この混合
ガス32は、ウェーハ12表面の水洗時における雰囲気
ガスとなる。次いで、水洗が終了すると、純水導入ノズ
ル18bからの純水34の噴射を停止するが、ガス導入
ノズル18aからの混合ガス32の噴射は更に継続す
る。こうして、図2(b)に示されるように、ガス導入
ノズル18aからウェーハ12表面に向けた混合ガス3
2の噴射により、ウェーハ12表面の純水34を除去
し、乾燥させる。即ち、混合ガス32は、水洗時の雰囲
気ガスから水洗後のウェーハ12表面を乾燥させる乾燥
ガスとなる。尚、このとき、混合ガス32の混合比は、
そのままであってもよいし、変更してもよい。
Incidentally, the wafer 1 is supplied from the pure water introduction nozzle 18b.
Even when the pure water 34 is sprayed toward the two surfaces,
As shown in FIG. 2A, the injection of the mixed gas 32 from the gas introduction nozzle 18a is continued. Therefore, the mixed gas 32 becomes an atmosphere gas when the surface of the wafer 12 is washed with water. Next, when the washing is completed, the injection of the pure water 34 from the pure water introduction nozzle 18b is stopped, but the injection of the mixed gas 32 from the gas introduction nozzle 18a is further continued. Thus, as shown in FIG. 2B, the mixed gas 3 directed from the gas introduction nozzle 18a toward the surface of the wafer 12
By the injection of 2, the pure water 34 on the surface of the wafer 12 is removed and dried. That is, the mixed gas 32 becomes a drying gas for drying the surface of the wafer 12 after the water washing from the atmosphere gas at the time of the water washing. At this time, the mixing ratio of the mixed gas 32 is
It may be as it is or may be changed.

【0032】次いで、乾燥が終了すると、ガス導入ノズ
ル18aからの混合ガス32の噴射を停止するが、水洗
時の雰囲気ガス及び水洗後の乾燥時の乾燥ガスとして、
2ガスを含む混合ガス32を使用しているため、図2
(c)に示されるように、ウェーハ12表面にはウェー
ハ12の材質とO2 ガスとが反応して、大気雰囲気中で
形成される自然酸化膜に近い酸化薄膜36が形成され
る。
Next, when the drying is completed, the injection of the mixed gas 32 from the gas introducing nozzle 18a is stopped, but the atmosphere gas at the time of washing and the drying gas at the time of drying after washing are as follows.
Since a mixed gas 32 containing O 2 gas is used, FIG.
As shown in (c), the material of the wafer 12 reacts with the O 2 gas on the surface of the wafer 12 to form an oxide thin film 36 close to a natural oxide film formed in an air atmosphere.

【0033】このように本実施例によれば、複数のウェ
ーハ12を装填すると共にモータ16によって回転され
るウェーハホルダ14が架設されているチェンバ10内
に、O2 ガスとN2 ガス又はArガスとの混合ガスを噴
射するガス導入ノズル18a及び純水を噴射する純水導
入ノズル18bが設置されている水洗乾燥装置を用い
て、回転状態のウェーハ12表面に向けて、純水導入ノ
ズル18bから純水34を噴射して水洗すると共に、こ
の水洗時の雰囲気ガスとして、O2 ガスを含む混合ガス
32を使用することにより、また水洗後にガス導入ノズ
ル18aから回転状態のウェーハ12表面に向けて噴射
して乾燥させる乾燥ガスとして、O2 ガスを含む混合ガ
ス32を使用することにより、ウェーハ12表面に酸化
薄膜36を形成することができる。
As described above, according to the present embodiment, the O 2 gas and the N 2 gas or the Ar gas are placed in the chamber 10 in which the plurality of wafers 12 are loaded and the wafer holder 14 rotated by the motor 16 is installed. Using a washing / drying apparatus provided with a gas introduction nozzle 18a for injecting a mixed gas with the pure water and a pure water introduction nozzle 18b for injecting pure water, the pure water introduction nozzle 18b is directed toward the rotating wafer 12 surface. Pure water 34 is sprayed and washed, and a mixed gas 32 containing O 2 gas is used as an atmosphere gas at the time of the washing. After the washing, the mixed gas 32 is directed from the gas introduction nozzle 18a to the surface of the rotating wafer 12. as the drying gas for jetting to dry, O 2 by using a mixed gas 32 containing gas, child forming an oxide film 36 on the wafer 12 surface Can.

【0034】また、このとき、水洗時の雰囲気ガス及び
水洗後の乾燥ガスとしてのO2 ガスとN2 ガス又はAr
ガスとの混合ガス32の混合比をガス混合器20等を用
いて制御することにより、ウェーハ12表面に形成する
酸化薄膜36の膜厚等を制御することができる。また、
ガス用ヒータ28a、純水用ヒータ28b、チェンバ用
ヒータ30を用いて、ウェーハ12表面に向けて噴射す
る混合ガス、純水の温度及びウェーハ12の温度を制御
することによっても、ウェーハ12表面に形成する酸化
薄膜36の膜厚等を制御することができる。
At this time, an O 2 gas and an N 2 gas or an Ar gas as an atmosphere gas at the time of washing and a drying gas after the washing are used.
By controlling the mixing ratio of the mixed gas 32 with the gas using the gas mixer 20 or the like, the thickness of the oxide thin film 36 formed on the surface of the wafer 12 can be controlled. Also,
The gas heater 28a, the pure water heater 28b, and the chamber heater 30 are used to control the temperature of the mixed gas, the pure water, and the temperature of the wafer 12 to be sprayed toward the surface of the wafer 12, so that the surface of the wafer 12 is also controlled. The thickness and the like of the oxide thin film 36 to be formed can be controlled.

【0035】こうした膜厚等が制御されたウェーハ12
表面の酸化薄膜36の存在により、ウェーハ12の表面
状態を安定化させることができるため、この水洗乾燥処
理後の製造工程を経て形成される半導体素子の特性の安
定性及びウェーハ面内均一性を向上させ、従って素子の
性能、信頼性、及び製造歩留まりを向上させることがで
きる。
The wafer 12 having such a controlled film thickness or the like
Since the surface state of the wafer 12 can be stabilized by the presence of the oxide thin film 36 on the surface, the stability of the characteristics of the semiconductor element formed through the manufacturing process after the washing and drying process and the uniformity within the wafer surface are improved. And thus the performance, reliability, and manufacturing yield of the device.

【0036】次に、本発明の第2の実施例による水洗乾
燥装置を、図3に示す概略断面図を用いて説明する。
尚、上記図1の水洗乾燥装置と同一の構成要素には同一
の符号を付して説明を省略する。この第2の実施例は、
上記第1の実施例において別々に設置されているガス導
入ノズル18a及び純水導入ノズル18bの代わりに、
両者を兼用するノズルが設置されている点に特徴があ
る。
Next, a washing / drying apparatus according to a second embodiment of the present invention will be described with reference to a schematic sectional view shown in FIG.
The same components as those in the washing / drying apparatus of FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. This second embodiment is:
Instead of the gas introduction nozzle 18a and the pure water introduction nozzle 18b which are separately provided in the first embodiment,
It is characterized in that a nozzle serving both functions is provided.

【0037】即ち、チェンバ10内に、混合ガス及び純
水導入兼用ノズル18cが設置されている。そしてこの
混合ガス及び純水導入兼用ノズル18cは、切り替えバ
ルブ38を介して、ガス混合器20及び純水用のフィル
タ22dにそれぞれ接続されている。また、混合ガス及
び純水導入兼用ノズル18cと切替えバルブ38との間
には、混合ガス及び純水を加熱するための混合ガス及び
純水兼用ヒータ28cが設置されている。
That is, the mixed gas and pure water introduction nozzle 18c is provided in the chamber 10. The mixed gas / pure water introduction nozzle 18c is connected to a gas mixer 20 and a pure water filter 22d via a switching valve 38, respectively. A mixed gas / pure water heater 28c for heating the mixed gas / pure water is installed between the mixed gas / pure water introduction / nozzle 18c and the switching valve 38.

【0038】また、この水洗乾燥装置を用いたウェーハ
の水洗乾燥処理は、まず、ウェーハ12のウェーハホル
ダ14への装填前に、切替えバルブ38を混合ガスが通
過するように切り替えておき、混合ガス及び純水導入兼
用ノズル18cから混合ガス32を噴射して、チェンバ
10内を充満する。次いで、ウェーハ12の装填後、切
替えバルブ38を純水が通過するように切り替え、混合
ガス及び純水導入兼用ノズル18cから純水34を噴射
して、洗浄を行う。
In the washing and drying process of the wafer using the washing and drying apparatus, first, before the wafer 12 is loaded into the wafer holder 14, the switching valve 38 is switched so that the mixed gas passes therethrough. Then, the mixed gas 32 is injected from the pure water introduction / combination nozzle 18 c to fill the chamber 10. Next, after the wafer 12 is loaded, the switching valve 38 is switched so that pure water passes therethrough, and cleaning is performed by injecting the pure water 34 from the mixed gas and pure water introduction / purpose nozzle 18c.

【0039】次いで、水洗が終了すると、再び切替えバ
ルブ38を混合ガスが通過するように切り替え、混合ガ
ス及び純水導入兼用ノズル18cからの純水34の噴射
を停止して、混合ガス32の噴射を開始する。こうし
て、この混合ガス32を乾燥ガスとして、ウェーハ12
表面の純水34を除去し、乾燥させる。このように本実
施例によれば、上記第1の実施例におけるガス導入ノズ
ル18a及び純水導入ノズル18bの代わりに、混合ガ
ス及び純水導入兼用ノズル18cが設置されていること
により、チェンバ10内の簡略化による水洗乾燥装置の
小型化を図ることができると共に、上記第1の実施例の
場合と同様の効果を奏することができる。
Next, when the washing is completed, the switching valve 38 is switched again so that the mixed gas passes therethrough, and the injection of the mixed gas 32 is stopped by stopping the injection of the pure water 34 from the mixed gas / pure water introduction combined nozzle 18c. To start. In this manner, the wafer 12
The pure water 34 on the surface is removed and dried. As described above, according to the present embodiment, the mixed gas / pure water introduction nozzle 18c is provided instead of the gas introduction nozzle 18a and the pure water introduction nozzle 18b in the first embodiment, so that the chamber 10 The size of the washing / drying apparatus can be reduced by simplifying the inside, and the same effect as that of the first embodiment can be obtained.

【0040】次に、本発明の第3の実施例によるGaA
s−MESFET(Metal-Semiconductor Field-Effect
Transistor )を、図4に示す断面図を用いて説明す
る。半絶縁性GaAs基板40表面に、Mgが添加され
たn−不純物層46aが形成されている。また、このn
−不純物層46a表面には、Siが大量に添加されたp
+ −ソース領域54及びp+ −ドレイン領域56が相対
して形成されている。更に、これらp+ −ソース領域5
4とp+ −ドレイン領域56とに挟まれたn−不純物層
46a表面には、Siが添加されたp−チャネル層48
bが形成されている。
Next, the GaAs according to the third embodiment of the present invention will be described.
s-MESFET (Metal-Semiconductor Field-Effect
Transistor) will be described with reference to a cross-sectional view shown in FIG. An n-impurity layer 46a to which Mg is added is formed on the surface of the semi-insulating GaAs substrate 40. Also, this n
The surface of the impurity layer 46a has p
+ -Source region 54 and p + -drain region 56 are formed to face each other. Furthermore, these p + -source regions 5
On the surface of n-impurity layer 46a sandwiched between p-channel layer 4 and p + -drain region 56, p-channel layer 48 doped with Si is formed.
b is formed.

【0041】そしてこのp−チャネル層48b上には、
上記図1に示す水洗乾燥装置を用いて、上記図2に示す
ような水洗乾燥処理を行うことにより、p−チャネル層
48b表面のGaAsと混合ガス中のO2 ガスとの反応
によって厚さ数nmのGa23 薄膜、Ga2 5
膜、As2 3 薄膜、As2 5 薄膜等からなる酸化薄
膜50が形成されている点に、本実施例によるGaAs
−MESFETの特徴がある。
Then, on the p-channel layer 48b,
By performing the washing and drying treatment as shown in FIG. 2 using the washing and drying apparatus shown in FIG. 1, the thickness of the p-channel layer 48b is reduced by the reaction between GaAs on the surface of the p-channel layer 48b and O 2 gas in the mixed gas. The GaAs film according to the present embodiment is characterized in that an oxide thin film 50 composed of a Ga 2 O 3 thin film, a Ga 2 O 5 thin film, an As 2 O 3 thin film, an As 2 O 5 thin film, etc.
-Features of MESFET.

【0042】また、この酸化薄膜50上には、例えばW
Si、W、Al等からなる厚さ500nmのゲート電極
52が形成され、酸化薄膜50を介して、p−不純物層
48aとショットキー接触している。また、表面保護膜
としてのSiN膜58に選択的に設けられた開口部を介
して、p+ −ソース領域54及びp+ −ドレイン領域5
6にそれぞれオーミック接触する例えばAuGeからな
るソース電極60及びドレイン電極62が形成されてい
る。
On the oxide thin film 50, for example, W
A 500-nm-thick gate electrode 52 made of Si, W, Al, or the like is formed, and is in Schottky contact with the p-impurity layer 48a via the oxide thin film 50. The p + -source region 54 and the p + -drain region 5 are formed through openings selectively provided in the SiN film 58 as a surface protection film.
6, a source electrode 60 and a drain electrode 62 made of, for example, AuGe, which are in ohmic contact with each other, are formed.

【0043】次に、図4のGaAs−MESFETの製
造方法を、図5及び図6に示す工程図を用いて説明す
る。半絶縁性GaAs基板40上に、表面保護膜として
例えば厚さ20nmのSiN膜42を形成する(図5
(a)参照)。次いで、全面にレジスト44を塗布した
後、素子領域を開口するパターニングを行う。そしてこ
のパターニングしたレジスト44を注入マスクとして、
Mg及びSiのイオン注入を行い、Mgイオン注入層4
6及びSiイオン注入層48を形成する。尚、このとき
のMgのイオン注入条件は、加速電圧200keV、ド
ーズ量1×1012cm-2、Siのイオン注入条件は、加
速電圧50keV、ドーズ量5×1012cm-2とした
(図5(b)参照)。
Next, a method of manufacturing the GaAs-MESFET shown in FIG. 4 will be described with reference to the process charts shown in FIGS. On the semi-insulating GaAs substrate 40, for example, a 20 nm-thick SiN film 42 is formed as a surface protection film.
(A)). Next, after applying a resist 44 on the entire surface, patterning for opening an element region is performed. Then, using the patterned resist 44 as an implantation mask,
The ion implantation of Mg and Si is performed, and the Mg ion implantation layer 4 is formed.
6 and a Si ion implantation layer 48 are formed. At this time, the conditions for the ion implantation of Mg were an acceleration voltage of 200 keV and a dose of 1 × 10 12 cm −2 , and the conditions for the ion implantation of Si were an acceleration voltage of 50 keV and a dose of 5 × 10 12 cm −2 (FIG. 5 (b)).

【0044】次いで、レジスト44を除去した後、注入
したMgイオン及びSiイオンを活性化するアニール処
理を行う。このときのアニール処理の条件は、温度30
0℃、時間20分とした。こうして、Mgイオン注入層
46及びSiイオン注入層48がそれぞれn−不純物層
46a及びp−不純物層48aとなる(図5(c)参
照)。
Next, after removing the resist 44, an annealing process for activating the implanted Mg ions and Si ions is performed. At this time, the annealing condition is set at a temperature of 30.
0 ° C., time 20 minutes. Thus, the Mg ion implanted layer 46 and the Si ion implanted layer 48 become an n-impurity layer 46a and a p-impurity layer 48a, respectively (see FIG. 5C).

【0045】次いで、SiN膜42を例えばHF等を用
いて除去し、半絶縁性GaAs基板40及びp−不純物
層48aの表面を露出し、洗浄化した後、純水洗浄によ
ってHF等を除去する。続いて、上記図1に示す水洗乾
燥装置を用い、上記図2に示すようなO2 ガスを含む混
合ガスを半絶縁性GaAs基板40表面に噴射する水洗
乾燥処理を行う。尚、このときの処理条件は、低反応性
のN2 ガスに反応性のO2 ガスを20%添加した混合ガ
スを使用した。また、混合ガス、純水、及び半絶縁性G
aAs基板40の温度は、それぞれ40℃に設定した。
Next, the SiN film 42 is removed by using, for example, HF or the like to expose the surfaces of the semi-insulating GaAs substrate 40 and the p-impurity layer 48a, and after cleaning, the HF or the like is removed by pure water cleaning. . Subsequently, using the washing and drying apparatus shown in FIG. 1, a washing and drying process of injecting a mixed gas containing O 2 gas onto the surface of the semi-insulating GaAs substrate 40 as shown in FIG. The processing conditions at this time were a mixed gas obtained by adding 20% of reactive O 2 gas to low-reactive N 2 gas. In addition, mixed gas, pure water, and semi-insulating G
The temperature of the aAs substrate 40 was set to 40 ° C., respectively.

【0046】こうして半絶縁性GaAs基板40及びp
−不純物層48a表面にO2 ガスを含む混合ガスを噴射
し、表面のGaAsの未結合手に混合ガス中のO2 ガス
が反応して厚さ数nmのGa2 3 薄膜又はAs2 3
薄膜からなる酸化薄膜50が形成される。続いて、スパ
ッタ法を用いて、全面に厚さ500nmのWSi層を堆
積した後、所定の形状にパターニングする。尚、このW
Si層のパターニングは、SF6をエッチングガスとす
るRIE(Reactive Ion Etching)法を用いた。こうし
て、p−不純物層48a上に、酸化薄膜50を介してシ
ョットキー接触するWSi層からなるゲート電極52を
形成する(図6(d)参照)。
Thus, the semi-insulating GaAs substrate 40 and p
- injecting a mixed gas containing O 2 gas to the impurity layer 48a surface, and O 2 gas reaction in the mixed gas to the GaAs dangling bonds on the surface of a thickness of several nm Ga 2 O 3 thin film or As 2 O Three
An oxide thin film 50 composed of a thin film is formed. Subsequently, a 500 nm-thick WSi layer is deposited on the entire surface by sputtering, and then patterned into a predetermined shape. In addition, this W
The RIE (Reactive Ion Etching) method using SF 6 as an etching gas was used for patterning the Si layer. In this way, a gate electrode 52 made of a WSi layer that is in Schottky contact with the oxide thin film 50 is formed on the p- impurity layer 48a (see FIG. 6D).

【0047】次いで、ゲート電極52をマスクとして、
加速電圧100keV、ドーズ量1×1013cm-2のイ
オン注入条件により、Siのイオン注入を行う。続い
て、温度750℃、時間30分の条件でアニール処理を
行い、注入したSiイオンを活性化する。こうして、深
さがp−不純物層48aからn−不純物層46aにまで
達するp+ −ソース領域54及びp+ −ドレイン領域5
6をゲート電極52の両側に形成する。これにより、p
+ −ソース領域54とp+ −ドレイン領域56とに挟ま
れたp−不純物層48aは、p−チャネル層48bとな
る(図6(e)参照)。
Next, using the gate electrode 52 as a mask,
Si ions are implanted under the conditions of an acceleration voltage of 100 keV and a dose of 1 × 10 13 cm −2 . Subsequently, annealing is performed at a temperature of 750 ° C. for a time of 30 minutes to activate the implanted Si ions. Thus, the p + -source region 54 and the p + -drain region 5 whose depths reach from the p- impurity layer 48a to the n- impurity layer 46a.
6 are formed on both sides of the gate electrode 52. This gives p
The p − impurity layer 48 a sandwiched between the + − source region 54 and the p + − drain region 56 becomes the p − channel layer 48 b (see FIG. 6E).

【0048】次いで、全面に、表面保護膜としてのSi
N膜58を形成する。続いて、全面にレジストを塗布し
た後、p+ −ソース、ドレイン領域54、56上方に開
口部を設けるパターニングを行う。そしてこのパターニ
ングしたレジストをマスクとして、p+ −ソース、ドレ
イン領域54、56上のSiN膜42を選択的にエッチ
ングして、p+ −ソース、ドレイン領域54、56表面
を露出させた後、全面に例えばAu/AuGe層を堆積
する。続いて、レジストをリフトオフすることにより、
+ −ソース、ドレイン領域54、56上にのみAu/
AuGe層を残存させる。このようなリフトオフ法を用
いて、p+ −ソース、ドレイン領域54、56上にオー
ミック接触するAu/AuGeからなるソース電極60
及びドレイン電極62を形成する(図6(f)参照)。
Next, an Si film as a surface protection film is formed on the entire surface.
An N film 58 is formed. Subsequently, after a resist is applied to the entire surface, patterning for providing openings above the p + -source and drain regions 54 and 56 is performed. Then, using this patterned resist as a mask, the SiN film 42 on the p + -source and drain regions 54 and 56 is selectively etched to expose the surfaces of the p + -source and drain regions 54 and 56 and For example, an Au / AuGe layer is deposited. Subsequently, by lifting off the resist,
Au / is formed only on the p + -source and drain regions 54 and 56.
The AuGe layer is left. Using such a lift-off method, the source electrode 60 made of Au / AuGe in ohmic contact on the p + -source / drain regions 54 and 56
Then, a drain electrode 62 is formed (see FIG. 6F).

【0049】次に、図4のGaAs−MESFETの特
性を、図7を用いて説明する。図7は、図4のGaAs
−MESFETのゲート電極52とソース電極60又は
ドレイン電極62との間に電圧を印加した場合のショッ
トキーダイオード順方向動作電圧Vfの特性を示すグラ
フである。尚、比較のため、p−チャネル層48bとゲ
ート電極52との間に酸化薄膜が形成されていない場合
の順方向動作電圧Vfの特性を併せて示した。
Next, the characteristics of the GaAs-MESFET of FIG. 4 will be described with reference to FIG. FIG. 7 shows the GaAs of FIG.
13 is a graph showing characteristics of a Schottky diode forward operating voltage Vf when a voltage is applied between the gate electrode 52 and the source electrode 60 or the drain electrode 62 of the MESFET. For comparison, the characteristics of the forward operating voltage Vf when an oxide thin film is not formed between the p-channel layer 48b and the gate electrode 52 are also shown.

【0050】この図7のグラフから明らかなように、p
−チャネル層48bとゲート電極52との間に酸化薄膜
50が形成されている本実施例の場合、順方向動作電圧
Vfは、Vf=0.57Vを中心にして±30mVのば
らつきが生じている。これに対して、酸化薄膜が形成さ
れていない従来の場合、Vf=0.51Vを中心にして
±40mVのばらつきが生じている。
As is apparent from the graph of FIG.
-In the case of the present embodiment in which the oxide thin film 50 is formed between the channel layer 48b and the gate electrode 52, the forward operating voltage Vf has a variation of ± 30 mV around Vf = 0.57V. . On the other hand, in the conventional case in which the oxide thin film is not formed, a variation of ± 40 mV occurs around Vf = 0.51V.

【0051】両者の比較から、p−チャネル層48bと
ゲート電極52との間に酸化薄膜50が形成されること
により、順方向動作電圧Vfが60mV程度上昇すると
共に、そのばらつきも小さくなっていることが分かる。
即ち、ショットキー特性が改善され、安定化する。これ
は、酸化薄膜50の存在が、ゲート電極52と接するp
−チャネル層48bの表面状態を安定化させていること
によるものであると考えられる。
From the comparison between the two, the formation of the oxide thin film 50 between the p-channel layer 48b and the gate electrode 52 increases the forward operating voltage Vf by about 60 mV and reduces the variation thereof. You can see that.
That is, the Schottky characteristics are improved and stabilized. This is because the existence of the oxide thin film 50 is
-It is considered that this is because the surface state of the channel layer 48b is stabilized.

【0052】このように本実施例によれば、ゲート電極
52形成直前の前処理工程において、HF等を用いて下
地p−不純物層48a表面を露出させた後、水洗乾燥処
理を行う際に、上記図1に示す水洗乾燥装置を用いて、
上記図2に示すようなO2 ガスを含む混合ガスをp−不
純物層48a表面に噴射する水洗乾燥処理を行うことに
より、p−不純物層48a表面のGaAsとO2 ガスと
が反応して酸化薄膜50が形成されるため、p−チャネ
ル層48bとゲート電極52との間に酸化薄膜50を介
在させたショットキー接触を形成することができ、従っ
てこのショットキー特性の改善と安定化を実現すること
ができる。
As described above, according to the present embodiment, in the pre-treatment step immediately before the formation of the gate electrode 52, the surface of the base p-impurity layer 48a is exposed using HF or the like, and then the rinsing and drying processing is performed. Using the washing and drying device shown in FIG.
By performing the washing and drying treatment in which the mixed gas containing the O 2 gas as shown in FIG. 2 is sprayed onto the surface of the p-impurity layer 48a, the GaAs on the surface of the p-impurity layer 48a reacts with the O 2 gas to oxidize. Since the thin film 50 is formed, a Schottky contact with the oxide thin film 50 interposed between the p-channel layer 48b and the gate electrode 52 can be formed, and therefore, the improvement and stabilization of the Schottky characteristics are realized. can do.

【0053】次に、図4のGaAs−MESFETのゲ
ート電極52形成前の水洗乾燥処理において使用する混
合ガスの種類とGaAs−MESFETのショットキー
特性との関係を、図8を用いて説明する。図8は、ゲー
ト電極52形成の前処理工程において、HF等を用いて
p−不純物層48a表面を露出させた後、上記図1に示
す水洗乾燥装置を用いて上記図2に示すような水洗乾燥
処理を行う際に使用する混合ガスの種類を変化させた場
合のGaAs−MESFETのショットキーダイオード
順方向動作電圧Vfの特性分布の変化を示すグラフであ
る。
Next, the relationship between the type of mixed gas used in the rinsing and drying process before the formation of the gate electrode 52 of the GaAs-MESFET in FIG. 4 and the Schottky characteristics of the GaAs-MESFET will be described with reference to FIG. FIG. 8 shows a pre-treatment step of forming the gate electrode 52, in which the surface of the p-impurity layer 48a is exposed using HF or the like, and then washed with water as shown in FIG. It is a graph which shows the change of the characteristic distribution of Schottky diode forward operation voltage Vf of GaAs-MESFET when the kind of mixed gas used when performing a drying process is changed.

【0054】図8のグラフ中で、(A)は、低反応性の
2 ガスに反応性のO2 ガスを20%添加した混合ガス
を用いて水洗乾燥処理を行った場合の順方向動作電圧V
fの特性分布である。また、(B)は、低反応性のN2
ガスに非反応性のArガスを50%添加した混合ガスを
用いた場合の順方向動作電圧Vfの特性分布である。更
に、(C)は、従来の低反応性のN2 ガス100%で水
洗乾燥処理を行った場合の順方向動作電圧Vfの特性分
布である。
In the graph of FIG. 8, (A) shows the forward operation in the case where the washing and drying process is performed using a mixed gas obtained by adding 20% of reactive O 2 gas to low reactive N 2 gas. Voltage V
It is a characteristic distribution of f. (B) shows the low reactivity of N 2
6 is a characteristic distribution of a forward operating voltage Vf when a mixed gas obtained by adding 50% of non-reactive Ar gas to a gas is used. Further, (C) is a characteristic distribution of the forward operating voltage Vf when the water washing and drying process is performed with the conventional low-reactivity N 2 gas 100%.

【0055】(A)と(C)との関係は、上記図7に示
した第3の実施例と従来例との関係と同様である。この
図8のグラフの場合は、下地チャネル層とゲート電極と
の間に酸化薄膜が形成されることにより、順方向動作電
圧Vfが20〜30mV程度高い方にシフトした。
(B)の場合は、従来の(C)の場合より数mV程度低
い方にシフトした。これは、非反応性のArガスの混合
により、低反応性のN2 ガス100%の場合より下地チ
ャネル層表面に形成される薄膜の厚さが薄くなったこと
によると考えられる。
The relationship between (A) and (C) is the same as the relationship between the third embodiment shown in FIG. 7 and the conventional example. In the case of the graph of FIG. 8, the forward operating voltage Vf was shifted to a higher value by about 20 to 30 mV due to the formation of the oxide thin film between the base channel layer and the gate electrode.
In the case of (B), the shift was several mV lower than in the case of the conventional (C). This is considered to be due to the fact that the thickness of the thin film formed on the surface of the underlying channel layer became smaller due to the mixing of the non-reactive Ar gas than the case of the low-reactivity N 2 gas of 100%.

【0056】以上のことから、従来の低反応性のN2
ス100%で水洗乾燥処理を行った場合においても、実
際には何らかの薄膜が下地チャネル層表面に形成されて
おり、順方向動作電圧Vfの上昇に寄与していることが
分かる。従って、本発明の特徴は、水洗乾燥処理に使用
するガスに少なくとも5%〜80%の反応性ガスを添加
することにより、意識的に酸化薄膜を形成し、下地チャ
ネル層の表面状態を安定化させて、ショットキー特性を
改善し、安定化することにある。
As described above, even when the conventional washing and drying treatment is performed with 100% of low-reactivity N 2 gas, some thin film is actually formed on the surface of the underlayer channel layer, and the forward operating voltage is reduced. It can be seen that this contributes to an increase in Vf. Therefore, a feature of the present invention is that, by adding at least 5% to 80% of a reactive gas to a gas used for washing and drying, an oxide thin film is intentionally formed, and the surface state of the underlying channel layer is stabilized. Accordingly, it is to improve and stabilize the Schottky characteristics.

【0057】また、水洗乾燥処理に使用する混合ガスの
反応性ガス、低反応性ガス、非反応性ガスの混合比は、
形成される酸化薄膜の膜厚等に大きな影響を与える。特
に反応性ガスの混合比は、ある一定の限度内において、
その増加につれて酸化薄膜の膜厚が厚くなる傾向にある
ため、所望のGaAs−MESFETのショットキー特
性に応じて適切な混合比を決定することが望ましい。
The mixing ratio of the reactive gas, the low-reactive gas, and the non-reactive gas of the mixed gas used in the washing and drying treatment is as follows:
This has a great effect on the thickness of the formed oxide thin film. In particular, the mixing ratio of the reactive gas, within a certain limit,
Since the thickness of the oxide thin film tends to increase with the increase, it is desirable to determine an appropriate mixing ratio according to a desired Schottky characteristic of the GaAs-MESFET.

【0058】次に、図4のGaAs−MESFETのゲ
ート電極52形成前の水洗乾燥処理において使用する混
合ガス、純水及びウェーハの温度とGaAs−MESF
ETのショットキー特性との関係を、図9を用いて説明
する。図9は、ゲート電極52形成の前処理工程におい
て、HF等を用いてp−不純物層48a表面を露出させ
た後、上記図1に示す水洗乾燥装置のガス用ヒータ28
a、純水用ヒータ28b、チェンバ用ヒータ30を用い
て上記図2に示すような水洗乾燥処理を行う際に使用す
る混合ガス、純水及びウェーハの温度を変化させた場合
のGaAs−MESFETのショットキーダイオード順
方向動作電圧Vfの特性分布の変化を示すグラフであ
る。
Next, the temperature of the mixed gas, pure water and wafer used in the washing and drying process before the formation of the gate electrode 52 of the GaAs-MESFET of FIG.
The relationship between the ET and the Schottky characteristic will be described with reference to FIG. FIG. 9 shows the gas heater 28 of the washing / drying apparatus shown in FIG. 1 after exposing the surface of the p-impurity layer 48a using HF or the like in the pretreatment step of forming the gate electrode 52.
a, a mixed gas, pure water and a GaAs-MESFET in the case of changing the temperature of the wafer used when performing the washing and drying treatment as shown in FIG. 2 using the pure water heater 28b and the chamber heater 30. 6 is a graph showing a change in a characteristic distribution of a Schottky diode forward operating voltage Vf.

【0059】図9のグラフにおいて、(A)は、ガス用
ヒータ28a、純水用ヒータ28b、チェンバ用ヒータ
30を用いず、室温の25℃で水洗乾燥処理を行った場
合の順方向動作電圧Vfの特性分布である。また、
(B)は、ガス用ヒータ28a、純水用ヒータ28b、
チェンバ用ヒータ30を用いて、それぞれ混合ガス、純
水及びチェンバ内の雰囲気を加熱し、ウェーハ温度が約
40℃の状態で水洗乾燥処理を行った場合の順方向動作
電圧Vfの特性分布である。
In the graph of FIG. 9, (A) shows a forward operating voltage when the washing and drying process is performed at room temperature of 25 ° C. without using the gas heater 28a, the pure water heater 28b, and the chamber heater 30. It is a characteristic distribution of Vf. Also,
(B) is a gas heater 28a, a pure water heater 28b,
This is a characteristic distribution of the forward operating voltage Vf when the mixed gas, pure water, and the atmosphere in the chamber are heated using the chamber heater 30, and the washing and drying process is performed at a wafer temperature of about 40 ° C. .

【0060】この図9のグラフから明らかなように、ウ
ェーハ温度が約40℃の(B)の場合は、室温の25℃
の(A)の場合よりも、順方向動作電圧Vfが20mV
程度大きくなった。これは、ウェーハ温度の上昇が、下
地チャネル層表面のGaAsとO2 ガスとの反応を促進
させることにより、より厚い酸化薄膜を形成したことに
よると考えられる。従って、混合ガス、純水及びウェー
ハの温度は、形成される酸化薄膜の膜厚等に大きな影響
を与えるため、所望のGaAs−MESFETのショッ
トキー特性に応じて適切な温度制御を行うことが望まし
い。
As is apparent from the graph of FIG. 9, when the wafer temperature is about 40 ° C. (B), the room temperature is 25 ° C.
(A), the forward operating voltage Vf is 20 mV.
It became big. This is presumably because the increase in the wafer temperature promoted the reaction between GaAs and the O 2 gas on the surface of the underlying channel layer, thereby forming a thicker oxide thin film. Therefore, since the temperature of the mixed gas, pure water, and the temperature of the wafer greatly affect the thickness of the oxide thin film to be formed, it is desirable to perform appropriate temperature control according to a desired Schottky characteristic of the GaAs-MESFET. .

【0061】尚、上記第3の実施例においては、GaA
s基板を用いたGaAs−MESFETの製造方法に上
記第1の実施例による水洗乾燥装置を用いた水洗乾燥方
法を適用する場合について述べているが、GaAs基板
を用いたGaAs−MESFETの場合に限定する必要
はない。例えばInP基板を用いた半導体装置であって
もよいし、GaAs基板又はInP基板上の(AlX
1-X Y In1-Y Z As1-Z (0≦X<1、0≦Y
<1、0≦Z<1)エピタキシャル成長層を用いた半導
体装置であってもよい。これらの場合は、InP基板又
は(AlX Ga1-X Y In1-Y Z As1-Z (0≦X
<1、0≦Y<1、0≦Z<1)エピタキシャル成長層
の表面に形成される酸化薄膜は、InP基板の基板元素
を含む酸化膜となり、(AlX Ga1-X ) Y In1-Y
Z As1-Z エピタキシャル成長層の元素を含む酸化膜と
なる。
In the third embodiment, GaAs is used.
The case where the washing and drying method using the washing and drying apparatus according to the first embodiment is applied to the method for manufacturing the GaAs-MESFET using the s substrate is described. However, the method is limited to the case of the GaAs-MESFET using the GaAs substrate. do not have to. For example, a semiconductor device using an InP substrate may be used, or (Al X G
a 1-X ) Y In 1-Y P Z As 1-Z (0 ≦ X <1, 0 ≦ Y
<1, 0 ≦ Z <1) A semiconductor device using an epitaxial growth layer may be used. In these cases, the InP substrate or (Al x Ga 1 -x ) Y In 1 -y P z As 1 -z (0 ≦ X
<1, 0 ≦ Y <1, 0 ≦ Z <1) The oxide thin film formed on the surface of the epitaxial growth layer becomes an oxide film containing a substrate element of the InP substrate, and is (Al X Ga 1 -X) Y In 1-. Y P
An oxide film containing the element of the ZAs1 -Z epitaxial growth layer is obtained.

【0062】このように、本発明は、ある工程の前処理
において露出させた半導体層の表面状態を安定化するこ
とが望ましい場合に広く適用することができる。
As described above, the present invention can be widely applied to the case where it is desired to stabilize the surface state of the semiconductor layer exposed in the pretreatment of a certain step.

【0063】[0063]

【発明の効果】以上説明したように本発明によれば、半
導体基板を保持するウェーハホルダと、このウェーハホ
ルダを内設するチェンバと、このチェンバ内に設置さ
れ、半導体基板表面に純水又は反応性ガスと低反応性ガ
ス又は不活性ガスとの混合ガスを噴射するノズルとを有
することにより、半導体基板表面に向けて、純水導入ノ
ズルから純水を噴射して水洗すると共に、この水洗時の
雰囲気ガス又は水洗後の乾燥ガスとして反応性ガスを含
む混合ガスを使用することができる。
As described above, according to the present invention, there is provided a wafer holder for holding a semiconductor substrate, a chamber in which the wafer holder is provided, and pure water or reaction water installed in the chamber and provided on the surface of the semiconductor substrate. Having a nozzle for injecting a mixed gas of a reactive gas and a low-reactive gas or an inert gas, thereby jetting pure water from a pure water introduction nozzle toward the surface of the semiconductor substrate and washing the substrate with water. A mixed gas containing a reactive gas can be used as the atmospheric gas or the dry gas after washing with water.

【0064】このため、半導体基板表面の水洗乾燥処理
を行う際に、水洗時の雰囲気ガス又は水洗後の乾燥ガス
として反応性ガスを含む混合ガスを使用することによ
り、半導体基板と反応性ガスとの反応によって半導体基
板表面に薄膜を形成することができ、この薄膜によって
半導体基板の表面状態を安定化させることができる。ま
た、この半導体基板表面の水洗乾燥処理を化合物半導体
装置のショットキー電極形成の前処理に適用し、化合物
半導体基板上に薄膜が形成され、この薄膜を化合物半導
体基板と金属ゲートとの間に介在させたショットキー接
触を実現することにより、化合物半導体基板の表面状態
が薄膜によって安定化され、ショットキー特性の改善と
安定化を実現することができる。
For this reason, when the semiconductor substrate surface is washed with water and dried, the semiconductor substrate and the reactive gas are mixed with each other by using a mixed gas containing a reactive gas as an atmosphere gas during the washing or a dry gas after the washing. Can form a thin film on the surface of the semiconductor substrate, and the thin film can stabilize the surface state of the semiconductor substrate. In addition, the washing and drying treatment of the surface of the semiconductor substrate is applied to a pretreatment for forming a Schottky electrode of the compound semiconductor device, a thin film is formed on the compound semiconductor substrate, and the thin film is interposed between the compound semiconductor substrate and the metal gate. By realizing the Schottky contact thus performed, the surface state of the compound semiconductor substrate is stabilized by the thin film, and the Schottky characteristics can be improved and stabilized.

【0065】従って、半導体基板表面の水洗乾燥処理に
おいて、意図的に半導体基板表面に薄膜を形成すること
により、半導体基板の表面状態が安定化し、その後の製
造工程を経て形成される半導体素子の特性の安定性及び
半導体基板の面内均一性を向上させるため、半導体素子
の性能、信頼性、及び製造歩留まりの向上を実現するこ
とができる。
Therefore, in the process of washing and drying the surface of the semiconductor substrate, a thin film is intentionally formed on the surface of the semiconductor substrate, thereby stabilizing the surface state of the semiconductor substrate and improving the characteristics of the semiconductor element formed through the subsequent manufacturing steps. In order to improve the stability of the semiconductor device and the in-plane uniformity of the semiconductor substrate, the performance, reliability, and manufacturing yield of the semiconductor element can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例による水洗乾燥装置を示
す概略断面図である。
FIG. 1 is a schematic sectional view showing a washing / drying apparatus according to a first embodiment of the present invention.

【図2】図1の水洗乾燥装置を用いる水洗乾燥処理方法
の説明図である。
FIG. 2 is an explanatory diagram of a washing and drying treatment method using the washing and drying device of FIG. 1;

【図3】本発明の第2の実施例による水洗乾燥装置を示
す概略断面図である。
FIG. 3 is a schematic sectional view showing a washing / drying apparatus according to a second embodiment of the present invention.

【図4】本発明の第3の実施例によるGaAs−MES
FETを示す断面図である。
FIG. 4 shows a GaAs-MES according to a third embodiment of the present invention.
FIG. 3 is a cross-sectional view showing an FET.

【図5】図4のGaAs−MESFETの製造方法を示
す工程図(その1)である。
FIG. 5 is a process chart (1) showing a method for manufacturing the GaAs-MESFET of FIG.

【図6】図4のGaAs−MESFETの製造方法を示
す工程図(その2)である。
FIG. 6 is a process chart (part 2) illustrating the method for manufacturing the GaAs-MESFET of FIG.

【図7】図4のGaAs−MESFETのショットキー
ダイオード順方向動作電圧Vfの特性を示すグラフであ
る。
7 is a graph showing characteristics of a Schottky diode forward operating voltage Vf of the GaAs-MESFET of FIG. 4;

【図8】水洗乾燥処理に使用する混合ガスの種類を変化
させた場合のGaAs−MESFETのショットキーダ
イオード順方向動作電圧Vfの特性分布の変化を示すグ
ラフである。
FIG. 8 is a graph showing a change in the characteristic distribution of the Schottky diode forward operating voltage Vf of the GaAs-MESFET when the type of mixed gas used for the washing and drying processing is changed.

【図9】水洗乾燥処理に使用する混合ガス、純水及びウ
ェーハの温度を変化させた場合のGaAs−MESFE
Tのショットキーダイオード順方向動作電圧Vfの特性
分布の変化を示すグラフである。
FIG. 9 shows a GaAs-MESFE when the temperature of a mixed gas, pure water, and a wafer used in the washing and drying treatment is changed.
7 is a graph showing a change in a characteristic distribution of a Schottky diode forward operating voltage Vf of T.

【符号の説明】[Explanation of symbols]

10…チェンバ 12…ウェーハ 14…ウェーハホルダ 16…モータ 18a…ガス導入ノズル 18b…純水導入ノズル 18c…混合ガス及び純水導入兼用ノズル 20…ガス混合器 22a、22b、22c、22d…フィルタ 24a、24b、24c、24d…流量計 26a、26b、26c、26d…流量調整バルブ 28a…ガス用ヒータ 28b…純水用ヒータ 28c…混合ガス及び純水兼用ヒータ 30…チェンバ用ヒータ 32…混合ガス 34…純水 36…酸化薄膜 38…切り替えバルブ 40…半絶縁性GaAs基板 42…SiN膜 44…レジスト 46…Mgイオン注入層 46a…n−不純物層 48…Siイオン注入層 48a…p−不純物層 48b…p−チャネル層 50…酸化薄膜 52…ゲート電極 54…p+ −ソース領域 56…p+ −ドレイン領域 58…SiN膜 60…ソース電極 62…ドレイン電極DESCRIPTION OF SYMBOLS 10 ... Chamber 12 ... Wafer 14 ... Wafer holder 16 ... Motor 18a ... Gas introduction nozzle 18b ... Pure water introduction nozzle 18c ... Nozzle for mixed gas and pure water introduction 20 ... Gas mixer 22a, 22b, 22c, 22d ... Filter 24a, 24b, 24c, 24d: Flowmeters 26a, 26b, 26c, 26d: Flow control valve 28a: Gas heater 28b: Pure water heater 28c: Mixed gas and pure water combined heater 30: Chamber heater 32: Mixed gas 34 ... Pure water 36 ... Oxide thin film 38 ... Switching valve 40 ... Semi-insulating GaAs substrate 42 ... SiN film 44 ... Resist 46 ... Mg ion implantation layer 46a ... n-impurity layer 48 ... Si ion implantation layer 48a ... p-impurity layer 48b ... ... p-channel layer 50 ... oxide film 52 ... gate electrode 54 p + - source territory 56 ... p + - drain region 58 ... SiN film 60 ... Source electrode 62 ... drain electrode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大泉 卓也 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 久野 正明 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平4−132232(JP,A) 特開 平5−129342(JP,A) 特開 平6−252178(JP,A) 特開 平8−83811(JP,A) トライボロジスト,日本,Vol. 37,No.3,p.42−48 (58)調査した分野(Int.Cl.7,DB名) H01L 21/338 H01L 29/812 H01L 21/31 H01L 21/316 H01L 29/872 H01L 21/304 651 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Takuya Oizumi 1015 Uedanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture Inside Fujitsu Limited (72) Inventor Masaaki Kuno 1015, Kamiodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture Fujitsu Limited ( 56) References JP-A-4-132232 (JP, A) JP-A-5-129342 (JP, A) JP-A-6-252178 (JP, A) JP-A-8-83811 (JP, A) Tribologist , Japan, Vol. 3, p. 42−48 (58) Fields investigated (Int.Cl. 7 , DB name) H01L 21/338 H01L 29/812 H01L 21/31 H01L 21/316 H01L 29/872 H01L 21/304 651

Claims (11)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 化合物半導体基板表面を純水によって洗
浄した後に、乾燥ガスによって乾燥する半導体装置の製
造方法において、 前記化合物半導体基板表面の水洗時における雰囲気ガス
として、又は前記化合物半導体基板表面の乾燥時におけ
る前記乾燥ガスとして、反応性ガスと低反応性ガス若し
くは非反応性ガスとの混合ガスを用い、 前記化合物半導体基板表面に、前記化合物半導体基板と
前記混合ガス中の前記反応性ガスとの反応によって薄膜
を形成することを特徴とする半導体装置の製造方法。
The method according to claim 1 The compound semiconductor substrate surface washed by pure water, in the manufacturing method of a semiconductor device for drying by the drying gas, as an atmospheric gas during washing of said compound semiconductor substrate surface, or drying of the compound semiconductor substrate surface As the dry gas at the time, using a mixed gas of a reactive gas and a low-reactive gas or a non-reactive gas, on the compound semiconductor substrate surface, the compound semiconductor substrate and the reactive gas in the mixed gas A method for manufacturing a semiconductor device, wherein a thin film is formed by a reaction.
【請求項2】 請求項記載の半導体装置の製造方法に
おいて、 前記反応性ガスの流量及び混合比を制御することを特徴
とする半導体装置の製造方法。
2. The method for manufacturing a semiconductor device according to claim 1 , wherein a flow rate and a mixing ratio of the reactive gas are controlled.
【請求項3】 請求項記載の半導体装置の製造方法に
おいて、 前記反応性ガスが、酸素ガスであり、 前記低反応性ガスが、窒素ガスであり、 前記非反応性ガスが、アルゴンガス、ネオンガス、ヘリ
ウムガス、又はキセノンガスであることを特徴とする半
導体装置の製造方法。
3. The method for manufacturing a semiconductor device according to claim 1 , wherein the reactive gas is an oxygen gas, the low-reactive gas is a nitrogen gas, the non-reactive gas is an argon gas, A method for manufacturing a semiconductor device, comprising a neon gas, a helium gas, or a xenon gas.
【請求項4】 請求項又はに記載の半導体装置の製
造方法において、 前記酸素ガスの混合比が、5%乃至80%であることを
特徴とする半導体装置の製造方法。
4. A method of manufacturing a semiconductor device according to claim 2 or 3, the method of manufacturing a semiconductor device mixing ratio of the oxygen gas, characterized in that 5% to 80%.
【請求項5】 請求項記載の半導体装置の製造方法に
おいて、 前記化合物半導体基板、前記純水、又は前記混合ガスの
温度を制御することを特徴とする半導体装置の製造方
法。
5. The method for manufacturing a semiconductor device according to claim 1 , wherein a temperature of the compound semiconductor substrate, the pure water, or the mixed gas is controlled.
【請求項6】 化合物半導体基板表面を露出する工程
と、 請求項乃至のいずれかに記載の半導体装置の製造方
法を用いて、露出した前記化合物半導体基板表面を水洗
乾燥処理し、前記化合物半導体基板表面に、前記化合物
半導体基板と前記混合ガス中の前記反応性ガスとの反応
によって薄膜を形成する工程と、 前記薄膜上に前記金属ゲートを形成する工程とを有し、 前記化合物半導体基板と前記金属ゲートとの間に前記薄
膜を介在させてショットキー接触を形成することを特徴
とする半導体装置の製造方法。
A step of exposing the 6. The compound semiconductor substrate surface, using the method of manufacturing a semiconductor device according to any one of claims 1 to 5, washed with water dried and exposed the compound semiconductor substrate surface, said compound A step of forming a thin film on the surface of a semiconductor substrate by a reaction between the compound semiconductor substrate and the reactive gas in the mixed gas; and a step of forming the metal gate on the thin film; Forming a Schottky contact with the thin film interposed between the semiconductor device and the metal gate.
【請求項7】 化合物半導体基板の表面に、前記化合物
半導体の酸化膜を形成するための製造装置であって、 前記化合物 半導体基板を保持するウェーハホルダと、 前記ウェーハホルダを内設するチェンバと、 前記チェンバ内に設置され、前記化合物半導体基板表面
に純水又はガスを噴射するノズルと、 前記ノズルに、反応性ガス、反応性ガス、及び非反応
性ガスをそれぞれ供給するガス供給源とを有することを
特徴とする半導体装置の製造装置。
7. The method according to claim 7 , wherein the compound is provided on a surface of the compound semiconductor substrate.
A manufacturing apparatus for forming an oxide film of a semiconductor , comprising: a wafer holder for holding the compound semiconductor substrate; a chamber in which the wafer holder is provided; and a wafer installed in the chamber and having a pure surface on the surface of the compound semiconductor substrate. An apparatus for manufacturing a semiconductor device, comprising: a nozzle that injects water or a gas; and a gas supply source that supplies a reactive gas, a low- reactive gas, and a non-reactive gas to the nozzle.
【請求項8】 請求項記載の半導体装置の製造装置に
おいて、 前記ガス供給源と前記ノズルとの間に設置され、前記反
応性ガス、前記低反応性ガス、及び前記非反応性ガスの
流量を制御するガス流量制御手段を有することを特徴と
する半導体装置の製造装置。
8. The apparatus for manufacturing a semiconductor device according to claim 7 , wherein the flow rate of the reactive gas, the low reactive gas, and the non-reactive gas is provided between the gas supply source and the nozzle. An apparatus for manufacturing a semiconductor device, comprising: a gas flow rate control means for controlling the pressure.
【請求項9】 請求項又はに記載の半導体装置の製
造装置において、 前記ガス供給源と前記ノズルとの間に設置され、前記反
応性ガスと前記低反応性ガス又は前記非反応性ガスとを
混合させるガス混合手段を有することを特徴とする半導
体装置の製造装置。
9. The apparatus for manufacturing a semiconductor device according to claim 7 or 8, wherein disposed between the gas source and said nozzle, said reactive gas less reactive gas or the non-reactive gas A semiconductor device manufacturing apparatus comprising a gas mixing means for mixing the semiconductor device and the semiconductor device.
【請求項10】 請求項記載の半導体装置の製造装置
において、 前記化合物半導体基板を内包する前記チェンバ内の雰囲
気の温度、又は前記化合物半導体基板表面に噴射する前
記純水若しくは前記混合ガスの温度を制御する温度制御
手段を有することを特徴とする半導体装置の製造装置。
10. A semiconductor device manufacturing apparatus according to claim 7, wherein the compound temperature of the atmosphere in said chamber for containing the semiconductor substrate, or the temperature of the pure water or the mixed gas is injected into the compound semiconductor substrate surface An apparatus for manufacturing a semiconductor device, comprising: temperature control means for controlling the temperature.
【請求項11】 請求項記載の半導体装置の製造装置
において、 前記化合物半導体基板を保持する前記ウェーハホルダを
前記チェンバ内で回転させるウェーハホルダ回転手段を
有することを特徴とする半導体装置の製造装置。
11. The semiconductor device manufacturing apparatus according to claim 7 , further comprising a wafer holder rotating means for rotating said wafer holder holding said compound semiconductor substrate in said chamber. .
JP17943293A 1993-07-20 1993-07-20 Semiconductor device manufacturing method and semiconductor device manufacturing apparatus Expired - Fee Related JP3300112B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP17943293A JP3300112B2 (en) 1993-07-20 1993-07-20 Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
FR9403799A FR2709377A1 (en) 1993-07-20 1994-03-30 Semiconductor device having a thin film for stabilising the surface state of the substrate, and method of manufacturing it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17943293A JP3300112B2 (en) 1993-07-20 1993-07-20 Semiconductor device manufacturing method and semiconductor device manufacturing apparatus

Publications (2)

Publication Number Publication Date
JPH0737904A JPH0737904A (en) 1995-02-07
JP3300112B2 true JP3300112B2 (en) 2002-07-08

Family

ID=16065765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17943293A Expired - Fee Related JP3300112B2 (en) 1993-07-20 1993-07-20 Semiconductor device manufacturing method and semiconductor device manufacturing apparatus

Country Status (2)

Country Link
JP (1) JP3300112B2 (en)
FR (1) FR2709377A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202014100815U1 (en) * 2014-02-24 2014-03-14 Ramgraber Gmbh Apparatus for the wet-chemical treatment of objects, in particular flat, in particular disk-shaped objects such as semiconductor wafers, substrates or the like
DE202014100814U1 (en) * 2014-02-24 2014-03-14 Ramgraber Gmbh Apparatus for the wet-chemical treatment of objects, in particular flat, in particular disk-shaped objects such as semiconductor wafers, substrates or the like

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0365341A (en) * 1989-08-04 1991-03-20 Mitsui Petrochem Ind Ltd Laminate
JPH04132232A (en) * 1990-09-25 1992-05-06 Nec Corp Field-effect transistor and its manufacture
JPH0883811A (en) * 1991-03-07 1996-03-26 Japan Energy Corp Manufacture of semiconductor device
JPH0532155A (en) * 1991-07-30 1993-02-09 Kyushu Showa Sangyo Kk Car disinfection device
JPH05129342A (en) * 1991-10-31 1993-05-25 Sharp Corp Compound semiconductor device
JPH06252178A (en) * 1993-02-22 1994-09-09 Sumitomo Electric Ind Ltd Semiconductor device and manufacture thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
トライボロジスト,日本,Vol.37,No.3,p.42−48

Also Published As

Publication number Publication date
JPH0737904A (en) 1995-02-07
FR2709377A1 (en) 1995-03-03

Similar Documents

Publication Publication Date Title
Hikosaka et al. Selective dry etching of AlGaAs-GaAs heterojunction
US4540607A (en) Selective LPCVD tungsten deposition by the silicon reduction method
US5789312A (en) Method of fabricating mid-gap metal gates compatible with ultra-thin dielectrics
US7157383B2 (en) Method for forming silicon dioxide film on silicon substrate, method for forming oxide film on semiconductor substrate, and method for producing semiconductor device
KR100706798B1 (en) Method of cleaning substrate having exposed surfaces of silicon and silicon germanium and method of forming semiconductor device using the same
US5300445A (en) Production method of an HEMT semiconductor device
EP0757379A1 (en) Semiconductor and a method for manufacturing an oxide film on the surface of a semiconductor substrate
JPH1116866A (en) Method and equipment for cleaning silicon
US6078067A (en) Semiconductor device having mutually different two gate threshold voltages
Ohmi ULSI reliability through ultraclean processing
US6228728B1 (en) Method of fabricating semiconductor device
US4479850A (en) Method for etching integrated semiconductor circuits containing double layers consisting of polysilicon and metal silicide
JP3300112B2 (en) Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
US20020142500A1 (en) Ultra-thin interface oxidation by ozonated water rinsing for emitter poly structure
Hirota et al. Cleaning effects of running deionized water on a GaAs surface
US5223458A (en) Method of manufacturing a III-V semiconductor device using a self-biased substrate and a plasma containing an electronegative species
US5880483A (en) Semiconductor devices
JPH08306707A (en) Fabrication of semiconductor device
JPH09172163A (en) Manufacture of semiconductor device
JP2844963B2 (en) Semiconductor device and manufacturing method thereof
JP2775117B2 (en) Method for forming protective film
JPH08340105A (en) Semiconductor device and manufacture thereof
JPH06244409A (en) Preprocessing method for compound semiconductor substrate
US20080135917A1 (en) Method to form uniform tunnel oxide for flash devices and the resulting structures
KR100286341B1 (en) Manufacturing method for mos transistor

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020409

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080419

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090419

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090419

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100419

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110419

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees