JP3298709B2 - Even term mixer - Google Patents

Even term mixer

Info

Publication number
JP3298709B2
JP3298709B2 JP19645093A JP19645093A JP3298709B2 JP 3298709 B2 JP3298709 B2 JP 3298709B2 JP 19645093 A JP19645093 A JP 19645093A JP 19645093 A JP19645093 A JP 19645093A JP 3298709 B2 JP3298709 B2 JP 3298709B2
Authority
JP
Japan
Prior art keywords
signal
input
transistor
terminal
mixing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19645093A
Other languages
Japanese (ja)
Other versions
JPH06188639A (en
Inventor
イー. ビエン デイビッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of JPH06188639A publication Critical patent/JPH06188639A/en
Application granted granted Critical
Publication of JP3298709B2 publication Critical patent/JP3298709B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/12Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplitude Modulation (AREA)
  • Amplifiers (AREA)
  • Superheterodyne Receivers (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、アナログ信号ミクサー
に関するものであって、更に詳細には、出力信号の高調
波成分を制限したアナログ信号ミクサー(混合器)に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog signal mixer, and more particularly, to an analog signal mixer (mixer) which limits a harmonic component of an output signal.

【0002】[0002]

【従来の技術】事実上全てのワイヤレス送信及び受信シ
ステムにおいて使用されている重要な部品はアナログ信
号ミクサー(混合器)である。ミクサー即ち混合器は、
信号を変調、復調及び周波数変換するために種々の態様
で使用される。混合器は、変調を伴って又は伴うことな
しに、信号をアップコンバート、即ち信号の周波数を高
い周波数へ変換させるために使用することが可能であ
り、更に、復調を伴って又は伴うことなしに、信号をダ
ウンコンバート、即ち信号の周波数を低い周波数へ変換
させるために使用することが可能である。
An important component used in virtually all wireless transmission and reception systems is the analog signal mixer. The mixer or mixer
It is used in various ways to modulate, demodulate and frequency convert signals. The mixer can be used to upconvert the signal with or without modulation, i.e., convert the frequency of the signal to a higher frequency, and with or without demodulation. , Can be used to down convert the signal, ie, convert the frequency of the signal to a lower frequency.

【0003】図1を参照すると、一般的な従来の混合器
形態はマルチプライヤミクサー即ち乗算器混合器であ
り、それは多数の異なった態様で実現することが可能で
ある。乗算器混合器は、典型的に、ローカルオシレータ
(「LO」)信号V1 及び無線周波数(「RF」)信号
2 を受取り、且つそれらを乗算させて出力信号V0
発生する。出力信号V0 の大きさ及び周波数は、入力信
号V1 及びV2 の夫々の大きさ及び周波数に依存する。
この依存性は次式で表わすことが可能である。
Referring to FIG. 1, a common prior art mixer configuration is a multiplier mixer, which can be implemented in a number of different ways. The multiplier mixer typically receives a local oscillator (“LO”) signal V 1 and a radio frequency (“RF”) signal V 2 and multiplies them to generate an output signal V 0 . The magnitude and frequency of the output signal V 0 depends on the magnitude and frequency of each of the input signals V 1 and V 2 .
This dependency can be expressed by the following equation.

【0004】 V0 =|V1 |・cos(2πf1 t)・|V2 |cos(2πf2 t) =(1/2)|V1 ||V2 |・{cos[2π(f1 −f2 )t] +cos[2π(f1 +f2 )t]} 尚、V0 =出力信号電圧 |V1 |=キャリア信号電圧の大きさ f1 =キャリア信号周波数(ヘルツ) |V2 |=変調信号電圧の大きさ f2 =変調信号周波数(ヘルツ) t=時間(秒) cos[s]=xの余弦関数 図2を参照すると、一つの従来の混合器の構成はギルバ
ート乗算器であって、それはカッド混合器とも呼称され
る。このタイプの混合器は、図示した如く、二つの抵抗
C を介してDCバイアス電圧VCCを受取ると共にDC
バイアス電流IEEを受取る。LO信号V1 が、各々が二
個のマッチしたトランジスタを有する並列差動増幅器へ
差動的に印加される。RF信号V2 が、図示した如く、
二つのマッチしたトランジスタを有する別の差動増幅器
へ差動的に印加される。図示した如く、並列差動増幅器
の出力端を横断して取られる出力信号V0 は、次式で示
す如く二つの入力信号V1 及びV2 の関数である。
V 0 = | V 1 | · cos (2πf 1 t) · | V 2 | cos (2πf 2 t) = (1 /) | V 1 || V 2 | · {cos [2π (f 1 −f 2 ) t] + cos [2π (f 1 + f 2 ) t]} V 0 = output signal voltage | V 1 | = magnitude of carrier signal voltage f 1 = carrier signal frequency (Hertz) | V 2 | = Referring to modulated signal magnitude f 2 = modulation signal frequency (Hertz) t = time of the voltage (s) cos [s] = cosine Figure 2 x, one of the conventional mixer configurations in Gilbert multiplier Yes, it is also called a quad mixer. This type of mixer receives a DC bias voltage V CC via two resistors R C and a DC
A bias current IEEE is received. LO signal V 1 is, each difference is dynamically applied to the parallel differential amplifier having two matched transistors. As shown, the RF signal V 2
It is differentially applied to another differential amplifier having two matched transistors. As shown, the output signal V 0 taken across the output of the parallel differential amplifier is a function of the two input signals V 1 and V 2 as shown by:

【0005】 V0 =IEEC ・tanh[V1 /(2VT )]・tanh[V2 /2VT )] 尚、V0 =出力信号電圧 IEE=エミッタDC供給電流(アンペア) RC =コレクタ出力抵抗(Ω) V1 =|V1 |・cos(2πf1 t) VT =トランジスタべース・エミッタ接合順方向バイア
ススレッシュホールド電圧(≒25mV) V2 =|V2 |・cos(2πf2 t) tanh[x]=xの双曲線正接関数 ギルバート乗算器混合器の利点としては、変換利得、入
力信号の直接乗算、及びモノリシックシリコン集積技術
との良好な適合性等がある。然しながら、欠点として
は、動作が「ノイズ」を有すること、2VT を超えた信
号レベルにおける歪(デジェネレーションが使用されな
い限り)、及び例えば3V未満のVCCの場合の如く低電
圧条件下での動作がみすぼらしいこと等がある。
V 0 = IE R C · tanh [V 1 / (2V T )] · tanh [V 2 / 2V T )] where V 0 = output signal voltage I EE = emitter DC supply current (ampere) R C = collector output resistance (Ω) V 1 = | V 1 | · cos (2πf 1 t) V T = transistor base-emitter junction forward bias threshold voltage (≒ 25 mV) V 2 = | V 2 | · The hyperbolic tangent function of cos (2πf 2 t) tanh [x] = x Advantages of the Gilbert multiplier-mixer include conversion gain, direct multiplication of the input signal, and good compatibility with monolithic silicon integration techniques. The disadvantages, however, are that the operation has "noise", distortion at signal levels above 2 V T (unless degeneration is used), and under low voltage conditions, for example, with V CC below 3 V. The operation may be shabby.

【0006】図3を参照すると、別の従来の混合器構成
では、例えばバイポーラ接合トランジスタ(「BJ
T」)等の半導体の非線形デバイス特性を使用してい
る。コレクタVCC及びべースVBBバイアス電圧を有する
コモンエミッタ形態におけるBJTは、そのべースにお
いて、そのLO信号V1 及びRF信号V2 を加算された
状態で受取る。トランジスタの動作特性が本質的に非線
形性であるために、出力電圧V0 は次式で表わされる如
く入力信号V1 及びV2 の関数である。
Referring to FIG. 3, in another conventional mixer configuration, for example, a bipolar junction transistor ("BJ
T ") and the like. A BJT in a common-emitter configuration with a collector V CC and a base V BB bias voltage receives at its base its LO signal V 1 and RF signal V 2 summed. Because the operating characteristics of the transistor are non-linear in nature, the output voltage V 0 is a function of the input signals V 1 and V 2 as follows:

【0007】 V0 =VCC−ICC =VCC−RCSx =VCC−RCS ・[1+X+X2 /2!+X3 /3!+...] =K0 +K1 (V1 +V2 )+K2 (V1 +V22 +K3 (V1 +V23 +... 尚、VCC=DC電源電圧(コレクタへ) IC =コレクタ電流(アンペア) IS =BJT飽和電流(アンペア) X=(VBB+V1 +V2 )/VTBB=DC電源電圧(べースへ) KC =スカラ定数、尚、C∈{0,1,2,...} n!=(n)(n−1)(n−2)...(1)尚、n
∈{1,2,3,...} 「非線形デバイス」混合器の利点としては、変換利得、
設計の容易性及びノイズに関する良好な性能等がある。
然しながら、主要な欠点は、不所望の周波数項、即ち高
調波、即ち入力信号の混合結果の周波数の倍数における
信号エネルギ(例えば、入力信号周波数の周波数の倍数
における信号エネルギ、及び入力信号周波数の倍数、和
及び差の結合)を発生することである。
[0007] V 0 = V CC -I C R C = V CC -R C I S e x = V CC -R C I S · [1 + X + X 2/2! + X 3/3! +. . . ] = K 0 + K 1 (V 1 + V 2 ) + K 2 (V 1 + V 2 ) 2 + K 3 (V 1 + V 2 ) 3 +. . . Incidentally, V CC = DC power supply voltage (the collector) I C = collector current (amperes) I S = BJT saturation current (amps) X = (V BB + V 1 + V 2) / V T V BB = DC supply voltage ( K C = scalar constant, where C∈ {0,1,2,. . . } N! = (N) (n-1) (n-2). . . (1) n
{1, 2, 3,. . . } The advantages of “non-linear device” mixers are conversion gain,
There are ease of design and good noise performance.
However, a major disadvantage is that the unwanted frequency terms, ie, the harmonics, ie, the signal energy at multiples of the frequency resulting from the mixing of the input signals (eg, signal energy at multiples of the frequency of the input signal frequency, and multiples of the input signal frequency) , Sum and difference).

【0008】図4を参照すると、別の従来の混合器構成
が示されており、この場合はダイオードリング混合器で
ある。四つのダイオード(又は、時折、八個のダイオー
ド)からなるリングが、図示した如く、二つの変圧器の
中央タップ型二次巻線へブリッジ形態で接続されてい
る。LO信号V1 及びRF信号V2 がこれらの変圧器の
一次巻線へ印加され、且つ出力信号V0 は、図示した如
く、これら変圧器のうちの一方の中央タップから取られ
る。上述した非線形デバイス混合器と同様に、出力信号
0 は二つの入力信号V1 及びV2 に依存している。
Referring to FIG. 4, another conventional mixer configuration is shown, in this case a diode ring mixer. A ring of four diodes (or sometimes eight diodes) is connected in bridge form to the center-tapped secondary windings of the two transformers, as shown. LO signals V 1 and RF signal V 2 is applied to the primary winding of these transformers, and the output signal V 0 is, as shown, be taken from one center tap of one of these transformers. As with the nonlinear device mixer described above, the output signal V 0 depends on two input signals V 1 and V 2 .

【0009】ダイオードリング混合器の利点としては、
ノイズに関しての性能が良好であり、且つ使用周波数レ
ンジが広い(例えば、数ギガヘルツまで)ということで
ある。然しながら、欠点としては、高レベルのLO信号
1 が必要であり、且つ変圧器(又はハイブリットカッ
プラ)が必要であって、そのことはこの構成がモノリシ
ックシリコン集積化技術にとっては余り適したものでな
いものとしている。
The advantages of the diode ring mixer are:
That is, the performance with respect to noise is good, and the operating frequency range is wide (for example, up to several gigahertz). However, the downside is required LO signal V 1 of the high level, and a transformer (or hybrid coupler) is a necessary, that it is this arrangement not be suitable too for the monolithic silicon integration technology It is assumed.

【0010】[0010]

【発明が解決しようとする課題】従って、本発明の目的
とするところは、前述した従来の混合器のより多くの利
点を取込むと共に欠点をより少なくした改良した混合器
を提供することである。
Accordingly, it is an object of the present invention to provide an improved mixer which incorporates more of the advantages of the prior art mixers described above and which has fewer disadvantages. .

【0011】[0011]

【課題を解決するための手段】本発明に基づく混合器
は、AC入力信号を受取り且つ混合して、入力信号の混
合結果の偶数項及び奇数項を有するAC出力信号を供給
する。偶数項の各々における出力信号エネルギは、奇数
項の隣接したものにおける出力信号エネルギよりも大き
い。第一混合要素がAC入力信号を受取り且つ混合して
第一AC混合信号を供給する。第二混合要素がAC入力
信号を受取り且つ混合して第二AC混合信号を供給す
る。第一及び第二混合要素へ接続されている結合要素
が、第一及び第二AC混合信号を受取り且つ結合してA
C出力信号を供給する。AC出力信号は、AC入力信号
の混合結果の偶数項と奇数項とを有しており、偶数項の
各々は、奇数項の隣接したものよりも大きさが大きい。
SUMMARY OF THE INVENTION A mixer according to the present invention receives and mixes an AC input signal and provides an AC output signal having even and odd terms resulting from the mixing of the input signal. The output signal energy in each of the even terms is greater than the output signal energy in adjacent ones of the odd terms. A first mixing element receives and mixes the AC input signal to provide a first AC mixed signal. A second mixing element receives and mixes the AC input signal to provide a second AC mixed signal. A coupling element connected to the first and second mixing elements receives and combines the first and second AC mixing signals to form A
Provides a C output signal. The AC output signal has even and odd terms resulting from the mixing of the AC input signal, each of the even terms being larger in magnitude than the adjacent one of the odd terms.

【0012】本発明の好適実施例においては、第一及び
第二混合要素の各々が、二つの入力ポートと出力ポート
とを具備するトランジスタを有している。一方の入力ポ
ートがAC入力信号のうちの一つを受取り、且つ他方の
入力ポートがカップリングインピーダンスを介して別の
AC入力信号を受取る。これら二つの出力ポートは、第
一及び第二AC混合信号を実質的に非リアクタンス性の
インピーダンス(例えば、抵抗)へ供給し、その中で結
合してAC出力信号を供給する。
In a preferred embodiment of the present invention, each of the first and second mixing elements includes a transistor having two input ports and an output port. One input port receives one of the AC input signals, and the other input port receives another AC input signal via coupling impedance. These two output ports provide the first and second AC mixed signals to a substantially non-reactive impedance (eg, a resistor) and combine therein to provide an AC output signal.

【0013】本発明の別の好適実施例においては、第一
及び第二混合要素の各々が二つの相互に結合したトラン
ジスタを有しており、その各々は入力ポートを有してお
り且つその一方は出力ポートを有している。一つの入力
ポートはAC入力信号のうちの一つを受取り、他方の入
力ポートは別のAC入力信号を受取り、且つ出力ポート
はAC混合信号のうちの一つを発生する。結合要素は、
AC混合信号を受取り且つ結合してAC出力信号を発生
する抵抗を有している。
In another preferred embodiment of the present invention, each of the first and second mixing elements has two interconnected transistors, each having an input port and one of the two. Has an output port. One input port receives one of the AC input signals, the other input port receives another AC input signal, and the output port generates one of the AC mixed signals. The connecting element is
A resistor is provided for receiving and combining the AC mixed signal to produce an AC output signal.

【0014】本発明の好適実施例に基づく回路構成を有
する混合器は、好適には、殆どのビデオ、無線周波数
(「RF」)及びマイクロ波システムの典型的な特性イ
ンピーダンスに密接に近似した入力インピーダンスを有
する入力信号ポートを有しており、従って典型的な、標
準的ビデオ、RF及びマイクロ波回路、装置及び器具と
良好にインターフェースする。
A mixer having circuitry in accordance with a preferred embodiment of the present invention preferably has an input that closely approximates the typical characteristic impedance of most video, radio frequency ("RF") and microwave systems. It has an input signal port with impedance and therefore interfaces well with typical, standard video, RF and microwave circuits, devices and appliances.

【0015】[0015]

【実施例】図5を参照すると、本発明に基づく混合器を
モデル化して示してある。二つのトランジスタQA 及び
B の各々は、二つのAC信号源V1 及びV2 から二つ
のAC入力信号を受取る。トランジスタQA 及びQB
は、それらの夫々のAC入力信号を混合し且つ二つのA
C混合信号を発生し、それらの混合信号は負荷、即ち出
力端(インピーダンスZ0 )において結合されて出力電
圧V0 を供給する。
FIG. 5 shows a modeled mixer according to the invention. Each of the two transistors Q A and Q B receives two AC input signals from two AC signal sources V 1 and V 2 . Transistors Q A and Q B
Mixes their respective AC input signals and the two A
Generate C-mixed signals, which are combined at the load, ie, at the output (impedance Z 0 ), to provide an output voltage V 0 .

【0016】図6を参照すると、トランジスタQA 及び
B は、選択的に幾つかのタイプのものとすることが可
能であり、即ち、バイポーラ接合トランジスタ(「B
J」)、金属酸化物半導体電界効果トランジスタ(「M
OSFET」)、接合電界効果トランジスタ(「JFE
T」)、又はショットキーバリアゲート電界効果トラン
ジスタ(「MESFET」)とすることが可能であり、
それらの端子は図示した如くに接続される。然しなが
ら、どのトランジスタタイプを使用するか否かに拘ら
ず、各トランジスタは、図7に示した如くモデル化する
ことが可能である。このモデルによれば、各トランジス
タは、入力インピーダンスZI を有しており、それを横
断して入力電圧VI を印加し、且つ出力電流発生器が出
力電流I0 を発生し、該出力電流は入力電圧VI の関数
であって、即ちI0 =f(VI )で表わせられる。前述
したトランジスタタイプの場合、この出力電流I0 と入
力電圧VI との間の関係は次のように表わすことが可能
である。
Referring to FIG. 6, transistors Q A and Q B can be selectively of several types, ie, bipolar junction transistors (“B
J "), metal oxide semiconductor field effect transistors (" M
OSFET "), junction field effect transistor (" JFE
T "), or a Schottky barrier gate field effect transistor (" MESFET ");
These terminals are connected as shown. However, regardless of which transistor type is used, each transistor can be modeled as shown in FIG. According to this model, each transistor has an input impedance Z I , across which it applies an input voltage V I , and an output current generator generates an output current I 0 , Is a function of the input voltage V I , ie, I 0 = f (V I ). For the above-described transistor type, the relationship between the output current I 0 and the input voltage V I can be expressed as follows.

【0017】 BJT: I0 =IS ・esp[VI /VTB] MOSFET:I0 =B(W/L)(VI −VTM2 JFET: I0 =IDSS (1−VI /VTJ2 MESFET:I0 =IDSM (1−VI /VPM2 尚、IS =BJT飽和電流(アンペア) IDSS =ゲートとソースとを短絡させたJFETドレイ
ン対ソース電流 IDSM =ゲートとソースとを短絡させたMESFETド
レイン対ソース電流 VTB=BJT熱電圧(25℃において≒25mV) VTM=MOSFETスレッシュホールド電圧 VTJ=JFETピンチオフ電圧 VPM=MOSFETピンチオフ電圧 VB =MOSFET導通定数≒μCOXW/(2L) μ=MOSFETチャンネル移動度 COX=MOSFETゲート酸化物容量(ファラッド) W=MOSFETチャンネル幅(ミクロン) L=MOSFETチャンネル長(ミクロン) 図8を参照すると、図5の混合器モデルにおいて図7の
一般化したトランジスタモデルを使用すると、出力電圧
0 に対する一般式を次式の如くに表わすことが可能で
ある。
[0017] BJT: I 0 = I S · esp [V I / V TB] MOSFET: I 0 = B (W / L) (V I -V TM) 2 JFET: I 0 = I DSS (1-V I / V TJ ) 2 MESFET: I 0 = I DSM (1−V I / V PM ) 2 where I S = BJT saturation current (ampere) I DSS = JFET drain-source current I with the gate and source short-circuited DSM = MESFET drain to source current with gate and source shorted V TB = BJT thermal voltage (≒ 25 mV at 25 ° C.) V TM = MOSFET threshold voltage V TJ = JFET pinch-off voltage V PM = MOSFET pinch-off voltage V B = MOSFET conduction constant ≒ μC OX W / (2L) μ = MOSFET channel mobility C OX = MOSFET gate oxide capacitance (farad) W = MOSFET channel width (Microns) L = MOSFET channel length (microns) Referring to FIG. 8, using the generalized transistor model of FIG. 7 in the mixer model of FIG. 5, the general formula for the output voltage V 0 is expressed as It is possible.

【0018】 V0 =−Z0 [f(VA )+f(VB )] =−Z0 [f(V1 −V2 )+f(V2 −V1 )] f(VA )+f(VB )を展開すると、 f(VA )=a0 +a1 A +a2 A 2 +a3 A 3
+a4 A 4 ・・・ f(VB )=b0 +b1 B +b2 B 2 +b3 B 3
+b4 B 4 ・・・ 尚、a0=0番目のスカラー係数 b0=0番目のスカラー係数 am=m番目のスカラー係数 bm=m番目のスカラー係数 m∈{1,2,3,4,...} 従って、
V 0 = −Z 0 [f (V A ) + f (V B )] = − Z 0 [f (V 1 −V 2 ) + f (V 2 −V 1 )] f (V A ) + f ( expand the V B), f (V a ) = a 0 + a 1 V a + a 2 V a 2 + a 3 V a 3
+ A 4 V A 4 ··· f (V B) = b 0 + b 1 V B + b 2 V B 2 + b 3 V B 3
+ B 4 V B 4 ··· Note, a 0 = 0 th scalar coefficient b 0 = 0 th scalar coefficients a m = m th scalar coefficient b m = m th scalar coefficient m ∈ {1, 2, 3 , 4,. . . } Therefore,

【0019】[0019]

【数1】 (Equation 1)

【0020】an ≒bn であると仮定し、尚n∈{0,
1,2,...}であると、 V0 ≒−Z0 [2a0 +2a2 (V1 −V22 +2a
4 (V1 −V24+...] が得られる。従って、前述したことから理解される如
く、入力信号の混合結果のDC項及び奇数項、例えば偶
数高調波が残存する一方、入力信号の混合結果の奇数項
は事実上除去される。然しながら、an ≒bn を仮定す
ることが出来ない場合であっても、奇数項は、偶数項と
相対的に実質的に抑圧される。何故ならば、それらのス
カラー係数は実質的に小さいからであって、即ち|an
−bn |<<|an +bn |だからである。
Suppose that a n ≒ b n, where n∈ {0,
1, 2,. . . }, V 0 ≒ −Z 0 [2a 0 + 2a 2 (V 1 −V 2 ) 2 + 2a
4 (V 1 −V 2 ) 4 +. . . ] Is obtained. Thus, as will be appreciated from the foregoing, the DC and odd terms of the input signal mixing result, eg, even harmonics, remain, while the odd terms of the input signal mixing result are virtually eliminated. However, even when it is not possible to assume that a n ≒ b n , odd terms are substantially suppressed relative to even terms. Because their scalar coefficients are substantially small, ie | a n
−b n | << | a n + b n |.

【0021】前述したことから理解される如く、これら
二つの入力信号が同一の基本周波数を有している場合に
は、本発明に基づく混合器は周波数二倍器として使用す
ることが可能である。換言すると、事実上入力信号の混
合結果のうちの偶数項のみが発生され且つ二次の項は四
次の項及びそれより高い項と比較して大きさ有意性があ
るので、周波数の等しい入力の場合には、本発明混合器
は周波数二倍器として良好に機能することが可能であ
る。
As can be seen from the foregoing, if these two input signals have the same fundamental frequency, the mixer according to the invention can be used as a frequency doubler. . In other words, virtually only the even term of the mixing result of the input signal is generated and the quadratic term has a magnitude significance compared to the quartic and higher terms, so that input signals of equal frequency In this case, the mixer of the present invention can function well as a frequency doubler.

【0022】図9を参照すると、本発明に基づく混合器
の好適実施例が示されており、それは二つのBJT10
2(「Q1 」),104(「Q2 」)を有しており、相
互に接続したコレクタが抵抗106(「RC 」)へ接続
されている。第一トランジスタQ1 のエミッタは、抵抗
114R(「RE1」)及びコンデンサ114C
(「CE1」)からなる直列インピーダンス114を介し
て第二トランジスタQ2 のベースへ接続されている。第
二トランジスタQ2 のエミッタは、抵抗116R
「RE2」)及びコンデンサ116C(「CE2」)から構
成される直列インピーダンス116を介して第一トラン
ジスタQ1 のベースへ接続している。トランジスタQ1
及びQ2 は、それらのコレクタにおいて、それらの共用
コレクタ抵抗RC を介してDC電圧源108により、且
つそれらの夫々のエミッタにおいてDC電流源110,
112によりバイアスされている。トランジスタQ1
びQ2 は、受動的部品、即ち抵抗RE1及びRE2及びコン
デンサCE1及びCE2などのように、互いにマッチングさ
れている。DC電流源110,112は、トランジスタ
1 及びQ2 に対して等しいエミッタバイアス電流IE
を供給する。コンデンサCE1及びCE2は、トランジスタ
1 及びQ2 のベース回路及びエミッタ回路の間にDC
分離を与えている。DCバイアス電圧VCC及び電流IE
に対する好適な値及び受動的部品R1 ,R2 ,RC ,R
E1,RE2,CE1,CE2に対する好適な値は図9に示した
如きものである。
Referring to FIG. 9, there is shown a preferred embodiment of a mixer according to the present invention, which comprises two BJT10s.
2 (“Q 1 ”) and 104 (“Q 2 ”), and the interconnected collector is connected to a resistor 106 (“R C ”). The emitter of the first transistor Q 1 is, resistor 114R ( "R E1") and the capacitor 114C
(“C E1 ”) and is connected to the base of the second transistor Q 2 via a series impedance 114. The emitter of the second transistor Q 2 is, resistance 116R
Connected "R E2") and a capacitor 116C ( "C E2") via a series impedance 116 to the first transistor to Q 1 base composed. Transistor Q 1
And Q 2 at their collectors via a DC voltage source 108 via their shared collector resistance RC and at their respective emitters a DC current source 110,
Biased by 112. Transistors Q 1 and Q 2 are as such passive components, i.e. resistors R E1 and R E2 and the capacitor C E1 and C E2, are matched to each other. DC current sources 110 and 112 provide equal emitter bias current I E for transistors Q 1 and Q 2 .
Supply. Capacitors C E1 and C E2 are connected between the base circuit and the emitter circuit of transistors Q 1 and Q 2 by DC.
Giving separation. DC bias voltage V CC and current I E
And the passive components R 1 , R 2 , R C , R
Preferred values for E1 , R E2 , C E1 , and C E2 are as shown in FIG.

【0023】一方のAC入力信号V1 が、抵抗118
[「R1 」](例えば、第一AC信号源122の内部即
ちソース抵抗)を介して、第一トランジスタQ1 のベー
スへ印加され、且つ直列カップリングインピーダンス1
16を介して第二トランジスタQ2 のエミッタへ印加さ
れる。第二AC入力信号V2 が、抵抗120[「R
2 」](例えば、第二AC信号源124の内部即ちソー
ス抵抗)を介して、第二トランジスタQ2 のベースへ印
加され、且つ直列インピーダンス114を介して第一ト
ランジスタQ1 のエミッタへ印加される。図示した如く
にDCバイアス信号VCC及びIE 及びAC入力信号V1
及びV2 が印加されると、トランジスタQ1 及びQ2
対する夫々のコレクタ電流IC1及びIC2が発生される。
これらのクレクタ電流IC1及びIC2は、夫々、トランジ
スタQ1 及びQ2 内の電流の混合から発生され、それら
は入力信号V1 及びV2 の印加から誘起される。これら
のコレクタ電流IC1及びIC2はコレクタ抵抗RC におい
て結合される。その結果コレクタ抵抗RC を横断して発
生されるAC信号電圧は出力信号V0 を構成する。
One AC input signal V 1 is connected to a resistor 118
[ "R 1"] (e.g., internal or source resistance of the first AC signal source 122) via, applied to the base of the first transistor Q 1, and the series coupling impedance 1
16 through applied to the second transistor Q 2 of the emitter. The second AC input signal V 2 is supplied by a resistor 120 [“R
2 "] (e.g., internal or source resistance of the second AC signal source 124) via, applied to the second transistor Q 2 of the base, is applied and through the series impedance 114 to the first transistor to Q 1 emitter You. As shown, the DC bias signals V CC and IE and the AC input signal V 1
When and V 2 is applied, the collector current I C1 and I C2 of people each for transistor Q 1 and Q 2 are generated.
These collector currents I C1 and I C2 are generated from a mixture of currents in transistors Q 1 and Q 2 , respectively, which are induced from the application of input signals V 1 and V 2 . These collector currents I C1 and I C2 are coupled at a collector resistance R C. As a result an AC signal voltage generated across the collector resistor R C constitutes the output signal V 0.

【0024】図10を参照すると、図9の混合器回路1
00に対するAC信号モデルが示されており、且つ前述
した説明に基づいて、AC出力信号V0 は実質的に次式
に従って発生される。
Referring to FIG. 10, the mixer circuit 1 of FIG.
An AC signal model for 00 is shown, and based on the above description, the AC output signal V 0 is generated substantially according to the following equation:

【0025】 V0 =−RC ・(IC1+IC2) =−RCS ・{exp[(VBEO +V1 −V2 )/VT ] +exp[(VBEO −V1 +V2 )/VT ]} =−RCS ・exp[VBEO /VT ] ・{exp[(V1 −V2 )/VT ] +exp[(V2 −V1 )/VT ]} =−RCS ・exp[VBEO /VT ]・2cosh[(V1 −V2 ) /VT ] =−2IEC ・[1+(V1 −V22 /2!・VT 2 +(V1 −V24 /4!・VT 4 +(V1 −V26 /6!・VT 6 +...] ≒−2IEC ・cosh[(V1 −V2 )/VT ] 尚、RC =コレクタ抵抗値(Ω) IC1=Q1 コレクタ電流(アンペア) IC2=Q2 コレクタ電流(アンペア) IS =BJT飽和電流(アンペア) IE =エミッタ電流(アンペア) VBE0 =ベース・エミッタDC接合電圧 V1 =キャリア(「LO」)信号電圧 =|V1 |・cos(2πf1 t) V2 =変調用(「RF」)信号電圧 =|V2 |・cos(2πf2 t) VT =トランジスタベース・エミッタ接合順方向バイア
ススレッシュホールド電圧(25℃において≒25m
V) f1 =キャリア信号周波数 f2 =変調用信号周波数 t=時間(秒) exp{x}=ex cosh{x}=xの双曲線余弦関数 前述したことから理解される如く、出力信号V0 の周波
数スペクトルは、入力信号V1 及びV2 の混合結果のう
ちの偶数項及び実質的に抑圧した奇数項を有している。
即ち、偶数項は、Af1 +Bf2 、Bf1 +Af2 、|
Af1 −Bf2|及び|Bf1 −Af2 |を有してお
り、且つ奇数項はCf1 +Df2 、Df1+Cf2 、|
Cf1 −Df2 |及び|Df1 −Cf2 |を有してお
り、尚(A+B)∈{2,4,6,...}及び(C+
D)∈{1,3,5,...}である。更に、この出力
信号V0 における制限された周波数成分は、例えばコン
デンサ又はインダクタ等の個別的なリアクタンス性部品
や、又はフィルタ機能(例えば、ハイパス、ローパス、
バンドパス又はバンドストップ)を行うために典型的に
使用される伝送線要素(例えば開回路又は短絡スタブ)
等の同調要素を使うことの必要性なしに、達成されてい
ることを理解すべきである。
[0025] V 0 = -R C · (I C1 + I C2) = -R C I S · {exp [(V BEO + V 1 -V 2) / V T] + exp [(V BEO -V 1 + V 2) / V T]} = -R C I S · exp [V BEO / V T] · {exp [(V 1 -V 2) / V T] + exp [(V 2 -V 1) / V T]} = -R C I S · exp [V BEO / V T] · 2cosh [(V 1 -V 2) / V T] = -2I E R C · [1+ (V 1 -V 2) 2/2! · V T 2 + (V 1 -V 2) 4/4! · V T 4 + (V 1 -V 2) 6/6!・ V T 6 +. . . ] ≒ -2I E R C · cosh [(V 1 -V 2) / V T] Incidentally, R C = collector resistance value (Ω) I C1 = Q 1 collector current (amperes) I C2 = Q 2 collector current ( Amps) I S = BJT saturation current (amps) IE = emitter current (amps) V BE0 = base-emitter DC junction voltage V 1 = carrier (“LO”) signal voltage = | V 1 | · cos (2πf 1 t) V 2 = modulation (“RF”) signal voltage = | V 2 | · cos (2πf 2 t) V T = transistor base-emitter junction forward bias threshold voltage (電 圧 25 m at 25 ° C.)
V) f 1 = carrier signal frequency f 2 = modulation signal frequency t = time (seconds) exp {x} = e x cosh {x} = hyperbolic cosine of x function as will be understood from the foregoing, the output signal V The zero frequency spectrum has even and substantially suppressed odd terms of the result of mixing the input signals V 1 and V 2 .
That is, the even terms are Af 1 + Bf 2 , Bf 1 + Af 2 , |
Af 1 −Bf 2 | and | Bf 1 −Af 2 |, and the odd terms are Cf 1 + Df 2 , Df 1 + Cf 2 , |
Cf 1 −Df 2 | and | Df 1 −Cf 2 |, where (A + B) ∈ {2, 4, 6,. . . } And (C +
D) {1, 3, 5,. . . }. Furthermore, the limited frequency components in this output signal V 0 can be generated by discrete reactive components such as capacitors or inductors, or filter functions (eg, high-pass, low-pass,
Transmission line elements typically used to perform bandpass or bandstop (eg, open circuit or short circuit stubs)
It should be understood that this has been achieved without the need to use tuning elements such as.

【0026】本発明に基づく混合器は幾つかの付加的な
利点を有しており、例えばノイズ性能が良好であり、歪
が小さく、又低い零入力電流状態及び低いDCバイアス
電圧(例えば、3V以下)で動作することの能力等があ
る。更に、本発明に基づく混合器は、変換利得を与え、
且つ特に一つのタイプの活性装置(例えばNPN BJ
T)のみを必要とするに過ぎないので、モノリシックシ
リコン集積化技術に適した設計構造を有している。図9
の混合器の一つの欠点は、二つの入力信号V1及びV2
の間の分離が比較的低いことである。
The mixer according to the present invention has several additional advantages, such as good noise performance, low distortion, low quiescent current conditions and low DC bias voltage (eg, 3V). Below). Furthermore, the mixer according to the invention provides a conversion gain,
And especially one type of activation device (eg NPN BJ
Since only T) is required, it has a design structure suitable for monolithic silicon integration technology. FIG.
Is disadvantageous in that the two input signals V 1 and V 2
Is relatively low.

【0027】本発明に基づく混合器と従来のギルバート
乗算器(掛算器)混合器との間の幾つかの動作特性の例
示的な比較を以下の表1に示してある。
An exemplary comparison of some operating characteristics between a mixer according to the present invention and a conventional Gilbert multiplier (multiplier) mixer is shown in Table 1 below.

【0028】 表 1 偶数項混合器と従来の混合器との比較 ギルバート ギルバート 偶数項 単位 VCC=5V, VCC=3V, VCC=3V ZO =50ohms Zo =200ohms Zo =200ohms ノイズ値 17 9.4 5 dB 変換利得 1.8 0.9 2.4 dB 出力レベル 0.29 0.63 0.53 Vpp (“PldB”) 供給電流 8.1 6.3 5 mA LO−to−RF ≒30 ≒30 ≒6 dB 拒否 図11を参照すると、本発明に基づく混合器の別の好適
実施例が示されており、それは、実質的に上述した如く
に相互接続されており且つ図9に示されている能動部品
と受動部品とを有しており、図示した如く、トランジス
タ202(「Q1 」)、204(「Q2 」)のべース回
路内における幾つかの受動要素226(RB1」)、23
2(「CB1」)、228(「RB2」)、234
(「CB2」)が付加されると共にDCベースバイアス電
圧VBBが付加されている。
TABLE 1 Comparison of Even Term Mixer with Conventional Mixer Gilbert Gilbert Even Term Unit V CC = 5 V, V CC = 3 V, V CC = 3 V Z O = 50 ohms Z o = 200 ohms Z o = 200 ohms Noise value 17 9.45 dB Conversion gain 1.8 0.9 2.4 dB Output level 0.29 0.63 0.53 V pp (“PldB”) Supply current 8.1 6.35 mA LO-to- RF ≒ 30 ≒ 30 ≒ 6 dB Rejection Referring to FIG. 11, another preferred embodiment of a mixer according to the present invention is shown, which is interconnected substantially as described above and FIG. It has an active component and a passive component illustrated in, as shown, the transistor 202 ( "Q 1"), 204 several passive elements in ( "Q 2") Nobesu circuit 226 (R B1 ), 23
2 (“C B1 ”), 228 (“R B2 ”), 234
(“C B2 ”) and the DC base bias voltage V BB .

【0029】第二DC電圧源230が、べース抵抗RB1
及びRB2を介して、トランジスタQ1 及びQ2 のべース
へDCバイアス電圧VBBを印加する。第一AC入力信号
は、直列抵抗218(「R 」)を介して、且つ
直列カップリングコンデンサ232(「CB1」)を介し
て第一トランジスタQ1 のべースへ供給される。第二A
C入力信号V2 は、直列抵抗220(「R2 」)を介し
て、直列カップリングコンデンサ234(「CB2」)を
介して第二トランジスタQ2 のべースへ供給される。
The second DC voltage source 230 is connected to the base resistor R B1
And via the R B2, applying a DC bias voltage V BB to the transistors Q 1 and Q 2 Nobesu. The first AC input signal V 1 is provided to the base of the first transistor Q 1 via a series resistor 218 (“R 1 ”) and via a series coupling capacitor 232 (“C B1 ”). . 2nd A
The C input signal V 2 is supplied to the base of the second transistor Q 2 via a series resistor 220 (“R 2 ”) and a series coupling capacitor 234 (“C B2 ”).

【0030】図12を参照すると、本発明に基づく混合
器の別の好適実施例が示されており、それは二個のNP
N BJT302(「Q1」),304(「Q2」)、二
個のPNP BJT342(「Q3」),344
(「Q4」)及びコレクタ抵抗306(「RC」)を有し
ており、それらは実質的に図示した如くに接続されてい
る。DC電圧源308が、抵抗RCを介して、DCバイ
ス電圧VCCをトランジスタQ1及びQ2のコレクタへ印加
する。トランジスタQ1のべース及びエミッタは、夫
々、トランジスタQ3のエミッタ及びトランジスタQ4
べースへ接続されている。トランジスタQ2のべース及
びエミッタは、夫々、トランジスタQ4のエミッタ及び
トランジスタQ3のべースへ接続している。トランジス
タQ3及びQ4のコレクタは接地接続されている。DC電
流源346,348は、等しいDCバイアス電流I
Bを、トランジスタQ1及びQ3のべース及びエミッタを
夫々トランジスタQ2及びQ4のべース及びエミッタへ接
続しているノードへ印加する。
Referring to FIG. 12, another preferred embodiment of a mixer according to the present invention is shown, which comprises two NPs.
NBJT 302 (“Q 1 ”), 304 (“Q 2 ”), two PNP BJTs 342 (“Q 3 ”), 344
It has ( "Q 4") and the collector resistor 306 ( "R C"), which are connected substantially as shown. A DC voltage source 308 applies a DC bias voltage V CC to the collectors of transistors Q 1 and Q 2 via resistor R C. Transistor Q 1 Nobesu and emitter, respectively, are connected to the emitter and the transistor Q 4 Nobesu transistor Q 3. Transistor Q 2 Nobesu and emitter, respectively, are connected to the emitter and the transistor Q 3 Nobesu transistor Q 4. The collector of the transistor Q 3 and Q 4 is connected to ground. DC current sources 346 and 348 provide equal DC bias current I
The B, and applied to the node connecting the transistors Q 1 and Q 3 Nobesu and emitter to respective transistors Q 2 and Q 4 Nobesu and emitter.

【0031】第一AC入力信号V1 (例えば、LO)
が、トランジスタQ3 のべース及びトランジスタQ2
エミッタへ印加される。第二AC入力信号V2 (例え
ば、RF)がトランジスタQ4 のべース及びトランジス
タQ1 のエミッタへ印加される。図9及び図11の混合
器回路に関する前述した説明に従って、コレクタ電流I
C1及びIC2が発生され、該電流は抵抗RC において結合
し且つ実質的に次式に従って出力信号電圧V0 を発生す
る。
First AC input signal V 1 (eg, LO)
But it is applied to the emitter of the transistor Q 3 Nobesu and transistor Q 2. A second AC input signal V 2 (eg, RF) is applied to the base of transistor Q 4 and the emitter of transistor Q 1 . According to the previous description of the mixer circuit of FIGS. 9 and 11, the collector current I
C1 and I C2 are generated, the currents combining at resistor R C and generating an output signal voltage V 0 substantially according to the following equation:

【0032】 V0 ≒−2KIBC ・cosh[(V1 −V2 )/VT ] 尚、V0 =出力信号(V) IB =べースバイアス電流(A) RC =コレクタの出力抵抗(Ω) V1 =キャリア(「LO」)信号(V) =|V1 |・cos(2πf1 t) V2 =変調(「RF」)信号(V) =|V2 |・cos(2πf2 t) VT =トランジスタべース・エミッタ接合順方向バイア
ススレッシュホールド電圧(25℃において≒25m
V) f1 =キャリア信号周波数(Hz) f2 =変調信号周波数(Hz) T=時間(秒) K=コレクタ電流に関する定数 =ISN/ISP ≒(ICN・ICP)・exp[(VBEP −VBEN )/V
T ] ISN=NPN BJT飽和電流(A) ISP=PNP BJT飽和電流(A) ICN=NPN BJTコレクタ電流(A) ICP=PNP BJTコレクタ電流(A) VBEP =PNP BJTべース・エミッタ電圧 VBEN =NPN BJTべース・エミッタ電圧 exp[x]=ex cosh[x]=xの双曲線余弦関数 図13を参照すると、出力信号V0 の例示的な周波数ス
ペクトルが示されている。前述した説明に基づいて、V
0 周波数スペクトルは、入力信号V1 及びV2の混合結
果の偶数項と抑圧した奇数項(例えば、−40dB未
満)とを有している。偶数項としては、Af1 +Bf
2 、Bf1 +Af2 、|Af1 −Bf2 |及び|Bf1
−Af2 |を有しており、且つ奇数項としては、Cf1
+Df2 、Df1 +Cf2 、|Cf1 −Df2 |及び|
Df1 −Cf2 |を有しており、尚(A+B)∈{2,
4,6,...}及び(C+D)∈{1,3,
5,...}である。
[0032] V 0 ≒ -2KI B R C · cosh [(V 1 -V 2) / V T] Incidentally, V 0 = the output signal (V) I B = base Subaiasu current (A) R C = collector output Resistance (Ω) V 1 = carrier (“LO”) signal (V) = | V 1 | · cos (2πf 1 t) V 2 = modulation (“RF”) signal (V) = | V 2 | · cos ( 2πf 2 t) V T = transistor base-emitter junction forward bias threshold voltage (≒ 25 m at 25 ° C.)
V) f 1 = carrier signal frequency (Hz) f 2 = modulation signal frequency (Hz) T = time (seconds) K = constant relating to collector current = ISN / ISP ≒ ( ICN · ICP ) · exp [ V BEP -V BEN ) / V
T ] I SN = NPN BJT saturation current (A) I SP = PNP BJT saturation current (A) I CN = NPN BJT collector current (A) I CP = PNP BJT collector current (A) V BEP = PNP BJT base emitter voltage V BEN = NPN BJT to database emitter voltage exp [x] = with reference to e x cosh [x] = x hyperbolic cosine function 13, an exemplary frequency spectrum of the output signal V 0 is shown ing. Based on the above description, V
0 frequency spectrum, and a odd term has been suppressed and even terms of the mixing result of the input signals V 1 and V 2 (e.g., less than -40 dB). As even terms, Af 1 + Bf
2 , Bf 1 + Af 2 , | Af 1 −Bf 2 | and | Bf 1
−Af 2 | and as an odd term, Cf 1
+ Df 2 , Df 1 + Cf 2 , | Cf 1 −Df 2 | and |
Df 1 −Cf 2 |, and (A + B) ∈ {2
4, 6,. . . } And (C + D) ∈ {1,3
5 ,. . . }.

【0033】図13の例示的な出力信号V0 の周波数ス
ペクトルは、以下の如く図9及び10の好適実施例に対
して上述した説明に基づいて計算したものである。
The frequency spectrum of the exemplary output signal V 0 of FIG. 13 has been calculated based on the above description for the preferred embodiment of FIGS. 9 and 10 as follows.

【0034】 V0 =−2IEC ・cosh[(V1 −V2 )/VT ] =(0.5)・cosh[{0.03162・cos(2πf1 t)− 0.01・cos(2πf2 t)}/0.0259] 尚、0.03162≡50Ωシステムにおいて−20d
Bm 0.01≡50Ωシステムにおける−30dBm f1 =1ギガヘルツ=1×109 Hz f2 =900メガヘルツ=900×106 Hz 図13に示した偶数項に対する相対的な振幅(二次項|
1 −f2 |と相対的にデシベル[「dB」]で表わし
てある。)を以下の表2に示してある。奇数項は、少な
くとも、二次項|f1 −f2 |から40dB低いもので
ある。
[0034] V 0 = -2I E R C · cosh [(V 1 -V 2) / V T] = (0.5) · cosh [{0.03162 · cos (2πf 1 t) - 0.01 · cos (2πf 2 t)} / 0.0259] Note that -20d in a 0.03162≡50Ω system
−30 dBm f 1 = 1 gigahertz = 1 × 10 9 Hz f 2 = 900 megahertz = 900 × 10 6 Hz in a Bm 0.01Ω50Ω system Relative amplitude (quadratic term |
It is expressed in decibels [“dB”] relative to f 1 −f 2 |. ) Are shown in Table 2 below. The odd term is at least 40 dB lower than the quadratic term | f 1 −f 2 |.

【0035】 表 2 次 数 振幅(dB) |f1 −f2 | 2 0 2|f1 −f2 | 4 −31.2 2f2 2 −14.7 |f1 +f2 | 2 0 2f1 2 +3.6 3f1 −f2 4 −24.9 2|f1 +f2 | 4 −31.2 3f1 +f2 4 −24.9 4f1 4 −26.9 本発明の前述した好適実施例に基づく回路トポロジィを
有する混合器は、殆どのビデオ、RF及びマイクロ波信
号システムの典型的な特性インピーダンスに密接に近似
する入力インピーダンスを具備する入力信号ポートを有
している。従って、このような混合器は、典型的なスタ
ンダードなビデオ、RF及びマイクロ波回路、装置及び
器具と良好にインターフェースする。このことは、以下
の説明において図14A−14Cを参照することにより
よりよく理解することが可能である。
[0035] Table 2 Section order amplitude (dB) | f 1 -f 2 | 2 0 2 | f 1 -f 2 | 4 -31.2 2f 2 2 -14.7 | f 1 + f 2 | 2 0 2f 1 2 +3.6 3f 1 -f 2 4 -24.9 2 | f 1 + f 2 | 4 -31.2 3f 1 + f 2 4 -24.9 4f 14 -26.9 The preferred embodiment of the present invention described above. A mixer with an example circuit topology has an input signal port with an input impedance that closely approximates the typical characteristic impedance of most video, RF, and microwave signal systems. Thus, such mixers interface well with typical standard video, RF and microwave circuits, devices and appliances. This can be better understood by referring to FIGS. 14A-14C in the following description.

【0036】典型的なBJTは、コレクタバイアス電流
が数ミリアンペアでコモンエミッタ形態で動作される場
合に数百Ωのベース端子インピーダンスを提供する。こ
のインピーダンスは、典型的な50Ω又は75Ωのビデ
オ、RF又はマイクロ波信号システムにおけるベース端
子へ効率的な電力転送を行なうのには高過ぎる。
A typical BJT provides a base terminal impedance of several hundred ohms when operated in a common emitter configuration with a collector bias current of a few milliamps. This impedance is too high for efficient power transfer to the base terminal in a typical 50Ω or 75Ω video, RF or microwave signal system.

【0037】図14Aを参照すると、コモンエミッタ増
幅器の入力インピーダンスを解析する場合に使用される
一般的な回路モデルが示されている。このモデルに基づ
いて、入力インピーダンZinは次の如くに計算すること
が可能である。
Referring to FIG. 14A, there is shown a general circuit model used for analyzing the input impedance of a common emitter amplifier. Based on this model, the input impedance Z in is able to calculate the next as.

【0038】 Zin=β(re +Ze )=β(VT /IC +Ze ) 尚、β=コモンエミッタ電流利得 =f(Ω)=f(2πf) re =内在的エミッタ抵抗 Ze =エミッタ回路インピーダンス VT =ベース・エミッタ接合順方向バイアススレッシュ
ホールド電圧 IC =コレクタ電流 β=50、VT =0.0259V、IC =2mA及びZ
e =0(典型的な例示的動作条件)であると仮定する
と、次式が得られる。
[0038] Z in = β (r e + Z e) = β (V T / I C + Z e) In addition, beta = common emitter current gain = f (Ω) = f ( 2πf) r e = intrinsic emitter resistance Z e = emitter circuit impedance V T = base-emitter junction forward bias threshold voltage I C = collector current β = 50, V T = 0.0259 V, I C = 2 mA and Z
Assuming that e = 0 (a typical example operating condition), we have:

【0039】 Zin=β(VT /IC +Ze )=50(0.0259/0.002+0) ≒648Ω 前述したことから理解される如く、典型的な条件の下で
動作するコモンエミッタ増幅器に対する入力インピーダ
ンスは50Ωよりも著しく高いものであり、従って50
Ωの信号源に対しマッチングはよくない。より高い周波
数においては、トランジスタ電流利得β[これは周波数
の関数であり、即ちβ=f(Ω)=f(2πf)]が減
少し且つ位相遅延を発生する。従って入力インピーダン
スをより高い周波数において減少させることが可能であ
るが、βにより導入される電流位相遅延が増幅器の入力
端をして容量性であるようにさせる。このことは、増幅
器をして、継続的に50Ωの信号源に対してマッチング
がよくない状態とさせる。一方、数ミリアンペアのコレ
クタバイアス電流でコモンベース形態で動作される場合
に、典型的なBJTは、数Ωのオーダーのエミッタ端子
インピーダンスを提供する。このインピーダンスは、5
0又は75Ωの信号源から効率的な電力転送を行なうの
には低過ぎるものである。
Z in = β (V T / I C + Z e ) = 50 (0.0259 / 0.002 + 0) ≒ 648Ω As can be understood from the foregoing, a common-emitter amplifier operating under typical conditions Is significantly higher than 50Ω, and
Matching is not good for Ω signal sources. At higher frequencies, the transistor current gain β, which is a function of frequency, ie β = f (Ω) = f (2πf), decreases and creates a phase delay. Thus, while it is possible to reduce the input impedance at higher frequencies, the current phase delay introduced by β causes the input of the amplifier to be capacitive. This causes the amplifier to continually be poorly matched to a 50 ohm source. On the other hand, when operated in a common base configuration with a collector bias current of a few milliamps, a typical BJT provides an emitter terminal impedance on the order of a few ohms. This impedance is 5
It is too low for efficient power transfer from a 0 or 75 ohm source.

【0040】図14Bを参照すると、コモンベース増幅
器の入力インピーダンスを解析する場合に使用される一
般的な回路モデルが示されている。このモデルに基づい
て、入力インピーダンスZinは次式の如くに計算するこ
とが可能である。
Referring to FIG. 14B, a general circuit model used for analyzing the input impedance of the common base amplifier is shown. Based on this model, the input impedance Z in can be calculated as follows.

【0041】 Zin=(1/gm +Zb /β)=(VT /IC +Zb /β) 尚、gm =トラジスタのトランスコンダクタンス Zb =ベース回路インピーダンス VT =0.0259V、IC =2mA、Zb =0、β=
50(典型的な例示的動作条件)であると仮定すると、
以下のような結果が得られる。
Z in = (1 / g m + Z b / β) = (V T / I C + Z b / β) where g m = transconductance of transistor Z b = base circuit impedance V T = 0.0259 V, I C = 2 mA, Z b = 0, β =
Assuming 50 (typical exemplary operating conditions):
The following results are obtained.

【0042】 Zin=(VT /IC +Zb /β)=(0.0259/0.002+0/50 ) ≒12.9Ω 前述したことから理解される如く、典型的な条件下で動
作するコモンベース増幅器に対する入力インピーダンス
は50Ωよりも著しく低く、従って50Ωの信号源に対
するマッチングはよくない。トランジスタ電流利得βの
減少(上述した如く)及び寄生オーミックベース抵抗の
存在の両方の影響のために、より高い周波数において入
力インピーダンスが上昇することがしばしば発生する。
βに関連する位相遅延(前述した如く)のために、上昇
する入力インピーダンスは誘導的なものとして表われ
る。従って、入力インピーダンスは、50Ωの信号源に
対して継続して良くないマッチングを提供する。
Z in = (V T / I C + Z b /β)=(0.0259/0.002+0/50)≒12.9Ω As will be understood from the foregoing, operating under typical conditions. The input impedance for the common base amplifier is significantly lower than 50 ohms, so the matching for a 50 ohm source is poor. It is often the case that the input impedance rises at higher frequencies, both due to the effects of both a reduction in the transistor current gain β (as described above) and the presence of the parasitic ohmic base resistance.
Due to the phase delay associated with β (as described above), the rising input impedance appears as inductive. Thus, the input impedance provides a continuously poor match for a 50Ω signal source.

【0043】然しながら、本発明に基づく混合器トポロ
ジィの場合、数ミリアンペアのバイアス電流で動作され
る場合には、入力端子インピーダンスは殆どのビデオ、
RF及びマイクロ波信号システムの典型的な特性インピ
ーダンスに極めて近いものである。
However, for the mixer topology according to the present invention, when operated with a bias current of a few milliamps, the input terminal impedance is almost equal to the video,
It is very close to the typical characteristic impedance of RF and microwave signal systems.

【0044】図14Cを参照すると、本発明の好適実施
例に基づく混合器(例えば、図9に示したもの)の入力
インピーダンスは次のようにして計算することが可能で
ある。
Referring to FIG. 14C, the input impedance of a mixer (eg, shown in FIG. 9) according to a preferred embodiment of the present invention can be calculated as follows.

【0045】 Zin=Vin/Iin=V1 /(ib +ie ) =V1 /[V1 /{β(re +Zs )}+V1 /(re +Zs )] =(re +ZS )/(1+1/β) =(VT /IC +ZS )/(1+1/β) VT =0.0259V、IC =2mA、ZS =50、β
=50(典型的な例示的動作条件)であると仮定する
と、次の結果が得られる。
[0045] Z in = V in / I in = V 1 / (i b + i e) = V 1 / [V 1 / {β (r e + Z s)} + V 1 / (r e + Z s)] = ( r e + Z S) / ( 1 + 1 / β) = (V T / I C + Z S) / (1 + 1 / β) V T = 0.0259V, I C = 2mA, Z S = 50, β
= 50 (typical exemplary operating conditions), the following results are obtained.

【0046】 Zin=(VT /IC +ZS )/(1+1/β) =(0.0259/0.002+50)/(1+1/50) ≒61.7Ω 前述したことから理解される如く、本発明に基づく混合
器の入力インピーダンスは、他の入力端を駆動する信号
源の典型的な50Ωのインピーダンスに近いものであ
る。従って、両方の入力端がこのような信号源によって
駆動される場合には、いずれの入力端の入力インピーダ
ンスは約62Ωとなる。このことは、50Ωシステムに
おいて定在波比(「SWR」)が1.23:1であるこ
とを表わす。従って、両方の信号源は妥当にマッチング
されている。
Z in = (V T / I C + Z S ) / (1 + 1 / β) = (0.0259 / 0.002 + 50) / (1 + 1/50) ≒ 61.7Ω As can be understood from the above description, The input impedance of the mixer according to the invention is close to the typical 50Ω impedance of the signal source driving the other input. Therefore, if both inputs are driven by such a signal source, the input impedance of either input will be about 62Ω. This represents a standing wave ratio (“SWR”) of 1.23: 1 in a 50Ω system. Therefore, both sources are reasonably matched.

【0047】このマッチングは、二つの理由によって中
程度に高い周波数において維持される。第一に、内在エ
ミッタ抵抗re における増加に起因して観測される誘導
性インピーダンス効果が減少される。何故ならば、入力
インピーダンスに影響を与えるためには、re が、コモ
ンベース増幅器の場合における如く、単なるre だけで
はなく、re とソースインピーダンスとの和(即ち、r
e +ZS )と相対的に増加せねばならないからである。
第二に、トランジスタの電流利得βにおける減少は、入
力インピーダンスに与える影響は小さく、周波数依存性
βがより高い周波数において減少するので、re におけ
る増加を部分的に相殺する。
This matching is maintained at moderately high frequencies for two reasons. First, inductive impedance effect observed due to an increase in endogenous emitter resistance r e is reduced. Because, in order to influence the input impedance, r e is, as in the case of the common base amplifier, rather than just r e, r e and the sum of the source impedance (i.e., r
e + Z S ).
Secondly, the reduction in current gain β of the transistor is less impact on the input impedance, the frequency dependence β decreases at higher frequencies, to partially offset the increase in r e.

【0048】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
Although specific embodiments of the present invention have been described in detail above, the present invention should not be limited to these specific examples, but may be variously modified without departing from the technical scope of the present invention. Of course is possible.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 従来の乗算器(掛算器)混合器に対する概略
図。
FIG. 1 is a schematic diagram of a conventional multiplier (multiplier) mixer.

【図2】 従来のギルバート乗算器混合器回路の概略
図。
FIG. 2 is a schematic diagram of a conventional Gilbert multiplier-mixer circuit.

【図3】 従来の非線形デバイス混合器回路の概略図。FIG. 3 is a schematic diagram of a conventional nonlinear device mixer circuit.

【図4】 従来のダイオードリング混合器回路の概略
図。
FIG. 4 is a schematic diagram of a conventional diode ring mixer circuit.

【図5】 本発明の一実施例に基づいて構成された混合
器のAC回路モデルを示した概略図。
FIG. 5 is a schematic diagram showing an AC circuit model of a mixer configured according to one embodiment of the present invention.

【図6】 本発明の一実施例に基づいて構成された混合
器において使用することの可能なトランジスタに対する
端子形態を示した概略図。
FIG. 6 is a schematic diagram showing terminal configurations for transistors that can be used in a mixer configured according to one embodiment of the present invention.

【図7】 トランジスタの一般的なAC信号モデルを示
した概略図。
FIG. 7 is a schematic diagram showing a general AC signal model of a transistor.

【図8】 図7のトランジスタモデルを使用した図5の
回路モデルを示した概略図。
FIG. 8 is a schematic diagram showing the circuit model of FIG. 5 using the transistor model of FIG. 7;

【図9】 本発明の一実施例に基づいて構成した混合器
を示した概略図。
FIG. 9 is a schematic diagram illustrating a mixer configured according to one embodiment of the present invention.

【図10】 図9の混合器のAC信号混合モデルを示し
た概略図。
FIG. 10 is a schematic diagram showing an AC signal mixing model of the mixer of FIG. 9;

【図11】 本発明の別の実施例に基づいて構成した混
合器を示した概略図。
FIG. 11 is a schematic diagram illustrating a mixer configured according to another embodiment of the present invention.

【図12】 本発明の更に別の実施例に基づいて構成し
た混合器を示した概略図。
FIG. 12 is a schematic view showing a mixer configured according to still another embodiment of the present invention.

【図13】 本発明の一実施例に基づいて構成した混合
器の出力信号の周波数成分を示したグラフ図。
FIG. 13 is a graph showing frequency components of an output signal of a mixer configured based on one embodiment of the present invention.

【図14A】 コモンエミッタ増幅器の入力インピーダ
ンスを計算する場合に使用する回路モデルを示した概略
図。
FIG. 14A is a schematic diagram showing a circuit model used when calculating the input impedance of a common emitter amplifier.

【図14B】 コモンベース増幅器の入力インピーダン
スを計算する場合に使用される回路モデルを示した概略
図。
FIG. 14B is a schematic diagram showing a circuit model used when calculating the input impedance of the common base amplifier.

【図14C】 本発明の一実施例に基づいて構成した混
合器の一部の入力インピーダンスを計算する場合に使用
する回路モデルを示した概略図。
FIG. 14C is a schematic diagram showing a circuit model used when calculating the input impedance of a part of the mixer configured according to one embodiment of the present invention.

【符号の説明】[Explanation of symbols]

Q トランジスタ V AC信号源 Z0 出力インピーダンスQ transistor V AC signal source Z 0 output impedance

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭51−88115(JP,A) 特開 平2−78305(JP,A) 特開 平1−202002(JP,A) 実開 昭62−129815(JP,U) (58)調査した分野(Int.Cl.7,DB名) H03D 7/12 - 7/14 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-51-88115 (JP, A) JP-A-2-78305 (JP, A) JP-A-1-202002 (JP, A) 129815 (JP, U) (58) Field surveyed (Int. Cl. 7 , DB name) H03D 7/ 12-7/14

Claims (24)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 第一及び第二AC入力信号を受取ると共
に混合し、且つ前記第一及び第二入力信号の混合結果の
偶数項及び実質的に抑圧した奇数項をAC出力信号に与
える信号混合器において、 第一AC混合信号を与えるために第一及び第二AC入力
信号を受取り且つ混合する第一混合器手段であって、第
一線形動作領域においてDCバイアスされ且つそれと関
連する第一入力インピーダンスを具備しており且つ前記
第一及び第二AC入力信号が前記第一入力インピーダン
スの両端において受取られる第一混合器手段が設けられ
ており、 第二AC混合信号を与えるために前記第一及び第二AC
入力信号を受取り且つ混合する前記第一混合器手段に結
合し第二混合器手段であって、第二線形動作領域にお
いてDCバイアスされ且つそれと関連する第二入力イン
ピーダンスを具備しており且つ前記第一及び第二AC入
力信号が前記第二入力インピーダンスの両端において受
取られる第二混合器手段が設けられており、 AC出力信号を与えるために前記第一及び第二AC混合
信号を受取り且つ結合するために前記第一及び第二混合
器手段へ結合して結合器手段が設けられており、前記A
C出力信号は前記第一及び第二AC入力信号の混合結果
の第一複数個の偶数項及び第二複数個の奇数項を有して
おり、且つ前記第一複数個の偶数項の各々が前記第二複
数個の奇数項の隣接するものよりも大きさが大きいこと
を特徴とする信号混合器。
1. A signal mixer for receiving and mixing first and second AC input signals and providing an even and substantially suppressed odd term of the mixing result of the first and second input signals to an AC output signal. in vessels, a first and a second AC first mixer means and mixing receives an input signal to provide a first AC mixed signal, the
DC-biased and related in one linear operating region
Having a first input impedance associated therewith and
First and second AC input signals are connected to the first input impedance
First mixer means are provided at both ends of the first and second AC mixers for providing a second AC mixing signal.
Second mixer means coupled to said first mixer means for receiving and mixing an input signal, wherein said second mixer means is in a second linear operating region.
A second input input that is DC biased and associated therewith.
The first and second AC inputs
A force signal is received at both ends of the second input impedance.
A second mixer means is provided for receiving and combining the first and second AC mixed signals to provide an AC output signal and coupled to the first and second mixer means. Means are provided,
The C output signal has a first plurality of even terms and a second plurality of odd terms of the result of mixing the first and second AC input signals, and each of the first plurality of even terms is 2. The signal mixer according to claim 1, wherein said second plurality of odd terms are larger in size than adjacent ones.
【請求項2】 請求項1において、前記第一混合器手段
が、第一直列インピーダンスと、第一トランジスタとを
有しており、前記第一トランジスタは、前記第一AC入
力信号の少なくとも一部を受取るための第一端子と、前
記第一直列インピーダンスへ結合されており前記第二A
C入力信号を受取るための第二端子と、前記第一AC混
合信号を与えるための第三端子とを有することを特徴と
する信号混合器。
2. The method of claim 1, wherein the first mixer means has a first series impedance and a first transistor, wherein the first transistor has at least one of the first AC input signals. A first terminal for receiving the first series impedance and a second terminal coupled to the first series impedance.
A signal mixer comprising: a second terminal for receiving a C input signal; and a third terminal for providing the first AC mixed signal.
【請求項3】 請求項2において、前記第二混合器手段
が、第二直列インピーダンスと、第二トランジスタとを
有しており、前記第二トランジスタは、前記第二AC入
力信号の少なくとも一部を受取るための第端子と、前
記第二直列インピーダンスへ結合されており前記第一A
C入力信号を受取るための第端子と、前記第二AC混
合信号を与えるための第端子とを有することを特徴と
する信号混合器。
3. The apparatus of claim 2, wherein said second mixer means comprises a second series impedance and a second transistor, said second transistor being at least a portion of said second AC input signal. And a first terminal for receiving the first A
A signal mixer comprising: a second terminal for receiving a C input signal; and a third terminal for providing the second AC mixed signal.
【請求項4】 請求項1において、前記結合器手段が
記第一及び第二混合器手段へ結合されている抵抗を有し
ており、前記第一及び第二AC混合信号は、夫々、前記
抵抗を介しての第一及び第二AC電流を有しており、且
つ前記AC出力信号はAC電圧を有していることを特徴
とする信号混合器。
4. The method of claim 1, wherein the coupler means before
Serial has a resistor that is coupled to the first and second mixer means, said first and second AC mixing signal, respectively, wherein
A signal mixer having first and second AC currents through a resistor , and wherein the AC output signal comprises an AC voltage.
【請求項5】 第一及び第二AC入力信号を受取り且つ
混合し、且つ前記第一及び第二入力信号の混合結果の偶
数項及び実質的に抑圧した奇数項をAC出力信号へ与え
る信号混合器において、第一線形動作領域においてDCバイアスされ且つ第一及
び第二対向端部を具備する第一入力インピーダンスと関
連している第一トランジスタと、第一AC入力信号を受
取るために前記第一入力インピーダンスの前記第一端部
へ接続している一次入力回路と、第一DC信号及び第二
AC入力信号の少なくとも一部を受取るために前記第一
入力インピーダンスの前記第二端部へ接続している二次
入力回路と、第一AC混合信号を供給するための出力端
とを具備している 第一トランジスタ回路が設けられてお
り、第二線形動作領域においてDCバイアスされ且つ第一及
び第二対向端部を具備する第二入力インピーダンスと関
連している第二トランジスタと、前記第二AC入力信号
を受取るために前記第二入力インピーダンスの前記第一
端部へ接続している一次入力回路と、第二DC信号及び
前記第一AC入力信号の少なくとも一部を受取るために
前記第二入力インピーダンスの前記第二端部へ接続して
いる二次入力回路と、第二AC混合信号を供給するため
の出力端とを具備している 第二トランジスタ回路が設け
られており、前記第二トランジスタ回路出力端は前記第
一トランジスタ回路出力端へ結合されており、 前記第一及び第二AC混合信号を受取り且つAC出力信
号を与えるために前記第一及び第二トランジスタ回路の
出力端へ結合して抵抗が設けられており、前記AC出力
信号は前記第一及び第二AC入力信号の混合結果の第一
複数個の偶数項と第二複数個の奇数項とを有しており、
且つ前記第一複数個の偶数項の各々は前記第二複数個の
奇数項の隣接したものよりも大きさが大きいことを特徴
とする信号混合器。
5. A signal mixer for receiving and mixing first and second AC input signals and providing an even and substantially suppressed odd term of the mixing result of the first and second input signals to an AC output signal. A DC bias in the first linear operating region and a first
And a first input impedance having a second opposing end.
Connected to the first transistor and the first AC input signal.
The first end of the first input impedance to take
A primary input circuit connected to the first DC signal and a second
The first to receive at least a portion of an AC input signal;
Secondary connected to the second end of the input impedance
An input circuit and an output for supplying a first AC mixed signal
Preparative and first transistor circuit is provided that includes a DC biased in the second linear operation region and the first及
And a second input impedance having a second opposing end.
A second transistor connected to the second AC input signal;
To receive the first of the second input impedances
A primary input circuit connected to the end, a second DC signal and
To receive at least a portion of the first AC input signal
Connected to the second end of the second input impedance
To provide a secondary input circuit and a second AC mixed signal
A second transistor circuit having an output of the second transistor circuit, the second transistor circuit output being coupled to the first transistor circuit output, and providing the first and second AC mixed signals. A resistor is provided for coupling to the output of the first and second transistor circuits for receiving and providing an AC output signal, wherein the AC output signal is a second one of the mixed result of the first and second AC input signals. It has one plurality of even terms and a second plurality of odd terms,
The signal mixer according to claim 1, wherein each of the first plurality of even-numbered terms is larger than an adjacent one of the second plurality of odd-numbered terms.
【請求項6】 請求項において、前記第一トランジス
タ二次入力回路が、トランジスタ端子を有すると共に、
それに接続されており前記第二AC入力信号の前記受
取った少なくとも一部をそれに結合させるための結合イ
ンピーダンスを有することを特徴とする信号混合器。
6. The first transistor according to claim 5 , wherein
A secondary input circuit having a transistor terminal;
Are connected to it, signal mixer characterized by having a coupling impedance for coupling thereto a said at least a portion received in said second AC input signal.
【請求項7】 請求項において、前記第二トランジス
タ二次入力回路が、トランジスタ端子を有すると共に、
それに接続されており、前記第一AC入力信号の前記受
取った少なくとも一部をそれに結合させるための結合イ
ンピーダンスを有することを特徴とする信号混合器。
7. The second transistor according to claim 6 , wherein
A secondary input circuit having a transistor terminal;
A signal mixer coupled thereto and having a coupling impedance for coupling the received at least a portion of the first AC input signal thereto .
【請求項8】 第一及び第二AC入力信号を受取り且つ
混合し、且つ前記第一及び第二入力信号の混合結果の偶
数項及び実質的に抑圧した奇数項をAC出力信号へ供給
する信号混合器において、 第一DC信号を受取るための一次端子と、第一AC入力
信号を受取るための二次端子と、第一AC混合信号を与
えるための三次端子とを具備する第一トランジスタが設
けられており、 第二DC信号を受取るための一次端子と、第二AC入力
信号を受取るための二次端子と、第二AC混合信号を与
えるための三次端子とを具備する第二トランジスタが設
けられており、前記第二トランジスタの三次端子は前記
第一トランジスタの三次端子へ結合されており、 前記第二トランジスタの二次端子へ結合されている一次
端子と、前記第一トランジスタの一次端子へ結合されて
いる二次端子と、三次端子とを具備する第三トランジス
タが設けられており、 前記第一トランジスタの二次端子へ結合されている一次
端子と、前記第二トランジスタの一次端子へ結合されて
いる二次端子と、三次端子とを具備する第四トランジス
タが設けられており、 前記第一及び第二トランジスタの三次端子へ結合されて
おり前記第一及び第二AC混合信号を受取り且つAC出
力信号を与える抵抗が設けられており、前記AC出力信
号は前記第一及び第二AC入力信号の混合結果の第一複
数個の偶数項と、第二複数個の奇数項とを有しており、
且つ前記第一複数個の偶数項の各々は前記第二複数個の
奇数項の隣接したものより大きさが大きいことを特徴と
する信号混合器。
8. A signal for receiving and mixing first and second AC input signals and providing an even and substantially suppressed odd term of the mixing result of the first and second input signals to an AC output signal. in mixer, it provided the first transistor having a primary terminal for receiving a first DC signal, and the secondary terminal for receiving a first AC input signal, and a tertiary terminal for providing a first AC mixed signal It is and, provided the primary terminal for receiving a second DC signal, the second transistor having a second terminal for receiving the second AC input signal, and a tertiary terminal for providing a second AC mixed signal is and the tertiary terminal of the second transistor is coupled to a tertiary terminal of the first transistor, wherein the primary <br/> terminal coupled to the secondary terminal of the second transistor, the first transistor of A secondary terminal coupled to the next terminal, and the third transistor is provided which comprises a tertiary terminal, and the primary <br/> terminal coupled to the secondary terminal of the first transistor, the second a secondary terminal coupled to the primary terminal of the second transistor, tertiary terminal and the fourth transistor having a provided, said first and second transistors of the tertiary terminal being coupled to said first and second A resistor for receiving an AC mixed signal and for providing an AC output signal, wherein the AC output signal includes a first plurality of even terms of a mixing result of the first and second AC input signals; And an odd term of
The signal mixer according to claim 1, wherein each of the first plurality of even-numbered terms is larger than an adjacent one of the second plurality of odd-numbered terms.
【請求項9】 請求項において、前記第一、第二、第
三、第四トランジスタは、夫々、第一、第二、第三、第
四バイポーラ接合トランジスタを有しており、その各々
はそれと関連してベース・エミッタ接合順方向バイアス
スレッシュホールド電圧を有しており、且つ前記第一及
び第二バイポーラ接合トランジスタの各々は、それと関
連して、第一ベース・エミッタ電圧、ベース電流及び第
一コレクタ電流を有しており、且つ前記第三及び第四バ
イポーラ接合トランジスタの各々は、それと関連して、
第二ベース・エミッタ電圧及び第二コレクタ電流を有し
ており、且つ前記AC出力信号は、ほぼ、 V0≒−2IBC(ICN/ICP)・exp[(VBEP−VBEN)/VT] ・cosh[(v1−V2)/VT] 尚、V0=AC出力信号の電圧値 IB=ベース電流値 RC=抵抗の抵抗値 V1=第一AC入力信号の電圧値 V2=第二AC入力信号の電圧値 VT=ベース・エミッタ接合順方向バイアススレッシュ
ホールド電圧の値 ICN=第一コレクタ電流値 ICP=第二コレクタ電流値 VBEP=第二ベース・エミッタ電圧値 VBEN=第一ベース・エミッタ電圧値 exp[(VBEP−VBEN)/VT]=(VBEP−VBEN)/VTの指数関数 cosh[(V1−V2)/VT]=[(V1−V2)/VT]の双曲線余弦関数 の式に従って与えられることを特徴とする信号混合器。
9. The transistor according to claim 8 , wherein the first, second, third, and fourth transistors include first, second, third, and fourth bipolar junction transistors, respectively. Associated therewith has a base-emitter junction forward bias threshold voltage, and each of the first and second bipolar junction transistors has associated therewith a first base-emitter voltage, a base current and a second Having a collector current and each of the third and fourth bipolar junction transistors has associated therewith:
It has a second base-emitter voltage and a second collector current, and the AC output signal is approximately, V 0 ≒ -2I B R C (I CN / I CP) · exp [(V BEP -V BEN ) / V T ] · cash [(v 1 −V 2 ) / V T ] where V 0 = voltage value of AC output signal IB = base current value R C = resistance value of resistor V 1 = first AC input Signal voltage value V 2 = second AC input signal voltage value V T = base-emitter junction forward bias threshold voltage value I CN = first collector current value I CP = second collector current value V BEP = first voltage Two base-emitter voltage values V BEN = first base-emitter voltage value exp [(V BEP −V BEN ) / V T ] = (V BEP −V BEN ) / exponential function of V T cosh [(V 1 −V 2 ) / V T ] = [(V 1 −V 2 ) / V T ] given by the equation of the hyperbolic cosine function A signal mixer.
【請求項10】 第一及び第二AC入力信号を受取ると
共に混合し、且つ前記第一及び第二入力信号の混合結果
の偶数項及び実質的に抑圧した奇数項をAC出力信号に
与える信号混合方法において、第一線形動作領域においてDCバイアスされる第一信号
混合器の入力インピーダンスの対向端部へ第一及び第二
AC入力信号を入力させ 、 前記第一及び第二AC入力信号を前記第一信号混合器に
おいて混合して第一AC混合信号を与え、第二線形動作領域においてDCバイアスされる第二信号
混合器の入力インピーダンスの対向端部へ第一及び第二
AC入力信号を入力させ 、 前記第一及び第二AC混合信号を前記第二信号混合器に
おいて混合して第二AC混合信号を与え、前記第一及び第二AC混合信号を結合させてAC出力信
号を与える、 上記各ステップを有しており、前記AC出力信号が、前
記第一及び第二AC入力信号の混合結果の第一複数個の
偶数項と第二複数個の奇数項とを有しており、且つ前記
第一複数個の偶数項の各々が前記第二複数個の奇数項の
隣接したものより大きさが大きいことを特徴とする信号
混合方法。
10. Receiving first and second AC input signals
Mixing together and the mixing result of the first and second input signals
The even and substantially suppressed odd terms of the AC output signal
In the given signal mixing method,First DC biased signal in first linear operating region
First and second to opposite ends of the input impedance of the mixer
Input AC input signal The first and second AC input signalsTo the first signal mixer
InMixing to give a first AC mixing signal,Second signal DC biased in the second linear operating region
First and second to opposite ends of the input impedance of the mixer
Input AC input signal The first and second AC mixed signalsTo the second signal mixer
MixedAnd second ACmixtureGive the signalCombining the first and second AC mixed signals to form an AC output signal;
Give a number,  Each of the above steps, wherein the AC output signal is
A first plurality of results of mixing the first and second AC input signals;
Having an even term and a second plurality of odd terms, and
Each of the first plurality of even terms is the second plurality of odd terms.
A signal characterized by being larger in magnitude than its neighbors
Mixing method.
【請求項11】 請求項1において、前記第一信号混
合器において前記第一及び第二AC入力信号を混合して
第一AC混合信号を与えるステップが、前記第一AC入
力信号の少なくとも一部を第一トランジスタの第一端子
へ入力し、前記第二AC入力信号を前記第一トランジス
タの第二端子へ結合されている第一直列インピーダンス
へ入力し、且つ前記第一トランジスタの第三端子から前
記第一AC混合信号を出力させることを特徴とする信号
混合方法。
11. The method of Claim 1 0, wherein the first signal mixing
Mixing the first and second AC input signals in a combiner to provide a first AC mixed signal; inputting at least a portion of the first AC input signal to a first terminal of a first transistor; Inputting the second AC input signal to a first series impedance coupled to a second terminal of the first transistor, and outputting the first AC mixed signal from a third terminal of the first transistor. Signal mixing method.
【請求項12】 請求項1において、前記第二信号混
合器において前記第一及び第二AC入力信号を混合して
第二AC混合信号を与えるステップが、前記第二AC入
力信号の少なくとも一部を第二トランジスタの第四端子
へ入力し、前記第一AC入力信号を前記第二トランジス
タの第五端子へ結合されている第二直列インピーダンス
へ入力し、且つ前記第二トランジスタの第六端子から前
記第二AC混合信号を出力させることを特徴とする信号
混合方法。
12. The method of claim 1 1, wherein the second signal mixing
Mixing the first and second AC input signals in a combiner to provide a second AC mixed signal; inputting at least a portion of the second AC input signal to a fourth terminal of a second transistor; An AC input signal is input to a second series impedance coupled to a fifth terminal of the second transistor, and the second AC mixed signal is output from a sixth terminal of the second transistor. Signal mixing method.
【請求項13】 請求項1において、前記第一及び第
二AC混合信号を結合してAC出力信号を与えるステッ
プが、夫々前記第一及び第二AC混合信号として第一及び第二
AC電流を受取り、 前記第一及び第二AC電流を抵抗において結合させ、 前記AC出力信号を前記抵抗におけるAC電圧として供
給する、 ことを特徴とする信号混合方法。
13. The method of claim 1,0In the first and second
Two ACmixtureSignalJoinAnd ACoutputStep to give signal
IsThe first and second AC mixed signals are the first and second AC mixed signals, respectively.
Receiving AC current, Coupling the first and second AC currents at a resistor; The AC output signal is provided as an AC voltage at the resistor.
Pay,  A signal mixing method comprising:
【請求項14】 第一及び第二AC入力信号を混合し、
且つ前記第一及び第二入力信号の混合結果の偶数項及び
実質的に抑圧した奇数項をAC出力信号へ与える信号混
合方法において、 第一AC入力信号を第一トランジスタ回路の一次入力回
路へ入力し、前記第一トランジスタ回路は第一線形動作
領域においてDCバイアスされ且つ第一及び第二対向端
部を具備する第一入力インピーダンスと関連している第
一トランジスタを有しており、前記第一トランジスタ一
次入力回路は前記第一入力インピーダンスの前記第一端
部へ接続しており、 第一DC信号と第二AC入力信号の少なくとも一部とを
前記第一トランジスタ回路の二次入力回路へ入力し、
記第一トランジスタ二次入力回路は前記第一入力インピ
ーダンスの前記第二端部へ接続しており、 前記第一トランジスタ回路の出力端から第一AC混合信
号を出力し、 前記第二AC入力信号を第二トランジスタ回路の一次
力回路へ入力し、前記第二トランジスタ回路は第二線形
動作領域においてDCバイアスされ且び第一及び第二対
向端部を具備する第二入力インピーダンスと関連してい
る第二トランジスタを有しており、前記第二トランジス
タ一次入力回路は前記第二入力インピーダンスの前記第
一端部へ接続されており、 第二DC信号と前記第一AC入力信号の少なくとも一部
とを前記第二トランジスタ回路の二次入力回路へ入力
し、前記第二トランジスタ二次入力回路は前記第二入力
インピーダンスの前記第二端部へ接続しており、 前記第二トランジスタ回路の第二出力端から第二AC混
合信号を出力し、 前記第一及び第二AC混合信号を抵
抗へ入力し、 前記第一及び第二AC入力信号の混合結果の第一複数個
の偶数項及び第二複数個の奇数項を有するAC出力信号
前記抵抗から出力させる、 上記各ステップを有しており、前記第一複数個の偶数項
の各々が前記第二複数個の奇数項の隣接したものよりも
大きさが大きいことを特徴とする信号混合方法。
14. Mixing the first and second AC input signals;
And an even number term of the result of mixing the first and second input signals;
A signal mixture for providing a substantially suppressed odd term to the AC output signal.
The first AC input signal to the first transistor circuit.onceInput times
Enter the road,The first transistor circuit is in a first linear operation
DC biased in the region and first and second opposed ends
A second input impedance associated with the first input impedance
One transistor, and the first transistor
The next input circuit is the first end of the first input impedance.
Department,  The first DC signal and at least a portion of the second AC input signal
Of the first transistor circuitsecondaryInput to the input circuit,Previous
The first transistor secondary input circuit is connected to the first input impedance.
-Connected to the second end of the dance,  A first AC mixed signal from an output terminal of the first transistor circuit;
And outputs the second AC input signal to the second transistor circuit.onceEntering
Input to the power circuit,The second transistor circuit is a second linear
DC biased in the operating region and the first and second pairs
Associated with a second input impedance having an opposite end
A second transistor, and the second transistor
The primary input circuit of the second input impedance
Connected to one end,  A second DC signal and at least a portion of the first AC input signal
And the second transistor circuitsecondaryInput to input circuit
AndThe second transistor secondary input circuit includes the second input
Connected to the second end of the impedance,  From the second output terminal of the second transistor circuit, the second AC mixed
Output the combined signal, and register the first and second AC mixed signals.
Input to the first and second AC input signalsOf the mixed resultFirst plural
Output signal having an even term and a second plurality of odd terms
ToFrom the resistanceOutputting, comprising the above steps, wherein the first plurality of even terms
Each of which is greater than an adjacent one of the second plurality of odd terms.
A signal mixing method having a large size.
【請求項15】 請求項1において、前記第一DC信
号と第二AC入力信号の少なくとも一部とを前記第一ト
ランジスタ回路の二次入力回路へ入力させるステップ
が、前記第二AC入力信号の前記少なくとも一部を前記
第一トランジスタ回路の一部を有する結合インピーダン
スへ入力させることを特徴とする信号混合方法。
15. The method of claim 1 4, the step of inputting at least part of said first DC signal and the second AC input signal to the secondary input circuit of the first transistor circuit, said second AC input signal The signal mixing method according to claim 1, wherein said at least a part of said first transistor circuit is input to a coupling impedance having a part of said first transistor circuit.
【請求項16】 請求項15において、前記第二DC信
号と前記第一AC入力信号の少なくとも一部とを前記第
二トランジスタ回路の二次入力回路へ入力させるステッ
プが、前記第一AC入力信号の前記少なくとも一部を前
記第二トランジスタ回路の一部を有する結合インピーダ
ンスへ入力させることを特徴とする信号混合方法。
16. The first AC input signal according to claim 15 , wherein the step of inputting the second DC signal and at least a part of the first AC input signal to a secondary input circuit of the second transistor circuit is performed. The signal mixing method according to claim 1, wherein said at least a part of said signal is input to a coupling impedance having a part of said second transistor circuit.
【請求項17】 第一及び第二AC入力信号を混合し且17. Mixing the first and second AC input signals and
つ前記第一及び第二入力信号の混合結果の偶数項及び実The even and real terms of the result of mixing the first and second input signals.
質的に抑圧した奇数項を具備するAC出力信号を供給すProviding an AC output signal with qualitatively suppressed odd terms
る信号混合方法において、Signal mixing method, 第一トランジスタの一次端子を第三トランジスタの二次Connect the primary terminal of the first transistor to the secondary terminal of the third transistor
端子へ接続するノードへ第一DC信号を入力し、Input the first DC signal to the node connected to the terminal, 前記第一トランジスタの二次端子及び第四トランジスタSecondary terminal of the first transistor and a fourth transistor
の一次端子へ第一AC入力信号を入力し、Input the first AC input signal to the primary terminal of 前記第一トランジスタの三次端子から第一AC混合信号A first AC mixed signal from a tertiary terminal of the first transistor
を出力し、And output 第二トランジスタの一次端子を前記第四トランジスタのThe primary terminal of the second transistor is connected to the fourth transistor
二次端子へ接続するノードへ第二DC信号を入力し、Input a second DC signal to a node connected to the secondary terminal, 前記第二トランジスタの二次端子及び前記第三トランジA secondary terminal of the second transistor and the third transistor
スタの一次端子へ第二AC入力信号を入力し、Input the second AC input signal to the primary terminal of the 前記第二トランジスタの三次端子から第二AC混合信号A second AC mixed signal from the tertiary terminal of the second transistor
を出力し、And output 前記第一及び第二AC混合信号を抵抗へ入力し、Inputting the first and second AC mixed signals to a resistor; 前記第一及び第二AC入力信号の混合結果の第一複数個First plurality of mixing results of the first and second AC input signals
の偶数項及び第二複数個の奇数項を有するAC出力信号Output signal having an even term and a second plurality of odd terms
を前記抵抗から出力する、Is output from the resistor, 上記各ステップを有しており、前記第一複数個の偶数項Having the above steps, wherein the first plurality of even terms
の各々が前記第二複数個の奇数項の隣接したものよりもEach of which is greater than an adjacent one of the second plurality of odd terms.
一層大きさが大きいことを特徴とする信号混合方法。A signal mixing method having a larger size.
【請求項18】 請求項17において、前記第一、第
二、第三、第四トランジスタが、夫々、前記第一、第
二、第三、第四バイポーラ接合トランジスタを有してお
り、その各々は、それと関連して、べース・エミッタ接
合順方向バイアススレッシュホールド電圧を有してお
り、且つ前記第一及び第二バイポーラ接合トランジスタ
の各々は、それと関連して、第一べース・エミッタ電
圧、べース電流、第一コレクタ電流を有しており、且つ
前記第三及び第四バイポーラ接合トランジスタの各々
は、それと関連して、第二べース・エミッタ電圧及び第
二コレクタ電流を有しており、且つ前記AC出力信号を
出力するステップが、ほぼ、 V0≒−2IBC(ICN/ICP)・exp[(VBEP−VBEN)/VT] ・cosh[(V1−V2)/VT] 尚、V0=AC出力信号の電圧値 IB=べース電流値 RC=抵抗の抵抗値 V1=第一AC入力信号の電圧値 V2=第二AC入力信号の電圧値 VT=べース・エミッタ接合順方向バイアススレッシュ
ホールド電圧の値 ICN=第一コレクタ電流値 ICP=第二コレクタ電流値 VBEP=第二べース・エミッタ電圧値 VBEN=第一べース・エミッタ電圧値 exp[(VBEP−VBEN)/VT]=(VBEP−VBEN)/VTの指数関数 cosh[(V1−V2)/VT]=[(V1−V2)/VT]の双曲線余弦関数 に従って前記AC出力信号を出力することを特徴とする
信号混合方法。
18. The transistor according to claim 17 , wherein the first, second, third, and fourth transistors include the first, second, third, and fourth bipolar junction transistors, respectively. Has a base-emitter junction forward bias threshold voltage associated therewith, and each of the first and second bipolar junction transistors has associated therewith a first base-junction transistor. An emitter voltage, a base current, a first collector current, and each of the third and fourth bipolar junction transistors has a second base-emitter voltage and a second collector current associated therewith. the has, and the step of outputting the AC output signal is approximately, V 0 ≒ -2I B R C (I CN / I CP) · exp [(V BEP -V BEN) / V T] · cosh [(V 1 -V 2) / V T Incidentally, V 0 = voltage value of the AC output signal voltage value I B = base over scan current value R C = voltage value V 2 = the second AC input signal of the resistance value of V 1 = first AC input signal in the resistance of V T = Base-emitter junction forward bias threshold voltage value I CN = first collector current value I CP = second collector current value V BEP = second base-emitter voltage value V BEN = first base Exponential function of the emitter voltage value exp [(V BEP −V BEN ) / V T ] = (V BEP −V BEN ) / V T cosh [(V 1 −V 2 ) / V T ] = [(V 1 −V 2 ) / V T ], wherein the AC output signal is output according to a hyperbolic cosine function.
【請求項19】 第一及び第二AC入力信号を受け取り19. Receiving first and second AC input signals
且つ混合し、且つ前記第一及び第二入力信号の混合結果And mixing, and the mixing result of the first and second input signals
の偶数項と実質的に抑圧した奇数項とを有するAC出力Output having even and substantially suppressed odd terms
信号を供給する信号混合器において、In a signal mixer that supplies a signal, 第一AC混合信号を供給するために第一及び第二AC入First and second AC inputs to provide a first AC mixed signal
力信号を受け取り且つ混合する第一混合器手段であっA first mixer means for receiving and mixing the force signals;
て、第一線形動作領域においてDCバイアスされ且つ、And DC biased in the first linear operating region, and
一次端子と、前記第二AC入力信号を受取る二次端子A primary terminal and a secondary terminal for receiving the second AC input signal
と、前記第一AC混合信号を供給する三次端子とを具備And a tertiary terminal for supplying the first AC mixed signal.
する第一トランジスタ及び前記第一AC入力First transistor and the first AC input 信号を受けReceiving a signal
取る一次端子と、前記第一トランジスタ一次端子へ結合Take the primary terminal and couple to the first transistor primary terminal
している二次端子と、三次端子とを具備する第二トランA second transformer having a secondary terminal and a tertiary terminal
ジスタを有している第一混合器手段、First mixer means having a resistor, 前記第一混合器手段へ結合しており、前記第一及び第二Coupled to the first mixer means, wherein the first and second
AC入力信号を受け取り且つ混合して第二AC混合信号Receiving and mixing an AC input signal to form a second AC mixed signal
を供給し、第二線形動作領域においてDCバイアスされAnd DC biased in the second linear operating region.
る第二混合器手段、Second mixer means, 前記第一及び第二混合器手段へ結合しており、前記第一Coupled to the first and second mixer means, wherein the first
及び第二AC混合信号を受け取り且つ結合してAC出力And receiving and combining the second AC mixed signal and the AC output
信号を供給する結合器手段、Combiner means for providing a signal; を有しており、前記AC出力信号が前記第一及び第二AWherein the AC output signal is the first and second A
C入力信号の混合結果の第一複数個の偶数項と第二複数A first plurality of even-numbered terms and a second plurality of mixed results of the C input signal
個の奇数項とを有しており、且つ前記第一複数個の偶数And the first plurality of even numbers
項の各々が前記第二複数個の奇数項の隣接したものよりEach of the terms being adjacent to the second plurality of odd terms
も一層大きさが大きいことを特徴とする信号混合器。A signal mixer characterized in that it is even larger.
【請求項20】 請求項19において、前記第二混合器20. The second mixer according to claim 19, wherein:
手段が、The means 一次端子と、前記第一AC入力信号を受取る二次端子A primary terminal and a secondary terminal for receiving the first AC input signal
と、前記第二AC混合信号を供給する三次端子とを有しAnd a tertiary terminal for supplying the second AC mixed signal.
ている第三トランジスタ、A third transistor, 前記第二AC入力信号を受取る一次端子と、前記第三トA primary terminal for receiving the second AC input signal;
ランジスタ一次端子へ結合している二次端子と、三次端A secondary terminal connected to the primary terminal of the transistor and a tertiary terminal
子とを有している第四トランジスタ、A fourth transistor having a transistor and を有していることを特徴とする信号混合器。A signal mixer comprising:
【請求項21】 第一及び第二AC入力信号を受け取り21. Receiving first and second AC input signals
且つ混合し、且つ前記第一及び第二入力信号の混合結果And mixing, and the mixing result of the first and second input signals
の偶数項及び実質的に抑圧した奇数項を具備するAC出Output with even and substantially suppressed odd terms
力信号を供給する信号混合器において、In a signal mixer that supplies a force signal, 第一線形動作領域においてDCバイアスされ且つ第一ADC biased in the first linear operating region and the first A
C入力信号を受け取る一次入力回路と、第一DC信号及A primary input circuit for receiving a C input signal, a first DC signal and
び第二AC入力信号の少なくとも一部を受取る二次入力And a secondary input receiving at least a portion of the second AC input signal
回路と、第一AC混合信号を供給する出力端とを有するCircuit and an output for providing a first AC mixed signal
第一トランジスタ回路、First transistor circuit, 第二線形動作領域においてDCバイアスされ且つ前記第DC biased in the second linear operating region and
二AC入力信号を受取る一次入力回路と、第二DC信号A primary input circuit for receiving an AC input signal, and a second DC signal;
及び前記第一AC入力信号の少なくとも一部を受取る二And receiving at least a portion of the first AC input signal.
次入力回路と、第二AC混合信号を供給する出力端とをA second input circuit and an output terminal for supplying a second AC mixed signal.
有する第二トランジスタ回路であって、前記第二トランA second transistor circuit having the second transistor circuit.
ジスタ回路出力端が前記第一トランジスタ回路出力端へThe output terminal of the transistor circuit is connected to the output terminal of the first transistor circuit
結合している第二トランジスタ回路、A coupled second transistor circuit, 前記第一及び第二AC混合信号を受け取り且つAC出力Receiving the first and second AC mixed signals and providing an AC output
信号を供給するために前記第一及び第二トランジスタ回The first and second transistor times to supply a signal.
路出力端へ結合している抵抗、A resistance coupled to the road output end, を有しており、前記AC出力信号が前記第一及び第二AWherein the AC output signal is the first and second A
C入力信号の混合結果の第一複数個の偶数項及び第二複A first plurality of even terms and a second plurality of
数個の奇数項を有しており、前記第一複数個の偶数項のIt has several odd terms, and the first plurality of even terms
各々が前記第二複数個の奇数項の隣接したものよりも一Each of which is one more than an adjacent one of the second plurality of odd terms
層大きさが大きく、The layer size is large, 前記第一及び第二トランジスタ回路は、夫々、第一及びThe first and second transistor circuits are first and second, respectively.
第二バイポーラ接合トランジスタを有しており、その各Having a second bipolar junction transistor, each of which
々はそれと関連してべース・エミッタ接合順方向バイアThese are associated with base-emitter junction forward vias.
ススレッシュホールド電圧を有しており、且つ前記ACA threshold voltage, and
出力信号は、ほぼ、The output signal is almost V 00 ≒−2IR・cosh[(V≒ -2IR · cosh [(V 11 −V-V 2Two )/V) / V TT ] 尚、VNote that V 00 =AC出力信号の電圧値= Voltage value of AC output signal I=第一及び第二DC信号の各々の電流値I = current value of each of the first and second DC signals R=抵抗の抵抗値R = resistance value of resistor V 11 =第一AC入力信号の電圧値= Voltage value of first AC input signal V 2Two =第二AC入力信号の電圧値= Voltage value of the second AC input signal V TT =ベース・エミッタ接合順方向バイアススレッシュ= Base-emitter junction forward bias threshold
ホールド電圧の値Hold voltage value cosh[(V cosh [(V 11 −V-V 2Two )/V) / V TT ]=(V] = (V 11 −V-V 2Two )/V) / V TT の双曲線余弦Hyperbolic cosine of の式に従って供給されることを特徴とする信号混合器。A signal mixer provided according to the formula:
【請求項22】 第一及び第二AC入力信号を受け取り22. Receiving first and second AC input signals
且つ混合し、且つ前記第一及び第二入力信号の混合結果And mixing, and the mixing result of the first and second input signals
の偶数項及び実質的に抑圧した奇数項を具備するAC出Output with even and substantially suppressed odd terms
力信号を供給する信号混合方法において、In a signal mixing method for providing a force signal, 第一線形動作領域においてDCバイアスされる第一信号First DC biased signal in first linear operating region
混合器へ第一及び第二AC入力信号を入力し、Inputting first and second AC input signals to the mixer; 前記第二AC入力信号を第一トランジスタの二次端子へThe second AC input signal to the secondary terminal of the first transistor
入力し、前記第一AC入力信号を第二トランジスタの一And inputs the first AC input signal to one of the second transistors.
次端子へ入力し、前記第二トランジスタの二次端子からInput to the next terminal, and from the secondary terminal of the second transistor
の第一中間信号を前記第一トランジスタの一次端子へ結To the primary terminal of the first transistor.
合し、前記第一トランジスタの三次端子から前記第一AFrom the tertiary terminal of the first transistor.
C混合信号を出力させることによって前記第一及び第二Outputting the first and second C-mix signals.
AC入力信号を前記第一信号混合器内において混合してMixing the AC input signal in the first signal mixer
第一AC1st AC 混合信号を供給し、Provide a mixed signal, 第二線形動作領域においてDCバイアスされる第二信号Second signal DC biased in the second linear operating region
混合器へ前記第一及び第二AC入力信号を入力し、Inputting the first and second AC input signals to a mixer; 前記第二信号混合器内において前記第一及び第二AC入The first and second AC inputs in the second signal mixer
力信号を混合して第二AC混合信号を供給し、Providing a second AC mixing signal by mixing the force signals; 前記第一及び第二AC混合信号を結合してAC出力信号Combining the first and second AC mixed signals to produce an AC output signal
を供給する、Supply the 上記各ステップを有しており、前記AC出力信号は前記Each of the above steps, wherein the AC output signal is
第一及び第二AC入力信号の混合結果の第一複数個の偶A first plurality of evens of the result of mixing the first and second AC input signals;
数項と第二複数個の奇数項とを有しており、且つ前記第A number term and a second plurality of odd terms, and
一複数個の偶数項の各々は前記第二複数個の奇数項の隣Each of the plurality of even-numbered terms is adjacent to the second plurality of odd-numbered terms.
接したものよりも一層大きさが大きいことを特徴とするCharacterized by being much larger than those in contact
信号混合方法。Signal mixing method.
【請求項23】 第一及び第二AC入力信号を混合し、23. mixing the first and second AC input signals;
且つ前記第一及び第二入力信号の混合結果の偶数項及びAnd an even number term of the result of mixing the first and second input signals;
実質的に抑圧した奇数項を有するAC出力信号を供給すProviding an AC output signal having a substantially suppressed odd term
る信号混合方法において、Signal mixing method, 第一線形動作領域においてDCバイアスされる第一トラThe first DC biased transistor in the first linear operating region
ンジスタ回路の一次入力回路へ第一AC入力信号を入力Input the first AC input signal to the primary input circuit of the transistor circuit
し、And 前記第一トランジスタ回路の二次入力回路へ第一DC信A first DC signal to a secondary input circuit of the first transistor circuit;
号及び第二AC入力信号の少なくとも一部を入力し、And at least part of the second AC input signal, 前記第一トランジスタ回路の出力端から第一AC混合信A first AC mixed signal from an output terminal of the first transistor circuit;
号を出力し、Output 第二線形動作領域においてDCバイアスされる第二トラA second DC biased transformer in the second linear operating region.
ンジスタ回路の一次入力回路へ前記第二AC入力信号をThe second AC input signal to the primary input circuit of the transistor circuit.
入力し、type in, 前記第二トランジスタ回路の二次入力回路へ第二DC信A second DC signal to a secondary input circuit of the second transistor circuit;
号及び前記第一AC入力信号の少なくとも一部を入力And at least a part of the first AC input signal.
し、And 前記第二トランジスタ回路の出力端から第二AC混合信A second AC mixed signal from an output terminal of the second transistor circuit;
号を出力し、Output 前記第一及び第二AC混合信号を抵抗へ入力し、Inputting the first and second AC mixed signals to a resistor; 前記第一及び第二AC入力信号の混合結果の第一複数個First plurality of mixing results of the first and second AC input signals
の偶数項と第二複数個の奇数項とを有するAC出力信号Output signal having an even term and a second plurality of odd terms
を前記抵抗から出力する、Is output from the resistor, 上記各ステップを有しており、前記第一複数個の偶数項Having the above steps, wherein the first plurality of even terms
の各々は前記第二複数個の奇数項の隣接したものよりもIs greater than the adjacent one of the second plurality of odd terms.
一層大きさが大きく、前記第一及び第二トランジスタ回The first and second transistor circuits are larger in size.
路は、夫々、第一及び第二バイポーラ接合トランジスタPaths are first and second bipolar junction transistors, respectively.
を有しており、そAnd that の各々はそれと関連するベース・エミEach has a base emi associated with it
ッタ接合順方向バイアススレッシュホールド電圧を有しWith forward bias threshold voltage
ており、且つ前記AC出力信号を出力するステップが、And outputting the AC output signal,
ほぼ、Almost, V 00 ≒−2IR・cosh[(V≒ -2IR · cosh [(V 11 −V-V 2Two )/V) / V TT ] 尚、VNote that V 00 =AC出力信号の電圧値= Voltage value of AC output signal I=第一及び第二DC信号の各々の電流値I = current value of each of the first and second DC signals R=抵抗の抵抗値R = resistance value of resistor V 11 =第一AC入力信号の電圧値= Voltage value of first AC input signal V 2Two =第二AC入力信号の電圧値= Voltage value of the second AC input signal V TT =ベース・エミッタ接合順方向バイアススレッシュ= Base-emitter junction forward bias threshold
ホールド電圧の値Hold voltage value cosh[(Vcosh [(V 11 −V-V 2Two )/V) / V TT ]=(V] = (V 11 −V-V 2Two )/V) / V TT of
双曲線余弦Hyperbolic cosine の式に従って前記AC出力信号を出力することを特徴とOutputting the AC output signal according to the following equation:
する信号混合方法。Signal mixing method.
【請求項24】 第一及び第二AC入力信号を受け取り24. Receiving first and second AC input signals
且つ混合し、且つ前記第一及び第二入力信号の混合結果And mixing, and the mixing result of the first and second input signals
の偶数項及び実質的に抑圧した奇数項を具備するAC出Output with even and substantially suppressed odd terms
力信号を供給する信号混合方法において、In a signal mixing method for providing a force signal, 第一線形動作領域においてDCバイアスされる第一信号First DC biased signal in first linear operating region
混合器へ第一及び第二AC入力信号を入力し、Inputting first and second AC input signals to the mixer; 前記第二AC入力信号を第一トランジスタの二次端子へThe second AC input signal to the secondary terminal of the first transistor
入力し、前記第一AC入力信号を第二トランジスタの一And inputs the first AC input signal to one of the second transistors.
次端子へ入力し、前記第二トランジスタの二次端子からInput to the next terminal, and from the secondary terminal of the second transistor
の第一中間信号を前記第一トランジスタの一次端子へ結To the primary terminal of the first transistor.
合し、且つ前記第一トランジスタの三次端子から前記第And the third terminal of the first transistor
一AC混合信号を出力させることによって前記第一信号Outputting the first AC mixed signal
混合器において前記第一及び第二AC入力信号を混合しMixing the first and second AC input signals in a mixer
て第一AC混合信号を供給し、Providing a first AC mixing signal; 第二線形動作領域においてDCバイアスされる第二信号Second signal DC biased in the second linear operating region
混合器へ前記第一及び第二AC入力信号を入力し、Inputting the first and second AC input signals to a mixer; 第三トランジスタの二次端子へ前記第一AC入力信号をApplying the first AC input signal to the secondary terminal of the third transistor
入力し、第四トランジスタの一次端子へ前記第二AC入And input the second AC to the primary terminal of the fourth transistor.
力信号を入力し、前記第四トランジスタの二次端子からInput a force signal and from the secondary terminal of the fourth transistor
の第二中間信号を前記第三トランジスタの一次端子へ結To the primary terminal of the third transistor.
合し、且つ前記第三トランジスタの三次端子から前記第And the third terminal of the third transistor is connected to the third terminal.
二AC混合信号を出力することによって前記第二信号混And outputting the second AC mixed signal.
合器において前記第一及び第二AC入力信号を混合してMixing the first and second AC input signals in a combiner
第二AC2nd AC 混合信号を供給し、Provide a mixed signal, 前記第一及び第二AC混合信号を結合してAC出力信号Combining the first and second AC mixed signals to produce an AC output signal
を供給する、Supply the 上記各ステップを有しており、前記AC出力信号は前記Each of the above steps, wherein the AC output signal is
第一及び第二AC入力信号の混合結果の第一複数個の偶A first plurality of evens of the result of mixing the first and second AC input signals;
数項と第二複数個の奇数項とを有しており、且つ前記第A number term and a second plurality of odd terms, and
一複数個の偶数項の各々は前記第二複数個の奇数項の隣Each of the plurality of even-numbered terms is adjacent to the second plurality of odd-numbered terms.
接したものよりも一層大きさが大きいことを特徴とするCharacterized by being much larger than those in contact
信号混合方法。Signal mixing method.
JP19645093A 1992-08-06 1993-08-06 Even term mixer Expired - Fee Related JP3298709B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US926599 1992-08-06
US07/926,599 US5465415A (en) 1992-08-06 1992-08-06 Even order term mixer

Publications (2)

Publication Number Publication Date
JPH06188639A JPH06188639A (en) 1994-07-08
JP3298709B2 true JP3298709B2 (en) 2002-07-08

Family

ID=25453418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19645093A Expired - Fee Related JP3298709B2 (en) 1992-08-06 1993-08-06 Even term mixer

Country Status (3)

Country Link
US (1) US5465415A (en)
EP (1) EP0582176A1 (en)
JP (1) JP3298709B2 (en)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5606738A (en) * 1994-02-24 1997-02-25 Nippon Telegraph And Telephone Corp. Frequency conversion circuit with linear feedback
JPH08154019A (en) * 1994-11-29 1996-06-11 Nec Corp Mixer circuit
US5761615A (en) * 1995-05-31 1998-06-02 Motorola, Inc. Wide band zero if quadrature demodulator using a intermediate frequency and a single local oscillator
JP3458586B2 (en) * 1995-08-21 2003-10-20 松下電器産業株式会社 Microwave mixer circuit and down converter
KR100243489B1 (en) * 1995-11-22 2000-02-01 니시무로 타이죠 Frequency converter and radio receiver using it
US5901350A (en) * 1996-09-30 1999-05-04 Fairchild Semiconductor Corporation Low distortion large swing frequency down coverter filter amplifier circuit
DE19981345D2 (en) * 1998-07-13 2001-08-16 Mitsubishi Internat Gmbh Method for the transmission of information by means of digital transmission signals
US6694128B1 (en) 1998-08-18 2004-02-17 Parkervision, Inc. Frequency synthesizer using universal frequency translation technology
US6061551A (en) 1998-10-21 2000-05-09 Parkervision, Inc. Method and system for down-converting electromagnetic signals
US7515896B1 (en) 1998-10-21 2009-04-07 Parkervision, Inc. Method and system for down-converting an electromagnetic signal, and transforms for same, and aperture relationships
US6091940A (en) 1998-10-21 2000-07-18 Parkervision, Inc. Method and system for frequency up-conversion
US6560301B1 (en) 1998-10-21 2003-05-06 Parkervision, Inc. Integrated frequency translation and selectivity with a variety of filter embodiments
US6370371B1 (en) 1998-10-21 2002-04-09 Parkervision, Inc. Applications of universal frequency translation
US6049706A (en) 1998-10-21 2000-04-11 Parkervision, Inc. Integrated frequency translation and selectivity
US6061555A (en) 1998-10-21 2000-05-09 Parkervision, Inc. Method and system for ensuring reception of a communications signal
US6542722B1 (en) 1998-10-21 2003-04-01 Parkervision, Inc. Method and system for frequency up-conversion with variety of transmitter configurations
US7039372B1 (en) 1998-10-21 2006-05-02 Parkervision, Inc. Method and system for frequency up-conversion with modulation embodiments
US7236754B2 (en) 1999-08-23 2007-06-26 Parkervision, Inc. Method and system for frequency up-conversion
US6813485B2 (en) 1998-10-21 2004-11-02 Parkervision, Inc. Method and system for down-converting and up-converting an electromagnetic signal, and transforms for same
US6134452A (en) * 1998-11-23 2000-10-17 Motorola, Inc. Multiple band mixer with common local oscillator
US6704549B1 (en) 1999-03-03 2004-03-09 Parkvision, Inc. Multi-mode, multi-band communication system
US6704558B1 (en) 1999-01-22 2004-03-09 Parkervision, Inc. Image-reject down-converter and embodiments thereof, such as the family radio service
US6879817B1 (en) 1999-04-16 2005-04-12 Parkervision, Inc. DC offset, re-radiation, and I/Q solutions using universal frequency translation technology
US6853690B1 (en) 1999-04-16 2005-02-08 Parkervision, Inc. Method, system and apparatus for balanced frequency up-conversion of a baseband signal and 4-phase receiver and transceiver embodiments
US7065162B1 (en) 1999-04-16 2006-06-20 Parkervision, Inc. Method and system for down-converting an electromagnetic signal, and transforms for same
US7110444B1 (en) 1999-08-04 2006-09-19 Parkervision, Inc. Wireless local area network (WLAN) using universal frequency translation technology including multi-phase embodiments and circuit implementations
US7693230B2 (en) 1999-04-16 2010-04-06 Parkervision, Inc. Apparatus and method of differential IQ frequency up-conversion
US8295406B1 (en) 1999-08-04 2012-10-23 Parkervision, Inc. Universal platform module for a plurality of communication protocols
US7010286B2 (en) * 2000-04-14 2006-03-07 Parkervision, Inc. Apparatus, system, and method for down-converting and up-converting electromagnetic signals
JP2002111412A (en) * 2000-09-29 2002-04-12 Toshiba Corp Amplification circuit
US7454453B2 (en) 2000-11-14 2008-11-18 Parkervision, Inc. Methods, systems, and computer program products for parallel correlation and applications thereof
US7085548B1 (en) * 2001-07-13 2006-08-01 Advanced Micro Devices, Inc. Harmonic mixer
US7072427B2 (en) 2001-11-09 2006-07-04 Parkervision, Inc. Method and apparatus for reducing DC offsets in a communication system
US7460584B2 (en) 2002-07-18 2008-12-02 Parkervision, Inc. Networking methods and systems
US7379883B2 (en) 2002-07-18 2008-05-27 Parkervision, Inc. Networking methods and systems
US9111765B2 (en) * 2012-11-19 2015-08-18 Taiwan Semiconductor Manufacturing Company Limited Integrated circuit (IC) structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1212776B (en) * 1983-09-29 1989-11-30 Ates Componenti Elettron TRANSISTOR AMPLIFIER AND MIXER INPUT STAGE FOR A RADIO RECEIVER.
US4658440A (en) * 1984-07-27 1987-04-14 Texas Instruments Incorporated Single balanced self-oscillating dual gate FET mixer
IT1213446B (en) * 1986-12-31 1989-12-20 Sgs Microelettronica Spa INTEGRATED COUPLING CIRCUIT BETWEEN A MODULATOR AND A CERAMIC FILTER FOR RECEIVERS IN AMPLITUDE MODULATION.
GB8920335D0 (en) * 1989-09-08 1989-10-25 Lsi Logic Limited Frequency mixers
US5083050A (en) * 1990-11-30 1992-01-21 Grumman Aerospace Corporation Modified cascode mixer circuit

Also Published As

Publication number Publication date
US5465415A (en) 1995-11-07
EP0582176A1 (en) 1994-02-09
JPH06188639A (en) 1994-07-08

Similar Documents

Publication Publication Date Title
JP3298709B2 (en) Even term mixer
Long Monolithic transformers for silicon RF IC design
JPH07120897B2 (en) Frequency doubled oscillator and heterodyne circuit incorporating this oscillator
JP4625138B2 (en) A circuit that converts a differential current signal to a single termination signal
US6329864B2 (en) Semiconductor circuitry
KR101665174B1 (en) System and method for a frequency doubler
US8330506B2 (en) Frequency multiplier circuit
US10637450B2 (en) Broadband frequency tripler
US8344787B2 (en) Method and arrangement for a linear mixer
US6573802B2 (en) Single-ended to differential and differential to single-ended conversion using a common mode shunt
Soylu et al. A 280 GHz (x8) frequency multiplier chain in 250 nm InP HBT technology
US6400936B1 (en) Low-noise lossless feedback double-balanced active mixers
Xuan et al. Computer-aided design of microwave frequency doublers using a new circuit structure
EP1154567A2 (en) Radio frequency amplifier and tuner
US20230353131A1 (en) A Frequency Multiplier with Balun Function
JP2000315919A (en) Mixer circuit
US11239798B2 (en) Distribution mixer
JP3435063B2 (en) Active balun, balance mixer and communication device
JPS603234A (en) Mixer circuit
JP2002111389A (en) Semiconductor device
JPH08148939A (en) Mixer

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090419

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090419

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100419

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100419

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110419

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120419

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120419

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130419

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees