JP3294874B2 - Electronic equipment - Google Patents

Electronic equipment

Info

Publication number
JP3294874B2
JP3294874B2 JP14886892A JP14886892A JP3294874B2 JP 3294874 B2 JP3294874 B2 JP 3294874B2 JP 14886892 A JP14886892 A JP 14886892A JP 14886892 A JP14886892 A JP 14886892A JP 3294874 B2 JP3294874 B2 JP 3294874B2
Authority
JP
Japan
Prior art keywords
microcomputer
signal
low
serial
control means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14886892A
Other languages
Japanese (ja)
Other versions
JPH05327818A (en
Inventor
良夫 和久井
Original Assignee
旭光学工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旭光学工業株式会社 filed Critical 旭光学工業株式会社
Priority to JP14886892A priority Critical patent/JP3294874B2/en
Publication of JPH05327818A publication Critical patent/JPH05327818A/en
Application granted granted Critical
Publication of JP3294874B2 publication Critical patent/JP3294874B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Dc Digital Transmission (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は電子装置に関し、特に複
数のマイクロコンピュータ間でシリアル通信を行うシス
テムを有する電子装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic device, and more particularly to an electronic device having a system for performing serial communication between a plurality of microcomputers.

【0002】[0002]

【従来の技術】複数のマイクロコンピュータ間の通信
は、一般的にシリアル通信でなされる。シリアル通信に
おいて、同期式の場合には、送信側のマイクロコンピュ
ータから受信側のマイクロコンピュータにシリアルクロ
ック信号とシリアルデータが供給される。そして、受信
側のマイクロコンピュータでは、シリアルクロック信号
のタイミングに基づいてシリアルデータが読み取られ
る。
2. Description of the Related Art Communication between a plurality of microcomputers is generally performed by serial communication. In the case of a synchronous type in serial communication, a serial clock signal and serial data are supplied from a transmitting microcomputer to a receiving microcomputer. Then, the receiving microcomputer reads the serial data based on the timing of the serial clock signal.

【0003】上記シリアル通信について、図5〜図8を
参照して説明する。図5には、同期式のシリアル通信を
行うマイクロコンピュータ61、62が示されている。
なお、この明細書中、(*)は負論理を表すものとす
る。マイクロコンピュータ61、62のシリアルクロッ
ク端子TC1*、TC2*が、クロックライン65によ
って接続されている。このクロックライン65では、シ
リアルクロック信号が双方向に伝送される。
[0005] The serial communication will be described with reference to FIGS. FIG. 5 shows microcomputers 61 and 62 that perform synchronous serial communication.
In this specification, (*) represents negative logic. The serial clock terminals TC1 * and TC2 * of the microcomputers 61 and 62 are connected by a clock line 65. On this clock line 65, a serial clock signal is transmitted bidirectionally.

【0004】マイクロコンピュータ61のシリアル出力
端子TO1は、マイクロコンピュータ62のシリアル入
力端子TI2に接続されている。また、マイクロコンピ
ュータ61のシリアル入力端子TI1は、マイクロコン
ピュータ62のシリアル出力端子TO2に接続されてい
る。
The serial output terminal TO1 of the microcomputer 61 is connected to the serial input terminal TI2 of the microcomputer 62. The serial input terminal TI1 of the microcomputer 61 is connected to the serial output terminal TO2 of the microcomputer 62.

【0005】マイクロコンピュータ61、62間で伝送
されるシリアルクロック信号CK*と、このシリアルク
ロック信号CK*に同期して伝送されるシリアル出力信
号SO31と、シリアル入力信号SI31とが図6に示
されている。
FIG. 6 shows a serial clock signal CK * transmitted between the microcomputers 61 and 62, a serial output signal SO31 transmitted in synchronization with the serial clock signal CK *, and a serial input signal SI31. ing.

【0006】図6Aにはシリアルクロック信号CK*の
例が示されている。このシリアルクロック信号CK*の
例として、マイクロコンピュータ61から出力されるシ
リアルクロック信号CKA*と、マイクロコンピュータ
62から出力されるシリアルクロック信号CKB*が示
されている。これは、通常、マイクロコンピュータの種
類によって、シリアルクロック信号CK*の周波数が異
なることを例示しているものである。
FIG. 6A shows an example of the serial clock signal CK *. As an example of the serial clock signal CK *, a serial clock signal CKA * output from the microcomputer 61 and a serial clock signal CKB * output from the microcomputer 62 are shown. This exemplifies that the frequency of the serial clock signal CK * generally differs depending on the type of the microcomputer.

【0007】また、図6Bには、マイクロコンピュータ
61から、シリアルクロック信号CKA*に同期して送
出されるシリアル出力信号SO31が示されている。そ
して、図6Cにはシリアルクロック信号CKB*に同期
してマイクロコンピュータ61にて受信されるシリアル
入力信号SI31が示されている。
FIG. 6B shows a serial output signal SO31 transmitted from the microcomputer 61 in synchronization with the serial clock signal CKA *. FIG. 6C shows a serial input signal SI31 received by the microcomputer 61 in synchronization with the serial clock signal CKB *.

【0008】以下、マイクロコンピュータ61、62で
なされるシリアルデータの読み取りについて、図7及び
図8を参照して説明する。なお、このデータの読み取り
は、マイクロコンピュータ61、62のいずれであって
も同様になされる。
Hereinafter, reading of serial data by the microcomputers 61 and 62 will be described with reference to FIGS. The reading of the data is performed in the same manner by any of the microcomputers 61 and 62.

【0009】クロックライン65にノイズ成分が重畳し
ていない正常な通信状態の下では、図7に示されるよう
に、シリアルクロック信号CK*に同期してシリアル入
力信号SIが供給され、シリアルクロック信号CK*の
アップエッジでシリアル入力信号SIのレベルがデータ
として読み取られる。図7に示される例では、シリアル
入力信号SIとして(01010101) のデータが読み取られ
る。
In a normal communication state in which no noise component is superimposed on the clock line 65, the serial input signal SI is supplied in synchronization with the serial clock signal CK *, as shown in FIG. At the rising edge of CK *, the level of the serial input signal SI is read as data. In the example shown in FIG. 7, data (01010101) is read as the serial input signal SI.

【0010】ところで、モータの周囲、スイッチング電
源の付近等、ノイズの多い環境下では、クロックライン
65にノイズが重畳してしまうことがある。この場合に
は、図8Aに示されるように、シリアルクロック信号C
K*にノイズパルスPNが重畳することになる。
However, in an environment with a lot of noise, such as around a motor or near a switching power supply, noise may be superimposed on the clock line 65. In this case, as shown in FIG. 8A, the serial clock signal C
The noise pulse PN is superimposed on K *.

【0011】クロックライン65にノイズ成分が重畳し
ている通信状態の下において、図8に示されるように、
シリアルクロック信号CK*のアップエッジでシリアル
入力信号SIのレベルがデータとして読み取られると、
図8Bに示されるように、シリアル入力信号SIが、誤
って(01010010) として読み取られてしまう。
Under a communication state in which a noise component is superimposed on the clock line 65, as shown in FIG.
When the level of the serial input signal SI is read as data at the rising edge of the serial clock signal CK *,
As shown in FIG. 8B, the serial input signal SI is erroneously read as (01010010).

【0012】[0012]

【発明が解決しようとする課題】そこで、従来の技術で
は、ノイズを除去するため、シリアルクロック信号CK
*を伝送するクロックライン65にローパスフイルタを
挿入することが行われていた。しかしながら、種類の異
なるマイクロコンピュータを同一システム内で複数用い
る場合には、マイクロコンピュータのシリアルクロック
信号CK*の周波数が異なっているため、全てのシリア
ルクロック信号CK*からノイズを除去し得るようなロ
ーパスフイルタの特性、特にカットオフ周波数を適切に
設定することが難しいという問題点があった。
Therefore, in the prior art, the serial clock signal CK is used to remove noise.
A low-pass filter has been inserted into the clock line 65 for transmitting *. However, when a plurality of microcomputers of different types are used in the same system, since the frequencies of the serial clock signals CK * of the microcomputers are different, a low-pass that can remove noise from all the serial clock signals CK * is used. There is a problem that it is difficult to appropriately set the characteristics of the filter, particularly, the cutoff frequency.

【0013】ローパスフイルタのカットオフ周波数とノ
イズ除去効果の関係について、図9〜図11を参照して
説明する。なお、図9〜図11において、Aではローパ
スフイルタ通過前のシリアルクロック信号CK*の波形
が示されており、Bではローパスフイルタ通過後のシリ
アルクロック信号CK*の波形が示されている。
The relationship between the cut-off frequency of the low-pass filter and the noise removing effect will be described with reference to FIGS. 9 to 11, A shows the waveform of the serial clock signal CK * before passing through the low-pass filter, and B shows the waveform of the serial clock signal CK * after passing through the low-pass filter.

【0014】図9Aに示される高い周波数成分のノイズ
パルスPN(パルス幅T2)が重畳されている比較的低
い周波数(周期T1)のシリアルクロック信号CKP1
*は、カットオフ周波数が低く設定されているローパス
フイルタを通過させると、図9Bに示されるシリアルク
ロック信号CKP2*となる。この図より明らかなよう
に、ローパスフイルタのカットオフ周波数が低く設定さ
れている場合には、シリアルクロック信号CKP1*に
重畳しているノイズ成分を大きく低減させることができ
る。
A relatively low frequency (period T1) serial clock signal CKP1 on which a high frequency component noise pulse PN (pulse width T2) shown in FIG. 9A is superimposed.
* Becomes a serial clock signal CKP2 * shown in FIG. 9B when passed through a low-pass filter whose cutoff frequency is set low. As is clear from this figure, when the cut-off frequency of the low-pass filter is set low, the noise component superimposed on the serial clock signal CKP1 * can be greatly reduced.

【0015】ところが、図10Aに示される高い周波数
(周期T5=(T1)/10)のシリアルクロック信号
CKQ1*を、図9の場合と同様にカットオフ周波数が
低く設定されているローパスフイルタを通過させると、
図10Bにシリアルクロック信号CKQ2*として示さ
れるように、波形が大きく崩れほとんど消失してしま
う。
However, the serial clock signal CKQ1 * having a high frequency (period T5 = (T1) / 10) shown in FIG. 10A passes through a low-pass filter whose cut-off frequency is set low as in the case of FIG. When you do
As shown in FIG. 10B as the serial clock signal CKQ2 *, the waveform is largely broken and almost disappears.

【0016】また、図11Aに示される高い周波数成分
のノイズパルスPN(パルス幅T2)が重畳されている
比較的低い周波数(周期T1)のシリアルクロック信号
CKP1*を、上記図10Aのシリアルクロック信号C
KQ1*の波形を大きく崩さない程度にカットオフ周波
数が高く設定されているローパスフイルタを通過させる
と、図11Bに示されるようなノイズパルスPNがほと
んど低減されていないシリアルクロック信号CKP5*
となる。
A serial clock signal CKP1 * of a relatively low frequency (period T1) on which a noise pulse PN (pulse width T2) of a high frequency component shown in FIG. C
When passing through a low-pass filter whose cut-off frequency is set high enough not to significantly disturb the waveform of KQ1 *, the serial clock signal CKP5 * whose noise pulse PN is hardly reduced as shown in FIG. 11B.
Becomes

【0017】上述の説明で明らかなように、一般的にノ
イズは高い周波数成分を有していることから、ローパス
フイルタのカットオフ周波数を低く設定すると、ノイズ
低減には有効であるが周波数の高いシリアルクロック信
号の波形が鈍ってしまうという問題点があった。また、
ローパスフイルタのカットオフ周波数を高く設定する
と、ノイズを十分に低減することができないという問題
点があった。
As is apparent from the above description, since noise generally has a high frequency component, setting the cut-off frequency of the low-pass filter to a low value is effective for noise reduction but high for a high frequency. There is a problem that the waveform of the serial clock signal becomes dull. Also,
When the cutoff frequency of the low-pass filter is set high, there is a problem that noise cannot be sufficiently reduced.

【0018】このように、ノイズパルスPNが、シリア
ルクロック信号CK*に重畳していると、マイクロコン
ピュータ61、62間におけるシリアル通信の失敗する
確率が増加するという問題点があった。シリアル通信の
失敗の確率が増加すると、データを再送するシステムで
は再送のために余計な時間がかかり、また、データを再
送しないシステムではシステムの誤動作が生ずるという
問題点があった。
As described above, when the noise pulse PN is superimposed on the serial clock signal CK *, there is a problem that the probability of serial communication failure between the microcomputers 61 and 62 increases. When the probability of serial communication failure increases, there is a problem in that a system that retransmits data takes extra time for retransmission, and a system that does not retransmit data causes a malfunction of the system.

【0019】本発明は、制御手段間で伝送されるクロッ
ク信号に重畳するノイズを効果的に除去し得る電子装置
を提供することを目的としてなされたものである。
An object of the present invention is to provide an electronic device capable of effectively removing noise superimposed on a clock signal transmitted between control means.

【0020】[0020]

【課題を解決するための手段】請求項1に係る電子装置
は、複数の制御手段と、該複数の制御手段間に設けられ
ている伝送ラインとを備え、該伝送ラインにより信号の
送受信を行うシステムを有する電子装置であって、伝送
ラインに、各送信側から送出される信号に対応する特性
を有するフイルタと、フイルタを送信側からの制御信号
に基づいて選択的に形成するスイッチング手段とからな
るノイズ除去手段を有する構成としている。
According to a first aspect of the present invention, there is provided an electronic device comprising a plurality of control means and a transmission line provided between the plurality of control means, and transmitting and receiving signals through the transmission line. An electronic device having a system, comprising: a transmission line, a filter having characteristics corresponding to a signal transmitted from each transmission side, and switching means for selectively forming a filter based on a control signal from the transmission side. And a noise removing means.

【0021】請求項2に係る電子装置は、請求項1記載
の電子装置であって、フイルタは、送出される信号の周
波数に対応する周波数特性を有するローパスフイルタで
ある構成としている。
An electronic device according to a second aspect is the electronic device according to the first aspect, wherein the filter is a low-pass filter having a frequency characteristic corresponding to a frequency of a signal to be transmitted.

【0022】[0022]

【実施例】以下、図示の一実施例により本発明を説明す
る。図1には本発明の一実施例に係るシステムを有する
電子装置の要部の構成が示されている。この一実施例で
は、2つのマイクロコンピュータ11、12間でシリア
ル通信の行われるシステムが電子装置に設けられている
ものとして説明されている。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. FIG. 1 shows a configuration of a main part of an electronic device having a system according to an embodiment of the present invention. In this embodiment, a system in which serial communication is performed between the two microcomputers 11 and 12 is described as being provided in the electronic device.

【0023】マイクロコンピュータ11、12のシリア
ルクロック端子TC1*、TC2*がクロックライン1
8によって接続されている。このクロックライン18で
は、後述するシリアルクロック信号CK1*、CK2*
が双方向に伝送される。
The serial clock terminals TC1 * and TC2 * of the microcomputers 11 and 12 are connected to the clock line 1
8 are connected. In this clock line 18, serial clock signals CK1 * and CK2 *, which will be described later,
Are transmitted in both directions.

【0024】マイクロコンピュータ11、12のシリア
ルクロック端子TC1*、TC2*間には、ノイズ除去
部13が挿入されている。また、マイクロコンピュータ
11のシリアル出力端子TO1は、マイクロコンピュー
タ12のシリアル入力端子TI2に接続されている。そ
して、マイクロコンピュータ11のシリアル入力端子T
I1はマイクロコンピュータ12のシリアル出力端子T
O2に接続されている。
A noise removing unit 13 is inserted between the serial clock terminals TC1 * and TC2 * of the microcomputers 11 and 12. The serial output terminal TO1 of the microcomputer 11 is connected to the serial input terminal TI2 of the microcomputer 12. Then, the serial input terminal T of the microcomputer 11
I1 is a serial output terminal T of the microcomputer 12.
Connected to O2.

【0025】以下、ノイズ除去部13について説明す
る。ノイズ除去部13は、図1に示されるように、抵抗
R0と、コンデンサC1、C2と、トランジスタQ1、
Q2とから主に構成されている。
Hereinafter, the noise removing unit 13 will be described. As shown in FIG. 1, the noise removing unit 13 includes a resistor R0, capacitors C1 and C2, a transistor Q1,
Q2.

【0026】抵抗R0の一端側には、コンデンサC1の
一端側が接続され、このコンデンサC1の他端側にトラ
ンジスタQ1のコレクタが接続されている。トランジス
タQ1のベースはマイクロコンピュータ12の制御端子
TCO2に接続され、トランジスタQ1のエミッタはア
ースされている。
One end of the resistor R0 is connected to one end of a capacitor C1, and the other end of the capacitor C1 is connected to the collector of a transistor Q1. The base of the transistor Q1 is connected to the control terminal TCO2 of the microcomputer 12, and the emitter of the transistor Q1 is grounded.

【0027】抵抗R0の他端側には、コンデンサC2の
一端側が接続され、このコンデンサC2の他端側にトラ
ンジスタQ2のコレクタが接続されている。トランジス
タQ2のベースはマイクロコンピュータ11の制御端子
TCO1に接続され、トランジスタQ2のエミッタはア
ースされている。
The other end of the resistor R0 is connected to one end of a capacitor C2, and the other end of the capacitor C2 is connected to the collector of a transistor Q2. The base of the transistor Q2 is connected to the control terminal TCO1 of the microcomputer 11, and the emitter of the transistor Q2 is grounded.

【0028】後述するように、マイクロコンピュータ1
1の制御端子TCO1からハイレベルの制御信号CT1
がトランジスタQ2のベースに印加されると、トランジ
スタQ2が導通状態となり、この結果、抵抗R0、コン
デンサC2からなるローパスフイルタ15が形成され
る。同様にして、マイクロコンピュータ12の制御端子
TCO2からハイレベルの制御信号CT2がトランジス
タQ1のベースに印加されると、トランジスタQ1が導
通状態となり、この結果、抵抗R0、コンデンサC1か
らなるローパスフイルタ16が形成される。
As will be described later, the microcomputer 1
1 from the control terminal TCO1
Is applied to the base of the transistor Q2, the transistor Q2 is turned on. As a result, a low-pass filter 15 including the resistor R0 and the capacitor C2 is formed. Similarly, when a high-level control signal CT2 is applied to the base of the transistor Q1 from the control terminal TCO2 of the microcomputer 12, the transistor Q1 is turned on. As a result, the low-pass filter 16 including the resistor R0 and the capacitor C1 is turned on. It is formed.

【0029】上記ローパスフイルタ15、16の特性に
ついて説明する。ローパスフイルタ15の特性は、マイ
クロコンピュータ11から供給される周波数の比較的高
いシリアルクロック信号CK1*を通過させると共に、
高い周波数成分を有するノイズを十分に減衰させ得る周
波数特性を有している。また、ローパスフイルタ16の
特性は、上記シリアルクロック信号CK1*より周波数
が比較的低く且つ、マイクロコンピュータ12から供給
されるシリアルクロック信号CK2*を通過させると共
に、高い周波数成分を有するノイズを十分に減衰させ得
る周波数特性を有している。
The characteristics of the low-pass filters 15 and 16 will be described. The characteristic of the low-pass filter 15 is that while passing the serial clock signal CK1 * having a relatively high frequency supplied from the microcomputer 11,
It has frequency characteristics that can sufficiently attenuate noise having high frequency components. The characteristics of the low-pass filter 16 are that the frequency is relatively lower than the serial clock signal CK1 *, the serial clock signal CK2 * supplied from the microcomputer 12 is passed, and the noise having a high frequency component is sufficiently attenuated. It has a frequency characteristic that can be used.

【0030】以下、ローパスフイルタ15、16の形成
につき、図2のタイミングチャートを参照して説明す
る。図2Aにはシリアルクロック信号CK1*、CK2
*が示されている。シリアルクロック信号CK1*はマ
イクロコンピュータ11から供給されるクロック信号で
あり、シリアルクロック信号CK2*はマイクロコンピ
ュータ12から供給されるクロック信号である。
Hereinafter, the formation of the low-pass filters 15 and 16 will be described with reference to the timing chart of FIG. FIG. 2A shows serial clock signals CK1 * and CK2.
*It is shown. The serial clock signal CK1 * is a clock signal supplied from the microcomputer 11, and the serial clock signal CK2 * is a clock signal supplied from the microcomputer 12.

【0031】図中の時点t0〜t1では、マイクロコン
ピュータ11からシリアル出力信号SO1、シリアルク
ロック信号CK1*がマイクロコンピュータ12に送出
され、また、ハイレベルに立ち上がった制御信号CT1
がマイクロコンピュータ11からノイズ除去部13のト
ランジスタQ2のベースに供給される。これによって、
トランジスタQ2が導通状態となり、抵抗R0、コンデ
ンサC2からなるローパスフイルタ15が形成される。
At times t0 to t1 in the figure, the microcomputer 11 sends the serial output signal SO1 and the serial clock signal CK1 * to the microcomputer 12, and the control signal CT1 which rises to the high level.
Is supplied from the microcomputer 11 to the base of the transistor Q2 of the noise removing unit 13. by this,
The transistor Q2 is turned on, and the low-pass filter 15 including the resistor R0 and the capacitor C2 is formed.

【0032】したがって、この時点t0〜t1では、マ
イクロコンピュータ11から出力されるシリアルクロッ
ク信号CK1*に重畳しているノイズ成分が、ローパス
フイルタ15によって除去されてマイクロコンピュータ
12に供給される。なお、ローパスフイルタ15のカッ
トオフ周波数は、ローパスフイルタ16よりも高く設定
されている。
Therefore, from time t0 to time t1, the noise component superimposed on the serial clock signal CK1 * output from the microcomputer 11 is removed by the low-pass filter 15 and supplied to the microcomputer 12. The cut-off frequency of the low-pass filter 15 is set higher than that of the low-pass filter 16.

【0033】図中の時点t2〜t3では、マイクロコン
ピュータ12から、シリアル出力信号SO2、シリアル
クロック信号CK2*がマイクロコンピュータ11に送
出され、また、ハイレベルに立ち上がった制御信号CT
2がマイクロコンピュータ12からノイズ除去部13の
トランジスタQ1のベースに供給される。これによっ
て、トランジスタQ1が導通状態となり、抵抗R0、コ
ンデンサC1からなるローパスフイルタ16が形成され
る。
At times t2 to t3 in the figure, the microcomputer 12 sends the serial output signal SO2 and the serial clock signal CK2 * to the microcomputer 11, and the control signal CT which has risen to the high level.
2 is supplied from the microcomputer 12 to the base of the transistor Q1 of the noise removing unit 13. As a result, the transistor Q1 is turned on, and the low-pass filter 16 including the resistor R0 and the capacitor C1 is formed.

【0034】したがって、この時点t2〜t3では、マ
イクロコンピュータ12から出力されるシリアルクロッ
ク信号CK2*に重畳しているノイズ成分が、ローパス
フイルタ16によって除去されてマイクロコンピュータ
11に供給される。なお、ローパスフイルタ16のカッ
トオフ周波数は、前述のローパスフイルタ15よりも低
く設定されている。
Therefore, from time t2 to time t3, the noise component superimposed on the serial clock signal CK2 * output from the microcomputer 12 is removed by the low-pass filter 16 and supplied to the microcomputer 11. The cut-off frequency of the low-pass filter 16 is set lower than that of the low-pass filter 15 described above.

【0035】この一実施例では、2つのマイクロコンピ
ュータ11、12間にノイズ除去部13を設け、このノ
イズ除去部13では、マイクロコンピュータ11、12
で、スイッチング手段としてのトランジスタQ1、Q2
が選択的に動作制御されている。
In this embodiment, a noise removing unit 13 is provided between the two microcomputers 11 and 12, and the noise removing unit 13 includes the microcomputers 11 and 12.
The transistors Q1 and Q2 as switching means
Are selectively controlled.

【0036】これによって、比較的高いカットオフ周波
数を有するローパスフイルタ15によって、周波数の比
較的高いシリアルクロック信号CK1*に重畳している
ノイズ成分を有効に除去できる。また、比較的低いカッ
トオフ周波数を有するローパスフイルタ16によって、
周波数の比較的低いシリアルクロック信号CK2*に重
畳しているノイズ成分を有効に除去できる。
Thus, the low-pass filter 15 having a relatively high cutoff frequency can effectively remove a noise component superimposed on the serial clock signal CK1 * having a relatively high frequency. Also, the low-pass filter 16 having a relatively low cutoff frequency allows
Noise components superimposed on the serial clock signal CK2 * having a relatively low frequency can be effectively removed.

【0037】この一実施例では、マイクロコンピュータ
11、12間のシリアル通信を例にして説明している
が、これに限定されるものではなく、同等の関係にある
3個以上のマイクロコンピュータが用いられている場合
であっても、マイクロコンピュータ相互の間にノイズ除
去部13を挿入することにより、同様の効果を得ること
ができる。
In this embodiment, the serial communication between the microcomputers 11 and 12 has been described as an example. However, the present invention is not limited to this, and three or more microcomputers having the same relationship are used. Even in such a case, the same effect can be obtained by inserting the noise removing unit 13 between the microcomputers.

【0038】次いで、他の実施例について、図3及び図
4を参照して説明する。この他の実施例では、マスター
マイクロコンピュータ(以下、マスターマイコンと称す
る)21と、スレーブマイクロコンピュータ(以下、ス
レーブマイコンと称する)22、23とで構成されるシ
ステムを有する電子装置を例にして説明している。
Next, another embodiment will be described with reference to FIGS. In other embodiments, an electronic device having a system including a master microcomputer (hereinafter, referred to as a master microcomputer) 21 and slave microcomputers (hereinafter, referred to as slave microcomputers) 22, 23 will be described as an example. are doing.

【0039】図3の構成において、マスターマイコン2
1とスレーブマイコン22、23の間でシリアル通信が
行われる。このマスターマイコン21とスレーブマイコ
ン22、23間のシリアル通信は、シェークハンドライ
ンを設けることによって行われる。すなわち、伝送先の
マイクロコンピュータにハイレベルのシェークハンド信
号を供給することによって、各種信号、データ等の送信
がなされる。なお、スレーブマイコン22、23間では
シリアル通信は行われない。
In the configuration shown in FIG.
1 and the slave microcomputers 22 and 23 perform serial communication. The serial communication between the master microcomputer 21 and the slave microcomputers 22 and 23 is performed by providing a shake hand line. That is, various signals, data, and the like are transmitted by supplying a high-level shake hand signal to the transmission destination microcomputer. Note that serial communication is not performed between the slave microcomputers 22 and 23.

【0040】マスターマイコン21のシリアル出力端子
TO1は、スレーブマイコン22、23のシリアル入力
端子TI2、TI3に接続されている。マスターマイコ
ン21のシリアル入力端子TI1は、スレーブマイコン
22、23のシリアル出力端子TO2、TO3に接続さ
れている。
The serial output terminal TO1 of the master microcomputer 21 is connected to the serial input terminals TI2 and TI3 of the slave microcomputers 22 and 23. The serial input terminal TI1 of the master microcomputer 21 is connected to the serial output terminals TO2 and TO3 of the slave microcomputers 22 and 23.

【0041】マスターマイコン21のシェークハンド信
号用の端子TH11はスレーブマイコン22のシェーク
ハンド信号用の端子TH21、後述する抵抗R15の他
端に接続されている。マスターマイコン21のシェーク
ハンド信号用の端子TH12はスレーブマイコン23の
シェークハンド信号用の端子TH32、後述する抵抗R
17の他端に接続されている。
The terminal TH11 for the shake hand signal of the master microcomputer 21 is connected to the terminal TH21 for the shake hand signal of the slave microcomputer 22 and the other end of a resistor R15 described later. A terminal TH12 for a shake hand signal of the master microcomputer 21 is a terminal TH32 for a shake hand signal of the slave microcomputer 23, and a resistor R to be described later.
17 is connected to the other end.

【0042】マスターマイコン21のシェークハンド信
号用の端子TH13はスレーブマイコン22のシェーク
ハンド信号用の端子TH23、後述する抵抗R11の他
端に接続されている。マスターマイコン21のシェーク
ハンド信号用の端子TH14はスレーブマイコン23の
シェークハンド信号用の端子TH34、後述する抵抗R
13の他端に接続されている。
The terminal TH13 for the shake hand signal of the master microcomputer 21 is connected to the terminal TH23 for the shake hand signal of the slave microcomputer 22 and the other end of the resistor R11 described later. A terminal TH14 for a shake hand signal of the master microcomputer 21 is a terminal TH34 for a shake hand signal of the slave microcomputer 23, and a resistor R (described later).
13 is connected to the other end.

【0043】マスターマイコン21のシリアルクロック
端子TC1*は、抵抗R21、R22を介してスレーブ
マイコン22のシリアルクロック端子TC2*に接続さ
れていると共に、抵抗R21、R23を介してスレーブ
マイコン23のシリアルクロック端子TC3*に接続さ
れている。
The serial clock terminal TC1 * of the master microcomputer 21 is connected to the serial clock terminal TC2 * of the slave microcomputer 22 via resistors R21 and R22, and the serial clock terminal TC1 * of the slave microcomputer 23 via the resistors R21 and R23. Connected to terminal TC3 *.

【0044】マスターマイコン21において、シリアル
クロック端子TC1*及び抵抗R21の間の点と、端子
TH13との間にはノイズ除去部25が設けられてい
る。マスターマイコン21において、シリアルクロック
端子TC1*及び抵抗R21の間の点と、端子TH14
との間にはノイズ除去部27が設けられている。
In the master microcomputer 21, a noise removing unit 25 is provided between a point between the serial clock terminal TC1 * and the resistor R21 and the terminal TH13. In the master microcomputer 21, a point between the serial clock terminal TC1 * and the resistor R21 and the terminal TH14
Is provided with a noise removing unit 27.

【0045】スレーブマイコン22において、シリアル
クロック端子TC2*及び抵抗R22の間の点と、端子
TH21との間にはノイズ除去部26が設けられてい
る。スレーブマイコン23において、シリアルクロック
端子TC3*及び抵抗R23の間の点と、端子TH32
との間にはノイズ除去部28が設けられている。
In the slave microcomputer 22, a noise removing unit 26 is provided between a point between the serial clock terminal TC2 * and the resistor R22 and the terminal TH21. In the slave microcomputer 23, a point between the serial clock terminal TC3 * and the resistor R23 and the terminal TH32
Is provided with a noise removing unit 28.

【0046】ノイズ除去部25は、図3に示されるよう
に、抵抗R11、R12、R21、R22と、コンデン
サC11と、トランジスタQ11とから主に構成されて
いる。コンデンサC11の一端側は抵抗R21の一端側
及びシリアルクロック端子TC1*に接続されており、
コンデンサC11の他端側はトランジスタQ11のコレ
クタに接続されている。
As shown in FIG. 3, the noise removing section 25 mainly comprises resistors R11, R12, R21, R22, a capacitor C11, and a transistor Q11. One end of the capacitor C11 is connected to one end of the resistor R21 and the serial clock terminal TC1 *,
The other end of the capacitor C11 is connected to the collector of the transistor Q11.

【0047】トランジスタQ11のエミッタはアースさ
れ、トランジスタQ11のベースは抵抗R11、R12
の間に接続されている。抵抗R11の他端側はマスター
マイコン21の端子TH13及びスレーブマイコン22
の端子TH23に接続されている。また、抵抗R12の
他端側はアースされている。
The emitter of the transistor Q11 is grounded, and the base of the transistor Q11 is connected to resistors R11 and R12.
Connected between The other end of the resistor R11 is connected to the terminal TH13 of the master microcomputer 21 and the slave microcomputer 22.
Is connected to the terminal TH23. The other end of the resistor R12 is grounded.

【0048】ノイズ除去部27は、図3に示されるよう
に、抵抗R13、R14、R21、R23と、コンデン
サC13と、トランジスタQ13とから主に構成されて
いる。コンデンサC13の一端側は抵抗R21の一端側
及びシリアルクロック端子TC1*に接続されており、
コンデンサC13の他端側はトランジスタQ13のコレ
クタに接続されている。
As shown in FIG. 3, the noise removing section 27 mainly comprises resistors R13, R14, R21, R23, a capacitor C13, and a transistor Q13. One end of the capacitor C13 is connected to one end of the resistor R21 and the serial clock terminal TC1 *,
The other end of the capacitor C13 is connected to the collector of the transistor Q13.

【0049】トランジスタQ13のエミッタはアースさ
れ、トランジスタQ13のベースは抵抗R13、R14
の間に接続されている。抵抗R13の他端側はマスター
マイコン21の端子TH14及びスレーブマイコン23
の端子TH34に接続されている。また、抵抗R14の
他端側はアースされている。
The emitter of the transistor Q13 is grounded, and the base of the transistor Q13 is connected to resistors R13 and R14.
Connected between The other end of the resistor R13 is connected to the terminal TH14 of the master microcomputer 21 and the slave microcomputer 23.
Is connected to the terminal TH34. The other end of the resistor R14 is grounded.

【0050】ノイズ除去部26は、図3に示されるよう
に、抵抗R15、R16、R21、R22と、コンデン
サC15と、トランジスタQ15とから主に構成されて
いる。コンデンサC15の一端側は抵抗R22の一端側
及びシリアルクロック端子TC2*に接続されており、
コンデンサC15の他端側はトランジスタQ15のコレ
クタに接続されている。
As shown in FIG. 3, the noise removing unit 26 mainly includes resistors R15, R16, R21, R22, a capacitor C15, and a transistor Q15. One end of the capacitor C15 is connected to one end of the resistor R22 and the serial clock terminal TC2 *,
The other end of the capacitor C15 is connected to the collector of the transistor Q15.

【0051】トランジスタQ15のエミッタはアースさ
れ、トランジスタQ15のベースは抵抗R15、R16
の間に接続されている。抵抗R15の他端側はマスター
マイコン21の端子TH11及びスレーブマイコン22
の端子TH21に接続されている。また、抵抗R16の
他端側はアースされている。
The emitter of the transistor Q15 is grounded, and the base of the transistor Q15 is connected to resistors R15 and R16.
Connected between The other end of the resistor R15 is connected to the terminal TH11 of the master microcomputer 21 and the slave microcomputer 22.
Is connected to the terminal TH21. The other end of the resistor R16 is grounded.

【0052】ノイズ除去部28は、図3に示されるよう
に、抵抗R17、R18、R21、R23と、コンデン
サC17と、トランジスタQ17とから主に構成されて
いる。コンデンサC17の一端側は抵抗R23の一端側
及びシリアルクロック端子TC3*に接続されており、
コンデンサC17の他端側はトランジスタQ17のコレ
クタに接続されている。
As shown in FIG. 3, the noise removing section 28 mainly includes resistors R17, R18, R21, R23, a capacitor C17, and a transistor Q17. One end of the capacitor C17 is connected to one end of the resistor R23 and the serial clock terminal TC3 *,
The other end of the capacitor C17 is connected to the collector of the transistor Q17.

【0053】トランジスタQ17のエミッタはアースさ
れ、トランジスタQ17のベースは抵抗R17、R18
の間に接続されている。抵抗R17の他端側はマスター
マイコン21の端子TH12及びスレーブマイコン23
の端子TH32に接続されている。また、抵抗R18の
他端側はアースされている。
The emitter of the transistor Q17 is grounded, and the base of the transistor Q17 is connected to resistors R17 and R18.
Connected between The other end of the resistor R17 is connected to the terminal TH12 of the master microcomputer 21 and the slave microcomputer 23.
Is connected to the terminal TH32. The other end of the resistor R18 is grounded.

【0054】マスターマイコン21とスレーブマイコン
22の間でシリアル通信が行われ、マスターマイコン2
1からスレーブマイコン22に各種の信号が送出される
場合には、ノイズ除去部26によってローパスフイルタ
31が形成される。
Serial communication is performed between the master microcomputer 21 and the slave microcomputer 22, and the master microcomputer 2
When various signals are transmitted from 1 to the slave microcomputer 22, a low-pass filter 31 is formed by the noise removing unit 26.

【0055】すなわち、マスターマイコン21からシェ
ークハンド信号SH1がスレーブマイコン22に供給さ
れると共に、このシェークハンド信号SH1は抵抗R1
5、R16によって分圧される。抵抗R15、R16間
の電圧がトランジスタQ15のベースに印加されると、
トランジスタQ15が導通状態となる。この結果、抵抗
R21、22、コンデンサC15によってローパスフイ
ルタ31が形成される。
That is, the master microcomputer 21 supplies the shake hand signal SH1 to the slave microcomputer 22, and the shake hand signal SH1 is supplied to the resistor R1.
5, divided by R16. When the voltage between the resistors R15 and R16 is applied to the base of the transistor Q15,
Transistor Q15 is turned on. As a result, a low-pass filter 31 is formed by the resistors R21 and R22 and the capacitor C15.

【0056】また、マスターマイコン21からスレーブ
マイコン23に各種の信号が送出される場合には、ノイ
ズ除去部28によってローパスフイルタ32が形成され
る。すなわち、マスターマイコン21からシェークハン
ド信号SH2がスレーブマイコン23に供給されると共
に、このシェークハンド信号SH2は抵抗R17、R1
8によって分圧される。抵抗R17、R18間の電圧が
トランジスタQ17のベースに印加されると、トランジ
スタQ17が導通状態となる。この結果、抵抗R21、
23、コンデンサC17によりローパスフイルタ32が
形成される。
When various signals are transmitted from the master microcomputer 21 to the slave microcomputer 23, a low-pass filter 32 is formed by the noise removing unit 28. That is, the shake hand signal SH2 is supplied from the master microcomputer 21 to the slave microcomputer 23, and the shake hand signal SH2 is supplied to the resistors R17 and R1.
8 is divided. When the voltage between the resistors R17 and R18 is applied to the base of the transistor Q17, the transistor Q17 is turned on. As a result, the resistance R21,
23, a low-pass filter 32 is formed by the capacitor C17.

【0057】スレーブマイコン22とマスターマイコン
21の間でシリアル通信が行われ、スレーブマイコン2
2からマスターマイコン21に各種の信号が送出される
場合には、ノイズ除去部25によってローパスフイルタ
33が形成される。
Serial communication is performed between the slave microcomputer 22 and the master microcomputer 21 and the slave microcomputer 2
When various signals are transmitted from the second to the master microcomputer 21, a low-pass filter 33 is formed by the noise removing unit 25.

【0058】すなわち、スレーブマイコン22からシェ
ークハンド信号SH3がマスターマイコン21に供給さ
れると共に、シェークハンド信号SH3は抵抗R11、
R12によって分圧される。抵抗R11、R12間の電
圧がトランジスタQ11のベースに印加されると、トラ
ンジスタQ11が導通状態となる。この結果、抵抗R2
1、22、コンデンサC11によりローパスフイルタ3
3が形成される。
That is, the shake hand signal SH3 is supplied from the slave microcomputer 22 to the master microcomputer 21, and the shake hand signal SH3 is supplied to the resistor R11.
It is divided by R12. When a voltage between the resistors R11 and R12 is applied to the base of the transistor Q11, the transistor Q11 is turned on. As a result, the resistance R2
1, 22 and low-pass filter 3 by capacitor C11
3 is formed.

【0059】また、スレーブマイコン23からマスター
マイコン21に各種の信号が送出される場合には、ノイ
ズ除去部27によってローパスフイルタ34が形成され
る。すなわち、スレーブマイコン23からシェークハン
ド信号SH4がマスターマイコン21に供給されると共
に、このシェークハンド信号SH4は抵抗R13、R1
4によって分圧される。抵抗R13、R14間の電圧が
トランジスタQ13のベースに印加されると、トランジ
スタQ13が導通状態となる。この結果、抵抗R21、
23、コンデンサC13によりローパスフイルタ34が
形成される。
When various signals are sent from the slave microcomputer 23 to the master microcomputer 21, a low-pass filter 34 is formed by the noise removing unit 27. That is, the shake hand signal SH4 is supplied from the slave microcomputer 23 to the master microcomputer 21, and the shake hand signal SH4 is supplied to the resistors R13 and R1.
Divided by 4. When the voltage between the resistors R13 and R14 is applied to the base of the transistor Q13, the transistor Q13 is turned on. As a result, the resistance R21,
23, a low-pass filter 34 is formed by the capacitor C13.

【0060】上記ローパスフイルタ31〜34の特性に
ついて説明する。ローパスフイルタ31、32の特性
は、マスターマイコン21から供給されるシリアルクロ
ック信号CK11*を通過させると共に、高い周波数成
分を有するノイズを十分に減衰させ得る周波数特性を有
している。
The characteristics of the low-pass filters 31 to 34 will be described. The characteristics of the low-pass filters 31 and 32 have frequency characteristics that allow the serial clock signal CK11 * supplied from the master microcomputer 21 to pass and sufficiently attenuate noise having high frequency components.

【0061】また、ローパスフイルタ33の特性は、ス
レーブマイコン22から供給されるシリアルクロック信
号CK12*を通過させると共に、ノイズを十分に減衰
させ得る周波数特性を有している。そして、ローパスフ
イルタ34の特性は、スレーブマイコン23から供給さ
れるシリアルクロック信号CK13*を通過させると共
に、ノイズを十分に減衰させ得る周波数特性を有してい
る。
The low-pass filter 33 has a frequency characteristic that allows the serial clock signal CK12 * supplied from the slave microcomputer 22 to pass and sufficiently attenuates noise. The low-pass filter 34 has a frequency characteristic that allows passage of the serial clock signal CK13 * supplied from the slave microcomputer 23 and sufficiently attenuates noise.

【0062】以下、ローパスフイルタ31〜34の形成
につき、図4のタイミングチャートを参照して説明す
る。図4Aに示されるように、時点t0〜t1の間で
は、シェークハンド信号SH1がハイレベルとなる。こ
のシェークハンド信号SH1がハイレベルになること
は、マスターマイコン21からスレーブマイコン22に
対してシリアル通信が行なわれることを意味している。
Hereinafter, the formation of the low-pass filters 31 to 34 will be described with reference to the timing chart of FIG. As shown in FIG. 4A, the shake hand signal SH1 is at the high level during the time point t0 to t1. The high level of the shake hand signal SH1 indicates that serial communication is performed from the master microcomputer 21 to the slave microcomputer 22.

【0063】時点t0〜t1のシェークハンド信号SH
1がハイレベルとなる期間では、図4D、Eに示される
ように、マスターマイコン21からスレーブマイコン2
2に、シリアルクロック信号CK11*とシリアル出力
信号SO11が供給される。この時点t0〜t1の期間
では、シリアル出力信号SO12、SO13を伝送する
ラインがハイインピーダンスとされる。
The shake hand signal SH at times t0 to t1
4D and FIG. 4E, the master microcomputer 21 sends the slave microcomputer 2
2, the serial clock signal CK11 * and the serial output signal SO11 are supplied. During the period from time t0 to time t1, the line transmitting the serial output signals SO12 and SO13 has high impedance.

【0064】ハイレベルのシェークハンド信号SH1
は、マスターマイコン21の端子TH11からスレーブ
マイコン22の端子TH21に供給されると共に、抵抗
R15、R16で分圧され、この分圧電圧がトランジス
タQ15のベースに印加される。これにより、トランジ
スタQ15は導通状態となる。この結果、マスターマイ
コン21とスレーブマイコン22の間にローパスフイル
タ31が形成される。
High-level shake hand signal SH1
Is supplied from the terminal TH11 of the master microcomputer 21 to the terminal TH21 of the slave microcomputer 22, and is divided by the resistors R15 and R16, and the divided voltage is applied to the base of the transistor Q15. As a result, the transistor Q15 is turned on. As a result, a low-pass filter 31 is formed between the master microcomputer 21 and the slave microcomputer 22.

【0065】したがって、この時点t0〜t1では、シ
リアルクロック信号CK11*に重畳しているノイズ成
分が、ローパスフイルタ31によって除去され、スレー
ブマイコン22に供給される。
Therefore, from time t0 to time t1, the noise component superimposed on the serial clock signal CK11 * is removed by the low-pass filter 31 and supplied to the slave microcomputer 22.

【0066】図4Bに示されるように、時点t2〜t3
の間では、シェークハンド信号SH3がハイレベルとな
る。このシェークハンド信号SH3がハイレベルになる
ことは、スレーブマイコン22からマスターマイコン2
1に対してシリアル通信が行なわれることを意味してい
る。
As shown in FIG. 4B, at times t2 to t3
During this period, the shake hand signal SH3 is at a high level. The high level of the shake hand signal SH3 indicates that the slave microcomputer 22
1 means that serial communication is performed.

【0067】時点t2〜t3のシェークハンド信号SH
3がハイレベルとなる期間では、図4D、Fに示される
ように、スレーブマイコン22からマスターマイコン2
1に、シリアルクロック信号CK12*とシリアル出力
信号SO12が供給される。この時点t2〜t3の期間
では、シリアル出力信号SO13を伝送するラインがハ
イインピーダンスとされる。
The shake hand signal SH at time t2 to t3
4D and 4F, during the period in which the master microcomputer 2 is at the high level,
1, the serial clock signal CK12 * and the serial output signal SO12 are supplied. During the period between the time points t2 and t3, the line transmitting the serial output signal SO13 has high impedance.

【0068】ハイレベルのシェークハンド信号SH3
は、スレーブマイコン22の端子TH23からマスター
マイコン21の端子TH13に供給されると共に、抵抗
R11、R12で分圧され、この分圧電圧がトランジス
タQ11のベースに印加される。これにより、トランジ
スタQ11は導通状態となる。この結果、マスターマイ
コン21とスレーブマイコン22の間にローパスフイル
タ33が形成される。
High-level shake hand signal SH3
Is supplied from the terminal TH23 of the slave microcomputer 22 to the terminal TH13 of the master microcomputer 21 and is divided by the resistors R11 and R12, and this divided voltage is applied to the base of the transistor Q11. As a result, the transistor Q11 is turned on. As a result, a low-pass filter 33 is formed between the master microcomputer 21 and the slave microcomputer 22.

【0069】したがって、この時点t2〜t3では、シ
リアルクロック信号CK12*に重畳しているノイズ成
分が、ローパスフイルタ33によって除去され、マスタ
ーマイコン21に供給される。
Therefore, from time t2 to time t3, the noise component superimposed on the serial clock signal CK12 * is removed by the low-pass filter 33 and supplied to the master microcomputer 21.

【0070】図4Cに示されるように、時点t4〜t5
の間では、シェークハンド信号SH4がハイレベルとな
る。このシェークハンド信号SH4がハイレベルになる
ことは、スレーブマイコン23からマスターマイコン2
1に対してシリアル通信が行なわれることを意味してい
る。
As shown in FIG. 4C, at times t4 to t5
During this period, the shake hand signal SH4 is at the high level. The high level of the shake hand signal SH4 indicates that the slave microcomputer 23
1 means that serial communication is performed.

【0071】時点t4〜t5のシェークハンド信号SH
4がハイレベルとなる期間では、図4D、Gに示される
ように、スレーブマイコン23からマスターマイコン2
1に、シリアルクロック信号CK13*とシリアル出力
信号SO13が供給される。この時点t4〜t5の期間
では、シリアル出力信号SO12を伝送するラインがハ
イインピーダンスとされる。
The shake hand signal SH at time t4 to t5
4D is at a high level, as shown in FIGS.
1 is supplied with a serial clock signal CK13 * and a serial output signal SO13. During the period from the time point t4 to the time point t5, the line transmitting the serial output signal SO12 has high impedance.

【0072】ハイレベルのシェークハンド信号SH4
は、スレーブマイコン23の端子TH34からマスター
マイコン21の端子TH14に供給されると共に、抵抗
R13、R14で分圧され、この分圧電圧がトランジス
タQ13のベースに印加される。これにより、トランジ
スタQ13は導通状態となる。この結果、マスターマイ
コン21とスレーブマイコン23の間にローパスフイル
タ34が形成される。
High-level shake hand signal SH4
Is supplied from the terminal TH34 of the slave microcomputer 23 to the terminal TH14 of the master microcomputer 21 and is divided by the resistors R13 and R14, and this divided voltage is applied to the base of the transistor Q13. As a result, the transistor Q13 is turned on. As a result, a low-pass filter 34 is formed between the master microcomputer 21 and the slave microcomputer 23.

【0073】したがって、この時点t4〜t5では、シ
リアルクロック信号CK13*に重畳しているノイズ成
分が、ローパスフイルタ34によって除去され、マスタ
ーマイコン21に供給される。
Therefore, from time t4 to time t5, the noise component superimposed on the serial clock signal CK13 * is removed by the low-pass filter 34 and supplied to the master microcomputer 21.

【0074】上記ローパスフイルタ31、32のカット
オフ周波数の特性は、シリアルクロック信号CK11*
を通過させると共に、ノイズ成分を十分に除去し得るも
のとされている。ローパスフイルタ33、34の周波数
特性も同様に、シリアルクロック信号CK12*、CK
13*を通過させると共に、ノイズ成分を十分に除去し
得るものとされている。
The characteristics of the cut-off frequency of the low-pass filters 31 and 32 are determined by the serial clock signal CK11 *.
And allows noise components to be sufficiently removed. Similarly, the frequency characteristics of the low-pass filters 33 and 34 are the same as those of the serial clock signals CK12 * and CK.
13 *, and can sufficiently remove noise components.

【0075】したがって、ローパスフイルタ31〜34
のカットオフ周波数は、ローパスフイルタ31、32が
最も低く、次いで、ローパスフイルタ33であり、ロー
パスフイルタ34が最も高いものとなる。
Therefore, the low-pass filters 31 to 34
The low-pass filters 31 and 32 have the lowest cut-off frequency, followed by the low-pass filter 33 and the low-pass filter 34 have the highest cut-off frequency.

【0076】この他の実施例によれば、マスターマイコ
ン21とスレーブマイコン22、23間のシリアルクロ
ック信号の伝送ラインにノイズ除去部25、26、2
7、28が設けられ、マスターマイコン21からスレー
ブマイコン22あるいはスレーブマイコン23にシリア
ルクロック信号CK11*及びシリアル出力信号SO1
1が供給される場合にはローパスフイルタ31あるいは
ローパスフイルタ32が形成され、また、スレーブマイ
コン22からマスターマイコン21にシリアルクロック
信号CK12*及びシリアル出力信号SO12が供給さ
れる場合にはローパスフイルタ33が形成され、そし
て、スレーブマイコン23からマスターマイコン21に
シリアルクロック信号CK13*及びシリアル出力信号
SO13が供給される場合にはローパスフイルタ34が
形成されるので、前述の一実施例の効果に加えて、シリ
アルクロック信号CK11*、CK12*、CK13*
が送出される時、シリアルクロック信号CK11*、C
K12*、CK13*の周波数に対応してカットオフ周
波数が設定されているローパスフイルタ31〜34を選
択的に形成することができ、シリアルクロック信号CK
11*、CK12*、CK13*に重畳しているノイズ
成分を除去できる。
According to the other embodiment, the noise removal units 25, 26, and 2 are connected to the transmission line of the serial clock signal between the master microcomputer 21 and the slave microcomputers 22 and 23.
7 and 28, the master microcomputer 21 sends the serial clock signal CK11 * and the serial output signal SO1 to the slave microcomputer 22 or the slave microcomputer 23.
1 is supplied, a low-pass filter 31 or a low-pass filter 32 is formed. When the serial clock signal CK12 * and the serial output signal SO12 are supplied from the slave microcomputer 22 to the master microcomputer 21, the low-pass filter 33 is provided. When the serial clock signal CK13 * and the serial output signal SO13 are supplied from the slave microcomputer 23 to the master microcomputer 21, the low pass filter 34 is formed. Serial clock signals CK11 *, CK12 *, CK13 *
Is transmitted, the serial clock signals CK11 *, C
Low-pass filters 31 to 34 having cutoff frequencies set corresponding to the frequencies of K12 * and CK13 * can be selectively formed, and serial clock signal CK can be formed.
Noise components superimposed on 11 *, CK12 *, and CK13 * can be removed.

【0077】[0077]

【発明の効果】以上のように本発明によれば、複数のマ
イクロコンピュータ間でシリアル通信を行う場合に、送
出側からのシリアルクロック信号を通過させると共に、
ノイズ成分を十分に除去し得る周波数特性を備えたフイ
ルタを選択的に形成することができるという効果が得ら
れる。これによって、シリアルクロック信号の周波数に
かかわらずノイズ成分を除去することができるという効
果が得られる。
As described above, according to the present invention, when serial communication is performed between a plurality of microcomputers, a serial clock signal from a transmitting side is passed and
The effect is obtained that a filter having a frequency characteristic capable of sufficiently removing the noise component can be selectively formed. Thus, an effect is obtained that the noise component can be removed regardless of the frequency of the serial clock signal.

【0078】この結果、マイクロコンピュータ間の通信
が失敗する確率を低下させることができるという効果が
得られる。したがって、データを再送する手間が省け、
あるいはシステムの誤動作を防止することができるとい
う効果が得られる。
As a result, the effect that the probability that the communication between the microcomputers will fail can be reduced is obtained. This saves you from having to resend the data,
Alternatively, an effect that a malfunction of the system can be prevented can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例に係る電子装置を示すブロッ
ク図である。
FIG. 1 is a block diagram showing an electronic device according to an embodiment of the present invention.

【図2】ローパスフイルタの形成を説明するタイミング
チャートである。
FIG. 2 is a timing chart illustrating formation of a low-pass filter.

【図3】本発明の他の実施例を示すブロック図である。FIG. 3 is a block diagram showing another embodiment of the present invention.

【図4】ローパスフイルタの形成を説明するタイミング
チャートである。
FIG. 4 is a timing chart illustrating the formation of a low-pass filter.

【図5】マイクロコンピュータ間におけるシリアル通信
を説明するための説明図である。
FIG. 5 is an explanatory diagram for explaining serial communication between microcomputers.

【図6】シリアルクロック信号とシリアル出力信号及び
シリアル入力信号の同期の状態を示すタイミングチャー
トである。
FIG. 6 is a timing chart showing a state of synchronization between a serial clock signal, a serial output signal, and a serial input signal.

【図7】ノイズ成分が重畳しない場合のデータの読み取
りを示すタイミングチャートである。
FIG. 7 is a timing chart showing data reading when a noise component is not superimposed.

【図8】ノイズ成分が重畳している場合のデータの読み
取りを示すタイミングチャートである。
FIG. 8 is a timing chart showing data reading when a noise component is superimposed.

【図9】ノイズ成分が重畳している低い周波数のシリア
ルクロック信号が、低いカットオフ周波数のローパスフ
イルタを通過する前後の波形を示す図である。
FIG. 9 is a diagram showing waveforms before and after a low-frequency serial clock signal on which a noise component is superimposed passes through a low-pass filter having a low cutoff frequency.

【図10】高い周波数のシリアルクロック信号が、低い
カットオフ周波数のローパスフイルタを通過する前後の
波形を示す図である。
FIG. 10 is a diagram showing waveforms before and after a high-frequency serial clock signal passes through a low-pass filter having a low cutoff frequency.

【図11】ノイズ成分が重畳している低い周波数のシリ
アルクロック信号が、高いカットオフ周波数のローパス
フイルタを通過する前後の波形を示す図である。
FIG. 11 is a diagram showing waveforms before and after a low-frequency serial clock signal on which a noise component is superimposed passes through a low-pass filter having a high cutoff frequency.

【符号の説明】[Explanation of symbols]

11、12 マイクロコンピュータ 13 ノイズ除去部 15、16 ローパスフイルタ R0 抵抗 C1、C2 コンデンサ Q1、Q2 トランジスタ 21 マスターマイコン 22、23 スレーブマイコン 25、26、27、28 ノイズ除去部 31、32、33、34 ローパスフイルタ R21、R22、R23 抵抗 C11、C13、C15、C17 コンデンサ Q11、Q13、Q15、Q17 トランジスタ 11, 12 microcomputer 13 noise removing unit 15, 16 low-pass filter R0 resistor C1, C2 capacitor Q1, Q2 transistor 21 master microcomputer 22, 23 slave microcomputer 25, 26, 27, 28 noise removing unit 31, 32, 33, 34 low-pass Filter R21, R22, R23 Resistance C11, C13, C15, C17 Capacitor Q11, Q13, Q15, Q17 Transistor

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04L 29/08 H04L 1/00 H04L 25/08 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H04L 29/08 H04L 1/00 H04L 25/08

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 第1及び第2の制御手段と、前記第1及
び第2の制御手段間において双方向にシリアル伝送を行
伝送ラインとを備え、前記伝送ラインにおいて、前記
第1の制御手段から前記第2の制御手段へ送出される信
号の周波数と前記第2の制御手段から前記第1の制御手
段へ送出される信号の周波数とが異なるシステムを有す
る電子装置であって、 上記伝送ラインに、前記第1の制御手段から前記第2の
制御手段へ送出される信号の周波数に対応した特性を有
する第1のフィルタと前記第2の制御手段から前記第2
の制御手段へ送出される信号の周波数に対応した特性を
有する第2のフィルタとを選択的に形成可能なスイッチ
ング手段を備え、 前記スイッチング手段が前記第1の制御手段から前記第
2の制御手段へ信号が送出されるときに前記第1の制御
手段からの制御信号に基づいて前記第1のフィルタを形
成し、前記第2の制御手段から前記第1の制御手段へ信
号が送出されるときに前記第2の制御手段からの制御信
号に基づいて前記第2のフィルタを形成し、前記第1及
び第2の制御手段から送出される各々の信号のノイズを
低減する ことを特徴とする電子装置。
1. A first and second control means, said first及
Line serial transmission to Oite bidirectionally between beauty second control means
A Cormorant transmission line, Oite to the transmission line, wherein
A signal transmitted from the first control means to the second control means
From the frequency of the signal and the second control means to the first control means.
An electronic device having a system in which the frequency of the signal sent to the stage is different , wherein the transmission line is connected to the second line from the first control means.
It has characteristics corresponding to the frequency of the signal sent to the control means.
From the first filter and the second control means.
Characteristics corresponding to the frequency of the signal sent to the control means
Switch capable of selectively forming second filter
Switching means , wherein the switching means switches the first control means from the first control means.
The first control when a signal is sent to the second control means.
Forming the first filter based on a control signal from the means.
Communication from the second control means to the first control means.
Control signal from the second control means when a signal is transmitted.
Forming the second filter based on the first and second signals,
And the noise of each signal sent from the second control means.
An electronic device characterized by reduction .
【請求項2】 請求項1記載の電子装置であって、上記
第1及び第2のフィルタは、上記各第1及び第2の制御
手段から送出される信号に対応する周波数特性を有する
ローパスフィルタであることを特徴とする電子装置。
2. The electronic device according to claim 1, wherein:
The first and second filters correspond to the first and second controls , respectively.
Electronic device characterized in that it is a low-pass filter having a frequency characteristic corresponds to signal sent from the unit.
JP14886892A 1992-05-15 1992-05-15 Electronic equipment Expired - Fee Related JP3294874B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14886892A JP3294874B2 (en) 1992-05-15 1992-05-15 Electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14886892A JP3294874B2 (en) 1992-05-15 1992-05-15 Electronic equipment

Publications (2)

Publication Number Publication Date
JPH05327818A JPH05327818A (en) 1993-12-10
JP3294874B2 true JP3294874B2 (en) 2002-06-24

Family

ID=15462531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14886892A Expired - Fee Related JP3294874B2 (en) 1992-05-15 1992-05-15 Electronic equipment

Country Status (1)

Country Link
JP (1) JP3294874B2 (en)

Also Published As

Publication number Publication date
JPH05327818A (en) 1993-12-10

Similar Documents

Publication Publication Date Title
US6275077B1 (en) Method and apparatus for programmable adjustment of bus driver propagation times
JP3256107B2 (en) Multi-protocol data bus system
WO1996021276A1 (en) Clock noise filter for integrated circuits
EP1492287A1 (en) Receiver
JP3294874B2 (en) Electronic equipment
JP4653312B2 (en) Attenuation circuit for 2-wire bus system
JP2004146882A (en) Digitally controlled temperature compensation reference oscillator, and electronic apparatus employing the same
JPH1155084A (en) Output delay circuit
JPH0348468B2 (en)
JPH04131059U (en) multiplex communication system
JP3450176B2 (en) High-speed bus driver and high-speed bus
JPS63142907A (en) Radio freouency modulated signal decoder
JP2000134062A (en) Filter circuit and transmission cable provided with it
JP2595781Y2 (en) Chattering elimination circuit
US20050088962A1 (en) Digital filter circuit and method for blocking a transmission line reflection signal
JPH05206795A (en) Chattering preventing circuit
JPH0449409A (en) Noise preventing circuit for parallel interface
JPH0523650U (en) Receiver circuit
JP2002152285A (en) Data transmission system
JPH07112207B2 (en) Bus interface circuit
JPH0534726U (en) Chattering noise prevention circuit
JPS596785U (en) Low frequency vibration noise reduction circuit for transducer
KR19990032283U (en) Digital Sampling Filter for Noise Rejection
JPS62250747A (en) Bipolar signal receiver
JPS6173525A (en) Power line conveyor

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090405

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100405

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100405

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110405

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110405

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120405

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120405

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120405

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120405

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120405

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees