JP3292362B2 - 素数生成装置、素因数判定装置、および制限付き素数生成装置 - Google Patents
素数生成装置、素因数判定装置、および制限付き素数生成装置Info
- Publication number
- JP3292362B2 JP3292362B2 JP22668295A JP22668295A JP3292362B2 JP 3292362 B2 JP3292362 B2 JP 3292362B2 JP 22668295 A JP22668295 A JP 22668295A JP 22668295 A JP22668295 A JP 22668295A JP 3292362 B2 JP3292362 B2 JP 3292362B2
- Authority
- JP
- Japan
- Prior art keywords
- prime
- prime number
- factor
- bits
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Complex Calculations (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、例えば情報セキュ
リティの分野で公開鍵暗号に用いる鍵となる素数を生成
する素数生成装置、素因数判定装置、および制限付き素
数生成装置に関する。
リティの分野で公開鍵暗号に用いる鍵となる素数を生成
する素数生成装置、素因数判定装置、および制限付き素
数生成装置に関する。
【０００２】
【従来の技術】素因数分解の困難性に基づく公開鍵暗号
方式では、秘密鍵として５１２bit 程度の大きな素数を
用いる。２つの素数Ｐ，Ｑの積Ｎが与えられてもＰ，Ｑ
を求めることが困難であれば、Ｎを公開してもＰ，Ｑを
知られる恐れはない。しかし、Ｐ，Ｑの構造によって
は、Ｎの素因数分解が容易になる場合がある。
方式では、秘密鍵として５１２bit 程度の大きな素数を
用いる。２つの素数Ｐ，Ｑの積Ｎが与えられてもＰ，Ｑ
を求めることが困難であれば、Ｎを公開してもＰ，Ｑを
知られる恐れはない。しかし、Ｐ，Ｑの構造によって
は、Ｎの素因数分解が容易になる場合がある。
【０００３】Ｎの素因数分解を困難にするために素数Ｐ
が満たすべき条件として、Ｘ５０９標準では次の項目を
挙げている。Ｑについても同様。
が満たすべき条件として、Ｘ５０９標準では次の項目を
挙げている。Ｑについても同様。
【０００４】（１）Ｐ＋１が大きな素因数ｓを持つこと （２）Ｐ−１が大きな素因数ｒを持つこと （３）ｒ−１が大きな素因数ｔを持つこと （４）Ｐはランダムであること どれだけ大きければよいかは攻撃法や計算機の進歩に依
存している。素数Ｐのビット数をｐｂ，Ｐ＋１の素因数
ｓをｓｂビット、Ｐ−１の素因数ｒをｒｂビットとし
て、ｒｂ＋ｓｂ＜ｐｂの場合には以下の素数生成法を利
用することが可能である。
存している。素数Ｐのビット数をｐｂ，Ｐ＋１の素因数
ｓをｓｂビット、Ｐ−１の素因数ｒをｒｂビットとし
て、ｒｂ＋ｓｂ＜ｐｂの場合には以下の素数生成法を利
用することが可能である。
【０００５】 （ａ）ｔｂビットの素数ｔを生成 （ｂ）ｒ＝ｘ＊ｔ＋１となるｒｂビットの素数ｒを生成 （ｃ）ｓｂビットの素数ｓを生成 （ｄ）ｒｉ＝１／ｒ mod ｓを計算 （ｅ）Ｐ＝２（ｙｓ−ｒｉ）ｒ＋１となるｐｂビットの
素数Ｐを生成
素数Ｐを生成
【０００６】
【発明が解決しようとする課題】上述した従来法では、
ｒｂ＋ｓｂ＜ｐｂでなければならず、上述した（２）の
条件を満たすためにｒｂを大きく取るとｓｂを小さくせ
ざるを得ない。
ｒｂ＋ｓｂ＜ｐｂでなければならず、上述した（２）の
条件を満たすためにｒｂを大きく取るとｓｂを小さくせ
ざるを得ない。
【０００７】図５は従来法の詳細を示している。この従
来法では、ｘやｙを＋の方向に増加させて素数を探索し
ているが、素数の間隔は一様でないので、一方向にだけ
探索すると他の素数よりも高い確率で出現する素数が存
在し得る。例えば、ｒ１＝ｘ１＊ｔ＋１，ｒ２＝ｘ２＊
ｔ＋１，ｒ３＝ｘ３＊ｔ＋１なる素数ｒ１，ｒ２，ｒ３
を考えると、ｘを２ずつ増加させて調べる従来法ではｘ
の初期値がｘの区間（ｘ２，ｘ３）に入った場合は必ず
ｘ３側へ向かい、結果として必ずｒ３が選ばれる。区間
（ｘ１，ｘ２）よりも（ｘ２，ｘ３）の方が大きい場
合、ｒ２が選ばれる確率はｒ３が選ばれる確率に比較し
て小さくなってしまう。（４）の条件を満たすには、生
成される素数の出現確率には片寄りがないことが望まし
い。
来法では、ｘやｙを＋の方向に増加させて素数を探索し
ているが、素数の間隔は一様でないので、一方向にだけ
探索すると他の素数よりも高い確率で出現する素数が存
在し得る。例えば、ｒ１＝ｘ１＊ｔ＋１，ｒ２＝ｘ２＊
ｔ＋１，ｒ３＝ｘ３＊ｔ＋１なる素数ｒ１，ｒ２，ｒ３
を考えると、ｘを２ずつ増加させて調べる従来法ではｘ
の初期値がｘの区間（ｘ２，ｘ３）に入った場合は必ず
ｘ３側へ向かい、結果として必ずｒ３が選ばれる。区間
（ｘ１，ｘ２）よりも（ｘ２，ｘ３）の方が大きい場
合、ｒ２が選ばれる確率はｒ３が選ばれる確率に比較し
て小さくなってしまう。（４）の条件を満たすには、生
成される素数の出現確率には片寄りがないことが望まし
い。
【０００８】本発明は、上記に鑑みてなされたもので、
その目的とするところは、Ｐ−１，Ｐ＋１が含むべき素
因数のビット数のいずれもがＰのビット数の１／２以上
となるような安全性の高い素数を生成するとともに素数
の出現確率が比較的均等である素数生成装置、素因数判
定装置、および制限付き素数生成装置を提供することに
ある。
その目的とするところは、Ｐ−１，Ｐ＋１が含むべき素
因数のビット数のいずれもがＰのビット数の１／２以上
となるような安全性の高い素数を生成するとともに素数
の出現確率が比較的均等である素数生成装置、素因数判
定装置、および制限付き素数生成装置を提供することに
ある。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の本発明は、乱数生成器および素数判
定器を備え、ｒを素数、ｘを乱数とするときｐ＝ｘ＊ｒ
＋１からなる素数ｐを生成する素数生成装置であって、
素数ｐのビット数ｐｂ，ｐ−１の素因数とする素数ｒ，
ｘの最大値ｘｘ，ｘの最小値ｘｍ，ｘの終了値ｘｓ，ｘ
ｍ≦ｘ≦ｘｘなる偶数の乱数ｘ、および乱数ｘｄが外部
より入力されたとき、ｐ＝ｘ＊ｒ＋１を計算する第１の
手段と、ｐを前記素数判定器へ入力し、ｐが素数と判定
された場合にｐを出力して処理を停止し、ｐが素数でな
いと判定された場合に第３の手段に処理を渡す第２の手
段と、ｘｄの値に応じてｘから２を減じるかまたはｘに
２を加え、ｘがｘｍより小さくなった場合はｘをｘｘと
し、ｘがｘｘより大きくなった場合はｘをｘｍとし、ｘ
がｘｓと等しい場合には第４の手段に処理を渡し、ｘが
ｘｓに等しくない場合には第１の手段に処理を渡す第３
の手段と、入力条件ｐｂ，ｒを満たす素数ｐが存在しな
いという信号を出力して停止する第４の手段とを有する
ことを要旨とする。
め、請求項１記載の本発明は、乱数生成器および素数判
定器を備え、ｒを素数、ｘを乱数とするときｐ＝ｘ＊ｒ
＋１からなる素数ｐを生成する素数生成装置であって、
素数ｐのビット数ｐｂ，ｐ−１の素因数とする素数ｒ，
ｘの最大値ｘｘ，ｘの最小値ｘｍ，ｘの終了値ｘｓ，ｘ
ｍ≦ｘ≦ｘｘなる偶数の乱数ｘ、および乱数ｘｄが外部
より入力されたとき、ｐ＝ｘ＊ｒ＋１を計算する第１の
手段と、ｐを前記素数判定器へ入力し、ｐが素数と判定
された場合にｐを出力して処理を停止し、ｐが素数でな
いと判定された場合に第３の手段に処理を渡す第２の手
段と、ｘｄの値に応じてｘから２を減じるかまたはｘに
２を加え、ｘがｘｍより小さくなった場合はｘをｘｘと
し、ｘがｘｘより大きくなった場合はｘをｘｍとし、ｘ
がｘｓと等しい場合には第４の手段に処理を渡し、ｘが
ｘｓに等しくない場合には第１の手段に処理を渡す第３
の手段と、入力条件ｐｂ，ｒを満たす素数ｐが存在しな
いという信号を出力して停止する第４の手段とを有する
ことを要旨とする。
【００１０】また、請求項２記載の本発明は、請求項１
記載の発明において、前記第１の手段では、ｘがｘｓま
たはｘｘまたはｘｍと等しい場合にのみｐ＝ｘ＊ｒ＋１
を計算し、それ以外の場合には、ｘｄの値に応じてｐに
２＊ｒを加えるかまたは減じた結果をｐとすることを要
旨とする。
記載の発明において、前記第１の手段では、ｘがｘｓま
たはｘｘまたはｘｍと等しい場合にのみｐ＝ｘ＊ｒ＋１
を計算し、それ以外の場合には、ｘｄの値に応じてｐに
２＊ｒを加えるかまたは減じた結果をｐとすることを要
旨とする。
【００１１】更に、請求項３記載の本発明は、素数ｐお
よび整数ｓｂが入力された時、ｐ＋１がｓｂビット以上
の素因数を持つかどうかを判定する素因数判定装置であ
って、２から順番に素数を格納した記憶手段である素数
テーブル、素数判定器および除算器を備え、前記素数テ
ーブルの最小の値を読み出してｋに格納するとともにｐ
＋１をレジスタｓに格納し、このｋとｓを第２の手段に
渡す第１の手段と、ｓとｋを除算器へ入力し、ｓがｋで
割り切れた場合は出力商をｓとして第３の手段に処理を
渡し、ｓがｋで割り切れなかった場合は前記素数テーブ
ルに記憶された前記ｋの次に大きな素数をｋに格納して
第４の手段に処理を渡す第２の手段と、ｓのビット数｜
ｓ｜をカウントし、｜ｓ｜がｓｂより小さい場合にｐ＋
１はｓｂビット以上の素因数を持たないとの判定結果を
出力して停止し、｜ｓ｜がｓｂ以上の場合に第４の手段
に処理を渡す第３の手段と、前記素数テーブルにｋより
大きな素数がある場合は前記第２の手段に処理を戻し、
前記素数テーブルにｋより大きな素数がない場合は第５
の手段に処理を渡す第４の手段と、前記素数判定器にｓ
を入力し、ｓが素数の場合はｐ＋１はｓｂビット以上の
素因数を持つとの判定結果を出力し、ｓが素数でない場
合はｐ＋１はｓｂビット以上の素因数を持たないとの判
定結果を出力して停止する第５の手段とを有することを
要旨とする。
よび整数ｓｂが入力された時、ｐ＋１がｓｂビット以上
の素因数を持つかどうかを判定する素因数判定装置であ
って、２から順番に素数を格納した記憶手段である素数
テーブル、素数判定器および除算器を備え、前記素数テ
ーブルの最小の値を読み出してｋに格納するとともにｐ
＋１をレジスタｓに格納し、このｋとｓを第２の手段に
渡す第１の手段と、ｓとｋを除算器へ入力し、ｓがｋで
割り切れた場合は出力商をｓとして第３の手段に処理を
渡し、ｓがｋで割り切れなかった場合は前記素数テーブ
ルに記憶された前記ｋの次に大きな素数をｋに格納して
第４の手段に処理を渡す第２の手段と、ｓのビット数｜
ｓ｜をカウントし、｜ｓ｜がｓｂより小さい場合にｐ＋
１はｓｂビット以上の素因数を持たないとの判定結果を
出力して停止し、｜ｓ｜がｓｂ以上の場合に第４の手段
に処理を渡す第３の手段と、前記素数テーブルにｋより
大きな素数がある場合は前記第２の手段に処理を戻し、
前記素数テーブルにｋより大きな素数がない場合は第５
の手段に処理を渡す第４の手段と、前記素数判定器にｓ
を入力し、ｓが素数の場合はｐ＋１はｓｂビット以上の
素因数を持つとの判定結果を出力し、ｓが素数でない場
合はｐ＋１はｓｂビット以上の素因数を持たないとの判
定結果を出力して停止する第５の手段とを有することを
要旨とする。
【００１２】請求項４記載の本発明は、乱数生成器およ
び素数判定器を備え、ｒを素数、ｘを乱数とするときｐ
＝ｘ＊ｒ＋１からなる素数ｐを生成する素数生成装置で
あって、素数ｐのビット数ｐｂ，ｐ−１の素因数とする
素数ｒ，ｘの最大値ｘｘ，ｘの最小値ｘｍ，ｘの終了値
ｘｓ，ｘｍ≦ｘ≦ｘｘなる偶数の乱数ｘ、および乱数ｘ
ｄが外部より入力されたとき、ｐ＝ｘ＊ｒ＋１を計算す
る第１の手段、ｐを前記素数判定器へ入力し、ｐが素数
と判定された場合にｐを出力して処理を停止し、ｐが素
数でないと判定された場合に第３の手段に処理を渡す第
２の手段、ｘｄの値に応じてｘから２を減じるかまたは
ｘに２を加え、ｘがｘｍより小さくなった場合はｘをｘ
ｘとし、ｘがｘｘより大きくなった場合はｘをｘｍと
し、ｘがｘｓと等しい場合には第４の手段に処理を渡
し、ｘがｘｓに等しくない場合には第１の手段に処理を
渡す第３の手段および入力条件ｐｂ，ｒを満たす素数ｐ
が存在しないという信号を出力して停止する第４の手段
を有する素数生成装置と、素数ｐおよび整数ｓｂが入力
された時、ｐ＋１がｓｂビット以上の素因数を持つかど
うかを判定する素因数判定装置であって、２から順番に
素数を格納した記憶手段である素数テーブル、素数判定
器および除算器を備え、前記素数テーブルの最小の値を
読み出してｋに格納するとともにｐ＋１をレジスタｓに
格納し、このｋとｓを第２の手段に渡す第１の手段、ｓ
とｋを除算器へ入力し、ｓがｋで割り切れた場合は出力
商をｓとして第３の手段に処理を渡し、ｓがｋで割り切
れなかった場合は前記素数テーブルに記憶された前記ｋ
の次に大きな素数をｋに格納して第４の手段に処理を渡
す第２の手段、ｓのビット数｜ｓ｜をカウントし、｜ｓ
｜がｓｂより小さい場合にｐ＋１はｓｂビット以上の素
因数を持たないとの判定結果を出力して停止し、｜ｓ｜
がｓｂ以上の場合に第４の手段に処理を渡す第３の手
段、前記素数テーブルにｋより大きな素数がある場合は
前記第２の手段に処理を戻し、前記素数テーブルにｋよ
り大きな素数がない場合は第５の手段に処理を渡す第４
の手段、前記素数判定器にｓを入力し、ｓが素数の場合
はｐ＋１はｓｂビット以上の素因数を持つとの判定結果
を出力し、ｓが素数でない場合はｐ＋１はｓｂビット以
上の素因数を持たないとの判定結果を出力して停止する
第５の手段を有する素因数判定装置と、乱数生成器と、
素数判定器とを備え、整数ｐｂ，ｒｂ，ｓｂ，ｔｂが外
部より入力されたとき、ｐ−１がｒｂビットの素因数ｒ
を持ち、ｐ＋１がｓｂビットの素因数ｓを持ち、ｒ−１
がｔｂビットの素因数を持つような素数ｐを生成する制
限付き素数生成装置であって、前記乱数生成器を駆動し
てｔｂビットの乱数ｔを生成する第１の手段と、ｔを前
記素数判定器に入力し、ｔが素数の場合には第３の手段
に処理を渡し、ｔが素数でない場合には第１の手段に処
理を戻す第２の手段と、２rb−１／ｔをｘｒｘとし、２
rb−1／ｔをｘｒｍとし、乱数生成器を駆動してｘｒｍ
≦ｘｒｓ≦ｘｒｘとなるｘｒｓを生成し、レジスタｘｒ
をｘｒｓで初期化し、乱数生成器を駆動して乱数をｘｒ
ｄへ格納する第３の手段と、ビット数ｒｂ、素数ｔ、乱
数ｘｒ、最大値ｘｒｘ、最小値ｘｒｍ、終了値ｘｒｓお
よび乱数ｘｒｄを前記素数生成装置に入力し、素数が出
力された場合はｒへ格納して第５の手段に処理を渡し、
または入力条件を満たす素数が存在しないという信号が
出力された場合には前記第１の手段に処理を渡す第４の
手段と、２pb−１／ｒをｘｐｘとし、２pb−1／ｒをｘ
ｐｍとし、乱数生成器を駆動してｘｐｍ≦ｘｐｓ≦ｘｐ
ｘとなる偶数のｘｐｓを生成し、レジスタｘｐをｘｐｓ
で初期化し、乱数生成器を駆動して出力乱数をｘｐｄへ
格納する第５の手段と、ビット数ｐｂ、素数ｒ、乱数ｘ
ｐ、最大値ｘｐｘ、最小値ｘｐｍ、終了値ｘｐｓおよび
ｘｐｄを前記素数生成装置に入力し、素数が出力された
場合はｐへ格納して第７の手段に処理を渡し、または入
力条件を満たす素数が存在しないという信号が出力され
た場合は前記第３の手段に処理を戻す第６の手段と、素
数ｐと整数ｓｂを前記素因数判定装置に入力し、ｐ＋１
はｓｂビットの素因数を持たないと判定された場合は前
記第５の手段に処理を戻し、ｐ＋１がｓｂビットの素因
数を持つと判定された場合にはｐを出力して停止する第
７の手段とを有することを要旨とする。
び素数判定器を備え、ｒを素数、ｘを乱数とするときｐ
＝ｘ＊ｒ＋１からなる素数ｐを生成する素数生成装置で
あって、素数ｐのビット数ｐｂ，ｐ−１の素因数とする
素数ｒ，ｘの最大値ｘｘ，ｘの最小値ｘｍ，ｘの終了値
ｘｓ，ｘｍ≦ｘ≦ｘｘなる偶数の乱数ｘ、および乱数ｘ
ｄが外部より入力されたとき、ｐ＝ｘ＊ｒ＋１を計算す
る第１の手段、ｐを前記素数判定器へ入力し、ｐが素数
と判定された場合にｐを出力して処理を停止し、ｐが素
数でないと判定された場合に第３の手段に処理を渡す第
２の手段、ｘｄの値に応じてｘから２を減じるかまたは
ｘに２を加え、ｘがｘｍより小さくなった場合はｘをｘ
ｘとし、ｘがｘｘより大きくなった場合はｘをｘｍと
し、ｘがｘｓと等しい場合には第４の手段に処理を渡
し、ｘがｘｓに等しくない場合には第１の手段に処理を
渡す第３の手段および入力条件ｐｂ，ｒを満たす素数ｐ
が存在しないという信号を出力して停止する第４の手段
を有する素数生成装置と、素数ｐおよび整数ｓｂが入力
された時、ｐ＋１がｓｂビット以上の素因数を持つかど
うかを判定する素因数判定装置であって、２から順番に
素数を格納した記憶手段である素数テーブル、素数判定
器および除算器を備え、前記素数テーブルの最小の値を
読み出してｋに格納するとともにｐ＋１をレジスタｓに
格納し、このｋとｓを第２の手段に渡す第１の手段、ｓ
とｋを除算器へ入力し、ｓがｋで割り切れた場合は出力
商をｓとして第３の手段に処理を渡し、ｓがｋで割り切
れなかった場合は前記素数テーブルに記憶された前記ｋ
の次に大きな素数をｋに格納して第４の手段に処理を渡
す第２の手段、ｓのビット数｜ｓ｜をカウントし、｜ｓ
｜がｓｂより小さい場合にｐ＋１はｓｂビット以上の素
因数を持たないとの判定結果を出力して停止し、｜ｓ｜
がｓｂ以上の場合に第４の手段に処理を渡す第３の手
段、前記素数テーブルにｋより大きな素数がある場合は
前記第２の手段に処理を戻し、前記素数テーブルにｋよ
り大きな素数がない場合は第５の手段に処理を渡す第４
の手段、前記素数判定器にｓを入力し、ｓが素数の場合
はｐ＋１はｓｂビット以上の素因数を持つとの判定結果
を出力し、ｓが素数でない場合はｐ＋１はｓｂビット以
上の素因数を持たないとの判定結果を出力して停止する
第５の手段を有する素因数判定装置と、乱数生成器と、
素数判定器とを備え、整数ｐｂ，ｒｂ，ｓｂ，ｔｂが外
部より入力されたとき、ｐ−１がｒｂビットの素因数ｒ
を持ち、ｐ＋１がｓｂビットの素因数ｓを持ち、ｒ−１
がｔｂビットの素因数を持つような素数ｐを生成する制
限付き素数生成装置であって、前記乱数生成器を駆動し
てｔｂビットの乱数ｔを生成する第１の手段と、ｔを前
記素数判定器に入力し、ｔが素数の場合には第３の手段
に処理を渡し、ｔが素数でない場合には第１の手段に処
理を戻す第２の手段と、２rb−１／ｔをｘｒｘとし、２
rb−1／ｔをｘｒｍとし、乱数生成器を駆動してｘｒｍ
≦ｘｒｓ≦ｘｒｘとなるｘｒｓを生成し、レジスタｘｒ
をｘｒｓで初期化し、乱数生成器を駆動して乱数をｘｒ
ｄへ格納する第３の手段と、ビット数ｒｂ、素数ｔ、乱
数ｘｒ、最大値ｘｒｘ、最小値ｘｒｍ、終了値ｘｒｓお
よび乱数ｘｒｄを前記素数生成装置に入力し、素数が出
力された場合はｒへ格納して第５の手段に処理を渡し、
または入力条件を満たす素数が存在しないという信号が
出力された場合には前記第１の手段に処理を渡す第４の
手段と、２pb−１／ｒをｘｐｘとし、２pb−1／ｒをｘ
ｐｍとし、乱数生成器を駆動してｘｐｍ≦ｘｐｓ≦ｘｐ
ｘとなる偶数のｘｐｓを生成し、レジスタｘｐをｘｐｓ
で初期化し、乱数生成器を駆動して出力乱数をｘｐｄへ
格納する第５の手段と、ビット数ｐｂ、素数ｒ、乱数ｘ
ｐ、最大値ｘｐｘ、最小値ｘｐｍ、終了値ｘｐｓおよび
ｘｐｄを前記素数生成装置に入力し、素数が出力された
場合はｐへ格納して第７の手段に処理を渡し、または入
力条件を満たす素数が存在しないという信号が出力され
た場合は前記第３の手段に処理を戻す第６の手段と、素
数ｐと整数ｓｂを前記素因数判定装置に入力し、ｐ＋１
はｓｂビットの素因数を持たないと判定された場合は前
記第５の手段に処理を戻し、ｐ＋１がｓｂビットの素因
数を持つと判定された場合にはｐを出力して停止する第
７の手段とを有することを要旨とする。
【００１３】本発明では、最初に上述した条件（２），
（３）を満たす素数Ｐを生成し、次いでその素数が上述
した条件（１）を満たすかどうかを高速に確認する。ま
た、素数Ｐを探索する場合には探索の方向を乱数によっ
て決定する。
（３）を満たす素数Ｐを生成し、次いでその素数が上述
した条件（１）を満たすかどうかを高速に確認する。ま
た、素数Ｐを探索する場合には探索の方向を乱数によっ
て決定する。
【００１４】まず、素数生成装置は、生成する素数ｐの
ビット数ｐｂ，ｐ−１の素因数とする素数ｒ，ｘの最大
値ｘｘ，ｘの最小値ｘｍ，ｘの終了値ｘｓ，ｘｍ≦ｘ≦
ｘｘなる偶数の乱数ｘ、および乱数ｘｄを外部より受け
付けて、ｐ＝ｘ＊ｒ＋１を計算してｐを素数判定器へ入
力し、ｐが素数でない場合にはｘｄの値に応じて、ｘか
ら２を減じるかまたはｘに２を加え、その結果ｘがｘｍ
より小さくなった場合はｘをｘｘとし、ｘがｘｘより大
きくなった場合はｘをｘｍとする。また、ｘがｘｓと等
しくなった場合には、入力条件ｐｂ，ｒを満たす素数ｐ
が存在しないという信号を出力して停止する。ｘがｘｓ
と等しくならなかった場合は、再びｐ＝ｘ＊ｒ＋１を計
算して素数判定を行い、ｐが素数となるまでこれを繰り
返すように構成する。
ビット数ｐｂ，ｐ−１の素因数とする素数ｒ，ｘの最大
値ｘｘ，ｘの最小値ｘｍ，ｘの終了値ｘｓ，ｘｍ≦ｘ≦
ｘｘなる偶数の乱数ｘ、および乱数ｘｄを外部より受け
付けて、ｐ＝ｘ＊ｒ＋１を計算してｐを素数判定器へ入
力し、ｐが素数でない場合にはｘｄの値に応じて、ｘか
ら２を減じるかまたはｘに２を加え、その結果ｘがｘｍ
より小さくなった場合はｘをｘｘとし、ｘがｘｘより大
きくなった場合はｘをｘｍとする。また、ｘがｘｓと等
しくなった場合には、入力条件ｐｂ，ｒを満たす素数ｐ
が存在しないという信号を出力して停止する。ｘがｘｓ
と等しくならなかった場合は、再びｐ＝ｘ＊ｒ＋１を計
算して素数判定を行い、ｐが素数となるまでこれを繰り
返すように構成する。
【００１５】次に、乱数生成器と素数判定器を繰り返し
用いてｔｂビットの素数ｔを生成する。素数ｔが得られ
たら、ｘｘ＝（２rb−１）／ｔ，ｘｍ＝２rb-1／ｔとし
てｘの最大値ｘｘと最小値ｘｍを求める。乱数生成器を
駆動してｘｍ≦ｘｓ≦ｘｘなる偶数の乱数ｘｓを生成
し、ｘをｘｓで初期化する。更に乱数生成器を駆動して
乱数ｘｄを得る。これらｒｂ，ｔ，ｘｘ，ｘｍ，ｘｓ，
ｘ，ｘｄを素数生成装置へ入力し、ｒｂビットの素数ｒ
を得る。
用いてｔｂビットの素数ｔを生成する。素数ｔが得られ
たら、ｘｘ＝（２rb−１）／ｔ，ｘｍ＝２rb-1／ｔとし
てｘの最大値ｘｘと最小値ｘｍを求める。乱数生成器を
駆動してｘｍ≦ｘｓ≦ｘｘなる偶数の乱数ｘｓを生成
し、ｘをｘｓで初期化する。更に乱数生成器を駆動して
乱数ｘｄを得る。これらｒｂ，ｔ，ｘｘ，ｘｍ，ｘｓ，
ｘ，ｘｄを素数生成装置へ入力し、ｒｂビットの素数ｒ
を得る。
【００１６】素数ｒが得られたら、同様にしてｒからＰ
を生成する。ｙｘ＝（２pb−１）／ｒ，ｙｍ＝２pb-1／
ｒとしてｙの最大値ｙｘと最小値ｙｍを求める。乱数生
成器を駆動してｙｍ≦ｙｓ≦ｙｘなる偶数の乱数ｙｓを
生成し、ｙをｙｓで初期化する。更に乱数生成器を駆動
して乱数ｙｄを得る。ｐｂ，ｒ，ｙｘ，ｙｍ，ｙｓ，
ｙ，ｙｄを素数生成装置へ入力し、ｐｂビットの素数Ｐ
を得る。
を生成する。ｙｘ＝（２pb−１）／ｒ，ｙｍ＝２pb-1／
ｒとしてｙの最大値ｙｘと最小値ｙｍを求める。乱数生
成器を駆動してｙｍ≦ｙｓ≦ｙｘなる偶数の乱数ｙｓを
生成し、ｙをｙｓで初期化する。更に乱数生成器を駆動
して乱数ｙｄを得る。ｐｂ，ｒ，ｙｘ，ｙｍ，ｙｓ，
ｙ，ｙｄを素数生成装置へ入力し、ｐｂビットの素数Ｐ
を得る。
【００１７】最後に、Ｐ＋１がｓｂビット以上の大きな
素因数ｓを持つかどうかを判定する。適当なビット数以
下の素数を全て格納した素数テーブルを予め作ってお
く。まずｋを０に、ｓをＰ＋１に初期化する。
素因数ｓを持つかどうかを判定する。適当なビット数以
下の素数を全て格納した素数テーブルを予め作ってお
く。まずｋを０に、ｓをＰ＋１に初期化する。
【００１８】ｋより大きな最小の素数を素数テーブルか
ら読み出してｋに格納する。ｓがｋで割り切れる場合は
ｓをｋで割り切れなくなるまで繰り返して割る。ｓがｓ
ｂビットより小さくなってしまったら、Ｐ＋１は大きな
素因数を持たないことを意味するので、Ｐの生成をやり
直す。テーブル中の素数全てについてｓに対する除算を
試しても、ｓがｓｂビットより大きい場合は、ｓが大き
な素因数かどうかを素数判定器にｓを入力して判定す
る。ｓが素数でない場合は、Ｐの生成をやり直す。ｓが
素数の場合は、Ｐ＋１がｓｂビット以上の大きな因数ｓ
を含んでいるので、Ｐを条件を満たす素数として出力す
る。
ら読み出してｋに格納する。ｓがｋで割り切れる場合は
ｓをｋで割り切れなくなるまで繰り返して割る。ｓがｓ
ｂビットより小さくなってしまったら、Ｐ＋１は大きな
素因数を持たないことを意味するので、Ｐの生成をやり
直す。テーブル中の素数全てについてｓに対する除算を
試しても、ｓがｓｂビットより大きい場合は、ｓが大き
な素因数かどうかを素数判定器にｓを入力して判定す
る。ｓが素数でない場合は、Ｐの生成をやり直す。ｓが
素数の場合は、Ｐ＋１がｓｂビット以上の大きな因数ｓ
を含んでいるので、Ｐを条件を満たす素数として出力す
る。
【００１９】以上の手段により、ｘ，ｙを増加させる
か、減少させるかを乱数によって決定することで、より
ランダムな素数を生成することができる。
か、減少させるかを乱数によって決定することで、より
ランダムな素数を生成することができる。
【００２０】また、ｘ，ｙをｒ，Ｐ生成後も保持してお
き、ｒまたはＰが条件に合わない素数であった場合に、
ｘ，ｙの探索を最初からやり直すのではなく、更新を再
開してｒまたはＰを探索するようにすることでｔやｓを
生成し直す時間を削除できる。
き、ｒまたはＰが条件に合わない素数であった場合に、
ｘ，ｙの探索を最初からやり直すのではなく、更新を再
開してｒまたはＰを探索するようにすることでｔやｓを
生成し直す時間を削除できる。
【００２１】Ｐ＋１を小さな素数で可能なかぎり除した
後、素数判定器へ入力することによって、ｒｂの値に制
約を受けない大きなビット数ｓｂの素因数ｓを含むＰ＋
１なる素数Ｐを検出することができる。
後、素数判定器へ入力することによって、ｒｂの値に制
約を受けない大きなビット数ｓｂの素因数ｓを含むＰ＋
１なる素数Ｐを検出することができる。
【００２２】
【発明の実施の形態】以下、図面を用いて本発明の実施
の形態について説明する。
の形態について説明する。
【００２３】図１は、本発明の一実施形態の構成を示す
ブロック図であり、図２は、図１に示す実施形態に使用
されている素数生成装置の構成を示すブロック図であ
る。
ブロック図であり、図２は、図１に示す実施形態に使用
されている素数生成装置の構成を示すブロック図であ
る。
【００２４】図１に示す実施形態は、乱数生成器１１、
素数判定器１３、除算器１５、乱数発生器２１、素数生
成装置１７、除算器２５、乱数生成器３１、素数生成装
置２７、除算器３５、素数テーブル１９、素数判定器２
３を有する。また、図２に示す素数生成装置は、乗算
器、加算器、減算器、比較器からなる算術演算回路（以
下、ＡＬＵと略称する）４１、素数判定器４３、乗数ｘ
の値を更新する乗数更新部４５を有する。
素数判定器１３、除算器１５、乱数発生器２１、素数生
成装置１７、除算器２５、乱数生成器３１、素数生成装
置２７、除算器３５、素数テーブル１９、素数判定器２
３を有する。また、図２に示す素数生成装置は、乗算
器、加算器、減算器、比較器からなる算術演算回路（以
下、ＡＬＵと略称する）４１、素数判定器４３、乗数ｘ
の値を更新する乗数更新部４５を有する。
【００２５】まず、図４を参照して、図２に示す素数生
成装置の作用を説明する。
成装置の作用を説明する。
【００２６】図２および図４において、生成する素数ｐ
のビット数ｐｂ，ｐ−１の素因数とする素数ｒ，ｘの最
大値ｘｘ，ｘの最小値ｘｍ，ｘの終了値ｘｓ，ｘｍ≦ｘ
≦ｘｘなる偶数の乱数ｘ、および１bit の乱数ｘｄを外
部より受け付けて、ＡＬＵ４１を駆動してｐ＝ｘ＊ｒ＋
１を計算し、ｐを素数判定器４３へ入力する（ステップ
Ｓ４１）。ｐが素数でない場合には（ステップＳ４２）
乗数更新部４５を駆動してｘを更新する。ｘの更新はｘ
ｄが１の時ｘにｘ−２を格納し（ステップＳ４３，Ｓ４
４）、またはｘｄが０の時ｘにｘ＋２を格納する（ステ
ップＳ４３，Ｓ４５）。その結果ｘがｘｍより小さくな
った場合はｘをｘｘとし、ｘがｘｘより大きくなった場
合はｘをｘｍとする（ステップＳ４６〜Ｓ４９）。ま
た、ステップＳ５０でｘがｘｓと等しくなった場合に
は、入力条件ｐｂ，ｒを満たす素数ｐが存在しないとい
う信号を出力して停止する（ステップＳ５１）。ｘがｘ
ｓと等しくならなかった場合は、再びｐ＝ｘ＊ｒ＋１を
計算して素数判定を行い、ｐが素数となるまでこれを繰
り返し、素数ｐが得られたらこれを出力して停止する構
成とする。
のビット数ｐｂ，ｐ−１の素因数とする素数ｒ，ｘの最
大値ｘｘ，ｘの最小値ｘｍ，ｘの終了値ｘｓ，ｘｍ≦ｘ
≦ｘｘなる偶数の乱数ｘ、および１bit の乱数ｘｄを外
部より受け付けて、ＡＬＵ４１を駆動してｐ＝ｘ＊ｒ＋
１を計算し、ｐを素数判定器４３へ入力する（ステップ
Ｓ４１）。ｐが素数でない場合には（ステップＳ４２）
乗数更新部４５を駆動してｘを更新する。ｘの更新はｘ
ｄが１の時ｘにｘ−２を格納し（ステップＳ４３，Ｓ４
４）、またはｘｄが０の時ｘにｘ＋２を格納する（ステ
ップＳ４３，Ｓ４５）。その結果ｘがｘｍより小さくな
った場合はｘをｘｘとし、ｘがｘｘより大きくなった場
合はｘをｘｍとする（ステップＳ４６〜Ｓ４９）。ま
た、ステップＳ５０でｘがｘｓと等しくなった場合に
は、入力条件ｐｂ，ｒを満たす素数ｐが存在しないとい
う信号を出力して停止する（ステップＳ５１）。ｘがｘ
ｓと等しくならなかった場合は、再びｐ＝ｘ＊ｒ＋１を
計算して素数判定を行い、ｐが素数となるまでこれを繰
り返し、素数ｐが得られたらこれを出力して停止する構
成とする。
【００２７】まず、乱数生成器１１の４８０bit の乱数
出力ｔを素数判定器１３へ入力する（ステップＳ１
１）。素数となるｔが得られるまで繰り返し行う（ステ
ップＳ１２）。素数ｔが得られたら、除算器１５へ２
496 −１とｔを入力してその出力をｘｘとし、ｘｘ＝
［（２496 −１）／ｔ］を得る。ここで、［ａ］はａを
越えない最大の整数を表す記号とする。同様に、除算器
１５へ２495 とｔを入力して出力をｘｍとし、ｘｍ＝
［２495 ／ｔ］を得る（ステップＳ１３）。続いて、乱
数生成器２１を駆動し、ｘｍ≦ｘｓ≦ｘｘとなるｘｓを
生成し、ｘにｘｓを格納する。また、乱数生成器２１を
駆動し、その出力の最下位１bit の値をｘｄへ格納する
（ステップＳ１４）。
出力ｔを素数判定器１３へ入力する（ステップＳ１
１）。素数となるｔが得られるまで繰り返し行う（ステ
ップＳ１２）。素数ｔが得られたら、除算器１５へ２
496 −１とｔを入力してその出力をｘｘとし、ｘｘ＝
［（２496 −１）／ｔ］を得る。ここで、［ａ］はａを
越えない最大の整数を表す記号とする。同様に、除算器
１５へ２495 とｔを入力して出力をｘｍとし、ｘｍ＝
［２495 ／ｔ］を得る（ステップＳ１３）。続いて、乱
数生成器２１を駆動し、ｘｍ≦ｘｓ≦ｘｘとなるｘｓを
生成し、ｘにｘｓを格納する。また、乱数生成器２１を
駆動し、その出力の最下位１bit の値をｘｄへ格納する
（ステップＳ１４）。
【００２８】４９６，ｘｘ，ｘｍ，ｘｓ，ｘ，ｘｄを素
数生成装置１７へ入力し、４９６bit の素数ｒを得る
（ステップＳ１５）。素数生成装置１７が入力条件を満
たす素数が存在しないという信号を出力した場合は、ｔ
の生成をやり直す（ステップＳ１６）。
数生成装置１７へ入力し、４９６bit の素数ｒを得る
（ステップＳ１５）。素数生成装置１７が入力条件を満
たす素数が存在しないという信号を出力した場合は、ｔ
の生成をやり直す（ステップＳ１６）。
【００２９】素数ｒが得られたら、除算器２５へ２512
−１とｒを入力してその出力をｙｘとし、ｙｘ＝［（２
512 −１）／ｒ］を得る。同様に、除算器２５へ２511
とｒを入力して出力をｙｍとし、ｙｍ＝［２511 ／ｒ］
を得る（ステップＳ１７）。続いて、乱数生成器３１を
駆動し、ｙｍ≦ｙｓ≦ｙｘとなるｙｓを生成し、ｙにｙ
ｓを格納する。また、乱数生成器を駆動し、その出力の
最下位１bit の値をｙｄへ格納する（ステップＳ１
８）。
−１とｒを入力してその出力をｙｘとし、ｙｘ＝［（２
512 −１）／ｒ］を得る。同様に、除算器２５へ２511
とｒを入力して出力をｙｍとし、ｙｍ＝［２511 ／ｒ］
を得る（ステップＳ１７）。続いて、乱数生成器３１を
駆動し、ｙｍ≦ｙｓ≦ｙｘとなるｙｓを生成し、ｙにｙ
ｓを格納する。また、乱数生成器を駆動し、その出力の
最下位１bit の値をｙｄへ格納する（ステップＳ１
８）。
【００３０】５１２，ｙｘ，ｙｍ，ｙｓ，ｙ，ｙｄを素
数生成装置２７へ入力し、５１２bit の素数Ｐを得る
（ステップＳ１９）。素数生成装置２７が入力条件を満
たす素数が存在しないという信号を出力した場合は、ｒ
の生成をやり直す（ステップＳ２０）。
数生成装置２７へ入力し、５１２bit の素数Ｐを得る
（ステップＳ１９）。素数生成装置２７が入力条件を満
たす素数が存在しないという信号を出力した場合は、ｒ
の生成をやり直す（ステップＳ２０）。
【００３１】素数Ｐが得られたら、Ｐ＋１が４９６bit
以上の素因数ｓを含んでいるかどうかを判定する。８ビ
ット以下の素数を全て格納した素数テーブルを予め作っ
ておく。
以上の素因数ｓを含んでいるかどうかを判定する。８ビ
ット以下の素数を全て格納した素数テーブルを予め作っ
ておく。
【００３２】まず、ｋの初期値を０とし、ｋより大きな
最小の素数（＝２）を素数テーブル１９から読み出して
ｋに格納するとともにＰ＋１をｓに格納する。（ステッ
プＳ２１）。ｓとｋを除算器３５へ入力し、ｓがｋで割
り切れる場合は出力商を改めてｓと置く（ステップＳ２
２、Ｓ２４）。ｓがｋで割り切れなかった場合には、素
数テーブル１９に記憶された素数の中でｋの次に大きな
ものを改めてｋに格納し、後述するステップＳ２６に進
む（ステップＳ２３）。ステップＳ２５では、上記ステ
ップＳ２４で格納されたｓのビット数をカウントし、こ
のビット数が４９６bit より小さくなってしまったら、
Ｐ＋１は４９６bit 以上のビット数を有する素因数を持
たないことを意味するので、ステップＳ１８に戻ってＰ
の生成をやり直す。ｓのビット数が４９６bit より大き
い場合はステップＳ２６に進む。ステップＳ２６では、
ｋと素数テーブル１９に記憶された素数の比較を行う。
素数テーブル１９にｋより大きな素数がある場合はステ
ップＳ２２に処理を戻し、他方素数テーブル１９にｋよ
り大きな素数がない場合はステップＳ２７に進む。ステ
ップＳ２７では、ｓを素数判定器２３に入力し、ｓが大
きな素因数かどうかを判定する。ｓが素数でない場合
は、Ｐの生成をステップＳ１８に戻ってやり直す。ｓが
素数の場合は、Ｐ＋１が４９６bit 以上のビット数を有
する大きな素因数ｓを含んでいるので、Ｐを条件を満た
す素数として出力する。
最小の素数（＝２）を素数テーブル１９から読み出して
ｋに格納するとともにＰ＋１をｓに格納する。（ステッ
プＳ２１）。ｓとｋを除算器３５へ入力し、ｓがｋで割
り切れる場合は出力商を改めてｓと置く（ステップＳ２
２、Ｓ２４）。ｓがｋで割り切れなかった場合には、素
数テーブル１９に記憶された素数の中でｋの次に大きな
ものを改めてｋに格納し、後述するステップＳ２６に進
む（ステップＳ２３）。ステップＳ２５では、上記ステ
ップＳ２４で格納されたｓのビット数をカウントし、こ
のビット数が４９６bit より小さくなってしまったら、
Ｐ＋１は４９６bit 以上のビット数を有する素因数を持
たないことを意味するので、ステップＳ１８に戻ってＰ
の生成をやり直す。ｓのビット数が４９６bit より大き
い場合はステップＳ２６に進む。ステップＳ２６では、
ｋと素数テーブル１９に記憶された素数の比較を行う。
素数テーブル１９にｋより大きな素数がある場合はステ
ップＳ２２に処理を戻し、他方素数テーブル１９にｋよ
り大きな素数がない場合はステップＳ２７に進む。ステ
ップＳ２７では、ｓを素数判定器２３に入力し、ｓが大
きな素因数かどうかを判定する。ｓが素数でない場合
は、Ｐの生成をステップＳ１８に戻ってやり直す。ｓが
素数の場合は、Ｐ＋１が４９６bit 以上のビット数を有
する大きな素因数ｓを含んでいるので、Ｐを条件を満た
す素数として出力する。
【００３３】
【発明の効果】以上説明しように、本発明によれば、素
数Ｐのビット数をｐｂ，Ｐ−１が含むべき素因数のビッ
ト数をｒｂ，Ｐ＋１が含むべき素因数のビット数をｓｂ
として、ｒｂ，ｓｂがともに大きな場合にもｒｂビット
の素因数をＰ−１が含み、ｓｂビットの素因数をＰ＋１
が含むようなｐｂビットのランダムな素数Ｐを効率よく
生成することができる。
数Ｐのビット数をｐｂ，Ｐ−１が含むべき素因数のビッ
ト数をｒｂ，Ｐ＋１が含むべき素因数のビット数をｓｂ
として、ｒｂ，ｓｂがともに大きな場合にもｒｂビット
の素因数をＰ−１が含み、ｓｂビットの素因数をＰ＋１
が含むようなｐｂビットのランダムな素数Ｐを効率よく
生成することができる。
【図１】本発明の一実施形態の構成を示すブロック図で
ある。
ある。
【図２】図１に示す実施形態に使用されている素数生成
装置の構成を示すブロック図である。
装置の構成を示すブロック図である。
【図３】図１に示す実施形態の作用を示すフローチャー
トである。
トである。
【図４】図２に示す素数生成装置の作用を示すフローチ
ャートである。
ャートである。
【図５】従来法の作用を示すフローチャートである。
１１，２１，３１ 乱数生成器 １３，２３，４３ 素数判定器 １５，２５，３５ 除算器 １７，２７ 素数生成装置 １９ 素数テーブル ４１ ＡＬＵ ４５ 乗数更新部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−37383（ＪＰ，Ａ) ＲＳＡ暗号鍵高速生成方式，電子情報 通信学会論文誌，1989年 ３月25日，Ｊ 72−Ｄ−Ｉ 第３号，ｐ．213−220 Ｓｔｒｏｎｇ Ｐｒｉｍｅｓ ａｒｅ Ｅａｓｙ ｔｏ Ｆｉｎｄ，Ｌｅｃｔ ｕｒｅ Ｎｏｔｅｓ ｉｎ Ｃｏｍｐｕ ｔｅｒ Ｓｃｉｅｎｃｅ，Ｖｏｌ．209, ｐ．216−223 (58)調査した分野(Int.Cl.7，ＤＢ名) G09C 1/00 650 G06F 17/10 H04L 9/30 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (4)
- 【請求項１】 乱数生成器および素数判定器を備え、ｒ
を素数、ｘを乱数とするときｐ＝ｘ＊ｒ＋１からなる素
数ｐを生成する素数生成装置であって、 素数ｐのビット数ｐｂ，ｐ−１の素因数とする素数ｒ，
ｘの最大値ｘｘ，ｘの最小値ｘｍ，ｘの終了値ｘｓ，ｘ
ｍ≦ｘ≦ｘｘなる偶数の乱数ｘ、および乱数ｘｄが外部
より入力されたとき、ｐ＝ｘ＊ｒ＋１を計算する第１の
手段と、 ｐを前記素数判定器へ入力し、ｐが素数と判定された場
合にｐを出力して処理を停止し、ｐが素数でないと判定
された場合に第３の手段に処理を渡す第２の手段と、 ｘｄの値に応じてｘから２を減じるかまたはｘに２を加
え、ｘがｘｍより小さくなった場合はｘをｘｘとし、ｘ
がｘｘより大きくなった場合はｘをｘｍとし、ｘがｘｓ
と等しい場合には第４の手段に処理を渡し、ｘがｘｓに
等しくない場合には第１の手段に処理を渡す第３の手段
と、 入力条件ｐｂ，ｒを満たす素数ｐが存在しないという信
号を出力して停止する第４の手段と を有することを特徴とする素数生成装置。 - 【請求項２】 前記第１の手段において、ｘがｘｓまた
はｘｘまたはｘｍと等しい場合にのみｐ＝ｘ＊ｒ＋１を
計算し、それ以外の場合には、ｘｄの値に応じてｐに２
＊ｒを加えるかまたは減じた結果をｐとすることを特徴
とする請求項１記載の素数生成装置。 - 【請求項３】 素数ｐおよび整数ｓｂが入力された時、
ｐ＋１がｓｂビット以上の素因数を持つかどうかを判定
する素因数判定装置であって、 ２から順番に素数を格納した記憶手段である素数テーブ
ル、素数判定器および除算器を備え、前記素数テーブル
の最小の値を読み出してｋに格納するとともにｐ＋１を
レジスタｓに格納し、このｋとｓを第２の手段に渡す第
１の手段と、 ｓとｋを除算器へ入力し、ｓがｋで割り切れた場合は出
力商をｓとして第３の手段に処理を渡し、ｓがｋで割り
切れなかった場合は前記素数テーブルに記憶された前記
ｋの次に大きな素数をｋに格納して第４の手段に処理を
渡す第２の手段と、 ｓのビット数｜ｓ｜をカウントし、｜ｓ｜がｓｂより小
さい場合にｐ＋１はｓｂビット以上の素因数を持たない
との判定結果を出力して停止し、｜ｓ｜がｓｂ以上の場
合に第４の手段に処理を渡す第３の手段と、 前記素数テーブルにｋより大きな素数がある場合は前記
第２の手段に処理を戻し、前記素数テーブルにｋより大
きな素数がない場合は第５の手段に処理を渡す第４の手
段と、 前記素数判定器にｓを入力し、ｓが素数の場合はｐ＋１
はｓｂビット以上の素因数を持つとの判定結果を出力
し、ｓが素数でない場合はｐ＋１はｓｂビット以上の素
因数を持たないとの判定結果を出力して停止する第５の
手段と を有することを特徴とする素因数判定装置。 - 【請求項４】 乱数生成器および素数判定器を備え、ｒ
を素数、ｘを乱数とするときｐ＝ｘ＊ｒ＋１からなる素
数ｐを生成する素数生成装置であって、素数ｐのビット
数ｐｂ，ｐ−１の素因数とする素数ｒ，ｘの最大値ｘ
ｘ，ｘの最小値ｘｍ，ｘの終了値ｘｓ，ｘｍ≦ｘ≦ｘｘ
なる偶数の乱数ｘ、および乱数ｘｄが外部より入力され
たとき、ｐ＝ｘ＊ｒ＋１を計算する第１の手段、ｐを前
記素数判定器へ入力し、ｐが素数と判定された場合にｐ
を出力して処理を停止し、ｐが素数でないと判定された
場合に第３の手段に処理を渡す第２の手段、ｘｄの値に
応じてｘから２を減じるかまたはｘに２を加え、ｘがｘ
ｍより小さくなった場合はｘをｘｘとし、ｘがｘｘより
大きくなった場合はｘをｘｍとし、ｘがｘｓと等しい場
合には第４の手段に処理を渡し、ｘがｘｓに等しくない
場合には第１の手段に処理を渡す第３の手段および入力
条件ｐｂ，ｒを満たす素数ｐが存在しないという信号を
出力して停止する第４の手段を有する素数生成装置と、 素数ｐおよび整数ｓｂが入力された時、ｐ＋１がｓｂビ
ット以上の素因数を持つかどうかを判定する素因数判定
装置であって、２から順番に素数を格納した記憶手段で
ある素数テーブル、素数判定器および除算器を備え、前
記素数テーブルの最小の値を読み出してｋに格納すると
ともにｐ＋１をレジスタｓに格納し、このｋとｓを第２
の手段に渡す第１の手段、ｓとｋを除算器へ入力し、ｓ
がｋで割り切れた場合は出力商をｓとして第３の手段に
処理を渡し、ｓがｋで割り切れなかった場合は前記素数
テーブルに記憶された前記ｋの次に大きな素数をｋに格
納 して第４の手段に処理を渡す第２の手段、ｓのビット
数｜ｓ｜をカウントし、｜ｓ｜がｓｂより小さい場合に
ｐ＋１はｓｂビット以上の素因数を持たないとの判定結
果を出力して停止し、｜ｓ｜がｓｂ以上の場合に第４の
手段に処理を渡す第３の手段、前記素数テーブルにｋよ
り大きな素数がある場合は前記第２の手段に処理を戻
し、前記素数テーブルにｋより大きな素数がない場合は
第５の手段に処理を渡す第４の手段、前記素数判定器に
ｓを入力し、ｓが素数の場合はｐ＋１はｓｂビット以上
の素因数を持つとの判定結果を出力し、ｓが素数でない
場合はｐ＋１はｓｂビット以上の素因数を持たないとの
判定結果を出力して停止する第５の手段を有する素因数
判定装置と、 乱数生成器と、素数判定器とを備え、 整数ｐｂ，ｒｂ，ｓｂ，ｔｂが外部より入力されたと
き、ｐ−１がｒｂビットの素因数ｒを持ち、ｐ＋１がｓ
ｂビットの素因数ｓを持ち、ｒ−１がｔｂビットの素因
数を持つような素数ｐを生成する制限付き素数生成装置
であって、 前記乱数生成器を駆動してｔｂビットの乱数ｔを生成す
る第１の手段と、 ｔを前記素数判定器に入力し、ｔが素数の場合には第３
の手段に処理を渡し、ｔが素数でない場合には第１の手
段に処理を戻す第２の手段と、 ２rb−１／ｔをｘｒｘとし、２rb−1／ｔをｘｒｍと
し、乱数生成器を駆動してｘｒｍ≦ｘｒｓ≦ｘｒｘとな
るｘｒｓを生成し、レジスタｘｒをｘｒｓで初期化し、
乱数生成器を駆動して乱数をｘｒｄへ格納する第３の手
段と、 ビット数ｒｂ、素数ｔ、乱数ｘｒ、最大値ｘｒｘ、最小
値ｘｒｍ、終了値ｘｒｓおよび乱数ｘｒｄを前記素数生
成装置に入力し、素数が出力された場合はｒへ格納して
第５の手段に処理を渡し、または入力条件を満たす素数
が存在しないという信号が出力された場合には前記第１
の手段に処理を渡す第４の手段と、 ２pb−１／ｒをｘｐｘとし、２pb−1／ｒをｘｐｍと
し、乱数生成器を駆動してｘｐｍ≦ｘｐｓ≦ｘｐｘとな
る偶数のｘｐｓを生成し、レジスタｘｐをｘｐｓで初期
化し、乱数生成器を駆動して出力乱数をｘｐｄへ格納す
る第５の手段と、 ビット数ｐｂ、素数ｒ、乱数ｘｐ、最大値ｘｐｘ、最小
値ｘｐｍ、終了値ｘｐｓおよびｘｐｄを前記素数生成装
置に入力し、素数が出力された場合はｐへ格納して第７
の手段に処理を渡し、または入力条件を満たす素数が存
在しないという信号が出力された場合は前記第３の手段
に処理を戻す第６の手段と、 素数ｐと整数ｓｂを前記素因数判定装置に入力し、ｐ＋
１はｓｂビットの素因数を持たないと判定された場合は
前記第５の手段に処理を戻し、ｐ＋１がｓｂビットの素
因数を持つと判定された場合にはｐを出力して停止する
第７の手段と を有することを特徴とする制限付き素数生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22668295A JP3292362B2 (ja) | 1995-09-04 | 1995-09-04 | 素数生成装置、素因数判定装置、および制限付き素数生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22668295A JP3292362B2 (ja) | 1995-09-04 | 1995-09-04 | 素数生成装置、素因数判定装置、および制限付き素数生成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0973269A JPH0973269A (ja) | 1997-03-18 |
| JP3292362B2 true JP3292362B2 (ja) | 2002-06-17 |
Family
ID=16849008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22668295A Expired - Fee Related JP3292362B2 (ja) | 1995-09-04 | 1995-09-04 | 素数生成装置、素因数判定装置、および制限付き素数生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3292362B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024178797A1 (zh) * | 2023-02-27 | 2024-09-06 | 司徒莉薇 | 一种能计算p＝np的超级矩阵计算机 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3835896B2 (ja) | 1997-07-30 | 2006-10-18 | 富士通株式会社 | 素数生成装置，Ｂ−ｓｍｏｏｔｈ性判定装置及び記録媒体 |
| JP3518672B2 (ja) | 1998-11-27 | 2004-04-12 | 村田機械株式会社 | 素数生成装置及び暗号システム |
| JP3833412B2 (ja) | 1999-04-09 | 2006-10-11 | 富士通株式会社 | 有限体演算における表現データ生成装置および方法 |
-
1995
- 1995-09-04 JP JP22668295A patent/JP3292362B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| ＲＳＡ暗号鍵高速生成方式，電子情報通信学会論文誌，１９８９年 ３月２５日，Ｊ７２−Ｄ−Ｉ 第３号，ｐ．２１３−２２０ |
| Ｓｔｒｏｎｇ Ｐｒｉｍｅｓ ａｒｅ Ｅａｓｙ ｔｏ Ｆｉｎｄ，Ｌｅｃｔｕｒｅ Ｎｏｔｅｓ ｉｎ Ｃｏｍｐｕｔｅｒ Ｓｃｉｅｎｃｅ，Ｖｏｌ．２０９，ｐ．２１６−２２３ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024178797A1 (zh) * | 2023-02-27 | 2024-09-06 | 司徒莉薇 | 一种能计算p＝np的超级矩阵计算机 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0973269A (ja) | 1997-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7831651B2 (en) | Method and apparatus for modular inversion for information security and recording medium with a program for implementing the method | |
| US7945784B1 (en) | Method and system to perform secret sharing | |
| US6751318B2 (en) | Method and apparatus for digital signature authentication | |
| US6038581A (en) | Scheme for arithmetic operations in finite field and group operations over elliptic curves realizing improved computational speed | |
| US8504602B2 (en) | Modular multiplication processing apparatus | |
| JPH0720778A (ja) | 剰余計算装置、テーブル作成装置および乗算剰余計算装置 | |
| US7912216B2 (en) | Elliptic curve cryptosystem optimization using two phase key generation | |
| EP0704124A1 (en) | A cryptographic method | |
| US6404890B1 (en) | Generating RSA moduli including a predetermined portion | |
| JP4977300B2 (ja) | 暗号法及び装置 | |
| JP3292362B2 (ja) | 素数生成装置、素因数判定装置、および制限付き素数生成装置 | |
| JP2000010479A (ja) | モンゴメリ・リダクション装置及び記録媒体 | |
| US6609141B1 (en) | Method of performing modular inversion | |
| JP3833412B2 (ja) | 有限体演算における表現データ生成装置および方法 | |
| JP3123820B2 (ja) | 有限可換群における演算器 | |
| JP3434220B2 (ja) | 逆元演算装置、及びそのプログラム記録媒体 | |
| JP3796867B2 (ja) | 素数判定方法および装置 | |
| Arazi et al. | On calculating multiplicative inverses modulo $2^{m} $ | |
| Knezevic et al. | Modular reduction without precomputational phase | |
| JP2510303B2 (ja) | べき乗剰余演算装置 | |
| JP3332270B2 (ja) | べき乗演算装置 | |
| JP3992883B2 (ja) | 演算装置及び演算方法 | |
| Mohammadi et al. | A fast and secure RSA public key cryptosystem | |
| JPH10254683A (ja) | 剰余算装置、情報処理装置及び剰余算方法 | |
| JPH0237383A (ja) | 素数生成方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090329 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |