JP3287176B2 - Pulse generation circuit - Google Patents
Pulse generation circuitInfo
- Publication number
- JP3287176B2 JP3287176B2 JP11692295A JP11692295A JP3287176B2 JP 3287176 B2 JP3287176 B2 JP 3287176B2 JP 11692295 A JP11692295 A JP 11692295A JP 11692295 A JP11692295 A JP 11692295A JP 3287176 B2 JP3287176 B2 JP 3287176B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- slice
- pulse
- input
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Processing Of Color Television Signals (AREA)
- Noise Elimination (AREA)
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【0001】[0001]
【産業上の利用分野】本発明は、カラーテレビジョン受
像機のチャンネル切り替え時等においてカラーの色付き
が遅いという現象を防ぐためのパルス発生回路に関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pulse generation circuit for preventing a phenomenon in which color is delayed when a channel of a color television receiver is switched.
【0002】[0002]
【従来の技術】近年、カラーテレビジョン受信機の大型
化・多機能化に伴い高品位のテレビジョン受信機が望ま
れている。例えば、特開昭53−126212号公報で
は、選局時ビデオ信号にブランキングパルスを重畳した
り、音声を抑圧したりすることにより、チャンネル切り
替え時の不快現象を除去することをおこなっている。こ
のように、チャンネルの切り替え時等においてカラーの
色付きが遅くなるような不快現象を防ぐための回路は重
要視されている。2. Description of the Related Art In recent years, a high-definition television receiver has been demanded as a color television receiver becomes larger and more multifunctional. For example, in Japanese Patent Application Laid-Open No. 53-126212, a discomfort phenomenon at the time of channel switching is removed by superimposing a blanking pulse on a video signal at the time of selecting a channel or suppressing sound. As described above, a circuit for preventing an unpleasant phenomenon such as slow coloring of a color at the time of channel switching or the like is regarded as important.
【0003】以下、図面を参照しながら、上述した従来
のパルス発生回路の一例について説明を行う。図3は従
来のパルス発生回路のブロック構成図を示す。図3にお
いて符号301はスライス回路、302は映像ブランキ
ング回路、303はSCP(サンドキャッスルパルス)
生成回路、304は固定抵抗、305はダイオード素
子、306は固定抵抗、307はダイオード素子、30
8は固定抵抗、309は水平帰線期間にてHIGHにな
るFBP(フライバックパルス)、310はチャンネル
切り替え時、または外部ビデオ入力切り替え時等にて出
力されている映像を真っ暗にするための映像ブランキン
グパルス、311は他の集積回路を駆動したり、他の集
積回路に対して必要な期間をブランキングするためのパ
ルスであり、バーストゲート期間・水平ブランキング期
間・垂直ブランキング期間等の情報を持つSCP(サン
ドキャッスルパスル)、312はSECAM復調回路、
313はマトリクス回路、314は前記マトリクス回路
313に入力する輝度信号、315は前記マトリクス回
路313の出力信号であるRGB信号、316は前記S
ECAM復調回路312からの出力信号であるB−Y色
差信号、317は前記SECAM復調回路312からの
出力信号であるR−Y色差信号である。Hereinafter, an example of the above-described conventional pulse generating circuit will be described with reference to the drawings. FIG. 3 shows a block diagram of a conventional pulse generating circuit. In FIG. 3, reference numeral 301 denotes a slice circuit, 302 denotes a video blanking circuit, and 303 denotes an SCP (sandcastle pulse).
Generating circuit, 304 is a fixed resistor, 305 is a diode element, 306 is a fixed resistor, 307 is a diode element, 30
8 is a fixed resistor, 309 is an FBP (flyback pulse) which becomes HIGH during a horizontal retrace period, 310 is an image for darkening an image output when a channel is switched or an external video input is switched, or the like. A blanking pulse 311 is a pulse for driving another integrated circuit or blanking a period necessary for another integrated circuit, and includes a burst gate period, a horizontal blanking period, a vertical blanking period, and the like. SCP (Sandcastle pulse) with information, 312 is SECAM demodulation circuit,
313 is a matrix circuit, 314 is a luminance signal input to the matrix circuit 313, 315 is an RGB signal which is an output signal of the matrix circuit 313, and 316 is the S signal.
A BY color difference signal 317, which is an output signal from the ECAM demodulation circuit 312, is an RY color difference signal, which is an output signal from the SECAM demodulation circuit 312.
【0004】以上のように構成されたパルス発生回路に
ついて、以下その動作について説明する。まず、FBP
309は図4(b)に示すような波形のパルスであり、
また通常状態では映像ブランキングパルス310は図4
(a)に示すようにLOWである。これらの波形が固定
抵抗304、306、308及びダイオード素子30
5、307にて構成される多重回路をとおり、スライス
回路301に入力される波形は図4(c)に示すように
なる。スライス回路301はある一定レベルにスライス
電圧を設けており、スライスレベルより高い信号が入力
されるとHIGHを出力する回路である。この回路の出
力波形は図4(d)に示すとうりである。映像ブランキ
ング回路302は図4(d)を入力とし、RGB出力信
号315とか色差出力信号316、317の水平帰線期
間をブランキングするための回路である。SCP生成回
路303は図4(d)を入力とし、図4(e)に示すよ
うなSCPを集積回路の外部に出力する。このパルスは
クロックを必要とする外部の集積回路の駆動用パルスと
して使われたり、SECAM復調回路312に必要な水
平・垂直ブランキングパルスを供給したりするのに使わ
れている。SECAM復調回路312では図5(a)に
示すSCP311を入力し、同回路の中で垂直帰線期間
と水平帰線期間とを分離し、SECAM復調に必要なパ
ルスをつくっている。そしてSECAM復調回路312
から出力された色差信号316、317はマトリクス回
路313に入力され、輝度信号314との演算、及び映
像ブランキングパルスを付加された後、RGB出力信号
315として集積回路の外部に出力される。The operation of the pulse generating circuit configured as described above will be described below. First, FBP
309 is a pulse having a waveform as shown in FIG.
In the normal state, the image blanking pulse 310 is
It is LOW as shown in FIG. These waveforms correspond to the fixed resistors 304, 306, 308 and the diode element 30.
As shown in FIG. 4C, the waveform input to the slice circuit 301 passes through the multiplexing circuit composed of 5, 307. The slice circuit 301 is a circuit that provides a slice voltage at a certain level and outputs HIGH when a signal higher than the slice level is input. The output waveform of this circuit is as shown in FIG. The video blanking circuit 302 is a circuit for blanking the horizontal retrace period of the RGB output signal 315 and the color difference output signals 316 and 317 with the input of FIG. The SCP generation circuit 303 receives the input shown in FIG. 4D and outputs an SCP as shown in FIG. 4E to the outside of the integrated circuit. This pulse is used as a driving pulse for an external integrated circuit that requires a clock, and is used to supply horizontal and vertical blanking pulses necessary for the SECAM demodulation circuit 312. The SECAM demodulation circuit 312 receives the SCP 311 shown in FIG. 5A, separates the vertical retrace period and the horizontal retrace period into the same, and generates pulses necessary for SECAM demodulation. And the SECAM demodulation circuit 312
Are output to a matrix circuit 313, and after being calculated with a luminance signal 314 and added with a video blanking pulse, are output as RGB output signals 315 to the outside of the integrated circuit.
【0005】[0005]
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、チャンネル切り替え等にて不快現象を除
去するために画面を真っ暗にする(映像をブランキング
する)際、カラーの色付きが遅いという副作用が生じる
こととなる。これを図3、図4、図5を用いて説明す
る。However, in the above-described configuration, when the screen is completely darkened (blanking an image) in order to eliminate an unpleasant phenomenon due to channel switching or the like, the side effect of slow color coloring is caused. Will occur. This will be described with reference to FIGS. 3, 4, and 5.
【0006】チャンネル切り替え等にて不快現象を除去
することを目的として映像をブランキングするため、図
3の映像ブランキングパルス310を図4(f)のよう
にHIGHにする。このときスライス回路301に入力
される波形は図4(h)のようになり、スライス回路3
01の出力はDC電圧でHIGHとなる。この波形を入
力することにより映像ブランキング回路302はRGB
出力信号315をブランキングして、画面を真っ暗に出
来る。しかし、SCP生成回路303の出力波形は図4
(j)または、図5(b)に示すように、正しいSCP
を出力しなくなる。In order to eliminate an unpleasant phenomenon by channel switching or the like, an image blanking pulse 310 in FIG. 3 is set to HIGH as shown in FIG. At this time, the waveform input to the slice circuit 301 is as shown in FIG.
The output of 01 becomes HIGH at DC voltage. By inputting this waveform, the video blanking circuit 302
The output signal 315 can be blanked to make the screen black. However, the output waveform of the SCP generation circuit 303 is shown in FIG.
(J) or, as shown in FIG.
Will not be output.
【0007】このパルスをSECAM復調回路312に
入力すると、この回路の中で垂直帰線期間と水平帰線期
間とを分離する回路が正常に動作しなくなるため、SE
CAM復調に必要なパルスが作れなくなり、SECAM
色復調回路が動作しなくなる。そして、チャンネル切り
替えが終了し、映像ブランキングパルス310がLOW
になるとSCP311は正常な波形に戻るため、SEC
AM復調回路312のSECAM色復調回路が正常に動
作を始めだすことになる。When this pulse is input to the SECAM demodulation circuit 312, a circuit for separating the vertical retrace period and the horizontal retrace period in this circuit does not operate normally.
Pulses necessary for CAM demodulation cannot be created, and SECAM
The color demodulation circuit does not operate. Then, the channel switching is completed, and the video blanking pulse 310 becomes LOW.
When this happens, the SCP 311 returns to a normal waveform.
The SECAM color demodulation circuit of the AM demodulation circuit 312 starts operating normally.
【0008】つまり、映像ブランキングが終了した後、
しばらくは色復調しないため、チャンネル切り替え時画
面を真っ暗にする際に、カラーの色付きが遅いという問
題点を有していた。That is, after the video blanking is completed,
Since color demodulation is not performed for a while, there is a problem that coloring of colors is slow when the screen is completely darkened at the time of channel switching.
【0009】本発明は上記問題点に鑑み、チャンネル切
り替え時等にてカラーの色付きが遅くなるという現象を
防ぐためのパルス発生回路を提供するものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and provides a pulse generation circuit for preventing a phenomenon in which coloring of colors is delayed when switching channels.
【0010】[0010]
【課題を解決するための手段】上記課題を解決するため
に本発明のパルス発生回路は、映像帰線期間パルスと映
像ブランキングパルスとを多重させる多重回路と、前記
多重回路の出力信号を入力とし第1のスライスレベルを
持つ第1のスライス回路と、前記第1のスライス回路の
出力信号が入力される映像ブランキング回路と、前記第
1のスライス回路に入力される信号と同一の信号又は映
像帰線期間パルスだけが入力され前記第1のスライスレ
ベルとは異なる第2のスライスレベルを持つ第2のスラ
イス回路と、前記第2のスライス回路の出力信号が入力
されるサンドキャッスルパルス生成回路とを備えた構成
において、前記多重回路の出力信号を前記第1のスライ
ス回路における前記第1のスライスレベルと前記第2の
スライス回路における前記第2のスライスレベルの異な
る2つのスライスレベルでそれぞれスライスするように
したこと、あるいは、前記多重回路の出力信号を前記第
1のスライス回路において前記第1のスライスレベルで
スライスし、映像帰線期間パルスを前記第2のスライス
回路において前記第1のスライスレベルとは異なる前記
第2のスライスレベルでそれぞれスライスするようにし
たことを特徴とするものである。In order to solve the above-mentioned problems , a pulse generating circuit according to the present invention comprises a video blanking period pulse and a video blanking period pulse.
A multiplexing circuit for multiplexing with an image blanking pulse;
Using the output signal of the multiplexing circuit as input and setting the first slice level
A first slice circuit having the first slice circuit,
A video blanking circuit to which an output signal is input;
The same signal or image as the signal input to one slice circuit
Only the image retrace period pulse is input and the first slice
A second slice with a second slice level different from the bell
And an output signal of the second slice circuit is input.
With a sandcastle pulse generation circuit
Wherein the output signal of the multiplexing circuit is
The first slice level and the second slice level in the
Different in the second slice level in the slice circuit.
To slice at two different slice levels
Or the output signal of the multiplexing circuit is
In one slice circuit, at the first slice level
Slicing and applying a video retrace period pulse to the second slice
The circuit is different from the first slice level in the circuit.
Slice at the second slice level
It is characterized by having .
【0011】[0011]
【作用】本発明は上記した構成によってチャンネル切り
替え時等にてカラーの色付きが遅いという現象を防ぐこ
とができる。According to the present invention, it is possible to prevent a phenomenon in which coloring of color is slow at the time of channel switching or the like by the above-described configuration.
【0012】[0012]
【実施例】以下本発明の実施例におけるパルス発生回路
について、図面を参照しながら説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a pulse generating circuit according to an embodiment of the present invention will be described with reference to the drawings.
【0013】(実施例1)図1は本発明の第1の実施例
におけるパルス発生回路のブロック構成図を示す。図1
において、符号101はスライス回路、102はスライ
ス回路、103はSCP(サンドキャッスルパルス)生
成回路、104はSCP、105はFBP(フライバッ
クパルス)、106はパルスを多重させる多重回路、1
07は映像ブランキングパルスである。(Embodiment 1) FIG. 1 is a block diagram showing a pulse generating circuit according to a first embodiment of the present invention. FIG.
, Reference numeral 101 denotes a slice circuit, 102 denotes a slice circuit, 103 denotes an SCP (Sandcastle pulse) generation circuit, 104 denotes an SCP, 105 denotes an FBP (flyback pulse), 106 denotes a multiplexing circuit for multiplexing pulses,
07 is a video blanking pulse.
【0014】以上のように構成されたパルス発生回路に
ついて、以下図1及び図6を用いてその動作を説明す
る。まず、多重回路106は図3にある固定抵抗30
4、306、308及びダイオード素子305、307
によって組まれている回路と同じ構成を持つものでも良
い。The operation of the pulse generating circuit configured as described above will be described below with reference to FIGS. First, the multiplexing circuit 106 includes the fixed resistor 30 shown in FIG.
4, 306, 308 and diode elements 305, 307
May have the same configuration as the circuit formed by the above.
【0015】図6(a)はノーマル状態での多重回路1
06の出力波形を示すものであり、図6(b)は映像に
ブランキングをかけている状態での多重回路106の出
力波形を示すものである。それぞれの図中にA、B2つ
の実線があるが、これはAがスライス回路102のスラ
イスレベル、Bがスライス回路101のスライスレベル
を現している。ノーマル状態ではスライス回路101の
出力波形は図6(c)、スライス回路102の出力波形
は同じく図6(c)、SCP104は図6(e)になる
ことがわかる。FIG. 6A shows a multiplex circuit 1 in a normal state.
FIG. 6B shows an output waveform of the multiplexing circuit 106 in a state where the video is blanked. In each figure, there are two solid lines A and B, where A represents the slice level of the slice circuit 102 and B represents the slice level of the slice circuit 101. In the normal state, the output waveform of the slice circuit 101 is shown in FIG. 6C, the output waveform of the slice circuit 102 is also FIG. 6C, and the SCP 104 is shown in FIG. 6E.
【0016】次に映像ブランキング状態ではスライス回
路101の出力波形は図6(c)、スライス回路102
の出力波形は図6(d)、SCP104は図6(e)に
なることが容易にわかる。つまり、映像ブランキングが
かかっている状態でもSCP104は波形を変えること
はないため、チャンネル切り替え時等にて色付きが遅い
という事はない。Next, in the video blanking state, the output waveform of the slice circuit 101 is shown in FIG.
6D and FIG. 6E for the SCP 104. That is, since the SCP 104 does not change the waveform even when the video blanking is applied, the coloring is not slow at the time of channel switching or the like.
【0017】以上のように本実施例によれば、スライス
レベルを違えた回路を2つ設けることにより、チャンネ
ル切り替え時等にてカラーの色付きが遅いという現象を
防ぐことができる。As described above, according to the present embodiment, by providing two circuits having different slice levels, it is possible to prevent a phenomenon that coloring is slow at the time of channel switching or the like.
【0018】(実施例2)以下本発明の第2の実施例に
ついて図面を参照しながら説明する。図2は本発明の第
2の実施例におけるパルス発生回路のブロック構成図を
示す。図2において、符号201はスライス回路、20
2はスライス回路、203はSCP生成回路、204は
SCP、205は映像ブランキングパルス、206はF
BP、207はパルスを多重させる多重回路である。(Embodiment 2) Hereinafter, a second embodiment of the present invention will be described with reference to the drawings. FIG. 2 is a block diagram showing a pulse generating circuit according to a second embodiment of the present invention. 2, reference numeral 201 denotes a slice circuit;
2 is a slice circuit, 203 is an SCP generation circuit, 204 is an SCP, 205 is a video blanking pulse, and 206 is F
BP and 207 are multiplex circuits for multiplexing pulses.
【0019】以上のように構成されたパルス発生回路に
ついて、以下図2及び図6を用いてその動作を説明す
る。まず、多重回路207は図3にある固定抵抗30
4、306、308及びダイオード素子305、307
によって組まれている回路と同じ構成を持つものでも良
い。また、スライス回路202に入力されるFBP20
6は、映像ブランキングパルス205とは独立している
ものであり、どのような状態においても波形は変化せ
ず、常に図6(a)の波形である。よって、SCP生成
回路203より出力される波形は常に図6(e)に示す
波形であり、チャンネル切り替え時等にて色付きが遅い
という事はない。The operation of the pulse generating circuit configured as described above will be described below with reference to FIGS. First, the multiplexing circuit 207 includes the fixed resistor 30 shown in FIG.
4, 306, 308 and diode elements 305, 307
May have the same configuration as the circuit formed by the above. The FBP 20 input to the slice circuit 202
6 is independent of the video blanking pulse 205, the waveform does not change in any state, and is always the waveform of FIG. Therefore, the waveform output from the SCP generation circuit 203 is always the waveform shown in FIG. 6E, and the coloring is not slow when switching channels.
【0020】一方、映像ブランキングパルス205はブ
ランキング時にはHIGHであり、多重回路207の出
力波形は図6(b)に示すような波形であり、スライス
回路201のスライスレベルは同図Bのものであるた
め、スライス回路201の出力はHIGHとなり、画面
全てブランキングがかかる状態になる。また、映像ブラ
ンキングパルス205はノーマル状態ではLOWであ
り、多重回路207の出力波形は図6(a)に示すよう
な波形となる。スライス回路201のスライスレベルは
同図Bのものであるため、スライス回路201の出力は
図6(c)になり、水平帰線期間はブランキング状態に
なる。On the other hand, the video blanking pulse 205 is HIGH at the time of blanking, the output waveform of the multiplexing circuit 207 is a waveform as shown in FIG. 6B, and the slice level of the slice circuit 201 is as shown in FIG. Therefore, the output of the slice circuit 201 becomes HIGH, and the entire screen is blanked. The video blanking pulse 205 is LOW in the normal state, and the output waveform of the multiplexing circuit 207 has a waveform as shown in FIG. Since the slice level of the slice circuit 201 is that shown in FIG. 6B, the output of the slice circuit 201 is as shown in FIG. 6C, and the horizontal blanking period is in the blanking state.
【0021】以上のように本実施例によれば、SCP生
成用FBPパルスを別入力端子より入力させることによ
り、チャンネル切り替え時等にてカラーの色付きが遅い
という現象を防ぐことができる。As described above, according to this embodiment, by inputting the FBP pulse for SCP generation from another input terminal, it is possible to prevent a phenomenon in which the color is delayed at the time of channel switching or the like.
【0022】[0022]
【発明の効果】以上のように本発明によれば、スライス
レベルを違えた回路を2つ設けること、またSCP生成
用FBPパルスを別入力端子より入力させることによ
り、チャンネル切り替え時等にてカラーの色付きが遅い
という現象を防ぐことができる。As described above, according to the present invention, two circuits having different slice levels are provided, and an FBP pulse for SCP generation is inputted from another input terminal, so that color can be changed at the time of channel switching or the like. Can be prevented from being colored slowly.
【図1】本発明の第1の実施例におけるパルス発生回路
のブロック構成図FIG. 1 is a block diagram of a pulse generation circuit according to a first embodiment of the present invention;
【図2】本発明の第2の実施例におけるパルス発生回路
のブロック構成図FIG. 2 is a block diagram of a pulse generation circuit according to a second embodiment of the present invention;
【図3】従来のパルス発生回路のブロック構成図FIG. 3 is a block diagram of a conventional pulse generation circuit.
【図4】従来のパルス発生回路の波形図FIG. 4 is a waveform diagram of a conventional pulse generation circuit.
【図5】従来のパルス発生回路の波形図FIG. 5 is a waveform diagram of a conventional pulse generation circuit.
【図6】本発明の第1及び第2の実施例におけるパルス
発生回路の波形図FIG. 6 is a waveform diagram of a pulse generation circuit according to the first and second embodiments of the present invention.
【符号の説明】 101 スライス回路 102 スライス回路 103 SCP生成回路 104 SCP 105 FBP 106 多重回路 107 映像ブランキングパルス 201 スライス回路 202 スライス回路 203 SCP生成回路 204 SCP 205 映像ブランキングパルス 206 FBP 207 多重回路DESCRIPTION OF SYMBOLS 101 slice circuit 102 slice circuit 103 SCP generation circuit 104 SCP 105 FBP 106 multiplex circuit 107 video blanking pulse 201 slice circuit 202 slice circuit 203 SCP generation circuit 204 SCP 205 video blanking pulse 206 FBP 207 multiplex circuit
Claims (2)
パルスとを多重させる多重回路と、前記多重回路の出力
信号を入力とし第1のスライスレベルを持つ第1のスラ
イス回路と、前記第1のスライス回路の出力信号が入力
される映像ブランキング回路と、前記第1のスライス回
路に入力される信号と同一の信号が入力され前記第1の
スライスレベルとは異なる第2のスライスレベルを持つ
第2のスライス回路と、前記第2のスライス回路の出力
信号が入力されるサンドキャッスルパルス生成回路とを
備え、前記多重回路の出力信号を前記第1のスライス回
路における前記第1のスライスレベルと前記第2のスラ
イス回路における前記第2のスライスレベルの異なる2
つのスライスレベルでそれぞれスライスするようにした
ことを特徴とするパルス発生回路。1. A multiplexing circuit for multiplexing a video retrace period pulse and a video blanking pulse; a first slice circuit having an input signal from the multiplexing circuit as an input and having a first slice level ; Slice circuit output signal is input
A video blanking circuit is, the first signal and the same signal is input to slice circuit is input the first
A second slice circuit having a second slice level different from the slice level; and a sandcastle pulse generation circuit to which an output signal of the second slice circuit is input . 1 slice times
The first slice level and the second slice
2 different in the second slice level in the chair circuit.
A pulse generating circuit , wherein each of the slices is sliced at one of two slice levels .
パルスとを多重させる多重回路と、前記多重回路の出力
信号を入力とし第1のスライスレベルを持つ第1のスラ
イス回路と、前記第1のスライス回路の出力信号が入力
される映像ブランキング回路と、映像帰線期間パルスだ
けが入力され前記第1のスライスレベルとは異なる第2
のスライスレベルを持つ第2のスライス回路と、前記第
2のスライス回路の出力信号が入力されるサンドキャッ
スルパルス生成回路とを備え、前記多重回路の出力信号
を前記第1のスライス回路において前記第1のスライス
レベルでスライスし、映像帰線期間パルスを前記第2の
スライス回路において前記第1のスライスレベルとは異
なる前記第2のスライスレベルでそれぞれスライスする
ようにしたことを特徴とするパルス発生回路。A multiplexing circuit for 2. A multiplexed the video blanking interval pulses and the video blanking pulse, a first slice circuit having a first slice level and an output signal of the multiplexing circuit, said first Slice circuit output signal is input
A video blanking circuit to be input and a second video signal having only a video retrace period pulse and different from the first slice level.
And a sandcastle pulse generation circuit to which an output signal of the second slice circuit is input, and an output signal of the multiplex circuit.
In the first slice circuit.
Level and slice the video retrace period pulse to the second
The slice circuit is different from the first slice level.
Slice at each of the second slice levels
Pulse generating circuit, characterized in that the the like.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11692295A JP3287176B2 (en) | 1995-05-16 | 1995-05-16 | Pulse generation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11692295A JP3287176B2 (en) | 1995-05-16 | 1995-05-16 | Pulse generation circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08317302A JPH08317302A (en) | 1996-11-29 |
JP3287176B2 true JP3287176B2 (en) | 2002-05-27 |
Family
ID=14699001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11692295A Expired - Fee Related JP3287176B2 (en) | 1995-05-16 | 1995-05-16 | Pulse generation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3287176B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1197348C (en) * | 2000-06-26 | 2005-04-13 | 汤姆森许可公司 | System, method and apparatus for sandcastle signal generation in a television signal processing device |
-
1995
- 1995-05-16 JP JP11692295A patent/JP3287176B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08317302A (en) | 1996-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3242837A1 (en) | SWITCH CIRCUIT FOR THE SCREEN DISPLAY OF A TELEVISION RECEIVER | |
AT389967B (en) | VIDEO SIGNAL PROCESSING SYSTEM | |
JPS6341468B2 (en) | ||
JP3287176B2 (en) | Pulse generation circuit | |
EP0746168A1 (en) | Test signals and test signal generators for testing a television signal decoder | |
EP0486129B1 (en) | Signal switching output device | |
JPS625559B2 (en) | ||
JPS6126877B2 (en) | ||
EP0145490B1 (en) | Keyed dc stabilization system with protection from error introduction during vertical sync interval | |
JPH01147591A (en) | Color image display controller | |
JPH0437626B2 (en) | ||
JP2965227B2 (en) | Character MIX circuit | |
KR950012636B1 (en) | Cup overlap device | |
JPH0320870Y2 (en) | ||
JP3231093B2 (en) | Inverse matrix circuit with superimpose function | |
JP3017873B2 (en) | Black and white video signal output device | |
US5486873A (en) | Screen-art circuit adopting an analog method | |
JPS5923673A (en) | Video halftone circuit | |
JP2917682B2 (en) | Video signal processing circuit | |
JPH04277987A (en) | Video signal processing circuit | |
JPH09307912A (en) | Color encoder | |
JPH0195052A (en) | Printer circuit | |
JPH0584980B2 (en) | ||
JPH057920B2 (en) | ||
JPH08163512A (en) | System converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080315 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |