JP3278845B2

JP3278845B2 - Ｉｃカード

Info

Publication number: JP3278845B2
Application number: JP12932090A
Authority: JP
Inventors: 広松本
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1990-05-21
Filing date: 1990-05-21
Publication date: 2002-04-30
Anticipated expiration: 2017-04-30
Also published as: JPH0425497A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はICカードに関するものである。

〔従来の技術〕

ICカードは、ICカードとのデータの授受を行なうター
ミナル装置から入力される暗証番号等の識別データの判
別機能や、前記ターミナル装置から入力される取引デー
タの記憶機能等を備えたもので、このICカードは、カー
ド本体内に、前記ターミナル装置とのデータの授受およ
びデータ判別やデータの記憶を行なう機能ユニットを収
納した構成となっている。

このICカードに内蔵される機能ユニットとしては、従
来、プリント配線板上に前記ターミナル装置側のカード
コンタクト部に接触する入出力端子を設けるとともに、
このプリント配線板上に、暗証番号等の識別データや取
引データ等を記憶するメモリ部と、ターミナル装置との
間のデータ入出力の制御およびターミナル装置から入力
される識別データの判別や前記メモリ部へのデータの書
込みおよび読出し等を行なう制御回路部とを構成した集
積回路チップを、その各端子をプリント配線板上の各配
線にボンディングして取付けた構造のものが知られてお
り、この機能ユニットは、その入出力端子をカード本体
の表面に設けた開口部から外部に露出させてカード本体
内に収納されている。

〔発明が解決しようとする課題〕

しかしながら、前記従来の機能ユニットは、集積回路
チップを用いたものであるため、集積回路チップの価格
が高く、また前記プリント配線板への集積回路チップの
取付けも面倒であるという問題をもっており、したがっ
て前記従来の機能ユニットは、その製造コストが高く
て、これがICカードの価格を低減できない要因となって
いた。しかも、前記従来の機能ユニットは、プリント配
線板上にターミナル装置側のカードコンタクト部に接触
する入出力端子を設け、この入出力端子を介してターミ
ナル装置との間のデータの入出力を行なうものであるた
め、前記入出力端子がターミナル装置側のカードコンタ
クト部との接触の繰返しにより磨耗して接触不良を発生
するおそれがあり、そのために、ターミナル装置とのコ
ンタクトの繰返しに対するデータ入出力部の耐久性およ
び信頼性も低いという問題をもっていた。

本発明はこのような実情にかんがみてなされたもので
あって、その目的とするところは、製造コストを大幅に
低減し、かつターミナル装置とのコンタクトの繰返しに
対するデータ入出力部の耐久性および信頼性も向上させ
たICカードを提供することにある。

〔課題を解決するための手段〕

本発明のICカードは、メモリ部を構成する多数の薄膜
トランジスタと制御部を構成する多数の薄膜トランジス
タと光信号入力用の薄膜フォトセンサとが一面上に形成
された透明な基板と液晶シャッタを有する機能ユニット
を上下一組のベースシートを有するカード本体内に収納
してなり、一方のベースシートの少なくとも前記薄膜フ
ォトセンサに対応する部分に透光窓を設けると共に前記
一面上に前記薄膜フォトセンサが設けられた前記基板の
他面を前記一方のベースシートに接着したことを特徴と
するものである。

このように、制御部を構成する薄膜トランジスタと入
力部を構成する薄膜トランジスタと、光信号入力用の薄
膜フォトセンサを基板上に形成するので、それぞれをデ
ィスクリートで形成する場合よりコストを低減すること
ができる。

〔実施例〕

以下、本発明の一実施例を図面を参照して説明する。

第１図はこの実施例の機能ユニットを内蔵したICカー
ドの断面図である。

まず、このICカードの概略的な構成を説明すると、こ
のICカードは、カード本体１内に機能ユニット10を収納
したもので、カード本体１は、ステンレス鋼等の金属薄
板からなるベースシート3a,3bの外面に外装フィルム4a,
4bをラミネートした上下一対のシート部材2a,2bをその
外周縁部に沿う枠状のスペーサ５を介して接着して構成
されており、上側シート部材2aのベースシート3aには、
機能ユニット10の液晶シャッタ50部分に対応する透光窓
６が開口され、下側シート部材2bのベースシート3bに
は、機能ユニット10の液晶シャッタ50部分と薄膜フォト
センサ40部分および太陽電池60部分にそれぞれ対応する
透光窓7,8,9が開口されている。なお、上側シート部材2
aおよび下側シート部材2bの外装フィルム4a,4bはそれぞ
れ透明樹脂フィルムからなっており、上側シート部材2a
の外装フィルム4aには前記透光窓６部分を除いて化粧印
刷が施され、下側シート部材2bの外装フィルム4bには前
記透光窓7,8,9部分を除いて化粧印刷が施されている。
また、このカード本体１内に収納された機能ユニット10
は、その裏面を前記下側シート部材2bのベースシート3b
に図示しない接着剤により接着してカード本体１内に固
定されている。

この実施例の機能ユニット10の構成を説明すると、第
２図は機能ユニット10のブロック回路図であり、この機
能ユニット10は、暗証番号等の識別データや取引データ
等を記憶するメモリ部20と、ICカード機能を制御する制
御回路部30と、光信号入出用の薄膜フォトセンサ40およ
び液晶シャッタ50と、これらの電源としての太陽電池60
とを備えている。

前記薄膜フォトセンサ40および液晶シャッタ50は、IC
カードとのデータの授受を行なう第３図に示したターミ
ナル装置100との間のデータの入出力を光信号によって
行なうもので、この薄膜フォトセンサ40および液晶シャ
ッタ50は、ICカードをターミナル装置100に挿入したと
きに、ターミナル装置100側の出力用液晶シャッタ110お
よび入力用フォトセンサ120と対向する。なお、ターミ
ナル装置100には、ICカード側の（機能ユニット10の）
液晶シャッタ50に光を入射させる入力側光源131と、タ
ーミナル装置100側の液晶シャッタ110に光を入射させる
出力側光源132とが設けられており、前記入力側光源131
からの光はICカード側の液晶シャッタ50により断続する
光信号とされてターミナル装置100側の入力用フォトセ
ンサ120に受光され、出力側光源132からの光はターミナ
ル装置100側の液晶シャッタ110により断続する光信号と
されてICカード側の薄膜フォトセンサ40に受光されるよ
うになっている。

また、前記機能ユニット10の制御回路部30は、主制御
部30aと入力制御部30bおよび出力制御部30cとからなっ
ており、入力制御部30bは薄膜フォトセンサ40に接続さ
れ、出力制御部30cは液晶シャッタ50に接続されてい
る。また、主制御部30aは、前記ターミナル装置100から
薄膜フォトセンサ40および入力制御部30bを介して入力
される暗証番号等の識別データとメモリ部20の記憶デー
タとの比較判別や、メモリ部20へのデータ（取引データ
等）の書込みおよび読出し等を行なうもので、この主制
御部30aにおいて実行された識別データの判別結果等
は、出力制御部30cに送られ、出力制御部30cは、主制御
部30aからの出力データに応じて液晶シャッタ50の光透
過および遮断を制御する。

なお、前記ターミナル装置100には、第３図に示すよ
うに、主制御部141と入力制御部142および出力制御部14
3が設けられており、主制御部141は、図示しないキーボ
ード等から入力された暗証番号等の識別データや取引き
データ等を入力制御部142に送って出力用液晶シャッタ1
10の光透過および遮断を制御させ、また入力用フォトセ
ンサ120および入力制御部142を介しておよび入力される
データ（ICカードからの出力データ）を判別する。

次に、前記機能ユニット10の具体的な構成を説明す
る。

この機能ユニット10は、第１図に示すように、ガラス
板からなる透明な基板11の上に、前記メモリ部20を構成
する多数のメモリ用薄膜トランジスタ（以下メモリ用TF
Tという）21と、制御回路部30（主制御部30aと入力制御
部30bおよび出力制御部30c）を構成する多数の薄膜トラ
ンジスタ（以下制御用TFTという）31とを形成するとと
もに、前記基板11の上に、前記薄膜フォトセンサ40と液
晶シャッタ50および太陽電池60を形成したものである。
なお、第１図では、メモリ部20を構成するメモリ用TFT2
1と、制御回路部30を構成する制御用TFT31をそれぞれ１
つずつだけ図示したが、このメモリ用TFT21および制御
用TFT31は、それぞれ多数個基板11上に形成されて、メ
モリ部20および制御回路部30を構成している。

前記メモリ部20を構成するメモリ用TFT21は、基板11
上に形成されたゲート電極22と、このゲート電極22の上
に形成された電荷蓄積機能をもつゲート絶縁膜23と、こ
のゲート絶縁膜23の上に形成されたｉ型半導体層24と、
このｉ型半導体層24の両側部の上にそれぞれｎ型半導体
層25を介して形成されたソース電極26およびドレイン電
極27とからなる逆スタガー型薄膜トランジスタであり、
このメモリ用TFT21は、そのゲート電極22およびソー
ス，ドレイン電極26,27と一体に形成した多数本のアド
レスラインとデータライン（図示せず）の各交差部に形
成されてメモリアレイを構成している。

また、前記制御回路部30を構成する制御用TFT31は、
基板11上に形成されたゲート電極32と、このゲート電極
32の上に形成されたゲート絶縁膜（電荷蓄積機能をもた
ない絶縁膜）33と、このゲート絶縁膜33の上に形成され
たｉ型半導体層34と、このｉ型半導体層34の両側部の上
にそれぞれｎ型半導体層35を介して形成されたソース電
極36およびドレイン電極37とからなる逆スタガー型薄膜
トランジスタであり、この制御用TFT31は、基板11上に
他数個形成され、そのゲート電極32およびソース，ドレ
イン電極36,37と一体に形成した回路配線（図示せず）
により互いに接続されて制御回路を構成している。

なお、前記メモリ用TFT21と制御用TFT31のｉ型半導体
層24,35はそれぞれｉ型のアモルファス・シリコンまた
はポリ・シリコンで形成されており、ｎ型半導体層25,3
5はそれぞれｎ型不純物をドープしたｎ型のアモルファ
ス・シリコンまたはポリ・シリコンで形成されている。
また、メモリ用TFT21のゲート絶縁膜23は、窒素原子Ｎ
に対するシリコン原子Siの組成比を化学量論比（Si/N＝
0.75）より多くして電荷蓄積機能をもたせた窒化シリコ
ン（SiN）で形成されており、制御用TFT31のゲート絶縁
膜33は、化学量論比とほぼ同じ組成比の窒化シリコンで
形成されている。また、メモリ用TFT21のゲート絶縁膜2
3はゲート電極22の上だけにこのゲート電極22と同一パ
ターンに形成されており、制御用TFT31のゲート絶縁膜3
3は、メモリ用TFT21のゲート絶縁膜23部分を除いて、基
板11の全面に形成されている。なお、この制御用TFT31
のゲート絶縁膜33は透明膜である。

一方、前記薄膜フォトセンサ40は、基板11の全面に形
成されている前記ゲート絶縁膜33の上に、前記制御用TF
T31のｉ型半導体層34と同じ半導体（アモルファス・シ
リコンまたはポリ・シリコン）からなるｉ型半導体層41
を形成し、このｉ型半導体層41の両側部の上にそれぞ
れ、制御用TFT31のｎ型半導体層35と同じ半導体からな
るｎ型半導体層42を介して一対の電極43,44を形成した
構造となっている。この薄膜フォトセンサ40は、基板11
の下面側からゲート絶縁膜（透明膜）33を通ってｉ型半
導体層41に入射する光を受けて出力動作するものであ
り、この薄膜フォトセンサ40の一対の電極43,44は、こ
の電極43,44および前記制御用TFT31のソース，ドレイン
電極36,37と一体に形成した図示しない接続ラインによ
り前記制御回路部30の入力制御部30bに接続されてい
る。

なお、前記メモリ回路20を構成するメモリ用TFT21お
よび制御回路部30を構成する制御用TFT31と、前記薄膜
フォトセンサ40とは、基板11の全面にわたって形成した
透明な保護絶縁膜70で覆われている。

また、前記液面シャッタ50は、前記メモリ用TFT21お
よび制御用TFT31と薄膜フォトセンサ40とを形成した基
板11を一方の基板とし、この一方の基板（以下、下基板
という）11と、この下基板11に枠状のシール材52を介し
て接着したガラス板からなる透明な対向基板（以下、上
基板という）51との間に液晶53を封入して構成されてい
る。また、前記下基板11と上基板51の対向面にはそれぞ
れ透明な電極54,55が形成されており、さらに両基板11,
51の電極形成面には配向膜56,57が形成されている。な
お、前記下基板11側の下部電極54および配向膜56は、こ
の基板11上に形成されている前記ゲート絶縁膜33とその
上に形成された保護絶縁膜70（いずれも透明膜）との積
層膜の上に形成されている。また、この液晶シャッタ50
は、TN（ツィステッド・ネマティック）型のもので、両
基板11,51間に封入された液晶53の分子は両基板11,51間
においてほぼ90゜のツイスト角でツイスト配向され、ま
た両基板11,51の外面にはそれぞれ偏光板58,59が貼着さ
れている。この液晶シャッタ50は、両基板11,51の電極5
4,55間に印加される電界による液晶分子の配向状態の変
化によって光を透過および遮断するもので、下基板11側
の下部電極54はこの基板11上に形成した前記制御用TFT3
1で構成された制御回路部30の出力制御部30cに接続さ
れ、また上基板51側の上部電極55は図示しないリード線
によって前記出力制御部30cに接続されている。なお、
この液晶シャッタ50の一方の基板、例えば下基板11側の
下部電極54は、液晶シャッタ50の長さ方向に分割されて
個々に選択駆動されるようになっており、したがって、
この液晶シャッタ50は、分割された電極数と同じ数の光
信号を同時に出射する。

また、前記太陽電池60は、前記メモリ用TFT21および
制御用TFT31と薄膜フォトセンサ40とを形成した基板11
の上（この基板11上に形成されているゲート絶縁膜33と
その上に形成された保護絶縁膜70との積層膜の上）に、
前記液晶シャッタ50の下基板11側の下電極54と同じ透明
導電膜からなる透明な下部電極61を形成し、この下部電
極61の上にｎ型半導体層62を介してｉ型半導体層63を形
成するとともに、このｉ型半導体層63の上にｐ型半導体
層64を介して上部電極65を形成して構成されている。な
お、この前記ｉ型半導体層63はｉ型アモルファス・シリ
コンで形成され、ｎ型半導体層62およびｐ型半導体層64
はｎ型およびｐ型のアモルファス・シリコンで形成され
ており、またこのｉ型半導体層63とｎ型半導体層62およ
びｐ型半導体層64と上部電極65は全て同一パターンに形
成されている。この太陽電池60は、基板11の下面側から
ゲート絶縁膜33および保護絶縁膜70を通って入射する光
を受けて発電するものであり、前記下部電極61は前記メ
モリ部20および制御回路部30に接続され、上部電極65は
図示しないリード線によって接地ラインに接続されてい
る。なお、この太陽電池60は、基板11側からの入射光に
よって発電するものであるから、基板11側の下部電極61
が透明であればよく、上部電極65は不透明電極でよい。

第４図は前記機能ユニット10の製造方法を工程順に示
したもので、この機能ユニット10は次のようにして製造
される。

まず、第４図（Ａ）に示すように、基板11上に、クロ
ム等の金属膜を堆積させてこの金属膜をパターニングす
る方法により、メモリ部20および制御部30を構成するメ
モリ用TFT21および制御用TFT31のゲート電極22,32を同
時に形成する。なお、このとき、メモリ用TFT21のゲー
ト電極22がつながるアドレスライン（図示せず）と、制
御用TFT31のゲート電極32がつながる回路配線（図示せ
ず）も同時に形成する。

次に、第４図（Ｂ）に示すように、前記基板11上に、
メモリ用TFT21のゲート絶縁膜（電荷蓄積機能をもつ窒
化シリコン膜）23と、ｉ型半導体層（ｉ型のアモルファ
ス・シリコンまたはポリ・シリコン層）24と、ｎ型半導
体層（ｎ型アモルファス・シリコンまたはポリ・シリコ
ン層）25とを順次堆積させる。

次に、第４図（Ｃ）に示すように、前記ｎ型半導体層
25とｉ型半導体層24とゲート絶縁膜23とをメモリ用TFT2
1の素子形状にパターニングし、メモリ用TFT21の形成部
分を除く基板11面を露出させる。

次に、第４図（Ｄ）に示すように、前記基板11上にそ
の全面にわたって制御用TFT31のゲート絶縁膜（電荷蓄
積機能をもたない窒化シリコン膜）33を堆積させ、その
上に、制御用TFT31と薄膜フォトセンサ40のｉ型半導体
層24,41とその上のｎ型半導体層25,42となるｉ型とｎ型
の半導体層（アモルファス・シリコンまたはポリ・シリ
コン層）i,nとを順次堆積させる。

次に、第４図（Ｅ）に示すように、前記ｎ型とｉ型の
半導体層n,iを制御用TET31および薄膜フォトセンサ40の
素子形状にパターニングして、制御用TFT31と薄膜フォ
トセンサ40のｉ型半導体層24,41とｎ型半導体層25,42と
を同時に形成する。

次に、第４図（Ｆ）に示すように、前記制御用TFT31
のゲート絶縁膜33のうち、メモリ用TFT21のｎ型半導体
層25上に堆積した部分をエッチングして除去し、メモリ
用TFT21のｎ型半導体層25の上面を露出させる。なお、
このゲート絶縁膜33のエッチングは、弗酸系水溶液をエ
ッチング液として行なえばよく、この弗酸系水溶液によ
れば、前記ｎ型半導体層25にダメージを与えることな
く、その上のゲート絶縁膜33をエッチングすることがで
きる。

次に、第４図（Ｇ）に示すように、基板11上の全域
に、メモリ用TFT21と制御用TFT31のソース電極26,36お
よびドレイン電極27,37と、薄膜フォトセンサ40の一対
の電極43,44となるクロム等の金属膜ｍを堆積させる。

次に、第４図（Ｈ）に示すように、前記金属膜ｍをパ
ターニングして、メモリ用TFT21と制御用TFT31のソース
電極26,36およびドレイン電極27,37と、薄膜フォトセン
サ40の一対の電極43,44とを同時に形成するとともに、
メモリ用TFT21と制御用TFT31および薄膜フォトセンサ40
のｎ型半導体層25,35,42をそれぞれ前記各電極26,27,3
6,37,43,44と同じ形状にパターニングして、メモリ用TF
T21と、制御用TFT31と、薄膜フォトセンサ40とを同時に
完成する。このとき、メモリ用TFT21のソース，ドレイ
ン電極26,27がつながるデータライン（図示せず）と、
制御用TFT31のソース，ドレイン電極36,37がつながる回
路配線（図示せず）および、薄膜フォトセンサ40の一対
の電極43,44と制御回路部30の入力制御部30bとを接続す
る接続ライン（図示せず）も前記金属膜ｍによって同時
に形成し、多数のメモリ用TFT21で形成されるメモリ部2
0と、多数の制御用TFT31で構成される制御回路部30を同
時に完成する。

次に、第４図（Ｉ）に示すように、基板11上の全域
に、メモリ用TFT21および制御用TFT31と薄膜フォトセン
サ40とを覆う保護絶縁膜70を堆積させ、さらにその上
に、液晶シャッタ50の下部電極54および太陽電池60の下
部電極61となるITO等の透明導電膜ｔを堆積させる。

次に、第４図（Ｊ）に示すように、前記透明導電膜ｔ
をパターニングして液晶シャッタ50の下部電極54と太陽
電池60の下部電極61とを同時に形成する。

次に、第４図（Ｋ）に示すように、太陽電池60を形成
する。この太陽電池60は、上面に下部電極61が形成され
ている保護絶縁膜70の上に、ｎ型半導体層62と、ｉ型半
導体層63と、ｐ型半導体層64と、上部電極（アルミニウ
ム等の金属膜）65とを順次堆積させ、この堆積膜を順次
同一形状にパターニングする方法で形成する。

次に、第４図（Ｌ）に示すように、液晶シャッタ50を
形成する。この液晶シャッタ50は、保護絶縁膜70の上に
形成されている下部電極61の上に配向膜56を形成した
後、前記保護絶縁膜70の上に枠状シール材52を印刷し、
その上に、別工程で上部電極55および配向膜57を形成し
た上基板（対向基板）51を接着するとともに、枠状シー
ル材52で囲まれた液晶封入領域に液晶53を真空注入法で
注入し、さらに基板11と上基板51の外面に偏光板58,59
を貼着して形成する。

この後は、前記液晶シャッタ50の下部電極54の端子部
を前記制御用TFT31で構成された制御回路部30の出力制
御部30cに接続し、上部電極55を図示しないリード線に
よって前記出力制御部30cに接続するとともに、前記太
陽電池60の下部電極61の端子部を前記メモリ部20および
制御回路部30に接続し、上部電極65を図示しないリード
線により接地ラインに接続して機能ユニット10を完成す
る。なお、前記接地ラインは、図示しないが、メモリ用
TFT21および制御用TFT31のゲート電極22,32の形成時、
またはこれらTFT21,31のソース，ドレイン電極26,27,3
6,37および薄膜フォトセンサ40の電極43,44の形成時に
同時に形成するか、あるいは太陽電池60の上部電極65の
形成時に同時に形成する。

しかして、この機能ユニット10によれば、メモリ部20
と制御回路部30を、基板上にゲート電極とゲート絶縁膜
と半導体層とソース電極およびドレイン電極とを積層す
る製法で容易にかつ低コストに形成できる薄膜トランジ
スタ（メモリ用TFTと制御用TFT）21,31で構成している
ため、前記メモリ部20および制御回路部30を安価に形成
できるし、また、薄膜トランジスタで構成されたメモリ
部20および制御回路部30は基板11上にあるため、メモリ
部と制御回路部を構成した集積回路チップを用いている
従来の機能ユニットのように集積回路チップをプリント
配線板に取付ける必要もない。しかも、この機能ユニッ
ト10では、ターミナル装置100との間のデータの入出力
を、薄膜フォトセンサ40および液晶シャッタ50により光
信号で行なうようにしているため、ターミナル装置100
との間のデータの入出力を無接触で行なうことができる
から、従来の機能ユニットのように入出力端子がターミ
ナル装置側のカードコンタクト部との接触の繰返しによ
り磨耗して接触不良を発生することもない。したがっ
て、この機能ユニット10によれば、その製造コストを大
幅に低減し、かつターミナル装置100とのコンタクトの
繰返しに対するデータ入出力部の耐久性および信頼性も
向上させることができる。

また、前記実施例では、前記薄膜フォトセンサ40を、
メモリ部20と制御回路部30を構成する薄膜トランジスタ
21,31を形成した基板11上にｉ型半導体層41およびｎ型
半導体層42と一対の電極43,44とを積層して構成してい
るため、この薄膜フォトセンサ40を前記薄膜トランジス
タ21,31の形成工程を利用して低コストに形成できる
し、また前記液晶シャッタ50を、前記薄膜トランジスタ
21,31を形成した基板11と、この基板11に枠状のシール
材52を介して接着した対向基板51との間に液晶53を封入
して構成しているため、この液晶シャッタ50もその一方
の基板（下基板）を前記薄膜トランジスタ21,31を形成
した基板11で兼用して低コストに形成することができ
る。

さらに、前記実施例では、電源としての太陽電池60を
前記薄膜トランジスタ21,31を形成した基板11上に形状
するとともに、この太陽電池60の基板を前記薄膜トラン
ジスタ21,31を形成した基板11で兼用するとともに、こ
の基板11上に形成する下部電極61を前記液晶シャッタ50
の下部電極54と同じ透明導電膜で形成しているから、こ
の太陽電池60も低コストに形成することができる。

なお、前記実施例では、液晶シャッタ50および太陽電
池60の下部電極54,61を、前記基板11上に形成したゲー
ト絶縁膜（制御用TFT31のゲート絶縁膜）33と保護絶縁
膜70との積層膜の上に形成しているが、この液晶シャッ
ター50および太陽電池60の下部電極54,61は、その形成
領域の前記ゲート絶縁膜33と保護絶縁膜70とを除去し
て、前記基板11上に直接形成してもよい。

また、前記実施例では、液晶シャッタ50の一方の基板
および薄膜フォトセンサ40と太陽電池60の基板を薄膜ト
ランジスタ21,31を形成した基板11で兼用しているが、
この液晶シャッタ50および薄膜フォトセンサ40と太陽電
池60は、それぞれ独立した素子として製造して前記基板
11上に取付けてもよい。

さらに前記実施例では、電源に太陽電池60を用いてい
るが、この電源としては、他の薄型電池を用いても、あ
るいは太陽電池60と前記薄型電池とを併用してもよい。

〔発明の効果〕

【図面の簡単な説明】

第１図〜第４図は本発明の一実施例を示したもので、第
１図は機能ユニットを内蔵したICカードの断面図、第２
図は機能ユニットのブロック回路図、第３図はICカード
とターミナル装置との間のデータ入出力状態を示す図、
第４図は機能ユニットの製造工程図である。１……カード本体、10……機能ユニット、11……基板、
20……メモリ部、21……メモリ用TFT、22……ゲート電
極、23……ゲート絶縁膜、24……ｉ型半導体層、25……
ｎ型半導体層、26……ソース電極、27……ドレイン電
極、30……制御回路部、31……制御用TFT、32……ゲー
ト電極、33……ゲート絶縁膜、34……ｉ型半導体層、35
……ｎ型半導体層、36……ソース電極、37……ドレイン
電極、40……薄膜フォトセンサ、41……ｉ型半導体層、
42……ｎ型半導体層、43,44……電極、50……液晶シャ
ッタ、51……対向基板、52……シール材、53……液晶、
54,55……電極、56,57……配向膜、58,59……偏光板、6
0……太陽電池、61……下電極、62……ｎ型半導体層、6
3……ｉ型半導体層、64……ｎ型半導体層、65……上電
極、70……保護絶縁膜。

Claims

(57)【特許請求の範囲】

【請求項１】メモリ部を構成する多数の薄膜トランジス
タと制御部を構成する多数の薄膜トランジスタと光信号
入力用の薄膜フォトセンサとが一面上に形成された透明
な基板と液晶シャッタを有する機能ユニットを上下一組
のベースシートを有するカード本体内に収納してなり、
一方のベースシートの少なくとも前記薄膜フォトセンサ
に対応する部分に透光窓を設けると共に前記一面上に前
記薄膜フォトセンサが設けられた前記基板の他面を前記
一方のベースシートに接着したことを特徴とするICカー
ド。
【請求項２】前記メモリ部を構成する薄膜トランジスタ
と制御部を構成する薄膜トランジスタと前記薄膜フォト
センサとは、アモルファスシリコンまたはポリシリコン
からなる半導体層を有することを特徴とする請求項１に
記載のICカード。