JP3268135B2 - transceiver - Google Patents
transceiverInfo
- Publication number
- JP3268135B2 JP3268135B2 JP21165094A JP21165094A JP3268135B2 JP 3268135 B2 JP3268135 B2 JP 3268135B2 JP 21165094 A JP21165094 A JP 21165094A JP 21165094 A JP21165094 A JP 21165094A JP 3268135 B2 JP3268135 B2 JP 3268135B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- distortion correction
- correction value
- input
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Noise Elimination (AREA)
- Amplifiers (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、あらかじめ歪ませた変
調入力信号を送信増幅器に入力することで、該送信増幅
器で発生する出力歪を補正するようにしたプレディスト
ータ方式の無線機の改良に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improved predistorter type radio device in which a predistorted modulated input signal is inputted to a transmission amplifier to correct output distortion generated in the transmission amplifier. It is about.
【０００２】[0002]
【従来の技術】一般に、移動通信用の無線機の送信用電
力増幅器は、限られた電源において電力を有効に利用す
るように動作をさせるが、移動通信用のディジタル化無
線機としてＱＰＳＫや多値ＱＡＭのような線形変調方式
を使用する場合には、前記動作による送信用電力増幅器
の非線形歪により、受信誤り率の劣化や送信スペクトル
の広がりによる隣接チャネルへの妨害が発生するため、
送信用電力増幅器に線形化補正をすることが必要とな
る。線形化補正の一方式として、従来の無線機において
は、送信増幅器へ入力する変調入力信号をあらかじめ歪
ませておき、送信用電力増幅器で発生する歪を相殺する
ようにした、いわゆるプレディストータを有する補正方
式がよく使用されている。2. Description of the Related Art In general, a transmission power amplifier of a mobile communication radio operates so as to effectively use power in a limited power supply. When a linear modulation scheme such as the value QAM is used, the non-linear distortion of the transmission power amplifier due to the above operation causes deterioration of the reception error rate and interference with adjacent channels due to the spread of the transmission spectrum.
It is necessary to perform linearization correction on the transmission power amplifier. As one method of linearization correction, in a conventional wireless device, a so-called predistorter in which a modulation input signal input to a transmission amplifier is distorted in advance to cancel a distortion generated in a transmission power amplifier. Correction schemes are often used.
【０００３】さらに、送信増幅器の温度変化や時間変化
による特性の変動を補償する方式として、無線機の送信
部内に、送信出力信号帰還回路と復調回路と比較回路と
を設け、送信増幅器の出力の一部を帰還して検波し復調
して、復調した入力信号と送信部への入力信号とを比較
し、その比較値から適応的に歪補正量を求め、求めた該
歪補正量により送信部への入力信号をあらかじめ補正
し、補正された入力信号で変調した変調入力信号を送信
増幅器へ入力することによって、送信入力信号レベルに
対し、送信増幅器の出力特性が常に線形となるように制
御するアダプティブプリディストータ方式が提案されて
いる。このアダプティブプリディストータ方式に関する
公知技術は、例えば特開昭６３−２０８３３０号公報に
示されている。Further, as a method of compensating for a change in characteristics of the transmission amplifier due to a temperature change or a time change, a transmission output signal feedback circuit, a demodulation circuit, and a comparison circuit are provided in the transmission section of the radio, and the output of the transmission amplifier is compensated. A part is fed back, detected and demodulated, and the demodulated input signal is compared with the input signal to the transmitting unit, a distortion correction amount is adaptively determined from the comparison value, and the transmitting unit is determined based on the determined distortion correction amount. The input signal to the transmission amplifier is corrected in advance, and a modulation input signal modulated with the corrected input signal is input to the transmission amplifier, so that the output characteristics of the transmission amplifier are always linear with respect to the transmission input signal level. An adaptive predistorter method has been proposed. A known technique relating to the adaptive predistorter method is disclosed, for example, in Japanese Patent Application Laid-Open No. 63-208330.
【０００４】図２に、従来の無線機の一部を示し、動作
を詳しく説明する。図２に示すように、従来の送信部で
は、送信データ（入力信号）は入力端子１に印加され、
乗算器あるいは加算器２に入力する。乗算器あるいは加
算器２に入力した送信データは、後述する歪補正信号を
乗算あるいは加算され、歪補正信号を乗算あるいは加算
された送信データとしてＤ／Ａ変換器３へ出力される。
Ｄ／Ａ変換器３に入力した送信データは、アナログ信号
に変換され、アナログ送信データとなり変調器４へ出力
される。変調器４は、入力したアナログ送信データによ
り、変調器４に別途入力された高周波信号を変調し、変
調信号（変調入力信号）を送信増幅器５へ出力する。送
信増幅器５に入力した変調信号は、所要送信電力まで増
幅されて歪が相殺された送信出力信号となり、分波器６
を介しアンテナ７へ出力され、アンテナ７より送信され
る。FIG. 2 shows a part of a conventional radio, and its operation will be described in detail. As shown in FIG. 2, in a conventional transmission unit, transmission data (input signal) is applied to an input terminal 1,
Input to the multiplier or adder 2. The transmission data input to the multiplier or adder 2 is multiplied or added by a distortion correction signal described later, and is output to the D / A converter 3 as transmission data multiplied or added by the distortion correction signal.
The transmission data input to the D / A converter 3 is converted into an analog signal and becomes analog transmission data, which is output to the modulator 4. The modulator 4 modulates a high-frequency signal separately input to the modulator 4 with the input analog transmission data, and outputs a modulation signal (modulation input signal) to the transmission amplifier 5. The modulated signal input to the transmission amplifier 5 is amplified to the required transmission power and becomes a transmission output signal in which the distortion is canceled.
Are output to the antenna 7 via the antenna 7 and transmitted from the antenna 7.
【０００５】送信時、送信出力信号の一部は分割されて
減衰器８に入力し、減衰器８で減衰された送信出力信号
がスイッチ９へ出力される。スイッチ９は、送信時、減
衰器８で減衰された送信出力信号が復調器１０（図２に
示す回路は、受信部の復調器を、スイッチで切り換えて
共用する場合を示している。）へ帰還出力されるように
切り換えられる。復調器１０に入力した送信出力信号
は、復調されてアナログ送信データとなりＡ／Ｄ変換器
１１へ出力される。Ａ／Ｄ変換器１１に入力した復調さ
れたアナログ送信データは、復調されたディジタルの送
信データに変換されて比較および歪補正値演算回路１２
へ出力される。At the time of transmission, a part of the transmission output signal is divided and input to the attenuator 8, and the transmission output signal attenuated by the attenuator 8 is output to the switch 9. The switch 9 transmits the transmission output signal attenuated by the attenuator 8 to the demodulator 10 (the circuit shown in FIG. 2 shows a case where the demodulator of the receiving unit is switched and shared by the switch) during transmission. Switching is performed so that feedback output is performed. The transmission output signal input to the demodulator 10 is demodulated into analog transmission data and output to the A / D converter 11. The demodulated analog transmission data input to the A / D converter 11 is converted into demodulated digital transmission data, and is compared with a comparison and distortion correction value calculation circuit 12.
Output to
【０００６】比較および歪補正値演算回路１２は、Ａ／
Ｄ変換器１１から入力した復調された送信データと、別
途入力端子１から入力した送信データとを比較して歪量
を出力し、該歪量から歪補正値を算出し、算出した歪補
正値を歪補正値記憶メモり１３へ出力する。歪補正値記
憶メモり１３には、前記比較および歪補正値演算回路１
２から入力した歪補正値と、入力端子１からの送信デー
タの振幅値に対応したアドレス値をメモリアドレス算出
回路１４で算出したアドレス信号とが入力しており、該
アドレス信号により前記歪補正値が記憶される。[0006] The comparison and distortion correction value calculation circuit 12 has an A /
The demodulated transmission data input from the D converter 11 is compared with the transmission data separately input from the input terminal 1 to output a distortion amount, calculate a distortion correction value from the distortion amount, and calculate the calculated distortion correction value. Is output to the memory 13 for storing distortion correction values. The memory 13 for storing distortion correction values stores the comparison and distortion correction value calculation circuit 1.
2 and an address signal obtained by calculating an address value corresponding to the amplitude value of the transmission data from the input terminal 1 by the memory address calculation circuit 14, and the distortion correction value is obtained by the address signal. Is stored.
【０００７】次の送信データが入力端子１から入力する
と、送信データの振幅値に対応したアドレス値をメモリ
アドレス算出回路１４で算出したアドレス信号が歪補正
値記憶メモり１３へ出力され、入力された送信データの
振幅値に対応した歪補正値を歪補正値記憶メモり１３か
ら読み出し、上記した歪補正信号として、乗算器あるい
は加算器２へ出力する。乗算器あるいは加算器２は、入
力された送信データに補正信号を乗算あるいは加算し、
Ｄ／Ａ変換器３へ出力する。以後、上記したように処理
され、補正信号という歪をあらかじめ乗算あるいは加算
された送信データは、送信増幅器５から出力される時に
送信電力増幅器で発生する歪を相殺補正して、歪が無い
送信出力信号としてアンテナ７より送信される。When the next transmission data is input from the input terminal 1, an address signal obtained by calculating an address value corresponding to the amplitude value of the transmission data by the memory address calculation circuit 14 is output to the distortion correction value storage memory 13 and input. The distortion correction value corresponding to the amplitude value of the transmitted data is read from the distortion correction value storage memory 13 and output to the multiplier or the adder 2 as the above-described distortion correction signal. The multiplier or the adder 2 multiplies or adds the input transmission data by a correction signal,
Output to the D / A converter 3. Thereafter, the transmission data processed as described above and multiplied or added in advance by the distortion of the correction signal is used to compensate for the distortion generated in the transmission power amplifier when output from the transmission amplifier 5, and to provide a transmission output having no distortion. The signal is transmitted from the antenna 7 as a signal.
【０００８】[0008]
【発明が解決しようとする課題】従来の無線機では、歪
補正を行うために、入力信号の全振幅値に対応する補正
値の数、すなわち補正値を記憶するための記憶メモリの
メモリ数だけ演算を行わなければならない。つまり、補
正値は、入力信号の振幅の量子化レベル数全てについて
演算を行う必要がある。入力信号はサンプリングされた
波形であるから、たとえ入力信号としてランダムデータ
を与えたとしても、全ての量子化レベルの入力信号を得
るにはかなりの時間を必要とする。また、収束アルゴリ
ズムにもよるが、一つの量子化レベルに対して、１回の
一連の演算では値が収束しないので、何回かの繰返しの
演算が必要である。そのため、歪補正値記憶メモリの内
容が完備するにはかなりの演算処理時間を必要とし、そ
の間隣接チャネルへ干渉を与えることになり、また、送
信中の送信電力増幅器のドリフトに対して対処できない
という問題があった。In a conventional wireless device, in order to perform distortion correction, the number of correction values corresponding to all amplitude values of an input signal, that is, the number of storage memories for storing correction values, is used. Operation must be performed. That is, it is necessary to calculate the correction value for all the quantization levels of the amplitude of the input signal. Since the input signal is a sampled waveform, even if random data is given as the input signal, it takes a considerable amount of time to obtain input signals of all quantization levels. Further, although depending on the convergence algorithm, the value does not converge in one series of operations for one quantization level, so that iterative operations are required several times. For this reason, it takes a considerable amount of processing time to complete the contents of the distortion correction value storage memory, which causes interference to adjacent channels, and cannot cope with the drift of the transmission power amplifier during transmission. There was a problem.
【０００９】本発明は、前記問題を解決するために、送
信部が有する送信増幅器の出力と送信部に入力する入力
信号とを比較することにより送信増幅器の補正すべき歪
量を出力し、さらに歪量を使用して補間処理により一括
して歪補正値を求め、歪補正値であらかじめ変調信号を
補正して送信増幅器へ入力することにより、送信増幅器
で発生する出力歪を補正するようにし、補正演算の収束
時間を短くして使用時の送信増幅器のドリフトにも追従
できるようにした無線機を提供することを目的とする。In order to solve the above-mentioned problem, the present invention compares the output of a transmission amplifier included in a transmission section with an input signal input to the transmission section to output a distortion amount to be corrected by the transmission amplifier. By obtaining the distortion correction value collectively by interpolation processing using the distortion amount, correcting the modulation signal in advance with the distortion correction value and inputting it to the transmission amplifier, to correct the output distortion generated in the transmission amplifier, It is an object of the present invention to provide a radio device capable of shortening the convergence time of the correction operation so as to follow the drift of the transmission amplifier during use.
【００１０】[0010]
【課題を解決するための手段】前記目的を達成するため
に、本発明の無線機は、入力信号に補正信号を乗算ある
いは加算して補正入力信号を出力する乗算器あるいは加
算器と、前記補正入力信号により変調した変調信号を増
幅し送信出力信号を出力する送信増幅器と、前記送信出
力信号の一部を帰還し復調した入力信号と前記入力信号
とを比較し比較出力を演算して歪補正値を出力する比較
および歪補正値演算回路と、前記歪補正値を入力信号の
振幅値から算出したアドレス信号により記憶し読み出し
前記乗算器あるいは加算器へ補正信号として出力する歪
補正値記憶メモリとを有する無線機において、前記比較
および歪補正値演算回路から入力した演算出力を補間演
算し前記歪補正値記憶メモリへ出力する補間処理演算回
路を具備したものである。In order to achieve the above object, a radio device according to the present invention comprises a multiplier or adder for multiplying or adding a correction signal to an input signal and outputting a correction input signal; A transmission amplifier that amplifies a modulation signal modulated by an input signal and outputs a transmission output signal, and compares a part of the transmission output signal with the demodulated input signal and the input signal, and calculates a comparison output to correct distortion. A comparison and distortion correction value calculation circuit that outputs a value, a distortion correction value storage memory that stores and reads the distortion correction value by an address signal calculated from an amplitude value of an input signal, and outputs the value as a correction signal to the multiplier or the adder; Radio apparatus having an interpolation processing operation circuit for performing an interpolation operation on an operation output input from the comparison and distortion correction value operation circuit and outputting the result to the distortion correction value storage memory A.
【００１１】さらに、詳しくは、補間処理演算回路は、
補正サンプリング値記憶メモリを有し、入力信号のサン
プリング値と歪補正サンプリング値とにより、入力信号
に対する歪補正値を不等間隔演算で算出するものであ
る。また、補間処理演算回路は、補正サンプリング値記
憶メモリを有し、入力信号のサンプリング値と歪補正サ
ンプリング値との複数の補間サンプリング値の組の一部
を使用して、そのサンプリング値を含む領域の補間値を
低次の補間関数で算出し、前記サンプリング値の範囲を
シフトさせて次の領域の補間値を算出することを繰返
し、全ての補間値を算出するものである。More specifically, the interpolation processing operation circuit includes:
It has a correction sampling value storage memory, and calculates a distortion correction value for the input signal by unequal interval calculation based on the sampling value of the input signal and the distortion correction sampling value. The interpolation processing operation circuit has a correction sampling value storage memory, and uses a part of a plurality of sets of interpolation sampling values of the sampling value of the input signal and the distortion correction sampling value to store an area including the sampling value. Is calculated by a low-order interpolation function, and the interpolation value of the next area is calculated by shifting the range of the sampling value, thereby calculating all the interpolation values.
【００１２】また、本発明の無線機は、入力信号に補正
信号を乗算あるいは加算して補正入力信号を出力する乗
算器あるいは加算器と、前記補正入力信号により高周波
信号を変調して変調信号を出力する変調器と、前記変調
信号を所要送信電力まで増幅し歪を補正した送信出力信
号を出力する送信増幅器とを有する無線機において、前
記送信増幅器が出力する送信出力信号の一部を帰還する
ための帰還回路と、該帰還回路から入力した送信出力信
号を復調し入力信号を出力する復調器と、該復調器から
の復調した入力信号と前記入力信号とをそれぞれ記憶す
る複数の記憶メモリと、該複数の記憶メモリから読み出
した前記各入力信号を比較し比較出力を演算して歪補正
値歪量を出力する比較および歪補正値演算回路と、該比
較および歪補正値演算回路から入力した前記歪補正値歪
量より全出力レベルに対する歪補正値を補間演算して出
力する補間処理演算回路と、該補間処理演算回路から入
力した歪補正値をアドレス信号により記憶し、アドレス
信号により読み出し前記乗算器あるいは加算器へ補正信
号として出力する歪補正値記憶メモリと、該歪補正値記
憶メモリに前記歪補正値を記憶し読み出すためのアドレ
ス信号を前記入力信号の振幅値から算出するメモリアド
レス算出回路とを有するものである。Further, a radio device according to the present invention comprises a multiplier or an adder for multiplying or adding an input signal by a correction signal to output a correction input signal, and modulating a high-frequency signal by the correction input signal to form a modulation signal. In a wireless device having a modulator that outputs a signal and a transmission amplifier that amplifies the modulated signal to a required transmission power and outputs a distortion-corrected transmission output signal, a part of the transmission output signal output by the transmission amplifier is fed back. A feedback circuit for demodulating a transmission output signal input from the feedback circuit and outputting an input signal; a plurality of storage memories respectively storing the demodulated input signal from the demodulator and the input signal; A comparison and distortion correction value calculation circuit that compares the input signals read from the plurality of storage memories, calculates a comparison output, and outputs a distortion correction value distortion amount; An interpolation processing operation circuit that interpolates and outputs a distortion correction value for all output levels from the distortion correction value distortion amount input from the arithmetic circuit, and stores the distortion correction value input from the interpolation processing operation circuit by an address signal; A distortion correction value storage memory that reads the address signal and outputs it as a correction signal to the multiplier or the adder; and an address signal for storing and reading the distortion correction value in the distortion correction value storage memory from the amplitude value of the input signal. And a memory address calculating circuit for calculating.
【００１３】さらに詳しくは、復調器からの復調した入
力信号と入力信号とを複数の記憶メモリにそれぞれ記憶
する処理と、前記複数の記憶メモリから各入力信号を読
み出し、比較および歪補正値演算回路、補間処理演算回
路での演算により歪補正値を算出し、該歪補正値を歪補
正値記憶メモリに記憶する処理とを異なった時間に行う
ものである。More specifically, a process of storing the input signal and the input signal demodulated from the demodulator in a plurality of storage memories, respectively, reading each input signal from the plurality of storage memories, and comparing and comparing and calculating a distortion correction value calculation circuit And a process of calculating a distortion correction value by an operation in an interpolation processing operation circuit and storing the distortion correction value in a distortion correction value storage memory at a different time.
【００１４】また、本発明の無線機は、入力信号に補正
信号を乗算あるいは加算して補正入力信号を出力する乗
算器あるいは加算器と、前記補正入力信号により高周波
信号を変調して変調信号を出力する変調器と、前記変調
信号を所要送信電力まで増幅し歪を補正した送信出力信
号を出力する送信増幅器とを有する無線機において、前
記送信増幅器が出力する送信出力信号の一部を帰還する
ための帰還回路と、該帰還回路から入力した送信出力信
号を復調し入力信号を出力する復調器と、該復調器から
の復調した入力信号と前記入力信号とをそれぞれ記憶す
る複数の記憶メモリと、該複数の記憶メモリから読み出
した復調した入力信号と前記入力信号とを入力して両入
力信号間の遅延量を検出し出力する遅延検出回路と、該
遅延検出回路から入力した遅延量を平均化し一定値とし
て出力する平均化回路と、前記記憶メモリから読み出し
た前記入力信号を前記平均化回路から入力した平均化し
た遅延量により遅延させる可変遅延器と、該可変遅延器
から入力した遅延した前記入力信号と前記記憶メモリか
ら読み出した前記復調した入力信号とを比較し比較出力
を演算して歪補正値を出力する比較および歪補正値演算
回路と、該比較および歪補正値演算回路から入力した歪
補正値を記憶する歪補正値記憶メモリと、該歪補正値記
憶メモリから読み出し入力した前記歪補正値より全出力
レベルに対する歪補正値を補間演算して出力する補間処
理演算回路と、該補間処理演算回路から入力した歪補正
値をアドレス信号により記憶し、アドレス信号により読
み出し前記乗算器あるいは加算器へ補正信号として出力
する歪補正値記憶メモリと、該歪補正値記憶メモリに前
記歪補正値を記憶し読み出すためのアドレス信号を前記
入力信号の振幅値から算出するメモリアドレス算出回路
とを有するものである。Further, a radio device according to the present invention comprises a multiplier or an adder for multiplying or adding an input signal by a correction signal and outputting a corrected input signal, and modulating a high-frequency signal by the corrected input signal to form a modulated signal. In a wireless device having a modulator that outputs a signal and a transmission amplifier that amplifies the modulated signal to a required transmission power and outputs a distortion-corrected transmission output signal, a part of the transmission output signal output by the transmission amplifier is fed back. A feedback circuit for demodulating a transmission output signal input from the feedback circuit and outputting an input signal; a plurality of storage memories respectively storing the demodulated input signal from the demodulator and the input signal; A delay detection circuit that inputs a demodulated input signal read from the plurality of storage memories and the input signal and detects and outputs a delay amount between both input signals; and An averaging circuit for averaging the input delay amount and outputting the same as a constant value; a variable delay device for delaying the input signal read from the storage memory by the averaged delay amount input from the averaging circuit; A comparison and distortion correction value calculation circuit for comparing the delayed input signal input from the storage device with the demodulated input signal read from the storage memory and calculating a comparison output to output a distortion correction value; A distortion correction value storage memory for storing a distortion correction value input from a correction value calculation circuit, and an interpolation for interpolating and outputting a distortion correction value for all output levels from the distortion correction value read and input from the distortion correction value storage memory A processing operation circuit and a distortion correction value input from the interpolation processing operation circuit are stored by an address signal, read out by the address signal, and sent to the multiplier or the adder. A distortion correction value storage memory that outputs a positive signal, and a memory address calculation circuit that calculates an address signal for storing and reading the distortion correction value in the distortion correction value storage memory from the amplitude value of the input signal. is there.
【００１５】[0015]
【作用】本発明の無線機は、入力信号に補正信号を乗算
あるいは加算して補正入力信号を出力する乗算器あるい
は加算器と、前記補正入力信号により変調した変調信号
を増幅し送信出力信号を出力する送信増幅器と、前記送
信出力信号の一部を帰還し復調した入力信号と前記入力
信号とを比較し比較出力を演算して歪補正値を出力する
比較および歪補正値演算回路と、前記歪補正値を入力信
号の振幅値から算出したアドレス信号により記憶し読み
出し前記乗算器あるいは加算器へ補正信号として出力す
る歪補正値記憶メモリとを有する無線機であって、具備
する補間処理演算回路は、前記比較および歪補正値演算
回路から入力した演算出力を補間演算し前記歪補正値記
憶メモリへ出力し、補正信号演算のための処理時間を短
縮する。A radio device according to the present invention comprises a multiplier or an adder for multiplying or adding an input signal to a correction signal to output a correction input signal, amplifying a modulation signal modulated by the correction input signal, and transmitting a transmission output signal. A transmission amplifier that outputs, a comparison and distortion correction value calculation circuit that outputs a distortion correction value by comparing a comparison between the input signal and the input signal obtained by feeding back part of the transmission output signal and demodulating the input signal, A distortion correction value storage memory that stores and reads a distortion correction value by an address signal calculated from an amplitude value of an input signal and outputs the distortion correction value as a correction signal to the multiplier or the adder; Interpolates the operation output input from the comparison and distortion correction value operation circuit and outputs the result to the distortion correction value storage memory, thereby shortening the processing time for the operation of the correction signal.
【００１６】さらに詳しくは、補間処理演算回路は、補
正サンプリング値記憶メモリを有し、入力信号のサンプ
リング値と歪補正サンプリング値とにより、入力信号に
対する歪補正値を不等間隔演算で算出する。また、補間
処理演算回路は、補正サンプリング値記憶メモリを有
し、入力信号のサンプリング値と歪補正サンプリング値
との複数の補間サンプリング値の組の一部を使用して、
そのサンプリング値を含む領域の補間値を低次の補間関
数で算出し、前記サンプリング値の範囲をシフトさせて
次の領域の補間値を算出することを繰返し、全ての補間
値を算出する。More specifically, the interpolation processing operation circuit has a correction sampling value storage memory, and calculates a distortion correction value for the input signal by unequal interval calculation based on the sampling value of the input signal and the distortion correction sampling value. Further, the interpolation processing operation circuit has a correction sampling value storage memory, and uses a part of a plurality of sets of interpolation sampling values of the sampling value of the input signal and the distortion correction sampling value,
The calculation of the interpolation value of the area including the sampling value by a low-order interpolation function, the calculation of the interpolation value of the next area by shifting the range of the sampling value, and the calculation of all the interpolation values are repeated.
【００１７】また、本発明の無線機は、入力信号に補正
信号を乗算あるいは加算して補正入力信号を出力する乗
算器あるいは加算器と、前記補正入力信号により高周波
信号を変調して変調信号を出力する変調器と、前記変調
信号を所要送信電力まで増幅し歪を補正した送信出力信
号を出力する送信増幅器とを有する無線機であって、帰
還回路は、前記送信増幅器が出力する送信出力信号の一
部を帰還し、復調器は、前記帰還回路から入力した送信
出力信号を復調して入力信号を出力し、複数の記憶メモ
リは、前記復調器からの復調した入力信号と前記入力信
号とをそれぞれ記憶し、比較および歪補正値演算回路
は、前記複数の記憶メモリから読み出した前記各入力信
号を比較し比較出力を演算して歪補正値歪量を出力し、
補間処理演算回路は、前記比較および歪補正値演算回路
から入力した前記歪補正値歪量より全出力レベルに対す
る歪補正値を補間演算して出力し、歪補正値記憶メモリ
は、前記補間処理演算回路から入力した歪補正値をアド
レス信号により記憶し、アドレス信号により読み出し前
記乗算器あるいは加算器へ補正信号として出力し、メモ
リアドレス算出回路は、前記歪補正値記憶メモリに前記
歪補正値を記憶し読み出すためのアドレス信号を前記入
力信号の振幅値から算出する。Further, the radio device of the present invention comprises a multiplier or an adder for multiplying or adding a correction signal to an input signal to output a correction input signal, and modulating a high-frequency signal by the correction input signal to form a modulation signal. An output modulator, and a radio having a transmission amplifier that amplifies the modulated signal to required transmission power and outputs a transmission output signal in which distortion has been corrected, wherein the feedback circuit includes a transmission output signal output by the transmission amplifier. And a demodulator demodulates the transmission output signal input from the feedback circuit and outputs an input signal.A plurality of storage memories store the demodulated input signal and the input signal from the demodulator. Respectively, the comparison and distortion correction value calculation circuit compares the input signals read from the plurality of storage memories, calculates a comparison output, and outputs a distortion correction value distortion amount,
The interpolation processing operation circuit interpolates and outputs a distortion correction value for all output levels from the distortion correction value distortion amount input from the comparison and distortion correction value operation circuit, and outputs the distortion correction value storage memory. The distortion correction value input from the circuit is stored by an address signal, read by the address signal and output as a correction signal to the multiplier or the adder, and the memory address calculation circuit stores the distortion correction value in the distortion correction value storage memory. Then, an address signal to be read is calculated from the amplitude value of the input signal.
【００１８】さらに詳しくは、複数の記憶メモリが復調
器からの復調した入力信号と入力信号とをそれぞれ記憶
する処理と、前記複数の記憶メモリから各入力信号を読
み出し、比較および歪補正値演算回路と補間処理演算回
路が演算により歪補正値を算出し歪補正値記憶メモリに
記憶する処理とを、異なった時間に行う。More specifically, a process in which a plurality of storage memories respectively store the demodulated input signal and the input signal from the demodulator, reading each input signal from the plurality of storage memories, a comparison and distortion correction value calculation circuit And a process in which the interpolation processing operation circuit calculates a distortion correction value by operation and stores the distortion correction value in the distortion correction value storage memory at different times.
【００１９】また、本発明の無線機は、入力信号に補正
信号を乗算あるいは加算して補正入力信号を出力する乗
算器あるいは加算器と、前記補正入力信号により高周波
信号を変調して変調信号を出力する変調器と、前記変調
信号を所要送信電力まで増幅し歪を補正した送信出力信
号を出力する送信増幅器とを有する無線機であつて、帰
還回路は、前記送信増幅器が出力する送信出力信号の一
部を帰還し、復調器は、前記帰還回路から入力した送信
出力信号を復調し入力信号を出力し、複数の記憶メモリ
は、前記復調器からの復調した入力信号と前記入力信号
とをそれぞれ記憶し、遅延検出回路は、前記複数の記憶
メモリから読み出した復調した入力信号と前記入力信号
とを入力して両入力信号間の遅延量を検出し出力し、平
均化回路は、前記遅延検出回路から入力した遅延量を平
均化し一定値として出力し、可変遅延器は、前記記憶メ
モリから読み出した前記入力信号を前記平均化回路から
入力した平均化した遅延量により遅延し、比較および歪
補正値演算回路は、前記可変遅延器から入力した遅延し
た前記入力信号と前記記憶メモリから読み出した前記復
調した入力信号とを比較し比較出力を演算して歪補正値
を出力し、歪補正値記憶メモリは、前記比較および歪補
正値演算回路から入力した歪補正値を記憶し、補間処理
演算回路は、前記歪補正値記憶メモリから読み出し入力
した前記歪補正値より全出力レベルに対する歪補正値を
補間演算して出力し、歪補正値記憶メモリは、前記補間
処理演算回路から入力した歪補正値をアドレス信号によ
り記憶し、アドレス信号により読み出し前記乗算器ある
いは加算器へ補正信号として出力し、メモリアドレス算
出回路は、前記歪補正値記憶メモリに前記歪補正値を記
憶し読み出すためのアドレス信号を前記入力信号の振幅
値から算出する。Further, the radio device of the present invention comprises a multiplier or an adder for multiplying or adding a correction signal to an input signal to output a correction input signal, and modulating a high-frequency signal by the correction input signal to form a modulation signal. A wireless device having a modulator for outputting a signal and a transmission amplifier for amplifying the modulated signal to required transmission power and outputting a distortion-corrected transmission output signal, wherein the feedback circuit includes a transmission output signal output from the transmission amplifier. The demodulator demodulates the transmission output signal input from the feedback circuit and outputs an input signal, and the plurality of storage memories converts the demodulated input signal from the demodulator and the input signal. The delay detection circuit respectively stores the demodulated input signal read from the plurality of storage memories and the input signal, detects and outputs a delay amount between the two input signals, and the averaging circuit includes: The delay amount input from the delay detection circuit is averaged and output as a constant value, and the variable delay unit delays the input signal read from the storage memory by the averaged delay amount input from the averaging circuit, and compares and The distortion correction value calculation circuit compares the delayed input signal input from the variable delay unit with the demodulated input signal read from the storage memory, calculates a comparison output, outputs a distortion correction value, and outputs a distortion correction value. The value storage memory stores the distortion correction value input from the comparison and distortion correction value calculation circuit, and the interpolation processing calculation circuit reads the distortion correction value read from the distortion correction value storage memory and corrects the distortion correction for all output levels. The value is interpolated and output, and the distortion correction value storage memory stores the distortion correction value input from the interpolation processing operation circuit by an address signal, and reads the distortion correction value by the address signal. And output as the correction signal to the multiplier or adder, a memory address calculation circuit calculates an address signal for reading and storing the distortion correction value to the distortion compensation value storage memory from the amplitude value of the input signal.
【００２０】[0020]
【実施例】本発明は、従来の無線機が持つ問題を解決す
るために、比較および歪補正値算出回路と歪補正値記憶
メモリとの間に補正サンプリング値記憶メモリを含む補
間処理演算回路を設け、サンプリング値として入力され
る入力信号により得られた補正サンプリング値をもと
に、全ての量子化レベル値に対する歪補正値を補間処理
演算により一括して求めるようにし、補正のための演算
時間を大幅に短縮しようとするものである。また、前記
補間処理演算は、入力振幅〜時間および歪補正値〜時間
の間でそれぞれ行うのではなく、入力振幅〜歪補正値の
間で行うことにより補間処理演算を簡略化し、さらに、
補正サンプリング値すなわち［振幅、歪補正値］の組数
の全てに対して補間関数を適用すると高次の補間関数が
必要となり乗算演算量が増加するが、まず、補正サンプ
リング値の［振幅、歪補正値］の組の一部を使用し低次
の補間関数を適用して補間値を求め、次に選択する補正
サンプリング値の範囲をシフトさせ、次の領域の補間値
を求めるといった演算を順次繰り返すことにより、乗算
演算の低減も行うものである。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention provides an interpolation processing operation circuit including a correction sampling value storage memory between a comparison and distortion correction value calculation circuit and a distortion correction value storage memory in order to solve the problems of the conventional radio. A correction correction value obtained by an input signal input as a sampling value, and a distortion correction value for all quantization level values is collectively obtained by an interpolation processing operation; Is to be significantly reduced. Further, the interpolation processing operation is not performed between the input amplitude and the time and the distortion correction value and the time, but is performed between the input amplitude and the distortion correction value to simplify the interpolation processing operation.
When an interpolation function is applied to all of the corrected sampling values, that is, the entire number of [amplitude and distortion correction values], a higher-order interpolation function is required and the amount of multiplication operation increases. [Compensation value] is used in order to calculate interpolation values by applying a low-order interpolation function, shift the range of the correction sampling value to be selected next, and calculate the interpolation value of the next area in order. The repetition also reduces the multiplication operation.
【００２１】本発明による無線機の一実施例を図１、図
３〜図５を使用して説明する。本発明の実施例は、時分
割多重アクセス方式（ＴＤＭＡ方式）の無線機について
説明する。複数チャネルを有するＴＤＭＡ方式の無線機
は、図３に示すようなプリアンブル信号を使用するが、
該プリアンブル信号のレベルは規格により最大値が定ま
っており、０レベルから最大レベルまでを有している。
ＴＤＭＡ方式は、いわゆるバースト送信であるので、送
信データにプリアンブル信号を付加して伝送する方式が
通例であり、図４に示すようにプリアンブル信号と送信
データとで１つのスロット信号となる。One embodiment of the radio according to the present invention will be described with reference to FIGS. An embodiment of the present invention describes a radio device of a time division multiple access system (TDMA system). A TDMA wireless device having a plurality of channels uses a preamble signal as shown in FIG.
The level of the preamble signal has a maximum value determined by a standard, and has a level from 0 level to the maximum level.
Since the TDMA method is a so-called burst transmission, a method of adding a preamble signal to transmission data and transmitting the data is usually used. As shown in FIG. 4, the preamble signal and the transmission data form one slot signal.
【００２２】従来の無線機では、送信増幅器の量子化さ
れた全ての入力レベルに対して歪補正のための演算をし
なければならないため、プリアンブル信号だけでは補正
ができず、送信データも利用しなければならない。本発
明では、プリアンブル信号の送信時間タイミングで帰還
させたプリアンブル信号と送信データを一旦記憶し、他
チャネルの任意の時間領域で、対応する歪補正のサンプ
リング値を算出し、さらに該サンプリング値から補間処
理により全ての量子化レベルの補正値を一括して算出す
ることができ、線形化処理のフレキシビリティを高める
ことができる。In the conventional radio, it is necessary to perform an operation for distortion correction on all quantized input levels of the transmission amplifier. Therefore, the correction cannot be performed only with the preamble signal, and the transmission data is also used. There must be. According to the present invention, the preamble signal and the transmission data which are fed back at the transmission time timing of the preamble signal are temporarily stored, and a sampling value of the corresponding distortion correction is calculated in an arbitrary time region of another channel, and further interpolated from the sampling value. The correction values of all the quantization levels can be collectively calculated by the processing, and the flexibility of the linearization processing can be increased.
【００２３】図１は、本発明による無線機の一部を示す
図である。図１において、１はプリアンブル信号を持つ
送信データ（入力信号）が印加される入力端子、２は、
入力端子１から入力されるプリアンブル信号を持つ送信
データに歪補正信号を乗算する乗算器、３はＤ／Ａ変換
器、４は変調器、５は送信増幅器、６は分波器、７はア
ンテナ、８は、送信増幅器５が出力する送信出力信号の
分割した一部を減衰する減衰器、９は無線機の送信およ
び受信の切り換えに連動する切換スイッチ、１０は復調
器、１１はＡ／Ｄ変換器、１７は帰還側のプリアンブル
信号記憶メモリ、１２は比較および歪補正値演算回路、
１６は入力側のプリアンブル信号記憶メモリ、１５は補
間処理演算回路、１３は歪補正値記憶メモリ、１４はメ
モリアドレス算出回路を示す。なお、図１において、復
調器１０は、受信部の復調器を切換スイッチ９で切り換
えて共用するようにしているが、送信部に専用の復調器
を設けても良いことは言うまでもない。また、乗算器２
は、加算器であっても本発明の動作は同様である。FIG. 1 is a diagram showing a part of a wireless device according to the present invention. In FIG. 1, reference numeral 1 denotes an input terminal to which transmission data (input signal) having a preamble signal is applied;
A multiplier for multiplying transmission data having a preamble signal input from the input terminal 1 by a distortion correction signal, 3 is a D / A converter, 4 is a modulator, 5 is a transmission amplifier, 6 is a duplexer, and 7 is an antenna. , 8 is an attenuator for attenuating the divided part of the transmission output signal output from the transmission amplifier 5, 9 is a changeover switch linked to switching between transmission and reception of the radio, 10 is a demodulator, and 11 is an A / D A converter, 17 is a preamble signal storage memory on the feedback side, 12 is a comparison and distortion correction value calculation circuit,
Reference numeral 16 denotes an input side preamble signal storage memory, 15 denotes an interpolation processing operation circuit, 13 denotes a distortion correction value storage memory, and 14 denotes a memory address calculation circuit. In FIG. 1, the demodulator 10 is shared by switching the demodulator of the receiving unit by the changeover switch 9, but it goes without saying that a dedicated demodulator may be provided in the transmitting unit. Also, multiplier 2
The operation of the present invention is the same even if it is an adder.
【００２４】ＴＤＭＡ方式のプリアンブル信号を持つ送
信データは入力端子１に印加され、乗算器２に入力す
る。乗算器２に入力した送信データは、後述する歪補正
信号を乗算され、歪補正信号を乗算された送信データと
してＤ／Ａ変換器３へ出力される。Ｄ／Ａ変換器３に入
力した送信データは、アナログ信号に変換され、アナロ
グ送信データとなり変調器４へ出力される。変調器４
は、入力したアナログ送信データにより変調器４に別途
入力された高周波信号を変調し、変調信号（変調入力信
号）を送信増幅器５へ出力する。送信増幅器５に入力し
た変調信号は、所要送信電力まで増幅されて歪が相殺さ
れた送信出力信号となり、分波器６を介しアンテナ７へ
出力され、アンテナ７より送信される。Transmission data having a TDMA preamble signal is applied to an input terminal 1 and input to a multiplier 2. The transmission data input to the multiplier 2 is multiplied by a distortion correction signal described later, and is output to the D / A converter 3 as transmission data multiplied by the distortion correction signal. The transmission data input to the D / A converter 3 is converted into an analog signal and becomes analog transmission data, which is output to the modulator 4. Modulator 4
Modulates a high-frequency signal separately input to the modulator 4 with the input analog transmission data, and outputs a modulation signal (modulation input signal) to the transmission amplifier 5. The modulated signal input to the transmission amplifier 5 is amplified to the required transmission power, becomes a transmission output signal from which distortion has been canceled, is output to the antenna 7 via the duplexer 6, and is transmitted from the antenna 7.
【００２５】送信時、送信出力信号の一部は分割されて
減衰器８に入力し、減衰器８で所要レベルまで減衰され
た送信出力信号がスイッチ９へ出力される。スイッチ９
は、送信時、減衰器８で減衰された送信出力信号が受信
部の復調器１０へ帰還出力されるように切り換えられ
る。受信部の復調器１０に入力した送信出力信号は、復
調されてアナログ送信データとなりＡ／Ｄ変換器１１へ
出力される。Ａ／Ｄ変換器１１に入力した復調されたア
ナログ送信データは、ディジタルのプリアンブル信号を
持つ送信データに変換されて帰還側のプリアンブル信号
記憶メモリ１７へ出力される。At the time of transmission, a part of the transmission output signal is divided and input to the attenuator 8, and the transmission output signal attenuated to a required level by the attenuator 8 is output to the switch 9. Switch 9
Are switched during transmission so that the transmission output signal attenuated by the attenuator 8 is fed back to the demodulator 10 of the receiving unit. The transmission output signal input to the demodulator 10 of the receiving unit is demodulated to be analog transmission data and output to the A / D converter 11. The demodulated analog transmission data input to the A / D converter 11 is converted into transmission data having a digital preamble signal and output to the preamble signal storage memory 17 on the feedback side.
【００２６】帰還側のプリアンブル信号記憶メモリ１７
に入力したプリアンブル信号を持つ送信データは、一
旦、プリアンブル信号記憶メモリ１７に記憶される。同
様に、入力側のプリアンブル信号記憶メモリ１６では、
入力端子１に印加されたプリアンブル信号を持つ送信デ
ータが入力され、一旦、記憶される。歪補正値を演算す
るのは、図４に示す送信の空き時間を利用して行い、ま
ず、入力側のプリアンブル信号記憶メモリ１６および帰
還側のプリアンブル信号記憶メモリ１７に記憶した各プ
リアンブル信号を持つ送信データを読み出し、比較およ
び歪補正値演算回路１２へ出力し、比較および歪補正値
演算回路１２でプリアンブル信号に対する歪補正値歪量
を算出し、補間処理演算回路１５へ出力する。The preamble signal storage memory 17 on the feedback side
The transmission data having the preamble signal input into the preamble signal is temporarily stored in the preamble signal storage memory 17. Similarly, in the preamble signal storage memory 16 on the input side,
Transmission data having the preamble signal applied to the input terminal 1 is input and temporarily stored. The calculation of the distortion correction value is performed using the idle time of transmission shown in FIG. 4. First, each of the preamble signals stored in the preamble signal storage memory 16 on the input side and the preamble signal storage memory 17 on the feedback side is stored. The transmission data is read out and output to the comparison and distortion correction value calculation circuit 12. The comparison and distortion correction value calculation circuit 12 calculates the amount of distortion correction value distortion for the preamble signal, and outputs it to the interpolation processing calculation circuit 15.
【００２７】ついで、補間処理演算回路１５で、残りの
全量子化レベルに対する歪補正値を補間処理により求め
て歪補正値記憶メモリ１３へ出力する。補間処理演算回
路１５は、補正サンプリング値記憶メモリを有し、サン
プリング値として入力される入力信号によって得られた
補正サンプリング値をもとにして、送信データ部分の全
量子化レベルに対する歪補正値を一括して演算する。Next, the interpolation processing operation circuit 15 obtains the distortion correction values for all the remaining quantization levels by the interpolation processing and outputs them to the distortion correction value storage memory 13. The interpolation processing operation circuit 15 has a corrected sampling value storage memory, and based on the corrected sampling value obtained by the input signal input as the sampling value, calculates the distortion correction value for all the quantization levels of the transmission data portion. Compute all at once.
【００２８】歪補正値記憶メモリ１３には、前記補間処
理演算回路１５から入力した歪補正値と、入力端子１か
らのプリアンブル信号を持つ送信データの振幅値に対応
したアドレス値をメモリアドレス算出回路１４で算出し
たアドレス信号とが入力しており、該アドレス信号によ
り前記歪補正値が記憶される。（工場出荷時のトレーニ
ングのように歪補正値記憶メモリ１３の初期値が０から
スタートするような場合は、前記の操作を数フレーム繰
り返して行い、歪補正値を収束させる必要がある。）The distortion correction value storage memory 13 stores the distortion correction value input from the interpolation processing operation circuit 15 and an address value corresponding to the amplitude value of the transmission data having the preamble signal from the input terminal 1 into a memory address calculation circuit. The address signal calculated in 14 is input, and the distortion correction value is stored by the address signal. (If the initial value of the distortion correction value storage memory 13 starts from 0 as in training at the time of factory shipment, it is necessary to repeat the above operation for several frames to converge the distortion correction value.)
【００２９】次のプリアンブル信号を持つ送信データが
入力端子１から入力すると、プリアンブル信号を持つ送
信データの振幅値に対応したアドレス値をメモリアドレ
ス算出回路１４で算出したアドレス信号が歪補正値記憶
メモリ１３へ出力され、入力されたプリアンブル信号を
持つ送信データの振幅値に対応した歪補正値を歪補正値
記憶メモリ１３から読み出し、上記した歪補正信号とし
て乗算器２へ出力する。乗算器２は、入力されたプリア
ンブル信号を持つ送信データに補正信号を乗算し、Ｄ／
Ａ変換器３へ出力する。なお、歪補正値記憶メモリ１３
の出力を比較および歪補正値演算回路１２へ帰還してい
るのは、データを更新する際に前回の演算結果を利用す
るためである。以後、上記したように処理され、補正信
号という歪をあらかじめ乗算されたプリアンブル信号を
持つ送信データは、送信増幅器５から出力される時に送
信電力増幅器で発生する歪を相殺補正して、歪が無い送
信出力信号としてアンテナ７より送信される。When transmission data having the next preamble signal is input from the input terminal 1, an address value corresponding to the amplitude value of the transmission data having the preamble signal is calculated by the memory address calculation circuit 14 and the address signal is stored in the distortion correction value storage memory. The distortion correction value corresponding to the amplitude value of the transmission data having the input preamble signal is output from the distortion correction value storage memory 13 and output to the multiplier 2 as the above-described distortion correction signal. The multiplier 2 multiplies the input transmission data having the preamble signal by a correction signal,
Output to A converter 3. Note that the distortion correction value storage memory 13
Is output to the comparison and distortion correction value calculation circuit 12 in order to use the previous calculation result when updating data. Thereafter, the transmission data having the preamble signal processed as described above and multiplied in advance by the distortion of the correction signal is corrected by canceling out the distortion generated in the transmission power amplifier when output from the transmission amplifier 5, and has no distortion. The signal is transmitted from the antenna 7 as a transmission output signal.
【００３０】歪補正値のサンプリング値から全量子化レ
ベルに対する歪補正値を求めるための補間処理演算は、
図５（ａ）、（ｂ）に示すように任意の補間すべき時間
ｔ’に対する入力振幅および歪補正値それぞれを求める
のではなく、図５（ｃ）に示すように入力振幅に対する
歪補正値の関係から、任意の入力振幅に対する歪補正値
を直接補間する方法を取ることにより演算量を半減して
いる。この場合、不等間隔サンプリング値での補間とな
るがＬａｇｒａｎｇｅの補間式等を使用して求めること
ができる。また、図５（ｃ）の例に示すように、補間関
数の次数は、一括して補間した場合７次が必要となる
が、補間区間を分割し、低次（図５（ｃ）では３次）の
補間関数を繰返し適用することにより、演算量を低減す
ることができる。The interpolation calculation for obtaining the distortion correction values for all the quantization levels from the sampled distortion correction values is as follows:
Instead of obtaining the input amplitude and the distortion correction value for an arbitrary time t 'to be interpolated as shown in FIGS. 5A and 5B, the distortion correction value for the input amplitude is obtained as shown in FIG. Therefore, the amount of calculation is reduced by half by directly interpolating the distortion correction value for an arbitrary input amplitude. In this case, interpolation is performed using unequally-spaced sampling values, but can be obtained using a Lagrange interpolation formula or the like. Also, as shown in the example of FIG. 5C, the order of the interpolation function needs to be 7th order when it is interpolated collectively. However, the interpolation section is divided and a low order (3rd order in FIG. 5C). The amount of calculation can be reduced by repeatedly applying the following interpolation function.
【００３１】また、本発明は、つぎのような効果を生ず
る。第１に線形補正に必要なトレーニング信号数の低減
および線形補正のための実効的な処理時間の大幅な短縮
である。図１、図２に示す歪補正値記憶メモリの記憶容
量は、量子化のビット数をＮビットとすると、少なくと
も（２のＮ乗−１）個のメモリ容量が必要となり、Ｎ＝
１０ビットとすると１０２３個となる。したがって、従
来の無線機では、これら全てのメモリに対して補正値を
算出するために、最低限１０２３個のレベルの異なる入
力信号が印加されるまで待つ必要があり、さらにそれぞ
れの量子化レベルに対し補正値が収束するまでの数回の
計算が必要であるので実際上１０２３の数倍の入力が必
要となり、全体としての補正演算時間は極めて長くな
る。The present invention has the following effects. First, the number of training signals required for linear correction is reduced, and the effective processing time for linear correction is significantly reduced. Assuming that the number of quantization bits is N, the storage capacity of the distortion correction value storage memory shown in FIGS. 1 and 2 requires at least (2 N −1) memory capacity.
If 10 bits are used, the number is 1023. Therefore, in the conventional wireless device, in order to calculate the correction values for all of these memories, it is necessary to wait until at least 1023 different input signals of different levels are applied. On the other hand, several calculations are required until the correction value converges, so that several times as many inputs as 1023 are actually required, and the correction calculation time as a whole becomes extremely long.
【００３２】本発明の無線機では、上記説明した手段に
より、トレーニングのための入力信号は量子化レベル数
に関係なく最大レベルを網羅するレベル範囲で数個から
数十個ですみ、補正に必要なトレーニング信号は前記例
では１／１００にすることができる。全量子化レベルの
送信データが数回送信され、歪補正値が収束するまでの
時間は、従来の無線機では数秒必要であったが、本発明
の無線機では４００〜５００ｍＳである。（ＴＤＭＡ方
式の送信タイミングは、例えば図４に示すように１フレ
ーム９０ｍＳを自チャネル１５ｍＳ、他チャネル７５ｍ
Ｓで使用しており、基本的には補間処理を１フレームの
９０ｍＳ内で行うが、歪補正値を収束させるためには数
フレームを必要とする。） また、補正のための演算は、トレーニング信号の記憶と
は切り離すことができるので、処理量は変わらないとし
ても実効的な演算時間は、大幅に短縮することができ
る。In the radio of the present invention, the input signal for training needs only several to several tens in the level range covering the maximum level irrespective of the number of quantization levels by the means described above, which is necessary for correction. The training signal can be reduced to 1/100 in the above example. The time required for transmission data of all quantization levels to be transmitted several times and for the distortion correction value to converge is several seconds for a conventional wireless device, but is 400 to 500 ms for the wireless device of the present invention. (The transmission timing of the TDMA system is, for example, as shown in FIG.
In S, the interpolation processing is basically performed within 90 mS of one frame, but several frames are required to converge the distortion correction value. In addition, since the calculation for correction can be separated from the storage of the training signal, the effective calculation time can be significantly reduced even if the processing amount does not change.
【００３３】第２の効果は、プリアンブル信号を持つＴ
ＤＭＡ方式の無線機に特に有効であるが、通信中の補正
処理が可能なことである。従来の無線機では、前記のよ
うにトレーニング信号としての入力信号を多く必要と
し、また、入力信号の記憶と補正処理とが対応している
ため、プリアンブル信号を持つ入力信号であっても、そ
の時間領域内で補正処理が終了せず、かつ、歪補正値記
憶メモリの更新もアドレス単位で行われるために、一巡
するまでは受信に使用できない。すなわち、歪補正処理
は、工場出荷時等の事前に行う必要があり、フィールド
での環境変化による送信増幅器パラメータのドリフトに
は対応できない。The second effect is that T having a preamble signal
Although it is particularly effective for a radio device of the DMA system, it can perform correction processing during communication. Conventional radios require a large number of input signals as training signals as described above, and since the storage and correction processing of the input signals correspond, even if the input signal has a preamble signal, Since the correction processing is not completed in the time domain and the distortion correction value storage memory is updated in units of addresses, it cannot be used for reception until one cycle. That is, the distortion correction process needs to be performed in advance at the time of factory shipment or the like, and cannot cope with a drift of the transmission amplifier parameter due to an environmental change in the field.
【００３４】本発明の無線機は、前記のようにトレーニ
ング入力信号の数を減らすことができ、かつ、補正演算
を入力信号の記憶とは分離することができるので、補正
演算をＴＤＭＡ方式等の空きチャネルで行うことによ
り、通信中での補正処理を行うということも可能であ
る。したがって、通信中での送信増幅器の特性ドリフト
があっても、追従して補正することが可能となる。な
お、プリアンブル信号を持たない入力信号の場合は、回
線接続のための信号やデータ信号を利用することによ
り、また、ＴＤＭＡ方式以外の方式の場合でも、例えば
通信中のインターバルを利用する等で可能である。As described above, the radio device of the present invention can reduce the number of training input signals and can separate the correction operation from the storage of the input signal. By performing the process on an empty channel, it is possible to perform the correction process during communication. Therefore, even if there is a characteristic drift of the transmission amplifier during communication, it is possible to follow and correct the drift. In the case of an input signal having no preamble signal, it is possible to use a signal for line connection or a data signal, and to use a method other than the TDMA method, for example, by using an interval during communication. It is.
【００３５】本発明の無線機は、送信増幅器の線形歪補
正を、少ないトレーニング信号やプリアンブル信号等を
使用して、量子化レベルのビット数に関係無く、一括し
て全レベルの歪補正値を求めることができる。また、ト
レーニング信号やプリアンブル信号等の記憶タイミング
と補正演算のタイミングを分離することが可能となり、
例えば、ＴＤＭＡ方式の空き時間を使用して、プリアン
ブル信号のみから全ての歪補正値を求めることができる
ので、送信増幅器の送信時の線形歪補正による拘束時間
を短くでき、フィールドでの使用時のドリフトにも追従
できる無線機を構成することができる。The radio apparatus of the present invention performs linear distortion correction of the transmission amplifier by using a small number of training signals, preamble signals, and the like, and collectively corrects distortion correction values of all levels irrespective of the number of quantization level bits. You can ask. In addition, it becomes possible to separate the storage timing of the training signal and the preamble signal from the timing of the correction operation,
For example, since all distortion correction values can be obtained from only the preamble signal using the idle time of the TDMA system, the constraint time due to linear distortion correction at the time of transmission of the transmission amplifier can be shortened, and the time required for use in the field can be reduced. A wireless device that can follow the drift can be configured.
【００３６】ところで、前記の実施例において、送信増
幅器や変復調器による遅延量が無視できないほど大きい
場合、送信入力信号と復調出力信号の比較タイミングに
ずれが生じ、送信増幅器の非線形歪の補償精度が劣化す
るおそれが生じる。そこで、この点に配慮した本発明の
他の実施例を、図６〜図８を使用して説明する。図６に
おいて、１３’は歪補正値記憶メモリ、１８は遅延検出
回路、１９は平均化回路、２０は可変遅延器を示す。な
お、図１に示す実施例の符号と同一符号のものは、同一
物であるため、説明を省略する。プリアンブル信号を持
つ送信データ（入力信号）は入力端子１に印加され、乗
算器２に入力する。これと同時に、送信増幅器５の非線
形歪を補正するため、あらかじめ所定の歪補正値（初期
値）を歪補正値記憶メモリ１３に記憶しておき、メモリ
アドレス算出回路１４で入力した送信データの振幅値に
対応した歪補正値記憶メモリ１３のアドレス値を求め、
歪補正値記憶メモリ１３から歪補正値を読み出し出力す
る。In the above-described embodiment, if the delay caused by the transmission amplifier or the modulator / demodulator is so large that it cannot be ignored, the comparison timing of the transmission input signal and the demodulation output signal is shifted, and the compensation accuracy of the nonlinear distortion of the transmission amplifier is reduced. Deterioration may occur. Therefore, another embodiment of the present invention that takes this point into consideration will be described with reference to FIGS. In FIG. 6, 13 'is a distortion correction value storage memory, 18 is a delay detection circuit, 19 is an averaging circuit, and 20 is a variable delay unit. The components having the same reference numerals as those of the embodiment shown in FIG. Transmission data (input signal) having a preamble signal is applied to an input terminal 1 and input to a multiplier 2. At the same time, in order to correct the nonlinear distortion of the transmission amplifier 5, a predetermined distortion correction value (initial value) is stored in advance in the distortion correction value storage memory 13, and the amplitude of the transmission data input by the memory address calculation circuit 14 is stored. Find the address value of the distortion correction value storage memory 13 corresponding to the value,
The distortion correction value is read from the distortion correction value storage memory 13 and output.
【００３７】乗算器２では送信データと、その送信デー
タに対応する歪補正値の乗算（あるいは加算）を行ない
出力する。乗算器２からの出力をＤ／Ａ変換器３でアナ
ログ信号に変換し、変調器４で変調後所望の周波数に変
換し、送信増幅器５で所望の送信電力まで増幅し、分波
器６を介しアンテナ７へ出力され、アンテナ７から送信
される。ここで、送信と受信の周波数が等しい場合は、
送信増幅器歪補正用に使用する復調器は受信部と共用で
きるが、送信と受信で周波数が異なる場合は、復調器を
受信部と共用できないため、図６に示すような構成とな
る。（送信と受信の周波数が等しい場合は、図１に示す
ようにスイッチ９を使用して切り換えることで復調器を
共用できる。）The multiplier 2 multiplies (or adds) transmission data and a distortion correction value corresponding to the transmission data and outputs the result. The output from the multiplier 2 is converted into an analog signal by the D / A converter 3, converted to a desired frequency after modulation by the modulator 4, amplified to a desired transmission power by the transmission amplifier 5, and The signal is output to the antenna 7 via the antenna 7 and transmitted from the antenna 7. Here, if the transmission and reception frequencies are equal,
The demodulator used for the transmission amplifier distortion correction can be shared with the receiver, but when the frequency is different between transmission and reception, the demodulator cannot be shared with the receiver, and thus has a configuration as shown in FIG. (If the transmission and reception frequencies are the same, the demodulator can be shared by switching using the switch 9 as shown in FIG. 1.)
【００３８】送信時、送信増幅器５から出力された信号
は、分波器６を通りアンテナ７から送信されるととも
に、信号の一部は減衰器８により出力レベルを減衰さ
れ、復調器１０で復調されてＤ／Ａ変換器３と同じ周波
数帯の信号に変換される。Ａ／Ｄ変換器１１では、周波
数変換されたアナログ信号をディジタル信号に変換し、
歪補正のために復調したプリアンブル信号を帰還側プリ
アンブル信号記憶メモリ１７に記憶する。また、入力側
プリアンブル信号記憶メモリ１６では、基準となるプリ
アンブル信号が記憶されており、比較および歪補正値演
算回路１２での帰還側プリアンブル信号記憶メモリ１７
に記憶されている送信増幅器５を通ったプリアンブル信
号との比較により歪補正値を算出し、歪補正値記憶メモ
リ１３’に演算結果を記憶させる。At the time of transmission, a signal output from the transmission amplifier 5 is transmitted from the antenna 7 through the duplexer 6, and a part of the signal is attenuated in output level by the attenuator 8 and demodulated by the demodulator 10. Then, it is converted into a signal in the same frequency band as the D / A converter 3. The A / D converter 11 converts the frequency-converted analog signal into a digital signal,
The preamble signal demodulated for distortion correction is stored in the feedback side preamble signal storage memory 17. The input-side preamble signal storage memory 16 stores a preamble signal serving as a reference, and the feedback-side preamble signal storage memory 17 in the comparison and distortion correction value calculation circuit 12.
The distortion correction value is calculated by comparison with the preamble signal that has passed through the transmission amplifier 5 and is stored in the distortion correction value storage memory 13 '.
【００３９】しかし、演算による遅延や送信、受信のフ
ィルタ等による遅延のため、比較および歪補正値演算回
路１２において、プリアンブル信号の比較時に遅延差を
生じ、この遅延差が大きい場合、送信増幅器５の非線形
歪の補償精度が劣化する問題が生じる。そこで、比較お
よび歪補正値演算回路１２に入力される前に帰還側プリ
アンブル信号記憶メモリ１７と入力側プリアンブル信号
記憶メモリ１６との出力信号から遅延検出回路１８で図
７に示す遅延量を算出し、その遅延量分だけ入力側プリ
アンブル信号を可変遅延器２０で遅延させ、帰還側プリ
アンブル信号との位相を合わせる。ところが図８に示す
ように、本来一定値に収束すべき遅延量が送信増幅器５
の非線形性の影響でプリアンブル信号が歪み、遅延検出
量が一定値とはならないおそれがある。そこで、平均値
回路１９を遅延検出検出回路１９と可変遅延器２０との
間に設け、前記遅延量を平均化して一定値とし、平均化
した遅延量により入力側プリアンブル信号と帰還側プリ
アンブル信号の位相を合わせ、比較および歪補正値演算
回路１２における入力信号の位相を合わせるようにして
いる。However, due to the delay due to the calculation and the delay due to the transmission and reception filters, the comparison and distortion correction value calculation circuit 12 produces a delay difference when comparing the preamble signals. In this case, there arises a problem that the compensation accuracy of the nonlinear distortion is deteriorated. Therefore, the delay amount shown in FIG. 7 is calculated by the delay detection circuit 18 from the output signals of the feedback side preamble signal storage memory 17 and the input side preamble signal storage memory 16 before being input to the comparison and distortion correction value calculation circuit 12. The input-side preamble signal is delayed by the variable delay unit 20 by the delay amount, and the phase of the input-side preamble signal is adjusted to the phase of the feedback-side preamble signal. However, as shown in FIG.
, The preamble signal may be distorted due to the influence of the nonlinearity, and the delay detection amount may not be constant. Therefore, an averaging circuit 19 is provided between the delay detection / detection circuit 19 and the variable delay unit 20, the delay amount is averaged to a constant value, and the average of the input-side preamble signal and the feedback-side preamble signal is determined by the averaged delay amount. The phases are matched so that the phases of the input signals in the comparison and distortion correction value calculation circuit 12 are matched.
【００４０】つぎに、全ての入力信号のレベルに対する
歪補正値を算出するが、プリアンブル信号だけのデータ
数では全レベルに対する歪補正値は算出できないため、
補間処理演算回路１５で、送信データの全てのレベルに
対する歪補正値を補間処理により求め、この補間処理に
より求めた全てのレベルに対する歪補正値を歪補正値記
憶メモリ１３に書き込んでデータを更新し、歪補正デー
タの読み出しに利用する。ここで、図６に示すように、
歪補正値記憶メモリ１３’の出力が帰還されているの
は、データを更新するため前回の演算結果を利用するた
めである。（歪補正値記憶メモリ１３にも補間前のデー
タが記憶されているので図１のように帰還させても同等
である。） 次に入力する送信データにおいては、入力した送信デー
タの振幅値に対応した歪補正値を歪補正値記憶メモリ１
３から出力し、乗算器２で入力した送信データを送信増
幅器５の出力段で歪が相殺されるように補正することが
できる。Next, the distortion correction values for all input signal levels are calculated. However, the distortion correction values for all levels cannot be calculated with the number of data of only the preamble signal.
The interpolation processing operation circuit 15 obtains distortion correction values for all levels of the transmission data by interpolation processing, and writes the distortion correction values for all levels obtained by this interpolation processing into the distortion correction value storage memory 13 to update the data. For reading out the distortion correction data. Here, as shown in FIG.
The reason why the output of the distortion correction value storage memory 13 'is fed back is to use the previous calculation result to update the data. (Since the data before interpolation is also stored in the distortion correction value storage memory 13, the same applies even when the data is fed back as shown in FIG. 1). The corresponding distortion correction value is stored in the distortion correction value storage memory 1.
The transmission data output from the transmission amplifier 3 and input by the multiplier 2 can be corrected so that distortion is canceled at the output stage of the transmission amplifier 5.
【００４１】[0041]
【発明の効果】本発明によれば、送信部が有する送信増
幅器の出力と送信部に入力する入力信号とを比較するこ
とにより送信増幅器の補正すべき歪量を出力し、さらに
歪量を使用して補間処理により一括して歪補正値を求
め、歪補正値であらかじめ変調信号を補正して送信増幅
器へ入力することにより、送信増幅器で発生する出力歪
を補正するようにし、補正演算の収束時間を短くして使
用時の送信増幅器のドリフトにも追従できるようにした
無線機を提供することができる。また、本発明によれ
ば、比較すべき送信入力信号と復調出力信号との間に大
きな遅延時間差が生じ、かつその遅延時間差が時々変化
しても、遅延量算出において誤差を最小にすることがで
きるうえ、歪補正値の演算処理収束時間を大幅に短縮す
るすることができ、演算誤差の少ない補正値を短時間で
算出するのに有効である。According to the present invention, the amount of distortion to be corrected by the transmission amplifier is output by comparing the output of the transmission amplifier included in the transmission unit with the input signal input to the transmission unit, and the distortion amount is further used. Calculate the distortion correction value in a lump by interpolation processing, correct the modulation signal in advance with the distortion correction value and input it to the transmission amplifier, thereby correcting the output distortion generated in the transmission amplifier, and converging the correction operation. It is possible to provide a wireless device that can shorten the time and can follow the drift of the transmission amplifier during use. Further, according to the present invention, even when a large delay time difference occurs between the transmission input signal to be compared and the demodulation output signal, and the delay time difference changes from time to time, it is possible to minimize the error in the delay amount calculation. In addition, the convergence time of the calculation processing of the distortion correction value can be greatly reduced, which is effective for calculating a correction value with a small calculation error in a short time.
【図１】本発明の一実施例における無線機の一部を示す
ブロック図。FIG. 1 is a block diagram showing a part of a wireless device according to an embodiment of the present invention.
【図２】従来の無線機の一部を示すブロック図。FIG. 2 is a block diagram showing a part of a conventional wireless device.
【図３】プリアンブル信号説明図。FIG. 3 is an explanatory diagram of a preamble signal.
【図４】ＴＤＭＡ方式のプリアンブル信号を持つ送信デ
ータ説明図。FIG. 4 is an explanatory diagram of transmission data having a TDMA preamble signal.
【図５】歪補正値算出のための補間処理演算説明図。FIG. 5 is an explanatory diagram of an interpolation process calculation for calculating a distortion correction value.
【図６】本発明の他の実施例における無線機の一部を示
すブロック図。FIG. 6 is a block diagram showing a part of a wireless device according to another embodiment of the present invention.
【図７】帰還側プリアンブル信号の遅延を示す図。FIG. 7 is a diagram illustrating a delay of a feedback-side preamble signal.
【図８】遅延量の平均化の一例を示す図。FIG. 8 is a diagram illustrating an example of averaging delay amounts.
１…入力端子、２…乗算器、３…Ｄ／Ａ変換器、４…変
調器、５…送信増幅器、６…分波器、７…アンテナ、８
…減衰器、９…切換スイッチ、１０…復調器、１１…Ａ
／Ｄ変換器、１２…比較および歪補正値演算回路、１
３、１３’…歪補正値記憶メモリ、１４…メモリアドレ
ス算出回路、１５…補間処理演算回路、１６…入力側プ
リアンブル信号記憶メモリ、１７…帰還側プリアンブル
信号記憶メモリ、１８…遅延検出回路、１９…平均化回
路、２０…可変遅延器。REFERENCE SIGNS LIST 1 input terminal, 2 multiplier, 3 D / A converter, 4 modulator, 5 transmission amplifier, 6 duplexer, 7 antenna, 8
... Attenuator, 9 ... Switch, 10 ... Demodulator, 11 ... A
/ D converter, 12... Comparison and distortion correction value calculation circuit, 1
3, 13 ': distortion correction value storage memory, 14: memory address calculation circuit, 15: interpolation processing operation circuit, 16: input side preamble signal storage memory, 17: feedback side preamble signal storage memory, 18: delay detection circuit, 19 ... Averaging circuit, 20 ... Variable delay device.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大西 誠 東京都小平市御幸町32番地 日立電子株 式会社 開発研究所内 (56)参考文献 特開 昭63−208330（ＪＰ，Ａ) 特開 昭62−139425（ＪＰ，Ａ) 特開 平３−135249（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04B 7/005 H03F 1/32 H04B 1/10 ────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Makoto Onishi 32nd Miyukicho, Kodaira-shi, Tokyo Hitachi Electronics Co., Ltd. Development Laboratory (56) References JP-A-63-208330 (JP, A) JP-A-62 139425 (JP, A) JP-A-3-135249 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H04B 7/005 H03F 1/32 H04B 1/10
Claims (6)
して補正入力信号を出力する乗算器あるいは加算器と、
前記補正入力信号により変調した変調信号を増幅し送信
出力信号を出力する送信増幅器と、前記送信出力信号の
一部を帰還し復調した入力信号と前記入力信号とを比較
し比較出力を演算して歪補正値を出力する比較および歪
補正値演算回路と、前記歪補正値を入力信号の振幅値か
ら算出したアドレス信号により記憶し読み出し前記乗算
器あるいは加算器へ補正信号として出力する歪補正値記
憶メモリとを有する無線機において、 前記比較および歪補正値演算回路から入力した演算出力
を補間演算し前記歪補正値記憶メモリへ出力する補間処
理演算回路を具備し、補正信号演算のための処理時間を
短縮したことを特徴とする無線機。A multiplier or adder for multiplying or adding a correction signal to an input signal and outputting a correction input signal;
A transmission amplifier that amplifies a modulation signal modulated by the correction input signal and outputs a transmission output signal, and compares the input signal and the input signal obtained by feeding back part of the transmission output signal and demodulating to calculate a comparison output. A comparison and distortion correction value calculation circuit that outputs a distortion correction value, and a distortion correction value storage that stores and reads the distortion correction value by an address signal calculated from an amplitude value of an input signal and outputs the distortion correction value to the multiplier or the adder as a correction signal. And a interpolation processing circuit for performing an interpolation calculation on the calculation output input from the comparison and distortion correction value calculation circuit and outputting the result to the distortion correction value storage memory, and a processing time for correction signal calculation. Wireless device characterized by shortening.
演算回路は、補正サンプリング値記憶メモリを有し、入
力信号のサンプリング値と歪補正サンプリング値とによ
り、入力信号に対する歪補正値を不等間隔演算で算出す
ることを特徴とする無線機。2. The interpolation processing circuit according to claim 1, further comprising a correction sampling value storage memory, wherein the distortion correction value for the input signal is unequal based on the input signal sampling value and the distortion correction sampling value. A wireless device which is calculated by an interval calculation.
いて、補間処理演算回路は、補正サンプリング値記憶メ
モリを有し、入力信号のサンプリング値と歪補正サンプ
リング値との複数の補間サンプリング値の組の一部を使
用して、そのサンプリング値を含む領域の補間値を低次
の補間関数で算出し、前記サンプリング値の範囲をシフ
トさせて次の領域の補間値を算出することを繰返し、全
ての補間値を算出することを特徴とする無線機。3. An interpolation processing operation circuit according to claim 1, wherein said interpolation processing operation circuit has a correction sampling value storage memory, and calculates a plurality of interpolation sampling values of a sampling value of an input signal and a distortion correction sampling value. Using a part of the set, calculate the interpolation value of the area including the sampling value by a lower-order interpolation function, shift the range of the sampling value to calculate the interpolation value of the next area, and repeat A wireless device for calculating all interpolation values.
して補正入力信号を出力する乗算器あるいは加算器と、
前記補正入力信号により高周波信号を変調して変調信号
を出力する変調器と、前記変調信号を所要送信電力まで
増幅し歪を補正した送信出力信号を出力する送信増幅器
とを有する無線機において、 前記送信増幅器が出力する送信出力信号の一部を帰還す
るための帰還回路と、 該帰還回路から入力した送信出力信号を復調し入力信号
を出力する復調器と、 該復調器からの復調した入力信号と前記入力信号とをそ
れぞれ記憶する複数の記憶メモリと、 該複数の記憶メモリから読み出した前記各入力信号を比
較し比較出力を演算して歪補正値歪量を出力する比較お
よび歪補正値演算回路と、 該比較および歪補正値演算回路から入力した前記歪補正
値歪量より全出力レベルに対する歪補正値を補間演算し
て出力する補間処理演算回路と、 該補間処理演算回路から入力した歪補正値をアドレス信
号により記憶し、アドレス信号により読み出し前記乗算
器あるいは加算器へ補正信号として出力する歪補正値記
憶メモリと、 該歪補正値記憶メモリに前記歪補正値を記憶し読み出す
ためのアドレス信号を前記入力信号の振幅値から算出す
るメモリアドレス算出回路とを有することを特徴とする
無線機。4. A multiplier or adder for multiplying or adding the correction signal to the input signal and outputting a correction input signal,
A wireless device having a modulator that modulates a high-frequency signal with the correction input signal and outputs a modulation signal, and a transmission amplifier that amplifies the modulation signal to a required transmission power and outputs a transmission output signal with distortion corrected; A feedback circuit for feeding back a part of the transmission output signal output by the transmission amplifier; a demodulator for demodulating the transmission output signal input from the feedback circuit and outputting an input signal; a demodulated input signal from the demodulator And a plurality of storage memories for respectively storing the input signals and the input signals read from the plurality of storage memories. A comparison and distortion correction value calculation for calculating a comparison output and outputting a distortion correction value distortion amount. A compensation circuit for interpolating a distortion correction value for all output levels from the distortion correction value distortion amount input from the comparison and distortion correction value computation circuit, and outputting the result; A distortion correction value storage memory which stores the distortion correction value input from the arithmetic circuit by an address signal, reads out the address signal, and outputs it as a correction signal to the multiplier or the adder; and stores the distortion correction value in the distortion correction value storage memory. A memory address calculating circuit for calculating an address signal for storing and reading from the amplitude value of the input signal.
らの復調した入力信号と入力信号とを複数の記憶メモリ
にそれぞれ記憶する処理と、前記複数の記憶メモリから
各入力信号を読み出し、比較および歪補正値演算回路、
補間処理演算回路での演算により歪補正値を算出し、該
歪補正値を歪補正値記憶メモリに記憶する処理とを異な
った時間に行うことを特徴とする無線機。5. The method according to claim 4, wherein the input signal demodulated from the demodulator and the input signal are stored in a plurality of storage memories, and the input signals are read out from the plurality of storage memories and compared. And distortion correction value calculation circuit,
A radio device, wherein a distortion correction value is calculated by an operation in an interpolation processing operation circuit and a process of storing the distortion correction value in a distortion correction value storage memory is performed at a different time.
して補正入力信号を出力する乗算器あるいは加算器と、
前記補正入力信号により高周波信号を変調して変調信号
を出力する変調器と、前記変調信号を所要送信電力まで
増幅し歪を補正した送信出力信号を出力する送信増幅器
とを有する無線機において、 前記送信増幅器が出力する送信出力信号の一部を帰還す
るための帰還回路と、 該帰還回路から入力した送信出力信号を復調し入力信号
を出力する復調器と、 該復調器からの復調した入力信号と前記入力信号とをそ
れぞれ記憶する複数の記憶メモリと、 該複数の記憶メモリから読み出した復調した入力信号と
前記入力信号とを入力して両入力信号間の遅延量を検出
し出力する遅延検出回路と、 該遅延検出回路から入力した遅延量を平均化し一定値と
して出力する平均化回路と、 前記記憶メモリから読み出した前記入力信号を前記平均
化回路から入力した平均化した遅延量により遅延させる
可変遅延器と、 該可変遅延器から入力した遅延した前記入力信号と前記
記憶メモリから読み出した前記復調した入力信号とを比
較し比較出力を演算して歪補正値を出力する比較および
歪補正値演算回路と、 該比較および歪補正値演算回路から入力した歪補正値を
記憶する歪補正値記憶メモリと、 該歪補正値記憶メモリから読み出し入力した前記歪補正
値より全出力レベルに対する歪補正値を補間演算して出
力する補間処理演算回路と、 該補間処理演算回路から入力した歪補正値をアドレス信
号により記憶し、アドレス信号により読み出し前記乗算
器あるいは加算器へ補正信号として出力する歪補正値記
憶メモリと、 該歪補正値記憶メモリに前記歪補正値を記憶し読み出す
ためのアドレス信号を前記入力信号の振幅値から算出す
るメモリアドレス算出回路とを有することを特徴とする
無線機。6. A multiplier or adder for multiplying or adding a correction signal to an input signal and outputting a correction input signal,
A wireless device having a modulator that modulates a high-frequency signal with the correction input signal and outputs a modulation signal, and a transmission amplifier that amplifies the modulation signal to a required transmission power and outputs a transmission output signal with distortion corrected; A feedback circuit for feeding back a part of the transmission output signal output by the transmission amplifier; a demodulator for demodulating the transmission output signal input from the feedback circuit and outputting an input signal; a demodulated input signal from the demodulator And a plurality of storage memories for respectively storing the input signal and the input signal; a delay detection for inputting the demodulated input signal read from the plurality of storage memories and the input signal, detecting a delay amount between the two input signals, and outputting the detected delay amount A circuit, an averaging circuit for averaging the delay amount input from the delay detection circuit and outputting the same as a constant value, and an input signal read from the storage memory from the averaging circuit. A variable delay device for delaying the input signal by the averaged delay amount, comparing the delayed input signal input from the variable delay device with the demodulated input signal read from the storage memory, and calculating a comparison output to calculate a distortion. A comparison and distortion correction value calculation circuit for outputting a correction value; a distortion correction value storage memory for storing a distortion correction value input from the comparison and distortion correction value calculation circuit; and the distortion read and input from the distortion correction value storage memory An interpolation processing operation circuit for interpolating and outputting a distortion correction value for all output levels from a correction value, and storing the distortion correction value input from the interpolation processing operation circuit as an address signal, reading out the address signal and reading out the multiplier or addition A distortion correction value storage memory for outputting a correction signal to the device, and an address signal for storing and reading the distortion correction value in the distortion correction value storage memory. A memory address calculation circuit for calculating from an amplitude value of the input signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21165094A JP3268135B2 (en) | 1994-09-06 | 1994-09-06 | transceiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21165094A JP3268135B2 (en) | 1994-09-06 | 1994-09-06 | transceiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0879143A JPH0879143A (en) | 1996-03-22 |
| JP3268135B2 true JP3268135B2 (en) | 2002-03-25 |
Family
ID=16609310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21165094A Expired - Fee Related JP3268135B2 (en) | 1994-09-06 | 1994-09-06 | transceiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3268135B2 (en) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE514609C2 (en) * | 1996-09-13 | 2001-03-19 | Ericsson Telefon Ab L M | System and method for controlling the output power of an optical amplifier |
| US6246286B1 (en) * | 1999-10-26 | 2001-06-12 | Telefonaktiebolaget Lm Ericsson | Adaptive linearization of power amplifiers |
| KR100327863B1 (en) * | 2000-01-27 | 2002-03-09 | 최명렬 | RF module and method for compensating non-linear distortion and stabilizing and maximizing the output of RF band wireless communication transmission section using digital signal processing operation |
| JP2005073032A (en) * | 2003-08-26 | 2005-03-17 | Hitachi Kokusai Electric Inc | Amplifier and method for distortion compensation |
| US7330073B2 (en) * | 2004-10-06 | 2008-02-12 | Telefonaktiebolaget L M Ericsson (Publ) | Arbitrary waveform predistortion table generation |
| CN101228690B (en) * | 2005-07-29 | 2010-08-18 | 富士通株式会社 | Delay adjusting apparatus |
| EP1953913B1 (en) * | 2005-09-28 | 2010-03-31 | Fujitsu Ltd. | Distortion compensating device |
| JP2009171304A (en) * | 2008-01-17 | 2009-07-30 | Japan Radio Co Ltd | Distortion compensating device |
| JP2010154042A (en) | 2008-12-24 | 2010-07-08 | Sumitomo Electric Ind Ltd | Distortion compensation circuit |
| JP5708417B2 (en) * | 2011-09-29 | 2015-04-30 | 富士通株式会社 | Amplifier |
| US8964821B2 (en) * | 2011-10-14 | 2015-02-24 | Qualcomm Incorporated | Shared feedback for adaptive transmitter pre-distortion |
| JP2017059963A (en) | 2015-09-15 | 2017-03-23 | 富士通株式会社 | Radio equipment and distortion cancellation method |
| JP6738019B2 (en) | 2016-10-21 | 2020-08-12 | アイコム株式会社 | Transmitter and distortion correction method |
| US10707907B2 (en) * | 2017-12-18 | 2020-07-07 | Qualcomm Incorporated | System and method for nonlinearity estimation with reference signals |
-
1994
- 1994-09-06 JP JP21165094A patent/JP3268135B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0879143A (en) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220115990A1 (en) | Power amplifier time-delay invariant predistortion methods and apparatus | |
| US7197085B1 (en) | Frequency-dependent magnitude pre-distortion for reducing spurious emissions in communication networks | |
| EP0881807B1 (en) | Tansmitter with linearised amplifier | |
| US7139327B2 (en) | Digital pre-distortion of input signals for reducing spurious emissions in communication networks | |
| US5905760A (en) | Method of correcting nonlinearities of an amplifier, and radio transmitter employing a method of this type | |
| US5903611A (en) | Method of correcting nonlinearities of an amplifier, and radio transmitter employing a method of this type | |
| US7098734B2 (en) | Distortion-compensated amplifier using predistortion technique | |
| JP3171157B2 (en) | Nonlinear distortion compensator | |
| US6141390A (en) | Predistortion in a linear transmitter using orthogonal kernels | |
| US5959500A (en) | Model-based adaptive feedforward amplifier linearizer | |
| EP1705801B1 (en) | Distortion compensation apparatus | |
| US7251293B2 (en) | Digital pre-distortion for the linearization of power amplifiers with asymmetrical characteristics | |
| KR100739356B1 (en) | A method and apparatus for reducing adjacent channel power in wireless communication systems | |
| US7542518B2 (en) | Predistortion apparatus and method for compensating for a nonlinear distortion characteristic of a power amplifier using a look-up table | |
| JP3268135B2 (en) | transceiver | |
| EP1560329A1 (en) | Digital predistorter using power series model | |
| US20060198464A1 (en) | Distortion compensation apparatus | |
| US7266159B2 (en) | Frequency-dependent magnitude pre-distortion on non-baseband input signals for reducing spurious emissions in communication networks | |
| US7248642B1 (en) | Frequency-dependent phase pre-distortion for reducing spurious emissions in communication networks | |
| US7003051B2 (en) | Time delay estimation in a transmitter | |
| JP4356384B2 (en) | Nonlinear compensation circuit, transmitter, and nonlinear compensation method | |
| JPS62139425A (en) | Transmitter | |
| JP3300185B2 (en) | Radio and how to use the radio | |
| US20040264596A1 (en) | Digital pre-distortion for the linearization of power amplifiers with asymmetrical characteristics | |
| JP2001060883A (en) | Transmitter and data transmission device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |