JP3261278B2 - Manufacturing method of diode with interconnector - Google Patents

Manufacturing method of diode with interconnector

Info

Publication number
JP3261278B2
JP3261278B2 JP04706995A JP4706995A JP3261278B2 JP 3261278 B2 JP3261278 B2 JP 3261278B2 JP 04706995 A JP04706995 A JP 04706995A JP 4706995 A JP4706995 A JP 4706995A JP 3261278 B2 JP3261278 B2 JP 3261278B2
Authority
JP
Japan
Prior art keywords
diode
interconnector
forming
hole
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04706995A
Other languages
Japanese (ja)
Other versions
JPH08250634A (en
Inventor
啓二 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP04706995A priority Critical patent/JP3261278B2/en
Publication of JPH08250634A publication Critical patent/JPH08250634A/en
Application granted granted Critical
Publication of JP3261278B2 publication Critical patent/JP3261278B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods

Landscapes

  • Weting (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、太陽電池特に宇宙空間
で動作する人工衛星や宇宙ステーションの電源に使用さ
れる太陽電池において、ブロッキングダイオードまたは
バイパスダイオード等として太陽電池保護のために用い
られるインターコネクタ付ダイオードの製造方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solar cell, particularly a solar cell used as a power source for an artificial satellite or a space station operating in outer space, which is used as a blocking diode or a bypass diode for protecting the solar cell. The present invention relates to a method for manufacturing a diode with a connector.

【0002】[0002]

【従来の技術】宇宙空間で動作する人工衛星や宇宙ステ
ーションにおいて、その電源は太陽電池を複数個並直列
接続しパネルの上に貼った、いわゆる太陽電池パネルを
使用している。人工衛星の高機能化や大型化に伴い、電
力需要は大きくなりつつあり、それに伴い、太陽電池パ
ネルの大型化が要求されてきている。しかし、人工衛星
の打ち上げロケットの容量や打ち上げ重量に制限がある
ため、太陽電池パネルも打ち上げる際には、小型、軽量
であることが望まれる。この太陽電池パネルには、太陽
電池保護のためにダイオードが接続されている。
2. Description of the Related Art In artificial satellites and space stations operating in outer space, a so-called solar cell panel is used as a power source, in which a plurality of solar cells are connected in parallel and attached on a panel. The demand for electric power is increasing with the enhancement of functions and the size of artificial satellites, and accordingly, the size of solar cell panels is required to be increased. However, since the capacity and launch weight of the launch vehicle of an artificial satellite are limited, it is desired that the solar cell panel be small and lightweight when launched. A diode is connected to the solar cell panel to protect the solar cell.

【0003】従来、このダイオードは、太陽電池パネル
の裏や人工衛星本体に取り付けられている。太陽電池パ
ネルの大型化に伴い、太陽電池パネルを折り畳んだ状態
で人工衛星を打ち上げ、宇宙空間で展開させるようにな
り、このパネル自体の薄型化や小型化が進み、ダイオー
ド自体も太陽電池セルと同じ厚さのものが開発されてき
た。
Conventionally, this diode is mounted on the back of a solar cell panel or on the body of an artificial satellite. As solar panels have become larger, satellites have been launched in space with the solar panels folded and deployed in outer space, and the panels themselves have become thinner and smaller, and the diodes themselves have been replaced by solar cells. The same thickness has been developed.

【0004】この薄型ダイオードは、半導体基板をダイ
オードの基板として利用しており、その一方の電極は半
導体基板の裏面に金属をつけ、他方の電極は、金属箔を
端子(インターコネクタ)として引き出している。
In this thin-type diode, a semiconductor substrate is used as a substrate of the diode. One electrode is provided with a metal on the back surface of the semiconductor substrate, and the other electrode is formed by drawing a metal foil as a terminal (interconnector). I have.

【0005】図10は、薄い形状の従来のインターコネ
クタ付ダイオードの一例を示す縦断面図である。
FIG. 10 is a longitudinal sectional view showing an example of a thin diode having a conventional interconnector.

【0006】1は例えばP型又はN型の半導体基板であ
り、その寸法が2cm×2cmで厚さが0.1〜0.5
mmのシリコン単結晶でできている。なお、該半導体基
板1の一辺の寸法が1cm〜10cm程度の場合のもの
もある。
Reference numeral 1 denotes, for example, a P-type or N-type semiconductor substrate having a size of 2 cm × 2 cm and a thickness of 0.1 to 0.5.
mm of silicon single crystal. In some cases, the size of one side of the semiconductor substrate 1 is about 1 cm to 10 cm.

【0007】該半導体基板1の表面には、該基板1の不
純物と反対の導電型の拡散層3を形成し、半導体基板1
との間にPN接合部9が形成され、ダイオードとして機
能する。該半導体基板1の表面はSiO2 のような酸化
膜2により覆われている。N型の拡散層3の電極4は前
記酸化膜2に孔を開け金属を蒸着して形成され、該電極
4には金属箔6の一端が溶接又は半田付けにより取り付
けられ、端子として引き出されている。該金属箔6は、
隣合うダイオードや太陽電池セルと接続するために使わ
れる。前記半導体基板1の裏面には金属被膜を設け、電
極5が形成されている。
On the surface of the semiconductor substrate 1, a diffusion layer 3 of a conductivity type opposite to the impurity of the substrate 1 is formed.
A PN junction 9 is formed between the two and functions as a diode. The surface of the semiconductor substrate 1 is covered with an oxide film 2 such as SiO 2 . The electrode 4 of the N-type diffusion layer 3 is formed by forming a hole in the oxide film 2 and depositing a metal. One end of a metal foil 6 is attached to the electrode 4 by welding or soldering, and is pulled out as a terminal. I have. The metal foil 6
Used to connect adjacent diodes and solar cells. A metal film is provided on the back surface of the semiconductor substrate 1, and an electrode 5 is formed.

【0008】これら表面には、宇宙空間での放熱性をよ
くするためと、半導体基板1に太陽光が入射することを
防ぐことで光電流によるダイオードの逆方向の漏れ電流
を小さくするために、アルミ板又は鏡等による反射層8
が接着剤7により取り付けられている。前記半導体基板
1と金属箔6とは、酸化膜2及び接着剤7により絶縁さ
れている。
On these surfaces, in order to improve heat radiation in outer space and to reduce the leakage current of the diode due to photocurrent in the reverse direction by preventing sunlight from entering the semiconductor substrate 1, Reflective layer 8 made of aluminum plate or mirror
Are attached by an adhesive 7. The semiconductor substrate 1 and the metal foil 6 are insulated by the oxide film 2 and the adhesive 7.

【0009】この半導体基板1と金属箔6とは、絶縁す
ることが必要で、この間の絶縁が破壊されるとダイオー
ドとして機能しなくなる。このため、絶縁を強化するた
めに半導体基板1にメサエッチングを施し、金属箔6が
半導体基板1と接触する部分の絶縁を良くすることが考
えられている。
The semiconductor substrate 1 and the metal foil 6 need to be insulated, and if the insulation between them is broken, they will not function as a diode. For this reason, it has been considered that the semiconductor substrate 1 is subjected to mesa etching in order to strengthen the insulation, thereby improving the insulation at a portion where the metal foil 6 contacts the semiconductor substrate 1.

【0010】図11は、その一例の縦断面図であって、
金属箔6の下方の半導体基板1の側方にメサエッチング
を施しメサ部10が設けられている。該メサ部10によ
り金属箔6と半導体基板1との距離が大きくなり、絶縁
が強化される。
FIG. 11 is a vertical cross-sectional view of one example.
A mesa portion 10 is provided by performing mesa etching on the side of the semiconductor substrate 1 below the metal foil 6. Due to the mesa portion 10, the distance between the metal foil 6 and the semiconductor substrate 1 is increased, and the insulation is strengthened.

【0011】しかしながら、この構造の場合、半導体基
板1と金属箔6との間にゴミなどが付着し、導通する可
能性があった。
However, in the case of this structure, there is a possibility that dust or the like adheres between the semiconductor substrate 1 and the metal foil 6 and conducts.

【0012】該問題点を解決するものとして、特開平6
−53377号公報に記載のインターコネクタ付ダイオ
ードがある。図12は、その一例の縦断面図である。
As a solution to the problem, Japanese Patent Laid-Open No.
There is a diode with an interconnector described in JP-A-53377. FIG. 12 is a longitudinal sectional view of one example.

【0013】該インターコネクタ付ダイオードは、少な
くとも金属箔6の下方の半導体基板1の側面が絶縁膜1
1で覆われてなるものである。この側面絶縁膜11は、
例えばシリコン酸化膜を溶剤で溶かしたものを側面に塗
布し熱処理を行うことで形成される絶縁膜や、ポリイミ
ドワニスを塗布し熱処理で形成されるポリイミド膜や、
粉末ガラスを電気融着させ、熱処理で形成されるガラス
層などを単層または複層形成したものを用いる。
In the diode with an interconnector, at least the side surface of the semiconductor substrate 1 below the metal foil 6 has an insulating film 1
It is covered with 1. This side insulating film 11
For example, an insulating film formed by applying a heat treatment to a side obtained by dissolving a silicon oxide film in a solvent and a polyimide film formed by applying a polyimide varnish and applying a heat treatment,
A single glass or multiple layers of a glass layer or the like formed by heat-treating a glass powder by electrofusion are used.

【0014】図12においては、メサエッチングによる
メサ部10が形成されているが、絶縁膜11が設けられ
ているので、該メサ部10がなくても側面部分の絶縁効
果は強化されている。勿論、メサ部10を併用すること
でさらに絶縁が強化される。この側面絶縁膜11を均一
な厚さで形成する方法としては、例えば予め塗布する絶
縁膜の材料を表面が平らな板の上にスピンコートし、均
一な厚さに材料を伸ばし、その上にダイオードの半導体
基板1を立てることにより、側面に材料を転写すること
ができる。
In FIG. 12, the mesa portion 10 is formed by mesa etching. However, since the insulating film 11 is provided, the insulating effect on the side surface portion is enhanced without the mesa portion 10. Needless to say, the use of the mesa unit 10 further enhances the insulation. As a method of forming the side surface insulating film 11 with a uniform thickness, for example, a material for the insulating film to be applied in advance is spin-coated on a plate having a flat surface, and the material is stretched to a uniform thickness. By erecting the semiconductor substrate 1 of the diode, the material can be transferred to the side surface.

【0015】また、図13に示すように、金属箔6と電
極4との接合部を除く電極4及び酸化膜2表面に絶縁層
12を形成したものもある。図中、(a)は平面図であ
り、(b)は縦断面図である。
Further, as shown in FIG. 13, there is also a structure in which an insulating layer 12 is formed on the surface of the electrode 4 and the oxide film 2 except for the joint between the metal foil 6 and the electrode 4. In the figure, (a) is a plan view and (b) is a longitudinal sectional view.

【0016】該絶縁層12は、半導体基板1表面と金属
箔6との絶縁性の強化を図るものである。該絶縁層12
が無いと、前記酸化膜2がフォトエッチングにより形成
されるため該酸化膜形成時に発生するピンホールによっ
て半導体基板1表面と金属箔6との絶縁性が劣ることが
あり得るからである。
The insulating layer 12 enhances the insulation between the surface of the semiconductor substrate 1 and the metal foil 6. The insulating layer 12
Otherwise, since the oxide film 2 is formed by photoetching, the insulating property between the surface of the semiconductor substrate 1 and the metal foil 6 may be deteriorated due to pinholes generated during the formation of the oxide film.

【0017】[0017]

【発明が解決しようとする課題】ところが、図13に示
すインターコネクタ付ダイオードの製造方法は、図14
に示すように、円形のウェーハに複数個のダイオードの
パターンが形成され、該ウェーハ状態で各々のダイオー
ドのメサ部形成工程、酸化膜形成工程、拡散工程、電極
形成工程、上面部絶縁膜形成工程が順次行われ、その後
ダイシングソー等により個々のダイオードに切断され
る。前記メサ部形成工程は、フッ酸と硝酸の混合液にて
所定深さまでエッチングしてメサ部10を形成してな
る。図中、13はダイシングラインである。
However, the method for manufacturing the diode with the interconnector shown in FIG.
As shown in the figure, a pattern of a plurality of diodes is formed on a circular wafer, and a mesa portion forming step, an oxide film forming step, a diffusion step, an electrode forming step, and an upper surface insulating film forming step of each diode are performed in the wafer state. Are sequentially performed, and thereafter, the individual diodes are cut by a dicing saw or the like. In the mesa portion forming step, the mesa portion 10 is formed by etching to a predetermined depth with a mixed solution of hydrofluoric acid and nitric acid. In the figure, reference numeral 13 denotes a dicing line.

【0018】この後、上記で説明したように、例えば予
め塗布する絶縁膜の材料を表面が平らな板の上にスピン
コートし、均一な厚さに材料を伸ばし、その上にダイオ
ードの半導体基板1を立てることにより、側面に材料を
転写され側面絶縁層11が形成される。
Thereafter, as described above, for example, the material of the insulating film to be applied in advance is spin-coated on a plate having a flat surface, and the material is stretched to a uniform thickness. By setting 1, the material is transferred to the side surface, and the side surface insulating layer 11 is formed.

【0019】このため、前記側面絶縁層11と絶縁層1
2とは同時に形成することができず、個々のダイオード
毎に側面絶縁層11を形成するために作業時間が非常に
長くなり、密着強度もバラツキが発生しやすいという問
題が発生していた。
Therefore, the side insulating layer 11 and the insulating layer 1
2 cannot be formed at the same time, and the work time is very long because the side surface insulating layer 11 is formed for each individual diode, and the adhesion strength tends to vary.

【0020】また、半導体基板側面部は酸化膜2が形成
されていないため、該側面部は側面絶縁膜11のみで絶
縁することになっており、該側面絶縁膜11の密着強度
が弱い場合には該側面絶縁膜11が剥がれその機能を失
うという問題があった。
Also, since the oxide film 2 is not formed on the side surface of the semiconductor substrate, the side surface is to be insulated only by the side surface insulating film 11, and when the adhesion strength of the side surface insulating film 11 is weak. There was a problem that the side insulating film 11 was peeled off and lost its function.

【0021】本発明は、上記課題に鑑み、製造工程の簡
略化並びに絶縁信頼性の向上が図れるインターコネクタ
付ダイオードの製造方法を提供することを目的とする。
The present invention has been made in view of the above problems, and has as its object to provide a method of manufacturing a diode with an interconnector which can simplify a manufacturing process and improve insulation reliability.

【0022】[0022]

【課題を解決するための手段】本発明の請求項1記載の
インターコネクタ付ダイオードの製造方法は、ダイオー
ドと、該ダイオードと半導体素子間を直列方向あるいは
並列方向に電気的に接続するインターコネクタとを備
え、該インターコネクタは前記ダイオードの一方の電極
部から該ダイオード一端側に略平行に引出されてなるイ
ンターコネクタ付ダイオードの製造方法において、複数
個のダイオードが形成される半導体基板の各ダイオード
形成部の一端部に貫通孔を形成する工程と、前記各ダイ
オード形成部の所定の位置に前記半導体基板の不純物と
反対の導電型の不純物を拡散して拡散部を設けダイオー
ドを形成する工程と、該拡散部の電極形成部を除くダイ
オード上面及び貫通孔表面に酸化膜を同時に形成する工
程と、前記拡散部表面に電極部を形成する工程と、該電
極部の上記インターコネクタとの接続部分を除く電極部
表面及び前記酸化膜表面に絶縁膜を同時に形成する工程
とを有してなることを特徴とするものである。
According to a first aspect of the present invention, there is provided a method of manufacturing a diode with an interconnector, comprising: a diode; and an interconnector for electrically connecting the diode and a semiconductor element in a serial or parallel direction. A method for manufacturing a diode with an interconnector, wherein the interconnector is pulled out substantially in parallel to one end of the diode from one electrode portion of the diode, wherein each diode is formed on a semiconductor substrate on which a plurality of diodes are formed. Forming a through hole at one end of the portion, and forming a diode by providing a diffusion portion by diffusing an impurity of the opposite conductivity type to the impurity of the semiconductor substrate at a predetermined position of each of the diode formation portions; Simultaneously forming an oxide film on the upper surface of the diode and the surface of the through hole excluding the electrode forming portion of the diffusion portion; Forming an electrode portion, and simultaneously forming an insulating film on the surface of the electrode portion and the surface of the oxide film excluding the connection portion of the electrode portion with the interconnector. It is.

【0023】本発明の請求項2記載のインターコネクタ
付ダイオードの製造方法は、前記貫通孔の形成工程が、
前記半導体基板の貫通孔形成部を除く部分をレジストに
て被覆する工程と、該貫通孔形成部をエッチング液にて
エッチングする工程と、前記レジストを除去する工程と
を備えてなることを特徴とするものである。
According to a second aspect of the present invention, in the method of manufacturing a diode with an interconnector, the step of forming the through hole includes the following steps:
A step of coating a portion of the semiconductor substrate other than the through-hole forming portion with a resist, a step of etching the through-hole forming portion with an etchant, and a step of removing the resist. Is what you do.

【0024】本発明の請求項3記載のインターコネクタ
付ダイオードの製造方法は、前記貫通孔の形成工程が、
前記半導体基板の貫通孔形成部にレーザーカッターにて
貫通孔を形成してなることを特徴とするものである。
According to a third aspect of the present invention, in the method of manufacturing a diode with an interconnector, the step of forming the through hole includes the following steps:
A through hole is formed in the through hole forming portion of the semiconductor substrate by a laser cutter.

【0025】[0025]

【作用】上記構成によれば、本発明のインターコネクタ
付ダイオードの製造方法は、ダイオード形成部の一端部
にエッチング又はレーザーカッターにて貫通孔を形成し
てなる構成なので、ダイオード表面と貫通孔表面とに酸
化膜及び絶縁膜を同時に形成することが可能となり、作
業工程の簡略化と作業時間の短縮が可能である。また、
貫通孔表面、即ちインターコネクタ引出し方向における
ダイオード側面は酸化膜及び絶縁膜による二重の絶縁構
造が得られ、絶縁信頼性を向上できる。
According to the above construction, the method of manufacturing a diode with an interconnector according to the present invention has a structure in which a through hole is formed at one end of a diode forming portion by etching or a laser cutter. At the same time, the oxide film and the insulating film can be simultaneously formed, so that the operation steps can be simplified and the operation time can be reduced. Also,
The surface of the through-hole, that is, the side surface of the diode in the direction in which the interconnector is drawn out, has a double insulating structure of an oxide film and an insulating film, and the insulation reliability can be improved.

【0026】[0026]

【実施例】図1は、本発明の一実施例よりなるインター
コネクタ付ダイオードの製造方法を示す製造工程図であ
り、(a)乃至(e)は平面図であり、(f)乃至
(j)は部分的な縦断面図である。なお、該(f)乃至
(j)は前記(a)乃至(e)に対応し、単一のダイオ
ードを図示してなる。図2は、図1(a),(f)に示
す貫通孔形成工程を示す製造工程図である。図3は、該
製造方法よりなるインターコネクタ付ダイオードの構成
図であり、(a)は平面図であり、(b)は縦断面図で
ある。
1A to 1E are manufacturing process diagrams showing a method of manufacturing a diode with an interconnector according to an embodiment of the present invention. FIGS. 1A to 1E are plan views, and FIGS. ) Is a partial longitudinal sectional view. Note that (f) to (j) correspond to (a) to (e) and illustrate a single diode. FIG. 2 is a manufacturing process diagram showing the through-hole forming process shown in FIGS. 1 (a) and 1 (f). 3A and 3B are configuration diagrams of a diode with an interconnector manufactured by the manufacturing method. FIG. 3A is a plan view and FIG. 3B is a longitudinal sectional view.

【0027】該インターコネクタ付ダイオードの製造方
法は、まず、図1(a),(f)に示すように、複数個
のダイオードが形成される半導体基板21の各ダイオー
ド形成部の一端部に、隣接するダイオード形成部と共有
し表面をエッチング液にて表面処理してなる貫通孔22
を形成する。これにより、各ダイオード形成部の一端部
にメサ部23が形成される。前記半導体基板21は、例
えばシリコンウェーハよりなる。
First, as shown in FIGS. 1 (a) and 1 (f), a method of manufacturing the diode with an interconnector includes, at one end of each diode forming portion of a semiconductor substrate 21 on which a plurality of diodes are formed, Through-hole 22 which is shared with an adjacent diode forming portion and whose surface is surface-treated with an etching solution
To form Thereby, the mesa portion 23 is formed at one end of each diode forming portion. The semiconductor substrate 21 is made of, for example, a silicon wafer.

【0028】次に、図1(b),(g)に示すように、
各ダイオード形成部の表面の所定の位置に、前記半導体
基板21の不純物と反対の導電型の不純物を拡散して拡
散部24を形成し、該拡散部24と半導体基板21との
間でPN接合部25を形成してダイオードを構成させる
とともに、前記拡散部24の一部を除くダイオード上面
及び貫通孔22表面に酸化膜(例えば、SiO2 )26
を1工程にて同時に形成する。
Next, as shown in FIGS. 1B and 1G,
At a predetermined position on the surface of each diode forming portion, a diffusion portion 24 is formed by diffusing an impurity of the conductivity type opposite to that of the semiconductor substrate 21, and a PN junction is formed between the diffusion portion 24 and the semiconductor substrate 21. A diode is formed by forming a portion 25, and an oxide film (for example, SiO 2 ) 26 is formed on the upper surface of the diode except for a part of the diffusion portion 24 and the surface of the through hole 22.
Are simultaneously formed in one step.

【0029】次に、図1(c),(h)に示すように、
前記酸化膜26が形成されなかった拡散部24表面及び
半導体基板21裏面に金属を蒸着して表面電極部27,
裏面電極部28を形成する。
Next, as shown in FIGS. 1C and 1H,
Metal is deposited on the surface of the diffusion portion 24 where the oxide film 26 is not formed and the back surface of the semiconductor substrate 21 to form a surface electrode portion 27,
The back electrode portion 28 is formed.

【0030】次に、図1(d),(i)に示すように、
前記表面電極部27の一部(金属箔との接続部)を除く
該電極部表面及び前記酸化膜26表面に絶縁膜29を1
工程にて同時に形成する。次に、図1(e),(j)に
示すように、ダイシングライン30に沿って複数個連結
されたウェーハ状ダイオードを個々のダイオードに分割
する。
Next, as shown in FIGS. 1 (d) and 1 (i),
An insulating film 29 is formed on the surface of the electrode portion and the surface of the oxide film 26 except for a part of the surface electrode portion 27 (connection portion to the metal foil).
It is formed simultaneously in the process. Next, as shown in FIGS. 1E and 1J, a plurality of wafer-shaped diodes connected along the dicing line 30 are divided into individual diodes.

【0031】この後、図3に示すように、前記表面電極
部27には金属箔31(インターコネクタ)の一端が溶
接又は半田付けにより取り付けられ、さらにこれら表面
は間に接着剤32を介して反射板33にて覆われてな
る。該金属箔31は、前記半導体基板21の一端側に引
き出されてなる。
Thereafter, as shown in FIG. 3, one end of a metal foil 31 (interconnector) is attached to the surface electrode portion 27 by welding or soldering, and these surfaces are further interposed with an adhesive 32 therebetween. It is covered with a reflection plate 33. The metal foil 31 is drawn to one end of the semiconductor substrate 21.

【0032】前記貫通孔22の形成工程を図2にしたが
って具体的に説明すると、まず、2(a)に示すよう
に、複数個のダイオードが形成される半導体基板21の
表面における貫通孔形成部(互いのダイオード形成部の
境界部)を除く部分及び半導体基板21裏面をフォトレ
ジスト34にて被覆する。該フォトレジスト34のパタ
ーンは、後述する第1エッチング時間を短くするために
パターンの幅をダイシングブレードの幅より大きくする
ことが望ましい。これは、ダイシングブレードの幅より
も小さいと、該ダイシングブレードの幅とパターンの幅
の差の分だけ余分にエッチングする必要があるからであ
る。
The step of forming the through hole 22 will be described in detail with reference to FIG. 2. First, as shown in FIG. 2A, a through hole forming portion on the surface of the semiconductor substrate 21 on which a plurality of diodes are formed. A portion excluding (a boundary portion between the diode forming portions) and the back surface of the semiconductor substrate 21 are covered with a photoresist 34. It is desirable that the pattern of the photoresist 34 be larger in width than the dicing blade in order to shorten a first etching time described later. This is because if the width is smaller than the width of the dicing blade, it is necessary to perform extra etching by the difference between the width of the dicing blade and the width of the pattern.

【0033】次に、図2(b)に示すように、フッ酸と
硝酸の混合液により第1エッチングを行う。該エッチン
グ時間は、シリコン基板の場合、フッ酸(濃度50
%):硝酸(濃度60%)=1:10の割合で混合する
と、1分間に約10μmエッチングされるので、例えば
100μmの半導体基板を使用すると約10分となる。
該貫通孔22の上面の幅は、パターンの幅に横方向の広
がり200μmをたした寸法となる。
Next, as shown in FIG. 2B, a first etching is performed using a mixed solution of hydrofluoric acid and nitric acid. The etching time for a silicon substrate is hydrofluoric acid (concentration 50
%): When mixed at a ratio of nitric acid (concentration of 60%) = 1:10, about 10 μm is etched in one minute. For example, when a semiconductor substrate of 100 μm is used, it takes about 10 minutes.
The width of the upper surface of the through-hole 22 is equal to the width of the pattern plus 200 μm in the horizontal direction.

【0034】この後、図2(c)に示すようにフォトレ
ジストを剥離し、メサ部23′が形成される。続いてフ
ッ酸(濃度50%):硝酸(濃度60%)=1:10の
割合の混合液で約1分、第2エッチングすることによ
り、図2(d)に示すようにメサ部23が形成される。
Thereafter, as shown in FIG. 2C, the photoresist is peeled off to form a mesa 23 '. Subsequently, the second etching is performed for about 1 minute with a mixed solution of hydrofluoric acid (concentration 50%): nitric acid (concentration 60%) = 1:10, so that the mesa portion 23 is formed as shown in FIG. It is formed.

【0035】図4は、本発明の他の実施例よりなるイン
ターコネクタ付ダイオードの製造方法を示す製造工程図
である。図5は、該製造方法よりなるインターコネクタ
付ダイオードのは縦断面図である。本実施例について、
上記実施例と相異する点のみ説明する。
FIG. 4 is a manufacturing process diagram showing a method for manufacturing a diode with an interconnector according to another embodiment of the present invention. FIG. 5 is a longitudinal sectional view of a diode with an interconnector manufactured by the manufacturing method. About this example,
Only differences from the above embodiment will be described.

【0036】該インターコネクタ付ダイオードの製造方
法は、メサ部23aの形成方法、即ち貫通孔22aの形
成方法が上記実施例と異なる。
The method of manufacturing the diode with an interconnector differs from that of the above embodiment in the method of forming the mesa 23a, that is, the method of forming the through hole 22a.

【0037】本実施例では、アルカリによる異方性エッ
チングを利用するものであり、まず、図4(a)に示す
ように、半導体基板21aの表裏面を酸化させて酸化膜
35を形成し、該半導体基板21aの表面側の酸化膜3
5上にフォトレジスト36により所定のパターンを形成
して前記酸化膜35を部分的にエッチングし、図4
(b)に示すように、前記フォトレジスト36を剥離す
る。該酸化膜35の厚さは、熱酸化膜の場合、半導体基
板21aの厚さの1/100程度の厚さが必要となる。
In this embodiment, anisotropic etching with alkali is used. First, as shown in FIG. 4A, the front and back surfaces of the semiconductor substrate 21a are oxidized to form an oxide film 35. Oxide film 3 on the surface side of semiconductor substrate 21a
5, a predetermined pattern is formed by a photoresist 36, and the oxide film 35 is partially etched.
As shown in (b), the photoresist 36 is peeled off. In the case of a thermal oxide film, the thickness of the oxide film 35 needs to be about 1/100 of the thickness of the semiconductor substrate 21a.

【0038】次に、純水4l、水酸化カリウム70g、
イソプロピルアルコール150ccの混合液、70℃程
度でエッチングした後、フッ酸等により酸化膜35をエ
ッチングする。これにより、図4(c)に示すような形
状が得られ、メサ部23a′が得られる。
Next, 4 l of pure water, 70 g of potassium hydroxide,
After etching with a mixed solution of 150 cc of isopropyl alcohol and about 70 ° C., the oxide film 35 is etched with hydrofluoric acid or the like. Thereby, the shape as shown in FIG. 4C is obtained, and the mesa portion 23a 'is obtained.

【0039】この後、図4(d)に示すように、フッ酸
(濃度50%):硝酸(濃度60%)=1:10の割合
の混合液で約1分、第2エッチングすることによりメサ
部23aが形成される。
Thereafter, as shown in FIG. 4D, a second etching is performed for about 1 minute with a mixed solution of hydrofluoric acid (concentration 50%): nitric acid (concentration 60%) = 1:10. A mesa portion 23a is formed.

【0040】図6は、本発明のさらに他の実施例よりな
るインターコネクタ付ダイオードの製造方法を示す製造
工程図である。図7は、該製造方法よりなるインターコ
ネクタ付ダイオードのは縦断面図である。本実施例につ
いて、図1乃至図3に示す実施例と相異する点のみ説明
する。
FIG. 6 is a manufacturing process diagram showing a method for manufacturing a diode with an interconnector according to still another embodiment of the present invention. FIG. 7 is a longitudinal sectional view of a diode with an interconnector manufactured by the manufacturing method. This embodiment will be described only with respect to differences from the embodiment shown in FIGS.

【0041】該インターコネクタ付ダイオードの製造方
法は、半導体基板21bの貫通孔形成部にレーザーカッ
ターを使用して貫通孔22bを形成するものであり、ま
ず、図6(a)に示すように、貫通孔形成部にレーザー
カッターにより貫通孔22bを形成する。次に、図6
(b)に示すように、貫通孔22bの表面をフッ酸と硝
酸との混合液による第2エッチングにて約1〜2分程度
表面処理を行う。前記貫通孔22bの幅としては、ダイ
シングブレードの幅よりも大きくする。図中、23bは
メサ部である。
In the method of manufacturing the diode with an interconnector, a through hole 22b is formed in a through hole forming portion of a semiconductor substrate 21b by using a laser cutter. First, as shown in FIG. A through-hole 22b is formed in the through-hole forming portion by using a laser cutter. Next, FIG.
As shown in (b), the surface of the through hole 22b is subjected to surface treatment for about 1 to 2 minutes by the second etching using a mixed solution of hydrofluoric acid and nitric acid. The width of the through hole 22b is larger than the width of the dicing blade. In the figure, 23b is a mesa section.

【0042】このような貫通孔22bを有する半導体基
板21bを使用したインターコネクタ付ダイオードの構
造を図7に示す。
FIG. 7 shows a structure of a diode with an interconnector using a semiconductor substrate 21b having such a through hole 22b.

【0043】図8は、本発明のさらに他の実施例よりな
るインターコネクタ付ダイオードの製造方法を示す製造
工程図である。図9は、該製造方法よりなるインターコ
ネクタ付ダイオードの縦断面図である。本実施例につい
て、図1乃至図3に示す実施例と相異する点のみ説明す
る。
FIG. 8 is a manufacturing process diagram showing a method for manufacturing a diode with an interconnector according to still another embodiment of the present invention. FIG. 9 is a longitudinal sectional view of a diode with an interconnector manufactured by the manufacturing method. This embodiment will be described only with respect to differences from the embodiment shown in FIGS.

【0044】該インターコネクタ付ダイオードの製造方
法は、半導体基板21cの貫通孔形成部にエッチング及
びレーザーカッターを使用して貫通孔22cを形成する
ものであり、まず、図8(a)に示すように、半導体基
板21cの表面における貫通孔形成部を除く部分をフォ
トレジスト37にて被覆する。なお、該フォトレジスト
37の開口幅としては、例えばダイシングブレードの幅
よりも大きい幅とする。
In the method of manufacturing the diode with an interconnector, a through hole 22c is formed in the through hole forming portion of the semiconductor substrate 21c by using etching and a laser cutter. First, as shown in FIG. Then, a portion of the surface of the semiconductor substrate 21c excluding the through hole forming portion is covered with a photoresist 37. The opening width of the photoresist 37 is, for example, larger than the width of the dicing blade.

【0045】次に、図8(b)に示すように、フッ酸と
硝酸の混合液により半導体基板21bの途中まで第1エ
ッチングを行う。続いて、図8(c)に示すように、フ
ォトレジスト37を除去する。前記第1エッチングのエ
ッチング時間は、例えば2分程度とする。
Next, as shown in FIG. 8B, the first etching is performed halfway through the semiconductor substrate 21b using a mixed solution of hydrofluoric acid and nitric acid. Subsequently, as shown in FIG. 8C, the photoresist 37 is removed. The etching time of the first etching is, for example, about 2 minutes.

【0046】この後、図8(d)に示すように、エッチ
ングされた貫通孔形成部にレーザーカッターにより貫通
孔22cを形成する。次に、図8(e)に示すように、
貫通孔22cの表面をフッ酸と硝酸との混合液による第
2エッチングにて表面処理を行う。該第2エッチングの
エッチング時間としては、1分程度とする。図中、23
cはメサ部である。
Thereafter, as shown in FIG. 8D, a through hole 22c is formed in the etched through hole forming portion by a laser cutter. Next, as shown in FIG.
The surface of the through hole 22c is subjected to a surface treatment by a second etching using a mixed solution of hydrofluoric acid and nitric acid. The etching time of the second etching is about 1 minute. In the figure, 23
c is a mesa unit.

【0047】このような貫通孔22cを有する半導体基
板21cを使用したインターコネクタ付ダイオードの構
造を図9に示す。
FIG. 9 shows the structure of a diode with an interconnector using a semiconductor substrate 21c having such a through-hole 22c.

【0048】このように、上記実施例よりなるインター
コネクタ付ダイオードの製造方法は、ダイオード形成部
の一端部にエッチング及び又はレーザーカッターにて貫
通孔22,22a,22b,22cを形成してなる構成
なので、ダイオード表面と貫通孔表面とに酸化膜26及
び絶縁膜29を同時に形成することが可能となり、作業
工程の簡略化と作業時間の短縮が可能である。
As described above, the manufacturing method of the diode with the interconnector according to the above embodiment is such that the through holes 22, 22a, 22b, 22c are formed at one end of the diode forming portion by etching and / or a laser cutter. Therefore, it is possible to simultaneously form the oxide film 26 and the insulating film 29 on the surface of the diode and the surface of the through-hole, thereby simplifying the operation process and shortening the operation time.

【0049】また、貫通孔22,22a,22b,22
c表面、即ち金属箔(インターコネクタ)31の引出し
方向におけるダイオード側面は酸化膜26及び絶縁膜2
9による二重の絶縁構造が得られ、絶縁信頼性を向上で
きる。
The through holes 22, 22a, 22b, 22
c surface, that is, the side surface of the diode in the drawing direction of the metal foil (interconnector) 31
9, a double insulation structure is obtained, and insulation reliability can be improved.

【0050】さらに、貫通孔22,22a,22b,2
2cを隣接するダイオード形成部同士で共有させること
により、製造工程の簡略化が可能となる。例えば、フォ
トレジスト34,36,37のパターン形成が容易であ
る。また、レーザーカッターによる貫通孔22b,22
cの形成が半数に低減される。
Further, the through holes 22, 22a, 22b, 2
By sharing 2c between adjacent diode forming portions, the manufacturing process can be simplified. For example, pattern formation of the photoresists 34, 36, and 37 is easy. Further, through holes 22b, 22 formed by a laser cutter
The formation of c is reduced by half.

【0051】[0051]

【発明の効果】以上説明したように、本発明のインター
コネクタ付ダイオードの製造方法によれば、ダイオード
形成部の一端部にエッチング又はレーザーカッターにて
貫通孔を形成し、該貫通孔の表面をエッチング液にて表
面処理してなる構成なので、ダイオード表面と貫通孔表
面とに酸化膜及び絶縁膜を同時に形成することが可能と
なり、作業工程の簡略化と作業時間の短縮が可能とな
る。
As described above, according to the method of manufacturing a diode with an interconnector of the present invention, a through hole is formed at one end of a diode forming portion by etching or a laser cutter, and the surface of the through hole is formed. Since the surface is treated with an etchant, an oxide film and an insulating film can be simultaneously formed on the surface of the diode and the surface of the through hole, so that the working process can be simplified and the working time can be shortened.

【0052】また、貫通孔表面、即ちインターコネクタ
引出し方向におけるダイオード側面は酸化膜及び絶縁膜
による二重の絶縁構造が得られ、絶縁信頼性が向上され
る。
Further, a double insulating structure of an oxide film and an insulating film is obtained on the surface of the through hole, that is, on the side surface of the diode in the direction in which the interconnector is drawn out, and the insulation reliability is improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例よりなるインターコネクタ付
ダイオードの製造工程図である。
FIG. 1 is a manufacturing process diagram of a diode with an interconnector according to an embodiment of the present invention.

【図2】図1に示す貫通孔形成工程を示す製造工程図で
ある。
FIG. 2 is a manufacturing process diagram showing a through-hole forming process shown in FIG. 1;

【図3】図1に示す製造方法よりなるインターコネクタ
付ダイオードの構成図であり、(a)は平面図であり、
(b)は縦断面図である。
3A and 3B are configuration diagrams of a diode with an interconnector formed by the manufacturing method shown in FIG. 1; FIG. 3A is a plan view;
(B) is a longitudinal sectional view.

【図4】本発明の他の実施例よりなるインターコネクタ
付ダイオードの製造工程図である。
FIG. 4 is a manufacturing process diagram of a diode with an interconnector according to another embodiment of the present invention.

【図5】図4に示す製造方法よりなるインターコネクタ
付ダイオードの縦断面図である。
5 is a longitudinal sectional view of a diode with an interconnector formed by the manufacturing method shown in FIG. 4;

【図6】本発明のさらに他の実施例よりなるインターコ
ネクタ付ダイオードの製造工程図である。
FIG. 6 is a manufacturing process diagram of a diode with an interconnector according to still another embodiment of the present invention.

【図7】図6に示す製造方法よりなるインターコネクタ
付ダイオードの縦断面図である。
FIG. 7 is a longitudinal sectional view of a diode with an interconnector formed by the manufacturing method shown in FIG. 6;

【図8】本発明のさらに他の実施例よりなるインターコ
ネクタ付ダイオードの製造工程図である。
FIG. 8 is a manufacturing process diagram of a diode with an interconnector according to still another embodiment of the present invention.

【図9】図8に示す製造方法よりなるインターコネクタ
付ダイオードの縦断面図である。
9 is a vertical sectional view of a diode with an interconnector formed by the manufacturing method shown in FIG.

【図10】従来のインターコネクタ付ダイオードの構造
を示す縦断面図である。
FIG. 10 is a longitudinal sectional view showing the structure of a conventional diode with an interconnector.

【図11】他の従来のインターコネクタ付ダイオードの
構造を示す縦断面図である。
FIG. 11 is a longitudinal sectional view showing the structure of another conventional diode with an interconnector.

【図12】さらに他の従来のインターコネクタ付ダイオ
ードの構造を示す縦断面図である。
FIG. 12 is a longitudinal sectional view showing the structure of still another conventional diode with an interconnector.

【図13】さらに他の従来のインターコネクタ付ダイオ
ードの構造を示す(a)は平面図、(b)は縦断面図で
ある。
13A is a plan view and FIG. 13B is a longitudinal sectional view showing the structure of still another conventional diode with an interconnector.

【図14】図13に示す従来のインターコネクタ付ダイ
オードの製造方法を説明するための平面図である。
FIG. 14 is a plan view for explaining the method for manufacturing the conventional diode with an interconnector shown in FIG.

【符号の説明】[Explanation of symbols]

21,21a,21b,21c 半導体基板 22,22a,22b,22c 貫通孔 24 拡散部 26 酸化膜 27 表面電極部 29 絶縁膜 31 金属箔(インターコネクタ) 21, 21a, 21b, 21c Semiconductor substrate 22, 22a, 22b, 22c Through hole 24 Diffusion part 26 Oxide film 27 Surface electrode part 29 Insulation film 31 Metal foil (interconnector)

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 ダイオードと、該ダイオードと半導体素
子間を直列方向あるいは並列方向に電気的に接続するイ
ンターコネクタとを備え、該インターコネクタは前記ダ
イオードの一方の電極部から該ダイオード一端側に略平
行に引出されてなるインターコネクタ付ダイオードの製
造方法において、 複数個のダイオードが形成される半導体基板の各ダイオ
ード形成部の一端部に貫通孔を形成する工程と、 前記各ダイオード形成部の所定の位置に前記半導体基板
の不純物と反対の導電型の不純物を拡散して拡散部を設
けダイオードを形成する工程と、 該拡散部の電極形成部を除くダイオード上面及び貫通孔
表面に酸化膜を同時に形成する工程と、 前記拡散部表面に電極部を形成する工程と、 該電極部の上記インターコネクタとの接続部分を除く電
極部表面及び前記酸化膜表面に絶縁膜を同時に形成する
工程とを有してなることを特徴とするインターコネクタ
付ダイオードの製造方法。
1. A semiconductor device comprising: a diode; and an interconnector for electrically connecting the diode and the semiconductor element in a serial direction or a parallel direction, wherein the interconnector is connected from one electrode of the diode to one end of the diode. In a method of manufacturing a diode with an interconnector drawn out in parallel, a step of forming a through hole at one end of each diode forming portion of a semiconductor substrate on which a plurality of diodes are formed; Forming a diode by diffusing an impurity of the opposite conductivity type to the impurity of the semiconductor substrate at a position to form a diffusion portion; and simultaneously forming an oxide film on the diode upper surface and the through hole surface excluding the electrode formation portion of the diffusion portion. Excluding a step of forming an electrode portion on the surface of the diffusion portion; and removing a portion of the electrode portion connected to the interconnector. Method for producing a diode with interconnectors, characterized by comprising a step of forming a pole surface and the insulating film on the oxide film surface at the same time.
【請求項2】 前記貫通孔の形成工程は、前記半導体基
板の貫通孔形成部を除く部分をレジストにて被覆する工
程と、該貫通孔形成部をエッチング液にてエッチングす
る工程と、前記レジストを除去する工程とを備えてなる
ことを特徴とする請求項1記載のインターコネクタ付ダ
イオードの製造方法。
2. The step of forming the through-hole, the step of covering a portion of the semiconductor substrate other than the through-hole forming portion with a resist, the step of etching the through-hole forming portion with an etchant, and the step of: 2. The method for manufacturing a diode with an interconnector according to claim 1, further comprising the step of:
【請求項3】 前記貫通孔の形成工程は、前記半導体基
板の貫通孔形成部にレーザーカッターにて貫通孔を形成
してなることを特徴とする請求項1記載のインターコネ
クタ付ダイオードの製造方法。
3. The method for manufacturing a diode with an interconnector according to claim 1, wherein in the step of forming the through hole, a through hole is formed in a through hole forming portion of the semiconductor substrate by using a laser cutter. .
JP04706995A 1995-03-07 1995-03-07 Manufacturing method of diode with interconnector Expired - Fee Related JP3261278B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04706995A JP3261278B2 (en) 1995-03-07 1995-03-07 Manufacturing method of diode with interconnector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04706995A JP3261278B2 (en) 1995-03-07 1995-03-07 Manufacturing method of diode with interconnector

Publications (2)

Publication Number Publication Date
JPH08250634A JPH08250634A (en) 1996-09-27
JP3261278B2 true JP3261278B2 (en) 2002-02-25

Family

ID=12764882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04706995A Expired - Fee Related JP3261278B2 (en) 1995-03-07 1995-03-07 Manufacturing method of diode with interconnector

Country Status (1)

Country Link
JP (1) JP3261278B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8894868B2 (en) * 2011-10-06 2014-11-25 Electro Scientific Industries, Inc. Substrate containing aperture and methods of forming the same

Also Published As

Publication number Publication date
JPH08250634A (en) 1996-09-27

Similar Documents

Publication Publication Date Title
US5425816A (en) Electrical feedthrough structure and fabrication method
US9865753B2 (en) Metallization of solar cells using metal foils
US5053083A (en) Bilevel contact solar cells
JP2837296B2 (en) Solar cell
JP3202536B2 (en) Solar cell with bypass function
JP2012525703A (en) Double-sided solar cell with back reflector
US6518596B1 (en) Formation of contacts on thin films
KR20010039935A (en) Thin film device and method of manufacturing the same
KR20130007580A (en) Method of fabrication of a back-contacted photovoltaic cell, and back-contacted photovoltaic cell made by such a method
JP2989373B2 (en) Method for manufacturing photoelectric conversion device
JP2645953B2 (en) Solar cell manufacturing method
CN107466427B (en) Damage buffer structure for solar cell metallization
JP2878031B2 (en) Thin solar cell and manufacturing method
JP3261278B2 (en) Manufacturing method of diode with interconnector
JPH114008A (en) Manufacture of thin film solar battery
KR20050087253A (en) Solar cell using layer transfer process and fabrication method thereof
JP4558461B2 (en) Solar cell and method for manufacturing the same
JPH11135812A (en) Formation method for solar cell element
JPH10150211A (en) Thin film single crystal semiconductor solar cell and its manufacture
JP4212292B2 (en) Solar cell and manufacturing method thereof
JP2014127567A (en) Method of manufacturing solar cell
JP2001177128A (en) Method of manufacturing solar cell
JP3352586B2 (en) Method of manufacturing solar cell
JPH06112514A (en) Manufacture of photoelectric conversion semiconductor device
JPH10190022A (en) Thin film solar cell and its manufacture

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees