JP3256965B2 - Method for deriving drain voltage or load line of field effect transistor - Google Patents

Method for deriving drain voltage or load line of field effect transistor

Info

Publication number
JP3256965B2
JP3256965B2 JP16362499A JP16362499A JP3256965B2 JP 3256965 B2 JP3256965 B2 JP 3256965B2 JP 16362499 A JP16362499 A JP 16362499A JP 16362499 A JP16362499 A JP 16362499A JP 3256965 B2 JP3256965 B2 JP 3256965B2
Authority
JP
Japan
Prior art keywords
voltage
drain
fet
load line
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16362499A
Other languages
Japanese (ja)
Other versions
JP2000352572A (en
Inventor
英匡 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16362499A priority Critical patent/JP3256965B2/en
Publication of JP2000352572A publication Critical patent/JP2000352572A/en
Application granted granted Critical
Publication of JP3256965B2 publication Critical patent/JP3256965B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、RF動作している
電界効果トランジスタ(以下FETという)のドレイン
電圧の導出方法及び該電圧値からドレイン電流値を算出
し、両値からFETの負荷線を得るための方法に関す
る。
The present invention relates to a method of deriving a drain voltage of a field effect transistor (hereinafter referred to as an FET) operating at RF, calculating a drain current value from the voltage value, and connecting a load line of the FET from both values. How to get.

【0002】[0002]

【従来の技術】高出力のFETの設計のために、アクテ
ィブ・ロードライン測定が有効な手段である。このアク
ティブ・ロードラインを求める方法としては、例えばJ.
G.Leckey et.al, "A Vector Corrected Waveforms and
Load Line Measurement Systemfor large Signal Trans
istor Characterization", IEEE MTT-S Digest, p1243,
1995の文献が知られている。この方法ではトランジェ
ント・オシロスコープにより電圧波形をチューナーの外
で直接観測し、チューナーのSパラから内部の負荷線を
計算する方法が採られる。この方法の場合、高調波処理
等でFETに高調波を反射させた場合など、チューナー
を通過する信号成分が低下し、精度良く負荷線を求める
ことができないという問題があった。
2. Description of the Related Art Active load line measurement is an effective means for designing high power FETs. As a method to find this active load line, for example, J.
G. Leckey et.al, "A Vector Corrected Waveforms and
Load Line Measurement System for large Signal Trans
istor Characterization ", IEEE MTT-S Digest, p1243,
The 1995 literature is known. In this method, a voltage oscilloscope is used to directly observe the voltage waveform outside the tuner, and the internal load line is calculated from the S para of the tuner. In the case of this method, there is a problem that a signal component passing through the tuner is reduced, for example, when a harmonic is reflected on the FET by harmonic processing or the like, and a load line cannot be obtained with high accuracy.

【0003】[0003]

【発明が解決しようとする課題】又これ以外にもFET
の負荷線を測定できる方法は実質的に存在せず、このた
め、FETの電極の電圧波形を直接測定し、かつ電流を
求める方法が望まれていた。
[0009] In addition to the above, FETs
There is substantially no method capable of measuring the load line described above. Therefore, a method of directly measuring the voltage waveform of the electrode of the FET and obtaining the current has been desired.

【0004】[0004]

【課題を解決するための手段】本発明は、RF動作して
いるFETのドレイン電極に生じている電界を電気光学
サンプリングにより測定することにより相対ドレイン電
圧を導出し、該相対ドレイン電圧を、FETの出力側に
与えるインピーダンスを調整しFETをRFドレイン電
圧の最小値が0Vになるようにオーバードライブさせて
得られる電圧波形の直流(DC)成分及び最小値をドレ
インバイアス電圧と比較することにより、絶対ドレイン
電圧を算出することを特徴とするFETのドレイン電圧
の導出方法、及び該絶対ドレイン電圧から絶対ドレイン
電流を算出し、該電圧及び電流から負荷線を導出するこ
とを特徴とする方法である。
SUMMARY OF THE INVENTION The present invention derives a relative drain voltage by measuring an electric field generated at a drain electrode of an FET operating in RF by electro-optic sampling, and calculates the relative drain voltage by using the FET. By comparing the direct current (DC) component and the minimum value of the voltage waveform obtained by adjusting the impedance given to the output side and overdriving the FET so that the minimum value of the RF drain voltage becomes 0 V, with the drain bias voltage, A method for deriving a drain voltage of an FET, comprising calculating an absolute drain voltage, and a method for calculating an absolute drain current from the absolute drain voltage, and deriving a load line from the voltage and the current. .

【0005】以下本発明を詳細に説明する。RF動作す
るFETの負荷線を導出するためには、FETに印加さ
れる電圧とFETを流れる電流を測定することが必要で
あるが、微細なFET上でドレイン電流やドレイン電圧
等の値を測定することは実質的に不可能である。従って
電流値や電圧値により導出される負荷線を導出すること
も従来は行いえなかった。しかしながら集積回路等を適
切に設計するためにFETの特性を理解することが必須
であり、該特性理解には負荷線が不可欠である。本発明
はこの負荷線の作製に不可欠である絶対ドレイン電圧を
導出する方法、及び該絶対ドレイン値の測定値から負荷
線を得ることができる方法を提供しようとするものであ
る。本発明方法では、まず電気光学サンプリング(EO
S、Electro Optic Sampling) によりFETの電界を測
定し、相対電圧曲線を得る。この相対電圧曲線は、強度
を相対的に表したに過ぎず、絶対的な値で表されていな
い。次いで十分高い負荷インピーダンスを出力側に与え
てオーバードライブさせた状態のFETの相対電圧波形
を求めることにより、前記相対電圧曲線の電圧つまりド
レイン電圧の絶対的な値を求めることができる。更にこ
の絶対的なドレイン電圧の値からドレイン電流の値も導
出することができ、両値から負荷線が得られる。
Hereinafter, the present invention will be described in detail. In order to derive the load line of an FET that operates RF, it is necessary to measure the voltage applied to the FET and the current flowing through the FET, but measure the values such as the drain current and drain voltage on a fine FET. It is virtually impossible to do. Therefore, it has not been possible conventionally to derive a load line derived from a current value or a voltage value. However, in order to properly design an integrated circuit or the like, it is essential to understand the characteristics of the FET, and a load line is indispensable for understanding the characteristics. An object of the present invention is to provide a method for deriving an absolute drain voltage that is indispensable for manufacturing the load line, and a method for obtaining the load line from a measured value of the absolute drain value. In the method of the present invention, first, electro-optic sampling (EO)
S, Electro Optic Sampling) to measure the electric field of the FET to obtain a relative voltage curve. This relative voltage curve is only a relative representation of the intensity and not an absolute value. Then, by applying a sufficiently high load impedance to the output side and determining the relative voltage waveform of the overdriven FET, the voltage of the relative voltage curve, that is, the absolute value of the drain voltage can be determined. Further, the value of the drain current can be derived from the absolute value of the drain voltage, and the load line can be obtained from both values.

【0006】[0006]

【発明の実施の形態】本発明の実施の形態を添付図面に
基づいて説明するが、この実施形態は本発明を限定する
ものではない。図1は、本発明方法に使用可能なドレイ
ン電圧測定装置の一例を示す概略図、図2は該装置中の
FETの平面図、図3は図1の装置を使用して得られる
FETの相対ドレイン電圧の波形の例である。中央に凹
孔1を有する基台2の該凹孔1内にはサンプルステージ
3で設置され、該サンプルステージ3上にはFET4が
静置されている。このFET4の上方にはEOS装置5
が固定され、該EOS装置5には下向きに接続線6が垂
下し、該接続線6の先端にはZeTe等のポッケルス効
果を示す光学結晶7が位置して、電界のオンウエハー測
定ができるようになっている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described with reference to the accompanying drawings, but the embodiments do not limit the present invention. FIG. 1 is a schematic view showing an example of a drain voltage measuring device usable in the method of the present invention, FIG. 2 is a plan view of an FET in the device, and FIG. 3 is a relative view of an FET obtained by using the device of FIG. It is an example of a waveform of a drain voltage. A sample stage 3 is installed in the recess 1 of a base 2 having a recess 1 in the center, and an FET 4 is set on the sample stage 3. An EOS device 5 is provided above the FET 4.
Is fixed to the EOS device 5, and a connection line 6 hangs downward, and an optical crystal 7 such as ZeTe which exhibits a Pockels effect is located at the end of the connection line 6 so that on-wafer measurement of an electric field can be performed. It has become.

【0007】この光学結晶7は測定すべきFET4の電
極、本実施形態ではドレイン(D)電極、つまり図2に
示すドレイン電圧波形測定点8の真上に位置している。
EOS装置5の左右には離間して1対のオートチューナ
ー(ロードプル装置)9が位置し、該オートチューナー
がFET4のRF測定を行うようにしている。該オート
チューナーの負荷のデータは高調波を含み校正されてい
る。該オートチューナー9のそれぞれには1対のプロー
ブヘッド10a、10bが電気的に接続され、一方のプロー
ブヘッド10aはFET4のドレイン(D)に、他方のプ
ローブヘッド10bはFET4のソース(S)に近接し、
前記FET4の出入力端子間に必要量のインピーダンス
を印加し、FET4を通常のように動作させ、又オーバ
ードライブできるようになっている。通常EOS法の空
間分解能は光学結晶内に入射し屈折率の変化を読み取る
レーザーのビーム径により決まるので、数ミクロンの空
間分解能を持ち、図2のようなドレイン電界上での電界
強度波形の測定が可能になる。
The optical crystal 7 is located just above the electrode of the FET 4 to be measured, in this embodiment, the drain (D) electrode, that is, the drain voltage waveform measurement point 8 shown in FIG.
A pair of auto-tuners (load-pull devices) 9 are located on the left and right of the EOS device 5 apart from each other, and the auto-tuners perform RF measurement of the FET 4. The data of the load of the auto-tuner is calibrated including harmonics. Each of the auto tuners 9 is electrically connected to a pair of probe heads 10a and 10b. One probe head 10a is connected to the drain (D) of the FET 4 and the other probe head 10b is connected to the source (S) of the FET 4. Close,
A required amount of impedance is applied between the input and output terminals of the FET 4, so that the FET 4 operates normally and can be overdriven. Normally, since the spatial resolution of the EOS method is determined by the beam diameter of a laser which enters the optical crystal and reads the change in the refractive index, it has a spatial resolution of several microns and measures the electric field intensity waveform on the drain electric field as shown in FIG. Becomes possible.

【0008】この状態でRF動作するFET4の電界を
EOS装置5からパルスレーザーを先端の光学結晶7に
照射することにより測定する。電界強度の変化は光学結
晶7の屈折率の変化に変換され、この屈折率変化をレー
ザーでの偏光分光により測定する。光学結晶7内の電界
はレーザー光の偏光面の回転として積分され、例えば図
3のような電圧波形が得られる。この図3は2GHzに
おける図2に示すドレイン電圧波形測定点8での電圧波
形の実測値である。この電圧波形はEOS装置の性能上
相対値であり、図3の縦方向の目盛りは特定されていな
い(数字は相対値を示す)。この相対ドレイン電圧は次
のようにして絶対ドレイン電圧に変換する。
In this state, the electric field of the FET 4 that performs RF operation is measured by irradiating a pulse laser from the EOS device 5 to the optical crystal 7 at the tip. The change in the electric field strength is converted into a change in the refractive index of the optical crystal 7, and the change in the refractive index is measured by polarization spectroscopy with a laser. The electric field in the optical crystal 7 is integrated as the rotation of the polarization plane of the laser light, and a voltage waveform as shown in FIG. 3 is obtained. FIG. 3 is a measured value of the voltage waveform at the drain voltage waveform measurement point 8 shown in FIG. 2 at 2 GHz. This voltage waveform is a relative value in terms of the performance of the EOS device, and the vertical scale in FIG. 3 is not specified (numbers indicate relative values). This relative drain voltage is converted to an absolute drain voltage as follows.

【0009】まず図1に示す装置のセット電流をB級動
作にセットし、かつロードプル装置9によりインピーダ
ンスを十分高く選び、FET4をオーバードライブさせ
る。このときのFETの動作は図4に示すように、イン
ピーダンスが高くなるにつれて、負荷線1、負荷線2、
負荷線3、負荷線4の順にドレイン電流が小さくなり、
更にインピーダンスを大きくしてインピーダンスが無限
大に近づくと負荷線はグラフの横軸と一致する。この
時、バイアスポイントは図中に示す点である。
First, the set current of the device shown in FIG. 1 is set to the class B operation, and the impedance is selected to be sufficiently high by the load-pull device 9 to overdrive the FET 4. As shown in FIG. 4, the operation of the FET at this time is as shown in FIG.
The drain current decreases in the order of load line 3 and load line 4,
When the impedance further increases and the impedance approaches infinity, the load line coincides with the horizontal axis of the graph. At this time, the bias point is the point shown in the figure.

【0010】この負荷線のオーバードライブの場合のド
レイン電圧波形は、図5に示すようなVds=0Vでク
リッピングされるような矩形波となる。この矩形波をフ
ーリエ展開すると、Vds = VdsDC + Vds1sin(ωt + φ1)
+ Vds2sin(2ωt + φ2) +Vds3 sin(3ωt + φ3) +・・
・・となり、この第1項であるVdsDC はDC成分がドレ
インにバイアスした電圧、つまり図5の中程の電圧に相
当し、図5の最小のシグナル電圧はVds=0に相当
し、図5中のΔV=(シグナルのDC成分値)−(シグ
ナル最小値)が算出できる。
The drain voltage waveform in the case of overdrive of the load line is a rectangular wave clipped at Vds = 0 V as shown in FIG. When this square wave is Fourier-expanded, Vds = VdsDC + Vds1sin (ωt + φ1)
+ Vds2sin (2ωt + φ2) + Vds3 sin (3ωt + φ3) + ・ ・
VdsDC, which is the first term, corresponds to the voltage in which the DC component is biased to the drain, that is, the middle voltage in FIG. 5, and the minimum signal voltage in FIG. 5 corresponds to Vds = 0, and FIG. ΔV = (DC component value of signal) − (minimum signal value) can be calculated.

【0011】所望の出力負荷インピーダンスでの負荷線
はこのΔVにより求めることができる。例えば図3で求
められている電圧波形はEOSのシグナルであるが、簡
明化のためにその波形のDC成分を0としてプロットし
てある。同波形のDC成分はドレインバイアス電圧であ
るから、例えばセットバイアスが10Vであれば、EOS
シグナルの0が10Vに相当する。又EOSシグナルの目
盛は前記ΔVで算出されているので絶対値を付与するこ
とが可能である。このように図6に示すようなドレイン
電圧の絶対値が測定可能になる。
A load line at a desired output load impedance can be obtained from ΔV. For example, the voltage waveform obtained in FIG. 3 is an EOS signal, but the DC component of the waveform is plotted as 0 for simplicity. Since the DC component of the waveform is the drain bias voltage, for example, if the set bias is 10 V, the EOS
A signal of 0 corresponds to 10V. Further, since the scale of the EOS signal is calculated by ΔV, an absolute value can be given. Thus, the absolute value of the drain voltage as shown in FIG. 6 can be measured.

【0012】次いで電流波形は、ロードプル装置が基本
波及び高調波のそれぞれに対し、負荷インピーダンスが
既知であるように校正されていて、n次高調波の負荷イ
ンピーダンスが、Znであるとすると、Ids = IdsDC +
Vds1sin(ωt + φ1 - ang(Z1))/|Z1| + Vds2 sin(2
ωt + φ2 - ang(Z2))/|Z2| +・・・で表される。こ
のときIdsDC はDCのドレイン電流成分である。この操作
により図7に示すような電流波形が得られる。このFE
Tのオーバードライブ時の負荷線をDCのドレイン電流
電圧特性上に示すと図8の負荷線12のようになる。
Next, if the load pull device is calibrated so that the load impedance is known for each of the fundamental wave and the harmonic, and the load impedance of the nth harmonic is Zn, the current waveform is Ids = IdsDC +
Vds1sin (ωt + φ1-ang (Z1)) / | Z1 | + Vds2 sin (2
ωt + φ2−ang (Z2)) / | Z2 | +... At this time, IdsDC is a drain current component of DC. With this operation, a current waveform as shown in FIG. 7 is obtained. This FE
The load line at the time of overdrive of T is shown as a load line 12 in FIG. 8 on the DC drain current-voltage characteristic.

【0013】[0013]

【発明の効果】本発明は、RF動作している電界効果ト
ランジスタのドレイン電極の相対電圧波形を電気光学サ
ンプリングにより測定し、該相対ドレイン電圧を、前記
インピーダンスを調整し電界効果トランジスタをオーバ
ードライブさせて得られる電圧波形のDC成分に相当す
る算出可能なドレインバイアス電圧と比較することによ
り、絶対ドレイン電圧を算出する方法、及び該絶対ドレ
イン電圧から絶対ドレイン電流を算出し、該電圧及び電
流から負荷線を導出することを特徴とする方法である。
本発明は、実質的に存在しなかったFETのドレイン電
圧の測定方法及び負荷線導出方法を提案するもので、相
対ドレイン電圧として得られる電圧成分を、FETのオ
ーバードライブにより得られる電圧波形のDC成分に相
当する算出可能なドレインバイアス電圧と比較すること
で、前記相対ドレイン電圧を絶対ドレイン電圧として表
示し、これに基づいてドレイン電流も絶対ドレイン電流
値として表し、これらからFETの負荷線を導出でき、
この負荷線はFETの特性理解に大きく寄与できる。
According to the present invention, the relative voltage waveform of the drain electrode of a field-effect transistor operating at RF is measured by electro-optic sampling, and the relative drain voltage is adjusted by adjusting the impedance to overdrive the field-effect transistor. A method of calculating an absolute drain voltage by comparing the calculated drain bias voltage corresponding to a DC component of the voltage waveform obtained by the method, and calculating an absolute drain current from the absolute drain voltage; The method is characterized by deriving a line.
The present invention proposes a method of measuring a drain voltage of a FET which has not substantially existed and a method of deriving a load line. A voltage component obtained as a relative drain voltage is converted into a DC waveform of a voltage waveform obtained by overdrive of the FET. The relative drain voltage is displayed as an absolute drain voltage by comparing with a computable drain bias voltage corresponding to the component, and the drain current is also expressed as an absolute drain current value based on the relative drain voltage. Can,
This load line can greatly contribute to understanding the characteristics of the FET.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明方法に使用可能な負荷線測定装置の一例
を示す概略図。
FIG. 1 is a schematic diagram showing an example of a load line measuring device that can be used in the method of the present invention.

【図2】図1の装置中のFETの平面図。FIG. 2 is a plan view of an FET in the device of FIG.

【図3】図1の装置を使用して得られるFETの相対ド
レイン電圧の波形を示す図。
FIG. 3 is a diagram showing a waveform of a relative drain voltage of an FET obtained by using the device of FIG. 1;

【図4】FETをオーバードライブさせたときの電流−
電圧曲線及び負荷線を示す図。
FIG. 4 shows current when an FET is overdriven.
The figure which shows a voltage curve and a load line.

【図5】図4のFETのオーバードライブの際のドレイ
ン電圧の波形を示す図。
FIG. 5 is a diagram showing a waveform of a drain voltage when the FET of FIG. 4 is overdriven.

【図6】図3の相対ドレイン電圧を変換して得られた絶
対ドレイン電圧の波形を示す図。
FIG. 6 is a view showing a waveform of an absolute drain voltage obtained by converting the relative drain voltage of FIG. 3;

【図7】図6の絶対ドレイン電圧から得られた絶対ドレ
イン電流の波形を示す図。
FIG. 7 is a diagram showing a waveform of an absolute drain current obtained from the absolute drain voltage of FIG.

【図8】図6及び7の電圧波形及び電流波形から得られ
たFETの負荷線を示す図。
FIG. 8 is a diagram showing load lines of the FET obtained from the voltage waveforms and the current waveforms of FIGS. 6 and 7.

【符号の説明】[Explanation of symbols]

1 凹孔 2 基台 3 プローブステージ 4 FET 5 EOS装置 6 接続線 7 光学結晶 8 ドレイン電圧波形測定点 9 オートチューナー(ロードプル装置) 10a、10b プローブヘッド 11 電流−電圧曲線 12 負荷線 DESCRIPTION OF SYMBOLS 1 Concave hole 2 Base 3 Probe stage 4 FET 5 EOS device 6 Connection line 7 Optical crystal 8 Drain voltage waveform measurement point 9 Auto tuner (load pull device) 10a, 10b Probe head 11 Current-voltage curve 12 Load line

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 RF動作している電界効果トランジスタ
のドレイン電極の相対電圧波形を電気光学サンプリング
により測定し、該相対ドレイン電圧を、前記インピーダ
ンスを調整し電界効果トランジスタをオーバードライブ
させて得られる電圧波形の直流成分に相当する算出可能
なドレインバイアス電圧と比較することにより、絶対ド
レイン電圧を算出することを特徴とする電界効果トラン
ジスタのドレイン電圧の導出方法。
1. A relative voltage waveform of a drain electrode of a field effect transistor operating in RF operation is measured by electro-optic sampling, and the relative drain voltage is obtained by adjusting the impedance and overdriving the field effect transistor. A method for deriving a drain voltage of a field-effect transistor, comprising calculating an absolute drain voltage by comparing a drain bias voltage that can be calculated with a DC component of a waveform.
【請求項2】 RF動作している電界効果トランジスタ
のドレイン電極の相対電圧波形を電気光学サンプリング
により測定し、該相対ドレイン電圧を、前記インピーダ
ンスを調整し電界効果トランジスタをオーバードライブ
させて得られる電圧波形の直流成分に相当する算出可能
なドレインバイアス電圧と比較することにより、該絶対
ドレイン電圧を算出し、更に該電圧から絶対ドレイン電
流を算出し、該電圧及び電流から負荷線を導出すること
を特徴とする電界効果トランジスタの負荷線の導出方
法。
2. A voltage obtained by measuring a relative voltage waveform of a drain electrode of a field effect transistor operating in RF by electro-optic sampling, adjusting the impedance, and overdriving the field effect transistor. Calculating the absolute drain voltage by comparing the calculated drain bias voltage corresponding to the DC component of the waveform, calculating the absolute drain current from the voltage, and deriving the load line from the voltage and the current. A method for deriving a load line of a field effect transistor, which is a feature of the present invention.
JP16362499A 1999-06-10 1999-06-10 Method for deriving drain voltage or load line of field effect transistor Expired - Fee Related JP3256965B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16362499A JP3256965B2 (en) 1999-06-10 1999-06-10 Method for deriving drain voltage or load line of field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16362499A JP3256965B2 (en) 1999-06-10 1999-06-10 Method for deriving drain voltage or load line of field effect transistor

Publications (2)

Publication Number Publication Date
JP2000352572A JP2000352572A (en) 2000-12-19
JP3256965B2 true JP3256965B2 (en) 2002-02-18

Family

ID=15777476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16362499A Expired - Fee Related JP3256965B2 (en) 1999-06-10 1999-06-10 Method for deriving drain voltage or load line of field effect transistor

Country Status (1)

Country Link
JP (1) JP3256965B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11740279B2 (en) 2020-04-24 2023-08-29 Kla Corporation Measuring temperature-modulated properties of a test sample

Also Published As

Publication number Publication date
JP2000352572A (en) 2000-12-19

Similar Documents

Publication Publication Date Title
US6870359B1 (en) Self-calibrating electrical test probe
Demmler et al. A vector corrected high power on-wafer measurement system with a frequency range for the higher harmomcs up to 40 GHz
US20060145708A1 (en) Method for measuring characteristics of FETs
KR100401347B1 (en) Optically driven driver, optical output type voltage sensor, and ic testing equipment using these devices
Sprunck et al. Transient current sensors for wide band gap semiconductor switching loss measurements
Takahashi et al. Sampling and real-time methods in electro-optic probing system [LSI testing]
Cooper et al. Picosecond optoelectronic measurement of the high-frequency scattering parameters of a GaAs FET
JP3256965B2 (en) Method for deriving drain voltage or load line of field effect transistor
US20080228415A1 (en) Semiconductor testing instrument to determine safe operating area
US6259244B1 (en) Electrooptic voltage waveform measuring method employing light sampling technique using Pockels effect
Harper et al. Calibration of a 70 GHz oscilloscope
Clement et al. Calibrating photoreceiver response to 110 GHz
Williams et al. Mismatch corrections for electro-optic sampling systems
WO1999040446A1 (en) Current measuring method, current sensor, and ic tester using the same current sensor
JP2007187604A (en) Inspection device
Naoe et al. Invasiveness estimation of electro-optic probe in electric field
Paulter et al. An examination of the spectra of the" Kick-Out" pulses for a proposed sampling oscilloscope calibration method
Whitaker et al. External electro-optic probing of millimeter-wave integrated circuits
Weng et al. Quantitative voltage measurement of high-frequency internal integrated circuit signals by scanning probe microscopy
KR0140949B1 (en) Semiconductor integrated circuit device
Yi et al. A practical electro-optic sampler for characterization internal to GaAs ICs
Bierman Improved on-wafer techniques evolve for MMIC testing
Mertin et al. Characterization of a MMIC by direct and indirect electro-optic sampling and by network analyzer measurements
Taenzler et al. Contactless characterization of microwave integrated circuits by device internal indirect electro-optic probing
Elsaesser et al. Characterization of> 300 GHz transistors using a novel optoelectronic network analyzer

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees