JP3251240B2 - DC / DC converter - Google Patents

DC / DC converter

Info

Publication number
JP3251240B2
JP3251240B2 JP21106698A JP21106698A JP3251240B2 JP 3251240 B2 JP3251240 B2 JP 3251240B2 JP 21106698 A JP21106698 A JP 21106698A JP 21106698 A JP21106698 A JP 21106698A JP 3251240 B2 JP3251240 B2 JP 3251240B2
Authority
JP
Japan
Prior art keywords
terminal
voltage
pulse width
output
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21106698A
Other languages
Japanese (ja)
Other versions
JP2000050624A (en
Inventor
崇央 三浦
博光 田原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP21106698A priority Critical patent/JP3251240B2/en
Publication of JP2000050624A publication Critical patent/JP2000050624A/en
Application granted granted Critical
Publication of JP3251240B2 publication Critical patent/JP3251240B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は直流電圧をスイッチ
ング素子により矩形波に変換した後整流、平滑して所定
の直流電圧を出力するDC/DCコンバータに関し、特
に出力電圧のオーバシュートを抑制するためのソフトス
タート回路の改良に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DC / DC converter that converts a DC voltage into a rectangular wave by a switching element, rectifies and smoothes the output, and outputs a predetermined DC voltage. The improvement of the soft start circuit.

【0002】[0002]

【従来の技術】電子機器の内部電源として使用されてい
るDC/DCコンバータには、出力電圧安定化のため
に、出力電圧の変化を検出し所定の遅延時間を設けてス
イッチング素子を帰還制御する制御回路が使用される。
2. Description of the Related Art In a DC / DC converter used as an internal power supply of an electronic device, a change in an output voltage is detected and a predetermined delay time is provided to stabilize an output voltage, and a switching element is feedback-controlled. A control circuit is used.

【0003】一方、DC/DCコンバータは、起動時か
ら短時間で安定した出力電圧を出力することが要求され
るが、制御回路の遅延時間によりDC/DCコンバータ
の起動時に発生するオーバシュート電圧が問題になる。
On the other hand, a DC / DC converter is required to output a stable output voltage in a short period of time from the start of operation, but the overshoot voltage generated at the start of the DC / DC converter due to the delay time of the control circuit is increased. It becomes a problem.

【0004】オーバシュート電圧を防ぐためには、フィ
ードバックループとは別に、DC/DCコンバータの起
動時のみ動作する、大きな時定数を持つソフトスタート
回路を設けて起動時のパルス幅を制限し、フィードバッ
クループの応答速度の遅延を補う必要がある。
In order to prevent the overshoot voltage, a soft start circuit having a large time constant, which operates only at the time of starting the DC / DC converter, is provided separately from the feedback loop to limit the pulse width at the time of starting. It is necessary to compensate for the delay in the response speed of the system.

【0005】反面、起動後一定時間以内に定格電圧を出
力し且つオーバシュート電圧の発生を抑制するために
は、フィードバックループの高速化が必要となり、回路
動作の安定性を犠牲にすることになる。
On the other hand, in order to output the rated voltage within a certain period of time after starting and to suppress the occurrence of overshoot voltage, the speed of the feedback loop needs to be increased, and the stability of the circuit operation is sacrificed. .

【0006】図3はパルス幅制御ICに内蔵されている
基準電圧およびデットタイムタイムコントロール機能を
利用したソフトスタート回路を使用した従来のプライマ
リ制御型フォワードコンバータ(以下DC/DCコンバ
ータ)20の構成を示すブロック図である。
FIG. 3 shows a configuration of a conventional primary control type forward converter (hereinafter, DC / DC converter) 20 using a soft start circuit utilizing a reference voltage and a dead time control function built in a pulse width control IC. FIG.

【0007】図4は図3における起動時の動作波形を示
す図であり、(A)は入力電源電圧の電圧波形を示し、
(B)はパルス幅制御ICの内部動作を示し、(C)は
パルス幅制御ICの出力波形を示し、(D)は出力電源
電圧のオーバーシュートの一例を示す図である。
FIG. 4 is a diagram showing operation waveforms at the time of startup in FIG. 3, (A) shows a voltage waveform of an input power supply voltage,
(B) shows the internal operation of the pulse width control IC, (C) shows the output waveform of the pulse width control IC, and (D) shows an example of overshoot of the output power supply voltage.

【0008】次に図3に図4を併せて参照し動作を説明
する。
Next, the operation will be described with reference to FIG. 3 and FIG.

【0009】図していないスイッチをONすると直流入
力電源17の電源電圧VINがDC/DCコンバータ2
0へ給電され、図4(A)に示すように入力電圧が次第
に上昇し、パルス幅制御IC11の動作開始電圧a、コ
ンバータ動作開始電圧bを経て直流入力電源の定格電圧
に達する。
When a switch (not shown) is turned on, the power supply voltage VIN of the DC input power supply 17 is changed to the DC / DC converter 2.
0, the input voltage gradually increases as shown in FIG. 4A, and reaches the rated voltage of the DC input power supply via the operation start voltage a of the pulse width control IC 11 and the converter operation start voltage b.

【0010】パルス幅制御IC11は入力電圧VINが
動作開始点aに達すると動作を開始し、REF端子に所
定の基準電圧を出力しソフトスタート回路21の差動増
幅器IC1の入力端子(+)に印加される。一方入力電
圧VINが抵抗R1とR2により所定の電圧に分圧され
差動増幅器IC1の入力端子(−)に印加される。
The pulse width control IC 11 starts operating when the input voltage VIN reaches the operation start point a, outputs a predetermined reference voltage to the REF terminal, and outputs the predetermined reference voltage to the input terminal (+) of the differential amplifier IC1 of the soft start circuit 21. Applied. On the other hand, the input voltage VIN is divided into a predetermined voltage by the resistors R1 and R2 and applied to the input terminal (-) of the differential amplifier IC1.

【0011】このとき入力電圧VINがパルス幅制御I
C11の動作開始電圧aを経過後コンバータ動作開始電
圧bに達するまでは、差動増幅器IC1の入力端子
(+)に印加されるパルス幅制御IC11のREF端子
の基準電圧が入力端子(−)に印加される電圧より高く
なるようにR1およびR2を設定しておくことにより、
差動増幅器IC1の出力はHレベルなる。
At this time, the input voltage VIN is controlled by the pulse width control I.
After the operation start voltage a of C11 elapses and reaches the converter operation start voltage b, the reference voltage of the REF terminal of the pulse width control IC11 applied to the input terminal (+) of the differential amplifier IC1 is applied to the input terminal (-). By setting R1 and R2 to be higher than the applied voltage,
The output of the differential amplifier IC1 becomes H level.

【0012】同時にパルス幅制御IC11の動作開始電
圧aを経過しREF端子に所定の基準電圧が出力される
と、DT端子の電位が図4(B)に示すように、コンデ
ンサC2を介しREF端子の基準電圧に設定される。こ
れによりパルス幅制御ICの最大パルス幅を起動時に制
限することでDC/DCコンバータの動作開始時におけ
る破壊を防止する。その後DTの電位はC2とR4との
時定数により次第に放電し、定常時における最大パルス
幅制限電位で安定する。
At the same time, when a predetermined reference voltage is output to the REF terminal after the operation start voltage a of the pulse width control IC 11 has passed, the potential of the DT terminal is changed via the capacitor C2 to the REF terminal as shown in FIG. Is set to the reference voltage. Thus, the maximum pulse width of the pulse width control IC is limited at the time of startup, thereby preventing the DC / DC converter from being broken at the start of operation. Thereafter, the potential of DT gradually discharges due to the time constant of C2 and R4, and stabilizes at the maximum pulse width limited potential in a steady state.

【0013】入力電圧VINがコンバータ動作開始電圧
bに達すると差動増幅器IC1の入力端子(−)の電圧
が入力端子(+)の電圧より高くなり差動増幅器IC1
の出力はLレベルに反転し、パルス幅制御IC11が起
動しOSCから三角波が出力される。
When the input voltage VIN reaches the converter operation start voltage b, the voltage at the input terminal (-) of the differential amplifier IC1 becomes higher than the voltage at the input terminal (+) and the differential amplifier IC1
Is inverted to L level, the pulse width control IC 11 is activated, and a triangular wave is output from the OSC.

【0014】図4(B)に示すようにDT端子の電位が
放電し三角波の振幅レベルまで低下するとパルス幅の抽
出を開始し、OUT端子から抽出されたパルス幅の矩形
波パルスを出力し、整流回路15を経て出力端子18−
1,18−2に矩形波パルスのパルス幅に応じた出力電
圧VOUTが出力される。
As shown in FIG. 4B, when the potential of the DT terminal discharges and decreases to the triangular wave amplitude level, extraction of the pulse width is started, and a rectangular wave pulse having the extracted pulse width is output from the OUT terminal. The output terminal 18-
Output voltage VOUT corresponding to the pulse width of the rectangular wave pulse is output to 1, 18-2.

【0015】図4(C)に示すようにDT端子の電位に
対応して三角波のパルス幅が検出される。従って最初は
三角波の先端部に相当する細いパルスが検出され、DT
端子の電位が低下するに従ってパルス幅の広いパルスが
検出される。DT端子の電位が更に低下し、検出される
パルスのパルス幅はDC/DCコンバータ破壊防止のた
めに設定した最大パルス幅まで広がる。
As shown in FIG. 4C, the pulse width of the triangular wave is detected corresponding to the potential of the DT terminal. Therefore, at first, a thin pulse corresponding to the tip of the triangular wave is detected, and DT
As the potential of the terminal decreases, a pulse having a wider pulse width is detected. The potential of the DT terminal further decreases, and the pulse width of the detected pulse expands to the maximum pulse width set to prevent DC / DC converter breakdown.

【0016】この間、パルス幅制御ICは出力電圧VO
UTに応じたパルス幅の制御は行わない。従って図4
(D)に示すように出力電圧VOUTはパルス幅に応じ
て次第に上昇し、やがて定格電圧より高い電圧(オーバ
シュート)が出力される。
During this time, the pulse width control IC outputs the output voltage VO
The control of the pulse width according to the UT is not performed. Therefore, FIG.
As shown in (D), the output voltage VOUT gradually increases in accordance with the pulse width, and eventually a voltage (overshoot) higher than the rated voltage is output.

【0017】一方コンデンサC1はPC1−1,R5を
介してREF端子の基準電圧により充電されFB端子の
電位が次第に上昇し、DT端子の電位と同電位(制御電
位)になると、パルス幅制御ICはパルス幅の制御を開
始する。
On the other hand, the capacitor C1 is charged by the reference voltage of the REF terminal via PC1-1 and R5, and the potential of the FB terminal gradually rises, and when the potential of the FB terminal becomes the same potential (control potential) as the potential of the DT terminal, the pulse width control IC. Starts control of the pulse width.

【0018】電圧出力検出回路16の誤差増幅回路16
−1は、出力電圧VOUTと予め設定された基準電圧と
の差分を検出し、差分に応じてホトカプラの発光部PC
1−1に流れる電流を制御する。パルス幅制御ICのR
EF端子に接続されたホトカプラの受光部PC1−2は
発光部PC1−1に流れる電流に応答し内部インピーダ
ンスが変化する。
Error amplification circuit 16 of voltage output detection circuit 16
-1 detects a difference between the output voltage VOUT and a preset reference voltage, and according to the difference, the light emitting unit PC of the photocoupler.
Control the current flowing through 1-1. R of pulse width control IC
The light receiving portion PC1-2 of the photocoupler connected to the EF terminal changes its internal impedance in response to the current flowing through the light emitting portion PC1-1.

【0019】FB端子の電位はREF端子に接続された
PC1−2の内部インピーダンスとR6の分圧比で設定
される。出力電圧VOUTが定格電圧より高い場合、出
力電圧検出回路16のホトカプラの発光部PC1−1に
流れる電流は大きくなり、ソフトスタート回路のホトカ
プラの受光部PC1−2の内部インピーダンスが低下
し、REF端子からPC1−2,R6に流れる電流が大
きくなり、R6の両端に発生する電圧が大きなり、FB
端子の電位が高く設定される。
The potential of the FB terminal is set by the internal impedance of PC1-2 connected to the REF terminal and the voltage dividing ratio of R6. When the output voltage VOUT is higher than the rated voltage, the current flowing through the light emitting portion PC1-1 of the photocoupler of the output voltage detection circuit 16 increases, the internal impedance of the light receiving portion PC1-2 of the photocoupler of the soft start circuit decreases, and the REF terminal , The current flowing to PC1-2 and R6 increases, the voltage generated across R6 increases, and FB
The potential of the terminal is set high.

【0020】FB端子の電位が上昇するとOUT端子に
出力される矩形波パルスのパルス幅は狭くなり、FET
14の導通期間が短くなり出力電圧VOUTが低下す
る。また、出力電圧が定格電圧より低下すると、PC1
−1に流れる電流が減少し、PC1−2の内部インピー
ダンスが増大し、FB端子の電位が低下するのでOUT
端子に出力される矩形波パルスのパルス幅が広くなり出
力電圧VOUTは上昇する。
When the potential of the FB terminal rises, the pulse width of the rectangular wave pulse output to the OUT terminal becomes narrow,
14 becomes short, and the output voltage VOUT decreases. When the output voltage drops below the rated voltage, PC1
-1 decreases, the internal impedance of PC1-2 increases, and the potential of the FB terminal decreases.
The pulse width of the rectangular wave pulse output to the terminal increases, and the output voltage VOUT increases.

【0021】このように、DT端子とREF端子との間
に挿入されたコンデンサC2の放電によりDT端子の電
位を低下させることにより、DC/DCコンバータの起
動時のパルス幅制御を行うと共に、出力電圧VOUTと
定格電圧との差分によりホトカプラを制御しFB端子の
制御電位を設定し、FB端子の制御電位がDT端子の電
位と同電位に達したときパルス幅制御を開始し出力電圧
VOUTを定格電圧になるよう制御する。
As described above, by lowering the potential of the DT terminal by discharging the capacitor C2 inserted between the DT terminal and the REF terminal, the pulse width control at the start of the DC / DC converter is performed and the output is controlled. The photocoupler is controlled by the difference between the voltage VOUT and the rated voltage to set the control potential of the FB terminal. When the control potential of the FB terminal reaches the same potential as the potential of the DT terminal, the pulse width control starts and the output voltage VOUT is rated. Control so that it becomes voltage.

【0022】しかし、FB端子にはフィードバックルー
プの安定化のためにR5, C1が接続されており、制御
電位(FB端子の制御電位がDT端子の電位と同電位)
に達するまでC1への充電が必要となり、C1への充電
期間中はOUT端子に出力される矩形波パルスのパルス
幅は、DT端子の電位により最大まで広がり且つ無制御
であるため、出力電圧VOUTは上昇しオーバシュート
電圧が発生する。
However, R5 and C1 are connected to the FB terminal for stabilizing the feedback loop, and the control potential (the control potential of the FB terminal is equal to the potential of the DT terminal).
Until the voltage of the DT terminal is reached. During the charging period of the C1, the pulse width of the rectangular wave pulse output to the OUT terminal is widened to the maximum by the potential of the DT terminal and is uncontrolled. Rises and an overshoot voltage is generated.

【0023】[0023]

【発明が解決しようとする課題】従来のDC/DCコン
バータは、パルス幅制御ICの起動時に設定され、DT
端子とREF端子との間に挿入されたコンデンサC2の
放電により低下するDT端子の電位を基に三角波のパル
ス幅を検出しOUT端子にパルスを出力してFETを制
御し出力電圧を発生し、出力電圧と定格電圧との差分に
よりホトカプラを制御しFB端子の電位を制御し、FB
端子に接続されたフィードバックループ安定化のための
コンデンサC1充電され、FB端子の制御電位がDT端
子の電位と同電位に達したとき、出力電圧に応じたパル
ス幅制御を開始しOUT端子に矩形波パルスを出力して
FET14を制御し出力電圧が定格電圧になるよう制御
する。
The conventional DC / DC converter is set at the time of starting the pulse width control IC, and has a DT.
The pulse width of the triangular wave is detected based on the potential of the DT terminal, which is reduced by the discharge of the capacitor C2 inserted between the terminal and the REF terminal, and a pulse is output to the OUT terminal to control the FET to generate an output voltage. The potential of the FB terminal is controlled by controlling the photocoupler based on the difference between the output voltage and the rated voltage.
When the capacitor C1 for stabilizing the feedback loop connected to the terminal is charged and the control potential of the FB terminal reaches the same potential as the potential of the DT terminal, the pulse width control according to the output voltage is started and a rectangle is output to the OUT terminal. A wave pulse is output to control the FET 14 so that the output voltage becomes the rated voltage.

【0024】従って、FB端子の電位がパルス幅の制御
電位(FB端子の電位がDT端子の電位と同電位)に達
するまでコンデンサC1への充電が必要となり、コンデ
ンサC1への充電期間中はOUT端子に出力される矩形
波パルスのパルス幅(DTの電位により抽出した三角波
のパルス幅)は、DT端子の電位により最大まで広がり
且つ無制御であるため、出力電圧は上昇しオーバシュー
ト電圧が発生する。
Therefore, it is necessary to charge the capacitor C1 until the potential of the FB terminal reaches the control potential of the pulse width (the potential of the FB terminal is equal to the potential of the DT terminal). The pulse width of the rectangular wave pulse output to the terminal (the pulse width of the triangular wave extracted by the potential of the DT) expands to the maximum by the potential of the DT terminal and is uncontrolled, so that the output voltage rises and an overshoot voltage occurs. I do.

【0025】従って、オーバシュート電圧を防ぐために
は、フィードバックループの応答速度を早くして無制御
期間を除去することにより実現できるが、フィードバッ
クループの安定性から応答速度には限界がある。
Therefore, the overshoot voltage can be prevented by increasing the response speed of the feedback loop and eliminating the non-control period, but the response speed is limited due to the stability of the feedback loop.

【0026】本発明の目的は、フィードバックループの
安定化とオーバシュート電圧の抑制が可能なDC/DC
コンバータを提供することにある。
An object of the present invention is to provide a DC / DC capable of stabilizing a feedback loop and suppressing an overshoot voltage.
To provide a converter.

【0027】[0027]

【課題を解決するための手段】本発明のDC/DCコン
バータは、基準電圧を出力するREF端子、最大パルス
幅制限電位を設定するDT端子、パルス幅制御電位を入
力するFB端子、および起動信号を入力するCONT端
、矩形波パルスを出力するOUT端子を備えるパルス
幅制御ICと、前記パルス幅制御ICを制御してDC/
DCコンバータ起動時に発生する出力電圧のオーバシュ
ート電圧を抑制するためのソフトスタート回路と、電源
トランスの1次巻線に直列に接続され前記パルス幅制御
ICが出力する矩形波パルスに応動しON,OFFする
FETと、前記電源トランスの2次側に接続され前記F
ETが出力する矩形波パルスを整流する整流回路と、前
記整流回路が出力する整流出力電圧の変動を検出し前記
FB端子の制御電位を制御する出力電圧検出回路とを有
し、入力電圧をスイッチング制御により所定の直流電圧
に変換し出力するDC/DCコンバータにおいて、前記
ソフトスタート回路は、入力電圧を分圧する抵抗R1,
R2と、一方の入力端子が前記抵抗R1,R2の接続中
点に接続され、他方の入力端子が前記パルス幅制御IC
の前記REF端子に接続され、出力端子が前記パルス幅
制御ICの前記CONT端子に接続された差動増幅回路
と、前記パルス幅制御ICの前記REF端子と前記FB
端子との間に接続され、前記出力電圧検出回路に備える
発光部に応動して動作するホトカプラの受光部と、前記
パルス幅制御ICの前記FB端子と前記入力電圧の負側
に接続された抵抗R6と、前記FB端子と前記入力電圧
の負側との間に直列に接続された抵抗R5とコンデンサ
C1と、前記パルス幅制御ICの前記REF端子と前記
入力電圧の負側との間に直列に接続され且つ中点が前記
パルス幅制御ICのDT端子に接続される抵抗R3,R
4と、カソード側が前記差動増幅回路の出力に、フォワ
ード側が前記抵抗R5と前記コンデンサC1の接続中点
に接続されるダイオードD1とから構成し、前記パルス
幅制御IC起動時に前記FB端子の電位をパルス幅制御
可能な制御電位に設定し、且つ前記コンデンサC1によ
り前記入力電圧が前記DC/DCコンバータの起動動作
電圧に達するまで継続保持し、前記入力電圧が前記DC
/DCコンバータの起動動作電圧に達したとき放電を開
始し、前記コンデンサC1の放 電による前記FB端子電
圧を基に、前記パルス幅制御ICが内蔵する発振器が発
生する三角波のパルス幅を検出することを特徴とする。
A DC / DC converter according to the present invention comprises a REF terminal for outputting a reference voltage, a DT terminal for setting a maximum pulse width limiting potential, an FB terminal for inputting a pulse width control potential, and a start signal. CONT end <br/> terminal for inputting, by controlling the pulse width control IC with an OUT terminal for outputting a square wave pulse, the pulse width control IC D C /
A soft start circuit for suppressing an overshoot voltage of the output voltage generated at the start of the DC converter, and a power supply
Pulse width control connected in series with the primary winding of a transformer
ON / OFF in response to the square wave pulse output by the IC
FET and the F connected to the secondary side of the power transformer.
A rectifier circuit for rectifying the rectangular pulse output by the ET;
An output voltage detecting circuit for detecting a change in a rectified output voltage output from the rectifying circuit and controlling a control potential of the FB terminal, and converting an input voltage to a predetermined DC voltage by switching control and outputting the DC / DC. in the converter, the
The soft start circuit includes resistors R1, which divide the input voltage.
R2 and one of the input terminals are connected to the resistors R1 and R2.
And the other input terminal is connected to the pulse width control IC.
And the output terminal is connected to the pulse width
A differential amplifier circuit connected to the CONT terminal of the control IC
And the REF terminal of the pulse width control IC and the FB
Connected to the output voltage detection circuit
A light receiving section of a photocoupler that operates in response to the light emitting section;
The FB terminal of the pulse width control IC and the negative side of the input voltage
, The FB terminal and the input voltage.
A resistor R5 and a capacitor connected in series between
C1, the REF terminal of the pulse width control IC and the
Connected in series with the negative side of the input voltage and the midpoint is
Resistors R3 and R connected to the DT terminal of the pulse width control IC
4 and the cathode side is forwarded to the output of the differential amplifier circuit.
The node side is the midpoint of the connection between the resistor R5 and the capacitor C1.
And a diode D1 connected to
Pulse width control of the potential of the FB terminal when starting the width control IC
Set to a possible control potential, and by the capacitor C1.
The input voltage is used to start the DC / DC converter.
Voltage until the input voltage reaches the DC
Discharge starts when DC / DC converter startup operating voltage is reached
It was started, the FB terminal conductive by discharge electricity of the capacitor C1
Oscillator built in the pulse width control IC is generated based on the pressure
The pulse width of the generated triangular wave is detected.

【0028】[0028]

【0029】[0029]

【0030】[0030]

【0031】[0031]

【0032】[0032]

【0033】[0033]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。図1は本発明のDC
/DCコンバータの主要構成を示すブロックである。図
2は図1のDC/DCコンバータにおける起動時の主要
部の電圧波形を示す図である。
Next, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 shows the DC of the present invention.
3 is a block diagram illustrating a main configuration of a / DC converter. FIG. 2 is a diagram showing voltage waveforms of main parts at the time of startup in the DC / DC converter of FIG.

【0034】図1に示すDC/DCコンバータ10は、
起動信号を入力するCONT端子と、基準電圧を出力す
るREF(リファレンス)端子と、出力電圧の誤差電圧
に対応する制御電圧を入力するFB(フィードバック)
端子と、最大パルス幅を設定する設定電圧を入力するD
T(デットタイムコントロール)端子と、電源を入力す
るVcc端子と、矩形波パルスを出力するOUT端子と
を備えるパルス幅制御IC11と、起動時における出力
電圧VOUTのオーバーシュート電圧を抑制するための
ソフトスタート回路12と、電源トランス13の1次巻
線に直列に接続され、パルス幅制御IC11が出力する
矩形波パルスに応動しON/OFFするFET14と、
電源トランス13の2次巻線から出力される矩形波パル
スを整流する整流回路15と、整流回路が出力する出力
電圧VOUTの変動分を検出する出力電圧検出回路16
と、直流入力電源17と、出力端子18−1,18−2
とから構成されている。
The DC / DC converter 10 shown in FIG.
A CONT terminal for inputting a start signal, a REF (reference) terminal for outputting a reference voltage, and an FB (feedback) for inputting a control voltage corresponding to an error voltage of the output voltage.
Terminal and a set voltage to set the maximum pulse width
A pulse width control IC 11 including a T (dead time control) terminal, a Vcc terminal for inputting power, and an OUT terminal for outputting a rectangular pulse, and a software for suppressing an overshoot voltage of the output voltage VOUT at the time of startup. A start circuit 12, an FET 14 connected in series to a primary winding of a power transformer 13, and turned on / off in response to a rectangular wave pulse output from the pulse width control IC 11;
A rectifier circuit 15 that rectifies a rectangular wave pulse output from the secondary winding of the power transformer 13 and an output voltage detection circuit 16 that detects a variation in the output voltage VOUT output by the rectifier circuit
, A DC input power supply 17, and output terminals 18-1 and 18-2.
It is composed of

【0035】ソフトスタート回路12は、直流入力電源
17からスイッチ(図示せず)を介して供給される入力
電源電圧VINを分圧する抵抗R1,R2と、一方の入
力端子が抵抗R1,R2の中点(分圧電圧)に接続さ
れ、他方の入力端子がパルス幅制御IC11のREF端
子に接続され、出力端子がパルス幅制御ICのCONT
端子に接続された差動増幅器IC1と、パルス幅制御I
C11のREF端子とFB端子との間に接続されたホト
カプラの受光部PC1−2と、パルス幅制御IC11の
FB端子と直流入力電源17の負側に接続された抵抗R
6と、FB端子と直流入力電源の負側との間に直列に接
続された抵抗R5とコンデンサC1と、REF端子と直
流入力電源17の負側との間に直列に接続され且つ中点
がパルス幅制御IC11のDT端子に接続された抵抗R
3,R4と、カソード側が差動増幅器IC1の出力端子
に、フォワード側が抵抗R5とコンデンサC1との接続
中点接続されるダイオードD1とから構成されている。
The soft start circuit 12 includes resistors R1 and R2 for dividing an input power supply voltage VIN supplied from a DC input power supply 17 via a switch (not shown), and one input terminal is connected between the resistors R1 and R2. Point (divided voltage), the other input terminal is connected to the REF terminal of the pulse width control IC 11, and the output terminal is CONT of the pulse width control IC.
A differential amplifier IC1 connected to the terminal and a pulse width control I
A photodetector PC1-2 of the photocoupler connected between the REF terminal and the FB terminal of C11, and a resistor R connected to the FB terminal of the pulse width control IC 11 and the negative side of the DC input power supply 17
6, a resistor R5 and a capacitor C1 connected in series between the FB terminal and the negative side of the DC input power supply, and a series connection between the REF terminal and the negative side of the DC input power supply 17 and having a middle point. A resistor R connected to the DT terminal of the pulse width control IC 11
3, R4, and a diode D1 that is connected on the cathode side to the output terminal of the differential amplifier IC1 and connected on the forward side to the connection point between the resistor R5 and the capacitor C1.

【0036】整流回路15は、整流器D2,D3と、塞
流線輪L1と、コンデンサC3とから構成され、出力電
圧検出回路16は、ホトカプラの発光部PC1−1と、
出力電圧VOUTと予め設定された基準電圧の差分によ
りホトカプラの発光部PC1−2の動作電流を制御する
誤差増幅回路16−1とから構成されている。
The rectifier circuit 15 includes rectifiers D2 and D3, an obstruction loop L1, and a capacitor C3. The output voltage detection circuit 16 includes a light emitting section PC1-1 of a photocoupler,
An error amplifier 16-1 controls the operating current of the light emitting section PC1-2 of the photocoupler based on the difference between the output voltage VOUT and a preset reference voltage.

【0037】次に図1に図2を併せて参照し本発明の実
施の形態について説明する。図2は図1における起動時
の動作波形を示す図であり、(A)は入力電圧の電圧波
形を示し、(B)はパルス幅制御ICの内部動作を示
し、(C)はパルス幅制御ICの出力波形を示し、
(D)は出力電圧の一例を示す図である。
Next, an embodiment of the present invention will be described with reference to FIG. 1 and FIG. 2A and 2B are diagrams showing operation waveforms at the time of startup in FIG. 1, wherein FIG. 2A shows a voltage waveform of an input voltage, FIG. 2B shows an internal operation of a pulse width control IC, and FIG. Shows the output waveform of the IC,
(D) is a diagram showing an example of an output voltage.

【0038】図していないスイッチをONすると直流入
力電源17の電源電圧VINがDC/DCコンバータ1
0へ給電され、図2(A)に示すように入力電圧VIN
が次第に上昇し、パルス幅制御IC11の動作開始電圧
a、コンバータ動作開始電圧bを経て直流入力電源の定
格電圧に達する。
When a switch (not shown) is turned on, the power supply voltage VIN of the DC input power supply 17 is changed to the DC / DC converter 1
0 and the input voltage VIN as shown in FIG.
Gradually rises and reaches the rated voltage of the DC input power supply via the operation start voltage a of the pulse width control IC 11 and the converter operation start voltage b.

【0039】パルス幅制御IC11は、入力電源電圧が
動作開始電圧aに達すると動作を開始し、REF端子に
所定の基準電圧を出力し差動増幅器IC1の入力端子
(+)に印加される。一方入力電圧VINが抵抗R1と
R2により所定の電圧に分圧され差動増幅器IC1の入
力端子(−)に印加される。
The pulse width control IC 11 starts operating when the input power supply voltage reaches the operation start voltage a, outputs a predetermined reference voltage to the REF terminal, and is applied to the input terminal (+) of the differential amplifier IC1. On the other hand, the input voltage VIN is divided into a predetermined voltage by the resistors R1 and R2 and applied to the input terminal (-) of the differential amplifier IC1.

【0040】このとき入力電圧VINがパルス幅制御I
C11の動作開始電圧aを経過後コンバータ動作開始電
圧bに達するまでは、差動増幅器IC1の入力端子
(+)に印加されるパルス幅制御IC11のREF端子
の基準電圧が入力端子(−)に印加される電圧より高く
なるようにR1およびR2を設定しておくことにより、
差動増幅器IC1の出力はHレベルなる。
At this time, the input voltage VIN changes to the pulse width control I.
After the operation start voltage a of C11 elapses and reaches the converter operation start voltage b, the reference voltage of the REF terminal of the pulse width control IC11 applied to the input terminal (+) of the differential amplifier IC1 is applied to the input terminal (-). By setting R1 and R2 to be higher than the applied voltage,
The output of the differential amplifier IC1 becomes H level.

【0041】差動増幅器IC1のHレベル出力は、パル
ス幅制御IC11のCONT端子に入力されパルス幅制
御IC11を起動待機状態(スタンバイ状態)に設定す
ると共に、ダイオードD1を介してコンデンサC1を充
電し、コンデンサC1は差動増幅器IC1の出力レベル
とほぼ同電位に充電される。これによりFB端子の電位
によって、FB端子に従来回路におけるDC/DCコン
バータ起動時のDT端子電圧による破壊防止と同じ機能
を持たせることが可能となる。
The H level output of the differential amplifier IC1 is input to the CONT terminal of the pulse width control IC11 to set the pulse width control IC11 in a standby state (standby state) and to charge the capacitor C1 via the diode D1. , Capacitor C1 is charged to substantially the same potential as the output level of differential amplifier IC1. This makes it possible for the FB terminal to have the same function as that of the conventional circuit, which is prevented from being damaged by the DT terminal voltage when the DC / DC converter is activated, by the potential of the FB terminal.

【0042】同時にパルス幅制御IC11の動作開始電
圧aを経過しREF端子に所定の基準電圧が出力される
と、DT端子の電位が図2(B)に示すように、抵抗R
3を介しREF端子の基準電圧に設定される。REF端
子の基準電圧は一定であるため、DT端子電圧によりパ
ルス幅制御ICの最大パルス幅が決定されパルス幅制御
ICの動作開始時におけるコンバータの破壊を防止す
る。
At the same time, when a predetermined reference voltage is output to the REF terminal after the operation start voltage a of the pulse width control IC 11 has passed, the potential of the DT terminal becomes the resistance R as shown in FIG.
3 is set to the reference voltage of the REF terminal. Since the reference voltage of the REF terminal is constant, the maximum pulse width of the pulse width control IC is determined by the DT terminal voltage, thereby preventing the converter from being destroyed when the operation of the pulse width control IC starts.

【0043】入力電圧VINがコンバータ動作開始電圧
bに達すると差動増幅器IC1の入力端子(−)の電圧
が入力端子(+)の電圧より高くなり差動増幅器IC1
の出力はLレベルに反転し、パルス幅制御IC11が起
動しOSCから三角波が出力され、同時にR5を介して
コンデンサC1が放電を開始し制御電位で安定する。
When the input voltage VIN reaches the converter operation start voltage b, the voltage at the input terminal (-) of the differential amplifier IC1 becomes higher than the voltage at the input terminal (+) and the differential amplifier IC1
Is inverted to the L level, the pulse width control IC 11 is activated, a triangular wave is output from the OSC, and at the same time, the capacitor C1 starts discharging through R5 and is stabilized at the control potential.

【0044】図2(B)に示すようにFBの電位が放電
し三角波の振幅レベルまで低下するとパルス幅の検出を
開始し、OUT端子から検出されたパルス幅の矩形波パ
ルスを出力し整流回路15を経て出力端子18−1,1
8−2に矩形波パルスのパルス幅に応じた出力電圧VO
UTが出力される。
As shown in FIG. 2B, when the potential of the FB discharges and decreases to the amplitude level of the triangular wave, the detection of the pulse width is started, and a rectangular wave pulse having the detected pulse width is output from the OUT terminal to output a rectifier circuit. 15 and output terminals 18-1, 1
8-2 shows the output voltage VO according to the pulse width of the rectangular wave pulse.
The UT is output.

【0045】図4(C)に示すようにFBの電位に対応
して三角波のパルス幅が検出される。従って最初は三角
波の先端部に相当する細いパルスが検出され、FBの電
位が低下するに従ってパルス幅の広いパルスが検出さ
れ、図2(D)に示すように出力電圧VOUTはパルス
幅に応じて次第に上昇し、やがて定格電圧が出力され
る。
As shown in FIG. 4C, the pulse width of the triangular wave is detected corresponding to the potential of FB. Therefore, at first, a thin pulse corresponding to the tip of the triangular wave is detected, and as the potential of FB decreases, a pulse having a wider pulse width is detected. As shown in FIG. 2D, the output voltage VOUT changes according to the pulse width. The voltage gradually increases, and the rated voltage is output.

【0046】電圧出力検出回路16の誤差増幅回路16
−1は、出力電圧VOUTと予め設定された基準電圧と
の差分を検出し、差分に応じてホトカプラの発光部PC
1−1に流れる電流を制御する。パルス幅制御ICのR
EF端子に接続されたホトカプラの受光部PC1−2は
発光部PC1−1に流れる電流に応答し内部インピーダ
ンスが変化する。
Error amplification circuit 16 of voltage output detection circuit 16
-1 detects a difference between the output voltage VOUT and a preset reference voltage, and according to the difference, the light emitting unit PC of the photocoupler.
Control the current flowing through 1-1. R of pulse width control IC
The light receiving portion PC1-2 of the photocoupler connected to the EF terminal changes its internal impedance in response to the current flowing through the light emitting portion PC1-1.

【0047】FB端子の電位はREF端子に接続された
PC1−2の内部インピーダンスとR6の分圧比で設定
される。出力電圧VOUTが定格電圧より高い場合、出
力電圧検出回路16のホトカプラの発光部PC1−1に
流れる電流は大きくなり、ソフトスタート回路のホトカ
プラの受光部PC1−2の内部インピーダンスが低下
し、REF端子からPC1−2,R6に流れる電流が大
きくなり、R6の両端に発生する電圧が大きなり、FB
端子の電位が高く設定される。
The potential of the FB terminal is set by the internal impedance of PC1-2 connected to the REF terminal and the voltage dividing ratio of R6. When the output voltage VOUT is higher than the rated voltage, the current flowing through the light emitting portion PC1-1 of the photocoupler of the output voltage detection circuit 16 increases, the internal impedance of the light receiving portion PC1-2 of the photocoupler of the soft start circuit decreases, and the REF terminal The current flowing from PC2 to PC1-2 and R6 increases, the voltage generated across R6 increases, and FB
The potential of the terminal is set high.

【0048】FB端子の電位が上昇するとOUT端子に
出力される矩形波パルスのパルス幅は狭くなり、FET
14の導通期間が短くなり出力電圧VOUTが低下す
る。また、出力電圧VOUTが定格電圧より低下する
と、PC1−1に流れる電流が減少し、PC1−2の内
部インピーダンスが増大し、FB端子の電位が低下する
のでOUT端子に出力される矩形波パルスのパルス幅が
広くなり出力電圧VOUTは上昇する。
When the potential of the FB terminal rises, the pulse width of the rectangular wave pulse output to the OUT terminal becomes narrow,
14 becomes short, and the output voltage VOUT decreases. When the output voltage VOUT falls below the rated voltage, the current flowing through the PC1-1 decreases, the internal impedance of the PC1-2 increases, and the potential of the FB terminal decreases. The pulse width increases and the output voltage VOUT increases.

【0049】このように、コンバータの動作開始前のパ
ルス幅制御ICの動作開始時に、差動増幅器IC1の出
力電圧によりコンデンサC1を充電し、DC/DCコン
バータ起動時にはFB端子にDT端子と同じ機能を持た
せると共に、パルス幅制御待機状態にし、入力電圧VI
Nがコンバータの動作開始電圧に達するとコンデンサC
1の放電によりFB端子の電位を徐々に低下させ、パル
ス幅を徐々に広くすることにより、コンバータの起動時
における出力電圧のオーバシュート電圧の発生を防止す
ることができる。
As described above, at the start of operation of the pulse width control IC before the start of operation of the converter, the capacitor C1 is charged by the output voltage of the differential amplifier IC1, and when the DC / DC converter is started, the FB terminal has the same function as the DT terminal. , And in the pulse width control standby state, and the input voltage VI
When N reaches the starting voltage of the converter, the capacitor C
By gradually lowering the potential of the FB terminal and gradually increasing the pulse width by the discharge of 1, it is possible to prevent occurrence of an overshoot voltage of the output voltage at the time of starting the converter.

【0050】[0050]

【発明の効果】以上説明したよう本発明は、直流入力電
源から入力電圧VINが供給されパルス幅制御IC11
の動作開始電圧に達すると、DT端子をコンバータ破損
防止のための最大パルス幅制御電位、すなわちREF端
子電圧と同電位に設定すると共に、差動増幅器IC1の
出力電圧をダイオードD1を介してコンデンサC1を充
電しFB端子の電位をパルス幅制御開始可能な状態に設
定し、入力電圧VINがコンバータの動作開始電圧に達
すると差動増幅器IC1の湯津力が反転し、コンデンサ
C1が放電を開始し、この放電電位を基に三角波のパル
ス幅を検出し、検出したパルス幅に応動してFET14
がスイッチング動作して出力電圧VOUTを発生するよ
う構成したので、コンバータの安定動作のためのフィー
ドバックループの応答速度を遅延することなく、フィー
ドバックループ内でソフトスタートのためのパルス幅制
限を行い、ソフトスタートに必要な電位から制御電位へ
の移行を安定且つ滑らかに連続させることができる。
As described above, according to the present invention, the input voltage VIN is supplied from the DC input power supply and the pulse width control IC 11
, The DT terminal is set to the maximum pulse width control potential for preventing the converter from being damaged, that is, the same potential as the REF terminal voltage, and the output voltage of the differential amplifier IC1 is set to the capacitor C1 via the diode D1. And the potential of the FB terminal is set to a state where pulse width control can be started. When the input voltage VIN reaches the operation start voltage of the converter, the Yuzu force of the differential amplifier IC1 is inverted, and the capacitor C1 starts discharging. The pulse width of the triangular wave is detected based on the discharge potential, and the FET 14 responds to the detected pulse width.
Is configured to generate an output voltage VOUT by performing a switching operation. Therefore, without delaying the response speed of the feedback loop for stable operation of the converter, the pulse width for the soft start is limited in the feedback loop, and The transition from the potential required for starting to the control potential can be stably and smoothly continued.

【0051】従って、コンバータ起動時の出力電圧のオ
ーバシュート電圧の発生を抑制することができる。
Therefore, it is possible to suppress the generation of the overshoot voltage of the output voltage at the time of starting the converter.

【0052】また、ソフトスタート回路に大きな時定数
を必要としないので、コンバータの立ち上がり時間を短
縮でき、起動時に短時間で定格電圧を出力することがで
きる。
Since a large time constant is not required for the soft start circuit, the rise time of the converter can be shortened, and the rated voltage can be output in a short time at the time of starting.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のDC/DCコンバータの主要構成を示
すブロックである。
FIG. 1 is a block diagram showing a main configuration of a DC / DC converter of the present invention.

【図2】本発明のDC/DCコンバータの起動時におけ
る主要各部の電圧波形を示す図である。
FIG. 2 is a diagram showing voltage waveforms at main parts when the DC / DC converter of the present invention is started.

【図3】従来のDC/DCコンバータの主要構成を示す
ブロック図である。
FIG. 3 is a block diagram showing a main configuration of a conventional DC / DC converter.

【図4】従来のDC/DCコンバータの起動時における
主要各部の電圧波形を示す図である。
FIG. 4 is a diagram showing voltage waveforms at main parts when a conventional DC / DC converter is started.

【符号の説明】[Explanation of symbols]

10 DC/DCコンバータ 11 パルス幅制御IC 12 ソフトスタート回路 13 トランス 14 FET 15 整流回路 16 出力電圧検出回路 16−1 誤差増幅回路 17 直流入力電源 18−1,18−2 出力端子 20 DC/DCコンバータ 21 ソフトスタート回路 Reference Signs List 10 DC / DC converter 11 Pulse width control IC 12 Soft start circuit 13 Transformer 14 FET 15 Rectifier circuit 16 Output voltage detection circuit 16-1 Error amplification circuit 17 DC input power supply 18-1 and 18-2 Output terminal 20 DC / DC converter 21 Soft start circuit

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 実開 平6−52391(JP,U) 実開 平6−66292(JP,U) (58)調査した分野(Int.Cl.7,DB名) H02M 3/28 ──────────────────────────────────────────────────続 き Continued on the front page (56) References JP-A 6-52391 (JP, U) JP-A 6-66292 (JP, U) (58) Fields surveyed (Int. Cl. 7 , DB name) H02M 3/28

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基準電圧を出力するREF端子、最大パ
ルス幅制限電位を設定するDT端子、パルス幅制御電位
を入力するFB端子、および起動信号を入力するCON
T端子、矩形波パルスを出力するOUT端子を備えるパ
ルス幅制御ICと、前記パルス幅制御ICを制御してD
C/DCコンバータ起動時に発生する出力電圧のオーバ
シュート電圧を抑制するためのソフトスタート回路と、
電源トランスの1次巻線に直列に接続され前記パルス幅
制御ICが出力する矩形波パルスに応動しON,OFF
するFETと、前記電源トランスの2次側に接続され前
記FETが出力する矩形波パルスを整流する整流回路
と、前記整流回路が出力する整流出力電圧の変動を検出
し前記FB端子の制御電位を制御する出力電圧検出回路
とを有し、入力電圧をスイッチング制御により所定の直
流電圧に変換し出力するDC/DCコンバータにおい
て、前記ソフトスタート回路は、入力電圧を分圧する抵抗R
1,R2と、一方の入力端子が前記抵抗R1,R2の接
続中点に接続され、他方の入力端子が前記パルス幅制御
ICの前記REF端子に接続され、出力端子が前記パル
ス幅制御ICの前記CONT端子に接続された差動増幅
回路と、前記パルス幅制御ICの前記REF端子と前記
FB端子との間に接続され、前記出力電圧検出回路に備
える発光部に応動して動作するホトカプラの受光部と、
前記パルス幅制御ICの前記FB端子と前記入力電圧の
負側に接続された抵抗R6と、前記FB端子と前記入力
電圧の負側との間に直列に接続された抵抗R5とコンデ
ンサC1と、前記パルス幅制御ICの前記REF端子と
前記入力電圧の負側との間に直列に接続され且つ中点が
前記パルス幅制御ICのDT端子に接続される抵抗R
3,R4と、カソード側が前記差動増幅回路の出力に、
フォワード側が前記抵抗R5と前記コンデンサC1の接
続中点に接続されるダイオードD1とから構成し、 前記パルス幅制御IC起動時に前記FB端子の電位をパ
ルス幅制御可能な制御電位に設定し、且つ前記コンデン
サC1により前記入力電圧が前記DC/DCコンバータ
の起動動作電圧に達するまで継続保持し、前記入力電圧
が前記DC/DCコンバータの起動動作電圧に達したと
き放電を開始し、前記コンデンサC1の放電による前記
FB端子電圧を基に、前記パルス幅制御ICが内蔵する
発振器が発 生する三角波のパルス幅を検出することを特
徴とするDC/DCコンバータ。
1. A REF terminal for outputting a reference voltage, a DT terminal for setting a maximum pulse width limiting potential, an FB terminal for inputting a pulse width control potential, and a CON for inputting a start signal.
T terminal, and the pulse width control IC with an OUT terminal for outputting a rectangular wave pulse, D to control the pulse width control IC
A soft start circuit for suppressing an overshoot voltage of an output voltage generated at the time of starting the C / DC converter;
The pulse width connected in series with the primary winding of the power transformer
ON, OFF in response to the square wave pulse output by the control IC
FET connected to the secondary side of the power transformer
Rectifier circuit for rectifying the square wave pulse output from the FET
And an output voltage detection circuit for detecting a change in a rectified output voltage output by the rectifier circuit and controlling a control potential of the FB terminal, and converts an input voltage into a predetermined DC voltage by switching control and outputs the DC voltage. / DC converter, the soft start circuit includes a resistor R for dividing an input voltage.
1 and R2 and one input terminal is connected to the resistors R1 and R2.
Connected to the middle point and the other input terminal controls the pulse width.
Connected to the REF terminal of the IC and the output terminal
Differential amplifier connected to the CONT terminal of the width control IC
A circuit; the REF terminal of the pulse width control IC;
Connected between the FB terminal and the output voltage detection circuit.
A light-receiving part of a photocoupler that operates in response to the light-emitting part
Between the FB terminal of the pulse width control IC and the input voltage.
A resistor R6 connected to the negative side, the FB terminal and the input
A resistor R5 connected in series with the negative side of the voltage and a capacitor
And the REF terminal of the pulse width control IC.
Connected in series with the negative side of the input voltage and
A resistor R connected to the DT terminal of the pulse width control IC
3, R4 and the cathode side to the output of the differential amplifier circuit,
The forward side connects the resistor R5 and the capacitor C1.
And a diode D1 connected to the middle point, and when the pulse width control IC is activated, the potential of the FB terminal is pulsed.
Set the control potential to control the pulse width, and
The input voltage is increased by the DC / DC converter
Until the start operating voltage of the input voltage is reached.
Has reached the starting operating voltage of the DC / DC converter.
Discharge starts and the capacitor C1 discharges
Built-in pulse width control IC based on FB terminal voltage
Especially that the oscillator to detect the pulse width of the triangular wave that occurs
DC / DC converter.
JP21106698A 1998-07-27 1998-07-27 DC / DC converter Expired - Fee Related JP3251240B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21106698A JP3251240B2 (en) 1998-07-27 1998-07-27 DC / DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21106698A JP3251240B2 (en) 1998-07-27 1998-07-27 DC / DC converter

Publications (2)

Publication Number Publication Date
JP2000050624A JP2000050624A (en) 2000-02-18
JP3251240B2 true JP3251240B2 (en) 2002-01-28

Family

ID=16599848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21106698A Expired - Fee Related JP3251240B2 (en) 1998-07-27 1998-07-27 DC / DC converter

Country Status (1)

Country Link
JP (1) JP3251240B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4720612B2 (en) * 2005-07-12 2011-07-13 ブラザー工業株式会社 Power supply apparatus and image forming apparatus
JP2007336787A (en) * 2006-06-19 2007-12-27 Dainippon Printing Co Ltd Contactless power supply system, power supply device, and power receiving device
CN104426345A (en) * 2013-08-22 2015-03-18 海洋王(东莞)照明科技有限公司 External soft start circuit of Buck converter
CN109494986B (en) * 2018-12-24 2020-07-10 深圳市华星光电半导体显示技术有限公司 Direct current voltage reduction circuit and direct current voltage reduction method

Also Published As

Publication number Publication date
JP2000050624A (en) 2000-02-18

Similar Documents

Publication Publication Date Title
US6980444B2 (en) Switching power supply
US7492615B2 (en) Switching power supply
US6597221B2 (en) Power converter circuit and method for controlling
US7151679B2 (en) Adaptive leading edge blanking circuit
US8923021B2 (en) Control circuit and system for switch mode power supply
US7071667B2 (en) DC—DC converter
US9337739B2 (en) Power controller with over power protection
US6529391B2 (en) Switching power supply
US7623361B2 (en) Power supply soft start controller with no output voltage undershoot when transitioning from skip cycle mode to normal mode
EP0529391A1 (en) Voltage converter
JPH02254933A (en) Charging circuit
US20060113974A1 (en) Method of forming a power supply control and device therefor
US7502235B2 (en) Output power limit for a switching mode power converter by a current limit signal having a multi-slope waveform
EP0605057A2 (en) Switched-mode supply circuit and control circuit for use in such a power supply circuit
US8384366B2 (en) System and method for providing stable control for power systems
JP3839737B2 (en) DC voltage conversion circuit
WO2000067367A1 (en) Activating de-activating switching regulator in regulation cycle
KR20010111459A (en) Power supply, electronic device using the same and output short-circuit protection method for the same
US6373730B1 (en) Switching power supply
JP3251240B2 (en) DC / DC converter
JP2005039925A (en) Switching power source
JPH08317637A (en) Soft start circuit for switching power-supply device
JP2006230167A (en) Power supply unit
JP2004015993A (en) Power saving power supply under no load
JP3789362B2 (en) Switching power supply

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011030

LAPS Cancellation because of no payment of annual fees