JP3249452B2 - Digital gamma correction circuit - Google Patents

Digital gamma correction circuit

Info

Publication number
JP3249452B2
JP3249452B2 JP27671697A JP27671697A JP3249452B2 JP 3249452 B2 JP3249452 B2 JP 3249452B2 JP 27671697 A JP27671697 A JP 27671697A JP 27671697 A JP27671697 A JP 27671697A JP 3249452 B2 JP3249452 B2 JP 3249452B2
Authority
JP
Japan
Prior art keywords
circuit
data
input data
correction
break point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27671697A
Other languages
Japanese (ja)
Other versions
JPH11120344A (en
Inventor
誠 北川
貢 小林
誠 藤岡
雄介 筒井
久夫 上原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP27671697A priority Critical patent/JP3249452B2/en
Priority to US09/168,773 priority patent/US6278496B1/en
Publication of JPH11120344A publication Critical patent/JPH11120344A/en
Application granted granted Critical
Publication of JP3249452B2 publication Critical patent/JP3249452B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、LCD、スキャ
ナ、プリンタ等のγ特性に応じてデジタル輝度データや
デジタル濃度データをγ補正するデジタルγ補正回路に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital gamma correction circuit for gamma correcting digital luminance data and digital density data according to gamma characteristics of LCDs, scanners, printers and the like.

【0002】[0002]

【従来の技術】従来、この種のデジタルγ補正回路とし
ては、LCD、スキャナ、プリンタ等のγ特性に応じた
変換値を予めROMに記憶し、補正前のデジタル輝度デ
ータやデジタル濃度データをアドレスとしてROMに印
加することによりγ補正を行う方法と、補正前のデジタ
ル輝度データやデジタル濃度データXを複数の領域に分
割して個々の領域を次式により演算回路により演算する
ことによりγ補正を行う方法が知られている。
2. Description of the Related Art Conventionally, as a digital gamma correction circuit of this type, a conversion value corresponding to a gamma characteristic of an LCD, a scanner, a printer or the like is stored in a ROM in advance, and digital luminance data and digital density data before correction are addressed. A method of performing gamma correction by applying the correction value to a ROM, and dividing the digital luminance data and digital density data X before correction into a plurality of regions and calculating each region by a calculation circuit according to the following equation. How to do is known.

【0003】Y=AX+B 但し、Yは出力値、Aは個々の領域毎のγ補正用折れ線
の傾き
Y = AX + B, where Y is the output value, and A is the slope of the gamma correction polygonal line for each area.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、ROM
を用いる方法では、補正曲線の数を増加させるとその数
のROMが必要になり、コストアップ、回路面積の増大
という問題が生じていた。また、演算回路を用いる方法
も同様に、γ補正用折れ線の数を増加させると回路規模
が増大し、さらには処理時間も長くなるという問題が生
じていた。
SUMMARY OF THE INVENTION However, ROM
In the method using the method, when the number of correction curves is increased, the number of ROMs is required, which causes a problem that the cost is increased and the circuit area is increased. Similarly, in the method using an arithmetic circuit, when the number of γ correction broken lines is increased, the circuit scale increases, and the processing time also increases.

【0005】[0005]

【課題を解決するための手段】本発明は上記従来の問題
に鑑みてなされたもので、デジタルの入力データをγ補
正折れ線に基づき補正してデジタルの出力データを得る
デジタルγ補正回路において、前記γ補正折れ線の入力
データ方向の各折れ点位置を固定位置とし、この固定位
置により分割された複数の領域毎に傾きデータを指定可
能とすると共に、指定された傾きデータと前記固定位置
から複数の領域毎に前記γ補正折れ線の出力データ方向
の各折れ点位置を、入力データの入力に先立ち演算する
折れ点演算回路と、前記折れ点演算回路で演算された前
記出力データ方向の各折れ点位置と前記指定された傾き
データに基づいて、入力データをリアルタイムでγ補正
し対応する出力データを出力するリアルタイム処理回路
とを有するデジタルγ補正回路路により、上記課題を解
決するものである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned conventional problems, and is directed to a digital gamma correction circuit for obtaining digital output data by correcting digital input data based on a gamma correction broken line. Each break point position in the input data direction of the γ correction broken line is set as a fixed position, and it is possible to specify tilt data for each of a plurality of regions divided by the fixed position, and a plurality of tilt data from the specified tilt data and the fixed position. A break point calculation circuit that calculates each break point position in the output data direction of the γ-correction broken line for each area prior to input of input data; and a break point position in the output data direction calculated by the break point calculation circuit. And a real-time processing circuit for correcting input data in real time based on the specified tilt data and outputting corresponding output data. The positive circuit path is intended to solve the above problems.

【0006】[0006]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図1は本発明に係るデジタルγ補
正回路の一実施形態を示すブロック図、図2は図1のデ
ジタルγ補正回路のγ補正特性を示す説明図、図3は図
1の折れ点演算部の処理を示す説明図、図4は図1の5
to4エンコーダの処理を示す説明図、図5は図1のフラ
グエンコーダの処理を示す説明図、図6は図1のデジタ
ルγ補正回路のγ補正処理を示す説明図である。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of a digital γ correction circuit according to the present invention, FIG. 2 is an explanatory diagram showing γ correction characteristics of the digital γ correction circuit of FIG. 1, and FIG. FIG. 4 is an explanatory diagram showing the processing, and FIG.
FIG. 5 is an explanatory diagram showing the processing of the to4 encoder, FIG. 5 is an explanatory diagram showing the processing of the flag encoder of FIG. 1, and FIG. 6 is an explanatory diagram showing the γ correction processing of the digital γ correction circuit of FIG.

【0007】図1に示すデジタルγ補正回路は、一例と
してLCDのγ特性を補正するために図2に示すように
10ビット(整数部8ビット、小数部2ビット)のデジ
タル輝度データX〔9:0〕を12の領域に分割し、1
2本のγ補正用折れ線(傾きA0〜A11)で12ビッ
ト(整数部8ビット、小数部4ビット)の補正データY
〔11:0〕にγ変換する構成を示している。ここで、
図2において、入力値Xは以下に示すX方向の折れ点X
1〜X11を境界にして12個の領域に分割されてい
る。なお、以下に示すように上位5ビット毎に区切
る「;」は、後述する小領域を説明するためであり、図
のX方向にはこの上位5ビットを16進数(ヘキサ)で
表した値を記載している。
The digital gamma correction circuit shown in FIG. 1 is, for example, as shown in FIG. 2, for correcting the gamma characteristic of an LCD, as shown in FIG. 2, digital luminance data X [9 of 10 bits (8 bits for integer part, 2 bits for decimal part). : 0] is divided into 12 regions, and 1
12-bit (8-bit integer part, 4-bit decimal part) correction data Y with two γ correction polygonal lines (slope A0 to A11)
[11: 0] shows a configuration for performing γ conversion. here,
In FIG. 2, an input value X is a break point X in the X direction shown below.
It is divided into 12 regions with 1 to X11 as a boundary. In addition, as shown below, “;”, which is divided into upper 5 bits, is for explaining a small area described later. In the X direction of the figure, a value in which the upper 5 bits are represented by a hexadecimal number (hex) is shown. It has been described.

【0008】 X1 =00001;000,00(図示「1」) X2 =00010;000,00(図示「2」) X3 =00100;000,00(図示「4」) X4 =00110;000,00(図示「6」) X5 =01010;000,00(図示「A」) X6 =01110;000,00(図示「E」) X7 =10110;000,00(図示「16」) X8 =11010;000,00(図示「1A」) X9 =11100;000,00(図示「1C」) X10=11110;000,00(図示「1E」) X11=11111;000,00(図示「1F」) すなわち、この領域の各々は以下のように、間隔が明部
と暗部では細かくなるように、また、中間調では粗くな
るように 傾きA0、A1の各領域は1個 傾きA2、A3の各領域は2個 傾きA4、A5の各領域は4個 傾きA6の領域は8個 傾きA7の領域は4個 傾きA8、A9の各領域は2個 傾きA10、A11の各領域は1個 の小領域を含み、この小領域のX方向の幅は「1;00
0,00」即ち「8」で構成されている。
X1 = 000000; 00000 (shown as “1”) X2 = 000000; 00000 (shown as “2”) X3 = 0100100; 00000 (shown as “4”) X4 = 010010; 00000 ( X6 = 011010; 00000 (illustrated "A") X6 = 01110; 00000 (illustrated "E") X7 = 10110; 00000, 000 (illustrated "16") X8 = 11010; 000, 00 ("1A" shown) X9 = 11100; 00000 ("1C" shown) X10 = 11110; 0000, 000 ("1E" shown) X11 = 11111; 00000, 00 ("1F" shown) That is, this area Each of the areas A0 and A1 has one slope so that the interval becomes finer in the bright part and the dark part, and becomes coarser in the halftone as follows. 2 areas for A3, 2 areas for slopes A4, A5, 4 areas for slope A6, 4 areas for slope A7, 2 areas for slopes A8, A9, 2 areas for slopes A10, A11 Contains one small region, and the width of this small region in the X direction is “1; 00”.
0000 ", that is," 8 ".

【0009】 A0 :「00000;000,00」〜「00000;111,11」 A1 :「00001;000,00」〜「00001;111,11」 A2 :「00010;000,00」〜「00010;111,11」 「00011;000,00」〜「00011;111,11」 A3 :「00100;000,00」〜「00100;111,11」 「00101;000,00」〜「00101;111,11」 A4 :「00110;000,00」〜「00110;111,11」 「00111;000,00」〜「00111;111,11」 「01000;000,00」〜「01000;111,11」 「01001;000,00」〜「01001;111,11」 A5 :「01010;000,00」〜「01010;111,11」 「01011;000,00」〜「01011;111,11」 「01100;000,00」〜「01100;111,11」 「01101;000,00」〜「01101;111,11」 A6 :「01110;000,00」〜「01110;111,11」 「01111;000,00」〜「01111;111,11」 「10000;000,00」〜「10000;111,11」 「10001;000,00」〜「10001;111,11」 「10010;000,00」〜「10010;111,11」 「10011;000,00」〜「10011;111,11」 「10100;000,00」〜「10100;111,11」 「10101;000,00」〜「10101;111,11」 A7: 「10110;000,00」〜「10110;111,11」 「10111;000,00」〜「10111;111,11」 「11000;000,00」〜「11000;111,11」 「11001;000,00」〜「11001;111,11」 A8: 「11010;000,00」〜「11010;111,11」 「11011;000,00」〜「11011;111,11」 A9: 「11100;000,00」〜「11100;111,11」 「11101;000,00」〜「11101;111,11」 A10:「11110;000,00」〜「11110;111,11」 A11:「11111;000,00」〜「11111;111,11」 図1に示す折れ点演算部1とセレクタ13には、不図示
の操作部から上記の12個の領域の各傾きデータA0〜
A11が3ビットの整数部と5ビットの小数部より成る
8ビットデータAX〔7:0〕で印加され、折れ点演算
部1にはまた、予め上記の12個の領域の各境界点X1
〜X11が設定されている。
A0: “00000; 00000” to “00000; 111, 11” A1: “00001; 00000” to “00001; 111, 11” A2: “000010,000,000,” to “00010; 111,11 ""00011; 00000,00 "to"00011; 111,11 "A3:"00100; 00000,00 "to"00100; 111,11 "" 00101: 000000 "to"00101; 111,11 " A4: “00110; 00000,00” to “00110; 111,11” “00111; 000000” to “00111; 111,11” “01000; 000000” to “01000; 111,11” “01001” ; 00000,00 "to"01001; 111,11 "A5:"01010; 00000,00 ""01010;111,11""01011;00000,00" to "01011;111,11""01100;00000,00" to "01100;111,11""01101;00000,00" to "01101;111" , 11 "A6:"01110; 00000,00 "to"01110; 111,11 ""01111; 00000,00 "to"01111; 111,11 ""10000; 00000,00 "to"10000; 111,11 "“10001; 00000” to “10001; 111, 11” “10010; 00000” to “10010; 111, 11” “10011; 00000” to “10011; 111, 11” “10100; 000, 00 "to"10100; 111, 11 ""10101; 000000 "to" 10101 " 111, 11 "A7:"10110; 000000 "to"10110; 111, 11 ""10111; 000000 "to"10111; 111, 11 ""11000; 000000 "to"11000; 111, 11 "11001;00000,00" to "11001;111,11" A8: "11010;00000,00" to "11010;111,11""11011;00000,00" to "11011;111,11" A9 : “11100; 000000” to “11100; 111, 11” “11101; 000000” to “11101; 111, 11” A10: “11110; 000000” to “11110; 111, 11” A11: “11111; 00000,00” to “11111; 111,11” The break point calculation unit 1 shown in FIG. The selector 13, the inclination data of the 12 regions of the operation unit of the not shown A0~
A11 is applied as 8-bit data AX [7: 0] consisting of a 3-bit integer part and a 5-bit decimal part, and is also supplied to the break point calculation unit 1 in advance at each of the boundary points X1 of the 12 regions.
To X11 are set.

【0010】そして、折れ点演算部1はこれらの傾きデ
ータA0〜A11と12個の領域の各境界点X1〜X1
1に基づいて、図2に示すY方向の11個の折れ点値Y
1〜Y11をLCD画像の1画面(1V)の時間の間で
算出し、これをレジスタ1aに格納して次の画面の先頭
画素から継続して、また、次の傾きが設定されるまでセ
レクタ14に出力する。ここでは、入力データが映像信
号であるのでその垂直帰線期間にレジスタ1aの内容を
書き換えるようにしている。この折れ点値Y1〜Y11
の各々は8ビットの整数部と2ビットの小数部より成る
10ビットデータY〔9:0〕である。
The break point calculation unit 1 calculates the inclination data A0 to A11 and the boundary points X1 to X1 of the twelve areas.
1, 11 break point values Y in the Y direction shown in FIG.
1 to Y11 are calculated during the time of one screen (1V) of the LCD image, stored in the register 1a and continued from the first pixel of the next screen, and until the next inclination is set, the selector 14 is output. Here, since the input data is a video signal, the contents of the register 1a are rewritten during the vertical blanking period. These break point values Y1 to Y11
Are 10-bit data Y [9: 0] composed of an 8-bit integer part and a 2-bit decimal part.

【0011】ここで、8ビットの傾きデータAX〔7:
0〕は図3に示すように3ビットの整数部と5ビットの
小数部により構成され、したがって、傾きが10進値=
1の場合には傾きデータAX〔7:0〕は「001,0
0000」で表され、また、傾きが10進値=2の場合
には傾きデータAX〔7:0〕は「010,0000
0」で、傾きが10進値=1/2の場合には傾きデータ
AX〔7:0〕は「000,10000」で表される。
Here, 8-bit gradient data AX [7:
0] is composed of a 3-bit integer part and a 5-bit decimal part as shown in FIG.
In the case of 1, the inclination data AX [7: 0] is "001, 0".
0000 ”, and when the slope is a decimal value = 2, the slope data AX [7: 0] is“ 010,0000 ”.
0 ", and when the slope is a decimal value = 1/2, the slope data AX [7: 0] is represented by" 000, 10000 ".

【0012】そこで、図2に示す最初の折れ点値Y1
は、傾きA0の領域が1つの小領域により構成されてい
るので、1つの小領域の幅に傾きA0を乗算すれば求め
ることができる。そして、その1つの小領域の幅は上述
したように「1000」(「8」)であるので、傾きに
「1000」を乗算することは、傾きを3ビットMSB
側へシフトすることで求められる。よって、図3に示す
ように傾きデータA0〔7:0〕を3ビットMSB側に
シフトすること(図のA0<<3)により求めることがで
きる。例えば傾き=2(10進)=010,00000
の場合、これをMSB側に3ビットシフトすると Y1=010000,00 となり、前述した最初の境界点X1=0000100
0,00を2倍した値になる。また、例えば傾き=1/
2(10進)=000,10000の場合、これをMS
B側に3ビットシフトすると Y1=000100,00 となり、前述した最初の境界点X1=0000100
0,00を1/2倍した値となる。
Therefore, the first break point value Y1 shown in FIG.
Can be obtained by multiplying the width of one small area by the slope A0 since the area having the slope A0 is composed of one small area. Since the width of the one small area is “1000” (“8”) as described above, multiplying the slope by “1000” means that the slope is determined by the 3-bit MSB.
It is determined by shifting to the side. Therefore, the inclination data A0 [7: 0] can be obtained by shifting the 3-bit MSB side to the MSB side (A0 << 3 in the figure) as shown in FIG. For example, slope = 2 (decimal) = 010,00000
In this case, if this is shifted to the MSB side by 3 bits, Y1 = 01000000,00, and the above-mentioned first boundary point X1 = 0000100
The value is twice 0000. Also, for example, slope = 1 /
If 2 (decimal) = 00000, 10000
Shifting to the B side by 3 bits gives Y1 = 000100,00, and the above-mentioned first boundary point X1 = 0000100
It becomes a value obtained by multiplying 0.00 by 1 /.

【0013】同様に、Y2−Y1は傾きA1の領域が1
つの小領域により構成されているので、傾きデータA1
〔7:0〕を3ビット、MSB側にシフトすることによ
り求めることができ、上記のY1を加算することにより
第2の境界点Y2を求めることができる。次に、Y3−
Y2はA2の領域が2つの小領域により構成されている
ので、上述と同様傾きデータA2〔7:0〕を3ビット
MSB側にシフトし、これを2倍すればよく、2倍の代
わりにもう1ビットシフトを増やせばよい。つまり、傾
きデータA2〔7:0〕を4ビット、MSB側にシフト
することにより求めることができ、上記のY2を加算す
ることにより第3の境界点Y3を求めることができる。
以下同様に、2つの小領域により構成されている上記差
分は、傾きデータAX〔7:0〕を4ビット、MSB側
にシフトすることにより求めることができ、また、4つ
の小領域により構成されている上記差分は、傾きデータ
AX〔7:0〕を5ビット、MSB側にシフトし、8つ
の小領域により構成されている上記差分は、傾きデータ
AX〔7:0〕を6ビット、MSB側にシフトすること
により求めることができる。但し、整数部の9ビット目
以上についてはオーバーフローとして扱い、これらのビ
ットのいずれかが「1」の時にはオール1とする。
Similarly, Y2-Y1 is such that the area of inclination A1 is 1
Of the tilt data A1
[7: 0] can be obtained by shifting 3 bits to the MSB side, and the second boundary point Y2 can be obtained by adding the above Y1. Next, Y3-
In Y2, since the area of A2 is composed of two small areas, the slope data A2 [7: 0] is shifted to the 3-bit MSB side as described above, and this may be doubled, instead of doubled. One more bit shift may be required. That is, it can be obtained by shifting the inclination data A2 [7: 0] by 4 bits to the MSB side, and the third boundary point Y3 can be obtained by adding the above Y2.
Similarly, the above difference composed of two small areas can be obtained by shifting the gradient data AX [7: 0] by 4 bits to the MSB side, and is composed of four small areas. The difference is that the inclination data AX [7: 0] is shifted to the MSB side by 5 bits, and the difference composed of eight small areas is that the inclination data AX [7: 0] is 6 bits and the MSB It can be obtained by shifting to the side. However, the ninth bit or more of the integer part is treated as overflow, and when any of these bits is “1”, it is all 1s.

【0014】図1に戻り、10ビットの入力データX
〔9:0〕の内、上位5ビットX〔9:5〕は5to4エ
ンコーダ11とフラグエンコーダ12に印加され、下位
5ビットX〔4:0〕は加算器15に印加される。5to
4エンコーダ11は図4に示すように、上位5ビットX
〔9:5〕に基づいて上記の12個の領域(図示傾きA
0〜A11)のどの領域かを示す信号、すなわち4ビッ
トの傾き選択信号SEL3〜0にデコードしてこれをセ
レクタ13、14に出力する。
Returning to FIG. 1, 10-bit input data X
Of [9: 0], the upper 5 bits X [9: 5] are applied to the 5to4 encoder 11 and the flag encoder 12, and the lower 5 bits X [4: 0] are applied to the adder 15. 5to
4 encoder 11, as shown in FIG.
Based on [9: 5], the above 12 areas (tilt A
0 to A11), that is, a 4-bit gradient selection signal SEL3 to SEL0, which is decoded and output to the selectors 13 and 14.

【0015】ここで、図2を参照すると、例えば傾きA
4の入力データの領域は「00110;000,00」
(図示「6」)から「01001;111,11」(図
示「A」の直前)までであるので、図4に示すように入
力データの上位5ビットX〔9:5〕が 「00110」 「00111」 「01000」 「01001」 の時には、傾き選択信号SEL3〜0は全て「010
0」となる。
Here, referring to FIG. 2, for example, the inclination A
The input data area of No. 4 is “00110; 000000”
("6" in the figure) to "01001; 111, 11" (immediately before "A" in the figure), so the upper 5 bits X [9: 5] of the input data are "00110" as shown in FIG. In the case of “00111”, “01000”, and “01001”, all the slope selection signals SEL3 to SEL0 are “010”
0 ".

【0016】セレクタ13はこの傾き選択信号SEL3
〜0に基づいて傾きデータA0〜A11の1つA〔7:
0〕を選択し、これをγ補正用折れ線Y=A*ΔX+B
の傾きAとして演算部16に出力する。また、セレクタ
14はこの傾き選択信号SEL3〜0に基づいて、折れ
点演算部1により演算された折れ点値Y0〜Y11の1
つを選択し、これをγ補正用折れ線Y=A*ΔX+Bの
Bとして演算部16に出力する。
The selector 13 receives the gradient selection signal SEL3
One of the slope data A0 to A11 A [7:
0], and this is converted to a broken line for γ correction Y = A * ΔX + B
Is output to the calculation unit 16 as the inclination A of In addition, the selector 14 calculates one of the break point values Y0 to Y11 calculated by the break point calculation unit 1 based on the inclination selection signals SEL3 to SEL0.
One of them is selected and output to the arithmetic unit 16 as a γ-correction polygonal line Y = A * ΔX + B.

【0017】また、フラグエンコーダ12は図5に示す
ように、上位5ビットX〔9:5〕に基づいて、上記の
12個の領域の内のどの小領域かを示す信号、すなわち
3ビットのフラグF〔7:5〕をエンコードしてこれを
加算器15に出力する。ここで、図2を参照すると、例
えば傾きA4の入力データの領域は「00110;00
0,00」(図示「6」)から「01001;111,
11」(図示「A」の直前)までであるので、フラグF
〔7:5〕は図5に示すように入力データの上位5ビッ
トX〔9:5〕が 「00110」の時には「000」:第1小領域 「00111」の時には「001」:第2小領域 「01000」の時には「010」:第3小領域 「01001」の時には「011」:第4小領域 となる。5to4エンコーダ11とフラグエンコーダ12
は論理回路又はROMにより構成することができる。
As shown in FIG. 5, the flag encoder 12 outputs a signal indicating which of the twelve areas is a small area, that is, a 3-bit signal, based on the upper 5 bits X [9: 5]. The flag F [7: 5] is encoded and output to the adder 15. Here, referring to FIG. 2, for example, the area of the input data having the slope A4 is “00110; 00”.
0000 "(" 6 "in the figure) to"01001; 111,
11 ”(immediately before“ A ”in the figure).
As shown in FIG. 5, [7: 5] is “000” when the upper 5 bits X [9: 5] of the input data is “00110”: first small area “0011” when it is “00111”: second small When the area is “01000”, “010” is the third small area. When the area is “01001”, it is “011”: the fourth small area. 5 to 4 encoder 11 and flag encoder 12
Can be constituted by a logic circuit or a ROM.

【0018】加算器15はこのフラグF〔7:5〕を8
ビットデータΔX〔7:0〕の上位3ビットとすると共
に、10ビットの入力データX〔9:0〕の内の下位5
ビットX〔4:0〕を8ビットデータΔX〔7:0〕の
下位5ビットとした8ビットデータΔX〔7:0〕とし
し、これをγ補正用折れ線Y=A*ΔX+BのΔXとし
て演算部16に出力する。すなわち、この8ビットデー
タΔX〔7:0〕は前の領域とのX方向の折れ点値X1
〜X11からの値である。ここで、加算器15は演算器
ではなく、8ビットバスなどで簡単に構成することがで
きることは容易にわかる。
The adder 15 sets the flag F [7: 5] to 8
The upper 3 bits of the bit data ΔX [7: 0] and the lower 5 bits of the 10-bit input data X [9: 0]
Bits X [4: 0] are set as 8-bit data ΔX [7: 0], which is the lower 5 bits of 8-bit data ΔX [7: 0], and are calculated as ΔX of γ correction broken line Y = A * ΔX + B Output to the unit 16. That is, this 8-bit data ΔX [7: 0] is a break point value X1 in the X direction with the previous area.
~ X11. Here, it can be easily understood that the adder 15 can be easily formed by an 8-bit bus or the like instead of the arithmetic unit.

【0019】演算部16は積和演算器により構成され、
加算器15により算出された前の領域とのX方向の折れ
点値X1〜X11からの値ΔX〔7:0〕と、セレクタ
13により選択された傾きA〔7:0〕と、セレクタ1
4により選択された前の領域とのY方向の折れ点値Y1
〜Y11=Bと次式 Y=A*ΔX+B に基づいて、12ビット(整数部8ビット、小数部4ビ
ット)のγ補正データを算出し、これをLCDに出力す
る。ここで、演算部16を上記式を演算する場合、図6
に示すように演算結果の整数部の9ビット目はオーバー
フローとして扱い、「1」の場合には12ビットをオー
ル1とする。また、小数点5位以下は切り捨てて12ビ
ットとして出力する。
The operation unit 16 is constituted by a product-sum operation unit.
The value ΔX [7: 0] from the X-direction break point values X1 to X11 with respect to the previous area calculated by the adder 15, the slope A [7: 0] selected by the selector 13, and the selector 1
4, a breakpoint value Y1 in the Y direction with the previous area selected by
Based on デ ー タ Y11 = B and the following equation Y = A * ΔX + B, 12-bit (8-bit integer part, 4-bit decimal part) γ-correction data is calculated and output to the LCD. Here, when the calculation unit 16 calculates the above equation, FIG.
As shown in the above, the ninth bit of the integer part of the operation result is treated as overflow, and in the case of “1”, all 12 bits are set to “1”. In addition, the value after the fifth decimal place is rounded down and output as 12 bits.

【0020】すなわち、上記構成では、折れ点演算部1
は傾きデータA0〜A11が入力するとY方向の11個
の折れ点値Y1〜Y11をLCD画像の1画面(1V)
の時間の間で算出してこれを次の画面以降、継続してセ
レクタ14に出力しており、これに対し、5to4エンコ
ーダ11、フラグエンコーダ12、セレクタ13、1
4、加算器15及び演算部16は入力データに対してリ
アルタイムで処理を行う。
That is, in the above configuration, the break point calculation unit 1
When the inclination data A0 to A11 are input, the eleven break point values Y1 to Y11 in the Y direction are displayed on one screen (1V) of the LCD image.
And outputs it to the selector 14 continuously from the next screen onward. In contrast, the 5to4 encoder 11, the flag encoder 12, the selectors 13, 1
4. The adder 15 and the operation unit 16 perform processing on the input data in real time.

【0021】[0021]

【発明の効果】以上説明したように本発明に係るデジタ
ルγ補正回路によれば、γ補正折れ線の入力データ方向
の折れ点位置を固定位置として、演算量の多い出力デー
タ方向の折れ点位置演算をデータの入力に先立ち行うよ
うにしたので、データ入力時にはリアルタイム処理は高
速となり、しかも回路規模も小さくて済む。
As described above, according to the digital gamma correction circuit according to the present invention, the break point position in the input data direction of the gamma correction broken line is fixed, and the break point position calculation in the output data direction with a large amount of calculation is performed. Is performed prior to data input, real-time processing at the time of data input becomes faster, and the circuit scale can be reduced.

【0022】また、複数の傾き及び出力データ方向の複
数の折れ点位置を、入力データを所定の上位ビットに応
じて選択することにより、演算処理を簡略化することが
できる。更に、領域毎にそれぞれ指定された複数の傾き
データをその領域の大きさに応じてビット毎にシフト
し、シフト結果を個々の領域毎に加算することによりγ
補正用折れ線の出力データ方向の折れ点を演算するの
で、演算が高速化できる。
Further, the arithmetic processing can be simplified by selecting a plurality of inclinations and a plurality of breakpoint positions in the output data direction in accordance with predetermined upper bits of the input data. Further, a plurality of gradient data designated for each region are shifted for each bit according to the size of the region, and the shift result is added for each region, thereby obtaining γ.
Since the break point in the output data direction of the correction broken line is calculated, the calculation can be speeded up.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るデジタルγ補正回路の一実施形態
を示すブロック図である。
FIG. 1 is a block diagram showing an embodiment of a digital gamma correction circuit according to the present invention.

【図2】図1のデジタルγ補正回路のγ補正特性を示す
説明図である。
FIG. 2 is an explanatory diagram showing γ correction characteristics of the digital γ correction circuit of FIG. 1;

【図3】図1の折れ点演算部の処理を示す説明図であ
る。
FIG. 3 is an explanatory diagram illustrating a process of a break point calculation unit in FIG. 1;

【図4】図1の5to4エンコーダの処理を示す説明図で
ある。
FIG. 4 is an explanatory diagram showing processing of a 5to4 encoder in FIG. 1;

【図5】図1のフラグエンコーダの処理を示す説明図で
ある。
FIG. 5 is an explanatory diagram showing processing of the flag encoder of FIG. 1;

【図6】図1のデジタルγ補正回路のγ補正処理を示す
説明図である。
FIG. 6 is an explanatory diagram showing γ correction processing of the digital γ correction circuit of FIG. 1;

【符号の説明】[Explanation of symbols]

1 折れ点演算部 11 5to4エンコーダ 12 フラグエンコーダ 13,14 セレクタ 15 加算器 16 演算部 DESCRIPTION OF SYMBOLS 1 Break point calculation part 11 5 to 4 encoder 12 Flag encoder 13, 14 Selector 15 Adder 16 Calculation part

フロントページの続き (72)発明者 筒井 雄介 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会社内 (72)発明者 上原 久夫 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会社内 (56)参考文献 特開 平4−355587(JP,A) 特開 平8−214190(JP,A) 特開 平4−33477(JP,A) 特開 平5−244460(JP,A) (58)調査した分野(Int.Cl.7,DB名) G06T 5/00 100 H04N 1/407 H04N 5/202 Continued on the front page (72) Inventor Yusuke Tsutsui 2-5-5 Keihanhondori, Moriguchi-shi, Osaka Sanyo Electric Co., Ltd. (72) Inventor Hisao Uehara 2-5-5-1 Keihanhondori, Moriguchi-shi, Osaka Sanyo (56) References JP-A-4-355587 (JP, A) JP-A-8-214190 (JP, A) JP-A-4-33477 (JP, A) JP-A-5-244460 (JP) , A) (58) Field surveyed (Int. Cl. 7 , DB name) G06T 5/00 100 H04N 1/407 H04N 5/202

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 デジタルの入力データをγ補正折れ線に
基づき補正してデジタルの出力データを得るデジタルγ
補正回路において、前記γ補正折れ線の入力データ方向
の各折れ点位置を固定位置とし、この固定位置により分
割された複数の領域毎に傾きデータを指定可能とすると
共に、指定された傾きデータと前記固定位置から複数の
領域毎に前記γ補正折れ線の出力データ方向の各折れ点
位置を、入力データの入力に先立ち演算する折れ点演算
回路と、前記折れ点演算回路で演算された前記出力デー
タ方向の各折れ点位置と前記指定された傾きデータに基
づいて、入力データをリアルタイムでγ補正し対応する
出力データを出力するリアルタイム処理回路とを有して
おり、このリアルタイム処理回路は、入力データの所定
の上位ビットに応じて、前記複数の領域毎にそれぞれ指
定された複数の傾きデータの1つを選択する前記第1の
選択回路と、入力データの所定の上位ビットに応じて、
前記折れ点演算回路で前記複数の領域毎にそれぞれ演算
された出力データ方向の複数の折れ点位置の1つを選択
する第2の選択回路と、入力データに基づいて、入力デ
ータが属する領域における入力データ方向の折れ点位置
から入力データまでの差分を算出する算出回路と、前記
第1の選択回路により選択された傾きデータと前記算出
回路により算出された差分を乗算し、この乗算結果と前
記第2の選択回路により選択された折れ点位置の値を加
算し、その加算結果を入力データのγ補正値として出力
する演算回路とより成っており、更に、前記入力データ
は映像信号であって、前記折れ点演算回路は、前記映像
信号の垂直帰線期間に出力する演算内容を更新すること
を特徴とするデジタルγ補正回路。
1. A digital γ obtaining digital output data by correcting digital input data based on a γ correction broken line.
In the correction circuit, each break point position in the input data direction of the γ-correction broken line is set as a fixed position, and the tilt data can be designated for each of a plurality of regions divided by the fixed position. A break point calculation circuit for calculating each break point position in the output data direction of the γ-correction broken line for each of a plurality of regions from a fixed position prior to input of input data; and the output data direction calculated by the break point calculation circuit And a real-time processing circuit that outputs γ-corrected input data in real time based on each of the breakpoint positions and the designated inclination data, and outputs the corresponding output data. A first selection circuit for selecting one of a plurality of pieces of gradient data specified for each of the plurality of areas in accordance with a predetermined upper bit; Depending on the predetermined upper bits of data,
A second selection circuit for selecting one of a plurality of breakpoint positions in the output data direction calculated for each of the plurality of regions by the breakpoint calculation circuit; A calculating circuit for calculating a difference from the break point position in the input data direction to the input data; multiplying the slope data selected by the first selecting circuit by the difference calculated by the calculating circuit; An arithmetic circuit for adding the value of the breakpoint position selected by the second selection circuit and outputting the addition result as a γ correction value of the input data.
Is a video signal, and the break point calculation circuit
A digital gamma correction circuit for updating the operation content output during a vertical blanking period of a signal.
【請求項2】 デジタルの入力データをγ補正折れ線に
基づき補正してデジタルの出力データを得るデジタルγ
補正回路において、前記γ補正折れ線の入力データ方向
の各折れ点位置を固定位置とし、この固定位置により分
割された複数の領域毎に傾きデータを指定可能とすると
共に、指定された傾きデータと前記固定位置から複数の
領域毎に前記γ補正折れ線の出力データ方向の各折れ点
位置を、入力データの入力に先立ち演算する折れ点演算
回路と、前記折れ点演算回路で演算された前記出力デー
タ方向の各折れ点位置と前記指定された傾きデータに基
づいて、入力データをリアルタイムでγ補正し対応する
出力データを出力するリアルタイム処理回路とを有し、
このリアルタイム処理回路は、入力データの所定の上位
ビットに応じて、前記複数の領域毎にそれぞれ指定され
た複数の傾きデータの1つを選択する前記第1の選択回
路と、入力データの所定の上位ビットに応じて、前記折
れ点演算回路で前記複数の領域毎にそれぞれ演算された
出力データ方向の複数の折れ点位置の1つを選択する第
2の選択回路と、入力データに基づいて、入力データが
属する領域における入力データ方向の折れ点位置から入
力データまでの差分を算出する算出回路と、前記第1の
選択回路により選択された傾きデータと前記算出回路に
より算出された差分を乗算し、この乗算結果と前記第2
の選択回路により選択された折れ点位置の値を加算し、
その加算結果を入力データのγ補正値として出力する演
算回路とより成っており、前記折れ点演算回路は、前記
複数の領域毎にそれぞれ指定された複数の傾きデータを
その領域の大きさに応じてビット毎にシフトし、シフト
結果を個々の領域毎に加算することによりγ補正用折れ
線の出力データ方向の折れ点位置を演算することを特徴
とするデジタルγ補正回路。
2. A digital γ obtaining digital output data by correcting digital input data based on a γ correction broken line.
In the correction circuit, each break point position in the input data direction of the γ-correction broken line is set as a fixed position, and the tilt data can be designated for each of a plurality of regions divided by the fixed position. A break point calculation circuit for calculating each break point position in the output data direction of the γ-correction broken line for each of a plurality of regions from a fixed position prior to input of input data; and the output data direction calculated by the break point calculation circuit A real-time processing circuit that outputs γ-correction input data in real time based on the respective breakpoint positions and the specified inclination data, and outputs corresponding output data,
The real-time processing circuit includes: a first selection circuit that selects one of a plurality of pieces of gradient data specified for each of the plurality of regions in accordance with a predetermined upper bit of the input data; A second selection circuit that selects one of a plurality of breakpoint positions in the output data direction calculated by the breakpoint calculation circuit for each of the plurality of regions in accordance with the upper bit, based on the input data, A calculating circuit for calculating a difference from the break point position in the input data direction in the area to which the input data belongs to the input data; multiplying the slope data selected by the first selecting circuit by the difference calculated by the calculating circuit; , The result of the multiplication and the second
Add the value of the break point position selected by the selection circuit of
An arithmetic circuit that outputs the addition result as a γ correction value of the input data, wherein the break point arithmetic circuit converts a plurality of pieces of inclination data specified for each of the plurality of areas according to the size of the area. A digital gamma correction circuit for calculating a break point position in the output data direction of a gamma correction polygonal line by adding a shift result for each area by shifting each bit.
【請求項3】 デジタルの入力データをγ補正折れ線に
基づき補正してデジタルの出力データを得るデジタルγ
補正回路において、前記γ補正折れ線の入力データ方向
の各折れ点位置を予め設定して複数の領域毎に分割する
と共に、前記複数の領域毎にそれぞれ指定された複数の
傾きデータと前記予め設定された入力データ方向の各折
れ点位置に基づいてγ補正用折れ線の出力データ方向の
各折れ点位置を演算する折れ点演算回路と、入力データ
の所定の上位ビットに応じて、前記複数の領域毎にそれ
ぞれ指定された複数の傾きデータの1つを選択する前記
第1の選択回路と、入力データの所定の上位ビットに応
じて、前記折れ点演算回路で前記複数の領域毎にそれぞ
れ演算された出力データ方向の複数の折れ点位置の1つ
を選択する第2の選択回路と、入力データに基づいて、
入力データが属する領域における入力データ方向の折れ
点位置から入力データまでの差分を算出する算出回路
と、前記第1の選択回路により選択された傾きデータと
前記算出回路により算出された差分を乗算し、この乗算
結果と前記第2の選択回路により選択された折れ点位置
の値を加算し、その加算結果を入力データのγ補正値と
して出力する演算回路を有しており、前記折れ点演算回
路は、前記複数の領域毎にそれぞれ指定された複数の傾
きデータをその領域の大きさに応じてビット毎にシフト
し、シフト結果を個々の領域毎に加算することによりγ
補正用折れ線の出力データ方向の折れ点位置を演算する
ことを特徴とするデジタルγ補正回路。
3. A digital γ obtaining digital output data by correcting digital input data based on a γ correction broken line.
In the correction circuit, each break point position in the input data direction of the γ correction broken line is set in advance and divided into a plurality of regions, and a plurality of inclination data designated for each of the plurality of regions and the predetermined A broken point calculation circuit for calculating each broken point position in the output data direction of the gamma correction broken line based on each broken point position in the input data direction; and The first selection circuit for selecting one of the plurality of inclination data designated respectively, and the break point calculation circuit for each of the plurality of regions in accordance with a predetermined upper bit of the input data. A second selection circuit for selecting one of a plurality of breakpoint positions in the output data direction; and
A calculating circuit for calculating a difference from the break point position in the input data direction in the area to which the input data belongs to the input data; multiplying the slope data selected by the first selecting circuit by the difference calculated by the calculating circuit; An arithmetic circuit for adding the multiplication result and the value of the break point position selected by the second selection circuit, and outputting the addition result as a γ correction value of the input data. Is obtained by shifting a plurality of inclination data designated for each of the plurality of regions for each bit in accordance with the size of the region, and adding the shift result for each region.
A digital gamma correction circuit for calculating a broken point position of a correction broken line in the output data direction.
【請求項4】 前記入力データは映像信号であって、前
記折れ点演算回路は、前記映像信号の垂直帰線期間に出
力する演算内容を更新することを特徴とする請求項2ま
たは3に記載のデジタルγ補正回路。
Wherein said input data is a video signal, the break point arithmetic circuit, according to claim 2 or and updates the content of operation to be output to the vertical blanking period of the video signal
Digital γ correction circuit according to another 3.
JP27671697A 1997-10-09 1997-10-09 Digital gamma correction circuit Expired - Fee Related JP3249452B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP27671697A JP3249452B2 (en) 1997-10-09 1997-10-09 Digital gamma correction circuit
US09/168,773 US6278496B1 (en) 1997-10-09 1998-10-08 Digital correction circuit and image data processing apparatus equipped with a digital correction circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27671697A JP3249452B2 (en) 1997-10-09 1997-10-09 Digital gamma correction circuit

Publications (2)

Publication Number Publication Date
JPH11120344A JPH11120344A (en) 1999-04-30
JP3249452B2 true JP3249452B2 (en) 2002-01-21

Family

ID=17573344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27671697A Expired - Fee Related JP3249452B2 (en) 1997-10-09 1997-10-09 Digital gamma correction circuit

Country Status (1)

Country Link
JP (1) JP3249452B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100397904B1 (en) * 2000-03-10 2003-09-13 마츠시타 덴끼 산교 가부시키가이샤 GRADATION CORRECTION CIRCUIT, AND γCORRECTION APPARATUS
JP2001343957A (en) * 2000-03-27 2001-12-14 Hitachi Ltd Liquid crystal display device
JP4255467B2 (en) 2005-10-26 2009-04-15 シャープ株式会社 Digital gamma correction circuit and digital gamma correction method
JP4330596B2 (en) 2006-03-31 2009-09-16 シャープ株式会社 Digital gamma correction circuit and digital gamma correction method

Also Published As

Publication number Publication date
JPH11120344A (en) 1999-04-30

Similar Documents

Publication Publication Date Title
JP4455513B2 (en) Image processing method, image processing apparatus, and image display apparatus
US7643180B2 (en) Image processing and display apparatus and method for tone resolution expansion of digital images
US6278496B1 (en) Digital correction circuit and image data processing apparatus equipped with a digital correction circuit
JP3710131B2 (en) Image processing apparatus, image processing method, image display apparatus, and portable electronic device
US20050105818A1 (en) Image processing method and apparatus
JP3249452B2 (en) Digital gamma correction circuit
US7742190B2 (en) Image processing method and apparatus
JP3562707B2 (en) Image display device
JP3428063B2 (en) Image data gradation conversion method and apparatus
JP3473454B2 (en) Video signal processing circuit and video signal processing method for matrix type display device
JP3348499B2 (en) Cyclic noise reduction device
JP3912079B2 (en) Error diffusion processing circuit and method for display device
US7791759B2 (en) Image processing method and apparatus
JP3288214B2 (en) Gradation display control device
JP3184055B2 (en) Display device
JP2001117528A (en) Picture display device
JP3263201B2 (en) Image processing device
JP2004120366A (en) Apparatus and method for image processing
JPH09311669A (en) Image processor and image processing method therefor
JP4403361B2 (en) Display processing method, display processing apparatus, and display system
JP3440814B2 (en) Video signal processing device
JPH0318177A (en) Picture processor
JP2506205B2 (en) Black level correction device
JP3096327B2 (en) Quantization error reduction method
JP4285117B2 (en) Video signal processing apparatus, video signal processing method, and video display apparatus

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101109

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees