JP3248663B2 - Frequency measuring instrument - Google Patents

Frequency measuring instrument

Info

Publication number
JP3248663B2
JP3248663B2 JP17407395A JP17407395A JP3248663B2 JP 3248663 B2 JP3248663 B2 JP 3248663B2 JP 17407395 A JP17407395 A JP 17407395A JP 17407395 A JP17407395 A JP 17407395A JP 3248663 B2 JP3248663 B2 JP 3248663B2
Authority
JP
Japan
Prior art keywords
circuit
frequency
electromagnetic noise
peaks
predetermined time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17407395A
Other languages
Japanese (ja)
Other versions
JPH095367A (en
Inventor
和明 矢野
慎一 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP17407395A priority Critical patent/JP3248663B2/en
Publication of JPH095367A publication Critical patent/JPH095367A/en
Application granted granted Critical
Publication of JP3248663B2 publication Critical patent/JP3248663B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Measuring Frequencies, Analyzing Spectra (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、一定時間内における電
磁雑音電圧波形のピークの数を記憶し、このピークの数
の逆数を演算することによって、雑音電圧の周波数を測
定する周波数測定器に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a frequency measuring device for measuring the frequency of a noise voltage by storing the number of peaks of an electromagnetic noise voltage waveform within a predetermined time and calculating the reciprocal of the number of peaks. Things.

【0002】[0002]

【従来の技術】図7は、従来の代表的な周波数測定器F
C2を示すブロック図である。
2. Description of the Related Art FIG. 7 shows a conventional typical frequency measuring instrument F.
It is a block diagram which shows C2.

【0003】この周波数測定器FC2は、被測定交流信
号の振幅を増幅回路51が増幅し、波形整形回路52が
パルス状に波形整形し、一方、基準発振器53が出力す
る交流信号を分周回路54が整数分の1に分周し、この
分周された信号に基づいてゲート制御回路55がゲート
制御信号を生成する。
In the frequency measuring device FC2, an amplifying circuit 51 amplifies the amplitude of an AC signal to be measured, a waveform shaping circuit 52 shapes the waveform into a pulse, and an AC signal output from a reference oscillator 53 is divided by a frequency dividing circuit. The frequency is divided by 1 and the gate control circuit 55 generates a gate control signal based on the frequency-divided signal.

【0004】ゲート制御信号中の所定時間だけ、ゲート
回路56が、波形整形回路52の出力パルスを通過さ
せ、この通過したパルスを計数回路57がカウントし、
このカウントされたパルスの数を演算回路58が周波数
に変換し、この変換された値を周波数出力とする。
The gate circuit 56 allows the output pulse of the waveform shaping circuit 52 to pass for a predetermined time in the gate control signal, and the counting circuit 57 counts the passed pulse.
The arithmetic circuit 58 converts the number of counted pulses into a frequency, and uses the converted value as a frequency output.

【0005】なお、基準発振器53、分周回路54、ゲ
ート制御回路55、ゲート回路56、計数回路57、演
算回路58等は制御回路59によって制御され、協調し
た動作を行う。
The reference oscillator 53, the frequency dividing circuit 54, the gate control circuit 55, the gate circuit 56, the counting circuit 57, the arithmetic circuit 58 and the like are controlled by a control circuit 59 and perform cooperative operations.

【0006】[0006]

【発明が解決しようとする課題】上記従来の周波数測定
器FC2において、入力信号を波形整形し、パルスに変
換する波形整形回路を使用しているので、周波数測定器
全体の回路構成が複雑であり、周波数測定器全体が高い
という問題がある。
Since the conventional frequency measuring device FC2 uses a waveform shaping circuit for shaping an input signal into a waveform and converting it into a pulse, the circuit configuration of the entire frequency measuring device is complicated. However, there is a problem that the entire frequency measuring device is expensive.

【0007】また、上記従来の周波数測定器FC2にお
いて、ゲート信号時間内にパルス数を測定するようにし
ているので、その周波数測定の精度は、ゲート時間を左
右する基準発振器53の精度で決定され、高精度な測定
結果を得るためには、基準発振器53の精度が高くかつ
安定性が高いことが必要である。したがって、基準発振
器53が高価であり、周波数測定器全体が高価になると
いう問題がある。
In the conventional frequency measuring device FC2, the number of pulses is measured within the gate signal time, so that the accuracy of the frequency measurement is determined by the accuracy of the reference oscillator 53 which affects the gate time. In order to obtain a highly accurate measurement result, it is necessary that the reference oscillator 53 has high accuracy and high stability. Therefore, there is a problem that the reference oscillator 53 is expensive and the entire frequency measuring device becomes expensive.

【0008】本発明は、回路構成が簡素であり、したが
って安価である電磁雑音の周波数を測定する周波数測定
器を提供することを目的とするものである。
An object of the present invention is to provide a frequency measuring device for measuring the frequency of electromagnetic noise which has a simple circuit configuration and is inexpensive.

【0009】[0009]

【課題を解決するための手段】本発明は、従来の周波数
測定器で用いていた入力信号を波形整形し、パルスに変
換する回路の代わりに、回路構成の簡易な整流回路、積
分回路を使用したものである。
According to the present invention, a rectifier circuit and an integrating circuit having a simple circuit configuration are used instead of a circuit for shaping a waveform of an input signal used in a conventional frequency measuring instrument and converting it into a pulse. It was done.

【0010】[0010]

【作用】本発明は、入力信号を波形整形し、パルスに変
換する回路の代わりに、整流回路、積分回路を使用した
ので、回路構成が簡易になり、電磁雑音の周波数を測定
する周波数測定器が安価になる。
According to the present invention, a rectifier circuit and an integrating circuit are used instead of a circuit for shaping an input signal into a waveform and converting it into a pulse, so that the circuit configuration is simplified and a frequency measuring device for measuring the frequency of electromagnetic noise. Becomes cheaper.

【0011】[0011]

【実施例】図1は、本発明の一実施例である周波数測定
器CF1のブロック図である。
FIG. 1 is a block diagram of a frequency measuring device CF1 according to an embodiment of the present invention.

【0012】この周波数測定器CF1は、通信線、電力
線等を伝導する電磁雑音の電圧を、電流プローブまたは
高インピーダンスプローブを用いて検出する測定器であ
り、電磁雑音電圧検出部10と、周波数測定部20と、
周波数表示部30と、制御部40とを有し、制御部40
は、周波数測定部20と周波数表示部30とを制御する
ものである。
The frequency measuring device CF1 is a measuring device for detecting the voltage of electromagnetic noise transmitted through a communication line, a power line or the like by using a current probe or a high impedance probe. Part 20;
The control unit 40 includes a frequency display unit 30 and a control unit 40.
Controls the frequency measurement unit 20 and the frequency display unit 30.

【0013】図2は、上記実施例における周波数測定部
20を示すブロック図である。
FIG. 2 is a block diagram showing the frequency measuring section 20 in the above embodiment.

【0014】周波数測定部20は、検出された電磁雑音
の振幅を二分の一に抑制する整流回路21と、この整流
回路21が出力した信号のうちで、測定すべき電磁雑音
の周波数よりも高い所定周波数以上の高周波信号を抑制
する積分回路22と、この積分回路22が一定の所定時
間内に出力した信号のピークの数をカウントするピーク
カウント回路23と、このピークカウント回路23が第
1回目〜第N回目(Nは2以上の整数)にカウントした
ピークの数nを各回毎に記憶する記憶回路24と、この
記憶回路24に記憶された複数のピークの数nを、多数
決で決定し、この決定されたピークの数と上記所定時間
とに基づいて、検出すべき電磁雑音の周波数を演算する
演算回路25と、ピークカウント回路23と記憶回路2
4と演算回路25とを制御する制御回路26とを有す
る。
The frequency measuring unit 20 includes a rectifying circuit 21 for suppressing the amplitude of the detected electromagnetic noise to one half, and a signal output by the rectifying circuit 21 which is higher than the frequency of the electromagnetic noise to be measured. An integration circuit 22 for suppressing a high-frequency signal of a predetermined frequency or more; a peak count circuit 23 for counting the number of peaks of a signal output by the integration circuit 22 within a predetermined time; A storage circuit 24 for storing the number n of peaks counted in the Nth time (N is an integer of 2 or more) each time, and the number n of a plurality of peaks stored in the storage circuit 24 is determined by majority decision. An arithmetic circuit 25 for calculating the frequency of the electromagnetic noise to be detected based on the determined number of peaks and the predetermined time; a peak count circuit 23;
4 and a control circuit 26 for controlling the arithmetic circuit 25.

【0015】また、演算回路25は、多数決で決定され
たピークの数nが所定時間に発生した数であるので、こ
の数を1秒間当りの数に換算し、この換算された数の逆
数を演算し、この演算された値が、検出すべき電磁雑音
の周波数であると判断する回路である。さらに、制御回
路26は、ピークカウント回路23、記憶回路24、演
算回路25をクロック信号によって制御するものであ
り、上記所定時間は、上記クロック信号に基づいて設定
されるものである。
Since the number n of peaks determined by the majority decision is a number generated in a predetermined time, the arithmetic circuit 25 converts this number into a number per second and calculates the reciprocal of the converted number. It is a circuit that calculates and determines that the calculated value is the frequency of the electromagnetic noise to be detected. Further, the control circuit 26 controls the peak count circuit 23, the storage circuit 24, and the arithmetic circuit 25 with a clock signal, and the predetermined time is set based on the clock signal.

【0016】次に、上記実施例の動作について説明す
る。
Next, the operation of the above embodiment will be described.

【0017】図3は、上記実施例において、検出された
電磁雑音を整流した後の状態を示す図である。
FIG. 3 is a diagram showing a state after the detected electromagnetic noise is rectified in the above embodiment.

【0018】まず、図3に示すように、電磁雑音電圧検
出部10によって検出された電磁雑音電圧は、その負側
の電磁雑音が整流回路21によって抑圧される。
First, as shown in FIG. 3, the electromagnetic noise voltage detected by the electromagnetic noise voltage detector 10 has its negative side electromagnetic noise suppressed by the rectifier circuit 21.

【0019】図4は、上記実施例において、指定した高
周波電磁雑音を積分回路22が抑圧した後の状態を示す
図である。
FIG. 4 is a diagram showing a state after the specified high-frequency electromagnetic noise is suppressed by the integration circuit 22 in the above embodiment.

【0020】積分回路22内にCR回路等による時定数
回路が設けられ、この時定数回路によって設定された時
定数に応じて、除去すべき高調波成分の値が決められる
(この時定数を測定者が任意に調整することができ
る)。したがって、積分回路22は、所定の周波数以上
の高調波成分を除去する機能を有し、指定した周波数以
上の高周波雑音が抑圧された雑音電圧を図4に示してあ
る。
A time constant circuit such as a CR circuit is provided in the integrating circuit 22, and the value of the harmonic component to be removed is determined according to the time constant set by the time constant circuit (measurement of this time constant). Can be adjusted arbitrarily). Therefore, the integration circuit 22 has a function of removing a harmonic component having a predetermined frequency or higher, and FIG. 4 shows a noise voltage in which high-frequency noise having a frequency higher than a specified frequency is suppressed.

【0021】図5は、上記実施例において、一定時間内
にピークの数nをピークカウント回路23がカウントす
る動作の説明図である。
FIG. 5 is an explanatory diagram of the operation in which the peak count circuit 23 counts the number n of peaks within a predetermined time in the above embodiment.

【0022】第1回目のカウント時間(所定時間)内に
積分回路22が出力した信号のピークの数を、ピークカ
ウント回路3がカウントし、このカウントされたピーク
数nが「6」であり、第2回目のカウント時間(所定時
間)、第3回目のカウント時間(所定時間)のそれぞれ
にピークカウント回路3がカウントしたピーク数nが
「5」、「5」である例を図5に示してある。なお、上
記カウント時間(所定時間)は、制御回路26が出力す
るクロック信号に基づいて設定される。
The peak count circuit 3 counts the number of peaks of the signal output by the integrator circuit 22 within the first count time (predetermined time), and the counted peak number n is "6". FIG. 5 shows an example in which the number of peaks n counted by the peak count circuit 3 during the second count time (predetermined time) and the third count time (predetermined time) is “5” and “5”, respectively. It is. The count time (predetermined time) is set based on a clock signal output from the control circuit 26.

【0023】その後、ピークカウント回路23が上記の
ように第1回目〜第3回目にカウントしたピークの数を
各回毎に記憶回路24が記憶し、この記憶回路24に記
憶された複数のピークの数「6」、「5」、「5」を、
多数決で決定し、したがって、「5」がピークの数nと
して決定され、この決定されたピークの数「5」と上記
所定時間とに基づいて、検出すべき電磁雑音の周波数を
演算回路25が演算する。つまり、多数決で決定された
ピークの数「5」が所定時間に発生した数であるので、
この数を1秒間当りのピーク数に換算し、この換算され
た数の逆数を演算し、この演算された値が、検出すべき
電磁雑音の周波数であると判断する。
Thereafter, the number of peaks counted by the peak count circuit 23 for the first to third times as described above is stored in the storage circuit 24 each time, and a plurality of peaks stored in the storage circuit 24 are stored. The numbers "6", "5", "5"
The majority is determined, and therefore “5” is determined as the number n of peaks. Based on the determined number of peaks “5” and the predetermined time, the arithmetic circuit 25 determines the frequency of the electromagnetic noise to be detected. Calculate. That is, since the number of peaks “5” determined by majority vote is the number generated in the predetermined time,
This number is converted to the number of peaks per second, the reciprocal of the converted number is calculated, and the calculated value is determined to be the frequency of the electromagnetic noise to be detected.

【0024】なお、記憶回路24に記憶された複数のピ
ークの数「6」、「5」、「5」を、多数決で決定する
代りに、複数のピークの数「6」、「5」、「5」の中
央値によってピークの数nを決定するようにしてもよ
い。
The number of peaks "6", "5", "5" stored in the storage circuit 24 is not determined by majority, but the number of peaks "6", "5", The number n of peaks may be determined based on the median value of “5”.

【0025】図6は、上記実施例の動作を示すフローチ
ャートである。
FIG. 6 is a flowchart showing the operation of the above embodiment.

【0026】まず、検出された電磁雑音の振幅の二分の
一を整流回路21が抑制し、この整流回路21が出力し
た信号のうちで、測定すべき電磁雑音の周波数よりも高
い所定周波数以上の高周波信号を積分回路22が抑制し
た後に、積分回路22が所定時間内に出力した信号のピ
ークの数nをピークカウント回路23がカウントし(S
1)、このピークカウント回路23が第1回目〜第N回
目(Nは2以上の整数)にカウントしたピークの数を各
回毎に記憶回路24が記憶する(S2)。所定の回数N
だけ、ピーク数nを記憶したら(S3)、記憶回路24
に記憶された複数のピークの数を、演算回路25が多数
決または中央値で決定し(S4)、この決定されたピー
クの数と上記所定時間とに基づいて、上記検出すべき電
磁雑音の周波数を演算回路25が演算する(S5)。そ
して、この演算された周波数を周波数表示部30に表示
する(S6)。
First, a rectifier circuit 21 suppresses a half of the amplitude of the detected electromagnetic noise, and among the signals output from the rectifier circuit 21, a signal having a frequency equal to or higher than a predetermined frequency higher than the frequency of the electromagnetic noise to be measured. After the high frequency signal is suppressed by the integration circuit 22, the peak count circuit 23 counts the number n of peaks of the signal output by the integration circuit 22 within a predetermined time (S
1) The storage circuit 24 stores the number of peaks counted by the peak count circuit 23 from the first time to the Nth time (N is an integer of 2 or more) each time (S2). Predetermined number N
Only when the peak number n is stored (S3), the storage circuit 24
The arithmetic circuit 25 determines the number of the plurality of peaks stored in the memory as a majority or a median (S4). Based on the determined number of peaks and the predetermined time, the frequency of the electromagnetic noise to be detected is determined. Is calculated by the arithmetic circuit 25 (S5). Then, the calculated frequency is displayed on the frequency display section 30 (S6).

【0027】従来使用されていた入力信号を波形整形
し、パルスに変換する回路の代わりに、上記実施例で
は、整流回路、積分回路を使用しているので、全体の回
路構成が簡易になり、電磁雑音の周波数を測定する周波
数測定器が安価になる。
In the above embodiment, a rectifying circuit and an integrating circuit are used instead of a circuit for shaping a waveform of an input signal which is conventionally used and converting it to a pulse. A frequency measuring device for measuring the frequency of the electromagnetic noise becomes inexpensive.

【0028】また、上記実施例では、従来使用されてい
た高精度で高安定性が要求される高価な基準発振器とそ
の付属回路との代わりに、制御回路のクロック信号を利
用するので、周波数測定器の構成が簡易になり、経済性
が優れている。
Further, in the above embodiment, the clock signal of the control circuit is used instead of the expensive reference oscillator and its auxiliary circuit which are required to have high accuracy and high stability, which are conventionally used. The structure of the vessel is simplified and the economy is excellent.

【0029】なお、上記実施例において、整流回路21
の前段に対数増幅器を付加するようにしてもよく、この
ようにすることによって、整流回路21に入力される電
磁雑音のレベルが揃えられ、測定された周波数の信頼性
が向上する。
In the above embodiment, the rectifier circuit 21
A logarithmic amplifier may be added to the preceding stage, whereby the level of the electromagnetic noise input to the rectifier circuit 21 is made uniform, and the reliability of the measured frequency is improved.

【0030】[0030]

【発明の効果】請求項1記載の発明によれば、従来使用
されていた入力信号を波形整形し、パルスに変換する回
路の代わりに、整流回路、積分回路を使用したので、全
体の回路構成が簡易になり、電磁雑音の周波数を測定す
る周波数測定器が安価になるという効果を奏する。
According to the first aspect of the present invention, a rectifying circuit and an integrating circuit are used in place of a circuit for shaping a waveform of an input signal and converting the signal into a pulse, which has been conventionally used. And the frequency measuring device for measuring the frequency of the electromagnetic noise becomes inexpensive.

【0031】請求項2記載の発明によれば、従来使用さ
れていた高精度で高安定性が要求される高価な基準発振
器とその付属回路とが不要になるので、周波数測定器の
構成が簡易になり、経済性が優れるという効果を奏す
る。
According to the second aspect of the present invention, an expensive reference oscillator which is required to have high accuracy and high stability and an auxiliary circuit therefor, which are conventionally used, are not required, so that the configuration of the frequency measuring device is simplified. And has an effect that the economy is excellent.

【0032】請求項3記載の発明によれば、整流回路に
入力される電磁雑音のレベルが揃えられ、測定された周
波数の信頼性が向上するという効果を奏する。
According to the third aspect of the present invention, the level of the electromagnetic noise input to the rectifier circuit is made uniform, and the reliability of the measured frequency is improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例である周波数測定器CF1の
ブロック図である。
FIG. 1 is a block diagram of a frequency measuring device CF1 according to an embodiment of the present invention.

【図2】上記実施例における周波数測定部20を示すブ
ロック図である。
FIG. 2 is a block diagram showing a frequency measuring unit 20 in the embodiment.

【図3】上記実施例において、検出された電磁雑音を整
流した後の状態を示す波形図である。
FIG. 3 is a waveform diagram showing a state after rectification of detected electromagnetic noise in the embodiment.

【図4】上記実施例において、指定した高周波電磁雑音
を積分回路22が抑圧した後の状態を示す図である。
FIG. 4 is a diagram showing a state after a specified high-frequency electromagnetic noise is suppressed by an integrating circuit in the embodiment.

【図5】上記実施例において、一定時間内にピークの数
nをピークカウント回路23がカウントする動作の説明
図である。
FIG. 5 is an explanatory diagram of an operation in which the peak count circuit counts the number n of peaks within a predetermined time in the embodiment.

【図6】上記実施例の動作を示すフローチャートであ
る。
FIG. 6 is a flowchart showing the operation of the embodiment.

【図7】従来の代表的な周波数測定器FC2を示すブロ
ック図である。
FIG. 7 is a block diagram showing a conventional typical frequency measuring device FC2.

【符号の説明】[Explanation of symbols]

FC1…周波数測定器、 10…電磁雑音電圧検出部、 20…周波数測定部、 21…整流回路、 22…積分回路、 23…ピークカウント回路、 24…記憶回路、 25…演算回路、 26…制御回路、 30…周波数表示部、 40…制御部。 FC1: frequency measuring device, 10: electromagnetic noise voltage detecting unit, 20: frequency measuring unit, 21: rectifying circuit, 22: integrating circuit, 23: peak count circuit, 24: storage circuit, 25: arithmetic circuit, 26: control circuit , 30 ... frequency display unit, 40 ... control unit.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−274471(JP,A) 特開 昭52−139475(JP,A) 特開 平4−268467(JP,A) 特開 平2−285269(JP,A) (58)調査した分野(Int.Cl.7,DB名) G01R 23/10 G01R 29/00 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-3-274471 (JP, A) JP-A-52-139475 (JP, A) JP-A-4-268467 (JP, A) JP-A-2- 285269 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G01R 23/10 G01R 29/00

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 通信線または電力線を伝導する電磁雑音
の電圧を、電流プローブまたは高インピーダンスプロー
ブを用いて検出する測定器において、 上記検出された電磁雑音の振幅の二分の一を抑制する整
流回路と;この整流回路が出力した信号のうちで、測定
すべき電磁雑音の周波数よりも高い所定周波数以上の高
周波信号を抑制する積分回路と;この積分回路が所定時
間内に出力した信号のピークの数をカウントするピーク
カウント手段と;このピークカウント手段が第1回目〜
第N回目(Nは2以上の整数)にカウントしたピークの
数を各回毎に記憶する記憶手段と;この記憶手段に記憶
された複数の上記ピークの数を、多数決または中央値で
決定し、この決定されたピークの数と上記所定時間とに
基づいて、上記検出すべき電磁雑音の周波数を演算する
演算手段と;を有することを特徴とする周波数測定器。
1. A measuring instrument for detecting a voltage of electromagnetic noise transmitted through a communication line or a power line using a current probe or a high impedance probe, wherein the rectifier circuit suppresses a half of the amplitude of the detected electromagnetic noise. And an integration circuit for suppressing a high-frequency signal of a predetermined frequency or more higher than the frequency of the electromagnetic noise to be measured among the signals output by the rectifier circuit; and a peak of a signal output within a predetermined time by the integration circuit. Peak counting means for counting the number; this peak counting means is first to
Storage means for storing the number of peaks counted in the N-th time (N is an integer of 2 or more) each time; and determining the number of the plurality of peaks stored in the storage means by majority or median, Calculating means for calculating the frequency of the electromagnetic noise to be detected based on the determined number of peaks and the predetermined time.
【請求項2】 請求項1において、 上記所定時間は、上記各回路または各手段を制御する制
御回路のクロック信号に基づいて設定されるものである
ことを特徴とする周波数測定器。
2. The frequency measuring device according to claim 1, wherein the predetermined time is set based on a clock signal of a control circuit for controlling each of the circuits or each means.
【請求項3】 請求項1または請求項2において、 上記整流回路の前段に、対数増幅器が付加されているこ
とを特徴とする周波数測定器。
3. The frequency measuring device according to claim 1, wherein a logarithmic amplifier is added to a stage preceding the rectifier circuit.
JP17407395A 1995-06-16 1995-06-16 Frequency measuring instrument Expired - Fee Related JP3248663B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17407395A JP3248663B2 (en) 1995-06-16 1995-06-16 Frequency measuring instrument

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17407395A JP3248663B2 (en) 1995-06-16 1995-06-16 Frequency measuring instrument

Publications (2)

Publication Number Publication Date
JPH095367A JPH095367A (en) 1997-01-10
JP3248663B2 true JP3248663B2 (en) 2002-01-21

Family

ID=15972172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17407395A Expired - Fee Related JP3248663B2 (en) 1995-06-16 1995-06-16 Frequency measuring instrument

Country Status (1)

Country Link
JP (1) JP3248663B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101201365B (en) * 2007-07-13 2010-06-02 北京工业大学 System and method for measuring and analyzing voltage frequency

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6862901B2 (en) * 2017-02-22 2021-04-21 セイコーエプソン株式会社 Frequency ratio measuring device and physical quantity sensor
CN109342813B (en) * 2018-12-24 2020-09-01 常州工学院 Sinusoidal signal frequency estimation method based on DFT and dichotomy

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101201365B (en) * 2007-07-13 2010-06-02 北京工业大学 System and method for measuring and analyzing voltage frequency

Also Published As

Publication number Publication date
JPH095367A (en) 1997-01-10

Similar Documents

Publication Publication Date Title
US7429896B2 (en) Frequency stability measuring apparatus
US4665926A (en) Method and apparatus for measuring the relaxation state of a person
US6590957B1 (en) Method and apparatus for producing spectra corrected for deadtime losses in spectroscopy systems operating under variable input rate conditions
US20020109510A1 (en) Adjustable harmonic distortion detector and method for using the same
JP3248663B2 (en) Frequency measuring instrument
US4791368A (en) Automatic magnetic field measuring apparatus using NMR principles
JP2717334B2 (en) Radiation measuring instrument
JP2662406B2 (en) Data collection device for partial discharge measurement device
JPH0633427Y2 (en) Jitter measuring device
JP2573262B2 (en) Quasi-peak value evaluation device
JPH07104292B2 (en) X-ray analyzer
JPS59195166A (en) Rough measuring method of frequency
JP3969576B2 (en) Electromagnetic flow meter
JP3388556B2 (en) Method and apparatus for evaluating stationary sound wave
JP3400141B2 (en) Voltage drop detection trigger generator
JP2911064B2 (en) Impulse noise average measurement display
JPH06180367A (en) Radiation measuring equipment
JPS5945175B2 (en) Method and device for reducing background effects in proportional counters
JPH07134180A (en) Radiation measuring device
US4477779A (en) Dual channel gated peak detector
JP3296121B2 (en) Electronic balance
JP3379160B2 (en) Beam current measuring device
SU945780A1 (en) Device for determination of acoustic emission signal source coordinates
JPS5822230Y2 (en) Scan converter tube rewriting alarm device
JPH046477A (en) Ac voltage measuring apparatus

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071109

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101109

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees