JP3246066B2 - Semiconductor laser - Google Patents

Semiconductor laser

Info

Publication number
JP3246066B2
JP3246066B2 JP10321293A JP10321293A JP3246066B2 JP 3246066 B2 JP3246066 B2 JP 3246066B2 JP 10321293 A JP10321293 A JP 10321293A JP 10321293 A JP10321293 A JP 10321293A JP 3246066 B2 JP3246066 B2 JP 3246066B2
Authority
JP
Japan
Prior art keywords
layer
ridge
type
semiconductor laser
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10321293A
Other languages
Japanese (ja)
Other versions
JPH06314843A (en
Inventor
健志 佐原
啓修 成井
正人 土居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10321293A priority Critical patent/JP3246066B2/en
Publication of JPH06314843A publication Critical patent/JPH06314843A/en
Application granted granted Critical
Publication of JP3246066B2 publication Critical patent/JP3246066B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体レーザ、特に活性
層の横方向に電流狭窄がなされて低しきい値電流化がは
かられた半導体レーザに係わる。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor laser, and more particularly to a semiconductor laser in which a current is confined in a lateral direction of an active layer and a threshold current is reduced.

【0002】[0002]

【従来の技術】低しきい値電流を有する半導体レーザと
して、1回の結晶成長作業によって形成し得る構成とさ
れたSDH(Separated Double Hetero junction)型半
導体レーザが、本出願人の出願に係る特開昭61−183987
号公開公報、特開平2−174287号公開公報等において提
案されている。
2. Description of the Related Art As a semiconductor laser having a low threshold current, an SDH (Separated Double Hetero junction) type semiconductor laser which can be formed by a single crystal growth operation is disclosed in Japanese Patent Application No. Kaisho 61-183987
And Japanese Patent Laid-Open Publication No. 2-174287.

【0003】このSDH型半導体レーザは、図2にその
一例の略線的拡大断面図を示すように、第1導電型例え
ばp型でその主面1Sが{100}結晶面より成る基板
1の上に、〈011〉結晶軸方向に延長するリッジ2を
形成し、このリッジ2の上を含んで全面的にメチル系の
MOCVD(有機金属による化学的気相成長法)による
第1導電型例えばp型のクラッド層3、活性層4及び第
2導電型例えばn型の第1のクラッド層5、更に電流ブ
ロック層7、第2導電型即ちn型の第2のクラッド層
8、コンタクト層9をエピタキシャル成長する。
As shown in a schematic enlarged cross-sectional view of one example of this SDH type semiconductor laser in FIG. 2, a substrate 1 of a first conductivity type, for example, a p-type and a main surface 1S of which is a {100} crystal plane. A ridge 2 extending in the <011> crystal axis direction is formed thereon, and the entire surface including the ridge 2 is of the first conductivity type by methyl MOCVD (chemical vapor deposition method using an organic metal). a p-type cladding layer 3, an active layer 4, a second conductivity type, for example, an n-type first cladding layer 5, a current blocking layer 7, a second conductivity type, ie, an n-type second cladding layer 8, and a contact layer 9; Is epitaxially grown.

【0004】このとき、上述したように基板1の主面1
Sの結晶面及びリッジ2の延長方向を選定する場合、リ
ッジ2の上には、リッジ2の両側縁部から自然発生的に
生じ主面1Sに対しほぼ54.7°を成す{111}B
結晶面より成る斜面6A及び6Bによって挟まれた断面
三角形状のエピタキシャル層が成長し、リッジ2の両側
の溝2A内に成長するエピタキシャル層とは互いに分断
して形成される。
At this time, as described above, the main surface 1 of the substrate 1
When the crystal plane of S and the extending direction of the ridge 2 are selected, {111} B which is naturally generated from both side edges of the ridge 2 and forms approximately 54.7 ° with respect to the main surface 1S is formed.
An epitaxial layer having a triangular cross section sandwiched between the inclined surfaces 6A and 6B made of crystal planes grows, and is separated from the epitaxial layers growing in the grooves 2A on both sides of the ridge 2.

【0005】これは、通常の即ちメチル系の有機金属を
原料ガスとしてMOCVDを行う場合、{111}B結
晶面が一旦生じてくると、この面に関してはエピタキシ
ャル成長が生じにくいことを利用したものである。
[0005] This is based on the fact that when MOCVD is performed using a normal or methyl-based organic metal as a source gas, once a {111} B crystal plane is formed, epitaxial growth is unlikely to occur on this plane. is there.

【0006】そして更に各層の厚さを適切に選定するこ
とによって、リッジ2の上の断面三角形領域の活性層4
が、その横方向にリッジ2の両側溝上に成長する電流ブ
ロック層7に挟まれるように、即ち活性層4の斜面6A
及び6Bに臨む端面の近傍に電流ブロック層7が衝合す
るように構成することができる。これにより、活性層4
の横方向端面をエッチング等によって形成することな
く、1回の結晶成長によって、自然発生的に横方向に電
流閉じ込めがなされた半導体レーザを良好な結晶性をも
って形成することができる。またこの場合、溝2A上に
おいてn−p−n−pサイリスタを構成することができ
てここにおける電流が阻止され、低しきい値電流化をは
かることができる。
Further, by appropriately selecting the thickness of each layer, the active layer 4 having a triangular cross section on the ridge 2 is formed.
Is sandwiched between the current blocking layers 7 growing on both side grooves of the ridge 2 in the lateral direction, that is, the slope 6A of the active layer 4.
And 6B, the current block layer 7 can be configured to abut near the end face. Thereby, the active layer 4
The semiconductor laser in which the current is confined spontaneously in the lateral direction can be formed with good crystallinity by one crystal growth without forming the lateral end face of the semiconductor laser by etching or the like. Further, in this case, an npnp thyristor can be formed on the groove 2A, the current there is blocked, and the threshold current can be reduced.

【0007】ところで、このようなSDH型半導体レー
ザを実際に光学系等の半導体レーザ装置に組み込む場
合、例えば図3にその一例の側面図を示すように、コン
タクト層側を下にしていわゆるジャンクションダウンで
ヒートシンク20にマウントされ、この半導体レーザ2
1の一方の端面、即ち出射光L1 を得る側の端面をヒー
トシンク20の端面に沿うようにソルダ23等によって
固定配置される。22は後方からの光L2 を検出するフ
ォトディテクタを示す。
Incidentally, when such an SDH semiconductor laser is actually incorporated into a semiconductor laser device such as an optical system, for example, as shown in a side view of FIG. The semiconductor laser 2 is mounted on the heat sink 20 with
One end face of the heat sink 20, that is, the end face on the side from which the emitted light L 1 is obtained, is fixedly arranged by the solder 23 or the like along the end face of the heat sink 20. 22 shows a photodetector for detecting light L 2 from the rear.

【0008】上述のSDH型半導体レーザのようにリッ
ジ上に形成される構成の半導体レーザは、この上の表面
凸部がソルダ23内に埋め込まれてしまうと、発光点も
ソルダ23内に沈み込んでしまう場合がある。特に後方
端面側においてソルダ23の盛り上がり等によって出射
光のケラレが生じてしまうと、後方出射光によるモニタ
が精度良く行われなくなる恐れがある。
In a semiconductor laser having a configuration formed on a ridge like the above-described SDH type semiconductor laser, when the surface convex portion on the ridge is buried in the solder 23, the light emitting point also sinks in the solder 23. In some cases. In particular, if vignetting of the emitted light occurs due to the swelling of the solder 23 on the rear end surface side, there is a possibility that monitoring with the backward emitted light may not be performed with high accuracy.

【0009】一方、上述したようなp型基板を用いたS
DH型半導体レーザは、その電流ブロック層はp型とな
るものであるが、本出願人の先の出願に係る特開平4−
322486号公開公報に説明されているように、n型の電流
ブロック層を形成するn型基板を用いる場合に比べてp
型の基板を用いる場合は、より確実に溝2Aでのリーク
電流の発生を阻止することができる。
On the other hand, S using a p-type substrate as described above
The DH type semiconductor laser has a p-type current blocking layer.
As described in Japanese Unexamined Patent Publication No. 322486, compared with the case of using an n-type substrate for forming an n-type current block layer,
When a mold substrate is used, generation of a leak current in the groove 2A can be more reliably prevented.

【0010】これは、溝2A内に成長するエピタキシャ
ル成長層のその成長結晶面を考察すると、リッジ2の近
傍ではほぼ{311}B結晶面より成る{311}B結
晶面領域11、リッジ2から離間した溝2A内の平坦面
上ではほぼ{100}結晶面より成る{100}結晶面
領域12、更にこれらの間には高次の結晶面領域13が
生じ、{311}B結晶面がn型化し易く、高次の結晶
面はp型化し易いことから、電流ブロック層7をp型と
する場合は特にその高次の結晶面領域13の厚さが他部
に比し肉厚となることに因るものである。従ってこの場
合電流ブロック層7自体の厚さを比較的大とせずとも、
この高次の結晶面領域13の近傍でのリーク電流の発生
を回避することができてn−p−n−pサイリスタ構造
を保持し、確実に低しきい値電流化をはかることができ
るものである。
Considering the growth crystal plane of the epitaxial growth layer grown in the trench 2A, a {311} B crystal plane region 11 substantially consisting of a {311} B crystal plane near the ridge 2 and being separated from the ridge 2 A {100} crystal plane region 12 substantially consisting of a {100} crystal plane is formed on a flat surface in the formed groove 2A, and a higher-order crystal plane region 13 is formed between them. When the current blocking layer 7 is of p-type, the thickness of the higher-order crystal plane region 13 is particularly large compared to other portions when the current blocking layer 7 is of p-type. It depends on. Therefore, in this case, even if the thickness of the current blocking layer 7 itself is not relatively large,
A device capable of avoiding generation of a leak current in the vicinity of the higher-order crystal plane region 13, maintaining an npnp thyristor structure, and reliably reducing a threshold current. It is.

【0011】ところが、p型GaAs等の基板を用いた
半導体レーザにおいて、裏面側のコンタクトメタルはA
uZn系などのアロイ型メタルが用いられている。これ
らのアロイ型メタルはGaAs基板との密着性が悪く、
長期にわたる信頼性を確保する上でも不都合を生じるも
のであった。
However, in a semiconductor laser using a substrate such as a p-type GaAs, the contact metal on the back side is A
An alloy metal such as uZn is used. These alloy-type metals have poor adhesion to the GaAs substrate,
Inconvenience also occurred in securing long-term reliability.

【0012】[0012]

【発明が解決しようとする課題】これに対しノンアロイ
型p型コンタクトメタルとしてTiPtAu系のメタル
を用いることが試みられているが、このためには、コン
タクトメタル被着表面にp型の高濃度のいわゆるハイド
ープ層を形成しなければならず、p型不純物の拡散工程
やハイドープ層の結晶成長等の工程が不可欠となり、半
導体レーザのp型基板への適用は難しい。
On the other hand, it has been attempted to use a TiPtAu-based metal as a non-alloy type p-type contact metal. However, for this purpose, a p-type high concentration A so-called highly doped layer must be formed, and a step of diffusing a p-type impurity and a step of growing a crystal of the highly doped layer are indispensable, and it is difficult to apply a semiconductor laser to a p-type substrate.

【0013】本発明は、リッジ上に形成された構成の半
導体レーザにおいて、その出射光のケラレを回避して装
置への組み込みを容易とし、高い歩留りをもって構成し
得る半導体レーザを提供し、更にその製造工程数の減少
をはかって生産性の向上をはかる。
According to the present invention, there is provided a semiconductor laser having a configuration formed on a ridge, which avoids vignetting of emitted light, facilitates incorporation into a device, and can be configured with a high yield. Improve productivity by reducing the number of manufacturing steps.

【0014】[0014]

【課題を解決するための手段】本発明は、{100}結
晶面を主面とする基板上に、〈011〉結晶軸方向に延
長するストライプ状のリッジを形成して、このリッジを
覆って全面的に少なくとも第1導電型のクラッド層、活
性層、第2導電型のクラッド層、電流ブロック層及びコ
ンタクト層をエピタキシャル成長して、リッジ上におい
て{111}B結晶面より成る斜面を設けて構成し、少
なくともリッジの両側の溝の底面からのリッジ上の活性
層の高さに対して、リッジから離間した位置におけるコ
ンタクト層の底面の溝の底面からの高さを小として、且
つコンタクト層の上面の溝の底面からの高さを大とする
構成とする。
According to the present invention, a stripe-shaped ridge extending in the <011> crystal axis direction is formed on a substrate having a {100} crystal plane as a main surface. At least a first conductive type clad layer, an active layer, a second conductive type clad layer, a current blocking layer, and a contact layer are epitaxially grown on the entire surface, and a slope having a {111} B crystal plane is provided on the ridge. The height of the bottom of the contact layer at a position away from the ridge is set to be smaller than the height of the active layer on the ridge at least from the bottom of the groove on both sides of the ridge, and The configuration is such that the height of the groove on the upper surface from the bottom surface is large.

【0015】また本発明は、上述の構成において、コン
タクト層の厚さを2μm以上10μm未満として構成す
る。
Further, according to the present invention, in the above-mentioned structure, the thickness of the contact layer is set to 2 μm or more and less than 10 μm.

【0016】更にまた本発明は、上述の構成において、
基板をp型として、その不純物濃度を5×1018cm-3
以上1×1020cm-3未満として構成する。
Further, the present invention provides the above-described configuration,
The substrate is p-type and its impurity concentration is 5 × 10 18 cm −3.
The above is set to be less than 1 × 10 20 cm −3 .

【0017】[0017]

【作用】上述したように本発明によれば、リッジ2の両
側の溝2Aの底面を基準としてこの上のコンタクト層9
の平坦面の上面の位置が活性層4の位置に対し高い位置
となるように半導体レーザを構成することから、例えば
リッジ2の上部を接着面側としていわゆるジャンクショ
ンダウンでヒートシンクにマウントする場合に、活性層
の位置に対応する発光点の位置がヒートシンク上面から
充分高い位置に設定されることとなり、ソルダの盛り上
がり等による出射光のケラレを確実に回避して、このよ
うな半導体レーザを光学装置に組み込む場合の歩留りを
改善することができる。
According to the present invention, as described above, the contact layer 9 is formed on the bottom of the groove 2A on both sides of the ridge 2 as a reference.
Since the semiconductor laser is configured so that the position of the upper surface of the flat surface is higher than the position of the active layer 4, for example, when the upper part of the ridge 2 is mounted on the heat sink by so-called junction down with the bonding surface side as the bonding surface, The position of the light emitting point corresponding to the position of the active layer is set at a position sufficiently high from the upper surface of the heat sink, and it is possible to reliably avoid the vignetting of the emitted light due to the swelling of the solder and to provide such a semiconductor laser to the optical device. Yield when incorporating can be improved.

【0018】またこのとき、コンタクト層9の厚さを特
に2μm〜10μm程度とすることによってより確実に
且つ特性を損ねることなく活性層の位置を最適化するこ
とができて、更に歩留り良く装置への組み込みを行うこ
とができる。
At this time, by setting the thickness of the contact layer 9 to about 2 μm to 10 μm, the position of the active layer can be optimized more reliably and without deteriorating the characteristics, and the device can be manufactured with higher yield. Can be embedded.

【0019】更に本発明においては、不純物濃度が5×
1018cm-3以上1×1020cm-3未満のp型の基板を
用いるものであり、このように高濃度の基板を用いるこ
とによって、充分低いコンタクト抵抗値をもって簡単に
コンタクトメタルの被着を行うことができる。
Further, in the present invention, the impurity concentration is 5 ×
A p-type substrate having a density of 10 18 cm −3 or more and less than 1 × 10 20 cm −3 is used. By using such a high-concentration substrate, a contact metal can be easily deposited with a sufficiently low contact resistance value. It can be performed.

【0020】即ち、通常の半導体レーザは比較的小型の
ものでもその裏面の面積は5×10 -4cm2 程度であ
る。一般に基板の裏面は全面的に電極とされることか
ら、コンタクトメタルを形成するには充分な面積を得る
ことができる。デバイス特性の劣化を避けるためには、
電極メタルとのオーミックコンタクトがとれ、且つコン
タクト抵抗値は1×10-4Ωcm2 以下程度であること
が望ましい。
That is, a normal semiconductor laser is relatively small.
The area of the back side is 5 × 10 -FourcmTwoAbout
You. In general, is the backside of the substrate entirely an electrode?
Obtain enough area to form contact metal
be able to. To avoid deterioration of device characteristics,
Ohmic contact with electrode metal
Tact resistance is 1 × 10-FourΩcmTwoLess than
Is desirable.

【0021】本発明等の鋭意考察研究の結果、不純物濃
度を上述の範囲に選定して直接オーミックメタルを被着
する場合、充分1×10-4Ωcm2 以下程度の低コンタ
クト抵抗を得ることができることが判明した。
As a result of intensive studies on the present invention and the like, when the ohmic metal is directly deposited by selecting the impurity concentration within the above range, it is possible to obtain a sufficiently low contact resistance of about 1 × 10 −4 Ωcm 2 or less. It turns out that it can be done.

【0022】従って本発明によれば、表面高濃度領域を
拡散またはエピタキシャル成長等により形成してメタル
を被着するとか、或いはAuZnの蒸着後にアロイを行
うなどのプロセスを経ることなく、簡単にコンタクトメ
タルを設けることができて、半導体レーザの生産性の向
上をはかることができる。
Therefore, according to the present invention, the contact metal can be easily formed without forming a high-concentration surface region by diffusion or epitaxial growth and depositing a metal, or without performing a process such as alloying after vapor deposition of AuZn. Can be provided, and the productivity of the semiconductor laser can be improved.

【0023】[0023]

【実施例】以下本発明の実施例を図面を参照して詳細に
説明する。この例においては、AlGaAs系のIII-V
族化合物による半導体レーザを設ける場合を示す。
Embodiments of the present invention will be described below in detail with reference to the drawings. In this example, an AlGaAs III-V
A case in which a semiconductor laser using a group III compound is provided will be described.

【0024】図1を参照して説明する。先ずGaAs等
より成るp型の不純物濃度が5×1018cm-3以上1×
1020cm-3未満、この例においては5×1019cm-3
の基板1を用意し、その{100}結晶面の例えば(1
00)結晶面より成る主面1Sの上に、〈011〉結晶
軸の例えば〔011〕結晶軸方向に延長するリッジ2を
フォトリソグラフィ等の適用によって形成する。即ち例
えば図示しないが〔011〕結晶軸方向に延長する開口
を有するレジストパターンをフォトレジストの塗布、パ
ターン露光によって形成してこのレジストをマスクとし
てRIE(反応性イオンエッチング)やウェットエッチ
ング等を施して形成する。このときリッジ2の上面が
(100)結晶面より成ると共に、その両側の溝2Aの
リッジ2から離間した部分においても基板1の主面1S
に沿ってエッチングされることから、その底部の平坦面
は(100)結晶面より構成される。
A description will be given with reference to FIG. First, the concentration of a p-type impurity made of GaAs or the like is 5 × 10 18 cm −3 or more and 1 ×
Less than 10 20 cm -3 , in this example 5 × 10 19 cm -3
Substrate 1 is prepared and its {100} crystal plane, for example, (1)
00) A ridge 2 extending in the <011> crystal axis direction, for example, the [011] crystal axis direction, is formed on the main surface 1S made of a crystal plane by applying photolithography or the like. That is, for example, although not shown, a resist pattern having an opening extending in the [011] crystal axis direction is formed by application of a photoresist and pattern exposure, and RIE (reactive ion etching), wet etching, or the like is performed using the resist as a mask. Form. At this time, the upper surface of the ridge 2 is made of a (100) crystal plane, and the main surface 1S
, The bottom flat surface is composed of a (100) crystal plane.

【0025】尚、この図1においては矢印xで示す図1
の紙面に直交する方向を〈011〉結晶軸方向とし、主
面1Sと直交する図1の紙面において上向きの矢印zで
示す方向を〈100〉結晶軸方向とする。
In FIG. 1, FIG.
The direction orthogonal to the paper surface of FIG. 1 is defined as the <011> crystal axis direction, and the direction indicated by the upward arrow z on the paper surface of FIG. 1 orthogonal to the main surface 1S is defined as the <100> crystal axis direction.

【0026】そして上述のレジストパターンを除去した
後、このリッジ2の上を覆って全面的に、通常のMOC
VD即ちメチル系の有機金属を原料ガスとするMOCV
Dによって、溝2A内を含んで第1導電型即ちp型のA
x Ga1-x As(例えばx=0.45)より成る第1
のクラッド層3、真性のAly Ga1-y As(例えばy
=0.14)より成る活性層4、第2導電型即ちn型の
Alx Ga1-x As等より成る第1のクラッド層5、例
えばp型Alx Ga1-x Asとn型Alx Ga 1-x As
とp型Alx Ga1-x Asとの積層構造より成る電流ブ
ロック層7、第2導電型即ちn型のAlx Ga1-x As
等より成る第2のクラッド層8を順次エピタキシャル成
長する。
Then, the above-mentioned resist pattern was removed.
Thereafter, the entire surface of the ridge 2 is covered with a normal MOC.
VD, MOCV using methyl-based organic metal as source gas
D, the first conductivity type, that is, the p-type A
lxGa1-xA first made of As (eg, x = 0.45)
Clad layer 3, intrinsic AlyGa1-yAs (for example, y
= 0.14), the second conductive type, that is, the n-type
AlxGa1-xFirst cladding layer 5 made of As or the like, example
For example, p-type AlxGa1-xAs and n-type AlxGa 1-xAs
And p-type AlxGa1-xCurrent block having a laminated structure with As
Lock layer 7, second conductivity type, that is, n-type AlxGa1-xAs
The second cladding layer 8 composed of
Lengthen.

【0027】このとき、リッジ2の上面では(100)
結晶面に対しほぼ54.7°を成す{111}B結晶面
のこの場合(1−11)B結晶面及び(11−1)B結
晶面より成る斜面6A、6Bが自然発生的に生じ、また
この斜面6A及び6B上ではメチル系MOCVDによる
エピタキシャル成長が進行しにくいことから、各層3、
4及び5はリッジ2の上と溝2A内とにおいて互いに分
断して形成される。
At this time, (100) on the upper surface of the ridge 2
In this case, the inclined planes 6A and 6B composed of the (1-11) B crystal plane and the (11-1) B crystal plane of the {111} B crystal plane forming approximately 54.7 ° with respect to the crystal plane occur spontaneously, On the slopes 6A and 6B, since the epitaxial growth by the methyl MOCVD does not easily proceed, each layer 3,
4 and 5 are formed separately from each other on the ridge 2 and in the groove 2A.

【0028】そしてこのリッジ2の幅及び高さ、各層
3、4及び5の厚さを適切に選定することによって活性
層4の上のn型の第1のクラッド層5の成長途中におい
てその両側の斜面6A及び6Bが交叉するようにし、リ
ッジ2上に各層3、4及び5より成る断面三角形状のエ
ピタキシャル層を形成することができる。
By appropriately selecting the width and height of the ridge 2 and the thicknesses of the respective layers 3, 4 and 5, both sides of the n-type first cladding layer 5 on the active layer 4 can be formed during the growth. Are formed so that the inclined surfaces 6A and 6B intersect with each other, and an epitaxial layer having a triangular cross section composed of the respective layers 3, 4 and 5 can be formed on the ridge 2.

【0029】また更にこの場合、n型の第1のクラッド
層5の成長を、その上面がリッジ2上の活性層4の両側
面、即ち両斜面6A及び6Bに臨む両端面より下層側に
位置するところで停止するようにして、この上に上述し
たようにp型Alx Ga1-xAs、n型Alx Ga1-x
As、p型Alx Ga1-x As(例えばx=0.45)
より成る3層構造の電流ブロック層7をエピタキシャル
成長する。この場合各積層部の膜厚を考慮して、中間層
のn型Alx Ga1-x As層が少なくともリッジ2上の
活性層4の両斜面に臨む端面にその全厚さにわたって衝
合するようにエピタキシャル成長することができる。
Further, in this case, the growth of the n-type first cladding layer 5 is performed so that the upper surface thereof is located on both side surfaces of the active layer 4 on the ridge 2, that is, on the lower layer side from both end surfaces facing both slopes 6A and 6B. And stop at this point, and as described above, p-type Al x Ga 1-x As and n-type Al x Ga 1-x
As, p-type Al x Ga 1 -x As (for example, x = 0.45)
A current blocking layer 7 having a three-layer structure is epitaxially grown. In this case, in consideration of the film thickness of each laminated portion, the n-type Al x Ga 1 -x As layer of the intermediate layer abuts at least the end faces of the active layer 4 on the ridge 2 facing both slopes over the entire thickness. Epitaxial growth.

【0030】尚、前述の特開平4−322486号公開
公報に記載されているように、3層構造の電流ブロック
層7は、リッジ2に沿う{311}結晶面領域ではn型
化し易く、この領域と平坦部との間の高次の結晶面領域
ではp型化し易いことから、図示の如く特に高次の結晶
面領域ではp型の肉厚の単層構造となるようにエピタキ
シャル成長される。
As described in the above-mentioned Japanese Patent Laid-Open Publication No. 4-322486, the current block layer 7 having a three-layer structure is easily made n-type in the {311} crystal plane region along the ridge 2. Since a high-order crystal plane region between the region and the flat portion is likely to be p-type, epitaxial growth is performed so as to have a p-type thick single-layer structure particularly in a high-order crystal plane region as shown in the drawing.

【0031】この例においては、リッジ2の溝2Aの底
面からの高さを3.5μm、第1導電型のクラッド層3
の厚さを1μm、活性層の厚さを数十nmから0.1μ
mの例えば0.1μm、第2導電型の第1のクラッド層
5の厚さを例えば1.1μm、更にp−n−pの3層構
造とした電流ブロック層7の厚さをそれぞれ0.2μ
m、0.1μm、0.2μmとし、この上の第2導電型
の第2のクラッド層8の厚さを0.8μmとして上述の
構成とすることができる。
In this example, the height of the ridge 2 from the bottom of the groove 2A is 3.5 μm, and the first conductivity type cladding layer 3 is formed.
The thickness of the active layer is 1 μm, and the thickness of the active layer is several tens nm to 0.1 μm.
m, for example, 0.1 μm, the thickness of the first cladding layer 5 of the second conductivity type is, for example, 1.1 μm, and the thickness of the current blocking layer 7 having a three-layer structure of pnp is 0.1 μm. 2μ
m, 0.1 μm, and 0.2 μm, and the thickness of the second cladding layer 8 of the second conductivity type thereon is set to 0.8 μm, whereby the above-described configuration can be obtained.

【0032】そして更に第2導電型の第2のクラッド層
7の上に、全面的に高濃度のp型のGaAs等より成る
コンタクト層9を厚さ2μm以上10μm未満程度の例
えば2μmとしてMOCVDによりエピタキシャル成長
する。
Further, a contact layer 9 made of high-concentration p-type GaAs or the like is entirely formed on the second conductive type second cladding layer 7 to a thickness of, for example, 2 μm or more and less than 10 μm, for example, 2 μm by MOCVD. It grows epitaxially.

【0033】このように各層の厚さを選定する場合、リ
ッジ2から離間した位置におけるコンタクト層9の平坦
部の上面は溝2A内の平坦面からほぼ5.5μmの高さ
に位置することとなり、一方活性層4は溝2Aの平坦面
からほぼ4.5μmの高さに位置することとなる。即ち
活性層4とコンタクト層9の平坦部の上面とは基板1の
主面1Sに垂直な方向に関してほぼ1μm程度の高低差
が生じていることとなる。
When the thickness of each layer is selected as described above, the upper surface of the flat portion of the contact layer 9 at a position separated from the ridge 2 is located at a height of approximately 5.5 μm from the flat surface in the groove 2A. On the other hand, the active layer 4 is located at a height of approximately 4.5 μm from the flat surface of the groove 2A. That is, there is a height difference of about 1 μm between the active layer 4 and the upper surface of the flat portion of the contact layer 9 in a direction perpendicular to the main surface 1S of the substrate 1.

【0034】そして、コンタクト層9の上面に更に例え
ばAuGe、Ni及びAuの3層構造のコンタクトメタ
ル10をスパッタリング等により連続的に例えば全厚さ
を0.7μm程度として被着形成し、一方基板1の裏面
側にも、研磨等の処理を施した後TiPtAu等のコン
タクトメタル15を被着形成して、本発明による半導体
レーザを形成することができる。
Further, a contact metal 10 having a three-layer structure of, for example, AuGe, Ni and Au is continuously formed on the upper surface of the contact layer 9 by sputtering or the like so as to have a total thickness of about 0.7 μm. The semiconductor laser according to the present invention can also be formed by applying a treatment such as polishing to the back surface side of 1 and then forming a contact metal 15 such as TiPtAu.

【0035】この半導体レーザを、リッジ2上の凸部側
をヒートシンク20にソルダ14により接着固定する。
上述したように、活性層4の半導体レーザの平坦部の表
面からの高さh、即ち溝2Aの平坦面上のコンタクトメ
タル10の上面からの発光部の高さは1μm以上、この
場合コンタクトメタル10の厚さを加えて1.7μm程
度となり、ソルダの盛り上がり等による出射光のケラレ
を確実に回避することができる。
The semiconductor laser is bonded and fixed to the heat sink 20 on the ridge 2 side with the solder 14.
As described above, the height h of the active layer 4 from the surface of the flat portion of the semiconductor laser, that is, the height of the light emitting portion from the upper surface of the contact metal 10 on the flat surface of the groove 2A is 1 μm or more. By adding the thickness of 10, the thickness becomes about 1.7 μm, and vignetting of the emitted light due to the swelling of the solder can be reliably avoided.

【0036】従って、CD(コンパクトディスク)プレ
ーヤー等の光源として本発明による半導体レーザを組み
込む場合においても、歩留り良くレーザを固定配置する
ことができる。
Therefore, even when the semiconductor laser according to the present invention is incorporated as a light source for a CD (compact disk) player or the like, the laser can be fixedly arranged with a high yield.

【0037】また上述したように高い不純物濃度のp型
基板を用いていることから、電流ブロック層をp型とす
ることができてその高次の面におけるリーク電流の発生
を確実に回避することができると共に、そのp側の電極
を形成するにあたって高濃度層の拡散やエピタキシャル
成長又はアロイを行うことなく、TiPtAu等のメタ
ルの被着を行うのみで良好なコンタクト抵抗値をもって
p側のコンタクトメタルを形成することができる。従っ
て、通常のn型基板を用いた半導体レーザの製造工程と
同程度に製造の簡易化をはかることができる。
Further, since a p-type substrate having a high impurity concentration is used as described above, the current block layer can be made p-type, and the generation of a leak current on the higher-order surface can be reliably avoided. In forming the p-side electrode, the p-side contact metal can be formed with good contact resistance only by depositing a metal such as TiPtAu without performing diffusion, epitaxial growth or alloying of a high concentration layer. Can be formed. Therefore, the manufacturing can be simplified as much as the manufacturing process of a semiconductor laser using a normal n-type substrate.

【0038】尚、上述の実施例においてはp型の基板と
して5×1019cm-3の高不純物濃度の基板を用いた
が、この不純物濃度は、5×1018cm-3以上であれば
上述したようにTiPtAu等のメタルを被着して充分
低いコンタクト抵抗値が得られるものであり、また1×
1020cm-3未満程度とすることにより、結晶転位など
の少ない良好な結晶性を有する基板を得ることができ
る。このため、本発明においては5×1018cm-3以上
1×1020cm-3未満の濃度のp型基板を用いることと
する。
[0038] Although in the above embodiment using the substrate of a high impurity concentration of 5 × 10 19 cm -3 as a p-type substrate, the impurity concentration, if 5 × 10 18 cm -3 or more As described above, a sufficiently low contact resistance can be obtained by depositing a metal such as TiPtAu.
When the thickness is less than about 10 20 cm −3 , a substrate having good crystallinity with few crystal dislocations can be obtained. Therefore, in the present invention, a p-type substrate having a concentration of 5 × 10 18 cm −3 or more and less than 1 × 10 20 cm −3 is used.

【0039】また更に上述の例においては、コンタクト
層9の上面と活性層4のとの基板主面に垂直な方向に関
する高低差が約1μm程度としたが、コンタクト層9が
活性層4より高い位置であれば良い。しかしながら、充
分高い歩留りをもってこの半導体レーザをヒートシンク
等に固定配置するためには、上述したように1μm程度
以上の高低差をもってコンタクト層及び活性層が配置さ
れるように各層の厚さ、リッジの高さ等が選定されるこ
とが望ましい。
Further, in the above-described example, the height difference between the upper surface of the contact layer 9 and the active layer 4 in the direction perpendicular to the main surface of the substrate is about 1 μm, but the contact layer 9 is higher than the active layer 4. Any position is acceptable. However, in order to fix and arrange this semiconductor laser on a heat sink or the like with a sufficiently high yield, as described above, the thickness of each layer and the height of the ridge are arranged so that the contact layer and the active layer are arranged with a height difference of about 1 μm or more. It is desirable that the height etc. be selected.

【0040】このようにコンタクト層9の厚さを2μm
以上程度とすることによって、例えば活性層の上の第2
導電型のクラッド層の厚さを大として活性層の位置を高
くする場合に比し特性の劣化をより抑制することがで
き、且つ活性層との高低差を充分得ることができる。ま
た、このコンタクト層9を厚さを10μm以上とする場
合は、応力による歪みの発生又は熱伝導性の問題から信
頼性の低下を来し、寿命が半減ないし1/4程度以下と
なる恐れがある。このため、本発明においては、コンタ
クト層9の厚さを2μm以上10μm未満程度とするも
のである。
As described above, the thickness of the contact layer 9 is 2 μm.
With the above degree, for example, the second
As compared with the case where the thickness of the conductive type cladding layer is increased and the position of the active layer is increased, the deterioration of the characteristics can be further suppressed, and the height difference from the active layer can be sufficiently obtained. When the thickness of the contact layer 9 is 10 μm or more, the reliability is reduced due to the occurrence of distortion due to stress or the problem of thermal conductivity, and the life may be reduced by half or about 以下 or less. is there. For this reason, in the present invention, the thickness of the contact layer 9 is about 2 μm or more and less than 10 μm.

【0041】更に本発明は上述の実施例に限定されるこ
となく、例えば本出願人の出願に係る特願平4−225992
号出願において提案したように、{100}結晶面を主
面とする基板上に、〈01−1〉結晶軸方向に沿うスト
ライプリッジを形成して、例えば800℃程度以上のメ
チル系原料ガスによるエピタキシャル成長を利用して
{111}A結晶面より成る斜面に囲まれて横方向の閉
じ込めがなされたSDHタイプの半導体レーザに本発明
を適用することもでき、またその材料系もAlGaAs
系に限ることなく他のIII-V族化合物等を用いることが
できるなど、本発明は種々の変形変更が可能であること
はいうまでもない。
Further, the present invention is not limited to the above-described embodiment, and is disclosed, for example, in Japanese Patent Application No. 4-225992 filed by the present applicant.
As proposed in the above application, a stripe ridge is formed along a <01-1> crystal axis direction on a substrate having a {100} crystal plane as a main surface, and a methyl-based source gas at about 800 ° C. or more is used, for example. The present invention can also be applied to an SDH type semiconductor laser in which the lateral confinement is performed by being surrounded by a slope composed of a {111} A crystal plane by using epitaxial growth, and its material system is also AlGaAs.
It goes without saying that the present invention can be modified in various ways, for example, other III-V compounds can be used without being limited to the system.

【0042】[0042]

【発明の効果】上述したように本発明によれば、半導体
レーザを装置に組み込む際に、上面に被着したソルダの
盛り上がり等による出射光のケラレを確実に回避するこ
とができて、CDプレーヤー等の光源として本発明によ
る半導体レーザを組み込む場合に、歩留り良くレーザを
固定配置することができる。
As described above, according to the present invention, when a semiconductor laser is incorporated in a device, vignetting of emitted light due to swelling of solder adhered to the upper surface can be reliably avoided, and a CD player can be used. In the case where the semiconductor laser according to the present invention is incorporated as a light source, the laser can be fixedly arranged with high yield.

【0043】また活性層の上の第2導電型のクラッド層
の厚さを大とすることなく、コンタクト層9の厚さを2
μm以上10μm未満程度とすることによって、特性や
信頼性の劣化、寿命の低減化を招来することなく活性層
との高低差を充分得ることができて、装置内固定時の歩
留りを改善することができる。
Also, without increasing the thickness of the second conductivity type cladding layer on the active layer,
By setting the thickness to about μm or more and less than about 10 μm, it is possible to sufficiently obtain a height difference from the active layer without deteriorating characteristics and reliability and shortening the life, and to improve the yield when fixed in the device. Can be.

【0044】また上述したように高い不純物濃度のp型
基板を用いていることから、電流ブロック層をp型とす
ることができてその高次の面におけるリーク電流の発生
を確実に回避することができると共に、そのp側の電極
を形成するにあたって高濃度層の拡散やエピタキシャル
成長又はアロイを行うことなく、TiPtAu等のメタ
ルの被着を行うのみで良好なコンタクト抵抗値をもって
p側のコンタクトメタルを形成することができる。従っ
て、通常のn型基板を用いた半導体レーザの製造工程と
同程度に製造の簡易化をはかることができる。
Further, since a p-type substrate having a high impurity concentration is used as described above, the current block layer can be made p-type, and generation of a leak current on the higher-order surface can be reliably avoided. In forming the p-side electrode, the p-side contact metal can be formed with good contact resistance only by depositing a metal such as TiPtAu without performing diffusion, epitaxial growth or alloying of a high concentration layer. Can be formed. Therefore, the manufacturing can be simplified as much as the manufacturing process of a semiconductor laser using a normal n-type substrate.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明実施例の略線的拡大断面図である。FIG. 1 is a schematic enlarged sectional view of an embodiment of the present invention.

【図2】従前の半導体レーザの一例の略線的拡大断面図
である。
FIG. 2 is a schematic enlarged cross-sectional view of an example of a conventional semiconductor laser.

【図3】従来の半導体レーザ装置の一例の略線的拡大側
面図である。
FIG. 3 is a schematic enlarged side view of an example of a conventional semiconductor laser device.

【符号の説明】[Explanation of symbols]

1 基板 2 リッジ 2A 溝 3 第1導電型のクラッド層 4 活性層 5 第2導電型の第1のクラッド層 6A 斜面 6B 斜面 7 電流ブロック層 8 第2導電型の第2のクラッド層 9 コンタクト層 10 コンタクトメタル 14 ソルダ 15 コンタクトメタル REFERENCE SIGNS LIST 1 substrate 2 ridge 2A groove 3 first conductivity type cladding layer 4 active layer 5 second conductivity type first cladding layer 6A slope 6B slope 7 current blocking layer 8 second conductivity type second cladding layer 9 contact layer 10 Contact metal 14 Solder 15 Contact metal

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−24977(JP,A) 特開 平5−55692(JP,A) 特開 平4−79282(JP,A) 特開 昭57−35391(JP,A) 特開 昭58−97887(JP,A) 特開 平2−22879(JP,A) 特開 平2−156588(JP,A) 特開 平3−171790(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01S 5/00 - 5/50 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-4-24977 (JP, A) JP-A-5-55692 (JP, A) JP-A-4-79282 (JP, A) JP-A-57-57 35391 (JP, A) JP-A-58-97887 (JP, A) JP-A-2-22879 (JP, A) JP-A-2-156588 (JP, A) JP-A-3-171790 (JP, A) (58) Field surveyed (Int. Cl. 7 , DB name) H01S 5/00-5/50

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 {100}結晶面を主面とする基板上
に、〈011〉結晶軸方向に延長するストライプ状のリ
ッジが形成され、上記リッジを覆って全面的に少なくと
も第1導電型のクラッド層、活性層、第2導電型のクラ
ッド層、電流ブロック層及びコンタクト層がエピタキシ
ャル成長されて、上記リッジ上において{111}B結
晶面より成る斜面が設けられて成り、 少なくとも上記リッジの両側の溝の底面からの上記リッ
ジ上の上記活性層の高さに対して、上記リッジから離間
した位置における上記コンタクト層の底面の上記溝の底
面からの高さが小とされ、且つ上記コンタクト層の上面
の上記溝の底面からの高さが大とされたことを特徴とす
る半導体レーザ。
1. A stripe-shaped ridge extending in the <011> crystal axis direction is formed on a substrate having a {100} crystal plane as a main surface, and at least the first conductivity type is covered over the ridge. A cladding layer, an active layer, a cladding layer of the second conductivity type, a current blocking layer, and a contact layer are epitaxially grown to provide a slope of {111} B crystal plane on the ridge, at least on both sides of the ridge. The height of the bottom surface of the contact layer from the bottom surface of the groove at a position apart from the ridge is smaller than the height of the active layer on the ridge from the bottom surface of the groove. A semiconductor laser, wherein the height of the upper surface from the bottom surface of the groove is large.
【請求項2】 上記コンタクト層の厚さが2μm以上1
0μm未満とされたことを特徴とする上記請求項1に記
載の半導体レーザ。
2. The method according to claim 1, wherein the thickness of the contact layer is 2 μm or more.
2. The semiconductor laser according to claim 1, wherein the thickness is less than 0 μm.
【請求項3】 上記基板がp型とされ、その不純物濃度
が5×1018cm-3以上1×1020cm-3未満とされた
ことを特徴とする上記請求項1又は2に記載の半導体レ
ーザ。
3. The substrate according to claim 1, wherein the substrate is of a p-type and has an impurity concentration of 5 × 10 18 cm −3 or more and less than 1 × 10 20 cm −3 . Semiconductor laser.
JP10321293A 1993-04-28 1993-04-28 Semiconductor laser Expired - Fee Related JP3246066B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10321293A JP3246066B2 (en) 1993-04-28 1993-04-28 Semiconductor laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10321293A JP3246066B2 (en) 1993-04-28 1993-04-28 Semiconductor laser

Publications (2)

Publication Number Publication Date
JPH06314843A JPH06314843A (en) 1994-11-08
JP3246066B2 true JP3246066B2 (en) 2002-01-15

Family

ID=14348204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10321293A Expired - Fee Related JP3246066B2 (en) 1993-04-28 1993-04-28 Semiconductor laser

Country Status (1)

Country Link
JP (1) JP3246066B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4816993B2 (en) * 2001-02-08 2011-11-16 ソニー株式会社 Manufacturing method of semiconductor laser
JP5024008B2 (en) * 2007-12-10 2012-09-12 ソニー株式会社 Semiconductor light emitting device and manufacturing method thereof

Also Published As

Publication number Publication date
JPH06314843A (en) 1994-11-08

Similar Documents

Publication Publication Date Title
US7260130B2 (en) Semiconductor laser device and method of fabricating the same
JP3449535B2 (en) Method for manufacturing semiconductor device
US20090203161A1 (en) Semiconductor laser diode with a ridge structure buried by a current blocking layer made of un-doped semiconductor grown at a low temperature and method for producing the same
JP2980435B2 (en) Semiconductor device
JP4583058B2 (en) Semiconductor laser element
JPH11186665A (en) Semiconductor light emitting element
JP3246066B2 (en) Semiconductor laser
JP2003243773A (en) Method for manufacturing semiconductor light emitting device and semiconductor light emitting device
US6967119B2 (en) Semiconductor laser device and method of fabricating the same
JP3763459B2 (en) Semiconductor laser device and manufacturing method thereof
JPH0927651A (en) Semiconductor laser
JP2990837B2 (en) Semiconductor laser
JP3322928B2 (en) Semiconductor laser device
JP4497606B2 (en) Semiconductor laser device
JPH07111361A (en) Buried type semiconductor laser device and manufacture thereof
JP3108183B2 (en) Semiconductor laser device and method of manufacturing the same
JP3199329B2 (en) Method of manufacturing semiconductor laser device
JP3505780B2 (en) Semiconductor light emitting device
US20050058170A1 (en) Semiconductor laser element and semiconductor laser element manufacturing method
JP4083836B2 (en) Semiconductor laser device and manufacturing method thereof
JP2001189530A (en) Semiconductor laser element and its manufacturing method
JPH11251678A (en) Semiconductor laser and its manufacture
JP2000101186A (en) Semiconductor optical element
US20060083279A1 (en) Semiconductor laser
US5559821A (en) Semiconductor laser

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071102

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees