JP3232031B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3232031B2
JP3232031B2 JP25113697A JP25113697A JP3232031B2 JP 3232031 B2 JP3232031 B2 JP 3232031B2 JP 25113697 A JP25113697 A JP 25113697A JP 25113697 A JP25113697 A JP 25113697A JP 3232031 B2 JP3232031 B2 JP 3232031B2
Authority
JP
Japan
Prior art keywords
resistor
low
resistivity
resistance
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25113697A
Other languages
Japanese (ja)
Other versions
JPH1197622A (en
Inventor
啓修 出水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP25113697A priority Critical patent/JP3232031B2/en
Publication of JPH1197622A publication Critical patent/JPH1197622A/en
Application granted granted Critical
Publication of JP3232031B2 publication Critical patent/JP3232031B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、2つの抵抗の抵抗
値の比によって特性が決定する差動増幅回路を含む半導
体装置の製造方法、また、コンパレータ回路および定電
圧回路をそれぞれ構成する半導体装置の製造方法に関す
る。
The present invention relates to a semiconductor device including a differential amplifier circuit whose characteristics are determined by the ratio of the resistance values of two resistors.
Body device manufacturing method, comparator circuit and constant current
The present invention relates to a method for manufacturing a semiconductor device constituting each of the voltage circuits .

【0002】[0002]

【従来の技術】この種の半導体装置としては、差動増幅
回路、コンパレータ回路及び定電圧回路があり、いずれ
もが2つの抵抗の抵抗値の比によって特性が決まる。
2. Description of the Related Art As a semiconductor device of this type, there are a differential amplifier circuit, a comparator circuit and a constant voltage circuit, all of which have characteristics determined by the ratio of the resistance values of two resistors.

【0003】図6(a),(b)は、通常使用されてい
る低抵抗率の抵抗を例示する平面図及び断面図である。
図6(a),(b)から明らかな様に、低抵抗率の抵抗
101は、P+基板102上にN+拡散層103を形成
し、この上にN型エピタキシャル層104を積層し、こ
のN型エピタキシャル層104上にP型の不純物を拡散
してなる拡散層を形成し、これを抵抗層105としたも
のである。また、この低抵抗率の抵抗101は、各端子
101aと、これらの端子101a間のライン部分10
1bを有しており、この抵抗101の抵抗値がライン部
分101bの幅と長さによって定まる。
FIGS. 6 (a) and 6 (b) are a plan view and a cross-sectional view illustrating a normally used low-resistance resistor.
As is clear from FIGS. 6A and 6B, a low-resistance resistor 101 is formed by forming an N + diffusion layer 103 on a P + substrate 102 and stacking an N-type epitaxial layer 104 on this. A diffusion layer formed by diffusing a P-type impurity is formed on the N-type epitaxial layer 104, and this is used as a resistance layer 105. The low-resistance resistor 101 is connected to each terminal 101a and a line portion 10 between these terminals 101a.
1b, and the resistance of the resistor 101 is determined by the width and length of the line portion 101b.

【0004】また、図7(a),(b)は、通常使用さ
れている高抵抗率の抵抗を例示する平面図及び断面図で
ある。この高抵抗率の抵抗111は、P+基板112上
にN+拡散層113を形成し、この上にN型エピタキシ
ャル層114を積層し、このN型エピタキシャル層11
4上に、P+の不純物を打ち込んでなる抵抗層115を
形成したものである。この高抵抗率の抵抗111は、各
端子111aとライン部分111bを有しており、その
抵抗値がライン部分111bの幅と長さによって定ま
る。
FIGS. 7 (a) and 7 (b) are a plan view and a cross-sectional view illustrating a normally used high-resistance resistor. The high-resistance resistor 111 is formed by forming an N + diffusion layer 113 on a P + substrate 112, stacking an N-type epitaxial layer 114 thereon,
4, a resistance layer 115 formed by implanting a P + impurity is formed. The high-resistance resistor 111 has terminals 111a and a line portion 111b, and the resistance value is determined by the width and length of the line portion 111b.

【0005】図7の高抵抗率の抵抗111を利用した差
動増幅回路は、例えば図8に示す様な構成である。ここ
では、反転増幅を行っており、負の入力端子121に1
0本の各抵抗111-1を並列接続し、負の入力端子12
1と出力端子122間に抵抗111-2を挿入している。
各抵抗111-1は、4KΩの抵抗値を有し、これらの抵
抗111-1からなる並列回路の抵抗値が400Ωであ
る。また、抵抗111-2は、100KΩの抵抗値を有す
る。
[0005] A differential amplifier circuit using the high-resistivity resistor 111 of FIG. 7 has, for example, a configuration as shown in FIG. Here, inverting amplification is performed, and 1 is input to the negative input terminal 121.
Zero resistors 111-1 are connected in parallel, and the negative input terminal 12
The resistor 111-2 is inserted between the output terminal 1 and the output terminal 122.
Each resistor 111-1 has a resistance value of 4KΩ, and the resistance value of a parallel circuit composed of these resistors 111-1 is 400Ω. Further, the resistor 111-2 has a resistance value of 100 KΩ.

【0006】この差動増幅回路において、入力電圧Vin
が各抵抗111-1及び負の入力端子122を介してトラ
ンジスタQ1に加えられ、電流Ic1が流れる。この入力
電圧Vinが予め定められた基準電圧Vrefよりも高くな
ると、電流Ic1がトランジスタQ2に流れる電流Ic2よ
りも増加する。このとき、各トランジスタQ3,Q5から
なるカレントミラー回路の作用によって、電流Ic1と同
じ電流Ic5がトランジスタQ5に流れる。また、各トラ
ンジスタQ7,Q8からカレントミラー回路が構成される
ので、トランジスタQ7に電流Ic5が流れると、トラン
ジスタQ8にも同等の電流が流れ得る状態となる。一
方、各トランジスタQ4,Q6からなるカレントミラー回
路の作用によって、電流Ic2と同じ電流Ic6がトランジ
スタQ6に流れる。電流Ic5>電流Ic2であって、大き
な電流Ic5を流し得るトランジスタQ8に小さな電流Ic
2が流れる状態では、このトランジスタQ8での電圧降下
が小さくなり、出力電圧Voutが小さくなる。このた
め、抵抗111-2を介して負の入力端子121の電圧V
aを下げる様なフィードバックがなされる。この結果、
入力電圧Va≒基準電圧Vrefとなる様に制御が行われ
る。
In this differential amplifier circuit, the input voltage Vin
Is applied to the transistor Q1 via each resistor 111-1 and the negative input terminal 122, and the current Ic1 flows. When the input voltage Vin becomes higher than a predetermined reference voltage Vref, the current Ic1 increases more than the current Ic2 flowing through the transistor Q2. At this time, the current Ic5, which is the same as the current Ic1, flows through the transistor Q5 by the action of the current mirror circuit including the transistors Q3 and Q5. Further, since a current mirror circuit is formed by the transistors Q7 and Q8, when the current Ic5 flows through the transistor Q7, a state where an equivalent current can flow through the transistor Q8 is established. On the other hand, the current Ic6, which is the same as the current Ic2, flows through the transistor Q6 by the action of the current mirror circuit including the transistors Q4 and Q6. The current Ic5> the current Ic2, and the small current Ic is supplied to the transistor Q8 through which the large current Ic5 can flow.
In the state where 2 flows, the voltage drop at the transistor Q8 decreases, and the output voltage Vout decreases. Therefore, the voltage V of the negative input terminal 121 is output via the resistor 111-2.
Feedback is given to lower a. As a result,
The control is performed so that the input voltage Va becomes equal to the reference voltage Vref.

【0007】ここで、10本の各抵抗111-1からなる
並列回路の抵抗値をRibaとし、負の入力端子121か
らの電流をI1とすると、 (Vin−Va)/Riba=I1 となる。
Here, assuming that the resistance value of the parallel circuit composed of the ten resistors 111-1 is Riba and the current from the negative input terminal 121 is I1, (Vin-Va) / Riba = I1.

【0008】そして、抵抗111-2を流れる電流をI2
とし、トランジスタQ1のベース電流を無視すると、 I1=I2 となる。
The current flowing through the resistor 111-2 is represented by I2
When the base current of the transistor Q1 is ignored, I1 = I2.

【0009】したがって、抵抗111-2の抵抗値をRib
bとすると、出力電圧Voutを次の様に導くことができ
る。 Vout=Va−Ribb×I2 =Va−Ribb×(Vin−Va)/Riba =−Ribb/Riba(Vin−Va)+Va =−Ribb/Riba(Vin−Vref)+Vref …(1) この式(1)によれば、この差動増幅回路は、Ribb/
Ribaの増幅率を持ち、反転増幅を行うことになる。
Therefore, the resistance value of the resistor 111-2 is set to Rib
Assuming b, the output voltage Vout can be derived as follows. Vout = Va-Ribb x I2 = Va-Ribb x (Vin-Va) / Riba =-Ribb / Riba (Vin-Va) + Va =-Ribb / Riba (Vin-Vref) + Vref (1) According to this, this differential amplifier circuit is Ribb /
It has Riba amplification rate and performs inversion amplification.

【0010】この様な構成の差動増幅回路においては、
上式(1)からも明らかな様に、その増幅率の精度を向
上させるには、各抵抗値Riba,Ribbの比の精度を向上
させる必要がある。このため、各抵抗111-1,111
-2として、同一種類の抵抗、つまり図7のイオンの打ち
込みによる抵抗のみを使用し、これらの抵抗111-1,
111-2を同一工程により作製している。また、比較的
低い抵抗値Ribaを高精度で得るために、10本の各抵
抗111-1を並列接続している。
In the differential amplifier circuit having such a configuration,
As is clear from the above equation (1), in order to improve the accuracy of the amplification factor, it is necessary to improve the accuracy of the ratio between the resistance values Riba and Ribb. Therefore, each of the resistors 111-1 and 111
-2, only resistors of the same kind, that is, resistors by ion implantation shown in FIG. 7 are used.
111-2 is manufactured by the same process. Further, in order to obtain a relatively low resistance value Riba with high accuracy, ten resistors 111-1 are connected in parallel.

【0011】しかしながら、10本の各抵抗111-1を
並列接続する場合は、そのスペースが大きくなると言う
問題があった。
However, when ten resistors 111-1 are connected in parallel, there is a problem that the space becomes large.

【0012】これに対して、400Ωを1本の抵抗によ
って実現する場合は、シート抵抗を2KΩ/□とする
と、図7に示すライン部分111bの幅と長さが10μ
mと2μmであって、抵抗の寸法が小さくなり過ぎ、製
造上の精度を考慮すると、使いものにならい。
On the other hand, when 400 Ω is realized by one resistor, if the sheet resistance is 2 KΩ / □, the width and length of the line portion 111b shown in FIG.
m and 2 μm, the dimensions of the resistors are too small, and they are not suitable for use in view of manufacturing accuracy.

【0013】次に、図6の低抵抗率の抵抗101を利用
したコンパレータ回路は、例えば図9に示す様な構成で
ある。ここでは、入力電圧Vinに対応する電流Ie3の大
きさを定めるために抵抗101-1を適用し、この電流I
e3と比較される電流Ic1を定めるために抵抗101-2を
適用している。抵抗101-1の抵抗値が1KΩであり、
抵抗101-2の抵抗値が20.5KΩである。
Next, a comparator circuit using the low-resistance resistor 101 shown in FIG. 6 has, for example, a configuration as shown in FIG. Here, a resistor 101-1 is applied to determine the magnitude of the current Ie3 corresponding to the input voltage Vin.
A resistor 101-2 is applied to determine the current Ic1 to be compared with e3. The resistance value of the resistor 101-1 is 1 KΩ,
The resistance value of the resistor 101-2 is 20.5 KΩ.

【0014】このコンパレータ回路において、入力電圧
VinがトランジスタQ3に加えられると、電流Ie3が流
れる。このとき、各トランジスタQ3,Q4のベースエミ
ッタ電圧をVbe3,Vbe4とし、また抵抗101-1の抵抗
値をRb2とすると、 (Vin−Vbe3−Vbe4)/Rb2=Ie3 となる。
In this comparator circuit, when the input voltage Vin is applied to the transistor Q3, a current Ie3 flows. At this time, if the base-emitter voltages of the transistors Q3 and Q4 are Vbe3 and Vbe4, and the resistance value of the resistor 101-1 is Rb2, (Vin-Vbe3-Vbe4) / Rb2 = Ie3.

【0015】各トランジスタQ4,Q5からカレントミラ
ー回路が構成されるので、トランジスタQ4に電流Ie3
が流れると、トランジスタQ5にも同等の電流が流れ得
る状態となる。
Since a current mirror circuit is formed by the transistors Q4 and Q5, the current Ie3 is supplied to the transistor Q4.
Flows, an equivalent current can flow through the transistor Q5.

【0016】一方、各トランジスタQ1,Q2からカレン
トミラー回路が構成されるので、トランジスタQ1に電
流Ic1が流れると、トランジスタQ2にも同等の電流Ic
2が流れる。したがって、電源電圧をVccとし、トラン
ジスタQ1のベースエミッタ電圧をVbe1とし、抵抗10
1-2の抵抗値をRb1とすると、 Ic1=Ic2=(Vcc−Vbe1)/Rb1 となる。
On the other hand, since a current mirror circuit is formed by the transistors Q1 and Q2, when the current Ic1 flows through the transistor Q1, the current Ic is equivalent to the transistor Q2.
2 flows. Therefore, the power supply voltage is set to Vcc, the base-emitter voltage of the transistor Q1 is set to Vbe1, and the resistor 10
If the resistance value of 1-2 is Rb1, then Ic1 = Ic2 = (Vcc-Vbe1) / Rb1.

【0017】電流Ie3>電流Ic2である場合は、大きな
電流Ie3を流し得るトランジスタQ5に小さな電流Ic2
が流れるので、このトランジスタQ5での電圧降下が小
さくなり、出力電圧Voutがローレベルとなる。また、
電流Ie3<電流Ic2である場合は、小さな電流Ie3を流
し得るトランジスタQ5に大きな電流Ic2が流れるの
で、このトランジスタQ5での電圧降下が大きくなり、
出力電圧Voutがハイレベルとなる。
When the current Ie3> the current Ic2, the small current Ic2 is supplied to the transistor Q5 through which the large current Ie3 can flow.
Flows, the voltage drop at the transistor Q5 becomes small, and the output voltage Vout becomes low level. Also,
When the current Ie3 <the current Ic2, the large current Ic2 flows through the transistor Q5 through which the small current Ie3 can flow, so that the voltage drop at the transistor Q5 increases.
The output voltage Vout becomes high level.

【0018】つまり、入力電圧Vinが予め定められたし
きい値電圧Vthよりも大きければ、出力電圧Voutがロ
ーレベルとなり、また入力電圧Vinがしきい値電圧Vth
よりも小さければ、出力電圧Voutがハイレベルとな
る。
That is, if the input voltage Vin is higher than a predetermined threshold voltage Vth, the output voltage Vout goes low, and the input voltage Vin goes low.
If it is smaller, the output voltage Vout becomes a high level.

【0019】あるいは、入力電圧Vinがしきい値電圧V
thに等しければ、Vin=Vth、Ie3=Ic2である。ま
た、各トランジスタのベースエミッタ電圧Vbeが相互に
等しいとすると、 (Vth−2Vbe)/Rb2=(Vcc−Vbe)/Rb1 Vth=(Vcc−Vbe)Rb2/Rb1+2Vbe …(2) となる。
Alternatively, when the input voltage Vin is equal to the threshold voltage V
If equal to th, then Vin = Vth and Ie3 = Ic2. Assuming that the base-emitter voltages Vbe of the respective transistors are equal to each other, (Vth−2Vbe) / Rb2 = (Vcc−Vbe) / Rb1 Vth = (Vcc−Vbe) Rb2 / Rb1 + 2Vbe (2)

【0020】上式(2)からも明らかな様に、しきい値
電圧Vthの精度を向上させるには、各抵抗値Rb1,Rb2
の比の精度を向上させる必要がある。このため、各抵抗
101-1,101-2として、同一種類の図6の抵抗のみ
を使用し、これらの抵抗101-1,101-2を同一工程
により作製し、抵抗の寸法や抵抗率のバラツキをそろえ
て、各抵抗値Rb1,Rb2の比の精度を向上させている。
As is apparent from the above equation (2), in order to improve the accuracy of the threshold voltage Vth, each of the resistance values Rb1, Rb2
It is necessary to improve the accuracy of the ratio. Therefore, only the resistors of the same type shown in FIG. 6 are used as the resistors 101-1 and 101-2, and the resistors 101-1 and 101-2 are manufactured in the same process, and the size and the resistivity of the resistors are determined. The accuracy of the ratio of each of the resistance values Rb1 and Rb2 is improved with uniformity.

【0021】しかしながら、抵抗101-2の抵抗値Rb2
が20.5KΩである場合は、シート抵抗を200Ω/
□とすると、図6に示すライン部分101bの幅と長さ
が10μmと1025μmとなって、抵抗の寸法が大き
くなり過ぎた。
However, the resistance value Rb2 of the resistor 101-2
Is 20.5KΩ, the sheet resistance is 200Ω /
If □, the width and length of the line portion 101b shown in FIG. 6 were 10 μm and 1025 μm, and the size of the resistor was too large.

【0022】また、20.5KΩの抵抗101-2とし
て、図7の高抵抗率の抵抗111を適用した場合は、こ
の抵抗の長さを102.5μmに抑えることができるも
のの、他の1KΩの抵抗101-1の長さが約5μm程度
まで短くなるので、抵抗の寸法が小さくなり過ぎた。
When the high-resistance resistor 111 shown in FIG. 7 is applied as the 20.5 KΩ resistor 101-2, the length of this resistor can be suppressed to 102.5 μm, but the other 1KΩ resistor 101-2 is used. Since the length of the resistor 101-1 was reduced to about 5 μm, the size of the resistor was too small.

【0023】次に、図6の低抵抗率の抵抗101を利用
した定電圧回路は、例えば図10に示す様な構成であ
る。ここでは、バンドギャップ型定電流Ie5の値を定め
るために、抵抗101-3を適用し、また電流Ie5を電圧
に変換するために、抵抗101-4を適用している。抵抗
101-3の抵抗値が360Ωであり、抵抗101-4の抵
抗値が40KΩである。
Next, the constant voltage circuit using the low-resistance resistor 101 shown in FIG. 6 has, for example, a configuration as shown in FIG. Here, a resistor 101-3 is applied to determine the value of the bandgap type constant current Ie5, and a resistor 101-4 is applied to convert the current Ie5 to a voltage. The resistance value of the resistor 101-3 is 360Ω and the resistance value of the resistor 101-4 is 40KΩ.

【0024】電源電圧Vccをオンにすると、起動用の抵
抗Ribを通じてベース電流がトランジスタQ4に流れ、
このトランジスタQ4がオンとなり、電流Ic1が流れ
て、各トランジスタQ1,Q2,Q3がオンとなる。そし
て、電流Ic2がトランジスタQ5に流れ込み、この回路
が起動する。
When the power supply voltage Vcc is turned on, a base current flows to the transistor Q4 through the starting resistor Rib,
The transistor Q4 turns on, the current Ic1 flows, and the transistors Q1, Q2, Q3 turn on. Then, the current Ic2 flows into the transistor Q5, and this circuit is activated.

【0025】各トランジスタQ1,Q2,Q3からカレン
トミラー回路が構成されるので、各電流Ic1,Ic2,I
c3が相互に等しくなる。 Ic1=Ic2=Ic3 …(3) また、各トランジスタQ4,Q5のエミッタの面積比を
2:1に設定している。このため、各トランジスタQ
4,Q5のベースエミッタ電圧Vbe4,Vbe5の差は、次の
式で表される。 Vbe4−Vbe5=kT/q×ln2=18mV ただし、kがボルツマン定数、Tが絶対温度、qが電荷
量である。
Since each transistor Q1, Q2, Q3 forms a current mirror circuit, each current Ic1, Ic2, Ic
c3 becomes equal to each other. Ic1 = Ic2 = Ic3 (3) The area ratio of the emitters of the transistors Q4 and Q5 is set to 2: 1. Therefore, each transistor Q
4, the difference between the base-emitter voltages Vbe4 and Vbe5 of Q5 is expressed by the following equation. Vbe4−Vbe5 = kT / q × ln2 = 18 mV, where k is the Boltzmann constant, T is the absolute temperature, and q is the charge amount.

【0026】この差の電圧が抵抗101-3に加わるの
で、この抵抗101-3の抵抗値をRb1とすると、電流I
e5は、次の式で表される。 Ie5=(kT/q×ln2)/Rb1=18/360=5
0μA 各トランジスタQ4,Q5のベースエミッタ電圧Vbe4,
Vbe5の差をエネルギーバンドギャップリファレンスと
称し、電流Ie5をバンドギャップ型定電流と称する。
Since the voltage of this difference is applied to the resistor 101-3, assuming that the resistance value of the resistor 101-3 is Rb1, the current I
e5 is represented by the following equation. Ie5 = (kT / q × ln2) / Rb1 = 18/360 = 5
0 μA Base-emitter voltage Vbe4 of each transistor Q4, Q5
The difference between Vbe5 is called an energy bandgap reference, and the current Ie5 is called a bandgap-type constant current.

【0027】トランジスタQ5のベース電流を無視する
と、 Ie5=Ic2=Ic3 となる。
If the base current of the transistor Q5 is ignored, Ie5 = Ic2 = Ic3.

【0028】したがって、出力電圧Vsは、抵抗101-
4の抵抗値をRb2とすると、次の式で表される。 Vs=Rb2×Ic3 =Rb2×Ie5 =(kT/q×ln2)×Rb2/Rb1 …(4) 上式(4)からも明らかな様に、出力電圧Vsの精度を
向上させるには、各抵抗値Rb1,Rb2の比の精度を向上
させる必要がある。このため、各抵抗101-3,101
-4として、同一種類の図6の抵抗のみを使用し、各抵抗
値Rb1,Rb2の比の精度を向上させている。
Therefore, the output voltage Vs is equal to the resistance 101-
Assuming that the resistance value of 4 is Rb2, it is expressed by the following equation. Vs = Rb2.times.Ic3 = Rb2.times.Ie5 = (kT / q.times.ln2) .times.Rb2 / Rb1 (4) As is apparent from the above equation (4), to improve the accuracy of the output voltage Vs, it It is necessary to improve the accuracy of the ratio of the values Rb1 and Rb2. Therefore, each of the resistors 101-3, 101
As -4, only the resistors of the same type shown in FIG. 6 are used to improve the accuracy of the ratio between the respective resistance values Rb1 and Rb2.

【0029】ここで、各抵抗101-3,101-4の温度
特性が+2500ppm/℃であり、(kT/q×ln
2)の温度特性が+3300ppm/℃であるから、上
式(4)における(kT/q×ln2)/Rb1の成分の
温度特性が+800ppm/℃(=3300ppm/℃
−2500ppm/℃)となり、この成分についての+
800ppmと上式(4)におけるRb2についての+2
500ppm/℃の和、つまり+3300ppm/℃が
出力電圧Vsの温度特性となる。この温度特性は、定電
圧回路としては大きく、好ましいものではなかった。
Here, the temperature characteristic of each of the resistors 101-3 and 101-4 is +2500 ppm / ° C., and (kT / q × ln
Since the temperature characteristic of 2) is +3300 ppm / ° C., the temperature characteristic of the component of (kT / q × ln 2) / Rb 1 in the above equation (4) is +800 ppm / ° C. (= 3300 ppm / ° C.)
−2500 ppm / ° C.), and +
800 ppm and +2 for Rb2 in the above equation (4)
The sum of 500 ppm / ° C., that is, +3300 ppm / ° C. becomes the temperature characteristic of the output voltage Vs. This temperature characteristic was large for a constant voltage circuit, and was not preferable.

【0030】[0030]

【発明が解決しようとする課題】この様に上記従来の差
動増幅回路では、増幅率の精度を向上させるために、各
抵抗111-1,111-2として、同一種類の抵抗のみを
使用しているものの、抵抗値が低い方の抵抗を高精度で
得るために、複数本の抵抗を並列接続しているので、そ
のスペースが大きくなると言う問題があった。
As described above, in the conventional differential amplifier circuit, only the same type of resistor is used as each of the resistors 111-1 and 111-2 in order to improve the accuracy of the amplification factor. However, since a plurality of resistors are connected in parallel in order to obtain a resistor having a lower resistance value with high accuracy, there is a problem that the space becomes large.

【0031】また、上記従来のコンパレータ回路では、
しきい値電圧Vthの精度を向上させるために、各抵抗1
01-1,101-2として、同一種類の抵抗のみを使用し
ているものの、抵抗値の高い方の抵抗の寸法が大きくな
り過ぎた。
In the above conventional comparator circuit,
In order to improve the accuracy of the threshold voltage Vth, each resistor 1
Although only the same type of resistor was used as 01-1 and 101-2, the dimension of the resistor having the higher resistance value was too large.

【0032】更に、上記従来の定電圧回路では、出力電
圧Vsの精度を向上させるために、各抵抗101-3,1
01-4として、同一種類の抵抗のみを使用しているもの
の、これらの抵抗の温度特性が同一でるため、出力電圧
Vsの温度特性を小さく調節することができなかった。
Further, in the above-mentioned conventional constant voltage circuit, in order to improve the accuracy of the output voltage Vs, each resistor 101-3, 1
Although only the same type of resistor was used in No. 01-4, the temperature characteristics of the output voltage Vs could not be adjusted to be small because the temperature characteristics of these resistors were the same.

【0033】そこで、本発明は、上記従来の課題を解決
するためのものであって、同一種類の抵抗のみを使用し
ていたことが原因となって生じていた問題点を解決する
ことが可能な半導体装置の製造方法を提供することにあ
る。
Therefore, the present invention is to solve the above-mentioned conventional problem, and can solve the problem caused by using only the same type of resistor. Another object of the present invention is to provide a method for manufacturing a semiconductor device.

【0034】[0034]

【課題を解決するための手段】上記従来の課題を解決す
るために、本発明の半導体装置の製造方法は、負の入力
端子に低抵抗率の抵抗が接続され、その入力端子と出力
端子との間に高抵抗率の抵抗が接続され、前記低抵抗率
の抵抗と前記高抵の抵抗との抵抗値の比により決定
される増幅率を持つ差動増幅回路を含む半導体装置の製
造方法において、前記低抵抗率の抵抗及び前記高抵抗率
の抵抗が形成されるそれぞれの領域に同時に低濃度イオ
ン打ち込みを行った後に、前記高抵抗率の抵抗が形成さ
れる領域の一部をカバーによって覆い、該カバーによっ
て覆われない部分の前記高抵抗率の抵抗が形成される領
域と前記低抵抗率の抵抗が形成される領域との前記低濃
度イオンを打ち込んだ領域に同時に高濃度イオン打ち込
みを行って、前記低抵抗率の抵抗及び前記高抵抗率の抵
抗を形成することを特徴とする。
In order to solve the above-mentioned conventional problems, a method of manufacturing a semiconductor device according to the present invention comprises the steps of: connecting a low-resistance resistor to a negative input terminal; is connected the high resistivity of the resistance during the manufacturing of a semiconductor device including a differential amplifier circuit having an amplification factor of the determined by the ratio of the resistance value of the high resistance of the resistance and the low resistivity of the resistor In the method, a low-concentration ion implantation is simultaneously performed on each of the regions where the low-resistivity resistor and the high-resistivity resistor are formed, and then a part of the region where the high-resistivity resistor is formed is covered. Cover and cover
Area where the high-resistivity resistor is not covered
Simultaneously performing high-concentration ion implantation on the region where the low-concentration ions are implanted in the region and the region where the low-resistivity resistor is formed, to form the low-resistivity resistor and the high-resistivity resistor. It is characterized by.

【0035】また、本発明の半導体装置の製造方法は、
入力電圧変化を電流変化に変換する比率を決定する低抵
抗率の抵抗と、この変換された電流と比較される一定の
電流の値を決定する高抵抗率の抵抗とを含むコンパレー
タ回路を構成する半導体装置の製造方法において、前記
低抵抗率の抵抗及び前記高抵抗率の抵抗が形成されるそ
れぞれの領域に同時に低濃度イオン打ち込みを行った後
に、前記高抵抗率の抵抗が形成される領域の一部をカバ
ーによって覆い、該カバーによって覆われない部分の前
記高抵抗率の抵抗が形成される領域と前記低抵抗率の抵
抗が形成される領域との前記低濃度イオンを打ち込んだ
領域に同時に高濃度イオン打ち込みを行って、前記低抵
抗率の抵抗及び前記高抵抗率の抵抗を形成することを特
徴とする。
Further, a method of manufacturing a semiconductor device according to the present invention
Construct a comparator circuit that includes a low-resistivity resistor that determines a ratio of converting an input voltage change to a current change, and a high-resistivity resistor that determines a constant current value to be compared with the converted current. In the method of manufacturing a semiconductor device, after simultaneously performing low-concentration ion implantation on each of the regions where the low-resistivity resistor and the high-resistivity resistor are formed, the region where the high-resistivity resistor is formed is formed. Partly covered by a cover, in front of the part not covered by the cover
The region where the high-resistance resistor is formed and the low-resistance resistor
The high-concentration ion implantation is performed simultaneously on the region where the low-concentration ions are implanted with the region where the resistance is formed, thereby forming the low-resistance resistor and the high-resistance resistor.

【0036】また、本発明の半導体装置の製造方法は、
バンドギャップ型定電流の値を決定する高抵抗率の抵抗
と、この定電流を電圧に変換する低抵抗率の抵抗とを含
む定電圧回路を構成する半導体装置の製造方法におい
て、前記低抵抗率の抵抗及び前記高抵抗率の抵抗が形成
されるそれぞれの領域に同時に低濃度イオン打ち込みを
行った後に、前記高抵抗率の抵抗が形成される領域の一
部をカバーによって覆い、該カバーによって覆われない
部分の前記高抵抗率の抵抗が形成される領域と前記低抵
抗率の抵抗が形成される領域との前記低濃度イオンを打
ち込んだ領域に同時に高濃度イオン打ち込みを行って、
前記低抵抗率の抵抗及び前記高抵抗率の抵抗を形成する
ことを特徴とする。
[0036] In the method of the present invention,
The method of manufacturing a semiconductor device comprising a constant voltage circuit including a high resistivity resistor for determining a value of a band gap type constant current and a low resistivity resistor for converting the constant current into a voltage, wherein the low resistivity And then simultaneously performing low-concentration ion implantation on each of the regions where the high-resistivity resistors are formed, and then covering a part of the region where the high-resistivity resistors are formed with a cover. Not
A region where the high-resistivity resistor is formed and the low-resistance portion.
By simultaneously performing high concentration ion implantation on the region where the low concentration ions are implanted with the region where the resistance of the resistivity is formed ,
Forming the low-resistance resistor and the high-resistance resistor.

【0037】[0037]

【0038】[0038]

【0039】[0039]

【0040】[0040]

【0041】[0041]

【発明の実施の形態】以下、本発明の実施形態を添付図
面を参照して説明する。図1は、本発明の製造方法によ
って製造される半導体装置の一実施形態である差動増幅
回路を示している。なお、同図において、図8に示す差
動増幅回路と同様の作用を果たす部位には同じ符号を付
して説明を簡略化する。
Embodiments of the present invention will be described below with reference to the accompanying drawings. FIG. 1 is a view showing a manufacturing method according to the present invention .
1 shows a differential amplifier circuit which is an embodiment of a semiconductor device manufactured by the method described above. In the same figure, parts that perform the same operations as those of the differential amplifier circuit shown in FIG.

【0042】この差動増幅回路では、負の入力端子12
1に抵抗11を接続すると共に、負の入力端子121と
出力端子122間に抵抗12を挿入している。抵抗11
は、低抵抗率の抵抗であって、400Ωの抵抗値を有
し、また抵抗12は、高抵抗率の抵抗であって、100
KΩの抵抗値を有する。
In this differential amplifier circuit, the negative input terminal 12
1, a resistor 11 is connected between the negative input terminal 121 and the output terminal 122. Resistance 11
Is a low resistivity resistor having a resistance of 400Ω, and the resistor 12 is a high resistivity resistor having a resistance of 100Ω.
It has a resistance value of KΩ.

【0043】図2(a),(b)は、低抵抗率の抵抗1
1を示す平面図及び断面図である。図2(a),(b)
から明らかな様に、低抵抗率の抵抗11は、P+基板2
1上にN+拡散層22を形成し、この上にN型エピタキ
シャル層23を積層し、このN型エピタキシャル層23
上にP+の不純物を打ち込んでなる抵抗層24を形成し
たものである。P+の不純物の打ち込みは、2回だけ行
われ、1回目の打ち込みによって低濃度で高い抵抗値の
層が形成され、2回目の打ち込みによって、高濃度で低
い抵抗値の抵抗層24が形成される。
FIGS. 2 (a) and 2 (b) show a low resistivity 1 resistor.
FIG. 1 is a plan view and a cross-sectional view showing the first embodiment. FIG. 2 (a), (b)
As is clear from the resistance 11 of a low resistivity, P + substrate 2
1, an N + diffusion layer 22 is formed thereon, and an N-type epitaxial layer 23 is laminated thereon.
A resistance layer 24 formed by implanting a P + impurity is formed thereon. The implantation of the P + impurity is performed only twice, and the first implantation forms a layer with a low concentration and a high resistance value, and the second implantation forms the resistance layer 24 with a high concentration and a low resistance value. You.

【0044】図3(a),(b)は、高抵抗率の抵抗1
2を示す平面図及び断面図である。図3(a),(b)
から明らかな様に、高抵抗率の抵抗12は、P+基板2
1上にN+拡散層22を形成し、この上にN型エピタキ
シャル層23を積層し、このN型エピタキシャル層23
上にP+の不純物を打ち込んでなる抵抗層25を形成し
たものである。P+の不純物の打ち込みは、2回だけ行
われる。
FIGS. 3 (a) and 3 (b) show a high resistance 1
2 and 3 are a plan view and a sectional view, respectively. FIG. 3 (a), (b)
As is evident from the high resistivity resistor 12, P + substrate 2
1, an N + diffusion layer 22 is formed thereon, and an N-type epitaxial layer 23 is laminated thereon.
A resistance layer 25 formed by implanting P + impurities is formed thereon. The implantation of the P + impurity is performed only twice.

【0045】まず、1回目の打ち込みによって低濃度で
あって、低抵抗値の層が形成される。次に、抵抗12の
ライン部分12bをカバー26によって覆い、2回目の
打ち込みを行う。この2回目の打ち込みのときには、カ
バー26によって覆われた範囲のみ、高濃度とはならな
いので、ライン部分12bを低濃度にかつ高抵抗値に維
持することができる。この後、カバー26を削除する。
First, a layer having a low concentration and a low resistance value is formed by the first implantation. Next, the line portion 12b of the resistor 12 is covered with a cover 26, and a second driving is performed. At the time of this second driving, only the area covered by the cover 26 does not have a high density, so that the line portion 12b can be maintained at a low density and a high resistance value. Thereafter, the cover 26 is deleted.

【0046】したがって、高抵抗率の抵抗12の製造工
程は、カバー26を形成すると言う点を除いて、低抵抗
率の抵抗11と共通である。このため、低抵抗率の抵抗
11及び高抵抗率の抵抗12を同時に作製することがで
き、抵抗の寸法や抵抗率のバラツキをそろえて、各抵抗
11,12の抵抗値Riba,Ribbの比の精度を向上させ
ることができる。つまり、各抵抗11,12の抵抗値R
iba,Ribbに誤差を生じたとしても、製造工程が共通で
あるから、これらの抵抗11,12の抵抗値Riba,Ri
bbが共に増大したり減少し、これらの抵抗11,12の
抵抗値Riba,Ribbの比のバラツキが大きくなることは
ない。
Therefore, the manufacturing process of the high resistivity resistor 12 is the same as that of the low resistivity resistor 11 except that the cover 26 is formed. For this reason, the low-resistance resistor 11 and the high-resistance resistor 12 can be manufactured simultaneously, and the ratio of the resistance values Riba and Ribb of each of the resistors 11 and 12 can be adjusted by adjusting the size and the resistance of the resistors. Accuracy can be improved. That is, the resistance value R of each of the resistors 11 and 12
Even if an error occurs in iba and Ribb, since the manufacturing process is common, the resistance values Riba and Ri of these resistors 11 and 12 are set.
Both bb increase and decrease, and the variation in the ratio between the resistances Riba and Ribb of the resistors 11 and 12 does not increase.

【0047】この様に各抵抗11,12の抵抗値Rib
a,Ribbの比の精度を向上させることができれば、図1
の差動増幅回路の増幅率の精度が向上する。
As described above, the resistance Rib of each of the resistors 11 and 12 is obtained.
If the accuracy of the ratio of a, Ribb can be improved, FIG.
, The accuracy of the amplification factor of the differential amplifier circuit is improved.

【0048】これに対して、低抵抗率の抵抗11と高抵
抗率の抵抗12を別々の工程で作製した場合は、例えば
低抵抗率の抵抗11の抵抗値の誤差が±20%であっ
て、高抵抗率の抵抗12の抵抗値の誤差が±20%ある
とき、各抵抗11,12の抵抗値の比は、少なくとも±
40%程度のバラツキを生じることになる。
On the other hand, when the low-resistance resistor 11 and the high-resistance resistor 12 are manufactured in different steps, for example, the error of the resistance value of the low-resistance resistor 11 is ± 20%. When the error of the resistance value of the high-resistance resistor 12 is ± 20%, the ratio of the resistance values of the resistors 11 and 12 is at least ± 20%.
A variation of about 40% will occur.

【0049】また、この差動増幅回路においては、1つ
の低抵抗率の抵抗11のみによって400Ωの抵抗値を
得ることができるので、多数の抵抗を並列接続すること
によって低い抵抗値を得る必要がなく、抵抗のスペース
を必要最小限度に抑えることができる。あるいは、低抵
抗率の抵抗11及び高抵抗率の抵抗12は、イオン濃度
が相互に異なって、それらの抵抗率が相互に異なるの
で、低抵抗率の抵抗11及び高抵抗率の抵抗12のいず
れか一方の寸法を極端に大きくして、抵抗を増大させた
り、いずれか一方の寸法を極端に小さくして、抵抗値を
減少させる必要がない。このため、抵抗値の寸法が大き
くなり過ぎて、スペースを占有したり、抵抗の寸法が小
さくなり過ぎて、寸法精度並びに抵抗値の精度を維持で
きないと言うことがない。
Also, in this differential amplifier circuit, a resistance value of 400Ω can be obtained by only one low-resistance resistor 11, so that it is necessary to obtain a low resistance value by connecting a large number of resistors in parallel. Therefore, the space for the resistor can be minimized. Alternatively, the low-resistivity resistor 11 and the high-resistivity resistor 12 have different ion concentrations and have different resistivity, so that either the low-resistivity resistor 11 or the high-resistivity resistor 12 can be used. It is not necessary to increase the resistance by increasing one of the dimensions extremely, or to decrease the resistance by extremely decreasing one of the dimensions. For this reason, it does not mean that the dimension of the resistance value becomes too large to occupy space, or that the dimension of the resistance becomes too small to maintain the dimensional accuracy and the accuracy of the resistance value.

【0050】図4は、本発明の製造方法によって製造さ
れる半導体装置の一実施形態であるコンパレータ回路を
示している。なお、同図において、図9に示すコンパレ
ータ回路と同様の作用を果たす部位には同じ符号を付し
て説明を簡略化する。
FIG. 4 is a cross-sectional view illustrating a structure manufactured by the manufacturing method of the present invention.
1 shows a comparator circuit which is one embodiment of a semiconductor device to be used. Note that, in the same figure, parts that perform the same operations as those of the comparator circuit shown in FIG. 9 are denoted by the same reference numerals, and description thereof will be simplified.

【0051】このコンパレータ回路では、入力電圧Vin
に対応する電流Ie3の大きさを定めるために図2の低抵
抗率の抵抗11を適用し、この電流Ie3と比較される電
流Ic1を定めるために図3の高抵抗率の抵抗12を適用
している。低抵抗率の抵抗11の抵抗値が1KΩであ
り、高抵抗率の抵抗12の抵抗値が20.5KΩであ
る。
In this comparator circuit, the input voltage Vin
The low resistivity resistor 11 of FIG. 2 is applied to determine the magnitude of the current Ie3 corresponding to the current Ie3, and the high resistivity resistor 12 of FIG. 3 is applied to determine the current Ic1 to be compared with this current Ie3. ing. The resistance value of the low resistivity resistor 11 is 1 KΩ, and the resistance value of the high resistivity resistor 12 is 20.5 KΩ.

【0052】先に述べた様に低抵抗率の抵抗11及び高
抵抗率の抵抗12を同時に作製することができ、抵抗の
寸法や抵抗率のバラツキをそろえて、各抵抗11,12
の抵抗値Rb2,Rb1の比の精度を向上させることができ
るので、このコンパレータ回路のしきい値電圧Vthの精
度を向上させることができる。
As described above, the low-resistance resistor 11 and the high-resistance resistor 12 can be manufactured at the same time.
, The accuracy of the ratio between the resistance values Rb2 and Rb1 can be improved, so that the accuracy of the threshold voltage Vth of the comparator circuit can be improved.

【0053】また、低抵抗率の抵抗11及び高抵抗率の
抵抗12のいずれか一方の寸法を極端に大きくして、抵
抗値を増大させたり、いずれか一方の寸法を極端に小さ
くして、抵抗値を減少させる必要がない。例えば、2
0.5KΩの抵抗12のシート抵抗を2KΩ/□とする
と、図3に示す高抵抗率の抵抗12のライン部分12b
の幅と長さが10μmと102.5μmとなり、高抵抗
率の抵抗12の寸法が大き過ぎもせず、小さすぎること
もない。また、1KΩの抵抗11のシート抵抗を200
Ω/□とすると、図2に示す低抵抗率の抵抗11のライ
ン部分11bの幅と長さが10μmと50μmとなり、
低抵抗率の抵抗11の寸法も丁度良い。
Further, by increasing one of the dimensions of the low resistivity resistor 11 and the high resistivity resistor 12 extremely to increase the resistance value, or by extremely decreasing one of the dimensions, There is no need to reduce the resistance. For example, 2
Assuming that the sheet resistance of the 0.5 KΩ resistor 12 is 2 KΩ / □, the line portion 12 b of the high resistivity resistor 12 shown in FIG.
Are 10 μm and 102.5 μm, and the size of the high-resistivity resistor 12 is neither too large nor too small. Further, the sheet resistance of the 1 KΩ resistor 11 is set to 200
If Ω / □, the width and length of the line portion 11b of the low resistivity resistor 11 shown in FIG. 2 are 10 μm and 50 μm, respectively.
The dimensions of the low resistivity resistor 11 are also just good.

【0054】図5は、本発明の製造方法によって製造さ
れる半導体装置の一実施形態である定電圧回路を示して
いる。なお、同図において、図10に示す定電圧回路と
同様の作用を果たす部位には同じ符号を付して説明を簡
略化する。
FIG. 5 is a cross-sectional view illustrating a structure manufactured by the manufacturing method of the present invention.
1 shows a constant voltage circuit which is one embodiment of a semiconductor device to be used. Note that, in the same figure, portions that perform the same operations as those of the constant voltage circuit shown in FIG. 10 are denoted by the same reference numerals, and description thereof will be simplified.

【0055】この定電圧回路では、バンドギャップ型定
電流Ie5の値を定めるために、図3の高抵抗率の抵抗1
2を適用し、また電流Ie5を電圧に変換するために、図
2の低抵抗率の抵抗11を適用している。高抵抗率の抵
抗12の抵抗値が360Ωであり、低抵抗率の抵抗11
の抵抗値が40KΩである。
In this constant voltage circuit, in order to determine the value of the bandgap type constant current Ie5, the high-resistance resistor 1 shown in FIG.
2 and the low-resistance resistor 11 of FIG. 2 is applied to convert the current Ie5 into a voltage. The resistance value of the high resistivity resistor 12 is 360Ω and the low resistivity resistor 11
Is 40 KΩ.

【0056】先に述べた様に低抵抗率の抵抗11及び高
抵抗率の抵抗12を同時に作製することができ、抵抗の
寸法や抵抗率のバラツキをそろえて、各抵抗11,12
の抵抗値の比の精度を向上させることができるので、こ
の定電圧回路の出力電圧Vsの精度を向上させることが
できる。
As described above, the low-resistance resistor 11 and the high-resistance resistor 12 can be manufactured at the same time.
, The accuracy of the output voltage Vs of the constant voltage circuit can be improved.

【0057】また、低抵抗率の抵抗11のシート抵抗を
200Ω/□とすると、その温度特性が2500ppm
/℃であり、高抵抗率の抵抗12のシート抵抗を2KΩ
/□とすると、その温度特性が5600ppm/℃であ
る。更に、先に述べた様に(kT/q×ln2)の温度
特性が+3300ppm/℃であるから、抵抗11の抵
抗値をRb1とし、抵抗12の抵抗値をRb2とすると、上
式(4)における(kT/q×ln2)/Rb1の成分の
温度特性が−2300ppm/℃(=3300ppm/
℃−5600ppm/℃)となり、この成分についての
−2300ppmと上式(4)におけるRb2についての
+2500ppm/℃の和、つまり+200ppm/℃
が出力電圧Vsの温度特性となる。この温度特性は、定
電圧回路としては非常に小さく、好ましいものである。
If the sheet resistance of the low resistivity resistor 11 is 200 Ω / □, its temperature characteristic is 2500 ppm.
/ ° C, and the sheet resistance of the high resistivity resistor 12 is 2 KΩ.
/ □, the temperature characteristic is 5600 ppm / ° C. Further, as described above, since the temperature characteristic of (kT / q × ln2) is +3300 ppm / ° C., if the resistance value of the resistor 11 is Rb1 and the resistance value of the resistor 12 is Rb2, the above equation (4) is obtained. Of (kT / q × ln2) / Rb1 at −2300 ppm / ° C. (= 3300 ppm /
-5600 ppm / ° C), and the sum of -2300 ppm for this component and +2500 ppm / ° C for Rb2 in the above formula (4), that is, +200 ppm / ° C.
Is the temperature characteristic of the output voltage Vs. This temperature characteristic is very small and preferable for a constant voltage circuit.

【0058】なお、本発明は、上記各実施形態に限定さ
れるものでなく、多様に変形することができる。例え
ば、図1の差動増幅回路、図4のコンパレータ回路及び
図5の定電圧回路の回路構成をその基本特性が変わらな
い範囲で若干変更しても構わない。あるいは、同一の製
造工程で作製することができるのであれば、低抵抗率の
抵抗や高抵抗率の抵抗として、他の構成のものを適用す
ることができる。
The present invention is not limited to the above embodiments, but can be variously modified. For example, the circuit configurations of the differential amplifier circuit of FIG. 1, the comparator circuit of FIG. 4, and the constant voltage circuit of FIG. 5 may be slightly changed as long as the basic characteristics do not change. Alternatively, as long as they can be manufactured in the same manufacturing process, a low-resistance resistor or a high-resistance resistor having another configuration can be used.

【0059】[0059]

【発明の効果】以上説明した様に、本発明の半導体装置
の製造方法では、高濃度イオンを打ち込んでなる抵抗と
低濃度イオンを打ち込んでなる抵抗を適宜に組み合わせ
て適用することによって、抵抗のスペースを縮小した
り、温度特性を改善することができる。
As described above, the semiconductor device of the present invention
According to the manufacturing method of (1), by appropriately combining and applying a resistor implanted with high-concentration ions and a resistor implanted with low-concentration ions, it is possible to reduce the space of the resistor and improve the temperature characteristics.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体装置の一実施形態である差動増
幅回路を示す回路図
FIG. 1 is a circuit diagram showing a differential amplifier circuit as one embodiment of a semiconductor device of the present invention.

【図2】(a)は図1の回路における低抵抗率の抵抗を
示す平面図、(b)は同抵抗を示す断面図
2A is a plan view showing a low-resistance resistor in the circuit of FIG. 1, and FIG. 2B is a cross-sectional view showing the resistor.

【図3】(a)は図1の回路における高抵抗率の抵抗を
示す平面図、(b)は同抵抗を示す断面図
3A is a plan view showing a high-resistance resistor in the circuit of FIG. 1, and FIG. 3B is a cross-sectional view showing the resistor.

【図4】本発明の半導体装置の一実施形態であるコンパ
レータ回路を示す回路図
FIG. 4 is a circuit diagram showing a comparator circuit according to one embodiment of the semiconductor device of the present invention;

【図5】本発明の半導体装置の一実施形態である定電圧
回路を示す回路図
FIG. 5 is a circuit diagram showing a constant voltage circuit as one embodiment of the semiconductor device of the present invention.

【図6】(a)は低抵抗率の他の抵抗を示す平面図、
(b)は同抵抗を示す断面図
FIG. 6A is a plan view showing another resistor having a low resistivity.
(B) is a sectional view showing the same resistance.

【図7】(a)は高抵抗率の他の抵抗を示す平面図、
(b)は同抵抗を示す断面図
FIG. 7A is a plan view showing another resistor having a high resistivity.
(B) is a sectional view showing the same resistance.

【図8】従来の差動増幅回路を示す回路図FIG. 8 is a circuit diagram showing a conventional differential amplifier circuit.

【図9】従来のコンパレータ回路を示す回路図FIG. 9 is a circuit diagram showing a conventional comparator circuit.

【図10】従来の定電圧回路を示す回路図FIG. 10 is a circuit diagram showing a conventional constant voltage circuit.

【符号の説明】[Explanation of symbols]

11 低抵抗率の抵抗 12 高抵抗率の抵抗 11 Low resistivity resistor 12 High resistivity resistor

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 負の入力端子に低抵抗率の抵抗が接続さ
れ、その入力端子と出力端子との間に高抵抗率の抵抗が
接続され、前記低抵抗率の抵抗と前記高抵の抵抗
の抵抗値の比により決定される増幅率を持つ差動増幅回
路を含む半導体装置の製造方法において、 前記低抵抗率の抵抗及び前記高抵抗率の抵抗が形成され
るそれぞれの領域に同時に低濃度イオン打ち込みを行っ
た後に、前記高抵抗率の抵抗が形成される領域の一部を
カバーによって覆い、該カバーによって覆われない部分
の前記高抵抗率の抵抗が形成される領域と前記低抵抗率
の抵抗が形成される領域との前記低濃度イオンを打ち込
んだ領域に同時に高濃度イオン打ち込みを行って、前記
低抵抗率の抵抗及び前記高抵抗率の抵抗を形成すること
を特徴とする半導体装置の製造方法。
1. A low resistivity of the resistor to the negative input terminal is connected, the high resistivity of the resistor is connected, the high resistance rate and resistance of the low resistivity between the input terminal and the output terminal In a method for manufacturing a semiconductor device including a differential amplifier circuit having an amplification factor determined by a ratio of a resistance value to a resistance value of a resistor , a resistance region having a low resistivity and a resistance region having a high resistivity are formed. Simultaneously with low concentration ion implantation, a part of the region where the high resistivity resistor is formed is covered by a cover, and a part not covered by the cover
The region where the high-resistivity resistor is formed and the low-resistivity
A semiconductor device wherein high-concentration ion implantation is simultaneously performed on a region where the low-concentration ions are implanted with a region where the low-resistance ions are formed to form the low-resistivity resistor and the high-resistivity resistor. Manufacturing method.
【請求項2】 入力電圧変化を電流変化に変換する比率
を決定する低抵抗率の抵抗と、この変換された電流と比
較される一定の電流の値を決定する高抵抗率の抵抗とを
含むコンパレータ回路を構成する半導体装置の製造方法
において、 前記低抵抗率の抵抗及び前記高抵抗率の抵抗が形成され
るそれぞれの領域に同時に低濃度イオン打ち込みを行っ
た後に、前記高抵抗率の抵抗が形成される領域の一部を
カバーによって覆い、該カバーによって覆われない部分
の前記高抵抗率の抵抗が形成される領域と前記低抵抗率
の抵抗が形成される領域との前記低濃度イオンを打ち込
んだ領域に同時に高濃度イオン打ち込みを行って、前記
低抵抗率の抵抗及び前記高抵抗率の抵抗を形成すること
を特徴とする半導体装置の製造方法。
2. A low-resistivity resistor that determines a ratio of converting an input voltage change to a current change, and a high-resistivity resistor that determines a constant current value to be compared with the converted current. In the method of manufacturing a semiconductor device forming a comparator circuit, after simultaneously performing low-concentration ion implantation in respective regions where the low-resistance resistor and the high-resistance resistor are formed, the high-resistance resistor is A part of the area to be formed is covered by a cover, and a part not covered by the cover
The region where the high-resistivity resistor is formed and the low-resistivity
A semiconductor device wherein high-concentration ion implantation is simultaneously performed on a region where the low-concentration ions are implanted with a region where the low-resistance ions are formed to form the low-resistivity resistor and the high-resistivity resistor. Manufacturing method.
【請求項3】 バンドギャップ型定電流の値を決定する
高抵抗率の抵抗と、この定電流を電圧に変換する低抵抗
率の抵抗とを含む定電圧回路を構成する半導体装置の製
造方法において、 前記低抵抗率の抵抗及び前記高抵抗率の抵抗が形成され
るそれぞれの領域に同時に低濃度イオン打ち込みを行っ
た後に、前記高抵抗率の抵抗が形成される領域の一部を
カバーによって覆い、該カバーによって覆われない部分
の前記高抵抗率の抵抗が形成される領域と前記低抵抗率
の抵抗が形成される領域との前記低濃度イオンを打ち込
んだ領域に同時に高濃度イオン打ち込みを行って、前記
低抵抗率の抵抗及び前記高抵抗率の抵抗を形成すること
を特徴とする半導体装置の製造方法。
3. A method of manufacturing a semiconductor device comprising a constant-voltage circuit including a high-resistance resistor that determines a value of a bandgap-type constant current and a low-resistance resistor that converts the constant current into a voltage. After simultaneously performing low-concentration ion implantation on each of the regions where the low-resistivity resistor and the high-resistivity resistor are formed, a part of the region where the high-resistivity resistor is formed is covered with a cover. , Parts not covered by the cover
The region where the high-resistivity resistor is formed and the low-resistivity
A semiconductor device wherein high-concentration ion implantation is performed simultaneously on a region where the low-concentration ions are implanted with a region where the low-concentration ions are formed to form the low-resistivity resistor and the high-resistivity resistor. Manufacturing method.
JP25113697A 1997-09-16 1997-09-16 Method for manufacturing semiconductor device Expired - Fee Related JP3232031B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25113697A JP3232031B2 (en) 1997-09-16 1997-09-16 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25113697A JP3232031B2 (en) 1997-09-16 1997-09-16 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH1197622A JPH1197622A (en) 1999-04-09
JP3232031B2 true JP3232031B2 (en) 2001-11-26

Family

ID=17218218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25113697A Expired - Fee Related JP3232031B2 (en) 1997-09-16 1997-09-16 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3232031B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005332967A (en) * 2004-05-20 2005-12-02 Mitsumi Electric Co Ltd Semiconductor device and its manufacturing method

Also Published As

Publication number Publication date
JPH1197622A (en) 1999-04-09

Similar Documents

Publication Publication Date Title
US5087830A (en) Start circuit for a bandgap reference cell
EP0429198B1 (en) Bandgap reference voltage circuit
JPH04312107A (en) Constant voltage circuit
GB2054219A (en) Voltage reference circuit
US20060108994A1 (en) Low voltage bandgap reference circuit with reduced area
JPS61187020A (en) Voltage reference circuit
JPH0153807B2 (en)
EP0139425B1 (en) A constant current source circuit
US6288525B1 (en) Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap
US4675592A (en) Voltage output circuit
JP3232031B2 (en) Method for manufacturing semiconductor device
US4352057A (en) Constant current source
JP2595545B2 (en) Constant voltage circuit
JP2845654B2 (en) Current detection circuit
JP2748414B2 (en) Voltage source circuit
JPH0225561B2 (en)
JP3593858B2 (en) Reference voltage source circuit
US6020731A (en) Constant voltage output circuit which determines a common base electric potential for first and second bipolar transistors whose bases are connected
JP3255226B2 (en) Voltage controlled amplifier
JPS6297363A (en) Reference-voltage generating circuit
JPS624737B2 (en)
JP2574931B2 (en) Band gap type constant current circuit
JP2705301B2 (en) Constant current circuit
JPS6245703B2 (en)
JP2573279B2 (en) Current conversion circuit

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010821

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080914

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees