JP3228384B2 - Optical switch array - Google Patents

Optical switch array

Info

Publication number
JP3228384B2
JP3228384B2 JP32836093A JP32836093A JP3228384B2 JP 3228384 B2 JP3228384 B2 JP 3228384B2 JP 32836093 A JP32836093 A JP 32836093A JP 32836093 A JP32836093 A JP 32836093A JP 3228384 B2 JP3228384 B2 JP 3228384B2
Authority
JP
Japan
Prior art keywords
layer
optical switch
light
gaas
switch array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32836093A
Other languages
Japanese (ja)
Other versions
JPH07183483A (en
Inventor
慎治 松尾
隆志 黒川
達志 中原
誠治 福島
剛孝 小濱
義孝 大礒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP32836093A priority Critical patent/JP3228384B2/en
Publication of JPH07183483A publication Critical patent/JPH07183483A/en
Application granted granted Critical
Publication of JP3228384B2 publication Critical patent/JP3228384B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、光信号により駆動およ
び制御される光スイッチアレイに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical switch array driven and controlled by an optical signal.

【0002】[0002]

【従来の技術】光スイッチアレイは光信号処理や光情報
処理のキーデバイスとしてその開発が非常に望まれてい
る。従来、この種の素子としては、例えば文献(IEE
E PHOTONICS TECHNOLOGY LE
TTERS 1巻、62頁(1989))にみられるよ
うに、フォトダイオードと負荷抵抗および定電圧源から
なる受光部、FETからなる増幅部、多重量子井戸(M
QW)pin型光変調器からなる光変調部により構成さ
れ、フォトダイオードに入射する弱い入力光で、MQW
−pin型光変調器に照射された光の透過光強度を変化
させる機能を持つ「フィールド・エフェクト・トランジ
スタ・シード(FET−SEED)」と呼ばれる素子が
提案されている。この素子では、量子閉じ込めシュタル
ク効果により、一定強度でバイアスされた光の透過光強
度をそれと同一波長の入力光により制御することができ
る。その構成と特性を図15を参照して説明する。
2. Description of the Related Art The development of an optical switch array as a key device for optical signal processing and optical information processing is highly desired. Conventionally, as this type of element, for example, a document (IEEE)
E PHOTONICS TECHNOLOGY LE
As shown in TTERS Vol. 1, p. 62 (1989)), a light receiving section composed of a photodiode, a load resistor and a constant voltage source, an amplification section composed of an FET, and a multiple quantum well (M
QW) An optical modulator composed of an optical modulator composed of a pin type optical modulator.
An element called “field-effect transistor seed (FET-SEED)” having a function of changing the transmitted light intensity of light applied to a pin optical modulator has been proposed. In this device, the transmitted light intensity of the light biased at a constant intensity can be controlled by the input light having the same wavelength as that of the light biased by the quantum confinement Stark effect. The configuration and characteristics will be described with reference to FIG.

【0003】p−GaAs基板上にp−AlGaAs
層、i−MQW層、n- −GaAs層およびn+ −Ga
Asの順に積層されたエピタキシャル基板を図15
(A)のように加工してある。FETは右側のMQW−
pin構造の内、n- −GaAs層をチャネルとして用
いている。いま、左側のMQW−pin構造に入射され
る光を入力光、右側のMQW−pin構造に入射される
光をバイアス光、その透過光を出力光とすると、図15
(B)に示す特性が現われる。
[0003] A p-AlGaAs is formed on a p-GaAs substrate.
Layer, i-MQW layer, n -GaAs layer and n + -Ga
FIG. 15 shows the epitaxial substrates stacked in the order of As.
It is processed as in (A). FET is MQW-
In the pin structure, an n -GaAs layer is used as a channel. Assuming that light incident on the left MQW-pin structure is input light, light incident on the right MQW-pin structure is bias light, and transmitted light thereof is output light, FIG.
The characteristic shown in (B) appears.

【0004】[0004]

【発明が解決しようとする課題】ところで、上述の素子
では、次の問題点があった。
The above-described device has the following problems.

【0005】第一に、光変調部としてMQW−pinダ
イオードを用いているため消光比が低く、かつ、損失が
大きい。
[0005] First, since an MQW-pin diode is used as an optical modulator, the extinction ratio is low and the loss is large.

【0006】第二に、光変調部にはバイアス光を入射す
る必要があるので光学系が複雑になる。
Second, the optical system becomes complicated because bias light needs to be incident on the light modulation section.

【0007】第三に、光変調部の動作電圧が10V程度
と大きいため、応答速度が遅い。
Third, since the operating voltage of the light modulator is as large as about 10 V, the response speed is low.

【0008】第四に、量子閉じ込めシュタルク効果を用
いた光変調部は動作波長の範囲が数nmに制限され、さ
らに熱等により光変調部の動作波長が変動するためバイ
アス光源への波長の制限が厳しい。
Fourthly, the operating range of the optical modulator using the quantum confined Stark effect is limited to several nm, and the operating wavelength of the optical modulator fluctuates due to heat or the like. Is tough.

【0009】本発明の目的は、上記の問題点を解決し、
消光比が大きく、高速な応答速度を有する光スイッチア
レイを実現することにある。
An object of the present invention is to solve the above problems,
An object is to realize an optical switch array having a high extinction ratio and a high response speed.

【0010】[0010]

【課題を解決するための手段】[Means for Solving the Problems]

1)本発明の光スイッチアレイは、入力信号を電気信号
に変換する受光部と、その電気信号を増幅する増幅部
と、その増幅された電気信号により出力光を発振する垂
直共振器型面発光レーザからなる出力部とから成る光ス
イッチが、モノリシックに基板上に構成されていること
を特徴とする。
1) An optical switch array according to the present invention includes: a light receiving unit for converting an input signal into an electric signal; an amplifying unit for amplifying the electric signal; An optical switch comprising a laser output unit is monolithically formed on a substrate.

【0011】2)さらに、本発明の光スイッチアレイ
は、上記1)記載の素子において、受光部がMSM(M
etal−Semiconductor−Metal)
フォトダイオードあるいはフォトコンダクタからなるこ
とを特徴とする。
2) Further, in the optical switch array according to the present invention, in the element described in 1) above, the light receiving portion may be an MSM (M
et al-Semiconductor-Metal)
It is characterized by comprising a photodiode or a photoconductor.

【0012】3)また、本発明の光スイッチアレイは、
上記1)記載の素子において、受光部が複数の受光素子
からなることを特徴とする。
3) The optical switch array according to the present invention comprises:
The element according to the above 1), wherein the light receiving section is composed of a plurality of light receiving elements.

【0013】[0013]

【作用】上述のような課題を解決するために本発明で
は、前述の問題点が以下のように解決されている。
According to the present invention, the above-mentioned problems have been solved as follows in order to solve the above-mentioned problems.

【0014】すなわち、本発明による光スイッチアレイ
では、光変調部として面発光レーザ(SELD)を用い
ているため高コントラストが得られる。また、動作電圧
も2V程度で充分であるので高速動作が実現できる。ま
た、本素子にはバイアス光が必要なく、入力用の光源の
みで動作するため、光源の波長に制限が少なく、加えて
光学系が簡単になる。さらに、本素子を多段に構成して
前段からの出力光を入力光とするような光接続を行って
光インターコネクション等の処理を行う場合、SELD
は、発振波長が膜厚の揺らぎに対して非常に敏感であ
り、制御が難しいが、受光部としてpinダイオード、
MSMフォトダイオード等を用いれば100nm以上の
広範囲の波長でほぼ均一な光感度を得られるため、前段
のSELDの発振波長に制限がなくなり、多段化に有利
であるという特徴も持つ。
That is, in the optical switch array according to the present invention, high contrast can be obtained because a surface emitting laser (SELD) is used as the light modulation section. In addition, an operation voltage of about 2 V is sufficient, so that high-speed operation can be realized. Further, since this device does not require bias light and operates only with an input light source, the wavelength of the light source is less limited, and the optical system is simplified. Further, when this element is configured in multiple stages and optical interconnection or the like is performed by performing optical connection such that output light from the previous stage is used as input light, SELD
The oscillation wavelength is very sensitive to the fluctuation of the film thickness and the control is difficult.
If an MSM photodiode or the like is used, almost uniform photosensitivity can be obtained over a wide wavelength range of 100 nm or more, so that there is no limitation on the oscillation wavelength of the preceding SELD, which is advantageous for multistage operation.

【0015】[0015]

【実施例】以下、添付図面を参照しながら本発明を実施
例によりさらに詳細に説明するが、本発明はこれに限定
されないことは勿論である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in more detail with reference to the accompanying drawings by way of embodiments, but it is needless to say that the present invention is not limited to these embodiments.

【0016】まず、図1を参照して本発明の素子の構造
について述べた後、図2から図8を参照してその動作原
理と特性について説明する。以下では、受光部としてM
SMフォトダイオードを、増幅部としてFETを用いた
例を説明するが、これ以外にも受光部としてはpinダ
イオード、フォトコンダクタ、増幅部としてはヘテロ接
合トランジスタ等のバイポーラトランジスタを用いても
構成できる。さらに、図9から図14を用いて、素子の
層構成と光スイッチ特性の具体例を示す。
First, the structure of the device of the present invention will be described with reference to FIG. 1, and then the operation principle and characteristics of the device will be described with reference to FIGS. In the following, M
An example in which an SM photodiode is used as an amplifying section using an FET will be described. Alternatively, a pin diode and a photoconductor may be used as a light receiving section, and a bipolar transistor such as a heterojunction transistor may be used as an amplifying section. Further, specific examples of the layer configuration of the element and the optical switch characteristics will be described with reference to FIGS.

【0017】図1は、素子の構成を示したものである。
図1(A)は素子の基本構成を示したもので、光変調部
10としての面発光レーザ12と増幅部20としてのF
ET22は定電圧源に対して直列に接続される。このと
き、面発光レーザ12は順バイアスになるように接続さ
れている。24、26、28はそれぞれFET22のソ
ース、ゲート、ドレインである。受光部30としてのM
SMフォトダイオード32と負荷抵抗34も定電圧源と
ともに直列に接続され、MSMフォトダイオード32と
負荷抵抗34の接点36はFETのゲート26に接続さ
れる。Pin、Pout はそれぞれ入力光、出力光である。
入力光PinはMSMフォトダイオード32に入射する。
図1(B)は受光部を2個のMSMフォトダイオード3
2,32直列に接続して構成した場合の図である。この
場合、それぞれのMSMフォトダイオードに入力する光
信号をPA およびPB とすると、PA とPB 両方が同時
に入力した場合にのみFET22のゲート電圧が変化
し、後述するように、V1 >V2 のときNAND動作
を、V1 <V2 のときAND動作をする。図1(C)は
受光部30を2個のMSMフォトダイオード32,32
を並列に接続して構成した場合の図である。それぞれの
MSMフォトダイオードに入力する光信号をPAおよび
B とすると、PA およびPB どちらか一方でも入力し
た場合にFETのゲート電圧が変化し、後述するように
1 >V2 のときNOR動作を、V1 <V2 のときOR
動作をする。
FIG. 1 shows the structure of the element.
FIG. 1A shows a basic configuration of the device. A surface emitting laser 12 as an optical modulation unit 10 and an F unit as an amplification unit 20 are shown.
The ET 22 is connected in series to the constant voltage source. At this time, the surface emitting laser 12 is connected so as to have a forward bias. 24, 26 and 28 are the source, gate and drain of the FET 22, respectively. M as the light receiving unit 30
The SM photodiode 32 and the load resistor 34 are also connected in series with the constant voltage source, and the contact 36 between the MSM photodiode 32 and the load resistor 34 is connected to the gate 26 of the FET. P in and P out are input light and output light, respectively.
Input light P in is incident on MSM photodiode 32.
FIG. 1B shows an example in which the light receiving unit is composed of two MSM photodiodes 3.
It is a figure at the time of connecting and configuring 2,32 series. In this case, when an optical signal to be input to each of the MSM photodiode and P A and P B, only the gate voltage of the FET22 is changed if both P A and P B are entered simultaneously, as described below, V 1 > V 2 , NAND operation, and V 1 <V 2 , AND operation. FIG. 1C shows that the light receiving unit 30 is provided with two MSM photodiodes 32 and 32.
Are connected in parallel to each other. Assuming that the optical signals input to the respective MSM photodiodes are P A and P B , the gate voltage of the FET changes when either P A or P B is input, and V 1 > V 2 as described later. NOR operation when V 1 <V 2
Work.

【0018】次に、本発明の素子の動作原理を説明す
る。
Next, the operation principle of the device of the present invention will be described.

【0019】図2は面発光レーザの電流−電圧特性およ
び電流−出力光強度の関係の一例を示している。しきい
値電流は1.5mA、そのときの電圧は2.2Vであ
る。光出力光強度は電圧が増加するにつれて増加する。
例えば、電流が3.1mAのときに出力光強度は1mW
である。
FIG. 2 shows an example of the relationship between current-voltage characteristics and current-output light intensity of a surface emitting laser. The threshold current is 1.5 mA, and the voltage at that time is 2.2 V. The light output light intensity increases as the voltage increases.
For example, when the current is 3.1 mA, the output light intensity is 1 mW.
It is.

【0020】図3(A)は図1(A)の構成におけるM
SMフォトダイオードに入射する入射光強度に対するゲ
ート電圧の変化を示している。FETのゲート電圧VG
をVG1からVG2(VG1<VG2)まで入力光により変動さ
せる場合はV1 より少し小さく(0.1V程度)、V2
をVG2より大きく(MSMフォトダイオードの耐圧より
小さければ自由に設定できる)設定する。従って、入力
光強度の増加とともにゲート電圧は増加する。また、F
ETのドレイン電流のゲート電圧依存性は図3(B)に
示した。その結果、ドレイン電流の入力光強度依存性は
図3(C)に示されるようになる。
FIG. 3A shows M in the configuration of FIG.
The change of the gate voltage with respect to the intensity of the incident light incident on the SM photodiode is shown. FET gate voltage V G
Is varied slightly from V G1 to V G2 (V G1 <V G2 ) by input light, is slightly smaller than V 1 (about 0.1 V), and V 2
The greater than V G2 (smaller than the withstand voltage of the MSM photodiode can be freely set) set. Therefore, the gate voltage increases as the input light intensity increases. Also, F
The gate voltage dependence of the drain current of ET is shown in FIG. As a result, the input light intensity dependence of the drain current is as shown in FIG.

【0021】図4は、図1(A)の素子の動作特性を説
明する図である。図3(C)のドレイン電流の入力光強
度依存性と、面発光レーザの電流−電圧特性を電源電圧
と合わせて考えたときの特性を示している。まず、入力
光がP0 の場合は動作点はaにあり、面発光レーザには
ほとんど電流が流れない。従って、図2から出力光強度
はほとんど0である。入力光強度をP2 にすると、動作
点はcに移り、面発光レーザに流れる電流が発振しきい
値になる。入力光強度をさらに増加させると、面発光レ
ーザは発振を開始し、出力光は急激に大きくなる。従っ
て、図5のような出力特性になる。このとき、Vb が小
さい場合には入力光を大きくしてもある電流値で飽和す
るため、この場合、図に示されるように出力光強度に飽
和がみられる。
FIG. 4 is a diagram for explaining the operating characteristics of the device shown in FIG. FIG. 3C shows the input light intensity dependency of the drain current and the characteristics when the current-voltage characteristics of the surface emitting laser are considered together with the power supply voltage. First, when the input light is P 0 , the operating point is at a, and almost no current flows through the surface emitting laser. Therefore, the output light intensity is almost 0 from FIG. When an input light intensity P 2, the operating point moves to c, the current flowing through the surface-emitting laser is lasing threshold. When the input light intensity is further increased, the surface emitting laser starts oscillating, and the output light increases rapidly. Therefore, the output characteristics are as shown in FIG. At this time, when Vb is small, even if the input light is increased, the output light is saturated at a certain current value. In this case, the output light intensity is saturated as shown in the figure.

【0022】また、この素子では、V1 、V2 に印加す
る電圧を反転させると入出力特性を反転させることがで
きる。図6(A)の場合は、V1 をVG2より少し大きく
(0.1V程度)、V2 をVG1より小さく、つまりマイ
ナス極性に設定した。従って、この場合は、入力光強度
の増加とともにゲート電圧は減少する。その結果、ドレ
イン電流の入力光強度依存性は図6(B)に示される。
ドレイン電流は入力光強度の増加に連れて減少する。
In this device, the input / output characteristics can be inverted by inverting the voltages applied to V 1 and V 2 . In the case of FIG. 6 (A), slightly larger than the V 1 V G2 (about 0.1 V), the V 2 less than V G1, i.e. set to a negative polarity. Therefore, in this case, the gate voltage decreases as the input light intensity increases. As a result, the input light intensity dependence of the drain current is shown in FIG.
The drain current decreases as the input light intensity increases.

【0023】図7は、素子の動作特性を説明する図であ
る。図4の場合と同様にして電流−電圧特性を示す。ま
ず、入力光がP0 の場合は動作点はaにあり、面発光レ
ーザに大きな電流が流れているため、大きな出力光強度
が得られる。入力光強度を増加させると、次第に出力光
は小さくなり、入力光強度がP3 のときに面発光レーザ
を流れる電流はしきい値と等しくなる。入力光強度をさ
らに増加させると、面発光レーザはもはや発振せずに自
然放出光のみとなる。従って、図8のような入出力特性
になる。このときも、Vb が小さな場合はFETのゲー
ト電圧が小さくなってもあるゲート電圧までは電流値が
減少しないため、入力光強度が小さな領域で、図に示さ
れるように出力光強度が一定の領域がある。
FIG. 7 is a diagram for explaining the operating characteristics of the device. Current-voltage characteristics are shown in the same manner as in FIG. First, when the input light is P 0 , the operating point is at a, and a large current flows through the surface emitting laser, so that a large output light intensity can be obtained. Increasing the input light intensity, decreases gradually output light, current input light intensity flows through the surface emitting laser when P 3 is equal to the threshold value. When the input light intensity is further increased, the surface emitting laser no longer oscillates and only emits spontaneous light. Therefore, the input / output characteristics are as shown in FIG. Also at this time, when Vb is small, the current value does not decrease to a certain gate voltage even if the gate voltage of the FET becomes small, so that the output light intensity is constant in the region where the input light intensity is small as shown in the figure. Area.

【0024】(具体例)次に、図1に示す本発明の光ス
イッチアレイの具体例を図9に示す。図9はGaAs/
AlGaAsを用いた場合の素子の断面図である。
(Specific Example) Next, FIG. 9 shows a specific example of the optical switch array of the present invention shown in FIG. FIG. 9 shows GaAs /
FIG. 3 is a cross-sectional view of an element using AlGaAs.

【0025】半絶縁性GaAs基板101上に受光部、
増幅部として i−GaAs光吸収層102(2μm) n- −GaAsチャネル層103(0.2μm) n+ −GaAsコンタクト層104(0.4μm)から
なる層を、また、エッチングストップ層としてInGa
P層105(10nm) さらに、光変調部として n−AlAs(71.5nm)/n−Al0.15Ga0.85
As(62.9nm)を交互に30周期積層した構造か
らなるn−DBR(DistributedBragg
Reflector)層106,i−AlGaAs活
性層107、p−AlAs(71.5nm)/p−Al
0.15Ga0.85As(62.9nm)を交互に25周期積
層した構造からなるp−DBR層108を含む面発光レ
ーザからなる層を分子線エピタキシャル成長法により形
成した。p型、n型ドーパントにはそれぞれBe、Si
を用いた。
A light receiving section on a semi-insulating GaAs substrate 101,
A layer composed of an i-GaAs light absorption layer 102 (2 μm) n -GaAs channel layer 103 (0.2 μm) n + -GaAs contact layer 104 (0.4 μm) as an amplifying section, and InGa as an etching stop layer
P layer 105 (10 nm) Further, n-AlAs (71.5 nm) / n-Al 0.15 Ga 0.85
N-DBR (Distributed Bragg) having a structure in which As (62.9 nm) layers are alternately stacked for 30 periods.
(Reflector) layer 106, i-AlGaAs active layer 107, p-AlAs (71.5 nm) / p-Al
A layer composed of a surface emitting laser including a p-DBR layer 108 having a structure in which 0.15 Ga 0.85 As (62.9 nm) was alternately laminated for 25 periods was formed by a molecular beam epitaxial growth method. Be and Si are p-type and n-type dopants, respectively.
Was used.

【0026】この成長ウェハを図9のように加工して光
スイッチを作成した。p型電極110としてはAuZn
Niを、n型電極111としてはAuGeNi、ショッ
トキ電極112としてはTi/Pt/Au、素子間配線
用金属113としてはCr/Auを用いた。この場合、
負荷抵抗114としてタングステンシリサイド薄膜を用
いたが、これ以外の金属薄膜やFETを用いたアクティ
ブ抵抗も可能である。さらに、ポリイミド115により
段差を埋めている。また、イオン注入法等を行い、メサ
分離を行わずに素子を作成することも可能である。アレ
イ化の場合には、この素子を二次元的に並べればよい。
The grown wafer was processed as shown in FIG. 9 to produce an optical switch. AuZn for the p-type electrode 110
Ni was used for the n-type electrode 111, Au / Ge / Ti / Pt / Au for the Schottky electrode 112, and Cr / Au for the inter-element wiring metal 113. in this case,
Although the tungsten silicide thin film is used as the load resistance 114, other active resistances using a metal thin film or FET may be used. Further, the steps are filled with polyimide 115. Further, an element can be formed without performing mesa separation by performing an ion implantation method or the like. In the case of arraying, the elements may be arranged two-dimensionally.

【0027】図10は本実施例の素子特性を示してい
る。図10(A)はVb およびV2 を3V、V1 を−
0.2Vに設定した場合である。入力光が10μW以下
のときは出力光は1μW以下の自然放出光のみである
が、入力光をさらに増加させると出力光強度は増加し、
入力光強度が100μWのときに出力光強度は1mWと
なった。図10(B)はVb を3V、V2 を−3V、V
1 を0.2Vに設定した場合である。入力光がないとき
は出力光は1mW以上であるが、入力光をさらに増加さ
せると出力光強度は減少し入力光強度が100μWのと
きに出力光強度は1μW以下となった。また、この素子
の応答速度はどちらの場合でも入力光強度100μWの
ときにオン時間、オフ時間とも1ns以下であった。さ
らに、入力光の波長を750nm〜870nmまで変化
させても特性の変化はなかった。
FIG. 10 shows the device characteristics of this embodiment. Figure 10 (A) is V b and V 2 3V, the V 1 -
This is the case where the voltage is set to 0.2V. When the input light is 10 μW or less, the output light is only spontaneous emission light of 1 μW or less. However, when the input light is further increased, the output light intensity increases,
When the input light intensity was 100 μW, the output light intensity was 1 mW. Figure 10 (B) and the V b 3V, -3V and V 2, V
1 is set to 0.2V. When there was no input light, the output light was 1 mW or more. However, when the input light was further increased, the output light intensity decreased. When the input light intensity was 100 μW, the output light intensity became 1 μW or less. In both cases, the response time of this element was 1 ns or less when the input light intensity was 100 μW and both the on-time and the off-time. Further, the characteristics did not change even when the wavelength of the input light was changed from 750 nm to 870 nm.

【0028】図9に示した第一の実施例では、エッチン
グストップ層を挿入することによってFET部分のn+
−GaAsコンタクト層(0.4μm)の頭だしを行っ
た。これはFETのゲート部分をエッチングによりリセ
スを形成する際に、n- −GaAsチャネル層より上に
残っている層の膜厚ムラがあるとn- −GaAsチャネ
ル層の厚さに揺らぎが出てFETの電流電圧特性に揺ら
ぎが出ることを防ぐためである。この揺らぎをさらに抑
えるためにHEMT等を用いてチャネル層厚を均一にす
ることも可能である。
In the first embodiment shown in FIG. 9, by inserting an etching stop layer, the n +
-Heading of the GaAs contact layer (0.4 μm) was performed. This is because the thickness of the n -GaAs channel layer fluctuates if there is unevenness in the thickness of the layer remaining above the n -GaAs channel layer when a recess is formed by etching the gate portion of the FET. This is to prevent fluctuations in the current-voltage characteristics of the FET. In order to further suppress this fluctuation, the channel layer thickness can be made uniform using HEMT or the like.

【0029】さらに、第二の実施例である、エッチング
ストップ層を用いない方法として、選択成長がある。こ
の場合、面発光レーザ部分の成長法としてはMOCVD
法を用いた。その手順を図11に示す。まず、第一の実
施例と同様の層構成で受光部、増幅部を成長する。この
際の成長法は分子線エピタキシャル成長法でも、MOC
VD法でもよい。すなわち、i−GaAs基板101、
i−GaAs光吸収層102、n- −GaAsチャネル
層103、n+ −GaAsコンタクト層104を順次積
層する(図11(A))。次に、SiO2 等の絶縁膜1
05aを蒸着し、その後、面発光レーザを成長するとこ
ろだけエッチングにより絶縁膜を除去する(図11
(B))。そして、MOCVD法により面発光レーザ部
分を成長する(図11(C))。最後に、図12のよう
に加工する。絶縁膜の窓の大きさは100μmとし、n
−DBR層の抵抗の影響を少なくし、活性層部分だけを
10μmとした。この場合、p−DBR層を半導体によ
り構成したがSiO2 /TiO2 等の誘電体多層膜11
6で構成することも可能である。この例を図13に示し
た。
Further, as a method without using an etching stop layer in the second embodiment, there is a selective growth. In this case, MOCVD is used as a method for growing the surface emitting laser.
Method was used. The procedure is shown in FIG. First, a light receiving section and an amplifying section are grown with the same layer configuration as in the first embodiment. The growth method at this time is MOC epitaxial growth.
The VD method may be used. That is, the i-GaAs substrate 101,
An i-GaAs light absorption layer 102, an n -GaAs channel layer 103, and an n + -GaAs contact layer 104 are sequentially stacked (FIG. 11A). Next, an insulating film 1 such as SiO 2
Then, the insulating film is removed by etching only where the surface emitting laser is to be grown (FIG. 11).
(B)). Then, a surface emitting laser portion is grown by MOCVD (FIG. 11C). Finally, processing is performed as shown in FIG. The size of the window of the insulating film is 100 μm, and n
-The influence of the resistance of the DBR layer was reduced, and only the active layer portion was set to 10 μm. In this case, the p-DBR layer is made of a semiconductor, but the dielectric multilayer film 11 such as SiO 2 / TiO 2 is used.
6 can also be used. This example is shown in FIG.

【0030】このほかにエッチングストップ層を用いな
い方法としてイオン注入法によりFETを形成する方法
もある。
In addition to the above, there is a method in which an FET is formed by an ion implantation method without using an etching stop layer.

【0031】この場合は、半絶縁性GaAs基板上に受
光部、増幅部として i−GaAs光吸収層(2μm)からなる層を 光変調部として n−AlAs(7.15nm)/n−Al0.15Ga0.85
As(62.9nm)を交互に30周期積層した構造か
らなるn−DBR(Distributed Brag
g Reflector)層、i−AlGaAs活性
層、p−AlAs(71.5nm)/p−Al0.15Ga
0.85As(62.9nm)を交互に25周期積層した構
造からなるp−DBR層を含む面発光レーザからなる層
を分子線エピタキシャル成長法により形成した。p型、
n型ドーパントにはそれぞれBe、Siを用いた。
In this case, a layer composed of an i-GaAs light absorbing layer (2 μm) as a light receiving part and an amplifying part on a semi-insulating GaAs substrate is used as a light modulating part. N-AlAs (7.15 nm) / n-Al 0.15 Ga 0.85
N-DBR (Distributed Brag) having a structure in which As (62.9 nm) is alternately stacked for 30 periods.
g Reflector) layer, i-AlGaAs active layer, p-AlAs (71.5 nm) / p-Al 0.15 Ga
A layer composed of a surface emitting laser including a p-DBR layer having a structure in which 0.85 As (62.9 nm) was alternately laminated for 25 periods was formed by a molecular beam epitaxial growth method. p-type,
Be and Si were used as the n-type dopants, respectively.

【0032】このエピタキシャル基板の光変調部用の層
にメサエッチングを行って面発光レーザを形成したあ
と、表面に露出しているi−GaAs光吸収層にn−チ
ャネル層を形成するためにSiイオンを注入してFET
を形成する。
After a surface emitting laser is formed by performing mesa etching on the layer for the light modulation portion of the epitaxial substrate, Si is formed to form an n-channel layer on the i-GaAs light absorbing layer exposed on the surface. Ion implantation and FET
To form

【0033】これまでの実施例では受光部、増幅部とし
て、MSMフォトダイオードとFETを用いたが、pi
nダイオードとHBT(Hetero Bipolar
Transistor)で光スイッチアレイを構成し
た例が図14である。
In the above embodiments, the MSM photodiode and the FET are used as the light receiving section and the amplifying section.
n Diode and HBT (Hetero Bipolar)
FIG. 14 shows an example in which an optical switch array is configured by using a transistor.

【0034】半絶縁性GaAs基板101上に受光部、
増幅部として n+ −GaAsコンタクト層120(0.5μm) n−AlGaAsエミッタ層121(0.2μm) p−GaAsベース層122(0.1μm) i−GaAs光吸収層およびコレクタ層123(1.0
μm) n+ −GaAsコンタクト層124(0.2μm)から
なる層を成長した。なお、面発光レーザ部分は第一、第
二の実施例と同様にして素子を構成できる。ただし、こ
の場合は図5と同じく、入力光強度の増加とともに出力
光強度が増加する入出力特性のもののみ実現できる。
A light receiving section on a semi-insulating GaAs substrate 101,
N + -GaAs contact layer 120 (0.5 μm) n-AlGaAs emitter layer 121 (0.2 μm) p-GaAs base layer 122 (0.1 μm) i-GaAs light absorption layer and collector layer 123 (1. 0
μm) A layer composed of the n + -GaAs contact layer 124 (0.2 μm) was grown. The surface emitting laser portion can constitute an element in the same manner as in the first and second embodiments. However, in this case, similarly to FIG. 5, only those having input / output characteristics in which the output light intensity increases as the input light intensity increases can be realized.

【0035】これまでに述べた実施例はGaAs基板上
に成長したが、同様の素子をAlGaAs基板上に構成
することもできる。この場合、基板が面発光レーザの発
振波長に対して透過であるため、両面から光を入力でき
るという利点を持つ。
Although the embodiments described so far have been grown on a GaAs substrate, similar elements can be constructed on an AlGaAs substrate. In this case, since the substrate is transparent to the oscillation wavelength of the surface emitting laser, there is an advantage that light can be input from both sides.

【0036】また、上記実施例ではGaAs/AlGa
Asで光スイッチアレイを構成したが、これに限るもの
ではなく、InGaAs/InP、InAlAs/In
GaAs、GaAs/InGaAs等の他の材料系にも
適用できる。
In the above embodiment, GaAs / AlGa
Although the optical switch array is composed of As, it is not limited to this, and InGaAs / InP, InAlAs / In
It can be applied to other material systems such as GaAs and GaAs / InGaAs.

【0037】[0037]

【発明の効果】以上説明したように、本発明による光ス
イッチアレイによれば、光増幅作用を持ち、消光比が大
きく、低入力強度で高速に動作することが可能になる。
さらに、本発明による光スイッチアレイのうち、FET
を増幅部として用いたものは動作電圧により動作を反転
できるなどの特徴を持つ。これらの特徴により本発明に
よる光スイッチアレイや将来の光情報処理素子として非
常に有望である。
As described above, the optical switch array according to the present invention has an optical amplifying function, has a large extinction ratio, and can operate at high speed with low input intensity.
Further, in the optical switch array according to the present invention, the FET
The one using as an amplifying unit has a feature that the operation can be inverted by the operating voltage. Due to these features, it is very promising as an optical switch array according to the present invention or a future optical information processing device.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(A)、(B)および(C)は本発明の素子の
構造を示す回路図である。
1 (A), 1 (B) and 1 (C) are circuit diagrams showing the structure of the device of the present invention.

【図2】面発光レーザの電流−電圧特性および電流−出
力光強度の関係の一例を示す特性図である。
FIG. 2 is a characteristic diagram showing an example of a current-voltage characteristic and a current-output light intensity relationship of a surface emitting laser.

【図3】(A)はV1 をVG1より少し小さく(0.1V
程度)、V2 をVG2より大きく(MSMフォトダイオー
ドの耐圧より小さければ自由に設定できる)設定した場
合のMSMフォトダイオードに入射する入射光強度に対
するゲート電圧の変化を示す特性図、(B)はFETの
ドレイン電流のゲート電圧依存性を示す特性図、(C)
はドレイン電流の入力光強度依存性を示す特性図であ
る。
3 (A) is slightly smaller than the V 1 V G1 (0.1V
Degree), the V 2 can be freely set smaller than the breakdown voltage of greater than V G2 (MSM photodiode) characteristic diagram showing the change of the gate voltage with respect to the incident light intensity incident on the MSM photodiode in the case of setting, (B) Is a characteristic diagram showing the gate voltage dependence of the drain current of the FET, (C)
FIG. 4 is a characteristic diagram showing input light intensity dependence of a drain current.

【図4】図1の素子の動作特性を説明する特性図であ
る。
FIG. 4 is a characteristic diagram illustrating operating characteristics of the device of FIG.

【図5】図1の素子の入出力特性を説明する特性図であ
る。
FIG. 5 is a characteristic diagram illustrating input / output characteristics of the device of FIG.

【図6】(A)はV1 をVG2より少し大きく(0.1V
程度)、V2 をVG1より小さく、つまりマイナス極性に
設定した場合のゲート電圧の入力光強度依存性を示す特
性図、(B)は入力光強度が変化した場合のFETのド
レイン電流に対するドレイン電圧の関係を示す特性図で
ある。
FIG. 6 (A) shows that V 1 is slightly larger than V G2 (0.1 V
Characteristic) showing the input light intensity dependency of the gate voltage when V 2 is smaller than VG 1 , that is, when the polarity is set to a negative polarity. FIG. 3B shows the drain current with respect to the drain current of the FET when the input light intensity changes. FIG. 4 is a characteristic diagram illustrating a relationship between voltages.

【図7】素子の動作特性を説明する特性図である。FIG. 7 is a characteristic diagram illustrating operation characteristics of the element.

【図8】図7の場合の入出力特性を示す特性図である。FIG. 8 is a characteristic diagram showing input / output characteristics in the case of FIG. 7;

【図9】GaAs/AlGaAsを用いた場合の素子の
断面図である。
FIG. 9 is a cross-sectional view of an element using GaAs / AlGaAs.

【図10】(A)、(B)はそれぞれ本発明の素子の特
性図である。
FIGS. 10A and 10B are characteristic diagrams of the device of the present invention, respectively.

【図11】面発光レーザ部分をMOCVD法を用いて選
択成長する場合の手順を示す工程図であり、(A)は受
光部および増幅部成長を示す断面図、(B)は絶縁膜成
長およびパターニングを示す断面図、(C)は面発光レ
ーザ部分成長(MOCVD法による選択成長)を示す断
面図である。
11A and 11B are process diagrams showing a procedure for selectively growing a surface emitting laser portion by using the MOCVD method, wherein FIG. 11A is a cross-sectional view showing a light receiving portion and an amplifying portion, and FIG. FIG. 4C is a cross-sectional view showing patterning, and FIG. 4C is a cross-sectional view showing surface emitting laser partial growth (selective growth by MOCVD).

【図12】図11の場合の素子の構成図である。FIG. 12 is a configuration diagram of an element in the case of FIG. 11;

【図13】誘電体多層膜を用いた場合の素子の構成図で
ある。
FIG. 13 is a configuration diagram of an element when a dielectric multilayer film is used.

【図14】HBTとpinダイオードを用いた素子の構
成を示す断面図である。
FIG. 14 is a cross-sectional view showing a configuration of an element using an HBT and a pin diode.

【図15】(A)は従来例の素子の構成図、(B)はそ
の特性図である。
FIG. 15A is a configuration diagram of a conventional device, and FIG. 15B is a characteristic diagram thereof.

【符号の説明】 10 光変調部 12 面発光レーザ 20 増幅部 22 FET 24 ソース 26 ゲート 28 ドレイン 30 受光部 32 MSMフォトダイオード 34 負荷抵抗 36 接点 101 半絶縁性AlGaAs基板 102 i−GaAs層 103 n- −GaAsチャネル層 104 n+ −GaAsコンタクト層 105 InGaP層 106 n−DBR層 107 i−AlGaAs活性層 108 p−DBR層 110 p型電極 111 n型電極 112 ショットキ電極 113 Cr/Au 114 負荷抵抗層 115 ポリイミド層 116 誘電体多層膜ミラー 120 n+ −GaAsコンタクト層 121 n−AlGaAsエミッタ層 122 p−GaAsベース層 123 i−GaAs層光吸収層およびコレクタ層 124 n+ −GaAsコンタクト層 Pin 入力光 Pout 出力光 PA ,PB 光信号DESCRIPTION OF SYMBOLS 10 Light modulation unit 12 Surface emitting laser 20 Amplification unit 22 FET 24 Source 26 Gate 28 Drain 30 Light receiving unit 32 MSM photodiode 34 Load resistance 36 Contact 101 Semi-insulating AlGaAs substrate 102 i-GaAs layer 103 n -GaAs channel layer 104 n + -GaAs contact layer 105 InGaP layer 106 n-DBR layer 107 i-AlGaAs active layer 108 p-DBR layer 110 p-type electrode 111 n-type electrode 112 Schottky electrode 113 Cr / Au 114 load resistance layer 115 polyimide layer 116 dielectric multi-layer film mirror 120 n + -GaAs contact layer 121 n-AlGaAs emitter layer 122 p-GaAs base layer 123 i-GaAs layer light-absorbing layer and the collector layer 124 n + -GaAs con Transfected layer P in the input light P out output light P A, P B light signal

───────────────────────────────────────────────────── フロントページの続き (72)発明者 福島 誠治 東京都千代田区内幸町1丁目1番6号 日本電信電話株式会社内 (72)発明者 小濱 剛孝 東京都千代田区内幸町1丁目1番6号 日本電信電話株式会社内 (72)発明者 大礒 義孝 東京都千代田区内幸町1丁目1番6号 日本電信電話株式会社内 (56)参考文献 特開 昭62−14465(JP,A) 特開 昭60−195985(JP,A) 特開 平3−268352(JP,A) 特開 平4−211172(JP,A) 特開 平5−41509(JP,A) 特開 平4−163986(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 27/15 H01S 5/00 - 5/50 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Seiji Fukushima 1-1-6 Uchisaiwaicho, Chiyoda-ku, Tokyo Nippon Telegraph and Telephone Corporation (72) Inventor Taketaka Kohama 1-16-1 Uchisaiwaicho, Chiyoda-ku, Tokyo Nippon Telegraph and Telephone Corporation (72) Inventor Yoshitaka Oiso 1-1-6 Uchisaiwai-cho, Chiyoda-ku, Tokyo Nippon Telegraph and Telephone Corporation (56) References JP-A-62-14465 (JP, A) JP-A Sho JP-A-3-268352 (JP, A) JP-A-4-211172 (JP, A) JP-A-5-41509 (JP, A) JP-A-4-163986 (JP, A) A) (58) Fields surveyed (Int. Cl. 7 , DB name) H01L 27/15 H01S 5/00-5/50

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 入力信号を電気信号に変換する受光部
と、その電気信号を増幅する増幅部と、その増幅された
電気信号により出力光を発振する垂直共振器型面発光レ
ーザからなる出力部とを備えた光スイッチが、モノリシ
ックに基板上に構成されていることを特徴とする光スイ
ッチアレイ。
1. An output unit comprising a light receiving unit for converting an input signal into an electric signal, an amplifying unit for amplifying the electric signal, and a vertical cavity surface emitting laser for oscillating output light by the amplified electric signal. An optical switch array comprising: an optical switch comprising: a monolithically structured optical switch on a substrate.
【請求項2】 受光部がMSM(Metal−Semi
conductor−Metal)フォトダイオードあ
るいはフォトコンダクタからなることを特徴とする請求
項1記載の光スイッチアレイ。
2. The method according to claim 1, wherein the light receiving unit is an MSM (Metal-Semi).
2. The optical switch array according to claim 1, wherein the optical switch array is made of a photo diode or a photoconductor.
【請求項3】 受光部が複数の受光素子からなることを
特徴とする請求項1記載の光スイッチアレイ。
3. The optical switch array according to claim 1, wherein the light receiving section comprises a plurality of light receiving elements.
JP32836093A 1993-12-24 1993-12-24 Optical switch array Expired - Fee Related JP3228384B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32836093A JP3228384B2 (en) 1993-12-24 1993-12-24 Optical switch array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32836093A JP3228384B2 (en) 1993-12-24 1993-12-24 Optical switch array

Publications (2)

Publication Number Publication Date
JPH07183483A JPH07183483A (en) 1995-07-21
JP3228384B2 true JP3228384B2 (en) 2001-11-12

Family

ID=18209381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32836093A Expired - Fee Related JP3228384B2 (en) 1993-12-24 1993-12-24 Optical switch array

Country Status (1)

Country Link
JP (1) JP3228384B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235190A (en) 2003-01-28 2004-08-19 Sony Corp Optical semiconductor device
JP4586350B2 (en) * 2003-10-24 2010-11-24 セイコーエプソン株式会社 Thin film device and electronic equipment

Also Published As

Publication number Publication date
JPH07183483A (en) 1995-07-21

Similar Documents

Publication Publication Date Title
EP0737376B1 (en) Integrated laser power monitor
US6977954B2 (en) Semiconductor laser array device employing modulation doped quantum well structures
US5010374A (en) Quantum well laser utilizing an inversion layer
US20150318666A1 (en) Vertical-cavity surface-emitting transistor laser, t-vcsel and method for producing the same
US6236671B1 (en) System and method for the monolithic integration of a light emitting device and a heterojunction phototransistor for low bias voltage operation
US5455429A (en) Semiconductor devices incorporating p-type and n-type impurity induced layer disordered material
US10116115B2 (en) Integrated circuit implementing a VCSEL array or VCSEL device
Bar-Chaim et al. GaAs integrated optoelectronics
JPS6384186A (en) Transverse junction stripe laser
US5677552A (en) Optical control circuit for an optical pnpn thyristor
EP0530942B1 (en) Novel quantum well optoelectric switching device with stimulated emission
US5323026A (en) Semiconductor laser with integrated phototransistor for dynamic power stabilization
EP0501246B1 (en) Opto-electronic switch device
Lei et al. InGaAs‐GaAs quantum well vertical‐cavity surface‐emitting laser using molecular beam epitaxial regrowth
JP3228384B2 (en) Optical switch array
US5247193A (en) Semiconductor insulated gate device with four electrodes
JPH0815232B2 (en) Improved array and method for operating a modulated solid-state laser array with reduced thermal crosstalk
US5224115A (en) Distributed feedback laser implemented using an active lateral grating
JPH07335976A (en) Surface emission laser device with light receiving element
US5200605A (en) Optically functional device with integral resistance layer
US5541443A (en) Active optical logic device incorporating a surface-emitting laser
Song et al. Monolithic arrays of surface emitting laser nor logic devices
US6490311B1 (en) Vertical cavity apparatus with tunnel junction
JP3307695B2 (en) Quantum well light emitting device
EP1003255B1 (en) System for the monolithic integration of a light emitting device and a heterojunction phototransistor for low bias voltage operation

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070907

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080907

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080907

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090907

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090907

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees