JP3227568B2 - Automatic control circuit for plug and play system - Google Patents

Automatic control circuit for plug and play system

Info

Publication number
JP3227568B2
JP3227568B2 JP32994297A JP32994297A JP3227568B2 JP 3227568 B2 JP3227568 B2 JP 3227568B2 JP 32994297 A JP32994297 A JP 32994297A JP 32994297 A JP32994297 A JP 32994297A JP 3227568 B2 JP3227568 B2 JP 3227568B2
Authority
JP
Japan
Prior art keywords
plug
play
configuration data
control circuit
configuration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32994297A
Other languages
Japanese (ja)
Other versions
JPH10187587A (en
Inventor
ヨン・ソク・キム
Original Assignee
エルジイ・セミコン・カンパニイ・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジイ・セミコン・カンパニイ・リミテッド filed Critical エルジイ・セミコン・カンパニイ・リミテッド
Publication of JPH10187587A publication Critical patent/JPH10187587A/en
Application granted granted Critical
Publication of JP3227568B2 publication Critical patent/JP3227568B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Stored Programmes (AREA)
  • Studio Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、コンピュータシス
テムに係り、特にISAカードを使用するシステムのプ
ラグ&プレイ(PnP)動作が効率よく行われるように
したプラグ&プレイシステムの自動制御回路に係る。
[0001] 1. Field of the Invention [0002] The present invention relates to a computer system, and more particularly to an automatic control circuit of a plug and play system for efficiently performing a plug and play (PnP) operation of a system using an ISA card.

【0002】[0002]

【従来の技術】以下、添付した図面に基づき従来の技術
のISAプラグ&プレイカードについて説明する。図1
は、従来の技術のプラグ&プレイシステムの概念を示す
構成図である。プラグ&プレイ制御回路は、メーンシス
テムのシステムバイオス又はオペレーティングシステム
がプラグ&プレイモードを支援している場合、周辺機器
の使用時に環境設定が自動で成されるようにする。プラ
グ&プレイ支援デバイスは、何らかの特定リソース(I
RQ,DMAなど)に対する余裕リソースを提供する。
これは、リソースマネージャ(BIOS, O/Sな
ど)が異なる他のプラグ&プレイ支援デバイスのリソー
スとの衝突を防止するための措置を取ることができるよ
うにするためのもので、プラグ&プレイデバイス自体内
にハードウェア的に余裕リソースを格納している。つま
り、プラグ&プレイデバイスは、ハードウェア内にEE
PROMなどの格納媒体を持っている。
2. Description of the Related Art A conventional ISA plug & play card will be described below with reference to the accompanying drawings. FIG.
1 is a configuration diagram showing the concept of a conventional plug and play system. The plug and play control circuit allows the environment to be automatically set when the peripheral device is used when the system BIOS or the operating system of the main system supports the plug and play mode. The plug and play support device is provided with some specific resources (I
RQ, DMA, etc.).
This is to allow the resource manager (BIOS, O / S, etc.) to take measures to prevent collision with the resources of other different Plug & Play supporting devices, Extra resources are stored in hardware itself. In other words, the plug & play device has EE in the hardware.
It has a storage medium such as a PROM.

【0003】以下、従来の技術のISAカードのプラグ
&プレイ制御回路の構成について説明する。まず、IS
Aカードの構成を設定するためのデータを格納している
ROM又はEEPROMなどの非揮発性メモリ部1と、
システムバイオスやオペレーティングシステム(O/
S)に応じてプラグ&プレイ構成データを出力してIS
Aカードの構成を指定するプラグ&プレイブロック2
と、エンドユーザのプラグ&プレイモード選択信号によ
り、非揮発性メモリ部1のジャンパレス構成データ又は
プラグ&プレイ構成データのいずれか1つを実際の構成
データとして使用するのかを決定する構成MUXブロッ
ク3とから構成される。
[0003] The configuration of a conventional plug and play control circuit of an ISA card will be described below. First, IS
A nonvolatile memory unit 1 such as a ROM or an EEPROM storing data for setting the configuration of the A card;
System BIOS and operating system (O /
S) to output plug and play configuration data and IS
Plug & Play block 2 for specifying A card configuration
And a configuration MUX block for determining whether to use any one of the jumperless configuration data or the plug-and-play configuration data of the nonvolatile memory unit 1 as actual configuration data according to a plug-and-play mode selection signal of the end user And 3.

【0004】上記のように構成された従来の技術のIS
Aカードのプラグ&プレイ制御回路は、ISAプラグ&
プレイカードを、非揮発性メモリ部1に格納されている
ジャンパレス構成データを使用して構成するか、それと
もプラグ&プレイブロック2のプラグ&プレイ構成デー
タを使用して構成するかをエンドユーザがジャンパとし
て設定してやるようになる。これは、エンドユーザが、
システムがプラグ&プレイモードであるかどうかをあら
かじめ知っていなければならない。
The prior art IS constructed as described above
A card plug & play control circuit is ISA plug &
The end user decides whether to configure the play card by using the jumperless configuration data stored in the nonvolatile memory unit 1 or by using the plug and play configuration data of the plug and play block 2. It will be set as a jumper. This means that the end user
You must know beforehand whether the system is in plug and play mode.

【0005】[0005]

【発明が解決しようとする課題】従来の技術のISAカ
ードのプラグ&プレイ制御回路は、エンドユーザが、シ
ステムがプラグ&プレイモードを支援している否かをあ
らかじめ知っていなければならないため、システムの運
用上その効率性が低下される。本発明は、上記の従来の
技術のISAカードのプラグ&プレイ制御回路の問題を
解決するためのもので、エンドユーザからのモード選択
信号無しにもISAカードを使用するシステムのプラグ
&プレイ動作が効率よく行われるようにしたプラグ&プ
レイシステムの自動制御回路を提供することが目的であ
る。
Prior art ISA card plug and play control circuits require the end user to know in advance whether or not the system supports the plug and play mode. Operation efficiency of the system is reduced. An object of the present invention is to solve the above-mentioned problem of the ISA card plug-and-play control circuit of the prior art. An object of the present invention is to provide an automatic control circuit of a plug-and-play system that can be efficiently performed.

【0006】[0006]

【課題を解決するための手段】エンドユーザのモード選
択信号無しにもプラグ&プレイ動作が効率よく行われる
ようにした本発明のプラグ&プレイシステムの自動制御
回路は、システムのジャンパレス構成データを格納して
出力する非揮発性メモリ部と、プラグ&プレイ構成デー
タを格納して出力するプラグ&プレイ構成ブロックと、
プラグ&プレイモードを支援するシステムバイオスやオ
ペレーティングシステムから書き込まれてその書き込み
が適合した場合に信号を出力する初期化キーブロック
と、前記初期化キーブロックの出力信号に基づいて前記
非揮発性メモリ部のジャンパレス構成データまたはプラ
グ&プレイ構成ブロック中のプラグ&プレイ構成データ
のいずれかを実際の構成データとして使用するか決定す
る構成MUXブロックとを有することを特徴とする。
SUMMARY OF THE INVENTION An automatic control circuit of a plug and play system according to the present invention, in which a plug and play operation is efficiently performed without a mode selection signal from an end user, stores jumperless configuration data of the system. A nonvolatile memory unit for storing and outputting, and a plug and play configuration block for storing and outputting plug and play configuration data;
An initialization key block which is written from a system BIOS or an operating system supporting the plug and play mode and outputs a signal when the writing is suitable; and the nonvolatile memory unit based on an output signal of the initialization key block And a configuration MUX block for determining whether to use either the jumperless configuration data or the plug-and-play configuration data in the plug-and-play configuration block as actual configuration data.

【0007】[0007]

【発明の実施の形態】以下、添付した図面に基づき本発
明実施形態のプラグ&プレイシステムの自動制御回路に
ついて詳細に説明する。図2は、本発明によるプラグ&
プレイシステムの自動制御回路の構成図であり、図3
(a)(b)は、本実施形態の初期化キーブロックの詳
細構成図及び初期化キーの手順値を示すテーブルであ
る。本実施形態のプラグ&プレイシステムの自動制御回
路は、システムがプラグ&プレイモードを支援するか否
かを自動で検索して、モード指定信号を出力する初期化
キーブロック24をプラグ&プレイブロック21に組み
込んで、プラグ&プレイ動作が効率よく行われるように
したもので、その詳細構成は、次の通りである。まず、
従来同様ISAカードの構成を設定するためのデータを
格納しているROM又はEEPROMなどの非揮発性メ
モリ部20を備えている。さらに、本実施形態は、プラ
グ&プレイ構成データを格納して出力するプラグ&プレ
イ構成ブロック23と初期化キーブロック24とを有す
るプラグ&プレイブロック21を備えている。この初期
化キーブロック24は、システムバイオスやオペレーテ
ィングシステムがプラグ&プレイモードを支援するか否
かを検知して、その検知結果に応ずるモード指定信号を
出力信号として出力するものである。また、本実施形態
は、これらの非揮発性メモリ部20やプラグ&プレイブ
ロック21に結合され、初期化キーブロック24のモー
ド指定信号により非揮発性メモリ部20のジャンパレス
構成データかプラグ&プレイ構成データか、いずれを実
際の構成データとして使用するかを決定する構成MUX
ブロック22を備えている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an automatic control circuit of a plug and play system according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. FIG. 2 shows a plug &
FIG. 3 is a configuration diagram of an automatic control circuit of the play system, and FIG.
7A and 7B are a detailed configuration diagram of an initialization key block and a table showing initialization key procedure values according to the present embodiment. The automatic control circuit of the plug-and-play system of the present embodiment automatically searches whether the system supports the plug-and-play mode and outputs an initialization key block 24 for outputting a mode designation signal to the plug-and-play block 21. The plug-and-play operation is performed efficiently, and its detailed configuration is as follows. First,
A nonvolatile memory unit 20 such as a ROM or an EEPROM that stores data for setting the configuration of the ISA card as in the conventional case is provided. Further, the present embodiment includes a plug-and-play block 21 having a plug-and-play configuration block 23 for storing and outputting plug-and-play configuration data and an initialization key block 24. The initialization key block 24 detects whether the system BIOS or the operating system supports the plug & play mode, and outputs a mode designation signal corresponding to the detection result as an output signal. Further, in the present embodiment, the jumperless configuration data of the nonvolatile memory unit 20 is connected to the nonvolatile memory unit 20 and the plug & play block 21 by the mode designation signal of the initialization key block 24. Configuration MUX that determines which configuration data to use as the actual configuration data
A block 22 is provided.

【0008】上記の初期化キーブロック24は、プラグ
&プレイモードを支援するシステムバイオスやオペレー
ティングシステムが初期化させることができ、他は初期
化させることができない。ゆえに、初期化キーブロック
24から出力される出力信号をモード指定信号に使う
と、ジャンパレス構成データを実際の構成データとして
使うか、それともプラグ&プレイ構成データを実際の構
成データとして使うかをエンドユーザの選択無しにも決
定できるようになる。
The above-mentioned initialization key block 24 can be initialized by a system BIOS or an operating system that supports the plug & play mode, but cannot be initialized by others. Therefore, when the output signal output from the initialization key block 24 is used as the mode designation signal, whether the jumperless configuration data is used as actual configuration data or the plug-and-play configuration data is used as actual configuration data is ended. The determination can be made without the user's selection.

【0009】上記の初期化キーブロック24の詳細構成
を図3(a)に示す。周知のようにISAスロットに差
し込まれたカードがプラグ&プレイ機能を有するかどう
かを感知するためにアドレスポートへの32回の記入指
令(IOWR)により初期化キーブロック値をシフトし
て出力するように複数個のD−フリップフロップが直列
連結されている。プラグ&プレイモードを支援するシス
テムバイオスやオペレーティングシステムだけがアドレ
スタポートに記入できる。図3(b)は、現在一般的に
行われている初期化キーの手順値を示すテーブルであ
る。例えば、初期化キーブロック24の初期値が6Aで
あり、アドレスポートに記入される値が6Aであると、
初期化キーブロック24の値がシフトされてB5とな
る。このようにして、図に示した順に正確にアドレスポ
ートに書き込まれると最終的に39になる。一方、正確
に書き込まれなければ、常に初期値6Aに戻るようにな
っている。本発明はこれを利用するもので、アドレスポ
ートに37が入力されて39と変わったときにアドレス
ポートに39が入力されると図2のプラグ&プレイモー
ド信号がアクティブになる。すなわち初期化キーブロッ
ク24から出力信号が出る。それによって構成MUX2
2はプラグ&プレイ構成ブロック23からのプラグ&プ
レイ構成データを選択する。そうでない場合、非揮発性
メモリ20のジャンパレス構成データを選択する。
FIG. 3A shows the detailed configuration of the initialization key block 24. As is well known, to detect whether a card inserted into an ISA slot has a plug-and-play function, an initialization key block value is shifted and output by 32 write commands (IOWR) to an address port. , A plurality of D-flip-flops are connected in series. Only system BIOS and operating systems that support plug and play mode can fill in the address port. FIG. 3B is a table showing the procedure values of the initialization key that are currently generally performed. For example, if the initial value of the initialization key block 24 is 6A and the value written in the address port is 6A,
The value of the initialization key block 24 is shifted to B5. In this way, when the data is written to the address port correctly in the order shown in FIG. On the other hand, if the data is not correctly written, the value always returns to the initial value 6A. The present invention makes use of this, and when 37 is input to the address port and it changes to 39, when 39 is input to the address port, the plug & play mode signal of FIG. 2 becomes active. That is, an output signal is output from the initialization key block 24. Thereby, the configuration MUX2
2 selects plug and play configuration data from the plug and play configuration block 23. Otherwise, the jumperless configuration data of the nonvolatile memory 20 is selected.

【0010】このような方法で32バイトの初期化キー
値が正確な手順でアドレスポートに記入されると、これ
は、システムバイオスやオペレーティングシステムがプ
ラグ&プレイを支援していることを意味する。ゆえに、
上記のような方法でエンドユーザがISAカードをシス
テムに装着して動作させるとき、システムがプラグ&プ
レイを支援するか否かを判断することができる。その結
果に基づいて構成MUXブロック22にいずれかを選択
させる。したがって、エンドユーザがISAカードをシ
ステムに装着して動作させるとき、自動的にプラグ&プ
レイ構成データ又はジャンパレス構成データのいずれか
1つを実際の構成データとして使用することができる。
When the 32-byte initialization key value is written in the address port in a correct procedure in this manner, this means that the system BIOS or the operating system supports plug and play. therefore,
When the end user inserts and operates the ISA card into the system in the manner described above, it is possible to determine whether the system supports plug and play. The configuration MUX block 22 is caused to select one of them based on the result. Therefore, when the end user inserts and operates the ISA card into the system, one of the plug-and-play configuration data and the jumperless configuration data can be automatically used as the actual configuration data.

【0011】[0011]

【発明の効果】本発明のプラグ&プレイシステムの自動
制御回路は、プラグ&プレイモードを支援するシステム
バイオスやオペレーティングシステムだけが初期化させ
得る初期化キーブロックを利用して、システムバイオス
やオペレーティングシステムからの記入動作に従って出
力される初期化キーブロックの出力値をモード指定信号
として使用するので、エンドユーザがあらかじめシステ
ムがプラグ&プレイモードを支援するか否かを知ってい
なくても、自動でモードが指定されるので、ISAカー
ドを使用する場合により効率よくプラグ&プレイ動作が
行われるという効果がある。
The automatic control circuit of the plug and play system of the present invention utilizes an initialization key block that can be initialized only by the system BIOS and the operating system that support the plug and play mode. Since the output value of the initialization key block output in accordance with the writing operation from is used as the mode designation signal, the mode is automatically set even if the end user does not know in advance whether the system supports the plug & play mode. Is specified, the plug-and-play operation is more efficiently performed when an ISA card is used.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来の技術のプラグ&プレイシステムの概念を
示す構成図。
FIG. 1 is a configuration diagram showing the concept of a conventional plug and play system.

【図2】本発明のプラグ&プレイシステムの自動制御回
路の構成図。
FIG. 2 is a configuration diagram of an automatic control circuit of the plug and play system of the present invention.

【図3】(a)(b)は本発明の初期化キーブロックの
詳細構成図及び初期化キーの順序値を示すテーブル。
FIGS. 3A and 3B are a detailed configuration diagram of an initialization key block according to the present invention and a table showing order values of initialization keys;

【符号の説明】[Explanation of symbols]

20 非揮発性メモリ部 21 プラグ&プレイブロック 22 構成MUXブロック 23 プラグ&プレイ構成ブロック 24 初期化キーブロック Reference Signs List 20 nonvolatile memory section 21 plug & play block 22 configuration MUX block 23 plug & play configuration block 24 initialization key block

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G06F 13/00 - 13/14 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int. Cl. 7 , DB name) G06F 13/00-13/14

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 システムのジャンパレス構成データを格
納して出力する非揮発性メモリ部と、 プラグ&プレイ構成データを格納して出力するプラグ&
プレイ構成ブロックと、 プラグ&プレイモードを支援
するシステムバイオスやオペレーティングシステムによ
って書き込まれて、正しく書き込まれたときに出力信号
を出力する初期化キーブロックと、 前記初期化キーブロックの出力信号に基づいて、前記非
揮発性メモリ部のジャンパレス構成データ又はプラグ&
プレイ構成ブロック中のプラグ&プレイ構成データを実
際の構成データとして使用するか否かを決定する構成M
UXブロックと、を有し、 前記初期化キーブロックの出力信号によって前記プラグ
&プレイモードが自動的に指定されるので、前記システ
ムが前記プラグ&プレイモードを支援するか否かをエン
ドユーザが予め知っていなくても、ISAカードを使用
する場合により効率良くプラグ&プレイ動作が行われる
ことを特徴とするプラグ&プレイシステムの自動制御回
路。
1. A non-volatile memory unit for storing and outputting jumperless configuration data of a system, and a plug and storage unit for storing and outputting plug and play configuration data.
A play configuration block, an initialization key block written by a system BIOS or an operating system that supports the plug & play mode, and an output signal output when correctly written, based on an output signal of the initialization key block. , Jumperless configuration data or plug &
Configuration M for determining whether to use plug and play configuration data in the play configuration block as actual configuration data
Possess a UX blocks, the said plug by an output signal of said initialization key block
& Play mode is automatically specified.
Check if the system supports the Plug & Play mode.
Use ISA card even if user does not know in advance
An automatic control circuit for a plug-and-play system, characterized in that a plug-and- play operation is performed more efficiently when the operation is performed .
【請求項2】 非揮発性メモリ部がROM又はEEPR
OMなどで構成されることを特徴とする請求項1に記載
のプラグ&プレイシステムの自動制御回路。
2. The non-volatile memory section is a ROM or an EEPROM.
2. The automatic control circuit for a plug and play system according to claim 1, wherein the automatic control circuit comprises an OM or the like.
【請求項3】 初期化キーブロックは、システムバイオ
スやオペレーティングシステムによるアドレスポート記
入指令により値をシフト出力する複数個のD−フリップ
フロップで構成されることを特徴とする請求項1に記載
のプラグ&プレイシステムの自動制御回路。
3. The plug according to claim 1, wherein the initialization key block comprises a plurality of D-flip-flops for shifting and outputting a value according to an address port entry command from a system BIOS or an operating system. & Play system automatic control circuit.
JP32994297A 1996-12-16 1997-12-01 Automatic control circuit for plug and play system Expired - Fee Related JP3227568B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR66203/1996 1996-12-16
KR1019960066203A KR100198670B1 (en) 1996-12-16 1996-12-16 Automatic control circuit in plug and play

Publications (2)

Publication Number Publication Date
JPH10187587A JPH10187587A (en) 1998-07-21
JP3227568B2 true JP3227568B2 (en) 2001-11-12

Family

ID=19488105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32994297A Expired - Fee Related JP3227568B2 (en) 1996-12-16 1997-12-01 Automatic control circuit for plug and play system

Country Status (3)

Country Link
JP (1) JP3227568B2 (en)
KR (1) KR100198670B1 (en)
TW (1) TW354839B (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467519B1 (en) * 1997-08-11 2005-06-13 삼성전자주식회사 Computers and methods for storing P & Pyrisource in ROM
KR100408289B1 (en) * 2001-06-26 2003-12-03 삼성전자주식회사 Plug and play system using input/output format code and method thereof

Also Published As

Publication number Publication date
KR19980047690A (en) 1998-09-15
JPH10187587A (en) 1998-07-21
TW354839B (en) 1999-03-21
KR100198670B1 (en) 1999-06-15

Similar Documents

Publication Publication Date Title
US5768542A (en) Method and apparatus for automatically configuring circuit cards in a computer system
US5768568A (en) System and method for initializing an information processing system
CA2046356C (en) Method and apparatus for improved initialization of computer system features
US6453414B1 (en) Computer system with PC cards and method of booting the same
US5420987A (en) Method and apparatus for configuring a selected adapter unit on a common bus in the presence of other adapter units
US6925510B2 (en) Peripheral or memory device having a combined ISA bus and LPC bus
JPH0666057B2 (en) Dockable portable computer system and communication port allocation automatic configuration method in the system
WO2006066473A1 (en) A computer multiple operation system switching method
JPH0775014B2 (en) Device and method for loading BIOS on computer
JP2000293474A (en) Computer system and method for using the same
JP3519954B2 (en) Chip enable signal generation circuit and memory device
US5951684A (en) Method of booting a computer system with identifying a CD-ROM disk drive of the system and a method of loading a device driver
US20030145191A1 (en) Computer system and method of controlling the same
US5027313A (en) Apparatus for determining maximum usable memory size
JP2010282617A (en) Connection bus, electronic device and system
US7577777B2 (en) Computer system providing endian information and method of data transmission thereof
JP2000322314A (en) Semiconductor device and storage device for loading the device
US20040225875A1 (en) System and method of device information management
US6173398B1 (en) Computer system using a common bios for operating plurality of expansion adapters
US6795915B2 (en) Computer system and method for setting up information on an operating system thereof
JP3227568B2 (en) Automatic control circuit for plug and play system
US5640594A (en) Method and system for assigning peripheral device addresses
JPH10177537A (en) Setting system for input and output configuration of computer and its method
JPH10198463A (en) Automatic operating condition setting circuit
US7900007B2 (en) Host device, storage device, and method for accessing storage device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees