JP3221425B2 - Method of forming fine opening and method of manufacturing field emission cold cathode - Google Patents

Method of forming fine opening and method of manufacturing field emission cold cathode

Info

Publication number
JP3221425B2
JP3221425B2 JP555599A JP555599A JP3221425B2 JP 3221425 B2 JP3221425 B2 JP 3221425B2 JP 555599 A JP555599 A JP 555599A JP 555599 A JP555599 A JP 555599A JP 3221425 B2 JP3221425 B2 JP 3221425B2
Authority
JP
Japan
Prior art keywords
forming
emitter
thin film
opening
field emission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP555599A
Other languages
Japanese (ja)
Other versions
JP2000208035A (en
Inventor
文則 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP555599A priority Critical patent/JP3221425B2/en
Publication of JP2000208035A publication Critical patent/JP2000208035A/en
Application granted granted Critical
Publication of JP3221425B2 publication Critical patent/JP3221425B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、微小な開口部を備
えるデバイス全般に適用され、例えば、フラットパネル
ディスプレイ、CRT、電子顕微鏡、電子ビーム露光装
置、および各種電子ビーム装置の電子ビーム源として利
用することが可能な微小開口の形成方法、電界放出型冷
陰極及びその製造方法及びこの電界放出型冷陰極を用い
た平面画像装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is applied to all devices having a minute opening, and is used, for example, as an electron beam source for flat panel displays, CRTs, electron microscopes, electron beam exposure apparatuses, and various electron beam apparatuses. Field of the Invention The present invention relates to a method for forming a small opening, a field-emission cold cathode, and a method for manufacturing the same, and a flat image device using the field emission cold cathode.

【0002】[0002]

【従来の技術】近年、半導体微細加工技術を用いて、基
板、導電層、絶縁層、ゲート電極層およびそれらの微小
な開口部内に先鋭化された陰極エミッタを一体化して形
成される電界放出型冷陰極の研究開発が活発に行われ、
高性能な電子銃等への応用が期待されている。
2. Description of the Related Art In recent years, a field emission type in which a sharpened cathode emitter is integrally formed in a substrate, a conductive layer, an insulating layer, a gate electrode layer, and a minute opening thereof using a semiconductor fine processing technique. Active research and development of cold cathodes,
It is expected to be applied to high-performance electron guns and the like.

【0003】従来の電界放出型冷陰極の製造方法の一例
として、 Journal of Applied Physics, Vol. 47(1976)
の5248ページに記載されているようにSpindt等は、高放
射電流密度の発生と制御性の面から高融点金属であるモ
リブデンを用いた電界放出型冷陰極の製造方法を示して
いる。図5に従来の製造方法を示す。
As an example of a conventional method of manufacturing a field emission cold cathode, see Journal of Applied Physics, Vol. 47 (1976).
Have described a method of manufacturing a field emission cold cathode using molybdenum, which is a high melting point metal, in view of generation of high emission current density and controllability. FIG. 5 shows a conventional manufacturing method.

【0004】図5(a)において、図示されない基板上
に、N型に高ドープされたSi(導電層52)と、Si
2 により構成される絶縁層53と、モリブデンから構
成されるゲート電極層54と、を順次スパッタリングに
より堆積する。
In FIG. 5A, an N-type highly doped Si (conductive layer 52) and a Si
An insulating layer 53 made of O 2 and a gate electrode layer made of molybdenum are sequentially deposited by sputtering.

【0005】図5(b)において、エッチング工程によ
り直径1. 5μm程度の円形の開口部を形成する。フッ
酸によりゲート電極の開口部下方の絶縁層53をエッチ
ングして、図5(c)に示されるように絶縁層53の開
口径のみを広げる。その後、図5(d)に示されるよう
に基板を回転させながら、斜め入射でアルミニウム層を
堆積させる。以下、このアルミニウム層を犠牲層63と
称する。斜め入射により形成された犠牲層63は、ゲー
ト電極層54の上部とその側壁のみに堆積する。犠牲層
63を形成した後、エミッタ材料であるモリブデンを高
真空中で蒸着等の手法により、導電層52に対して垂直
に堆積させる。モリブデンの堆積が進行すると、犠牲層
63の開口部周辺にもモリブデンが凝縮し、開口径が徐
々に小さくなり、図5(e)に示されるように最終的に
は開口部が閉ざされる。これと同時に導電層52上に
は、コーン形状のエミッタ58が形成される。
In FIG. 5B, a circular opening having a diameter of about 1.5 μm is formed by an etching process. The insulating layer 53 below the opening of the gate electrode is etched with hydrofluoric acid to widen only the opening diameter of the insulating layer 53 as shown in FIG. Thereafter, as shown in FIG. 5D, an aluminum layer is deposited at oblique incidence while rotating the substrate. Hereinafter, this aluminum layer is referred to as a sacrifice layer 63. The sacrificial layer 63 formed by oblique incidence is deposited only on the upper part of the gate electrode layer 54 and its side wall. After the sacrifice layer 63 is formed, molybdenum as an emitter material is vertically deposited on the conductive layer 52 by a method such as evaporation in a high vacuum. As the deposition of molybdenum progresses, molybdenum also condenses around the opening of the sacrificial layer 63, the opening diameter gradually decreases, and the opening is finally closed as shown in FIG. At the same time, a cone-shaped emitter 58 is formed on the conductive layer 52.

【0006】図5(f)に示されるように、犠牲層63
上に堆積したエミッタ材料57は、犠牲層63をエッチ
ングすることによって同時に除去され、最終的に導電層
52上に形成された絶縁層53およびゲート電極層54
の開口部内に先端部が鋭利なコーン形状のエミッタ58
が形成される。
[0006] As shown in FIG.
The emitter material 57 deposited thereon is simultaneously removed by etching the sacrificial layer 63, and finally the insulating layer 53 and the gate electrode layer 54 formed on the conductive layer 52
Cone-shaped emitter 58 with a sharp tip in the opening of
Is formed.

【0007】このようなエミッタ58は、図示されるよ
うに複数個配列することも可能であり、先端部にゲート
電圧をエミッタ電位に対して100から300ボルト印
加することにより、1チップ当たり50から150マイ
クロアンペア程度の電子を真空中に放出可能であること
が記載されている。
A plurality of such emitters 58 can be arranged as shown in the figure. A gate voltage of 100 to 300 volts with respect to the emitter potential is applied to the tip of the emitter 58 so that 50 to 50 chips per chip can be obtained. It is described that about 150 microamps of electrons can be emitted into a vacuum.

【0008】また、このような電界放出型冷陰極は薄型
の平面画像装置の電子源として用いられている。図6
は、上述される従来技術を用いて平面画像装置を構成し
た場合の断面構造を示した摸式図である。図6に示すよ
うに真空封じされた真空外囲器内に2次元的に配列する
ことによって平面画像装置の電子源として用いることが
可能である。
Further, such a field emission type cold cathode is used as an electron source for a thin flat panel image device. FIG.
FIG. 1 is a schematic diagram showing a cross-sectional structure when a planar image device is configured using the above-described conventional technology. By arranging two-dimensionally in a vacuum envelope sealed as shown in FIG. 6, it is possible to use it as an electron source of a flat panel image device.

【0009】ガラス基板51上に導電層52を形成し、
各画素に対応した複数のエミッタ58を上述した方法に
より形成する。エミッタ58と対向する位置には、ガラ
ス基板51’上に、R(赤)、G(緑)、B(青)の蛍
光体60が透明電極59を介して、2次元的に規則正し
く配列されている。スペーサ61の間隔は、各画素ごと
に密なほど良いが、目合わせやスループット等の点から
複数の画素ごとに規則正しく配置する。平面画像装置内
は真空に保持されており、エミッタ58から放出された
電子は、対向する位置に配置された所望の蛍光体60に
射突し、画像を得ることができる。装置内は真空に保た
れているため、エミッタ58と蛍光体60とのギャップ
(装置内での距離)は、大気圧によって圧縮されないよ
うに、複数の画素毎にスペーサ61が設置されている。
このスペーサ61の設置は、エミッタ形成工程とは独立
にエミッタ58および蛍光体60が形成された2枚のガ
ラス基板を貼りあわせる直前に行う。
A conductive layer 52 is formed on a glass substrate 51,
A plurality of emitters 58 corresponding to each pixel are formed by the method described above. R (red), G (green), and B (blue) phosphors 60 are regularly arranged two-dimensionally via a transparent electrode 59 on a glass substrate 51 ′ at a position facing the emitter 58. I have. The spacing between the spacers 61 is preferably as dense as possible for each pixel, but is regularly arranged for each of a plurality of pixels in terms of alignment and throughput. The inside of the planar image device is kept in a vacuum, and the electrons emitted from the emitter 58 collide with a desired phosphor 60 arranged at a position facing the electron beam, so that an image can be obtained. Since the inside of the device is kept in a vacuum, a spacer 61 is provided for each of a plurality of pixels so that the gap (distance in the device) between the emitter 58 and the phosphor 60 is not compressed by the atmospheric pressure.
The installation of the spacer 61 is performed immediately before the two glass substrates on which the emitter 58 and the phosphor 60 are formed, independently of the emitter forming step.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、上記従
来例に示されるように、犠牲層を用いた電界放出型冷陰
極の製造方法は、エミッタ形成と最上層に堆積した不要
なエミッタ材料の除去を容易にしていたが、犠牲層を用
いる手法では、その膜質と制御性が悪いため、エミッタ
形状のばらつき等による放出電流の不均一性が生じると
いう問題があった。これは、ゲート開口部内に形成され
るエミッタ形状が犠牲層堆積後の開口部の形状に大きく
依存するためである。
However, as shown in the above prior art, the method of manufacturing a field emission cold cathode using a sacrificial layer involves forming an emitter and removing unnecessary emitter material deposited on the uppermost layer. However, the method using the sacrificial layer has a problem in that the film quality and controllability are poor, so that the emission current becomes non-uniform due to variations in the shape of the emitter. This is because the shape of the emitter formed in the gate opening greatly depends on the shape of the opening after the sacrificial layer is deposited.

【0011】例えば、犠牲層の開口部が円形ではなく湾
曲している場合に形成されるエミッタ形状は、犠牲層の
形状を反映して必然的に歪んだ形状になったり、エミッ
タ先端位置が正常な位置からずれることになる。電界電
子放出による放出電流特性は、エミッタの先端形状やゲ
ート電極に対するエミッタの先端位置により、電界集中
の度合いが異なるため、犠牲層を介して形成されたエミ
ッタからの電子放出特性は不均一になり、歩留まりや信
頼性が低下するという問題がある。
For example, when the opening of the sacrifice layer is curved rather than circular, the shape of the emitter is necessarily distorted reflecting the shape of the sacrifice layer, or the emitter tip position is normal. Will be deviated from the correct position. In the emission current characteristics due to field electron emission, the degree of electric field concentration varies depending on the tip shape of the emitter and the position of the tip of the emitter with respect to the gate electrode, so the electron emission characteristics from the emitter formed through the sacrificial layer become non-uniform. However, there is a problem that the yield and reliability are reduced.

【0012】さらに、犠牲層は、基板を回転させなが
ら、斜め入射によって堆積させるため、工程が複雑にな
ることに加えて高価で制御性のよい装置が必要になると
いう問題がある。
Further, since the sacrificial layer is deposited by oblique incidence while rotating the substrate, there is a problem that the process becomes complicated and an expensive and highly controllable device is required.

【0013】また、平面画像装置等の電子源として用い
る場合には画面が大型化すると、益々均一性と制御性が
低下するという問題がある。
In addition, when used as an electron source for a flat panel image device or the like, there is a problem that when the screen is enlarged, the uniformity and controllability are further reduced.

【0014】従って、従来の製造方法では高コスト化と
低スループット化の要因になり、放出電流が不均一にな
るという問題点があった。
[0014] Therefore, the conventional manufacturing method has a problem that the cost and the throughput are reduced, and the emission current becomes non-uniform.

【0015】また、従来の製造方法ではミクロンもしく
はサブミクロンオーダのゲート開口部をエッチングする
ためのフォトリソグラフィ技術が必要になる。大画面の
平面画像装置を製造する際には、このような微細なパタ
ーニングが一括露光では困難であり、複数のブロックに
分割して行う必要がある。しかし、このようなリソグラ
フィ工程は、高コスト化と低スループット化の要因とな
るという問題がある。
The conventional manufacturing method requires a photolithography technique for etching a gate opening on the order of microns or submicrons. When manufacturing a large-screen planar image device, such fine patterning is difficult by batch exposure, and it is necessary to divide the pattern into a plurality of blocks. However, such a lithography process has a problem that it causes high cost and low throughput.

【0016】[0016]

【課題を解決するための手段】前記課題を解決するため
に、請求項1記載の発明は、被エッチング領域上に複数
個のマスク材を平面状に緻密に配列する工程と、配列さ
れた複数個のマスク材の隣接するマスク材の隙間を利用
して、被エッチング材料をエッチングして開口部を形成
する工程と、を有することを特徴とする。
In order to solve the above-mentioned problems, the invention according to claim 1 comprises a step of densely arranging a plurality of mask members in a planar shape on a region to be etched; Forming an opening by etching a material to be etched by utilizing a gap between adjacent mask materials of the individual mask materials.

【0017】請求項2記載の発明は、請求項1記載の発
明において、マスク材は、球形であることを特徴とす
る。
According to a second aspect of the present invention, in the first aspect, the mask member is spherical.

【0018】請求項3記載の発明は、請求項1または2
記載の発明において、複数個のマスク材を平面上に緻密
に配列する工程は、被エッチング領域を含む基板を傾斜
させて振動を加えながら配列することを特徴とする。
The third aspect of the present invention is the first or second aspect.
In the invention described above, the step of densely arranging a plurality of mask materials on a plane is characterized in that the substrate including the region to be etched is arranged while tilting and applying vibration.

【0019】請求項4記載の発明は、請求項1から3の
いずれか1項に記載の発明において、マスク材はガラス
であることを特徴とする。
According to a fourth aspect of the present invention, in the first aspect of the present invention, the mask material is glass.

【0020】[0020]

【0021】[0021]

【0022】[0022]

【0023】[0023]

【0024】[0024]

【0025】[0025]

【0026】[0026]

【0027】[0027]

【0028】[0028]

【0029】[0029]

【0030】[0030]

【0031】[0031]

【0032】[0032]

【0033】[0033]

【0034】[0034]

【0035】[0035]

【0036】[0036]

【0037】[0037]

【0038】請求項記載の発明は、基板上に導電層を
形成する工程と、導電層の上面に絶縁層を形成する工程
と、絶縁層の上面にゲート電極層を形成する工程と、ゲ
ート電極層の上面にエミッタ領域形成用の薄膜を形成す
る工程と、エミッタ領域形成用の薄膜をエッチングする
ことにより第1の開口部を形成する工程と、第1の開口
部内に複数個のマスク材を平面上に緻密に配列する工程
と、配列されたマスク材の隙間を利用して第1の開口部
内のゲート電極層と絶縁層とをエッチングして第2の開
口部を形成する工程と、基板上からエミッタ材料を堆積
して第2の開口部内に先鋭化されたエミッタチップを形
成する工程と、エミッタ材料を堆積後にエミッタチップ
以外に堆積したエミッタ材料をマスク材およびエミッタ
領域形成用の薄膜をエッチングにより除去する工程と、
を有することを特徴とする。
According to a fifth aspect of the present invention, there is provided a semiconductor device comprising: a step of forming a conductive layer on a substrate; a step of forming an insulating layer on an upper surface of the conductive layer; a step of forming a gate electrode layer on the upper surface of the insulating layer; Forming a thin film for forming an emitter region on the upper surface of the electrode layer, forming a first opening by etching the thin film for forming the emitter region, and forming a plurality of masking materials in the first opening Densely arranging them on a plane, and etching the gate electrode layer and the insulating layer in the first opening using the gaps of the arranged mask materials to form a second opening; Depositing an emitter material from above the substrate to form a sharpened emitter tip in the second opening; and depositing the emitter material on the other than the emitter tip after depositing the emitter material to form a mask material and a thin film for forming an emitter region. Removing by etching,
It is characterized by having.

【0039】請求項記載の発明は、請求項記載の発
明において、マスク材は、球形であることを特徴とす
る。
According to a sixth aspect of the present invention, in the fifth aspect , the mask material is spherical.

【0040】請求項記載の発明は、請求項または
記載の発明において、複数個のマスク材を平面上に緻密
に配列する工程は、基板を傾斜させて振動を加えながら
配列することを特徴とする。
The invention according to claim 7, claim 5 or 6
In the invention described above, the step of densely arranging a plurality of mask materials on a plane is characterized in that the substrates are arranged while tilting and applying vibration.

【0041】請求項記載の発明は、請求項から
いずれか1項に記載の発明において、エミッタ領域形成
用の薄膜の膜厚は、マスク材の半径をRとした場合に、
R以上3R以下の膜厚であることを特徴とする。
According to an eighth aspect of the present invention, in the invention of any one of the fifth to seventh aspects, the thickness of the thin film for forming the emitter region is such that when the radius of the mask material is R,
The film thickness is not less than R and not more than 3R.

【0042】請求項記載の発明は、請求項から
いずれか1項に記載の発明において、エミッタ領域形成
用の薄膜は、酸化膜であることを特徴とする。
According to a ninth aspect of the present invention, in any one of the fifth to eighth aspects, the thin film for forming the emitter region is an oxide film.

【0043】請求項10記載の発明は、請求項から
のいずれか1項に記載の発明において、第1の開口部
は、六角形であることを特徴とする。
The invention according to claim 10 is the invention according to claims 5 to 9
In the invention described in any one of the above, the first opening is hexagonal.

【0044】請求項11記載の発明は、請求項から
のいずれか1項に記載の発明において、絶縁層は、略
2μmからなる酸化膜により構成されることを特徴とす
る。
The eleventh aspect of the present invention relates to the fifth to first aspects.
0 , wherein the insulating layer is formed of an oxide film having a thickness of about 2 μm.

【0045】請求項12記載の発明は、請求項から
のいずれか1項に記載の発明において、ゲート電極層
は、略1μmからなるモリブデンにより構成されること
を特徴とする。
The invention according to claim 12, claim 5 1
In the invention described in any one of the first to ninth aspects, the gate electrode layer is made of molybdenum of about 1 μm.

【0046】請求項13記載の発明は、基板上に導電層
を形成する工程と、導電層の上面に絶縁層を形成する工
程と、絶縁層の上面にゲート電極層を形成する工程と、
ゲート電極層の上面にエミッタ領域形成用の第1の薄膜
を形成する工程と、第1の薄膜の上面にエミッタ領域形
成用の第2の薄膜を形成する工程と、エミッタ領域形成
用の第1の薄膜および第2の薄膜をエッチングすること
によりに第1の開口部を形成する工程と、第1の開口部
内に複数個のマスク材を平面上に緻密に配列する工程
と、配列されたマスク材の隙間を利用して第1の開口部
内のゲート電極層と絶縁層をエッチングして第2の開口
部を形成する工程と、基板上からエミッタ材料を堆積し
て第2の開口部内に先鋭化されたエミッタチップを形成
する工程と、エミッタ材料の堆積後にエミッタチップ以
外に堆積したエミッタ材料をマスク材およびエミッタ領
域形成用の薄膜のうちの第2の薄膜のみをエッチングに
より除去する工程と、を有することを特徴とする。
According to a thirteenth aspect of the present invention, a step of forming a conductive layer on a substrate, a step of forming an insulating layer on the upper surface of the conductive layer, a step of forming a gate electrode layer on the upper surface of the insulating layer,
Forming a first thin film for forming an emitter region on the upper surface of the gate electrode layer, forming a second thin film for forming the emitter region on the upper surface of the first thin film, and forming a first thin film for forming the emitter region; Forming a first opening by etching the thin film and the second thin film, forming a plurality of mask members in the first opening densely on a plane, Forming a second opening by etching the gate electrode layer and the insulating layer in the first opening using the gap between the materials; and depositing an emitter material from above the substrate and sharpening the emitter material into the second opening. Forming a patterned emitter tip; removing the emitter material deposited on the portion other than the emitter tip after deposition of the emitter material by etching only a second thin film of a mask material and a thin film for forming an emitter region; Characterized in that it has a.

【0047】請求項14記載の発明は、請求項13記載
の発明において、マスク材は、球形であることを特徴と
する。
According to a fourteenth aspect , in the thirteenth aspect , the mask material is spherical.

【0048】請求項15記載の発明は、請求項13また
14記載の発明において、複数個のマスク材を平面上
に緻密に配列する工程は、基板を傾斜させて振動を加え
ながらマスク材を配列することを特徴とする。
According to a fifteenth aspect of the present invention, in the method of the thirteenth or fourteenth aspect , the step of densely arranging a plurality of mask members on a plane includes tilting the substrate to apply vibration. While arranging the mask material, it is characterized.

【0049】請求項16記載の発明は、請求項13から
15のいずれか1項に記載の発明において、エミッタ領
域形成用の第1の薄膜と第2の薄膜とを加えた膜厚は、
マスク材の半径をRとする場合に、R以上3R以下の膜
厚であることを特徴とする。
The sixteenth aspect of the present invention is based on the thirteenth aspect.
15. In the invention according to any one of the fifteenth aspect , the film thickness obtained by adding the first thin film and the second thin film for forming the emitter region is:
When the radius of the mask material is R, the film thickness is not less than R and not more than 3R.

【0050】請求項17記載の発明は、請求項13から
16のいずれか1項に記載の発明において、エミッタ領
域形成用の第2の薄膜は、酸化膜であることを特徴とす
る。
The invention according to claim 17 is based on claim 13
In the invention according to any one of the sixteenth aspect , the second thin film for forming the emitter region is an oxide film.

【0051】請求項18記載の発明は、請求項13から
17のいずれか1項に記載の発明において、エミッタ領
域形成用の第1の薄膜は、マスク材および第2の薄膜の
エッチング工程で充分なエッチング耐性を有する材料で
あることを特徴とする。
[0051] The invention of claim 18 wherein from claim 13
17. The invention according to any one of items 17 , wherein the first thin film for forming the emitter region is a material having sufficient etching resistance in the etching step of the mask material and the second thin film.

【0052】請求項19記載の発明は、請求項13から
18のいずれか1項に記載の発明において、第1の開口
部は、六角形であることを特徴とする。
[0052] The invention of claim 19 wherein from claim 13
In the invention according to any one of the eighteenth to thirteenth aspects, the first opening is hexagonal.

【0053】請求項20記載の発明は、請求項13から
19のいずれか1項に記載の発明において、マスク材
は、ガラスであることを特徴とする。
[0053] The invention of claim 20 wherein from claim 13
The invention according to any one of the nineteenth aspects, wherein the mask material is glass.

【0054】請求項21記載の発明は、請求項13から
20のいずれか1項に記載の発明において、絶縁層は、
略2μmからなる酸化膜により構成されることを特徴と
する。
According to the twenty- first aspect, the invention according to the thirteenth aspect
20. The invention according to any one of 20 .
It is characterized by being constituted by an oxide film of approximately 2 μm.

【0055】請求項22記載の発明は、請求項13から
21のいずれか1項に記載の発明において、ゲート電極
層は、略1μmからなるモリブデンにより構成されるこ
とを特徴とする。
The invention according to claim 22 is based on claim 13
21. The invention described in any one of 21. , wherein the gate electrode layer is made of molybdenum of about 1 μm.

【0056】[0056]

【0057】[0057]

【0058】[0058]

【0059】[0059]

【0060】[0060]

【0061】[0061]

【0062】[0062]

【0063】[0063]

【0064】[0064]

【0065】[0065]

【0066】[0066]

【0067】[0067]

【0068】[0068]

【0069】[0069]

【0070】[0070]

【0071】[0071]

【0072】[0072]

【0073】[0073]

【0074】[0074]

【0075】[0075]

【発明の実施の形態】次に、添付図面を参照して本発明
の実施形態である微小開口の形成方法、電界放出型冷陰
極及びその製造方法及びこの電界放出型冷陰極を用いた
平面画像装置を詳細に説明する。図1から図4を参照す
ると、本発明による微小開口の形成方法、電界放出型冷
陰極及びその製造方法及びこの電界放出型冷陰極を用い
た平面画像装置の実施の形態が示されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Referring to the accompanying drawings, a method for forming a fine opening, a field emission type cold cathode and a method for manufacturing the same according to an embodiment of the present invention, and a planar image using the field emission type cold cathode will be described. The device will be described in detail. FIG. 1 to FIG. 4 show an embodiment of a method for forming a fine opening, a field emission type cold cathode and a method for manufacturing the same, and a planar image device using the field emission type cold cathode according to the present invention.

【0076】図1は、本発明の第1の実施形態である微
小開口の形成方法を用いた電界放出型冷陰極の製造工程
を示す図であり、左図は、製造工程を上面から見た場
合、右図は左図に示される点線部分を断面から見た場合
を示す摸式図である。
FIG. 1 is a view showing a manufacturing process of a field emission type cold cathode using the method of forming a minute opening according to the first embodiment of the present invention. In this case, the right diagram is a schematic diagram showing a case where the dotted line portion shown in the left diagram is viewed from the cross section.

【0077】図1(f)において、ガラス基板1上に、
ポリシリコン等からなる導電層2を堆積し、約2μmの
酸化膜からなる絶縁層3と、1μmの高融点金属である
モリブデンからなるゲート電極層4と、10μmの酸化
膜5を順次堆積させる。その後、酸化膜5を図1(a)
に示されるように六角形状にエッチングし、エミッタ形
成領域14を形成する。
In FIG. 1F, on a glass substrate 1,
A conductive layer 2 of polysilicon or the like is deposited, and an insulating layer 3 of an oxide film of about 2 μm, a gate electrode layer 4 of 1 μm of molybdenum as a refractory metal, and an oxide film 5 of 10 μm are sequentially deposited. After that, the oxide film 5 is removed as shown in FIG.
As shown in FIG. 2, the film is etched into a hexagonal shape to form an emitter formation region 14.

【0078】次に、図1(g)に示されるように、酸化
膜5を六角形状にエッチングされたエミッタ形成領域1
4に直径10μmのガラスからなる球形のマスク材6を
最密充填するように配列させる。このマスク材6の材質
は、窒化けい素、アルミナ、ナイロン、テフロン、もし
くは金属でも構わないが、本実施形態においては比較的
安価で後述される酸化膜5と同一素材であるガラス球を
用いて構成される。
Next, as shown in FIG. 1 (g), the emitter forming region 1 in which the oxide film 5 has been etched into a hexagonal shape.
4, a spherical mask material 6 made of glass having a diameter of 10 μm is arranged so as to be closest packed. The material of the mask material 6 may be silicon nitride, alumina, nylon, Teflon, or metal, but in this embodiment, a glass sphere which is relatively inexpensive and is the same material as the oxide film 5 described later is used. Be composed.

【0079】なお、ここではマスク材として球形のもの
を用いたが、その形状は特に限定されるものではない。
例えば、円柱や楕円球、多角柱、もしくはこれらの異種
形状のマスク材を組み合わせることも可能である。
Although a spherical mask material is used here, the shape is not particularly limited.
For example, it is also possible to combine a cylinder, an oval sphere, a polygonal pillar, or a mask material of these different shapes.

【0080】球形のマスク材6が最密充填された六角形
状のエミッタ形成領域14内には、上方から見るとマス
ク材6の半径よりも小さな微細な隙間が形成されてい
る。図1(b)では、マスク材6を7つ配列できるよう
な6角形のエミッタ形成領域14を形成した場合を示し
ているが、この場合には12個の隙間が自己整合的に形
成される。
In the hexagonal emitter forming region 14 in which the spherical mask material 6 is closest packed, a fine gap smaller than the radius of the mask material 6 when viewed from above is formed. FIG. 1B shows a case where a hexagonal emitter forming region 14 in which seven mask materials 6 can be arranged is formed. In this case, twelve gaps are formed in a self-aligned manner. .

【0081】なお、エミッタ形成領域14は、三角形や
四角形等の多角形により形成することも可能であるが、
同一面積内により多くのマスク材を規則正しく配列で
き、対称性のよいエミッタ領域を形成する点から六角形
が適している。マスク材を配列する際には、ガラス基板
1を傾けながら振動を加えて、一層分のみの最密充填構
造を取り易いようにする。酸化膜5の膜厚は、第2層以
上のマスク材が積層しないように、マスク材の半径をR
とすると、R以上3R以下にする必要がある。また、マ
スク材の配列時には、乾燥空気や窒素等のガスを吹きか
けて行ってもよい。
The emitter forming region 14 can be formed by a polygon such as a triangle or a quadrangle.
Hexagons are suitable from the viewpoint that more mask materials can be regularly arranged in the same area and an emitter region with good symmetry is formed. When arranging the mask materials, vibration is applied while tilting the glass substrate 1 so that a close-packed structure of only one layer can be easily obtained. The thickness of the oxide film 5 is set to be equal to the radius of the mask material so that the mask material of the second layer or more is not laminated.
Then, it is necessary to set it to R or more and 3R or less. When arranging the mask material, a gas such as dry air or nitrogen may be blown.

【0082】仮に、第2層以上のマスク材が堆積した場
合には、面精度の高い粘着シート等を用いて、それらを
除去することも可能である。さらに、半径が100μm
以下のマスク材を用いる場合には、配列前に静電気を除
去し、第2層以上のマスク材が積層しないように注意す
る必要がある。
If the mask material of the second layer or more is deposited, it is also possible to remove them by using an adhesive sheet or the like having high surface accuracy. Furthermore, the radius is 100 μm
In the case where the following mask material is used, it is necessary to remove static electricity before arrangement, and take care not to stack the mask material of the second layer or more.

【0083】次に、図1(c)に示されるように、マス
ク材6をマスクにゲート電極層4と絶縁層3とを異方性
エッチングすると、マスク材6間の隙間を投影した形で
微細なゲート開口部が形成される。その後、エミッタ材
料7のモリブデンをガラス基板1直上から蒸着する。モ
リブデンの堆積が進行すると、図1(i)に示されるよ
うに、マスク材6の側面周辺にもモリブデンが凝縮し、
堆積膜厚が増加するとともに開口部が徐々に小さくな
り、図1(d)に示すように、最終的には開口部が閉ざ
され、同時に鋭利な先端形状を有するエミッタ8が形成
される。ここでのマスク材6は、従来技術で示した犠牲
層と同様な役割を果たす。
Next, as shown in FIG. 1C, when the gate electrode layer 4 and the insulating layer 3 are anisotropically etched using the mask material 6 as a mask, the gap between the mask materials 6 is projected. A fine gate opening is formed. After that, molybdenum of the emitter material 7 is deposited from just above the glass substrate 1. As the deposition of molybdenum progresses, as shown in FIG. 1 (i), molybdenum also condenses around the side surfaces of the mask material 6,
As the deposited film thickness increases, the opening gradually decreases, and as shown in FIG. 1D, the opening is finally closed, and at the same time, the emitter 8 having a sharp tip is formed. Here, the mask material 6 plays the same role as the sacrificial layer shown in the prior art.

【0084】最終的に、図1(j)に示されるように、
フッ酸により酸化膜5とマスク材6とをエッチングする
ことにより、上層に堆積した余分なエミッタ材料7が取
り除かれる。その際に、フッ酸はゲート開口部にもわず
かに浸透するため、絶縁層3の開口部は、ゲート電極層
4側が底部に比べて広がった形状になる。このような形
状は、開口部でのゲート電極層4と導電層2との距離を
長くすることになり、ゲート電極層4と導電層2の絶縁
耐圧を向上させることができる。
Finally, as shown in FIG. 1 (j),
By etching the oxide film 5 and the mask material 6 with hydrofluoric acid, excess emitter material 7 deposited on the upper layer is removed. At that time, hydrofluoric acid slightly penetrates also into the gate opening, so that the opening of the insulating layer 3 has a shape that is wider on the gate electrode layer 4 side than on the bottom. Such a shape increases the distance between the gate electrode layer 4 and the conductive layer 2 in the opening, and can improve the withstand voltage between the gate electrode layer 4 and the conductive layer 2.

【0085】また、この構造は従来例で示した図5
(c)の工程で得られる形状と同じであり、本発明の実
施形態においては、エミッタ材料7の除去工程で同時に
この構造を形成させることができる。マスク材6とエミ
ッタ形成領域14用の薄膜、すなわち酸化膜5は、工程
数を削減するために二酸化シリコンからなる同一の材料
を用いたが、異種材料を用いても構わない。ただし、そ
の場合は上層に堆積した余分なエミッタ材料7を除去す
る際に、それぞれの材料を個別にエッチングしなければ
ならないため工程数が増加する。
This structure is similar to that shown in FIG.
The shape is the same as the shape obtained in the step (c), and in the embodiment of the present invention, this structure can be formed simultaneously in the step of removing the emitter material 7. The same material made of silicon dioxide is used for the mask material 6 and the thin film for the emitter formation region 14, that is, the oxide film 5 in order to reduce the number of steps, but different materials may be used. However, in that case, when the extra emitter material 7 deposited on the upper layer is removed, each material must be individually etched, so that the number of steps increases.

【0086】放出電流量は、マスク材6の半径とエミッ
タ形成領域14の大きさ、すなわちエミッタ形成領域1
4に充填されるマスク材6の個数に依存するものであ
る。図1において、マスク材の半径をR、六角形の一辺
に配列するマスク材の個数をnとすると、六角形の一辺
は、2R(n−0.423)、最密充填されるマスク材
の総数は、3n(n−1)+1、形成されるエミッタ数
は、6n(n−1)となる。ただし、nは2以上の整数
である。これらの関係から、1つのエミッタ当たりの放
出電流が規定されると、必要な放出電流を得るための素
子設計を行うことができる。
The amount of emission current depends on the radius of the mask material 6 and the size of the emitter formation region 14, that is, the emitter formation region
4 depends on the number of mask materials 6 to be filled. In FIG. 1, assuming that the radius of the mask material is R and the number of mask materials arranged on one side of the hexagon is n, one side of the hexagon is 2R (n−0.423), The total number is 3n (n-1) +1, and the number of formed emitters is 6n (n-1). Here, n is an integer of 2 or more. From these relations, when the emission current per emitter is defined, it is possible to design a device for obtaining a necessary emission current.

【0087】図2は、本発明の実施形態におけるゲート
開口部とエミッタとの拡大図である。図2(a) に示され
るように、3つのマスク材6に囲まれた領域がゲート開
口部に相当し、それは同時にエミッタ8を上方から見た
形状を示す。各マスク材6の中心を結んで形成される三
角形の重心、すなわちエミッタ8の先端位置と最も近い
位置にあるゲート開口部との距離は、幾何学的にマスク
材6の半径をRとすると約0.155Rとなる。この距
離が小さいほどエミッタ8の先端部における電界集中度
が大きくなるため放出電流量は増加する。従って、マス
ク材6の半径Rが小さいほど放出電流特性は向上するこ
とになる。
FIG. 2 is an enlarged view of the gate opening and the emitter according to the embodiment of the present invention. As shown in FIG. 2A, a region surrounded by the three mask materials 6 corresponds to a gate opening, which simultaneously shows the shape of the emitter 8 as viewed from above. The center of gravity of a triangle formed by connecting the centers of the respective mask members 6, that is, the distance between the tip end position of the emitter 8 and the gate opening located closest to each other, is geometrically about R when the radius of the mask member 6 is R. 0.155R. The smaller the distance, the greater the concentration of the electric field at the tip of the emitter 8, so the amount of emission current increases. Therefore, as the radius R of the mask material 6 is smaller, the emission current characteristics are improved.

【0088】例えば、本発明の第1の実施形態で示した
直径10μmのマスク材(R=5μm)を用いると、そ
の距離は0.78μmとなる。この距離は従来例で示し
たゲート開口径1. 5μm(半径0.75μm)の場合
と同程度であり、放出電流量を決定するエミッタ8の先
端部における電界集中度は同等になる。
For example, when the mask material (R = 5 μm) having a diameter of 10 μm shown in the first embodiment of the present invention is used, the distance becomes 0.78 μm. This distance is about the same as the case of the gate opening diameter of 1.5 μm (the radius of 0.75 μm) shown in the conventional example, and the degree of electric field concentration at the tip of the emitter 8 that determines the amount of emission current is the same.

【0089】従って、本発明によれば、微細なリソグラ
フィ技術や犠牲層等を用いることなく、同等な放出電流
特性をマスク材の配列を利用するだけで実現することが
できる。また、エミッタ形状は、マスク材の配列により
自己整合的に決定されるので、形状のばらつきが少な
く、均一な放出電流特性を得ることができる。
Therefore, according to the present invention, equivalent emission current characteristics can be realized only by using the arrangement of the mask materials without using a fine lithography technique or a sacrificial layer. In addition, since the emitter shape is determined in a self-aligned manner by the arrangement of the mask material, variation in the shape is small and uniform emission current characteristics can be obtained.

【0090】図2(b)は、エミッタ8を上方から、図
2(c)は、斜め上方から見た図である。エミッタ8の
高さは、エミッタ材料の堆積方法、堆積粒子の指向性、
基板温度に依存するが、電界集中を強くするには少なく
ともエミッタ先端部がゲート電極層4の膜厚内に位置す
るように制御することが望ましい。本実施形態における
蒸着装置および条件では、絶縁層3の膜厚を2μm、ゲ
ート電極層4の膜厚を1μmにすることによって、ゲー
ト電極層の膜厚の中心にエミッタ8の先端部が位置する
ことを確認している。
FIG. 2B is a view of the emitter 8 viewed from above, and FIG. 2C is a view of the emitter 8 viewed obliquely from above. The height of the emitter 8 depends on the method of depositing the emitter material, the directivity of the deposited particles,
Although it depends on the substrate temperature, it is desirable to control at least the tip of the emitter to be located within the thickness of the gate electrode layer 4 in order to strengthen the electric field concentration. In the vapor deposition apparatus and conditions in this embodiment, the tip of the emitter 8 is located at the center of the thickness of the gate electrode layer by setting the thickness of the insulating layer 3 to 2 μm and the thickness of the gate electrode layer 4 to 1 μm. Make sure that.

【0091】図3は、本発明の第2の実施形態である微
小開口の形成方法を用いた電界放出型冷陰極の製造工程
を示す図であり、左図は、製造工程を上面から見た場
合、右図は左図に示される点線部分を断面から見た場合
を示す摸式図である。
FIG. 3 is a view showing a manufacturing process of a field emission type cold cathode using the method of forming a fine opening according to the second embodiment of the present invention. In this case, the right diagram is a schematic diagram showing a case where the dotted line portion shown in the left diagram is viewed from the cross section.

【0092】エミッタの形成方法は、図1で示したもの
と基本的に同じである。ただし、エミッタ形成領域14
に用いられる薄膜が2層であり、ゲート電極層4の上に
絶縁層を残す点が異なる。図3(f)に示されるよう
に、ガラス基板1上に、ポリシリコン等からなる導電層
2を堆積し、2μmの酸化膜からなる絶縁層3と、1μ
mの高融点金属であるモリブデンからなるゲート電極層
4と、10μmの窒化膜11と、0.1μmの酸化膜5
とを順次堆積させる。その後、窒化膜11と酸化膜5と
を六角形状にエッチングし、エミッタ形成領域14を形
成する。
The method of forming the emitter is basically the same as that shown in FIG. However, the emitter formation region 14
Are different in that two layers are used and an insulating layer is left on the gate electrode layer 4. As shown in FIG. 3 (f), a conductive layer 2 made of polysilicon or the like is deposited on a glass substrate 1 and an insulating layer 3 made of a 2 μm oxide film and 1 μm
m, a gate electrode layer 4 of molybdenum which is a high melting point metal, a nitride film 11 of 10 μm, and an oxide film 5 of 0.1 μm.
Are sequentially deposited. After that, the nitride film 11 and the oxide film 5 are etched in a hexagonal shape to form an emitter formation region 14.

【0093】次に、図3(g)に示されるように、エミ
ッタ形成領域14の開口部に直径10μmの球形のマス
ク材6を1層だけ最密充填するように配列させる。隣接
するマスク材間には、自己整合的に微細な隙間が形成さ
れる。
Next, as shown in FIG. 3 (g), a spherical mask material 6 having a diameter of 10 μm is arranged in the opening of the emitter forming region 14 so as to be tightly packed by one layer. A minute gap is formed between adjacent mask members in a self-aligned manner.

【0094】次に、図3(h)に示されるように、マス
ク材6をマスクにゲート電極層4と絶縁層3とを異方性
エッチングすると、マスク材6間の隙間を投影した形で
微細なゲート開口部が形成される。その後、エミッタ材
料7のモリブデンをガラス基板1直上から蒸着する。
Next, as shown in FIG. 3H, when the gate electrode layer 4 and the insulating layer 3 are anisotropically etched using the mask material 6 as a mask, the gap between the mask materials 6 is projected. A fine gate opening is formed. After that, molybdenum of the emitter material 7 is deposited from just above the glass substrate 1.

【0095】モリブデンの堆積が進行すると、図1
(i)に示されるように、マスク材6側面周辺にもモリ
ブデンが凝縮し、膜厚が増加するとともに開口部が徐々
に小さくなり、最終的に開口部が閉ざされ、同時に鋭利
な先端形状を有するエミッタチップ8が形成される。
As the deposition of molybdenum proceeds, FIG.
As shown in (i), molybdenum also condenses around the side surface of the mask material 6, the thickness gradually increases and the opening gradually decreases, and the opening is finally closed. Is formed.

【0096】最終的に、フッ酸により酸化膜5とマスク
材6とをエッチングすることにより、上層に堆積した余
分なエミッタ材料7が取り除かれ、ゲート電極層4上に
はエミッタ形成領域14を取り囲むように窒化膜11が
残る。
Finally, by etching the oxide film 5 and the mask material 6 with hydrofluoric acid, the excess emitter material 7 deposited on the upper layer is removed, and the emitter formation region 14 is surrounded on the gate electrode layer 4. Thus, the nitride film 11 remains.

【0097】本発明の第1の実施形態で述べたように、
マスク材6は必ずしもガラスである必要はないが、マス
ク材6と酸化膜5とは、製造工程を簡略化させるために
同一の材料で形成されることが望ましい。また、窒化膜
11は、必ずしも窒化膜である必要はなく、マスク材6
および酸化膜5のエッチング工程で充分なエッチング耐
性を有する材料であればよい。
As described in the first embodiment of the present invention,
The mask material 6 does not necessarily need to be glass, but it is desirable that the mask material 6 and the oxide film 5 be formed of the same material in order to simplify the manufacturing process. Further, the nitride film 11 does not necessarily need to be a nitride film, and
Any material may be used as long as it has sufficient etching resistance in the etching process of oxide film 5.

【0098】図4は、上述される方法により形成された
電界放出型冷陰極を平面画像装置の電子源として用いる
場合の構成を示す断面図である。
FIG. 4 is a cross-sectional view showing a configuration in the case where the field emission cold cathode formed by the above-described method is used as an electron source of a flat panel image device.

【0099】図4において、ガラス基板1上に導電層2
を形成し、各画素に対応した複数のエミッタ8を上述し
た方法により形成する。エミッタ8と対向する位置に
は、ガラス基板1’上に、R(赤)、G(緑)、B
(青)の蛍光体10が透明電極9を介して、2次元的に
規則正しく配列されている。窒化膜11により形成され
る隣り合うスペーサ間の距離は各画素ごとに密なほど良
いので、画素ごとに規則正しく配置する。平面画像装置
内は真空に保持されており、エミッタ8から放出された
電子は、対向する位置に配置された所望の蛍光体10に
所望の放出電子を射突し、画像を得ることができる。
In FIG. 4, a conductive layer 2 is formed on a glass substrate 1.
Is formed, and a plurality of emitters 8 corresponding to each pixel are formed by the above-described method. At positions facing the emitter 8, R (red), G (green), B
The (blue) phosphors 10 are two-dimensionally regularly arranged via the transparent electrode 9. Since the distance between the adjacent spacers formed by the nitride film 11 is better for each pixel, it is better to arrange them regularly for each pixel. The inside of the planar image device is kept in a vacuum, and the electrons emitted from the emitter 8 collide with desired emitted electrons to a desired phosphor 10 arranged at a position facing the emitter 8 to obtain an image.

【0100】装置内は真空に保たれているため、エミッ
タ8と蛍光体10とのギャップ(装置内での距離)は、
大気圧によって圧縮されないように、画素毎に窒化膜1
1からなるスぺーサが設置されているが、このスペーサ
の設置は、エミッタ形成工程とは独立にエミッタ8およ
び蛍光体10が形成された2枚のガラス基板1、1’を
貼りあわせる直前に行う。
Since the inside of the device is kept in a vacuum, the gap (distance in the device) between the emitter 8 and the phosphor 10 is
A nitride film 1 for each pixel so that it is not compressed by atmospheric pressure
The spacer is provided immediately before the two glass substrates 1 and 1 'on which the emitter 8 and the phosphor 10 are formed, independently of the emitter forming step. Do.

【0101】本発明の第1の実施形態で示したように各
画素に対応する位置にエミッタ領域を2次元的に配列さ
せる。ただし、本発明の第2の実施形態で述べた電界放
出型冷陰極は、エミッタ形成領域14を取り囲むように
窒化膜11が形成されているため、それはスペーサの役
割も果たすことができる。
As shown in the first embodiment of the present invention, emitter regions are two-dimensionally arranged at positions corresponding to respective pixels. However, in the field emission cold cathode described in the second embodiment of the present invention, since the nitride film 11 is formed so as to surround the emitter formation region 14, it can also serve as a spacer.

【0102】従って、各画素ごとにスペーサが配位され
エミッタ8と蛍光体10との距離を装置内で均一にする
ことができる。また、エミッタ8形成後にスペーサを設
置する工程が簡略化される。窒化膜11の膜厚、すなわ
ちスペーサの長さはマスク材6の半径とほぼ等しい。先
述したように放出電流量は、マスク材の半径とその個
数、すなわちエミッタ形成領域14の大きさに依存する
ため、例えば、スペーサを長くするにはマスク材の半径
を大きくし、領域を大きくする必要がある。このよう
に、各画素にスペーサが配位されることにより、エミッ
タと蛍光体との距離すなわち両電極間の電位が平面内で
一様になり、放出電流の不均一性による画像のムラが低
減される。
Therefore, the spacer is arranged for each pixel, and the distance between the emitter 8 and the phosphor 10 can be made uniform in the device. Further, the step of installing the spacer after the formation of the emitter 8 is simplified. The thickness of the nitride film 11, that is, the length of the spacer is substantially equal to the radius of the mask material 6. As described above, the amount of emission current depends on the radius and the number of the mask material, that is, the size of the emitter forming region 14. For example, in order to lengthen the spacer, the radius of the mask material is increased and the region is enlarged. There is a need. By arranging the spacers in each pixel in this manner, the distance between the emitter and the phosphor, that is, the potential between the two electrodes becomes uniform in a plane, and the unevenness of the image due to the unevenness of the emission current is reduced. Is done.

【0103】[0103]

【発明の効果】以上の説明より明らかなように、本発明
によれば、ゲート電極層と絶縁層のエッチングおよびエ
ミッタ形成を隣接するマスク材の隙間を利用して行うた
め、従来技術の問題点である微細リソグラフィ技術と犠
牲層とを用いることなくエミッタおよび平面画像装置の
製造が可能である。
As is apparent from the above description, according to the present invention, the etching of the gate electrode layer and the insulating layer and the formation of the emitter are carried out by utilizing the gap between the adjacent mask materials, so that the problems of the prior art are problematic. It is possible to manufacture an emitter and a planar image device without using a fine lithography technique and a sacrificial layer.

【0104】また、本発明によれば、エミッタ領域形成
用の薄膜を2層にすることにより、蛍光体等の対向電極
を設置する際のスペーサも同時に形成することができ
る。従って、スループットの向上および低コスト化が実
現され、均一性の高い大画面の平面画像装置を製造する
ことができる。
Further, according to the present invention, by forming two layers of the thin film for forming the emitter region, it is possible to simultaneously form a spacer for installing a counter electrode such as a phosphor. Accordingly, an improvement in throughput and a reduction in cost can be realized, and a large-screen flat image device with high uniformity can be manufactured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態である電界放出型冷陰
極の製造工程を示す構造図である。
FIG. 1 is a structural view showing a manufacturing process of a field emission cold cathode according to a first embodiment of the present invention.

【図2】本発明の実施形態におけるゲート開口部とエミ
ッタの構造図である。
FIG. 2 is a structural diagram of a gate opening and an emitter according to the embodiment of the present invention.

【図3】本発明の第2の実施形態である電界放出型冷陰
極の製造工程を示す構造図である。
FIG. 3 is a structural view showing a manufacturing process of a field emission cold cathode according to a second embodiment of the present invention.

【図4】本発明の実施形態である平面画像装置の断面構
造図である。
FIG. 4 is a cross-sectional structural view of the flat panel image device according to the embodiment of the present invention.

【図5】従来技術における電界放出型冷陰極の製造工程
を示す構造図である。
FIG. 5 is a structural view showing a manufacturing process of a field emission cold cathode according to the prior art.

【図6】従来技術における平面画像装置の断面構造図で
ある。
FIG. 6 is a cross-sectional structural view of a planar image device according to the related art.

【符号の説明】[Explanation of symbols]

1 ガラス基板 2 導電層 3 絶縁層 4 ゲート電極層 5 酸化膜 6 マスク材 7 エミッタ材料 8 エミッタ 9 透明電極 10 蛍光体 11 窒化膜(スペーサ) 14 エミッタ形成領域 DESCRIPTION OF SYMBOLS 1 Glass substrate 2 Conductive layer 3 Insulating layer 4 Gate electrode layer 5 Oxide film 6 Mask material 7 Emitter material 8 Emitter 9 Transparent electrode 10 Phosphor 11 Nitride film (spacer) 14 Emitter formation area

Claims (22)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 被エッチング領域上に複数個のマスク材
を平面状に緻密に配列する工程と、 前記配列された複
数個のマスク材の隣接するマスク材の隙間を利用して、
被エッチング材料をエッチングして開口部を形成する工
程と、を有することを特徴とする微小開口の形成方法。
1. A step of densely arranging a plurality of mask members in a planar manner on a region to be etched, and using a gap between adjacent mask members of the arranged plurality of mask members.
Forming an opening by etching the material to be etched.
【請求項2】 前記マスク材は、球形であることを特徴
とする請求項1記載の微小開口の形成方法。
2. The method according to claim 1, wherein the mask material has a spherical shape.
【請求項3】 前記複数個のマスク材を平面上に緻密に
配列する工程は、前記被エッチング領域を含む基板を傾
斜させて振動を加えながら配列することを特徴とする請
求項1または2記載の微小開口の形成方法。
3. The method according to claim 1, wherein the step of densely arranging the plurality of mask members on a plane includes arranging the substrate including the region to be etched while tilting and applying vibration. Forming method of micro opening.
【請求項4】 前記マスク材はガラスであることを特徴
とする請求項1から3のいずれか1項に記載の微小開口
の形成方法。
4. The method according to claim 1, wherein the mask material is glass.
【請求項5】 基板上に導電層を形成する工程と、 前
記導電層の上面に絶縁層を形成する工程と、前記絶縁層
の上面にゲート電極層を形成する工程と、前記ゲート電
極層の上面にエミッタ領域形成用の薄膜を形成する工程
と、前記エミッタ領域形成用の薄膜をエッチングするこ
とにより第1の開口部を形成する工程と、前記第1の開
口部内に複数個のマスク材を平面上に緻密に配列する工
程と、前記配列されたマスク材の隙間を利用して前記第
1の開口部内のゲート電極層と絶縁層とをエッチングし
て第2の開口部を形成する工程と、 前記基板上からエ
ミッタ材料を堆積して前記第2の開口部内に先鋭化され
たエミッタチップを形成する工程と、前記エミッタ材料
を堆積後に前記エミッタチップ以外に堆積したエミッタ
材料を前記マスク材および前記エミッタ領域形成用の薄
膜をエッチングにより除去する工程と、を有することを
特徴とする電界放出型冷陰極の製造方法。
5. A step of forming a conductive layer on a substrate; a step of forming an insulating layer on an upper surface of the conductive layer; a step of forming a gate electrode layer on the upper surface of the insulating layer; Forming a thin film for forming an emitter region on the upper surface, forming a first opening by etching the thin film for forming the emitter region, and forming a plurality of mask materials in the first opening; A step of densely arranging them on a plane, and a step of forming a second opening by etching the gate electrode layer and the insulating layer in the first opening using gaps between the arranged mask materials. Depositing an emitter material from above the substrate to form a sharpened emitter tip in the second opening; and depositing the emitter material other than the emitter tip after depositing the emitter material onto the mask material and the mask material. Field emission cathode fabrication method characterized by having a step of removing the thin film for fine said emitter region by etching.
【請求項6】 前記マスク材は、球形であることを特徴
とする請求項記載の電界放出型冷陰極の製造方法。
6. The method according to claim 5 , wherein the mask material has a spherical shape.
【請求項7】 前記複数個のマスク材を平面上に緻密に
配列する工程は、前記基板を傾斜させて振動を加えなが
ら配列することを特徴とする請求項または記載の電
界放出型冷陰極の製造方法。
7. A process for densely arranged on a plane of said plurality of mask material, field emission cold according to claim 5 or 6, wherein the arranging under vibration by inclining the substrate Manufacturing method of cathode.
【請求項8】 前記エミッタ領域形成用の薄膜の膜厚
は、前記マスク材の半径をRとした場合に、R以上3R
以下の膜厚であることを特徴とする請求項からのい
ずれか1項に記載の電界放出型冷陰極の製造方法。
8. The film thickness of the thin film for forming an emitter region is, when the radius of the mask material is R, not less than R and not more than 3R.
The method for producing a field emission cold cathode according to any one of claims 5 to 7 , wherein the thickness is as follows.
【請求項9】 前記エミッタ領域形成用の薄膜は、酸化
膜であることを特徴とする請求項5または6のいずれか
1項に記載の電界放出型冷陰極の製造方法。
9. The thin film for the emitter region forming a field-emission cold cathode manufacturing method according to any one of claims 5 or 6, characterized in that an oxide film.
【請求項10】 前記第1の開口部は、六角形であるこ
とを特徴とする請求項からのいずれか1項に記載の
電界放出型冷陰極の製造方法。
Wherein said first opening, field emission cold cathode manufacturing method according to any one of claims 5 9, characterized in that a hexagon.
【請求項11】 前記絶縁層は、略2μmからなる酸化
膜により構成されることを特徴とする請求項から10
のいずれか1項に記載の電界放出型冷陰極の製造方法。
Wherein said insulating layer is from claim 5, characterized in that it is constituted by an oxide film made of substantially 2 [mu] m 10
The method for producing a field emission cold cathode according to any one of the above items.
【請求項12】 前記ゲート電極層は、略1μmからな
るモリブデンにより構成されることを特徴とする請求項
から11のいずれか1項に記載の電界放出型冷陰極の
製造方法。
12. The gate electrode layer is formed of molybdenum having a thickness of about 1 μm.
12. The method for producing a field emission cold cathode according to any one of 5 to 11 .
【請求項13】 基板上に導電層を形成する工程と、前
記導電層の上面に絶縁層を形成する工程と、前記絶縁層
の上面にゲート電極層を形成する工程と、前記ゲート電
極層の上面にエミッタ領域形成用の第1の薄膜を形成す
る工程と、前記第1の薄膜の上面にエミッタ領域形成用
の第2の薄膜を形成する工程と、前記エミッタ領域形成
用の前記第1の薄膜および前記第2の薄膜をエッチング
することによりに第1の開口部を形成する工程と、前記
第1の開口部内に複数個のマスク材を平面上に緻密に配
列する工程と、前記配列されたマスク材の隙間を利用し
て前記第1の開口部内のゲート電極層と絶縁層をエッチ
ングして第2の開口部を形成する工程と、前記基板上か
らエミッタ材料を堆積して第2の開口部内に先鋭化され
たエミッタチップを形成する工程と、前記エミッタ材料
の堆積後に前記エミッタチップ以外に堆積したエミッタ
材料を前記マスク材および前記エミッタ領域形成用の薄
膜のうちの前記第2の薄膜のみをエッチングにより除去
する工程と、を有することを特徴とする電界放出型冷陰
極の製造方法。
13. A step of forming a conductive layer on a substrate, a step of forming an insulating layer on the upper surface of the conductive layer, a step of forming a gate electrode layer on the upper surface of the insulating layer, Forming a first thin film for forming an emitter region on an upper surface, forming a second thin film for forming an emitter region on an upper surface of the first thin film, and forming the first thin film for forming the emitter region; Forming a first opening by etching the thin film and the second thin film, and arranging a plurality of mask members densely on a plane in the first opening; Forming a second opening by etching the gate electrode layer and the insulating layer in the first opening using the gap of the mask material, and depositing an emitter material on the substrate to form a second opening. A sharpened emitter tip in the opening Forming the emitter material and depositing the emitter material other than the emitter tip after depositing the emitter material by etching only the second thin film of the mask material and the emitter region forming thin film. A method for producing a field emission cold cathode, comprising:
【請求項14】 前記マスク材は、球形であることを特
徴とする請求項13記載の電界放出型冷陰極の製造方
法。
14. The method according to claim 13 , wherein the mask material has a spherical shape.
【請求項15】 前記複数個のマスク材を平面上に緻密
に配列する工程は、前記基板を傾斜させて振動を加えな
がら前記マスク材を配列することを特徴とする請求項
または14記載の電界放出型冷陰極の製造方法。
15. step of densely arranged on a plane of said plurality of mask material, according to claim 1, characterized by arranging the mask material while applying vibration by inclining the substrate
15. The method for producing a field emission cold cathode according to 3 or 14 .
【請求項16】 前記エミッタ領域形成用の前記第1の
薄膜と前記第2の薄膜とを加えた膜厚は、マスク材の半
径をRとする場合に、R以上3R以下の膜厚であること
を特徴とする請求項13から15のいずれか1項に記載
の電界放出型冷陰極の製造方法。
16. The total thickness of the first thin film and the second thin film for forming the emitter region is equal to or more than R and equal to or less than 3R when the radius of the mask material is R. The method for manufacturing a field emission cold cathode according to any one of claims 13 to 15 , wherein:
【請求項17】 前記エミッタ領域形成用の前記第2の
薄膜は、酸化膜であることを特徴とする請求項13から
16のいずれか1項に記載の電界放出型冷陰極の製造方
法。
17. The method according to claim 13 , wherein said second thin film for forming said emitter region is an oxide film.
17. The method for producing a field emission cold cathode according to any one of items 16 .
【請求項18】 前記エミッタ領域形成用の前記第1の
薄膜は、前記マスク材および前記第2の薄膜のエッチン
グ工程で充分なエッチング耐性を有する材料であること
を特徴とする請求項13から17のいずれか1項に記載
の電界放出型冷陰極の製造方法。
18. The method of claim 17, wherein the first thin film for the emitter region formed from claim 13, characterized in that a material having a sufficient etching resistance in the mask material and the second thin film etching step 17 The method for producing a field emission cold cathode according to any one of the above items.
【請求項19】 前記第1の開口部は、六角形であるこ
とを特徴とする請求項13から18のいずれか1項に記
載の電界放出型冷陰極の製造方法。
19. the first opening, field emission cold cathode manufacturing method according to any one of claims 13 18, characterized in that a hexagon.
【請求項20】 前記マスク材は、ガラスであることを
特徴とする請求項13から19のいずれか1項に記載の
電界放出型冷陰極の製造方法。
20. The method of claim 19, wherein the mask material is a field emission cold cathode manufacturing method according to any one of claims 13 to 19, characterized in that it is a glass.
【請求項21】 前記絶縁層は、略2μmからなる酸化
膜により構成されることを特徴とする請求項13から
のいずれか1項に記載の電界放出型冷陰極の製造方
法。
21. The insulating layer from claim 13, characterized in that it is constituted by an oxide film made of substantially 2 [mu] m 2
0. The method for producing a field emission cold cathode according to any one of 0 to 1.
【請求項22】 前記ゲート電極層は、略1μmからな
るモリブデンにより構成されることを特徴とする請求項
13から21のいずれか1項に記載の電界放出型冷陰極
の製造方法。
22. The gate electrode layer is made of molybdenum of about 1 μm.
22. The method for producing a field emission cold cathode according to any one of 13 to 21 .
JP555599A 1999-01-12 1999-01-12 Method of forming fine opening and method of manufacturing field emission cold cathode Expired - Fee Related JP3221425B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP555599A JP3221425B2 (en) 1999-01-12 1999-01-12 Method of forming fine opening and method of manufacturing field emission cold cathode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP555599A JP3221425B2 (en) 1999-01-12 1999-01-12 Method of forming fine opening and method of manufacturing field emission cold cathode

Publications (2)

Publication Number Publication Date
JP2000208035A JP2000208035A (en) 2000-07-28
JP3221425B2 true JP3221425B2 (en) 2001-10-22

Family

ID=11614455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP555599A Expired - Fee Related JP3221425B2 (en) 1999-01-12 1999-01-12 Method of forming fine opening and method of manufacturing field emission cold cathode

Country Status (1)

Country Link
JP (1) JP3221425B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020037421A (en) * 2000-11-14 2002-05-21 주식회사 현대 디스플레이 테크놀로지 Method for manufacturing electric field emitting device
JP2007287403A (en) * 2006-04-14 2007-11-01 Futaba Corp Method of manufacturing field electron emission element
CN114613844B (en) * 2022-03-14 2023-09-15 中国工程物理研究院电子工程研究所 Miniaturized array preparation method of nano air channel electronic device

Also Published As

Publication number Publication date
JP2000208035A (en) 2000-07-28

Similar Documents

Publication Publication Date Title
US6359383B1 (en) Field emission display device equipped with nanotube emitters and method for fabricating
US7462088B2 (en) Method for making large-area FED apparatus
JP3070469B2 (en) Field emission cold cathode and method of manufacturing the same
US20130004655A1 (en) Flow-fill spacer structures for flat panel display device
US7315115B1 (en) Light-emitting and electron-emitting devices having getter regions
US5903092A (en) Device for emitting electrons
KR100314830B1 (en) Method for fabricating field emission display device
KR100274402B1 (en) Method of fabricating a field emmission cold cathode
JP3221425B2 (en) Method of forming fine opening and method of manufacturing field emission cold cathode
WO2002071437A2 (en) Slim cathode ray tube and method of fabricating the same
JP2969081B2 (en) Electron emitting device having horizontal field effect and method of manufacturing the same
JP3579127B2 (en) Field emission device, electron emission source and flat display device using the field emission device, and method of manufacturing field emission device
US6824698B2 (en) Uniform emitter array for display devices, etch mask for the same, and methods for making the same
JP3052845B2 (en) Method of manufacturing field emission cathode having focusing electrode
US6045425A (en) Process for manufacturing arrays of field emission tips
JP3060546B2 (en) Flat panel display
JPH11162332A (en) Manufacture of field emission type cold cathode
JP2856672B2 (en) Field electron emission device and method of manufacturing the same
KR19990067713A (en) Field emission device, method for its fabrication, and use of said device
KR100795176B1 (en) Field emission device and method of manufacturing the same
KR100266206B1 (en) Field emission emitter
JP3097522B2 (en) Method for manufacturing field emission element
KR20050057713A (en) E-beam micro-source using cnt tip, e-beam microcoulum module and method thereof
JPH09259739A (en) Electron emitting element and its manufacture
JP2002334671A (en) Display device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010717

LAPS Cancellation because of no payment of annual fees