JP3217079B2 - Semiconductor integrated circuit - Google Patents

Semiconductor integrated circuit

Info

Publication number
JP3217079B2
JP3217079B2 JP04284791A JP4284791A JP3217079B2 JP 3217079 B2 JP3217079 B2 JP 3217079B2 JP 04284791 A JP04284791 A JP 04284791A JP 4284791 A JP4284791 A JP 4284791A JP 3217079 B2 JP3217079 B2 JP 3217079B2
Authority
JP
Japan
Prior art keywords
circuit
differential
signal
transmission
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04284791A
Other languages
Japanese (ja)
Other versions
JPH04260225A (en
Inventor
雅雄 水上
陽一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP04284791A priority Critical patent/JP3217079B2/en
Publication of JPH04260225A publication Critical patent/JPH04260225A/en
Application granted granted Critical
Publication of JP3217079B2 publication Critical patent/JP3217079B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、信号伝送技術さらには
電流駆動方式による差動伝送に適用して特に有効な技術
に関し、例えばプリント基板上におけるCMOS−LS
I間の信号伝送に利用して有効な技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal transmission technique and a technique particularly effective when applied to a differential transmission by a current driving method, for example, a CMOS-LS on a printed circuit board.
The present invention relates to an effective technique used for signal transmission between I.

【0002】[0002]

【従来の技術】従来、LSI間で信号を伝送する方式と
しては、信号線の電位をハイレベルとロウレベルに振
り、受信側でしきい値電圧と比較することで信号レベル
を検出する電圧駆動方式が一般的であった。これに対
し、近年、例えばCMOS−LSIからなるATM交換
機のような高速システムにおいて、図6に示すような回
路を用いて信号を電流駆動方式で差動信号として送出す
る方式が提案されている(1989年電子情報通信学会
秋季全国大会 C−133「CMOS高速I/O回路の
一検討」P5−119)。
2. Description of the Related Art Conventionally, as a method of transmitting a signal between LSIs, a voltage driving method in which the potential of a signal line is shifted between a high level and a low level, and a signal level is detected by comparing the potential with a threshold voltage on a receiving side. Was common. On the other hand, in recent years, in a high-speed system such as an ATM switch composed of a CMOS-LSI, a method has been proposed in which a signal is transmitted as a differential signal by a current driving method using a circuit as shown in FIG. 1989 IEICE Autumn National Convention C-133, "A Study of CMOS High-Speed I / O Circuits", p. 5-119).

【0003】すなわち、図6の回路は、ソース共通接続
された一対の差動トランジスタMP2,MP3とその共
通ソース端子に接続された定電流用トランジスタMP1
およびドレイン端子に接続されたアクティブ負荷トラン
ジスタMN1,MN2とからなる差動増幅段により、出
力されるべき信号D,D’を増幅して上記負荷トランジ
スタMN1,MN2とカレントミラー接続された出力ト
ランジスタMN3,MN4を駆動し、差動電流信号Iou
t,Iout’を出力させるというものである。
That is, the circuit shown in FIG. 6 comprises a pair of differential transistors MP2 and MP3 connected to a common source and a constant current transistor MP1 connected to the common source terminal.
And the active load transistors MN1 and MN2 connected to the drain terminal, amplify the signals D and D 'to be output, and output mirror MN3 which is current mirror-connected to the load transistors MN1 and MN2. , MN4, and the differential current signal Iou
t and Iout 'are output.

【0004】[0004]

【発明が解決しようとする課題】上記従来の電流駆動方
式の送信回路においては、出力トランジスタMN3,M
N4のコンダクタンスが製造プロセスのバラツキに依存
するため、製造プロセスがばらつくと出力される電流信
号Iout,Iout’が大きく変動し、送信側LSIの消費
電力がばらつくとともに、伝送される信号の振幅がばら
ついて信号が受信側のLSIに伝わらなかったり、ノイ
ズマージンが低下するという問題点があることが、本発
明者らによって明らかにされた。
In the transmission circuit of the conventional current drive system, the output transistors MN3, MN
Since the conductance of N4 depends on the variation of the manufacturing process, the output current signals Iout and Iout 'fluctuate greatly when the manufacturing process varies, the power consumption of the transmitting LSI varies, and the amplitude of the transmitted signal varies. It has been clarified by the present inventors that there is a problem that a signal is not transmitted to the LSI on the receiving side and a noise margin is reduced.

【0005】本発明の目的は、CMOS−LSI間の信
号伝送を差動信号による電流駆動方式で行なうシステム
において、出力される差動電流信号の電流変動量を少な
くしこれによって伝送される信号の振幅を一定化できる
ような差動送信回路を提供することにある。この発明の
前記ならびにそのほかの目的と新規な特徴については、
本明細書の記述および添附図面から明らかになるであろ
う。
An object of the present invention is to reduce the amount of current fluctuation of a differential current signal to be output in a system in which signal transmission between a CMOS and an LSI is performed by a current driving method using a differential signal. An object of the present invention is to provide a differential transmission circuit capable of stabilizing the amplitude. Regarding the above and other objects and novel features of the present invention,
It will be apparent from the description of this specification and the accompanying drawings.

【0006】[0006]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、信号の送信回路をソース共通接
続された一対の差動トランジスタと差動トランジスタの
共通ソース端子に接続された定電流源とからなる差動回
路によって構成すると共に、上記定電流源を並列形態で
接続された一対のトランジスタによって構成し、これら
の定電流用トランジスタのゲート端子に回路の出力電圧
を、直接もしくは増幅回路を介してフィードバックさせ
るようにしたものである。
The outline of a typical invention among the inventions disclosed in the present application is as follows. That is, the signal transmission circuit is constituted by a differential circuit including a pair of differential transistors connected to a common source and a constant current source connected to a common source terminal of the differential transistors, and the constant current sources are connected in parallel. , And the output voltage of the circuit is fed back to the gate terminals of these constant current transistors directly or via an amplifier circuit.

【0007】[0007]

【作用】差動電流駆動方式の信号伝送においては、伝送
線路の受端側に線路の特性インピーダンスに整合された
終端抵抗が接続される。この終端抵抗は通常±1%以下
の高精度の外付け抵抗で構成される。そのため、信号送
出回路の差動出力トランジスタのコンダクタンスのバラ
ツキにより駆動電流が変動すると、送信信号の振幅が変
化する。しかるに上記した手段によれば、信号送出回路
の出力電圧が定電流用トランジスタのゲート端子にフィ
ードバックされているため、差動出力トランジスタのコ
ンダクタンスのバラツキにより駆動電流が大きくなると
定電流源の電流が小さくなるように、また駆動電流が小
さくなると定電流源の電流が大きくなるように負帰還が
かかるため、伝送信号の振幅を一定化させるという上記
目的を達成することができる。また、駆動電流の変動量
が小さい場合にも増幅回路を介してフィードバックさせ
ることによって、より高い安定化を図ることができる。
In the signal transmission of the differential current drive system, a terminating resistor matched to the characteristic impedance of the transmission line is connected to the receiving end of the transmission line. This terminating resistor is usually composed of a highly accurate external resistor of ± 1% or less. Therefore, when the drive current fluctuates due to the variation in the conductance of the differential output transistor of the signal transmission circuit, the amplitude of the transmission signal changes. However, according to the above-described means, since the output voltage of the signal transmission circuit is fed back to the gate terminal of the constant current transistor, the current of the constant current source decreases when the drive current increases due to variation in the conductance of the differential output transistor. As described above, when the driving current decreases, the negative feedback is applied so that the current of the constant current source increases. Therefore, the above-described object of stabilizing the amplitude of the transmission signal can be achieved. Further, even when the fluctuation amount of the drive current is small, the feedback can be performed via the amplifier circuit, whereby higher stability can be achieved.

【0008】[0008]

【実施例】図1には、本発明に係る伝送回路の一実施例
が示されている。この実施例の伝送回路は、プリント基
板上に搭載された2つのCMOS−LSI1,2間をプ
リント配線からなる伝送線路la,lbによって接続し
た構成として示されている。送信側のLSI1内に設け
られた送信回路は、ソース共通接続された一対のN−M
OSFETからなる差動トランジスタQ1,Q2と、こ
の差動トランジスタQ1,Q2の共通ソース端子に接続
された定電流源CCとからなる差動増幅回路によって構
成され、上記差動トランジスタQ1,Q2のドレイン端
子がLSIの信号出力端子Ta,Tbに接続されてい
る。この実施例では、上記定電流源CCが、互いに並列
形態で接続された一対のN−MOSFET Q3,Q4
によって構成され、これらの定電流用トランジスタQ
3,Q4のゲート端子に、回路の出力信号a,bが直接
フィードバックされるように構成されている。また、上
記定電流用トランジスタQ3,Q4のソース端子と接地
点との間には、スイッチ用のMOSFET Q5が接続
され、このMOSFET Q5のゲート端子には送信回
路を活性化する選択信号φsが印加されている。
FIG. 1 shows an embodiment of a transmission circuit according to the present invention. The transmission circuit of this embodiment is shown as a configuration in which two CMOS-LSIs 1 and 2 mounted on a printed circuit board are connected by transmission lines la and lb formed of printed wiring. A transmission circuit provided in the transmission-side LSI 1 includes a pair of NMs connected to a common source.
The differential transistors Q1 and Q2 are composed of OSFETs, and the differential amplifier circuit is composed of a constant current source CC connected to a common source terminal of the differential transistors Q1 and Q2. Terminals are connected to signal output terminals Ta and Tb of the LSI. In this embodiment, the constant current source CC includes a pair of N-MOSFETs Q3, Q4 connected in parallel with each other.
And these constant current transistors Q
The output signals a and b of the circuit are directly fed back to the gate terminals of Q3 and Q4. A switching MOSFET Q5 is connected between the source terminals of the constant current transistors Q3 and Q4 and the ground point, and a selection signal φs for activating a transmission circuit is applied to the gate terminal of the MOSFET Q5. Have been.

【0009】上記出力端子TA,Tbには、伝送線路l
a,lbを介して受信側LSIの入力端子Tc,Tdが
接続されている。また、伝送線路la,lb受端側は終
端抵抗R1,R2およびR3を介して電源電圧端子Vcc
に接続されている。終端抵抗R1,R2およびR3の値
は、伝送線路の特性インピーダンスに整合するように決
定される。なお、AMP1は受信側LSIに設けられた
受信回路としての差動センスアンプである。送信信号
a,bのレベルは上記伝送線路la,lbの抵抗値と受
端側の終端抵抗R1,R2,R3の値および送信回路の
駆動電流とによって決まる。伝送線路la,lbの抵抗
値はプリント基板上の配線の場合、100Ω程度のかな
り低い値になる。この実施例では、受信側のLSIに高
感度のセンスアンプを用いることにより、送信信号の振
幅が300mV程度で済むように駆動電流が決定され、
その電流値が得られるように送信回路の各素子の定数が
設定されている。
The output terminals TA and Tb are connected to a transmission line l.
Input terminals Tc and Td of the receiving side LSI are connected via a and lb. The receiving ends of the transmission lines la and lb are connected to the power supply voltage terminal Vcc via the terminating resistors R1, R2 and R3.
It is connected to the. The values of the terminating resistors R1, R2 and R3 are determined so as to match the characteristic impedance of the transmission line. Note that AMP1 is a differential sense amplifier as a receiving circuit provided in the receiving LSI. The levels of the transmission signals a and b are determined by the resistance values of the transmission lines la and lb, the values of the terminating resistors R1, R2, and R3 on the receiving end and the driving current of the transmission circuit. The resistance values of the transmission lines la and lb are considerably low at about 100Ω in the case of wiring on a printed circuit board. In this embodiment, the drive current is determined by using a high-sensitivity sense amplifier for the LSI on the receiving side so that the amplitude of the transmission signal may be about 300 mV.
The constant of each element of the transmission circuit is set so that the current value can be obtained.

【0010】次に、上記信号伝送回路の動作を図5のタ
イミングチャートを用いて説明する。この実施例では、
送信側のLSI1で送信データinが発生すると、イン
バータINVおよびノンインバータNIVによって相補
信号D’,Dが形成されて、出力回路の差動トランジス
タQ1,Q2のゲート端子に供給される。これととも
に、内部制御回路から供給される選択信号φsがハイレ
ベルに変化されると、送信回路が動作状態になり、図5
(C),(D)に示すような波形の信号a,bが、出力
端子Ta,Tbより伝送線路la,lb上に出力され
る。
Next, the operation of the signal transmission circuit will be described with reference to the timing chart of FIG. In this example,
When transmission data in is generated in the LSI 1 on the transmission side, complementary signals D 'and D are formed by the inverter INV and the non-inverter NIV and supplied to the gate terminals of the differential transistors Q1 and Q2 of the output circuit. At the same time, when the selection signal φs supplied from the internal control circuit is changed to a high level, the transmission circuit enters an operating state, and
Signals a and b having waveforms as shown in (C) and (D) are output from output terminals Ta and Tb onto transmission lines la and lb.

【0011】この実施例では、上記送信信号a,bが送
信回路内の定電流用トランジスタQ3,Q4のゲート端
子にフィードバックされているため、送信信号のレベル
が予定していたレベルよりも高くなると、定電流用トラ
ンジスタQ3,Q4に流される電流が増加して差動トラ
ンジスタQ1,Q2のドレイン電圧が下がり、送信信号
のレベルが下がる。一方、送信信号a,bのレベルが予
定していたレベルよりも低くなると、定電流用トランジ
スタQ3,Q4に流される電流が減少して差動トランジ
スタQ1,Q2のドレイン電圧が上がり、送信信号a,
bのレベルが上がる。このようにして送信回路の入力側
に負帰還がかかることにより、伝送回線の駆動電流が一
定にされ、送信信号a,bの振幅が安定するようにな
る。一方、送信回路内の駆動トランジスタQ1,Q2は
伝送線路la,lbや終端抵抗R1,R2,R3の抵抗
値に比べて高い抵抗値となる。従って、受信信号c,d
は電源電圧Vccに近いレベルを振幅の中心として揺動さ
れる。受信信号c,dが、選択信号φs’によって活性
化された受信側のセンスアンプAMP1に入力される
と、増幅されて図5(F)のような信号OUTが出力さ
れる。
In this embodiment, since the transmission signals a and b are fed back to the gate terminals of the constant current transistors Q3 and Q4 in the transmission circuit, the level of the transmission signal becomes higher than a predetermined level. The current flowing through the constant current transistors Q3 and Q4 increases, the drain voltages of the differential transistors Q1 and Q2 decrease, and the level of the transmission signal decreases. On the other hand, when the levels of the transmission signals a and b become lower than expected levels, the currents flowing through the constant current transistors Q3 and Q4 decrease, and the drain voltages of the differential transistors Q1 and Q2 rise, and the transmission signal a ,
The level of b rises. By applying negative feedback to the input side of the transmission circuit in this manner, the drive current of the transmission line is made constant, and the amplitudes of the transmission signals a and b become stable. On the other hand, the driving transistors Q1 and Q2 in the transmitting circuit have higher resistance values than the transmission lines la and lb and the resistance values of the terminating resistors R1, R2 and R3. Therefore, the received signals c and d
Is swung around a level close to the power supply voltage Vcc as the center of the amplitude. When the reception signals c and d are input to the reception-side sense amplifier AMP1 activated by the selection signal φs', they are amplified and a signal OUT as shown in FIG. 5F is output.

【0012】図2には、本発明の他の実施例が示されて
いる。この実施例は、上記実施例における送信側LSI
1の出力端子Ta,Tbから定電流用トランジスタQ
3,Q4のゲート端子へのフィードバック経路の途中に
増幅器AMP2を挿入したものである。このように構成
することによって、駆動電流の変動量が小さい場合にも
その変動量を増幅してフィードバックさせることができ
るため、送信信号のレベルを一定にすることができる
FIG. 2 shows another embodiment of the present invention. This embodiment is different from the above-described embodiment in that
1 from the output terminals Ta and Tb to the constant current transistor Q
3, in which an amplifier AMP2 is inserted in the middle of the feedback path to the gate terminal of Q4. With this configuration, even when the amount of change in the drive current is small, the amount of change can be amplified and fed back, so that the level of the transmission signal can be kept constant.

【0013】図3には、上記実施例における受信回路A
MP1の一構成例が示されている。この実施例の受信回
路は、MOSFET Q6−Q12からなる差動増幅段
SA1とMOSFET Q13−Q18からなる差動増
幅段SA2が2段接続されてなる。すなわち、前段の差
動増幅段SA1の出力信号が後段の差動増幅段SA2を
構成する差動トランジスタQ16,Q17のゲート端子
に印加され、前段の差動増幅段SA1でレベルシフトを
行なって後段の差動増幅段SA2での増幅率が最大とな
るようなバイアス点にシフトするように構成されてい
る。これによって、電源電圧Vccに近いバイアスレベル
にある入力信号c,dを効率良く増幅することができ
る。また、前段の差動増幅段SA1でレベルシフトを行
なうようにしているため、伝送線路終端のプルアップ電
圧Vccとして受信側LSIの電源電圧と同じ電源電圧を
用いることができる。特に制限されないが、前段の差動
増幅段SA1ではレベルシフトとともに増幅も行なうよ
うに各素子の定数を設定するのが良い。
FIG. 3 shows a receiving circuit A in the above embodiment.
One configuration example of MP1 is shown. The receiving circuit of this embodiment includes two stages of a differential amplifier stage SA1 composed of MOSFETs Q6-Q12 and a differential amplifier stage SA2 composed of MOSFETs Q13-Q18. That is, the output signal of the preceding differential amplifier stage SA1 is applied to the gate terminals of the differential transistors Q16 and Q17 constituting the subsequent differential amplifier stage SA2, and the preceding differential amplifier stage SA1 performs a level shift to perform the subsequent stage. Of the differential amplifier stage SA2. Thus, the input signals c and d at the bias level close to the power supply voltage Vcc can be efficiently amplified. In addition, since the level shift is performed in the preceding differential amplifier stage SA1, the same power supply voltage as the power supply voltage of the receiving-side LSI can be used as the pull-up voltage Vcc at the end of the transmission line. Although not particularly limited, it is preferable to set the constant of each element in the preceding differential amplifier stage SA1 so as to perform amplification along with level shift.

【0014】なお、図3の受信回路においても、前段の
差動増幅段SA1の定電流源を並列形態のMOSFET
Q10とQ11とで構成し、そのゲート端子に差動M
OSFET Q8,Q9のドレイン電圧を印加させるこ
とで、出力電圧のバラツキを防止するようにされてい
る。また、差動増幅段SA1および差動増幅段SA2に
は、スイッチMOSFET Q12,Q18をそれぞれ
設けて選択信号φs’によって活性化させるようになっ
ている。さらに、後段の差動増幅段SA2の負荷MOS
FET Q14と並列にスイッチMOSFET Q15
を接続して、上記選択信号φs’によって非選択時にオ
ンさせることにより出力電圧OUTをハイレベルに固定
できるようにしてある。
In the receiving circuit shown in FIG. 3, the constant current source of the preceding differential amplifier stage SA1 is connected to a parallel type MOSFET.
Q10 and Q11, and a differential M
By applying the drain voltages of the OSFETs Q8 and Q9, variations in output voltage are prevented. The differential amplifier stages SA1 and SA2 are provided with switch MOSFETs Q12 and Q18, respectively, and are activated by a selection signal φs'. Further, the load MOS of the subsequent differential amplifier stage SA2
Switch MOSFET Q15 in parallel with FET Q14
And the output voltage OUT can be fixed at a high level by turning on when not selected by the selection signal φs ′.

【0015】図4には、図2に示されている実施例にお
けるフィードバック経路上の増幅器AMP2の回路例が
示されている。この増幅器AMP2の構成は、図3に示
されている受信回路AMP1内の前段の差動増幅器SA
1と同一であり、レベルシフトを行ないつつ信号を増幅
して出力できるように構成されている。
FIG. 4 shows a circuit example of the amplifier AMP2 on the feedback path in the embodiment shown in FIG. The configuration of the amplifier AMP2 is the same as that of the preceding-stage differential amplifier SA in the receiving circuit AMP1 shown in FIG.
1, which is configured to amplify and output a signal while performing a level shift.

【0016】以上説明したように、上記実施例は、信号
の送信回路をソース共通接続された一対の差動トランジ
スタと差動トランジスタの共通ソース端子に接続された
定電流源とからなる差動回路によって構成すると共に、
上記定電流源を並列形態で接続された一対のトランジス
タによって構成し、これらの定電流用トランジスタのゲ
ート端子に回路の出力電圧を、直接もしくは増幅回路を
介してフィードバックさせるようにしたので、信号送出
回路の差動出力トランジスタのコンダクタンスのバラツ
キにより駆動電流が大きくなると定電流源の電流が小さ
くなるように、また差動出力トランジスタのコンダクタ
ンスのバラツキにより駆動電流が小さくなると定電流源
の電流が大きくなるように負帰還がかかるため、伝送信
号の振幅が一定化される。また、送信信号の振幅が小さ
いため、消費電力が低く押さえることができるので、信
号端子数の多いLSI間を高速結合させたい場合にも使
用することができるという効果がある。
As described above, in the above-described embodiment, the signal transmission circuit includes a pair of differential transistors connected to a common source and a constant current source connected to a common source terminal of the differential transistors. And with
The constant current source is constituted by a pair of transistors connected in parallel, and the output voltage of the circuit is fed back to the gate terminals of these constant current transistors directly or through an amplifier circuit, so that signal transmission is performed. As the drive current increases due to the variation in the conductance of the differential output transistor of the circuit, the current of the constant current source decreases, and when the drive current decreases due to the variation in the conductance of the differential output transistor, the current of the constant current source increases. Since the negative feedback is applied as described above, the amplitude of the transmission signal is made constant. Further, since the amplitude of the transmission signal is small, the power consumption can be kept low. Therefore, it is possible to use the present invention even when it is desired to perform high-speed coupling between LSIs having a large number of signal terminals.

【0017】また、上記実施例では、送信回路および受
信回路にスイッチMOSFETをそれぞれ設けて選択信
号φs,φs’によって活性化させるようにしているた
め、複数のLSIの送信回路と受信回路を一本の伝送線
路に接続してバス方式で信号を伝送するように構成する
ことができる。
Further, in the above embodiment, the switch MOSFETs are provided in the transmission circuit and the reception circuit, respectively, and activated by the selection signals φs and φs ′. To transmit signals in a bus system by connecting to a transmission line.

【0018】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、上
記実施例では、送信回路および受信回路がCMOS回路
で構成されている場合について説明したが、NMOS回
路で構成することも可能である。
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the gist of the invention. Needless to say. For example, in the above embodiment, the case where the transmitting circuit and the receiving circuit are configured by CMOS circuits has been described, but they may be configured by NMOS circuits.

【0019】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるプリン
ト基板上におけるLSI間の信号伝送に適用した場合に
ついて説明したが、この発明はそれに限定されるもので
なく、ツイステッドペア線によるLSI間の信号伝送に
利用することができる。
In the above description, the case where the invention made by the inventor is mainly applied to signal transmission between LSIs on a printed circuit board, which is the background of the application, has been described, but the invention is not limited to this. Instead, it can be used for signal transmission between LSIs using twisted pair lines.

【0020】[0020]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、CMOS−LSI間の信号
伝送を差動信号による電流駆動方式で行なうシステムに
おいて、出力される差動電流信号の電流変動量を少なく
し、これによって伝送される信号の振幅を一定化するこ
とができる。
The effects obtained by typical ones of the inventions disclosed in the present application will be briefly described as follows. That is, in a system in which signal transmission between a CMOS and an LSI is performed by a current driving method using a differential signal, the amount of current fluctuation of the differential current signal to be output is reduced, and thereby the amplitude of the transmitted signal is made constant. Can be.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る半導体集積回路を用いた信号伝送
回路の一実施例を示す回路図である。
FIG. 1 is a circuit diagram showing one embodiment of a signal transmission circuit using a semiconductor integrated circuit according to the present invention.

【図2】信号伝送回路の他の実施例を示す回路図であ
る。
FIG. 2 is a circuit diagram showing another embodiment of the signal transmission circuit.

【図3】受信回路の具体的構成例を示す回路図である。FIG. 3 is a circuit diagram illustrating a specific configuration example of a receiving circuit.

【図4】フィードバック経路上の増幅回路の具体的構成
例を示す回路図である。
FIG. 4 is a circuit diagram showing a specific configuration example of an amplifier circuit on a feedback path.

【図5】信号伝送回路の動作タイミングを示すタイムチ
ャートである。
FIG. 5 is a time chart showing operation timing of the signal transmission circuit.

【図6】従来の電流駆動方式の信号送信回路の一例を示
す回路図である。
FIG. 6 is a circuit diagram showing an example of a conventional current drive type signal transmission circuit.

【符号の説明】[Explanation of symbols]

1 送信側LSI 2 受信側LSI la,lb 伝送線路 R1,R2,R3 終端抵抗 AMP1 受信回路 Q1,Q2 差動トランジスタ Q3,Q4 定電流用トランジスタ DESCRIPTION OF SYMBOLS 1 Sending side LSI 2 Receiving side LSI la, lb Transmission line R1, R2, R3 Termination resistance AMP1 Receiving circuit Q1, Q2 Differential transistor Q3, Q4 Constant current transistor

───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 陽一 東京都小平市上水本町5丁目20番1号 日立超エル・エス・アイ・エンジニアリ ング株式会社内 (56)参考文献 特開 昭62−47897(JP,A) 特開 平2−177724(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04B 3/00 - 3/44 H04B 3/50 - 3/60 H03K 19/00 ──────────────────────────────────────────────────の Continuing from the front page (72) Inventor Yoichi Sato 5-20-1, Josuihoncho, Kodaira-shi, Tokyo Inside Hitachi Ultra-SII Engineering Co., Ltd. (56) References JP 62 -47897 (JP, A) JP-A-2-177724 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H04B 3/00-3/44 H04B 3/50-3/60 H03K 19/00

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 一対の出力端子より外部へ差動電流で信
号を出力する出力回路を備えた半導体集積回路であっ
て、 上記出力回路は、 各々ドレインが前記一対の出力端子に接続されるととも
に互いのソースが共通接続された一対の差動トランジス
タと、 互いのソースとドレインがそれぞれ共通接続され、上記
差動トランジスタの共通ソースに共通ドレインが接続さ
れた一対の並列形態の定電流トランジスタとを含んでな
り、 上記一対の差動トランジスタのドレイン電圧がそれぞれ
上記一対の定電流トランジスタの制御端子にフィードバ
ックされている ことを特徴とする半導体集積回路。
1. A differential current is transmitted to the outside from a pair of output terminals.
A semiconductor integrated circuit having an output circuit for outputting a signal.
In the output circuit, each of the drains is connected to the pair of output terminals.
Pair of differential transistors with their sources connected together
And the source and drain of each other are connected in common.
A common drain is connected to the common source of the differential transistor.
And a pair of parallel type constant current transistors.
Ri, the drain voltage of the pair of differential transistors, respectively
The feedback terminals are connected to the control terminals of the pair of constant current transistors.
A semiconductor integrated circuit characterized by being locked .
【請求項2】 上記一対の定電流トランジスタの制御端
子への上記ドレイン電圧のフィードバックが、増幅回路
を介して行なわれるように構成されていることを特徴と
する請求項1記載の半導体集積回路。
2. The semiconductor integrated circuit according to claim 1, wherein the feedback of the drain voltage to the control terminals of the pair of constant current transistors is performed via an amplifier circuit.
【請求項3】 上記一対の定電流トランジスタと直列に
スイッチ手段が接続されていることを特徴とする請求項
1または2記載の半導体集積回路。
3. The semiconductor integrated circuit according to claim 1, wherein switch means is connected in series with said pair of constant current transistors.
JP04284791A 1991-02-14 1991-02-14 Semiconductor integrated circuit Expired - Fee Related JP3217079B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04284791A JP3217079B2 (en) 1991-02-14 1991-02-14 Semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04284791A JP3217079B2 (en) 1991-02-14 1991-02-14 Semiconductor integrated circuit

Publications (2)

Publication Number Publication Date
JPH04260225A JPH04260225A (en) 1992-09-16
JP3217079B2 true JP3217079B2 (en) 2001-10-09

Family

ID=12647398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04284791A Expired - Fee Related JP3217079B2 (en) 1991-02-14 1991-02-14 Semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JP3217079B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5220211A (en) * 1991-10-28 1993-06-15 International Business Machines Corporation High speed bus transceiver with fault tolerant design for hot pluggable applications
US6615027B1 (en) 2000-01-21 2003-09-02 Qualcomm Incorporated Method and circuit for providing interface signals between integrated circuits
JP4586269B2 (en) * 2000-12-26 2010-11-24 日本電気株式会社 Output circuit
JP4518321B2 (en) * 2004-05-28 2010-08-04 ルネサスエレクトロニクス株式会社 Data transmission apparatus and reception apparatus
US7697600B2 (en) * 2005-07-14 2010-04-13 Altera Corporation Programmable receiver equalization circuitry and methods
JP5979813B2 (en) * 2010-10-28 2016-08-31 ザインエレクトロニクス株式会社 Transmission device and transmission / reception system

Also Published As

Publication number Publication date
JPH04260225A (en) 1992-09-16

Similar Documents

Publication Publication Date Title
US6294932B1 (en) Input circuit, output circuit, input-output circuit and method of processing input signals
US7215143B1 (en) Input buffer for multiple differential I/O standards
US6087853A (en) Controlled output impedance buffer using CMOS technology
JP4766769B2 (en) Semiconductor integrated circuit
US6005438A (en) Output high voltage clamped circuit for low voltage differential swing applications in the case of overload
US5235222A (en) Output circuit and interface system comprising the same
US6611157B2 (en) Differential signal output circuit
JP3723317B2 (en) Drive circuit and bias generation circuit used for signal transmission
US5977819A (en) CMOS gigabit serial link differential transmitter and receiver
JPH08509332A (en) High speed differential line driver
US20040246613A1 (en) Voltage mode current-assisted pre-emphasis driver
US9130793B2 (en) Constant delay zero standby differential logic receiver and method
US7176709B2 (en) Receiving device
TW521494B (en) Process compensated integrated circuitry
CN100566169C (en) Differential cascode current mode driver
JP3433707B2 (en) Differential input circuit
KR100390386B1 (en) Universal receiver
US6617925B2 (en) Method and apparatus for gain compensation and control in low voltage differential signaling applications
US6653892B2 (en) Squelch circuit to create a squelch waveform for USB 2.0
JP4237402B2 (en) Output buffer for symmetric transmission line drive
US20010011911A1 (en) Input buffer circuit for semiconductor device
JP3217079B2 (en) Semiconductor integrated circuit
TW200525885A (en) Current transfer logic
US6452422B1 (en) Interface circuit and operating method thereof
US6218884B1 (en) Cancellation of Ron resistance for switching transistor in LVDS driver output

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010717

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070803

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080803

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080803

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090803

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees