JP3214473B2 - VP switching method - Google Patents

VP switching method

Info

Publication number
JP3214473B2
JP3214473B2 JP35520798A JP35520798A JP3214473B2 JP 3214473 B2 JP3214473 B2 JP 3214473B2 JP 35520798 A JP35520798 A JP 35520798A JP 35520798 A JP35520798 A JP 35520798A JP 3214473 B2 JP3214473 B2 JP 3214473B2
Authority
JP
Japan
Prior art keywords
cell
vpi
switching
cells
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35520798A
Other languages
Japanese (ja)
Other versions
JP2000183899A (en
Inventor
浩一 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP35520798A priority Critical patent/JP3214473B2/en
Publication of JP2000183899A publication Critical patent/JP2000183899A/en
Application granted granted Critical
Publication of JP3214473B2 publication Critical patent/JP3214473B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ATM通信におい
て二重化されたVPペアのスイッチングを行うVP切替
方式に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a VP switching system for switching a duplicated VP pair in ATM communication.

【0002】[0002]

【従来の技術】ATM通信では通信の信頼性を向上する
ために、伝送路あるいはVP(Virtual Path)は運用系
と予備系からなる二重化構成とされて、高速に切り替え
る処理が行われている。VPは情報転送単位であるセル
のヘッダ領域中に付与されたVPI(Virtual Path Ide
ntifier)により識別されており、VPIが異なる複数
のVPからVPペアを選択することによってVP単位で
の冗長構成(二重化構成)を設けている。従来、ATM
伝送装置におけるVP切替方式では、VPの切り替えを
行うスイッチ(ATMスイッチ)が参照する経路情報を
更新することによって、セル単位での切り替えを実現し
ていた。図7は、従来技術によるVP切替方式の一例が
適用されるATM伝送装置の要部を示すブロック構成図
である。図7に示すように、ATM伝送装置10は、V
Pペアの設定される第一上流側インタフェ−ス部1およ
び第二上流側インタフェ−ス部2と、下流側インタフェ
−ス部3と、VPの切り替えを行うスイッチ4とから構
成されている。
2. Description of the Related Art In ATM communication, in order to improve communication reliability, a transmission line or a VP (Virtual Path) has a duplex configuration including an active system and a standby system, and a process of switching at high speed is performed. VP is a VPI (Virtual Path Ide) given in a header area of a cell which is an information transfer unit.
ntifier), and a redundant configuration (duplex configuration) is provided for each VP by selecting a VP pair from a plurality of VPs having different VPIs. Conventionally, ATM
In the VP switching method in the transmission device, switching on a cell-by-cell basis has been realized by updating path information referred to by a switch (ATM switch) that switches VPs. FIG. 7 is a block diagram showing a main part of an ATM transmission apparatus to which an example of a conventional VP switching method is applied. As shown in FIG. 7, the ATM transmission device 10
It comprises a first upstream interface unit 1 and a second upstream interface unit 2 in which P pairs are set, a downstream interface unit 3, and a switch 4 for switching VP.

【0003】第一上流側インタフェ−ス部1への入力信
号11および第二上流側インタフェ−ス部2への入力信
号21は、各インタフェース部1,2で終端されてスイ
ッチ4に接続される。第一上流側インタフェ−ス部1か
らの出力信号12および第二上流側インタフェ−ス部2
からの出力信号22のそれぞれは、スイッチ4から出力
される。また、下流側インタフェ−ス部3の入力信号3
1は、下流側インタフェ−ス部3で終端されてスイッチ
4に接続されており、出力信号32はスイッチ4から出
力される。なお、各入力信号11,21,31にはVP
Iの異なる複数のセルが収容されている。ここで、第一
上流側インタフェ−ス部1におけるVPI=A0のVP
と、第二上流側インタフェ−ス部2におけるVPI=A
1のVPとがVPペアに設定されており、下流側インタ
フェ−ス部3におけるVPI=B0のVPは、VPペア
の終端側されて接続されている。なお、以下において
は、例えばVPI=A0のVPは、単にVPI=A0と
記述する。
An input signal 11 to the first upstream interface unit 1 and an input signal 21 to the second upstream interface unit 2 are terminated at each of the interface units 1 and 2 and connected to the switch 4. . Output signal 12 from first upstream interface 1 and second upstream interface 2
Are output from the switch 4. Also, the input signal 3 of the downstream interface 3
1 is terminated at the downstream interface unit 3 and connected to the switch 4, and the output signal 32 is output from the switch 4. Note that VP is applied to each of the input signals 11, 21, 31.
A plurality of cells having different I are accommodated. Here, VP of API = A0 in the first upstream interface unit 1
And VPI = A in the second upstream interface unit 2
The VP of No. 1 is set as a VP pair, and the VP of VPI = B0 in the downstream interface unit 3 is connected to the end of the VP pair. In the following, for example, a VP of VPI = A0 is simply described as VPI = A0.

【0004】スイッチ4は経路情報を参照して、下流側
インタフェ−ス部3におけるVPI=B0に対して、第
一上流側インタフェ−ス部1におけるVPI=A0また
は第二上流側インタフェ−ス部2におけるVPI=A1
のどちらか一方を運用系として経路設定する。例えば、
図7において実線で示すように、第一上流側インタフェ
−ス部1におけるVPI=A0が運用系とされている場
合には、下流側インタフェ−ス部3におけるVPI=B
0が接続されている。ここで、スイッチ4が参照する経
路情報は、例えば図8に示す経路表4Aのように記述さ
れており、VPI=A0からVPI=B0へ、およびV
PI=B0からVPI=A0へと経路設定され、VPI
=A1は経路設定がされないままとされる。一方、図7
において点線で示すように、第二上流側インタフェ−ス
部2におけるVPI=A1が運用系とされている場合に
は、例えば経路情報は図8に示す経路表4Aから図9に
示す経路表4Bのように書き替えられており、VPI=
A1からVPI=B0へ、およびVPI=B0からVP
I=A1へと経路設定され、VPI=A0は経路設定が
されないままとされる。
[0004] The switch 4 refers to the route information and, for VPI = B0 in the downstream interface section 3, VPI = A0 in the first upstream interface section 1 or VPI = A0 in the second upstream interface section. VPI at 2 = A1
Is set as the active system. For example,
As shown by the solid line in FIG. 7, when VPI = A0 in the first upstream interface unit 1 is set as the active system, VPI = B in the downstream interface unit 3 is used.
0 is connected. Here, the path information referred to by the switch 4 is described, for example, in a path table 4A shown in FIG. 8, and is changed from VPI = A0 to VPI = B0 and VPI = B0.
A route is set from PI = B0 to VPI = A0,
= A1 indicates that no route is set. On the other hand, FIG.
In the case where VPI = A1 in the second upstream interface unit 2 is set as the active system as shown by the dotted line in FIG. 7, for example, the route information is changed from the route table 4A shown in FIG. 8 to the route table 4B shown in FIG. VPI =
From A1 to VPI = B0 and from VPI = B0 to VP
The path is routed to I = A1, and VPI = A0 is left unrouted.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記の
ようなVP切替方式では、VPの切替制御を行うための
動作として経路情報を更新する必要があり、例えばAT
M通信網内の膨大な量の経路情報を書き替える際には、
更新制御の時間が長くなって通信が切断される恐れがあ
る。本発明は上記事情に鑑みてなされたもので、経路情
報を書き替えることなく、VPIに基づく取捨選択処理
によってVPの切替制御を行うことが可能なVP切替方
式を提供することを目的とする。
However, in the VP switching method as described above, it is necessary to update the route information as an operation for performing VP switching control.
When rewriting a huge amount of route information in the M communication network,
There is a possibility that the time of the update control becomes longer and the communication is disconnected. The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a VP switching method capable of performing VP switching control by selection processing based on VPI without rewriting path information.

【0006】[0006]

【課題を解決するための手段】上記課題を解決して係る
目的を達成するために、請求項1に記載の本発明のVP
切替方式は、ATMスイッチを介して上流側に二重化さ
れてなるVPペアが設定されており、経路情報に基づい
て下流側のVPが上流側のVPペアのどちらか一方に経
路設定されるVP切替方式において、前記VP切替方式
は、前記ATMスイッチに入力される上り方向信号か
ら、VPIに基づいてVP切替の対象セルを抽出する手
段と、前記対象セルを複製して二つの同一セルを作成す
る手段と、前記二つの同一セルの同一VPIを互いに異
なるVPIに変換することによって二つの異なるセルを
作成する手段と、前記互いに異なるVPIの一方を運用
系に、他方を予備系に指定する系情報によって、前記二
つの異なるセルのどちらか一方を運用系として選択して
ATMスイッチに出力する手段と、固定された経路情報
に基づいて前記二つの異なるセルの一方を前記VPペア
の一方に経路設定し、前記二つの異なるセルの他方を前
記VPペアの他方に経路設定する前記ATMスイッチと
を備えており、前記経路情報を変更することなしに、前
記VPIに基づく取捨選択処理によりVPを切り替える
ことを特徴としている。
In order to solve the above-mentioned problems and achieve the above object, a VP according to the present invention according to claim 1 is provided.
In the switching method, a VP pair that is duplexed upstream is set via an ATM switch, and a VP switch in which a downstream VP is routed to one of the upstream VP pairs based on route information. In the VP switching system, the VP switching system extracts a target cell for VP switching based on a VPI from an upstream signal input to the ATM switch, and creates two identical cells by duplicating the target cell. Means, means for creating two different cells by converting the same VPI of the two same cells to different VPIs, and system information for designating one of the different VPIs as an active system and the other as a standby system by, and outputting the ATM switch to select either one of said two different cell as the active system, a fixed route information
One of the two different cells based on the VP pair
Route one of the two different cells to the other
The ATM switch for routing to the other side of the VP pair;
Without changing the route information,
Switching VP by selection processing based on VPI
It is characterized by:

【0007】上記のようなVP切替方式では、VPを切
り替える際に、例えばATMスイッチが参照する経路表
等の経路情報を書き替える必要が無く、VP切替の制御
をVPIに基づく取捨選択処理のみで実現しているた
め、VP切替の処理時間を短縮することができ、ATM
通信の信頼性を向上することが可能である。
In the VP switching method as described above, when switching VPs, it is not necessary to rewrite route information such as a routing table referred to by an ATM switch, and control of VP switching is performed only by selection processing based on VPI. As a result, the processing time for VP switching can be reduced,
It is possible to improve communication reliability.

【0008】さらに、請求項2に記載のVP切替方式
は、前記VP切替方式は、前記ATMスイッチから出力
される下り方向信号から、VPIに基づいてVPペアに
対応する二つのセルを抽出する手段と、前記系情報によ
って、前記二つのセルのどちらか一方を運用系として選
択する手段と、この選択されたセルのVPIを前記同一
VPIに変換する手段とを備えていることを特徴として
いる。
Further, in the VP switching system according to the present invention, the VP switching system extracts two cells corresponding to a VP pair from a downlink signal output from the ATM switch based on a VPI. And means for selecting one of the two cells as the active system based on the system information, and means for converting the VPI of the selected cell to the same VPI.

【0009】上記のようなVP切替方式では、VPペア
に対応して書き替えられたVPIが、下流側のVPに対
応するように書き戻されるため、例えば上り方向信号の
送信と、下り方向信号の受信とが同一の端末装置等で処
理される場合には、それぞれの信号に収容される各セル
の対応関係を単純化することができる。
In the VP switching method as described above, the VPI rewritten corresponding to the VP pair is rewritten so as to correspond to the VP on the downstream side. In the case where the reception is performed by the same terminal device or the like, it is possible to simplify the correspondence between the cells accommodated in the respective signals.

【0010】[0010]

【発明の実施の形態】以下、本発明のVP切替方式の実
施形態について添付図面を参照しながら説明する。な
お、上述した従来技術と同一部分には同じ符号を配して
説明を省略または簡略する。図1は本発明の一実施形態
に係わるVP切替方式が適用されるATM伝送装置の要
部を示すブロック構成図であり、図2は2重化VP―0
系セルヘッダ変換回路が参照する変換表を示す図であ
り、図3は2重化VP―1系セルヘッダ変換回路が参照
する変換表を示す図であり、図4はスイッチが参照する
経路表を示す図であり、図5は2重化VPセルヘッダ変
換回路が参照する変換表を示す図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an embodiment of a VP switching system according to the present invention will be described with reference to the accompanying drawings. Note that the same reference numerals are assigned to the same parts as those of the above-described conventional technology, and the description is omitted or simplified. FIG. 1 is a block diagram showing a main part of an ATM transmission device to which a VP switching system according to an embodiment of the present invention is applied, and FIG. 2 is a diagram showing a duplex VP-0.
FIG. 3 is a diagram illustrating a conversion table referred to by a system cell header conversion circuit, FIG. 3 is a diagram illustrating a conversion table referred to by a duplicated VP-1 system cell header conversion circuit, and FIG. 4 is a routing table referred to by a switch; FIG. 5 is a diagram showing a conversion table referred to by the duplicated VP cell header conversion circuit.

【0011】図1に示すように、下流側インタフェ−ス
部3は、第一2重化VPセル抽出回路101と、セルコ
ピ−部102と、2重化VP―0系セルヘッダ変換回路
103と、2重化VP―1系セルヘッダ変換回路104
と、第一セレクタ部105と、第二2重化VPセル抽出
回路201と、0/1系セル区分回路202と、第2セ
レクタ部203と、2重化VPセルヘッダ変換回路20
4とから構成されている。第一2重化VPセル抽出回路
101は、入力信号31に収容されているセルのうち、
VP切替の対象セルをセルコピ−部102に出力し、他
のセルはスイッチ4に出力する。セルコピ−部102は
VP切替の対象セルをコピ−して、2重化VP―0系セ
ルヘッダ変換回路103および2重化VP―1系セルヘ
ッダ変換回路104に同報で出力する。2重化VP―0
系セルヘッダ変換回路103および2重化VP―1系セ
ルヘッダ変換回路104のそれぞれは、VP切替の対象
セルの例えばヘッダ領域にVP−0系またはVP−1系
の区別をするための情報を付加してヘッダの変換を行
う。第一セレクタ部105は、VP−0系またはVP−
1系のどちらか一方を運用系として選択する旨の系情報
を、例えばATM網のNMC(Network ManagementCent
er:網管理装置)から受信し、この系情報に基づいて、
VP−0系およびVP−1系にヘッダ変換されたセルか
ら運用系に対応するセルを選択してスイッチ4に出力す
る。
As shown in FIG. 1, the downstream interface unit 3 includes a first duplicated VP cell extraction circuit 101, a cell copy unit 102, a duplicated VP-0 cell header conversion circuit 103, Dual VP-1 cell header conversion circuit 104
, A first selector unit 105, a second duplicated VP cell extraction circuit 201, a 0/1 cell division circuit 202, a second selector unit 203, and a duplicated VP cell header conversion circuit 20
And 4. The first duplicated VP cell extraction circuit 101 includes, among the cells accommodated in the input signal 31,
The target cell for VP switching is output to the cell copy unit 102, and the other cells are output to the switch 4. The cell copy unit 102 copies the target cell for VP switching, and outputs it to the duplicated VP-0 cell header conversion circuit 103 and the duplicated VP-1 cell header conversion circuit 104 by broadcast. Duplex VP-0
Each of the system cell header conversion circuit 103 and the duplex VP-1 system cell header conversion circuit 104 adds information for distinguishing the VP-0 system or the VP-1 system to, for example, a header area of a VP switching target cell. To convert the header. The first selector unit 105 is a VP-0 system or a VP-
For example, NMC (Network Management Center) of the ATM network
er: network management device), and based on this system information,
A cell corresponding to the active system is selected from the cells whose headers have been converted into the VP-0 system and the VP-1 system, and output to the switch 4.

【0012】第二2重化VPセル抽出回路201は、ス
イッチ4から受信した信号に収容されているセルからV
P切替の対象セルを選択して0/1系区分回路202に
出力し、他のセルを出力信号32として出力する。0/
1系セル区分回路202は、VP切替の対象セルをVP
−0系またはVP−1系に区分して出力する。第二セレ
クタ部203は、系情報に基づいてVP−0系またはV
P−1系のどちらか一方のセルを運用系として選択して
2重化VPセルヘッダ変換回路204に出力する。2重
化VPセルヘッダ変換回路204は、第二セレクタ部2
03で選択されて出力信号32に収容されるセルのヘッ
ダを変換する。
The second duplicated VP cell extracting circuit 201 extracts V from the cell contained in the signal received from the switch 4.
A target cell for P switching is selected and output to the 0/1 system dividing circuit 202, and the other cells are output as output signals 32. 0 /
The 1-system cell sorting circuit 202 sets the target cell for VP switching to VP
The output is divided into -0 system and VP-1 system. The second selector 203 determines whether the VP-0 system or the V
One of the cells of the P-1 system is selected as the active system and output to the duplicated VP cell header conversion circuit 204. The duplicated VP cell header conversion circuit 204 includes a second selector unit 2
The header of the cell selected at 03 and contained in the output signal 32 is converted.

【0013】本実施の形態に係わるVP切替方式が適用
されるATM伝送装置は上述の構成を備えており、次
に、ATM伝送装置におけるVP切替方式の動作につい
て図1から図5を参照しながら説明する。予め、第一上
流側インタフェ−ス部1のVPI=A0と下流側インタ
フェ−ス部3のVPI=B0が双方向でクロスコネクト
されている状態で、例えばNMCによって第一上流側イ
ンタフェ−ス部1のVPI=A0と第二上流側インタフ
ェ−ス部2のVPI=A1がVPペアに設定される。先
ず、第一2重化VPセル抽出回路101は、VP切替の
対象セルをVPI=B0のセルに設定しており、上り方
向信号とされる入力信号31に収容されているセルか
ら、VPI=B0のセルを抽出してセルコピ−部102
に出力する。また、VPI=B0以外のセルはそのまま
スイッチ4に出力する。セルコピ−部102は受信した
セルと同じセルを1つだけコピ−して、2重化VP―0
系セルヘッダ変換回路103および2重化VP―1系セ
ルヘッダ変換回路104に向けて、同じセルを同報で出
力する。
The ATM transmission apparatus to which the VP switching system according to the present embodiment is applied has the above-described configuration. Next, the operation of the VP switching system in the ATM transmission apparatus will be described with reference to FIGS. explain. In a state where VPI = A0 of the first upstream interface unit 1 and VPI = B0 of the downstream interface unit 3 are bidirectionally cross-connected in advance, for example, the first upstream interface unit is controlled by the NMC. 1 and VPI = A1 of the second upstream interface unit 2 are set in the VP pair. First, the first duplicated VP cell extraction circuit 101 sets the target cell of the VP switching to the cell of VPI = B0, and, from the cell accommodated in the input signal 31 which is the uplink signal, VPI = The cell B0 is extracted and the cell copy unit 102 is extracted.
Output to Cells other than VPI = B0 are output to the switch 4 as they are. The cell copy unit 102 copies only the same cell as the received cell and duplicates the duplicated VP-0.
The same cell is output to the system cell header conversion circuit 103 and the duplicated VP-1 system cell header conversion circuit 104 by broadcasting.

【0014】2重化VP−0系セルヘッダ変換回路10
3は例えばセルのヘッダ領域を書き替えることによっ
て、図2に示す変換表5Aのように、VPI=B0のセ
ルをVP−0系すなわちVPI=B0−0のセルに変換
して、第一セレクタ部105に出力する。同様に、2重
化VP−1系セルヘッダ変換回路104は、図3に示す
変換表5Bのように、VPI=B0のセルをVP−1系
すなわちVPI=B0−1のセルに変換して、第一セレ
クタ部105に出力する。第一セレクタ105は、NM
Cから受信した系情報からVP−0系またはVP−1系
の何れを運用系とするかの判断を行い、VPI=B0−
0のセルおよびVPI=B0−1のセルから運用系に対
応するセルを選択してスイッチ4に出力する。スイッチ
4では、予め図4に示す経路表4Cのように、経路情報
が設定されており、VPI=B0−0のセルはVPI=
A0のセルに、VPI=B0−1のセルはVPI=A1
のセルに、VPI=A0のセルはVPI=B0−0のセ
ルに、VPI=A1のセルはVPI=B0−1のセルに
それぞれ変換される。すなわち、第一セレクタ部105
から受信したセルがVPI=B0−0の場合はVPI=
A0に、VPI=B0−1の場合はVPI=A1に変換
される。
Double VP-0 cell header conversion circuit 10
3 converts a cell of VPI = B0 into a VP-0 system, that is, a cell of VPI = B0-0 as shown in a conversion table 5A shown in FIG. Output to the unit 105. Similarly, the duplicated VP-1 cell header conversion circuit 104 converts a cell of VPI = B0 into a VP-1 cell, that is, a cell of VPI = B0-1, as shown in a conversion table 5B shown in FIG. Output to the first selector unit 105. The first selector 105 selects NM
From the system information received from C, it is determined which of the VP-0 system and the VP-1 system is the active system, and VPI = B0-
A cell corresponding to the active system is selected from the cell of 0 and the cell of VPI = B0-1 and output to the switch 4. In the switch 4, path information is set in advance as shown in a path table 4C shown in FIG. 4, and cells with VPI = B0-0 have VPI =
In the cell of A0, the cell of VPI = B0-1 is VPI = A1.
, The cell with VPI = A0 is converted into the cell with VPI = B0-0, and the cell with VPI = A1 is converted into the cell with VPI = B0-1. That is, the first selector unit 105
If the cell received from is VPI = B0-0, VPI =
API is converted to VPI = A1 when VPI = B0-1.

【0015】一方、下り方向信号とされる入力信号11
および入力信号21がスイッチ4に受信されると、経路
情報に基づいてVPI=A0のセルはVPI=B0−0
に、VPI=A1のセルはVPI=B0−1に経路設定
されて下流側インタフェ−ス部3に出力される。下流側
インタフェ−ス部3の第二2重化VPセル抽出回路20
1は、VP切替の対象セルをVPI=B0−0のセルお
よびVPI=B0−1のセルに設定しており、スイッチ
4から受信したセルがVPI=B0−0のセルまたはV
PI=B0−1のセルであれば0/1系セル区分回路2
02に出力し、これら以外のセルであればそのまま出力
信号32として出力する。0/1系セル区分回路202
は、第二2重化VPセル抽出回路201から受信したセ
ルを、VP−0系すなわちVPI=B0−0のセルと、
VP−1系すなわちVPI=B0−1のセルとに区分し
て第二セレクタ部203に出力する。第二セレクタ部2
03は、系情報に基づいてVPI=B0−0のセルおよ
びVPI=B0−1のセルから運用系に対応するセルを
選択して2重化VPセルヘッダ変換回路204に出力す
る。2重化VPセルヘッダ変換回路204では、図5に
示す変換表5Cのように、VPI=B0−0およびVP
I=B0−1のセルをVPI=B0に変換して、出力信
号32に出力する。
On the other hand, the input signal 11 which is a down direction signal
And when the input signal 21 is received by the switch 4, the cell of VPI = A0 is set to VPI = B0−0 based on the path information.
Then, the cell of VPI = A1 is routed to VPI = B0-1 and output to the downstream interface unit 3. The second duplicated VP cell extraction circuit 20 of the downstream interface unit 3
No. 1 sets the target cell for VP switching to the cell of VPI = B0-0 and the cell of VPI = B0-1, and the cell received from the switch 4 is the cell of VPI = B0-0 or V
If the cell is PI = B0-1, the 0 / 1-system cell division circuit 2
02, and outputs the output signal 32 as it is for cells other than these cells. 0/1 system cell division circuit 202
Represents a cell received from the second duplicated VP cell extraction circuit 201 as a VP-0 system, that is, a cell of VPI = B0-0,
The data is divided into cells of VP-1 type, that is, cells of VPI = B0-1 and output to the second selector unit 203. Second selector unit 2
Reference numeral 03 selects a cell corresponding to the active system from the cells of VPI = B0-0 and the cell of VPI = B0-1 based on the system information and outputs the selected cell to the duplicated VP cell header conversion circuit 204. In the duplicated VP cell header conversion circuit 204, as shown in a conversion table 5C shown in FIG.
The cell of I = B0-1 is converted to VPI = B0 and output to the output signal 32.

【0016】本実施の形態によるVP切替方式によれ
ば、VPを切り替える際にスイッチ4が参照する経路表
4Cを書き替える必要が無く、VP切替の制御は、VP
−0系およびVP−1系のどちらか一方を運用系として
第一および第二セレクタ部105,203のそれぞれで
該当するセルを取捨選択することによって実現している
ため、VP切替の処理時間を短縮することができ、AT
M通信の信頼性を向上することが可能である。
According to the VP switching method according to the present embodiment, it is not necessary to rewrite the routing table 4C referred to by the switch 4 when switching the VP, and the control of the VP switching is performed by the VP switching.
Since the first and second selectors 105 and 203 select one of the corresponding cells as the active system by using either the -0 system or the VP-1 system as the active system, the processing time for VP switching is reduced. AT can be shortened
It is possible to improve the reliability of the M communication.

【0017】なお、本実施の形態においては、下り方向
信号とされる入力信号11および入力信号21がスイッ
チ4を介して下流側インタフェ−ス部3の第二2重化V
Pセル抽出回路201に受信されると、VPI=B0−
0のセルまたはVPI=B0−1のセルが抽出されて0
/1系セル区分回路202に出力され、これら以外のセ
ルはそのまま出力信号32として出力されるとしたが、
これに限定されず、図6に示す本発明の実施形態の変形
例に係わるVP切替方式が適用されるATM伝送装置の
要部を示すブロック構成図のように、スイッチ4からの
信号をそのまま出力信号32として出力しても良い。す
なわち、通常、下り方向信号に対しては予備系からのセ
ルの流入がないため、図6に示すように、下り方向信号
に対する処理を省略することができる。この場合、AT
M伝送装置の回路規模を縮小することが可能である。ま
た、下り方向信号の全てが導通可能とされていることか
ら、上り方向信号に対して、例えば第一セレクタ部10
5におけるVP切替をセルの送出時間に同期させて行う
ことにより、VP切替のために通信が切断されることを
防ぐことが可能となる。
In this embodiment, the input signal 11 and the input signal 21, which are the down-going signals, are transmitted via the switch 4 to the second duplex V of the downstream interface unit 3.
When received by the P cell extraction circuit 201, VPI = B0−
The cell of 0 or the cell of VPI = B0-1 is extracted to 0
/ 1 system cell dividing circuit 202, and other cells are output as output signal 32 as they are.
The signal from the switch 4 is output as it is, as shown in FIG. 6, which is a block diagram showing a main part of an ATM transmission apparatus to which the VP switching method according to the modification of the embodiment of the present invention is applied. It may be output as the signal 32. That is, normally, there is no flow of cells from the standby system for the downlink signal, so that the processing for the downlink signal can be omitted as shown in FIG. In this case, AT
It is possible to reduce the circuit scale of the M transmission device. Further, since all of the downstream signals are made conductive, the first selector unit 10
By performing the VP switching in 5 in synchronization with the cell transmission time, it is possible to prevent the communication from being disconnected due to the VP switching.

【0018】[0018]

【発明の効果】以上説明したように、請求項1記載の本
発明のVP切替方式によれば、VPを切り替える際に、
例えばATMスイッチが参照する経路表等の経路情報を
書き替える必要が無く、VP切替の制御をVPIに基づ
く取捨選択処理のみで実現しているため、VP切替の処
理時間を短縮することができ、ATM通信の信頼性を向
上することが可能である。さらに、請求項2に記載のV
P切替方式では、VPペアに対応して書き替えられたV
PIが、下流側のVPに対応するように書き戻されるた
め、例えば上り方向信号の送信と、下り方向信号の受信
とが同一の端末装置等で処理される場合には、それぞれ
の信号に収容される各セルの対応関係を単純化すること
ができる。
As described above, according to the VP switching method according to the first aspect of the present invention, when the VP is switched,
For example, there is no need to rewrite route information such as a routing table referred to by the ATM switch, and VP switching control is realized only by selection processing based on VPI, so that VP switching processing time can be reduced, It is possible to improve the reliability of ATM communication. Furthermore, V according to claim 2
In the P switching method, the V rewritten corresponding to the VP pair
Since the PI is written back so as to correspond to the VP on the downstream side, for example, when transmission of an uplink signal and reception of a downlink signal are processed by the same terminal device or the like, the PI is stored in each signal. It is possible to simplify the correspondence relationship of each cell.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の一実施形態に係わるVP切替方式が
適用されるATM伝送装置の要部を示すブロック構成図
である。
FIG. 1 is a block diagram showing a main part of an ATM transmission device to which a VP switching method according to an embodiment of the present invention is applied.

【図2】 2重化VP―0系セルヘッダ変換回路が参照
する変換表を示す図である。
FIG. 2 is a diagram showing a conversion table referred to by a duplicated VP-0 cell header conversion circuit.

【図3】 2重化VP―1系セルヘッダ変換回路が参照
する変換表を示す図である。
FIG. 3 is a diagram showing a conversion table referred to by a duplicated VP-1 cell header conversion circuit.

【図4】 図1に示すスイッチが参照する経路表を示す
図である。
FIG. 4 is a diagram showing a routing table referred to by the switch shown in FIG. 1;

【図5】 2重化VPセルヘッダ変換回路が参照する変
換表を示す図である。
FIG. 5 is a diagram showing a conversion table referred to by a duplicated VP cell header conversion circuit.

【図6】 本発明の実施形態の変形例に係わるVP切替
方式が適用されるATM伝送装置の要部を示すブロック
構成図である。
FIG. 6 is a block diagram showing a main part of an ATM transmission device to which a VP switching method according to a modification of the embodiment of the present invention is applied.

【図7】 従来技術によるVP切替方式の一例が適用さ
れるATM伝送装置の要部を示すブロック構成図であ
る。
FIG. 7 is a block diagram showing a main part of an ATM transmission device to which an example of a conventional VP switching method is applied.

【図8】 図7に示す実線により経路設定がされている
場合にスイッチが参照する経路表を示す図である。
8 is a diagram illustrating a route table referred to by a switch when a route is set by a solid line illustrated in FIG. 7;

【図9】 図7に示す点線により経路設定がされている
場合にスイッチが参照する経路表を示す図である。
9 is a diagram illustrating a route table referred to by a switch when a route is set by a dotted line illustrated in FIG. 7;

【符号の説明】[Explanation of symbols]

1 第一上流側インタフェ−ス部 2 第二上流側インタフェ−ス部 3 下流側インタフェ−ス部 4 スイッチ 101 第一2重化VPセル抽出回路 102 セルコピ−部 103 2重化VP―0系セルヘッダ変換回路 104 2重化VP―1系セルヘッダ変換回路 105 第一セレクタ部 201 第二2重化VPセル抽出回路 202 0/1系セル区分回路 203 第二セレクタ部 204 2重化VPセルヘッダ変換回路 DESCRIPTION OF SYMBOLS 1 First upstream interface unit 2 Second upstream interface unit 3 Downstream interface unit 4 Switch 101 First duplicated VP cell extraction circuit 102 Cell copy unit 103 Duplexed VP-0 system cell header Conversion circuit 104 Duplex VP-1 cell header conversion circuit 105 First selector unit 201 Second duplicate VP cell extraction circuit 202 0/1 system cell division circuit 203 Second selector unit 204 Duplex VP cell header conversion circuit

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 ATMスイッチを介して上流側に二重化
されてなるVPペアが設定されており、経路情報に基づ
いて下流側のVPが上流側のVPペアのどちらか一方に
経路設定されるVP切替方式において、 前記VP切替方式は、前記ATMスイッチに入力される
上り方向信号から、VPIに基づいてVP切替の対象セ
ルを抽出する手段と、前記対象セルを複製して二つの同
一セルを作成する手段と、前記二つの同一セルの同一V
PIを互いに異なるVPIに変換することによって二つ
の異なるセルを作成する手段と、前記互いに異なるVP
Iの一方を運用系に、他方を予備系に指定する系情報に
よって、前記二つの異なるセルのどちらか一方を運用系
として選択してATMスイッチに出力する手段と、固定
された経路情報に基づいて前記二つの異なるセルの一方
を前記VPペアの一方に経路設定し、前記二つの異なる
セルの他方を前記VPペアの他方に経路設定する前記A
TMスイッチとを備えており、 前記経路情報を変更することなしに、前記VPIに基づ
く取捨選択処理によりVPを切り替えることを特徴とす
るVP切替方式。
1. A VP pair that is duplexed upstream is set via an ATM switch, and a VP in which a downstream VP is routed to one of the upstream VP pairs based on route information. In the switching method, the VP switching method extracts a target cell for VP switching based on a VPI from an upstream signal input to the ATM switch, and creates two identical cells by duplicating the target cell. And the same V of the two same cells.
Means for creating two different cells by converting the PI to different VPIs, and
Means for selecting one of the two different cells as the active system and outputting it to the ATM switch according to system information designating one of the I as the active system and the other as the standby system ;
One of the two different cells based on the route information
To one of the VP pairs and the two different
The A that routes the other cell to the other of the VP pair
A TM switch, and based on the VPI without changing the route information.
VP is switched by selective selection processing
VP switching method.
【請求項2】 前記VP切替方式は、前記ATMスイッ
チから出力される下り方向信号から、VPIに基づいて
VPペアに対応する二つのセルを抽出する手段と、前記
系情報によって、前記二つのセルのどちらか一方を運用
系として選択する手段と、この選択されたセルのVPI
を前記同一VPIに変換する手段とを備えていることを
特徴とする請求項1に記載のVP切替方式。
2. The system according to claim 1, wherein said VP switching method comprises: means for extracting two cells corresponding to a VP pair based on a VPI from a downstream signal output from said ATM switch; Means for selecting one of the two as an active system, and the VPI of the selected cell.
2. The VP switching method according to claim 1, further comprising means for converting the same into the same VPI.
JP35520798A 1998-12-14 1998-12-14 VP switching method Expired - Fee Related JP3214473B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35520798A JP3214473B2 (en) 1998-12-14 1998-12-14 VP switching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35520798A JP3214473B2 (en) 1998-12-14 1998-12-14 VP switching method

Publications (2)

Publication Number Publication Date
JP2000183899A JP2000183899A (en) 2000-06-30
JP3214473B2 true JP3214473B2 (en) 2001-10-02

Family

ID=18442580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35520798A Expired - Fee Related JP3214473B2 (en) 1998-12-14 1998-12-14 VP switching method

Country Status (1)

Country Link
JP (1) JP3214473B2 (en)

Also Published As

Publication number Publication date
JP2000183899A (en) 2000-06-30

Similar Documents

Publication Publication Date Title
US5402415A (en) Multicast virtual circuit switch using cell recycling
US5301184A (en) Control system for switching duplicated switch units in ATM exchange
JPH05114910A (en) Communication network control system
JPH11266273A (en) Switching structure and upgrading method therefor
US8154994B2 (en) Header conversion technique
US6603736B1 (en) Communication device for transmitting message signals
US5604729A (en) ATM communication system having a physical loop form with logical start point and end point
JPH11112657A (en) Exchanging device
US5740158A (en) ATM communication system
JP3214473B2 (en) VP switching method
JP3088384B2 (en) ATM switch and logical broadcast method of ATM switch
JPH08265343A (en) Communication network for communication code transmission
JP3070039B2 (en) ATM switch and ATM network test system
JP2768762B2 (en) switch
JP3067085B2 (en) ATM switch
JPH10257580A (en) Cross connector
JP2874540B2 (en) Optical ATM switch
JPH02224547A (en) Atm/stm hybrid switch constitution system
JP2968777B2 (en) Virtual path switching trigger cell detection method
JP2580979B2 (en) ATM switch
JP3310495B2 (en) Instantaneous interruption virtual path switching system
KR0128848B1 (en) High speed rerouting method by use of virtual channel in atm network
KR19980049374A (en) Standby processor communication device of ATM switch and communication method using same
JP2001257689A (en) Atm switch and atm device
JPH10276214A (en) Asynchronous transfer mode switch

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010626

LAPS Cancellation because of no payment of annual fees