JP3214337B2 - Power system voltage detector - Google Patents

Power system voltage detector

Info

Publication number
JP3214337B2
JP3214337B2 JP04132096A JP4132096A JP3214337B2 JP 3214337 B2 JP3214337 B2 JP 3214337B2 JP 04132096 A JP04132096 A JP 04132096A JP 4132096 A JP4132096 A JP 4132096A JP 3214337 B2 JP3214337 B2 JP 3214337B2
Authority
JP
Japan
Prior art keywords
output
bus voltage
ground potential
signal
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP04132096A
Other languages
Japanese (ja)
Other versions
JPH09229971A (en
Inventor
孝晴 前島
敏男 岡村
康弘 清水
敏夫 郷内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP04132096A priority Critical patent/JP3214337B2/en
Publication of JPH09229971A publication Critical patent/JPH09229971A/en
Application granted granted Critical
Publication of JP3214337B2 publication Critical patent/JP3214337B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、電力伝送システ
ムにおける電力系統電圧(バス電圧)モニタにおいて、
電力系統電圧(バス電圧)グランド電位と出力信号グラ
ンド電位を分離している電力系統電圧検出装置に関する
ものである。
The present invention relates to a power system voltage (bus voltage) monitor in a power transmission system.
The present invention relates to a power system voltage detection device that separates a power system voltage (bus voltage) ground potential from an output signal ground potential.

【0002】[0002]

【従来の技術】人工衛星、スペースシャトル等、宇宙空
間を飛行する機体に搭載される機器には、多数の電子部
品が使用されており、電力なしに動作を継続できる機器
はほとんどない。そのため、機器の動作異常が発生した
場合には、まず電力系統の異常の有無が確認される。こ
こでいう電力系統とは、太陽電池による電力発生源から
電力の安定化、分配等のプロセスを経て、個々の電力消
費機器(負荷)へ供給されるまでの経路を指す。この系
統の電圧を監視することは、太陽電池の電力発生能力、
電力の安定性、及び電力の分配機能等を監視することに
なり、言い換えれば電力系統の異常が識別できることに
なる。なお、電力系統の電圧監視において、電力系統電
圧(バス電圧)検出信号は、そのグランド電位が系統電
力ライン上の特定の位置に有る。この電位は系統負荷電
流の過渡的な変化と系統ラインインピーダンスに基づい
て変動する。このようにグランド電位が変動すること
は、電力系統電圧(バス電圧)検出信号を処理する回路
(以下、信号処理回路という)の破壊、もしくは検出精
度の低下の原因となるため、それを防止する目的で、電
力系統電圧(バス電圧)検出信号のグランドと信号処理
回路のグランドを分離する必要がある。
2. Description of the Related Art A large number of electronic components are used in equipment mounted on a body that flies in space, such as an artificial satellite and a space shuttle, and almost no equipment can continue operation without power. Therefore, when an operation abnormality of the device occurs, first, it is confirmed whether or not there is an abnormality in the power system. Here, the power system refers to a path from a power generation source by a solar cell to supply to individual power consuming devices (loads) through processes such as stabilization and distribution of power. Monitoring the voltage of this system depends on the power generation capacity of the solar cell,
This monitors the stability of the power, the power distribution function, and the like. In other words, the abnormality in the power system can be identified. In the power system voltage monitoring, the power system voltage (bus voltage) detection signal has a ground potential at a specific position on the system power line. This potential fluctuates based on the transient change of the system load current and the system line impedance. Such a change in the ground potential causes destruction of a circuit for processing a power system voltage (bus voltage) detection signal (hereinafter, referred to as a signal processing circuit) or a reduction in detection accuracy, and is therefore prevented. For this purpose, it is necessary to separate the ground of the power system voltage (bus voltage) detection signal from the ground of the signal processing circuit.

【0003】さらに、宇宙空間においては、太陽光の照
射面は+100℃以上、太陽光の当たらない面は−10
0℃以下になり得る。これは、機器の使用される環境温
度がその温度になる可能性があることを意味する。その
ため、機器に要求される動作保証温度範囲は空調設備の
整った地球上の室内で使用される機器に比べ広くなる。
超伝導に代表されるように、電子部品の特性は温度に依
存して変化する。機器の動作は動作保証温度範囲が広く
なることは、この電子部品の温度依存性が顕著に現れる
結果を招く。機器としては、この温度依存性が機器の特
性に与えられる影響を極力小さくしなければならない。
なぜなら、監視していた電力系統の検出電圧値が変化し
た場合、その変化が電力系統電圧そのものの変化による
ものか、信号処理回路の特性変化によるものかが判別で
きないからである。
Further, in outer space, the surface irradiated with sunlight is at least + 100 ° C., and the surface not exposed to sunlight is at -10 ° C.
It can be below 0 ° C. This means that the ambient temperature in which the device is used can reach that temperature. Therefore, the operation guarantee temperature range required for the device is wider than that for a device used in a room on the earth equipped with air conditioning equipment.
As typified by superconductivity, the characteristics of electronic components change depending on temperature. An increase in the operation guarantee temperature range of the operation of the device causes a result that the temperature dependency of the electronic component is remarkably exhibited. As a device, it is necessary to minimize the influence of the temperature dependency on the characteristics of the device.
This is because if the detected voltage value of the monitored power system changes, it cannot be determined whether the change is due to a change in the power system voltage itself or a change in the characteristics of the signal processing circuit.

【0004】図8は、バス電圧検出信号をパルス幅変調
してフォトカプラを介して伝達し、復調処理することに
より、バス電圧グランド電位とバス電圧出力信号グラン
ド電位の分離を実現している従来の電力系統電圧検出装
置の概略図を示したものである。2は定電流源a、パル
ス発生器b、トランジスタc、及びコンデンサdからな
る鋸歯状波発生器、3は比較器、4はバス電圧グランド
電位、5はバス電圧出力信号グランド電位、6はフォト
カプラ、7はツェナー電圧生成用抵抗、8はツェナーダ
イオード、9は抵抗R9、及びコンデンサC9からなる
出力フィルタ(積分回路)、Vinはバス電圧検出信号、
VD は鋸歯状波発生器出力信号、VP は比較器出力信
号、VC はフォトカプラ内フォトトランジスタのコレク
タ電位、Vout はバス電圧出力信号である。
FIG. 8 shows a prior art in which the bus voltage detection signal is pulse-width modulated, transmitted via a photocoupler, and demodulated, thereby separating the bus voltage ground potential and the bus voltage output signal ground potential. FIG. 1 is a schematic diagram of a power system voltage detection device of FIG. 2 is a sawtooth wave generator composed of a constant current source a, a pulse generator b, a transistor c, and a capacitor d, 3 is a comparator, 4 is a bus voltage ground potential, 5 is a bus voltage output signal ground potential, and 6 is a photo. A coupler, 7 is a Zener voltage generating resistor, 8 is a Zener diode, 9 is an output filter (integrating circuit) including a resistor R9 and a capacitor C9, Vin is a bus voltage detection signal,
VD is a sawtooth generator output signal, VP is a comparator output signal, VC is a collector potential of a phototransistor in a photocoupler, and Vout is a bus voltage output signal.

【0005】図8の動作原理を以下に説明する。バス電
圧検出信号Vinと鋸歯状波発生器2で発生した鋸歯状波
DD との大小関係が比較器3で比較され、比較器3の出
力はVin>VD でハイレベル、Vin<VD でローレベル
となる矩形波となって、Vinはパルス幅変調された信号
VP となる。ここで、鋸歯状波VD の最大値(波高値)
をVDMAX、最小値をO、繰り返し周期をTとし、Vin>
VD が成立している時間幅がTHighであるとすれば、比
較器3の出力信号VP のハイレベルのデューティ比DHi
ghは”数1”で与えられる。
The operation principle of FIG. 8 will be described below. The magnitude relationship between the bus voltage detection signal Vin and the sawtooth wave DD generated by the sawtooth wave generator 2 is compared by the comparator 3, and the output of the comparator 3 is high when Vin> VD and low when Vin <VD. , And Vin is a pulse width modulated signal VP. Here, the maximum value (peak value) of the sawtooth wave VD
Is VDMAX, the minimum value is O, the repetition period is T, and Vin>
Assuming that the time width during which VD is established is THigh, the duty ratio DHi of the high level of the output signal VP of the comparator 3 is high.
gh is given by “Equation 1”.

【0006】[0006]

【数1】 (Equation 1)

【0007】この比較器3の出力信号VP はフォトカプ
ラ6を介することによりバス電圧グランド電位4をグラ
ンド電位とする側から分離された形でバス電圧出力信号
グランド電位5をグランド電位とする側へ伝達される。
フォトカプラ6のコレクタ電位VC は、比較器3の出力
信号VP がハイレベルの時ハイレベル(オフ状態)、ロ
ーレベルの時ローレベル(オン状態)となる。このとき
バス電圧出力信号Vout は、フォトカプラ6のオン、オ
フに応じて、ツェナー電圧生成用抵抗7とツェナーダイ
オード8とで決まる電圧VZ を上限とし、抵抗R9、及
びコンデンサC9からなる出力フィルタ(積分回路)9
の時定数に依存して変動する電圧を出力する。この時定
数を比較器3の出力信号VP の繰り返し周期に比べて十
分大きく設定することによりVout の変動を抑え、出力
を安定させている。この出力フィルタ(積分回路)9の
出力信号Vout は”数2”で与えられる。
The output signal VP of the comparator 3 is separated from the side where the bus voltage ground potential 4 is set to the ground potential by way of the photocoupler 6 to the side where the bus voltage output signal ground potential 5 is set to the ground potential. Is transmitted.
The collector potential VC of the photocoupler 6 is at a high level (off state) when the output signal VP of the comparator 3 is at a high level, and at a low level (on state) when the output signal VP is at a low level. At this time, the bus voltage output signal Vout has an upper limit of a voltage VZ determined by the Zener voltage generating resistor 7 and the Zener diode 8 according to the on / off state of the photocoupler 6, and an output filter (R9) including a resistor R9 and a capacitor C9. Integration circuit) 9
And outputs a voltage that fluctuates depending on the time constant. By setting this time constant sufficiently larger than the repetition period of the output signal VP of the comparator 3, the fluctuation of Vout is suppressed and the output is stabilized. The output signal Vout of the output filter (integrating circuit) 9 is given by "Equation 2".

【0008】[0008]

【数2】 (Equation 2)

【0009】図9に以上の動作における各部の信号、電
圧の変化を時間に対応させて示す。以上の動作で、バス
電圧検出信号Vinはパルス幅変調されて比較器出力信号
VPとなり、さらに復調されて”数2”に示すようにVi
nに比例する値だであるバス電圧出力信号Vout が得ら
れることになる。
FIG. 9 shows changes in signals and voltages of respective parts in the above operation in relation to time. In the above operation, the bus voltage detection signal Vin is pulse width modulated to become the comparator output signal VP, and further demodulated to obtain Vi as shown in "Equation 2".
A bus voltage output signal Vout which is a value proportional to n is obtained.

【0010】[0010]

【発明が解決しようとする課題】上記のような電力系統
電圧検出装置では、”数2”からわかるように、比較器
3の出力信号である矩形波VP のハイレベルのデューテ
ィ比DHighが、バス電圧出力信号Vout を決定する要因
となっている。このデューティ比は鋸歯状波VDの波高
値VDMAXにより決定されており、この値が外的要因に一
切影響されない定数であればデューティ比は一定となる
ため、バス電圧検出信号Vinに対応するバス電圧出力信
号Vout が一義的に決まる。ところが、実際の使用環境
においては環境温度の変化があり、これに伴って、鋸歯
状波発生器2の構成要素であるコンデンサdの容量変化
による鋸歯状波VD の波高値VDMAXの変化といった環境
温度の変化に影響されて変動する因子が存在するため、
デューティ比を一定に保つことは不可能である。これが
原因となり、バス電圧検出信号Vinが一定であるにも係
わらず、バス電圧出力信号Vout が変動してしまうとい
う問題点があった。
In the power system voltage detection device as described above, as can be seen from "Expression 2", the high-level duty ratio DHigh of the rectangular wave VP which is the output signal of the comparator 3 corresponds to the bus. This is a factor that determines the voltage output signal Vout. This duty ratio is determined by the peak value VDMAX of the sawtooth wave VD. If this value is a constant that is not affected by any external factors, the duty ratio is constant. Therefore, the bus voltage corresponding to the bus voltage detection signal Vin The output signal Vout is uniquely determined. However, in an actual use environment, there is a change in the environmental temperature, and accordingly, the environmental temperature such as a change in the peak value VDMAX of the sawtooth wave VD due to a change in the capacitance of the capacitor d which is a component of the sawtooth wave generator 2. Because there are factors that fluctuate due to changes in
It is impossible to keep the duty ratio constant. This causes a problem that the bus voltage output signal Vout fluctuates even though the bus voltage detection signal Vin is constant.

【0011】この発明は、かかる問題点を解決するため
になされたものであり、ある一定のバス電圧検出信号V
inに対して、環境温度の変化に影響される因子の変動を
補正しつつ、一義的に決定されるバス電圧出力信号Vou
t を得ることを目的としている。
The present invention has been made to solve such a problem, and a certain bus voltage detection signal V
The bus voltage output signal Vou which is uniquely determined while correcting the variation of the factor affected by the change of the environmental temperature with respect to the in.
The aim is to get t.

【0012】[0012]

【課題を解決するための手段】この発明による電力系統
電圧検出装置は、バス電圧検出信号と帰還信号を入力と
する差動増幅器を設け、その差動増幅器の出力と鋸歯状
波発生器の出力の大小関係を比較しパルス幅変調する比
較器を設け、その比較器の出力信号をバス電圧グランド
電位から分離した形で伝達する信号伝達回路を設け、信
号伝達回路の出力であるパルス幅変調信号を受けてバス
電圧出力信号グランド電位がグランド電位となる信号に
復調する第一の復調回路を設け、第一の復調回路の出力
をバス電圧出力信号とし、さらに前記の比較器の出力信
号であるパルス幅変調波をバス電圧グランド電位をグラ
ンド電位とする信号に復調する第二の復調回路を設け、
第二の復調回路の出力を帰還信号とし、この帰還信号を
バス電圧検出信号と共に前記の差動増幅器に入力するよ
うにしたものである。
A power system voltage detecting apparatus according to the present invention includes a differential amplifier having a bus voltage detection signal and a feedback signal as inputs, and outputs the differential amplifier and the sawtooth wave generator. A pulse width modulation signal which is an output of the signal transmission circuit is provided, and a signal transmission circuit for transmitting the output signal of the comparator in a form separated from the bus voltage ground potential is provided. A first demodulation circuit for receiving the bus voltage output signal and demodulating the signal to a signal having a ground potential at the ground potential; providing an output of the first demodulation circuit as a bus voltage output signal; and an output signal of the comparator. A second demodulation circuit for demodulating the pulse width modulated wave into a signal having a bus voltage ground potential as a ground potential is provided.
The output of the second demodulation circuit is used as a feedback signal, and this feedback signal is input to the differential amplifier together with the bus voltage detection signal.

【0013】また、この発明による電力系統電圧検出装
置は、バス電圧検出信号と帰還信号を入力とする差動増
幅器を設け、その差動増幅器の出力と鋸歯状波発生器の
出力の大小関係を比較しパルス幅変調する比較器を設
け、その比較器の出力信号をバス電圧グランド電位から
分離した形で伝達するように接続した第一のフォトカプ
ラを設け、その第一のフォトカプラ内のフォトトランジ
スタのコレクタ側がカソードに、エミッタ側がアノード
に接続され、アノード側をバス電圧出力信号グランド電
位とする第一のツェナーダイオードを設け、バス電圧出
力信号グランド電位をグランド電位とする電源のプラス
側出力と第一のツェナーダイオードのカソード側の間に
接続された第一のツェナー電位生成用抵抗を設け、第一
のツェナーダイオードのツェナー電圧を積分する第一の
出力フィルタ(積分回路)を設け、その第一の出力フィ
ルタ(積分回路)の出力信号をバス電圧出力信号とし、
さらに前記比較器の出力信号を伝達するように接続され
た第二のフォトカプラを設け、その第二のフォトカプラ
内のフォトトランジスタのコレクタ側がカソードに、エ
ミッタ側がアノードに接続され、アノード側をバス電圧
グランド電位とする第二のツェナーダイオードを設け、
バス電圧グランド電位をグランド電位とする電源のプラ
ス側の出力と第二のツェナーダイオードのカソード側の
間に接続された第二のツェナー電位生成用抵抗を設け、
第二のツェナーダイオードのツェナー電圧を積分する第
二の出力フィルタ(積分回路)を設け、その第二の出力
フィルタ(積分回路)の出力信号を帰還信号とし、この
帰還信号をバス電圧検出信号と共に前記の差動増幅器に
入力するようにしたものである。
Further, the power system voltage detecting device according to the present invention includes a differential amplifier having a bus voltage detection signal and a feedback signal as inputs, and determines the magnitude relationship between the output of the differential amplifier and the output of the sawtooth wave generator. A comparator for comparing and pulse width modulation is provided, and a first photocoupler connected so as to transmit an output signal of the comparator in a form separated from the bus voltage ground potential is provided, and a photocoupler in the first photocoupler is provided. A first Zener diode is provided in which the collector side of the transistor is connected to the cathode, the emitter side is connected to the anode, the anode side is a bus voltage output signal ground potential, and the positive side output of a power supply having the bus voltage output signal ground potential as a ground potential. A first Zener potential generating resistor connected between the cathode side of the first Zener diode and a first Zener diode is provided. A first output filter which integrates the Zener voltage (integration circuit) is provided, the output signal of the first output filter (integrator circuit) and the bus voltage output signal,
A second photocoupler connected to transmit the output signal of the comparator; a collector of a phototransistor in the second photocoupler connected to a cathode; an emitter connected to an anode; and an anode connected to a bus. A second Zener diode with a voltage ground potential is provided,
A second Zener potential generating resistor connected between the plus side output of the power supply having the bus voltage ground potential as the ground potential and the cathode side of the second Zener diode;
A second output filter (integrating circuit) for integrating the Zener voltage of the second Zener diode is provided, and the output signal of the second output filter (integrating circuit) is used as a feedback signal, and this feedback signal is used together with a bus voltage detection signal. The input is to the differential amplifier.

【0014】この発明による電力系統電圧検出装置は、
バス電圧検出信号と帰還信号を入力とする差動増幅器を
設け、その差動増幅器の出力と鋸歯状波発生器の出力の
大小関係を比較しパルス幅変調する比較器を設け、一次
側にリセット巻き線、二次側に比較器出力をバス電圧出
力信号用と帰還信号用に分岐する巻き線を具備し、比較
器出力をバス電圧グランド電位から分離した形で伝達す
るように接続したトランスを設け、トランスのリセット
巻き線側をカソードに接続し、アノード側をバス電圧グ
ランド電位とするダイオードを設け、トランスのバス電
圧出力信号用二次巻き線に接続した第一の電流制限抵抗
を設け、第一の電流制限抵抗をベースに接続し、エミッ
タ側をバス電圧出力信号グランド電位とする第一のトラ
ンジスタを設け、第一のトランジスタのコレクタ側をカ
ソードに、エミッタ側をアノードに接続した第一のツェ
ナーダイオードを設け、バス電圧出力信号グランド電位
をグランド電位とする電源のプラス側出力と第一のツェ
ナーダイオードのカソード側の間に接続された第一のツ
ェナー電圧生成用抵抗を設け、第一のツェナーダイオー
ドのツェナー電圧を積分する出力フィルタ(積分回路)
を設け、その出力フィルタ(積分回路)の出力信号をバ
ス電圧出力信号とし、さらに前記のトランスの帰還信号
用二次巻き線に接続された第二の電流制限抵抗を設け、
第二の電流制限抵抗をベースに接続し、エミッタ側をバ
ス電圧グランド電位とした第二のトランジスタを設け、
第二のトランジスタのコレクタ側をカソードに、エミッ
タ側をアノードに接続した第二のツェナーダイオードを
設け、バス電圧グランド電位をグランド電位とする電源
のプラス側出力と第二のツェナーダイオードのカソード
の間に接続された第二のツェナー電圧生成用抵抗を設
け、第二のツェナーダイオードのツェナー電圧を積分す
る第二の出力フィルタ(積分回路)を設け、その第二の
出力フィルタ(積分回路)の出力信号を帰還信号とし、
この帰還信号をバス電圧検出信号と共に前記の差動増幅
器に入力するようにしたものである。
[0014] A power system voltage detecting apparatus according to the present invention comprises:
A differential amplifier that inputs the bus voltage detection signal and the feedback signal is provided.A comparator that compares the magnitude relationship between the output of the differential amplifier and the output of the sawtooth wave generator and performs pulse width modulation is provided, and is reset on the primary side. A transformer having a winding and a winding on the secondary side for branching a comparator output for a bus voltage output signal and a feedback signal, and connected so as to transmit the comparator output in a form separated from the bus voltage ground potential. The reset winding side of the transformer is connected to the cathode, the anode side is provided with a diode having a bus voltage ground potential, the first current limiting resistor connected to the secondary winding for the bus voltage output signal of the transformer is provided, A first transistor having a first current limiting resistor connected to a base, an emitter having a bus voltage output signal ground potential on the emitter side, and a collector connected to the cathode on the collector side of the first transistor, A first Zener diode connected to the anode is provided, and a first Zener voltage connected between a positive side output of a power supply having a bus voltage output signal ground potential as a ground potential and a cathode side of the first Zener diode. Output filter (integration circuit) that provides a generating resistor and integrates the Zener voltage of the first Zener diode
The output signal of the output filter (integrating circuit) is used as a bus voltage output signal, and further, a second current limiting resistor connected to the secondary winding for the feedback signal of the transformer is provided.
A second transistor having a second current limiting resistor connected to the base and an emitter side having a bus voltage ground potential,
A second Zener diode is provided in which the collector side of the second transistor is connected to the cathode and the emitter side is connected to the anode, and between the positive output of the power supply with the bus voltage ground potential as the ground potential and the cathode of the second Zener diode. And a second output filter (integrating circuit) for integrating the Zener voltage of the second Zener diode, and an output of the second output filter (integrating circuit). Signal as a feedback signal,
This feedback signal is input to the differential amplifier together with the bus voltage detection signal.

【0015】また、この発明による電力系統電圧検出装
置は、バス電圧検出信号と帰還信号を入力とする差動増
幅器を設け、その差動増幅器の出力と鋸歯状波発生器の
出力の大小関係を比較しパルス幅変調する比較器を設
け、一次側にリセット巻き線を具備し、前記比較器の出
力信号をバス電圧グランド電位から分離した形で伝達す
るように接続したトランスを設け、そのトランスのリセ
ット巻き線側をカソードに接続し、アノード側をバス電
圧グランド電位とするダイオードを設け、トランスの二
次巻き線に接続した第一の電流制限抵抗を設け、その第
一の電流制限抵抗をベースに接続し、エミッタ側をバス
電圧出力信号グランド電位とする第一のトランジスタを
設け、その第一のトランジスタのコレクタ側をカソード
に、エミッタ側をアノードに接続した第一のツェナーダ
イオードを設け、バス電圧出力信号グランド電位をグラ
ンド電位とする電源のプラス側出力と第一のツェナーダ
イオードのカソード側の間に接続された第一のツェナー
電圧生成用抵抗を設け、第一のツェナーダイオードのツ
ェナー電圧を積分する第一の出力フィルタ(積分回路)
を設け、その第一の出力フィルタ(積分回路)の出力信
号をバス電圧出力信号とし、さらに前記比較器の出力側
に接続された第二の電流制限抵抗を設け、その第二の電
流制限抵抗をベースに接続し、エミッタ側をバス電圧グ
ランド電位とした第二のトランジスタを設け、その第二
のトランジスタのコレクタ側をベースに接続し、エミッ
タ側をバス電圧グランド電位とする第三のトランジスタ
を設け、バス電圧グランド電位をグランド電位とする電
源のプラス側出力と第三のトランジスタのベース側の間
に接続された第三の電流制限抵抗を設け、第三のトラン
ジスタのコレクタ側がカソードに、エミッタ側がアノー
ドに接続された第二のツェナーダイオードを設け、バス
電圧グランド電位をグランド電位とする電源のプラス側
出力と第二のツェナーダイオードのカソード側の間に接
続された第二のツェナー電圧生成用抵抗を設け、第二の
ツェナーダイオードのツェナー電圧を積分する第二の出
力フィルタ(積分回路)を設け、その第二の出力フィル
タ(積分回路)の出力信号を帰還信号とし、この帰還信
号をバス電圧検出信号と共に前記の差動増幅器に入力す
るようにしたものである。
Further, the power system voltage detecting apparatus according to the present invention includes a differential amplifier having a bus voltage detection signal and a feedback signal as inputs, and determines the magnitude relationship between the output of the differential amplifier and the output of the sawtooth wave generator. A comparator for comparing and pulse width modulation is provided, and a transformer having a reset winding on the primary side and connected so as to transmit an output signal of the comparator in a form separated from a bus voltage ground potential is provided. A diode having a reset winding connected to the cathode and an anode connected to the bus voltage ground potential is provided, a first current limiting resistor connected to the secondary winding of the transformer is provided, and the first current limiting resistor is used as a base. And a first transistor whose emitter side is set to a bus voltage output signal ground potential. The collector side of the first transistor is connected to the cathode and the emitter side is connected to the ground. A first zener diode connected to the first node, and a first zener voltage generator connected between a plus side output of a power supply having a bus voltage output signal ground potential as a ground potential and a cathode side of the first zener diode. Output filter (integration circuit) that integrates the zener voltage of the first zener diode by providing a resistance for integration
The output signal of the first output filter (integrating circuit) is used as a bus voltage output signal, and a second current limiting resistor connected to the output side of the comparator is provided. Is connected to the base, a second transistor having an emitter side at the bus voltage ground potential is provided, and a third transistor having the collector side connected to the base and the emitter side at the bus voltage ground potential is provided. A third current limiting resistor connected between a positive side output of a power supply having a bus voltage ground potential as a ground potential and a base side of a third transistor, a collector side of the third transistor being a cathode, an emitter being A second Zener diode connected to the anode is provided, and the plus side output of the power supply having the bus voltage ground potential as the ground potential and the second Zener diode are provided. A second Zener voltage generating resistor connected between the cathode side of the diode and a second output filter (integrating circuit) for integrating the Zener voltage of the second Zener diode; The output signal of the (integration circuit) is used as a feedback signal, and this feedback signal is input to the differential amplifier together with the bus voltage detection signal.

【0016】この発明による電力系統電圧検出装置は、
バス電圧検出信号と帰還信号を入力とする差動増幅器を
設け、その差動増幅器の出力と鋸歯状波発生器の出力の
大小関係を比較しパルス幅変調する比較器を設け、バス
電圧グランド電位をグランド電位とする電源のプラス側
に接続された第一の電流制限抵抗を設け、前記比較器の
出力側をベースに、第一の電流制限抵抗をコレクタに接
続した第一のトランジスタを設け、前記比較器の出力側
をベースに、第一のトランジスタのエミッタ側をエミッ
タに接続し、コレクタ側をバス電圧グランド電位とする
第二のトランジスタを設け、第一のトランジスタのエミ
ッタ側に接続した第一の大容量コンデンサを設け、第一
の大容量コンデンサと並列に接続した第一の絶縁用高抵
抗を設け、第二のトランジスタのコレクタ側に接続され
た第二の大容量コンデンサを設け、第二の大容量コンデ
ンサと並列に接続した第二の絶縁用高抵抗を設け、第一
の大容量コンデンサの第一のトランジスタと接続されな
い側をカソードに、第二の大容量コンデンサの第二のト
ランジスタと接続されない側をアノードに接続し、アノ
ード側をバス電圧出力信号グランド電位とする第一のツ
ェナーダイオードを設け、第一のツェナーダイオードの
ツェナー電圧を積分する第一の出力フィルタ(積分回
路)を設け、その第一の出力フィルタ(積分回路)の出
力信号をバス電圧出力信号とし、さらにバス電圧グラン
ド電位をグランド電位とする電源のプラス側に接続した
第二の電流制限抵抗を設け、前記の比較器の出力側をベ
ースに、第二の電流制限抵抗をコレクタに接続した第三
のトランジスタを設け、前記比較器の出力側をベース
に、第三のトランジスタのエミッタ側をエミッタに接続
し、コレクタ側をバス電圧グランド電位とする第四のト
ランジスタを設け、第三のトランジスタのエミッタ側を
カソードに、第四のトランジスタのコレクタ側をアノー
ドに接続した第二のツェナーダイオードを設け、その第
二のツェナーダイオードのツェナー電圧を積分する第二
の出力フィルタ(積分回路)を設け、その第二の出力フ
ィルタ(積分回路)の出力信号を帰還信号とし、この帰
還信号をバス電圧検出信号と共に前記の差動増幅器に入
力するようにしたものである。
A power system voltage detecting device according to the present invention comprises:
A differential amplifier having a bus voltage detection signal and a feedback signal as inputs is provided, and a comparator for comparing the magnitude relationship between the output of the differential amplifier and the output of the sawtooth wave generator and performing pulse width modulation is provided. A first current limiting resistor connected to a positive side of a power supply having a ground potential is provided, and a first transistor having a first current limiting resistor connected to a collector is provided based on an output side of the comparator, Based on the output side of the comparator, a second transistor having the emitter side of the first transistor connected to the emitter, the collector side having a bus voltage ground potential, and the second transistor connected to the emitter side of the first transistor is provided. One large-capacitance capacitor, a first high-resistance for insulation connected in parallel with the first large-capacity capacitor, and a second large-capacity capacitor connected to the collector of the second transistor. A capacitor is provided, a second high-resistance for insulation is provided in parallel with the second large-capacitance capacitor, and a side of the first large-capacity capacitor that is not connected to the first transistor is a cathode, and a second large-capacity capacitor is provided. A first zener diode having a side not connected to the second transistor connected to the anode, and a first zener diode having the anode side as a bus voltage output signal ground potential, and a first output filter for integrating the zener voltage of the first zener diode (Integration circuit), the output signal of the first output filter (integration circuit) is used as a bus voltage output signal, and the second current limiting resistor is connected to the positive side of a power supply that uses the bus voltage ground potential as a ground potential. A third transistor having a collector connected to a second current limiting resistor based on the output side of the comparator, A fourth transistor having a base connected to the emitter, an emitter connected to the emitter of the third transistor, and a collector connected to the bus voltage ground potential. A second zener diode having a collector connected to the anode, a second output filter (integration circuit) for integrating the zener voltage of the second zener diode, and a second output filter (integration circuit) Is used as a feedback signal, and this feedback signal is input to the differential amplifier together with the bus voltage detection signal.

【0017】また、この発明による電力系統電圧検出装
置は、バス電圧検出信号と帰還信号を入力とする差動増
幅器を設け、その差動増幅器の出力と鋸歯状波発生器の
出力の大小関係を比較しパルス幅変調する比較器を設
け、バス電圧グランド電位をグランド電位とする電源の
プラス側に接続した第一の電流制限抵抗を設け、前記比
較器の出力側をベースに、第一の電流制限抵抗をコレク
タに接続した第一のトランジスタを設け、前記比較器の
出力側をベースに、第一のトランジスタのエミッタ側を
エミッタに接続し、コレクタ側をバス電圧グランド電位
とする第二のトランジスタを設け、第一のトランジスタ
のエミッタ側に接続した第一の大容量コンデンサを設
け、第一の大容量コンデンサと並列に接続した第一の絶
縁用高抵抗を設け、第二のトランジスタのコレクタ側に
接続した第二の大容量コンデンサを設け、第二の大容量
コンデンサと並列に接続した第二の絶縁用高抵抗を設
け、第一の大容量コンデンサの第一のトランジスタと接
続されない側と、第二の大容量コンデンサの第二のトラ
ンジスタと接続されない側の間に接続された第一の終端
抵抗を設け、第一の終端抵抗の両端の電圧を積分する第
一の積分回路を設け、第一の積分回路内のコンデンサと
並列に接続した第一の放電用抵抗を設け、その第一の積
分回路の出力信号をバス電圧出力信号とし、さらにバス
電圧グランド信号をグランド電位とする電源のプラス側
に接続した第二の電流制限抵抗を設け、前記の比較器の
出力側をベースに、第二の電流制限抵抗をコレクタに接
続した第三のトランジスタを設け、前記比較器の出力側
をベースに、第三のトランジスタのエミッタ側をエミッ
タに接続し、コレクタ側をバス電圧グランド電位とする
第四のトランジスタを設け、第三のトランジスタのエミ
ッタ側と第四のトランジスタのコレクタ側の間に接続さ
れた第二の終端抵抗を設け、第二の終端抵抗の両端の電
圧を積分する第二の積分回路を設け、第二の積分回路内
のコンデンサと並列に接続した第二の放電用抵抗を設
け、その第二の積分回路の出力信号を帰還信号とし、こ
の帰還信号をバス電圧検出信号と共に前記の差動増幅器
に入力するようにしたものである。
Further, the power system voltage detecting apparatus according to the present invention includes a differential amplifier having a bus voltage detection signal and a feedback signal as inputs, and determines the magnitude relationship between the output of the differential amplifier and the output of the sawtooth wave generator. A comparator for comparing and pulse width modulation is provided, a first current limiting resistor connected to a positive side of a power supply having a bus voltage ground potential as a ground potential is provided, and a first current limiting resistor is provided based on an output side of the comparator. A first transistor having a limiting resistor connected to a collector, a second transistor having an output side of the comparator as a base, an emitter side of the first transistor connected to an emitter, and a collector side having a bus voltage ground potential. Is provided, a first large-capacity capacitor connected to the emitter side of the first transistor is provided, and a first insulating high resistance connected in parallel with the first large-capacitance capacitor is provided. A second large-capacitance capacitor connected to the collector side of the transistor is provided, a second insulating high resistance connected in parallel with the second large-capacity capacitor is provided, and a first transistor of the first large-capacity capacitor is provided. A first terminating resistor connected between the non-connected side and the side of the second large-capacitance capacitor not connected to the second transistor, and a first integration for integrating a voltage across the first terminating resistor; A first discharging resistor connected in parallel with the capacitor in the first integrating circuit; an output signal of the first integrating circuit as a bus voltage output signal; and a bus voltage ground signal as a ground potential. A second current limiting resistor connected to the positive side of the power supply, and a third transistor having a collector connected to the second current limiting resistor based on the output side of the comparator, A fourth transistor having the emitter side of the third transistor connected to the emitter, the collector side connected to the bus voltage ground potential, and the emitter side of the third transistor and the fourth transistor A second terminating resistor connected between the collector side is provided, a second integrating circuit for integrating a voltage between both ends of the second terminating resistor is provided, and a second terminating resistor connected in parallel with a capacitor in the second integrating circuit is provided. An output signal of the second integrating circuit is provided as a feedback signal, and the feedback signal is input to the differential amplifier together with a bus voltage detection signal.

【0018】[0018]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

実施の形態1.図1は、この発明の実施の形態1を示す
構成図であり、図1において、2,3,4,5,Vin,
VD ,VP 及びVout は従来装置と全く同一のものであ
る。1はバス電圧検出信号Vinと帰還信号VR を入力と
する差動増幅器、MT は比較器3の出力信号であるパル
ス幅変調信号をバス電圧グランド電位から分離した形で
伝達するための信号伝達回路、MD1は信号伝達回路MT
の出力であるパルス幅変調信号をバス電圧出力信号グラ
ンド電位がグランド電位となるバス電圧出力信号に復調
する第一の復調回路、MD2は比較器3の出力信号である
パルス幅変調信号をバス電圧グランド電位がグランド電
位となる帰還信号に復調する第二の復調回路である。
Embodiment 1 FIG. FIG. 1 is a block diagram showing Embodiment 1 of the present invention. In FIG. 1, 2, 3, 4, 5, Vin,
VD, VP and Vout are exactly the same as in the conventional device. Reference numeral 1 denotes a differential amplifier having a bus voltage detection signal Vin and a feedback signal VR as inputs, and MT a signal transmission circuit for transmitting a pulse width modulation signal output from the comparator 3 in a form separated from a bus voltage ground potential. , MD1 are signal transmission circuits MT
The first demodulation circuit MD2 demodulates the pulse width modulation signal, which is the output of the comparator 3, into a bus voltage output signal whose ground potential is the ground potential. This is a second demodulation circuit for demodulating a feedback signal whose ground potential becomes the ground potential.

【0019】前記のように構成された電力系統電圧検出
装置において、バス電圧検出信号Vinは帰還信号VR と
共に差動増幅器1を通って差動増幅器1の出力信号VAM
P として出力される。ここで、差動増幅器1の利得をk
とすると、この差動増幅器の出力信号VAMP は”数3”
で与えられる。
In the power system voltage detecting device configured as described above, the bus voltage detecting signal Vin passes through the differential amplifier 1 together with the feedback signal VR and the output signal VAM of the differential amplifier 1
Output as P. Here, the gain of the differential amplifier 1 is k
Then, the output signal VAMP of this differential amplifier becomes “Equation 3”
Given by

【0020】[0020]

【数3】 (Equation 3)

【0021】この差動増幅器出力信号VAMP と鋸歯状波
発生器2で発生した鋸歯状波VD との大小関係が3の比
較器で比較され、比較器3の出力はVAMP >VD でハイ
レベル、VAMP <VD でローレベルとなる矩形波となっ
て、VAMP はパルス幅変調された信号VP となる。この
時、VP のハイレベルのデューティ比DHighは前述の”
数1”と同一の式で与えられる。この比較器3の出力信
号VP は信号伝達回路MT によりバス電圧グランド電位
4をグランド電位とする側から分離された形でバス電圧
出力信号グランド電位5をグランド電位として動作する
第一の復調回路MD1に伝達される。第一の復調回路MD1
に伝達されたパルス幅変調信号はここで直流信号に復調
され、バス電圧出力信号Vout として出力される。変調
前の信号VAMP と復調後の信号Vout の間には未確定の
係数Aを用いて”数4”が成立する。
The magnitude relationship between the differential amplifier output signal VAMP and the sawtooth wave VD generated by the sawtooth wave generator 2 is compared by a comparator 3. The output of the comparator 3 is at a high level when VAMP> VD. When VAMP <VD, the waveform becomes a low-level rectangular wave, and VAMP becomes a pulse width modulated signal VP. At this time, the high-level duty ratio DHigh of VP is equal to the aforementioned "
The output signal VP of the comparator 3 is applied to the bus voltage output signal ground potential 5 in a form separated from the side having the bus voltage ground potential 4 as the ground potential by the signal transmission circuit MT. The signal is transmitted to the first demodulation circuit MD1, which operates as the ground potential.
Is demodulated into a DC signal here and output as a bus voltage output signal Vout. "Equation 4" is established between the signal VAMP before modulation and the signal Vout after demodulation using the undetermined coefficient A.

【0022】[0022]

【数4】 (Equation 4)

【0023】一方、前記の比較器3の出力であるパルス
幅変調信号VP は第二の復調回路MD2にも入力される。
第二の復調回路MD2に伝達されたパルス幅変調信号はこ
こで直流信号に復調され、帰還信号VR として出力され
る。ここで、第一の復調回路MD1と第二の復調回路MD2
を全く同一の構成にすることにより、帰還信号VR はバ
ス電圧出力信号Vout と同一の信号となる。したがっ
て、”数5”が成立する。
On the other hand, the pulse width modulation signal VP output from the comparator 3 is also input to the second demodulation circuit MD2.
The pulse width modulation signal transmitted to the second demodulation circuit MD2 is demodulated into a DC signal here and output as a feedback signal VR. Here, the first demodulation circuit MD1 and the second demodulation circuit MD2
Are exactly the same, the feedback signal VR becomes the same signal as the bus voltage output signal Vout. Therefore, "Equation 5" holds.

【0024】[0024]

【数5】 (Equation 5)

【0025】この帰還信号VR が、バス電圧検出信号V
inと共に差動増幅器1に入力される。これ以降は、以上
の動作が繰り返されるため負帰還がかかることにな
り、”数3”、”数4”、”数5”よりVAMP とVR を
消去して整理すると”数6”が成立する。
The feedback signal VR is used as the bus voltage detection signal V
The signal is input to the differential amplifier 1 together with in. Thereafter, the above operation is repeated, so that negative feedback is applied. If "VAMP" and "VR" are eliminated from "Equation 3", "Equation 4", and "Equation 5" and arranged, "Equation 6" is established. .

【0026】[0026]

【数6】 (Equation 6)

【0027】”数6”において、例えばk=∞とする
と”数7”が成立する。
In Expression 6, if, for example, k = ∞, Expression 7 is satisfied.

【0028】[0028]

【数7】 (Equation 7)

【0029】したがって”数7”より、バス電圧検出信
号Vinとバス電圧出力信号Vout の関係は、未確定係数
Aを含まない式で表すことができるため、Vinに対応し
て一義的に決まるVout が得られることになる。
Therefore, from Equation 7, the relationship between the bus voltage detection signal Vin and the bus voltage output signal Vout can be expressed by an expression that does not include the undetermined coefficient A, and Vout is uniquely determined in correspondence with Vin. Is obtained.

【0030】実施の形態2.図2は、この発明の実施の
形態2を示す構成図であり、図2において、2,3,
4,5,6,7,8,9,Vin,VD ,VP ,VC 及び
Vout は従来装置と全く同一のものである。1はバス電
圧検出信号Vinと帰還信号VR を入力とする差動増幅
器、10,11,12,13はそれぞれ6,7,8,9
と同一のものであり、帰還信号用に設けたものである。
Embodiment 2 FIG. FIG. 2 is a configuration diagram showing a second embodiment of the present invention. In FIG.
4, 5, 6, 7, 8, 9, Vin, VD, VP, VC and Vout are exactly the same as those of the conventional device. Reference numeral 1 denotes a differential amplifier having a bus voltage detection signal Vin and a feedback signal VR as inputs, and 10, 11, 12, and 13 denote 6, 7, 8, 9 respectively.
And is provided for the feedback signal.

【0031】前記のように構成された電力系統電圧検出
装置において、バス電圧検出信号Vinは帰還信号VR と
共に差動増幅器1を通って差動増幅器1の出力信号VAM
P として出力される。ここで、差動増幅器1の利得をk
とすると、この差動増幅器の出力信号VAMP は前記の”
数3”で与えられる。この差動増幅器出力信号VAMPと
鋸歯状波発生器2で発生した鋸歯状波VD との大小関係
が3の比較器で比較され、比較器3の出力はVAMP >V
D でハイレベル、VAMP <VD でローレベルとなる矩形
波となって、Vinはパルス幅変調された信号VP とな
る。この時、VPのハイレベルのデューティ比DHighは
前記の”数1”と同一の式で与えられる。
In the power system voltage detecting device configured as described above, the bus voltage detecting signal Vin passes through the differential amplifier 1 together with the feedback signal VR and the output signal VAM of the differential amplifier 1
Output as P. Here, the gain of the differential amplifier 1 is k
Then, the output signal VAMP of this differential amplifier is
The magnitude relationship between the differential amplifier output signal VAMP and the sawtooth wave VD generated by the sawtooth wave generator 2 is compared by a comparator of 3, and the output of the comparator 3 is VAMP> V.
A rectangular wave having a high level at D and a low level at VAMP <VD is obtained, and Vin is a pulse width modulated signal VP. At this time, the duty ratio DHigh of the high level of VP is given by the same equation as the above "Equation 1".

【0032】この比較器3の出力信号VP はフォトカプ
ラ6を介することによりバス電圧グランド電位4をグラ
ンド電位とする側から分離された形でバス電圧出力信号
グランド電位5をグランド電位とする側へ伝達される。
フォトカプラ6のコレクタ電位VC は、比較器3の出力
信号VP がハイレベルの時ハイレベル(オフ状態)、ロ
ーレベルのときローレベル(オン状態)となる。この時
のバス電圧出力信号Vout は、フォトカプラ6のオン、
オフに応じて、ツェナー電圧生成用抵抗7とツェナーダ
イオード8とで決まる電圧VZ を上限とし、抵抗R9、
及びコンデンサC9からなる出力フィルタ(積分回路)
9の時定数に依存して変動する電圧を出力する。この時
定数を比較器3の出力信号VP の繰り返し周期に比べて
十分大きく設定することにより、Vout の変動を抑え、
出力を安定させている。ここで、Vout は”数8”で与
えられる。
The output signal VP of the comparator 3 is separated from the side having the bus voltage ground potential 4 as the ground potential by way of the photocoupler 6 to the side having the bus voltage output signal ground potential 5 as the ground potential. Is transmitted.
The collector potential VC of the photocoupler 6 is at a high level (off state) when the output signal VP of the comparator 3 is at a high level, and at a low level (on state) when the output signal VP is at a low level. At this time, the bus voltage output signal Vout indicates that the photocoupler 6 is on,
In response to turning off, a voltage VZ determined by the Zener voltage generating resistor 7 and the Zener diode 8 is set as an upper limit.
Filter (integrating circuit) composed of a capacitor and a capacitor C9
9 to output a voltage that fluctuates depending on the time constant. By setting this time constant sufficiently larger than the repetition period of the output signal VP of the comparator 3, the fluctuation of Vout is suppressed,
Output is stabilized. Here, Vout is given by "Equation 8".

【0033】[0033]

【数8】 (Equation 8)

【0034】また、以上の動作における各部の信号、電
圧の変化を時間に対応させたものを図3に示す。次に、
前記の比較器3の出力であるパルス幅変調信号VP は、
フォトカプラ10、ツェナー電圧生成用抵抗11、ツェ
ナーダイオード12、及び出力フィルた13からなるバ
ス電圧出力信号グランド電位をグランド電位とする回路
と同一回路で復調され、帰還信号VR として出力され
る。このため、帰還信号VR はバス電圧出力信号Vout
と同一の信号となる。したがって、前記の”数5”が成
立する。この帰還信号VR がバス電圧検出信号Vinと共
に差動増幅器1に入力される。これ以降は以上の動作が
繰り返され負帰還がかかることになるため、”数
3”、”数5”、”数8”よりVAMP とVR を消去して
整理すると”数9”が成立する。
FIG. 3 shows changes in signals and voltages of the respective parts in the above operation in accordance with time. next,
The pulse width modulation signal VP output from the comparator 3 is
A bus voltage output signal composed of the photocoupler 10, the Zener voltage generating resistor 11, the Zener diode 12, and the output fill 13 is demodulated by the same circuit as the circuit having the ground potential as the ground potential, and is output as the feedback signal VR. Therefore, the feedback signal VR becomes the bus voltage output signal Vout
And the same signal. Therefore, the above “Equation 5” is established. This feedback signal VR is input to the differential amplifier 1 together with the bus voltage detection signal Vin. Thereafter, the above operation is repeated and negative feedback is applied. Therefore, if VAMP and VR are eliminated and rearranged from "Equation 3", "Equation 5", and "Equation 8", "Equation 9" is established.

【0035】[0035]

【数9】 (Equation 9)

【0036】”数9”において、例えばk=∞とする
と、バス電圧出力信号Vout の変動因子である鋸歯状波
VD の波高値VDMAXを含む項は、1に比べて十分小さな
値となるため、”数10”が成立する。
In equation (9), if k = k, for example, the term including the peak value VDMAX of the sawtooth wave VD, which is a variation factor of the bus voltage output signal Vout, is a value sufficiently smaller than 1, so that "Equation 10" holds.

【0037】[0037]

【数10】 (Equation 10)

【0038】したがって”数10”より、バス電圧検出
信号Vinとバス電圧出力信号Voutの関係は、変動因子
を含まない式で与えられることになるため、Vinに対応
して一義的に決まるVout が得られることになる。
Therefore, from "Equation 10", since the relationship between the bus voltage detection signal Vin and the bus voltage output signal Vout is given by an expression that does not include a variation factor, Vout uniquely determined in accordance with Vin is determined. Will be obtained.

【0039】なお、上記説明において信号、または電圧
レベルに関してハイ、ローの表現を用いているものは相
対的な概念であり、レベルを反転して構成しても同様の
効果を奏する。
In the above description, the expression of high or low with respect to the signal or voltage level is a relative concept, and the same effect can be obtained even if the level is inverted.

【0040】実施の形態3.図4は、この発明の実施の
形態3を示す構成図であり、図4において、2,3,
4,5,6,7,8,9,Vin,VD ,VP ,VC 及び
Vout は従来装置と全く同一のものである。1はバス電
圧検出信号Vinと帰還信号VR を入力とする差動増幅
器、11,12,13はそれぞれ7,8,9と同一、1
4はトランス、15はダイオード、16は第一の電流制
限抵抗、17は第一のトランジスタ、18は第二の電流
制限抵抗、19は第二のトランジスタである。
Embodiment 3 FIG. 4 is a configuration diagram showing a third embodiment of the present invention. In FIG.
4, 5, 6, 7, 8, 9, Vin, VD, VP, VC and Vout are exactly the same as those of the conventional device. Reference numeral 1 denotes a differential amplifier which receives a bus voltage detection signal Vin and a feedback signal VR as inputs, and 11, 12, and 13 are the same as 7, 8, and 9, respectively.
4 is a transformer, 15 is a diode, 16 is a first current limiting resistor, 17 is a first transistor, 18 is a second current limiting resistor, and 19 is a second transistor.

【0041】前記のように構成された電力系統電圧検出
装置において、バス電圧検出信号Vinは差動増幅器1を
通って差動増幅器1の出力信号VAMP として出力され
る。この差動増幅器1の出力信号VAMP は前記の”数
3”と同一の式で与えられる。この差動増幅器出力信号
VAMP と鋸歯状波発生器2で発生した鋸歯状波VD との
大小関係が3の比較器で比較され、比較器3の出力はV
AMP >VD でハイレベル、VAMP <VD でローレベルと
なる矩形波となって、Vinはパルス幅変調された信号V
P となる。この時、VP のハイレベルのデューティ比D
Highは前記の”数1”と同一の式で与えられる。
In the power system voltage detection device configured as described above, the bus voltage detection signal Vin passes through the differential amplifier 1 and is output as the output signal VAMP of the differential amplifier 1. The output signal VAMP of the differential amplifier 1 is given by the same equation as in the above "Equation 3". The magnitude relationship between the differential amplifier output signal VAMP and the sawtooth wave VD generated by the sawtooth wave generator 2 is compared by a comparator 3 and the output of the comparator 3 is V
A rectangular wave having a high level when AMP> VD and a low level when VAMP <VD is obtained, and Vin is a pulse width modulated signal V
Becomes P. At this time, the high-level duty ratio D of VP
High is given by the same equation as in the above “Equation 1”.

【0042】この比較器3の出力信号VP はトランス1
4を介することによりバス電圧グランド電位4をグラン
ド電位とする側から分離された形でバス電圧出力信号グ
ランド電位5をグランド電位とする側へ伝達される。ト
ランス14の一次側にはリセット巻き線LR が設けてあ
り、比較器3の出力VP がローレベルの時に励磁された
エネルギーを、VP がハイレベルのときにダイオード1
5を経由して電源側へ回生させ、トランスが飽和するこ
とを防いでいる。更に、トランスの二次側は第一の二次
巻き線LS1と第二の二次巻き線LS2を具備している。
The output signal VP of the comparator 3 is
The bus voltage output signal is transmitted to the side where the ground potential 5 is used as the bus voltage output signal in a form separated from the side where the bus voltage ground potential 4 is used as the ground potential. A reset winding LR is provided on the primary side of the transformer 14, and the excited energy is used when the output VP of the comparator 3 is at a low level.
Regeneration to the power supply side via 5 prevents the transformer from saturating. Further, the secondary side of the transformer has a first secondary winding LS1 and a second secondary winding LS2.

【0043】まず、トランス14の第一の二次巻き線L
S1を介して伝達された比較器3の出力信号VP は、第一
の電流制限抵抗16を通って第一のトランジスタ17を
駆動する。このトランジスタ17のコレクタ電圧VC
は、VP がハイレベルのときハイレベル(オフ状態)、
ローレベルのときローレベル(オン状態)となる。この
とき、バス電圧出力信号Vout は第一のトランジスタ1
7のコレクタ電位VC のレベルに応じて、ツェナー電圧
生成用抵抗7とツェナーダイオード8とで決まる電圧V
Z を上限とし、抵抗R9、及びコンデンサC9からなる
出力フィルタ(積分回路)9の時定数に依存して変動す
る電圧を出力する。この時定数を比較器3の出力信号V
P の繰り返し周期に比べて十分大きく設定することによ
りVout の変動を抑え、出力を安定させている。ここ
で、Vout は前記の”数8”で与えられる。また、以上
の動作における各部の信号、電圧の変化を時間に対応さ
せたものも図3と同様である。
First, the first secondary winding L of the transformer 14
The output signal VP of the comparator 3 transmitted via S1 drives the first transistor 17 through the first current limiting resistor 16. The collector voltage VC of this transistor 17
Is high level (off state) when VP is high level,
When it is at the low level, it becomes low level (on state). At this time, the bus voltage output signal Vout is the first transistor 1
7, a voltage V determined by a Zener voltage generating resistor 7 and a Zener diode 8 in accordance with the level of the collector potential VC.
With Z as the upper limit, a voltage that varies depending on the time constant of an output filter (integrating circuit) 9 including a resistor R9 and a capacitor C9 is output. This time constant is used as the output signal V of the comparator 3.
By setting it sufficiently larger than the repetition period of P, the fluctuation of Vout is suppressed and the output is stabilized. Here, Vout is given by the above “Equation 8”. In addition, the case where the change of the signal and voltage of each part in the above operation is made to correspond to the time is also the same as FIG.

【0044】一方、トランス14の二次側の第二の二次
巻き線LS2を介して伝達された比較器3の出力信号VP
は、第二の電流制限抵抗18、第二のトランジスタ1
9、第二のツェナー電圧生成用抵抗11、第二のツェナ
ーダイオード12、及び第二の出力フィルタ(積分回
路)13で構成された回路を通って出力されるが、ここ
の回路構成をバス電圧出力信号グランド電位5をグラン
ド電位とする回路と同一にし、この出力信号がバス電圧
出力信号Vout と同一の信号となるようにしている。こ
の信号は、帰還信号VR としてバス電圧検出信号Vinと
共に差動増幅器1に入力される。このような構成にする
ことにより、バス電圧検出信号Vinに負帰還がかかるこ
とになるため、前記の”数9”、及び”数10”が成立
し、結果的にバス電圧検出信号Vinとバス電圧出力信号
Vout の関係は変動因子を含まない式で与えられること
になり、Vinに対応して一義的に決まるVout が得られ
ることになる。
On the other hand, the output signal VP of the comparator 3 transmitted via the second secondary winding LS2 on the secondary side of the transformer 14
Is the second current limiting resistor 18, the second transistor 1
9, a second Zener voltage generating resistor 11, a second Zener diode 12, and a second output filter (integrating circuit) 13. The output is passed through a circuit. The output signal ground potential 5 is set to be the same as the circuit that sets the ground potential, and this output signal is the same as the bus voltage output signal Vout. This signal is input to the differential amplifier 1 together with the bus voltage detection signal Vin as a feedback signal VR. With such a configuration, the negative feedback is applied to the bus voltage detection signal Vin, so that the above-mentioned “Equation 9” and “Equation 10” are satisfied. As a result, the bus voltage detection signal Vin and the bus The relationship of the voltage output signal Vout is given by an equation that does not include a variation factor, and Vout uniquely determined in correspondence with Vin is obtained.

【0045】なお、上記説明において信号、または電圧
レベルに関してハイ、ローの表現を用いているものは相
対的な概念であり、レベルを反転して構成しても同様の
効果を奏する。
In the above description, the expression of high or low with respect to the signal or voltage level is a relative concept, and the same effect can be obtained even if the level is inverted.

【0046】実施の形態4.図5は、この発明の実施の
形態4を示す構成図であり、図5において、2,3,
4,5,7,8,9,Vin,VD ,VP ,VC 及びVou
t は従来装置と全く同一のものである。1はバス電圧検
出信号Vinと帰還信号VR を入力とする差動増幅器、1
1,12,13はそれぞれ7,8,9と同一、15はダ
イオード、16は第一の電流制限抵抗、17は第一のト
ランジスタ、20はトランス、21は第二の電流制限抵
抗、22は第二のトランジスタ、23は第三の電流制限
抵抗、24は第三のトランジスタである。
Embodiment 4 FIG. FIG. 5 is a configuration diagram showing a fourth embodiment of the present invention. In FIG.
4, 5, 7, 8, 9, Vin, VD, VP, VC and Vou
t is exactly the same as the conventional device. 1 is a differential amplifier having a bus voltage detection signal Vin and a feedback signal VR as inputs.
1, 12, 13 are the same as 7, 8, 9 respectively, 15 is a diode, 16 is a first current limiting resistor, 17 is a first transistor, 20 is a transformer, 21 is a second current limiting resistor, and 22 is The second transistor, 23 is a third current limiting resistor, and 24 is a third transistor.

【0047】前記のように構成された電力系統電圧検出
装置において、バス電圧検出信号Vinは差動増幅器1を
通って差動増幅器1の出力信号VAMP として出力され
る。この差動増幅器出力信号VAMP と鋸歯状波発生器2
で発生した鋸歯状波VD との大小関係が比較器3で比較
され、比較器3の出力はVAMP >VD でハイレベル、V
AMP <VD でローレベルとなる矩形波となって、Vinは
パルス幅変調された信号VP となる。この時、VP のハ
イレベルのデューティ比DHighは前記の”数1”と同一
の式で与えられる。
In the power system voltage detecting device configured as described above, the bus voltage detecting signal Vin passes through the differential amplifier 1 and is output as the output signal VAMP of the differential amplifier 1. This differential amplifier output signal VAMP and the sawtooth wave generator 2
The magnitude relationship with the sawtooth wave VD generated in the above is compared by the comparator 3, and the output of the comparator 3 is at a high level when VAMP> VD.
A rectangular wave having a low level when AMP <VD is obtained, and Vin becomes a pulse width modulated signal VP. At this time, the duty ratio DHigh of the high level of VP is given by the same equation as the above "Equation 1".

【0048】この比較器3の出力信号VP はトランス2
0を介することによりバス電圧グランド電位4をグラン
ド電位とする側から分離された形でバス電圧出力信号グ
ランド電位5をグランド電位とする側へ伝達される。ト
ランス20の一次側にはリセット巻き線LR が設けてあ
り、比較器3の出力VP がローレベルの時に励磁された
エネルギーを、VP がハイレベルのときにダイオード1
5を経由して電源側へ回生させ、トランスが飽和するこ
とを防いでいる。トランスの二次巻き線LS を介して伝
達された比較器3の出力信号VP は、第一の電流制限抵
抗16を通って第一のトランジスタ17を駆動する。こ
のトランジスタのコレクタ電圧VC は、VP がハイレベ
ルのときハイレベル(オフ状態)、ローレベルのときロ
ーレベル(オン状態)となる。このとき、バス電圧出力
信号Vout は第一のトランジスタ17のコレクタ電位V
C のレベルに応じて、ツェナー電圧生成用抵抗7とツェ
ナーダイオード8とで決まる電圧VZ を上限とし、抵抗
R9、コンデンサC9からなる出力フィルタ(積分回
路)9の時定数に依存して変動する電圧を出力する。こ
の時定数を比較器3の出力信号VP の繰り返し周期に比
べて十分大きくすることによりVout の変動を抑え、出
力を安定させている。ここで、Vout は前記の”数8”
で与えられる。また、以上の動作における各部の信号、
電圧の変化を時間に対応させたものも図3と同様であ
る。
The output signal VP of the comparator 3 is
Through 0, the bus voltage output signal is transmitted to the side having the ground potential 5 as the ground potential in a form separated from the side having the bus voltage ground potential 4 as the ground potential. A reset winding LR is provided on the primary side of the transformer 20, and the energy excited when the output VP of the comparator 3 is at a low level and the diode 1 when the output VP is at a high level.
Regeneration to the power supply side via 5 prevents the transformer from saturating. The output signal VP of the comparator 3 transmitted via the secondary winding LS of the transformer drives the first transistor 17 through the first current limiting resistor 16. The collector voltage VC of this transistor is at a high level (off state) when VP is at a high level, and at a low level (on state) when VP is at a low level. At this time, the bus voltage output signal Vout is equal to the collector potential V of the first transistor 17.
A voltage fluctuating depending on a time constant of an output filter (integrating circuit) 9 including a resistor R9 and a capacitor C9 with an upper limit of a voltage VZ determined by the Zener voltage generating resistor 7 and the Zener diode 8 according to the level of C. Is output. By making this time constant sufficiently larger than the repetition period of the output signal VP of the comparator 3, the fluctuation of Vout is suppressed and the output is stabilized. Here, Vout is the above “Equation 8”.
Given by In addition, signals of each part in the above operation,
The case where the change in the voltage is made to correspond to the time is the same as that in FIG.

【0049】更に、前記の比較器3の出力信号VP は、
第二の電流制限抵抗21を通って第二のトランジスタ2
2を駆動する。第二のトランジスタ22のコレクタ電位
は、比較器3の出力信号VP がハイレベルのときローレ
ベル(トランジスタ22オン)、ローレベルのときハイ
レベル(トランジスタ22オフ)となる。したがって、
トランジスタ22はトランス20の動作を模擬すること
になる。このようにして、トランジスタ22を通って伝
達された比較器3の出力信号VP は、第三の電流制限抵
抗23、第三のトランジスタ24、第二のツェナー電圧
生成用抵抗11、第二のツェナーダイオード12、及び
第二の出力フィルタ(積分回路)13で構成された回路
を通って出力されるが、ここの回路構成をバス電圧出力
信号グランド電位5をグランド電位とする回路と同一構
成にし、この出力信号がバス電圧出力信号Vout と同一
の信号となるようにしている。この信号は、帰還信号V
Rとしてバス電圧検出信号Vinと共に差動増幅器1に入
力される。このような構成にすることにより、バス電圧
検出信号Vinに負帰還がかかることになるため、前記
の”数9”、及び”数10”が成立し、結果的にバス電
圧検出信号Vinとバス電圧出力信号Vout の関係は変動
因子を含まない式で与えられることになり、Vinに対応
して一義的に決まるVout が得られることになる。
Further, the output signal VP of the comparator 3 is
The second transistor 2 through the second current limiting resistor 21
2 is driven. The collector potential of the second transistor 22 is low (transistor 22 on) when the output signal VP of the comparator 3 is high and high (transistor 22 off) when the output signal VP is low. Therefore,
The transistor 22 simulates the operation of the transformer 20. In this manner, the output signal VP of the comparator 3 transmitted through the transistor 22 includes the third current limiting resistor 23, the third transistor 24, the second Zener voltage generating resistor 11, and the second Zener voltage generating resistor 11. The signal is output through a circuit composed of a diode 12 and a second output filter (integrating circuit) 13. The circuit configuration here is the same as that of the circuit using the bus voltage output signal ground potential 5 as the ground potential. This output signal is the same as the bus voltage output signal Vout. This signal is the feedback signal V
R is input to the differential amplifier 1 together with the bus voltage detection signal Vin. With such a configuration, the negative feedback is applied to the bus voltage detection signal Vin, so that the above-mentioned “Equation 9” and “Equation 10” are satisfied. As a result, the bus voltage detection signal Vin and the bus The relationship of the voltage output signal Vout is given by an equation that does not include a variation factor, and Vout uniquely determined in correspondence with Vin is obtained.

【0050】なお、上記説明において信号、または電圧
レベルに関してハイ、ローの表現を用いているものは相
対的な概念であり、レベルを反転して構成しても同様の
効果を奏する。
In the above description, the expression of high or low with respect to the signal or voltage level is a relative concept, and the same effect can be obtained even if the level is inverted.

【0051】実施の形態5.図6は、この発明の実施の
形態5を示す構成図であり、図6において、2,3,
4,5,8,9,Vin,VD ,VP 及びVout は従来装
置と同一のものである。1はバス電圧検出信号Vinと帰
還信号VR を入力とする差動増幅器、12,13はそれ
ぞれ8,9と同一、25は第一の電流制限抵抗、26は
第一のトランジスタ、27は第二のトランジスタ、28
は第一の大容量コンデンサ、29は第二の大容量コンデ
ンサ、30は第一の絶縁用高抵抗、31は第二の絶縁用
高抵抗、32は第二の電流制限抵抗、33は第三のトラ
ンジスタ、34は第四のトランジスタである。
Embodiment 5 FIG. FIG. 6 is a configuration diagram showing a fifth embodiment of the present invention. In FIG.
4, 5, 8, 9, Vin, VD, VP and Vout are the same as those of the conventional device. 1 is a differential amplifier which receives a bus voltage detection signal Vin and a feedback signal VR as inputs, 12 and 13 are the same as 8, 9 respectively, 25 is a first current limiting resistor, 26 is a first transistor, and 27 is a second transistor. Transistor, 28
Is a first large capacity capacitor, 29 is a second large capacity capacitor, 30 is a first insulating high resistance, 31 is a second insulating high resistance, 32 is a second current limiting resistance, 33 is a third current limiting resistance. The transistor 34 is a fourth transistor.

【0052】前記のように構成された電力系統電圧検出
装置において、バス電圧検出信号Vinは差動増幅器1を
通って差動増幅器1の出力信号VAMP として出力され
る。この差動増幅器1の出力信号VAMP は前記の”数
3”と同一の式で与えられる。この差動増幅器出力信号
VAMP と鋸歯状波発生器2で発生した鋸歯状波VD との
大小関係が比較器3で比較され、比較器3の出力はVAM
P >VD でハイレベル、VAMP <VD でローレベルとな
る矩形波となって、Vinはパルス幅変調された信号VP
となる。この時、VP のハイレベルのデューティ比DHi
ghは前記の”数1”と同一の式で与えられる。
In the power system voltage detection device configured as described above, the bus voltage detection signal Vin passes through the differential amplifier 1 and is output as the output signal VAMP of the differential amplifier 1. The output signal VAMP of the differential amplifier 1 is given by the same equation as in the above "Equation 3". The magnitude relationship between the differential amplifier output signal VAMP and the sawtooth wave VD generated by the sawtooth wave generator 2 is compared by a comparator 3, and the output of the comparator 3 is VAM
It becomes a rectangular wave which becomes high level when P> VD and becomes low level when VAMP <VD, and Vin is a pulse width modulated signal VP.
Becomes At this time, the high-level duty ratio DHi of VP
gh is given by the same formula as the above “Equation 1”.

【0053】まず、この比較器3の出力信号VP は、コ
レクタ電流を制限するための第一の電流制限抵抗25が
接続された第一のトランジスタ26とコレクタ側がバス
電圧グランド電位である第二のトランジスタ27で構成
されたプッシュプル回路を駆動し、この回路の出力信号
となって大容量コンデンサ28,29及び絶縁用高抵抗
30,31を介して、バス電圧出力信号グランド電位5
をグランドする側へ伝達される。この伝達された信号に
応じて、バス電圧出力信号Vout はツェナーダイオード
8で決まる電圧VZ を上限とし、抵抗R9、及びコンデ
ンサC9からなる出力フィルタ(積分回路)9の時定数
に依存して変動する電圧となる。この時定数を比較器3
の出力信号VP の繰り返し周期に比べて十分大きくする
ことによりバス電圧出力信号Vout の変動を抑え、出力
を安定させている。ここで、Vout は前記の”数8”で
表される。
First, the output signal VP of the comparator 3 is divided into a first transistor 26 to which a first current limiting resistor 25 for limiting the collector current is connected and a second transistor 26 whose collector side is a bus voltage ground potential. The push-pull circuit constituted by the transistor 27 is driven, and the output signal of this circuit is used as the output signal of the bus voltage output signal ground potential 5 via the large-capacitance capacitors 28 and 29 and the insulating high-resistances 30 and 31.
To the grounding side. In response to the transmitted signal, the bus voltage output signal Vout fluctuates depending on the time constant of the output filter (integration circuit) 9 including the resistor R9 and the capacitor C9, with the upper limit being the voltage VZ determined by the Zener diode 8. Voltage. This time constant is calculated by the comparator 3
By making the output signal VP sufficiently larger than the repetition period of the output signal VP, the fluctuation of the bus voltage output signal Vout is suppressed and the output is stabilized. Here, Vout is represented by the above-mentioned “Equation 8”.

【0054】次に、前記の比較器3の出力信号VP は、
コレクタ電流を制限するための第二の電流制限抵抗32
が接続された第三のトランジスタ33とコレクタ側がバ
ス電圧グランド電位である第四のトランジスタ34で構
成されたプッシュプル回路を駆動し、その出力信号とな
り、ツェナーダイオード12、及び出力フィルタ(積分
回路)13で構成された回路を通って出力される。この
ような回路構成で比較器3の出力信号VP を処理してい
るため、出力フィルタ(積分回路)13から出力される
信号はバス電圧出力信号Vout と同一になる。この出力
フィルタ(積分回路)13から出力されるバス電圧出力
信号Vout と同一の信号は、帰還信号VR としてバス電
圧検出信号Vinと共に差動増幅器1に入力される。この
ような構成にすることにより、バス電圧検出信号Vinに
負帰還がかかることになり、前記の”数9”、及び”数
10”が成立し、結果的にバス電圧検出信号Vinとバス
電圧出力信号Vout の関係は変動因子を含まない式で与
えられることになり、Vinに対応して一義的に決まるV
out が得られることになる。
Next, the output signal VP of the comparator 3 is
Second current limiting resistor 32 for limiting the collector current
Drives the push-pull circuit composed of the third transistor 33 connected to the third transistor 33 and the fourth transistor 34 whose collector side is the bus voltage ground potential, and outputs a signal from the push-pull circuit. The Zener diode 12 and the output filter (integrating circuit) 13 and output through the circuit. Since the output signal VP of the comparator 3 is processed by such a circuit configuration, the signal output from the output filter (integrating circuit) 13 becomes the same as the bus voltage output signal Vout. The same signal as the bus voltage output signal Vout output from the output filter (integrating circuit) 13 is input to the differential amplifier 1 together with the bus voltage detection signal Vin as a feedback signal VR. With such a configuration, negative feedback is applied to the bus voltage detection signal Vin, and the above-described “Equation 9” and “Equation 10” are satisfied. As a result, the bus voltage detection signal Vin and the bus voltage The relationship of the output signal Vout is given by an equation that does not include a variation factor, and V is uniquely determined in correspondence with Vin.
out will be obtained.

【0055】また、上記説明において信号、または電圧
レベルに関してハイ、ローの表現を用いているものは相
対的な概念であり、レベルを反転して構成しても同様の
効果を奏する。
In the above description, the expression of high or low with respect to the signal or voltage level is a relative concept, and a similar effect can be obtained even if the level is inverted.

【0056】実施の形態6.なお、上記実施の形態5で
はバス電圧グランド電位4をグランド電位とする側とバ
ス電圧出力信号グランド電位5をグランド電位とする側
とを分離するために、第一、第二の大容量コンデンサ2
8,29及び絶縁用高抵抗30,31を設け、その後段
にツェナーダイオード8、及び抵抗R9とコンデンサC
9からなる出力フィルタ(積分回路)9を設けたものを
示したが、図7に示す実施の形態のように、第一、第二
の大容量コンデンサ28,29の後段を第一の終端抵抗
35で終端し、その両端の電圧を積分する第一の積分回
路36と、第一の積分回路内のコンデンサの放電用に第
一の放電用抵抗37を設け、更に帰還信号用である第
三、第四のトランジスタ33,34で構成されるプッシ
ュプル回路を設け、この回路の出力電圧を第二の終端抵
抗38で終端し、その両端の電圧を積分する第二の積分
回路39と第二の積分回路内のコンデンサの放電用に第
二の放電用抵抗40を設けても同様の効果を奏する。
Embodiment 6 FIG. In the fifth embodiment, the first and second large-capacitance capacitors 2 are used in order to separate the side on which the bus voltage ground potential 4 is the ground potential and the side on which the bus voltage output signal ground potential 5 is the ground potential.
8 and 29 and high insulating resistors 30 and 31 are provided, and a zener diode 8, a resistor R9 and a capacitor C
Although an output filter (integrating circuit) 9 made up of the first and second large-capacitance capacitors 9 and 9 is provided as in the embodiment shown in FIG. 35, a first integrating circuit 36 for integrating the voltage between both ends thereof, a first discharging resistor 37 for discharging the capacitor in the first integrating circuit, and a third discharging resistor 37 for the feedback signal. , A push-pull circuit constituted by fourth transistors 33 and 34, an output voltage of this circuit is terminated by a second terminating resistor 38, and a second integrating circuit 39 for integrating the voltage between both ends is provided with a second integrating circuit 39. The same effect can be obtained by providing the second discharging resistor 40 for discharging the capacitor in the integrating circuit.

【0057】[0057]

【発明の効果】この発明によれば、バス電圧検出信号と
帰還信号を入力とする差動増幅器を設け、その差動増幅
器の出力と鋸歯状波発生器の出力の大小関係を比較しパ
ルス幅変調する比較器を設け、パルス幅変調された比較
器出力信号をバス電圧グランド電位から分離した形で伝
達する信号伝達回路を設け、信号伝達回路の出力である
パルス幅変調信号を受けバス電圧出力信号グランド電位
がグランド電位となる信号に復調する第一の復調回路を
設け、この第一の復調回路の出力がバス電圧出力信号と
なる構成とし、さらに、比較器出力信号であるパルス幅
変調信号をバス電圧グランド電位をグランド電位となる
信号に復調する第二の復調回路を設け、この第二の復調
回路と第一の復調回路とを同一構成にすることにより、
第二の復調回路の出力が第一の復調回路の出力であるバ
ス電圧出力信号と同一となるようにし、この出力を帰還
信号としてバス電圧検出信号と共に前記の差動増幅器に
入力し負帰還をかける構成にしたので、バス電圧検出信
号にはバス電圧出力信号の変動に応じた負帰還がかかる
ことになり、その結果、バス電圧検出信号とバス電圧出
力信号の関係は変動因子と無関係となり、バス電圧検出
信号に対応して一義的に決まるバス電圧出力信号が得ら
れる効果がある。
According to the present invention, a differential amplifier having a bus voltage detection signal and a feedback signal as inputs is provided, and the difference between the output of the differential amplifier and the output of the sawtooth wave generator is compared to determine the pulse width. A comparator for modulating the signal; a signal transmission circuit for transmitting a pulse width-modulated comparator output signal in a form separated from a bus voltage ground potential; and a bus voltage output for receiving a pulse width modulation signal output from the signal transmission circuit. A first demodulation circuit that demodulates the signal to a signal whose ground potential is the ground potential; a configuration in which the output of the first demodulation circuit is a bus voltage output signal; and a pulse width modulation signal that is a comparator output signal By providing a second demodulation circuit for demodulating the bus voltage ground potential to a signal that becomes the ground potential, by making this second demodulation circuit and the first demodulation circuit the same configuration,
The output of the second demodulation circuit is made the same as the bus voltage output signal that is the output of the first demodulation circuit, and this output is input to the differential amplifier together with the bus voltage detection signal as a feedback signal, and negative feedback is performed. Since the bus voltage detection signal is subjected to negative feedback according to the fluctuation of the bus voltage output signal, the relationship between the bus voltage detection signal and the bus voltage output signal becomes independent of the fluctuation factor. There is an effect that a bus voltage output signal uniquely determined according to the bus voltage detection signal can be obtained.

【0058】また、この発明によれば、フォトカプラよ
り後段の回路が同一となる構成にしたので、帰還信号は
バス電圧出力信号と同一の信号となり、この帰還信号を
バス電圧検出信号と共に差動増幅器に入力し負帰還をか
ける構成にしたので、バス電圧検出信号にはバス電圧出
力信号の変動に応じた負帰還がかかることになり、バス
電圧出力信号に現れた変動の補正が行われ、その結果、
バス電圧検出信号とバス電圧出力信号の関係は変動因子
と無関係となって、バス電圧検出信号に対応して一義的
に決まるバス電圧出力信号が得られる効果がある。
Further, according to the present invention, since the circuit subsequent to the photocoupler is configured to be the same, the feedback signal is the same as the bus voltage output signal, and this feedback signal is differentially output together with the bus voltage detection signal. Since the configuration is such that negative feedback is input to the amplifier and negative feedback is applied to the bus voltage detection signal according to the variation of the bus voltage output signal, the variation appearing in the bus voltage output signal is corrected, as a result,
The relationship between the bus voltage detection signal and the bus voltage output signal is independent of the variation factor, and there is an effect that a bus voltage output signal uniquely determined corresponding to the bus voltage detection signal is obtained.

【0059】この発明によれば、トランスの二次側より
後段の回路が同一となる構成にしたので、帰還信号はバ
ス電圧出力信号と同一の信号となり、この帰還信号をバ
ス電圧検出信号と共に差動増幅器に入力し負帰還をかけ
る構成にしたので、バス電圧検出信号にはバス電圧出力
信号の変動に応じた負帰還がかかることになり、バス電
圧出力信号に現れた変動の補正が行われ、その結果、バ
ス電圧検出信号とバス電圧出力信号の関係は変動因子と
無関係となって、バス電圧検出信号に対応して一義的に
決まるバス電圧出力信号が得られる効果がある。
According to the present invention, since the circuit downstream of the secondary side of the transformer is configured to be the same, the feedback signal becomes the same signal as the bus voltage output signal. Since the negative feedback is applied to the dynamic amplifier, negative feedback is applied to the bus voltage detection signal in accordance with the fluctuation of the bus voltage output signal, and the fluctuation that appears in the bus voltage output signal is corrected. As a result, the relationship between the bus voltage detection signal and the bus voltage output signal is independent of the variation factor, and the bus voltage output signal uniquely determined in correspondence with the bus voltage detection signal is obtained.

【0060】また、この発明によれば、第二のトランジ
スタがトランスの信号伝達動作と同等の動作を行うこと
になるため、比較器出力側より後段の回路動作が同一と
なる。したがって、帰還信号はバス電圧出力信号と同一
の信号となり、この帰還信号をバス電圧検出信号と共に
差動増幅器に入力し負帰還をかける構成にしたので、バ
ス電圧検出信号にはバス電圧出力信号の変動に応じた負
帰還がかかることになり、バス電圧出力信号に現れた変
動の補正が行われ、その結果、バス電圧検出信号とバス
電圧出力信号の関係は変動因子と無関係となって、バス
電圧検出信号に対応して一義的に決まるバス電圧出力信
号が得られる効果がある。
Further, according to the present invention, since the second transistor performs the same operation as the signal transmission operation of the transformer, the circuit operation at the subsequent stage from the comparator output side is the same. Therefore, the feedback signal becomes the same signal as the bus voltage output signal, and this feedback signal is input to the differential amplifier together with the bus voltage detection signal to apply a negative feedback, so that the bus voltage detection signal includes the bus voltage output signal. Negative feedback is applied according to the fluctuation, and the fluctuation that appears in the bus voltage output signal is corrected. As a result, the relationship between the bus voltage detection signal and the bus voltage output signal becomes independent of the fluctuation factor, There is an effect that a bus voltage output signal uniquely determined according to the voltage detection signal can be obtained.

【0061】さらに、この発明は帰還信号用に具備して
いたトランスの二次巻き線が不要になる構成にしたの
で、トランスの小型、軽量化、低価格化が図れ、その結
果、装置自体の小型、軽量化、低価格化が図れる効果が
ある。
Further, according to the present invention, since the secondary winding of the transformer provided for the feedback signal is not required, the size, weight and cost of the transformer can be reduced. This has the effect of reducing size, weight, and cost.

【0062】この発明によれば、比較器出力側より後段
の回路動作が同一となる構成にしたので、帰還信号はバ
ス電圧出力信号と同一の信号となり、この帰還信号をバ
ス電圧検出信号と共に差動増幅器に入力し負帰還をかけ
る構成にしたので、バス電圧検出信号にはバス電圧出力
信号の変動に応じた負帰還がかかることになり、バス電
圧出力信号に現れた変動の補正が行われ、その結果、バ
ス電圧検出信号とバス電圧出力信号の関係は変動因子と
無関係となって、バス電圧検出信号に対応して一義的に
決まるバス電圧出力信号が得られる効果がある。
According to the present invention, since the circuit operation at the subsequent stage from the comparator output side is configured to be the same, the feedback signal becomes the same signal as the bus voltage output signal, and this feedback signal is compared with the bus voltage detection signal. Since the negative feedback is applied to the dynamic amplifier, negative feedback is applied to the bus voltage detection signal in accordance with the fluctuation of the bus voltage output signal, and the fluctuation that appears in the bus voltage output signal is corrected. As a result, the relationship between the bus voltage detection signal and the bus voltage output signal is independent of the variation factor, and the bus voltage output signal uniquely determined in correspondence with the bus voltage detection signal is obtained.

【0063】また、この発明によれば、比較器出力側よ
り後段の回路動作が同一となる構成にしたので、帰還信
号はバス電圧出力信号と同一の信号となり、この帰還信
号をバス電圧検出信号と共に差動増幅器に入力し負帰還
をかける構成にしたので、バス電圧検出信号にはバス電
圧出力信号の変動に応じた負帰還がかかることになり、
バス電圧出力信号に現れた変動の補正が行われ、その結
果、バス電圧検出信号とバス電圧出力信号の関係は変動
因子と無関係となって、バス電圧検出信号に対応して一
義的に決まるバス電圧出力信号が得られる効果がある。
Further, according to the present invention, since the circuit operation at the subsequent stage from the comparator output side is the same, the feedback signal becomes the same signal as the bus voltage output signal, and this feedback signal is used as the bus voltage detection signal. With the differential amplifier and negative feedback, the bus voltage detection signal is subject to negative feedback according to the fluctuation of the bus voltage output signal.
The fluctuation appearing in the bus voltage output signal is corrected, and as a result, the relationship between the bus voltage detection signal and the bus voltage output signal becomes independent of the fluctuation factor, and is uniquely determined according to the bus voltage detection signal. There is an effect that a voltage output signal can be obtained.

【0064】さらに、この発明は大容量コンデンサの後
段を抵抗で終端する構成にしたので、大容量コンデンサ
の小型化が図れ、その結果、装置自体の小型、軽量化が
図れる効果がある。
Further, in the present invention, since the latter stage of the large-capacity capacitor is terminated with a resistor, the large-capacity capacitor can be reduced in size, and as a result, the device itself can be reduced in size and weight.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明による電力系統電圧検出装置の実施
の形態1を示す構成図である。
FIG. 1 is a configuration diagram showing Embodiment 1 of a power system voltage detection device according to the present invention.

【図2】 この発明による電力系統電圧検出装置の実施
の形態2を示す構成図である。
FIG. 2 is a configuration diagram showing Embodiment 2 of a power system voltage detection device according to the present invention.

【図3】 この発明による電力系統電圧検出装置の実施
の形態2における各部の動作状態を示すタイムチャート
である。
FIG. 3 is a time chart showing an operation state of each unit in a power system voltage detection device according to a second embodiment of the present invention;

【図4】 この発明による電力系統電圧検出装置の実施
の形態3を示す構成図である。
FIG. 4 is a configuration diagram showing Embodiment 3 of a power system voltage detection device according to the present invention.

【図5】 この発明による電力系統電圧検出装置の実施
の形態4を示す構成図である。
FIG. 5 is a configuration diagram showing Embodiment 4 of a power system voltage detection device according to the present invention.

【図6】 この発明による電力系統電圧検出装置の実施
の形態5を示す構成図である。
FIG. 6 is a configuration diagram showing Embodiment 5 of a power system voltage detection device according to the present invention.

【図7】 この発明による電力系統電圧検出装置の実施
の形態6を示す構成図である。
FIG. 7 is a configuration diagram showing Embodiment 6 of a power system voltage detection device according to the present invention.

【図8】 従来の電力系統電圧検出装置を示す構成図で
ある。
FIG. 8 is a configuration diagram showing a conventional power system voltage detection device.

【図9】 従来の電力系統電圧検出装置の各部の動作状
態を示すタイムチャートである。
FIG. 9 is a time chart showing an operation state of each unit of the conventional power system voltage detection device.

【符号の説明】[Explanation of symbols]

1 差動増幅器、2 鋸歯状波発生器、3 比較器、4
バス電圧グランド電位、5 バス電圧出力信号グラン
ド電位、6 第一のフォトカプラ、7 第一のツェナー
電圧生成用抵抗、8 第一のツェナーダイオード、9
第一の出力フィルタ(積分回路)、10 第二のフォト
カプラ、11 第二のツェナー電圧生成用抵抗、12
第二のツェナーダイオード、13 第二の出力フィルタ
(積分回路)、14 トランス、15 ダイオード、1
6 第一の電流制限抵抗、17第一のトランジスタ、1
8 第二の電流制限抵抗、19 第二のトランジスタ、
20 トランス、21 第二の電流制限抵抗、22 第
二のトランジスタ、23第三の電流制限抵抗、24 第
三のトランジスタ、25 第一の電流制限抵抗、26
第一のトランジスタ、27 第二のトランジスタ、28
第一の大容量コンデンサ、29 第二の大容量コンデ
ンサ、30 第一の絶縁用高抵抗、31第二の絶縁用高
抵抗、32 第二の電流制限抵抗、33 第三のトラン
ジスタ、34 第四のトランジスタ、35 放電用抵抗
第一の終端抵抗、36 第一の積分回路、37 第一の
放電用抵抗、38 第二の終端抵抗、39 第二の積分
回路、40 第二の放電用抵抗、a 定電流源、b パ
ルス発生器、c トランジスタ、d コンデンサ、R9
抵抗、C9 コンデンサ、LR リセット巻き線、L
S1 トランス14の第一の二次巻き線、LS2 トランス
14の第二の二次巻き線、LS トランス20の二次巻
き線、Vin バス電圧検出信号、VAMP 差動増幅器の出
力信号、VD 鋸歯状波発生器の出力信号、VP 比較
器の出力信号、VC (フォト)トランジスタのコレク
タ電位、Vout バス電圧出力信号。
1 differential amplifier, 2 sawtooth generator, 3 comparator, 4
Bus voltage ground potential, 5 bus voltage output signal ground potential, 6 first photocoupler, 7 first zener voltage generating resistor, 8 first zener diode, 9
1st output filter (integration circuit), 10 2nd photocoupler, 11 2nd Zener voltage generation resistance, 12
2nd Zener diode, 13 2nd output filter (integration circuit), 14 transformer, 15 diode, 1
6 first current limiting resistor, 17 first transistor, 1
8 second current limiting resistor, 19 second transistor,
Reference Signs List 20 transformer, 21 second current limiting resistor, 22 second transistor, 23 third current limiting resistor, 24 third transistor, 25 first current limiting resistor, 26
First transistor, 27 Second transistor, 28
First large-capacitance capacitor, 29 second large-capacity capacitor, 30 first high-resistance for insulation, 31 second high-resistance for insulation, 32 second current-limiting resistance, 33 third transistor, 34 fourth Transistor, 35 discharge resistor first termination resistor, 36 first integration circuit, 37 first discharge resistor, 38 second termination resistor, 39 second integration circuit, 40 second discharge resistor, a constant current source, b pulse generator, c transistor, d capacitor, R9
Resistance, C9 capacitor, LR reset winding, L
S1 transformer 14 first secondary winding, LS2 transformer 14 second secondary winding, LS transformer 20 secondary winding, Vin bus voltage detection signal, VAMP differential amplifier output signal, VD sawtooth Output signal of wave generator, output signal of VP comparator, collector potential of VC (photo) transistor, Vout bus voltage output signal.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 郷内 敏夫 東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内 (56)参考文献 特開 昭51−100767(JP,A) (58)調査した分野(Int.Cl.7,DB名) G01R 19/165 ────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Toshio Gouchi 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Inside Mitsubishi Electric Corporation (56) References JP-A-51-100767 (JP, A) (58) Survey Field (Int.Cl. 7 , DB name) G01R 19/165

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 バス電圧検出信号と帰還信号を入力とす
る差動増幅器と、前記差動増幅器の出力と鋸歯状波発生
器の出力の大小関係を比較しパルス幅変調する比較器
と、前記比較器の出力信号をバス電圧グランド電位から
分離した形で伝達する信号伝達回路と、前記信号伝達回
路の出力であるパルス幅変調信号を受けバス電圧出力信
号グランド電位がグランド電位となるバス電圧出力信号
に復調する第一の復調回路と、前記比較器の出力信号で
あるパルス幅変調信号を受けバス電圧グランド電位がグ
ランド電位となる信号に復調し、その復調した信号を帰
還信号として前記差動増幅器へ入力させる第二の復調回
路とを備えたことを特徴とする電力系統電圧検出装置。
A differential amplifier having a bus voltage detection signal and a feedback signal as inputs, a comparator for comparing a magnitude relationship between an output of the differential amplifier and an output of a sawtooth wave generator and performing pulse width modulation; A signal transmission circuit for transmitting an output signal of the comparator in a form separated from a bus voltage ground potential, and a bus voltage output receiving a pulse width modulation signal output from the signal transmission circuit and having a bus voltage output signal ground potential of a ground potential A first demodulation circuit that demodulates the signal into a signal; a pulse width modulation signal that is an output signal of the comparator; A power system voltage detection device comprising: a second demodulation circuit for inputting to an amplifier.
【請求項2】 バス電圧検出信号と帰還信号を入力とす
る差動増幅器と、前記差動増幅器の出力と鋸歯状波発生
器の出力の大小関係を比較しパルス幅変調する比較器
と、前記比較器の出力信号をバス電圧グランド電位から
分離した形で伝達するように接続した第一のフォトカプ
ラと、前記第一のフォトカプラ内のフォトトランジスタ
のコレクタ側がカソードに、エミッタ側がアノードに接
続され、アノード側をバス電圧出力信号グランド電位と
する第一のツェナーダイオードと、バス電圧出力信号グ
ランド電位をグランド電位とする電源のプラス側出力と
前記第一のツェナーダイオードのカソード側の間に接続
された第一のツェナー電位生成用抵抗と、前記第一のツ
ェナーダイオードのツェナー電圧を積分してバス電圧出
力信号とするように接続された第一の出力フィルタと、
前記比較器の出力信号を伝達するように接続された第二
のフォトカプラと、前記第二のフォトカプラ内のフォト
トランジスタのコレクタ側がカソードに、エミッタ側が
アノードに接続され、アノード側をバス電圧グランド電
位とする第二のツェナーダイオードと、バス電圧グラン
ド電位をグランド電位とする電源のプラス側出力と前記
第二のツェナーダイオードのカソード側の間に接続され
た第二のツェナー電位生成用抵抗と、前記第二のツェナ
ーダイオードのツェナー電圧を積分処理し、その積分処
理した信号を帰還信号として前記の差動増幅器へ入力さ
せる第二の出力フィルタとを備えたことを特徴とする電
力系統電圧検出装置。
2. A differential amplifier having a bus voltage detection signal and a feedback signal as inputs, a comparator for comparing a magnitude relationship between an output of the differential amplifier and an output of a sawtooth wave generator and performing pulse width modulation, A first photocoupler connected to transmit the output signal of the comparator in a form separated from the bus voltage ground potential, a collector side of a phototransistor in the first photocoupler is connected to a cathode, and an emitter side is connected to an anode. A first zener diode having an anode side as a bus voltage output signal ground potential, a positive side output of a power supply having a bus voltage output signal ground potential as a ground potential, and a cathode connected to the first zener diode. The first Zener potential generating resistor and the Zener voltage of the first Zener diode are integrated to form a bus voltage output signal. A first output filter followed by
A second photocoupler connected to transmit an output signal of the comparator, a collector side of a phototransistor in the second photocoupler connected to a cathode, an emitter side connected to an anode, and an anode side connected to a bus voltage ground. A second Zener diode to be a potential, a second Zener potential generating resistor connected between a positive side output of a power supply having a bus voltage ground potential as a ground potential and a cathode side of the second Zener diode, A second output filter for integrating the Zener voltage of the second Zener diode and inputting the integrated signal as a feedback signal to the differential amplifier. .
【請求項3】 バス電圧検出信号と帰還信号を入力とす
る差動増幅器と、前記差動増幅器の出力と鋸歯状波発生
器の出力の大小関係を比較しパルス幅変調する比較器
と、一次側にリセット巻き線、二次側に前記比較器の出
力であるパルス幅変調信号をバス電圧出力信号用と帰還
信号用に分岐する巻き線を具備し、さらに前記比較器の
出力信号をバス電圧グランド電位から分離した形で伝達
するように接続されたトランスと、前記トランスのリセ
ット巻き線側がカソードに接続され、アノード側をバス
電圧グランド電位とするダイオードと、前記トランスの
バス電圧出力信号用二次巻き線に接続された第一の電流
制限抵抗と、前記第一の電流制限抵抗がベースに接続さ
れ、エミッタ側をバス電圧出力信号グランド電位とする
第一のトランジスタと、前記第一のトランジスタのコレ
クタ側がカソードに、エミッタ側がアノードに接続され
た第一のツェナーダイオードと、バス電圧出力信号グラ
ンド電位をグランド電位とする電源のプラス側出力と前
記第一のツェナーダイオードのカソード側の間に接続さ
れた第一のツェナー電圧生成用抵抗と、前記第一のツェ
ナーダイオードのツェナー電圧を積分してバス電圧出力
信号とするように接続された第一の出力フィルタと、前
記のトランスの帰還信号用二次巻き線に接続された第二
の電流制限抵抗と、前記第二の電流制限抵抗がベースに
接続され、エミッタ側をバス電圧グランド電位とする第
二のトランジスタと、前記第二のトランジスタのコレク
タ側がカソードに、エミッタ側がアノードに接続された
第二のツェナーダイオードと、バス電圧グランド電位を
グランド電位とする電源のプラス側出力と前記第二のツ
ェナーダイオードのカソード側の間に接続された第二の
ツェナー電圧生成用抵抗と、前記第二のツェナーダイオ
ードのツェナー電圧を積分処理し、その積分処理した信
号を帰還信号として前記差動増幅器へ入力させる第二の
出力フィルタとを備えたことを特徴とする電力系統電圧
検出装置。
3. A differential amplifier having a bus voltage detection signal and a feedback signal as inputs, a comparator for comparing the magnitude relationship between the output of the differential amplifier and the output of the sawtooth wave generator and performing pulse width modulation, And a winding for branching a pulse width modulation signal, which is the output of the comparator, to a bus voltage output signal and a feedback signal on the secondary side, and further comprising a bus voltage for outputting the output signal of the comparator. A transformer connected so as to be transmitted in a form separated from the ground potential; a diode having a reset winding side of the transformer connected to a cathode and an anode side having a bus voltage ground potential; and a diode for a bus voltage output signal of the transformer. A first current limiting resistor connected to the next winding, a first transistor having the first current limiting resistor connected to the base, and having the emitter side as a bus voltage output signal ground potential; A first Zener diode in which the collector side of the first transistor is connected to the cathode and the emitter side is connected to the anode, a plus side output of a power supply having a bus voltage output signal ground potential as a ground potential, and the first Zener diode. A first Zener voltage generating resistor connected between the cathode sides, a first output filter connected to integrate a Zener voltage of the first Zener diode into a bus voltage output signal, and A second current limiting resistor connected to the feedback signal secondary winding of the transformer, the second current limiting resistor is connected to the base, a second transistor whose emitter side is a bus voltage ground potential, A second Zener diode having the collector side connected to the cathode and the emitter side connected to the anode, and a bus voltage; A second Zener voltage generating resistor connected between the plus side output of a power supply having a land potential as a ground potential and the cathode side of the second Zener diode, and a Zener voltage of the second Zener diode integrated. And a second output filter for inputting the integrated signal as a feedback signal to the differential amplifier.
【請求項4】 バス電圧検出信号と帰還信号を入力とす
る差動増幅器と、前記差動増幅器の出力と鋸歯状波発生
器の出力の大小関係を比較しパルス幅変調する比較器
と、一次側にリセット巻き線を具備し、さらに前記比較
器の出力信号をバス電圧グランド電位から分離した形で
伝達するように接続されたトランスと、前記トランスの
リセット巻き線側がカソードに接続され、アノード側を
バス電圧グランド電位とするダイオードと、前記トラン
スの二次巻き線に接続された第一の電流制限抵抗と、前
記第一の電流制限抵抗がベースに接続され、エミッタ側
をバス電圧出力信号グランド電位とする第一のトランジ
スタと、前記第一のトランジスタのコレクタ側がカソー
ドに、エミッタ側がアノードに接続された第一のツェナ
ーダイオードと、バス電圧出力信号グランド電位をグラ
ンド電位とする電源のプラス側出力と前記第一のツェナ
ーダイオードのカソード側の間に接続された第一のツェ
ナー電圧生成用抵抗と、前記第一のツェナーダイオード
のツェナー電圧を積分してバス電圧出力信号とするよう
に接続された第一の出力フィルタと、前記比較器の出力
側に接続された第二の電流制限抵抗と、前記第二の電流
制限抵抗がベースに接続され、エミッタ側をバス電圧グ
ランド電位とする第二のトランジスタと、前記第二のト
ランジスタのコレクタ側がベースに接続され、エミッタ
側をバス電圧グランド電位とする第三のトランジスタ
と、バス電圧グランド電位をグランド電位とする電源の
プラス側出力と前記第三のトランジスタのベース側の間
に接続された第三の電流制限抵抗と、前記第三のトラン
ジスタのコレクタ側がカソードに、エミッタ側がアノー
ドに接続された第二のツェナーダイオードと、バス電圧
グランド電位をグランド電位とする電源のプラス側出力
と前記第二のツェナーダイオードのカソード側の間に接
続された第二のツェナー電圧生成用抵抗と、前記第二の
ツェナーダイオードのツェナー電圧を積分処理し、その
積分処理した信号を帰還信号として前記差動増幅器へ入
力させる第二の出力フィルタとを備えたことを特徴とす
る電力系統電圧検出装置。
4. A differential amplifier having a bus voltage detection signal and a feedback signal as inputs, a comparator for comparing the magnitude relationship between the output of the differential amplifier and the output of the sawtooth wave generator and performing pulse width modulation, And a transformer connected to transmit the output signal of the comparator in a form separated from the bus voltage ground potential, and a reset winding side of the transformer connected to a cathode and an anode side. A bus voltage ground potential, a first current limiting resistor connected to a secondary winding of the transformer, and the first current limiting resistor connected to a base, and an emitter connected to a bus voltage output signal ground. A first transistor having a potential, a first Zener diode having a collector connected to the cathode on the collector side, and an emitter connected to the anode, and a bus. A first zener voltage generating resistor connected between a positive output of a power supply having a voltage output signal ground potential as a ground potential and a cathode side of the first zener diode, and a zener voltage of the first zener diode A first output filter connected to integrate the second current limiting resistor to a bus voltage output signal, a second current limiting resistor connected to the output side of the comparator, and a second current limiting resistor based on the first output filter. A second transistor connected to a bus voltage ground potential on the emitter side, a third transistor connected to the base on the collector side of the second transistor and having the emitter side as a bus voltage ground potential, and a bus voltage ground potential A third current limiting resistor connected between the plus side output of a power supply having a ground potential and the base side of the third transistor, A second Zener diode in which the collector side of the three transistors is connected to the cathode and the emitter side is connected to the anode, and between the plus side output of the power supply with the bus voltage ground potential as the ground potential and the cathode side of the second Zener diode. A connected second Zener voltage generating resistor and a second output filter that integrates the Zener voltage of the second Zener diode and inputs the integrated signal as a feedback signal to the differential amplifier. A power system voltage detection device, comprising:
【請求項5】 バス電圧検出信号と帰還信号を入力とす
る差動増幅器と、前記差動増幅器の出力と鋸歯状波発生
器の出力の大小関係を比較しパルス幅変調する比較器
と、バス電圧グランド電位をグランド電位とする電源の
プラス側に接続された第一の電流制限抵抗と、前記比較
器の出力側がベースに、前記第一の電流制限抵抗がコレ
クタに接続された第一のトランジスタと、前記比較器の
出力側がベースに、前記第一のトランジスタのエミッタ
側がエミッタに接続され、コレクタ側をバス電圧グラン
ド電位とする第二のトランジスタと、前記第一のトラン
ジスタのエミッタ側に接続された第一の大容量コンデン
サと、前記第一の大容量コンデンサに並列に接続された
第一の絶縁用高抵抗と、前記第二のトランジスタのコレ
クタ側に接続された第二の大容量コンデンサと、前記第
二の大容量コンデンサに並列に接続された第二の絶縁用
高抵抗と、前記第一の大容量コンデンサの第一のトラン
ジスタと接続されない側がカソードに、前記第二の大容
量コンデンサの第二のトランジスタと接続されない側が
アノードに接続され、アノード側をバス電圧出力信号グ
ランド電位とする第一のツェナーダイオードと、前記第
一のツェナーダイオードのツェナー電圧を積分してバス
電圧出力信号とするように接続された第一の出力フィル
タと、バス電圧グランド電位をグランド電位とする電源
のプラス側に接続された第二の電流制限抵抗と、前記の
比較器の出力側がベースに、前記第二の電流制限抵抗が
コレクタに接続された第三のトランジスタと、前記比較
器の出力側がベースに、前記第三のトランジスタのエミ
ッタ側がエミッタに接続され、コレクタ側をバス電圧グ
ランド電位とする第四のトランジスタと、前記第三のト
ランジスタのエミッタ側がカソードに、前記第四のトラ
ンジスタのコレクタ側がアノードに接続された第二のツ
ェナーダイオードと、前記第二のツェナーダイオードの
ツェナー電圧を積分処理し、その積分処理した信号を帰
還信号として前記差動増幅器へ入力させる第二の出力フ
ィルタとを備えたことを特徴とする電力系統電圧検出装
置。
5. A differential amplifier having a bus voltage detection signal and a feedback signal as inputs, a comparator for comparing a magnitude relationship between an output of the differential amplifier and an output of a sawtooth wave generator and performing pulse width modulation, and a bus. A first current limiting resistor connected to the positive side of a power supply having a voltage ground potential as a ground potential, and a first transistor having the output side of the comparator connected to a base and the first current limiting resistor connected to a collector An output side of the comparator is connected to a base, an emitter side of the first transistor is connected to an emitter, a collector side is connected to a bus voltage ground potential, and a second transistor is connected to an emitter side of the first transistor. A first large-capacitance capacitor, a first insulating high-resistance connected in parallel to the first large-capacitance capacitor, and a second high-resistance connected to the collector of the second transistor. A second large-capacitance capacitor, a second insulating high-resistance connected in parallel to the second large-capacity capacitor, and a side of the first large-capacity capacitor that is not connected to the first transistor is a cathode; A side of the second large capacity capacitor that is not connected to the second transistor is connected to the anode, a first Zener diode having the anode side as a bus voltage output signal ground potential, and integrating a Zener voltage of the first Zener diode. A first output filter connected to be a bus voltage output signal, a second current limiting resistor connected to a positive side of a power supply having a bus voltage ground potential as a ground potential, and an output side of the comparator. A third transistor having the second current limiting resistor connected to the collector at the base, and the third transistor having the output side of the comparator at the base. A fourth transistor in which the emitter side of the transistor is connected to the emitter and the collector side is a bus voltage ground potential, and a second transistor in which the emitter side of the third transistor is connected to the cathode and the collector side of the fourth transistor is connected to the anode And a second output filter that integrates a Zener voltage of the second Zener diode and inputs the integrated signal as a feedback signal to the differential amplifier. System voltage detector.
【請求項6】 バス電圧検出信号と帰還信号を入力とす
る差動増幅器と、前記差動増幅器の出力と鋸歯状波発生
器の出力の大小関係を比較しパルス幅変調する比較器
と、バス電圧グランド電位をグランド電位とする電源の
プラス側に接続された第一の電流制限抵抗と、前記比較
器の出力側がベースに、前記第一の電流制限抵抗がコレ
クタに接続された第一のトランジスタと、前記比較器の
出力側がベースに、前記第一のトランジスタのエミッタ
側がエミッタに接続され、コレクタ側をバス電圧グラン
ド電位とする第二のトランジスタと、前記第一のトラン
ジスタのエミッタ側に接続された第一の大容量コンデン
サと、前記第一の大容量コンデンサに並列に接続された
第一の絶縁用高抵抗と、前記第二のトランジスタのコレ
クタ側に接続された第二の大容量コンデンサと、前記第
二の大容量コンデンサに並列に接続された第二の絶縁用
高抵抗と、前記第一の大容量コンデンサの第一のトラン
ジスタと接続されない側と、前記第二の大容量コンデン
サの第二のトランジスタと接続されない側の間に接続さ
れた第一の終端抵抗と、前記第一の終端抵抗の両端の電
圧を積分してバス電圧出力信号とするように接続された
第一の積分回路と、前記第一の積分回路内のコンデンサ
に並列に接続された第一の放電用抵抗と、バス電圧グラ
ンド電位をグランド電位とする電源のプラス側に接続さ
れた第二の電流制限抵抗と、前記の比較器の出力側がベ
ースに、前記第二の電流制限抵抗がコレクタに接続され
た第三のトランジスタと、前記比較器の出力側がベース
に、前記第三のトランジスタのエミッタ側がエミッタに
接続され、コレクタ側をバス電圧グランド電位とする第
四のトランジスタと、前記第三のトランジスタのエミッ
タ側と前記第四のトランジスタのコレクタ側の間に接続
された第二の終端抵抗と、第二の終端抵抗の両端の電圧
を積分処理し、その積分処理した信号を帰還信号として
前記差動増幅器へ入力させる第二の積分回路と、前記第
二の積分回路内のコンデンサに並列に接続された第二の
放電用抵抗とを備えたことを特徴とする電力系統電圧検
出装置。
6. A differential amplifier having a bus voltage detection signal and a feedback signal as inputs, a comparator for comparing a magnitude relationship between an output of the differential amplifier and an output of a sawtooth wave generator and performing pulse width modulation, and a bus. A first current limiting resistor connected to the positive side of a power supply having a voltage ground potential as a ground potential, and a first transistor having the output side of the comparator connected to a base and the first current limiting resistor connected to a collector An output side of the comparator is connected to a base, an emitter side of the first transistor is connected to an emitter, a collector side is connected to a bus voltage ground potential, and a second transistor is connected to an emitter side of the first transistor. A first large-capacitance capacitor, a first insulating high-resistance connected in parallel to the first large-capacitance capacitor, and a second high-resistance connected to the collector of the second transistor. A second large-capacitance capacitor, a second insulating high-resistance connected in parallel with the second large-capacity capacitor, a side of the first large-capacity capacitor not connected to the first transistor, and A first terminating resistor connected between the side of the large-capacitance capacitor not connected to the second transistor, and a terminal connected to integrate the voltage across the first terminating resistor into a bus voltage output signal. A first integrating circuit, a first discharging resistor connected in parallel to a capacitor in the first integrating circuit, and a second connected to a positive side of a power supply having a bus voltage ground potential as a ground potential. A current limiting resistor, the output side of the comparator is a base, the third transistor the second current limiting resistor is connected to a collector, and the output side of the comparator is a base, the third transistor Emitter Is connected to the emitter, a fourth transistor whose collector side is a bus voltage ground potential, a second terminating resistor connected between the emitter side of the third transistor and the collector side of the fourth transistor, A second integration circuit that integrates the voltage between both ends of the second terminating resistor and inputs the integrated signal as a feedback signal to the differential amplifier, and a capacitor in the second integration circuit in parallel. A power system voltage detecting device, comprising: a second discharging resistor connected thereto.
JP04132096A 1996-02-28 1996-02-28 Power system voltage detector Expired - Lifetime JP3214337B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04132096A JP3214337B2 (en) 1996-02-28 1996-02-28 Power system voltage detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04132096A JP3214337B2 (en) 1996-02-28 1996-02-28 Power system voltage detector

Publications (2)

Publication Number Publication Date
JPH09229971A JPH09229971A (en) 1997-09-05
JP3214337B2 true JP3214337B2 (en) 2001-10-02

Family

ID=12605233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04132096A Expired - Lifetime JP3214337B2 (en) 1996-02-28 1996-02-28 Power system voltage detector

Country Status (1)

Country Link
JP (1) JP3214337B2 (en)

Also Published As

Publication number Publication date
JPH09229971A (en) 1997-09-05

Similar Documents

Publication Publication Date Title
US4292595A (en) Capacitance coupled isolation amplifier and method
US5247211A (en) Light-receiving circuit
US4415863A (en) Pulse width modulation amplifier
USRE38657E1 (en) Current limitation programmable circuit for smart power actuators
JPH0622171A (en) Video amplification circuit provided with gain and alignment control
JP3214337B2 (en) Power system voltage detector
JP2786821B2 (en) Electron multiplier drive circuit
JP3111460B2 (en) Voltage / absolute current converter circuit
US3988690A (en) Amplifier circuit having a floating input stage
RU2011275C1 (en) Switch stabilizer
JPH0527340B2 (en)
JPH09140164A (en) Controller for suppressing anhysteresis and power conversion system employing it
US4443771A (en) Power amplifier
SU1269116A1 (en) High-voltage d.c.voltage stabilizer
JPH0534235Y2 (en)
JP3760764B2 (en) Voltage detection circuit
KR19990072350A (en) Output electric power detecting circuit for a transmitter
SU1707735A1 (en) Ac-to-dc voltage converter
KR101734572B1 (en) Circuit for detecting ac for power supply
JPH0129333B2 (en)
JPS60117930A (en) Photo-electric conversion circuit
US20070120440A1 (en) Piezoelectric transformer driving apparatus
JPH09260979A (en) Power amplifier
SU1272323A1 (en) Broad-band voltage stabilizer with protection
JPS5940265A (en) Current detecting apparatus

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070727

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080727

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090727

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130727

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term