JP3212732B2 - Receiver and communication system including the same - Google Patents

Receiver and communication system including the same

Info

Publication number
JP3212732B2
JP3212732B2 JP02242893A JP2242893A JP3212732B2 JP 3212732 B2 JP3212732 B2 JP 3212732B2 JP 02242893 A JP02242893 A JP 02242893A JP 2242893 A JP2242893 A JP 2242893A JP 3212732 B2 JP3212732 B2 JP 3212732B2
Authority
JP
Japan
Prior art keywords
phase
differential
signal
symbol
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02242893A
Other languages
Japanese (ja)
Other versions
JPH06237280A (en
Inventor
年春 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP02242893A priority Critical patent/JP3212732B2/en
Publication of JPH06237280A publication Critical patent/JPH06237280A/en
Application granted granted Critical
Publication of JP3212732B2 publication Critical patent/JP3212732B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、誤り訂正符号として
畳込み符号を、また変調方式として差動位相シフトキー
イング(以下、PSKと略称する;Phase−Shi
ft Keying)変調を用いた通信システムおよび
これに適用する受信機の改良に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a convolutional code as an error correction code and a differential phase shift keying (PSK) as a modulation method.
The present invention relates to a communication system using ft Keying modulation and a receiver applied to the communication system.

【0002】[0002]

【従来の技術】従来の畳込み符号および差動PSK変調
を用いた通信システムに適用する受信機については、例
えば文献「π/4シフトQPSKベースバンド遅延検波
における軟判定ビタビ復号の検討」(美細津、松岡、山
本、大西、牧本著、1991年電子情報通信学会秋季大
会講演論文集、B−235)に記載されている。以下、
図を用いて従来技術の説明を行う。
2. Description of the Related Art For a receiver applied to a communication system using a conventional convolutional code and differential PSK modulation, see, for example, the document "Study of Soft Decision Viterbi Decoding in π / 4 Shift QPSK Baseband Differential Detection" (Bi Hosatsu, Matsuoka, Yamamoto, Onishi, Makimoto, 1991 IEICE Autumn Conference, B-235). Less than,
The prior art will be described with reference to the drawings.

【0003】図19は従来の畳込み符号および差動PS
K変調を用いた通信システムの構成を示す構成図であ
り、図において、100は送信機、110は畳込み符号
器、120は割当て回路、130は差動符号器、140
は位相変調器、200は受信機、210は位相遅延検波
器、220は位相軟判定回路、230はビタビ復号器で
ある。
FIG. 19 shows a conventional convolutional code and differential PS.
1 is a configuration diagram showing a configuration of a communication system using K modulation, in which 100 is a transmitter, 110 is a convolutional encoder, 120 is an assignment circuit, 130 is a differential encoder, and 140 is a differential encoder.
Is a phase modulator, 200 is a receiver, 210 is a phase delay detector, 220 is a phase soft decision circuit, and 230 is a Viterbi decoder.

【0004】次に動作について説明する。送信機100
において、送信データ系列{ai }(ai ∈{0,
1};iはシンボル周期ごとに増加する自然数)は畳込
み符号器110により畳込み符号化される。いま、畳込
み符号器110は符号化率R=1/2の符号化を行い、
第i番目の送信データai に対してpi ,qi (pi
i ∈{0,1})なる2ビットの畳込み符号化データ
を出力するものとする。出力された畳込み符号化データ
(pi ,qi )は割当て回路120に入力される。割当
て回路120からは畳込み符号化データ(pi ,qi
の値に応じて送信差動位相Δθi が出力される。ここで
は変調方式として差動4相PSK変調を用いるものと
し、畳込み符号化データ(pi ,qi )と送信差動位相
Δθi との対応は次の表1に示すとおりであるものとす
る。
Next, the operation will be described. Transmitter 100
, The transmission data sequence {a i } (a i ∈ {0,
1}; i is a natural number that increases every symbol period) is convolutionally encoded by the convolutional encoder 110. Now, the convolutional encoder 110 performs coding at a coding rate R = 1 /,
For the i-th transmission data a i , p i , q i (p i ,
and outputs an q i ∈ {0,1}) becomes 2 bits of convolutional encoded data. The output convolutionally encoded data (p i , q i ) is input to assignment circuit 120. The convolutional encoded data (p i , q i ) from the assignment circuit 120
, A transmission differential phase Δθ i is output. Here, it is assumed that differential four-phase PSK modulation is used as a modulation method, and correspondence between convolutionally encoded data (p i , q i ) and transmission differential phase Δθ i is as shown in Table 1 below. I do.

【0005】[0005]

【表1】 [Table 1]

【0006】割当て回路120から出力される送信差動
位相Δθi は差動符号器130に入力される。差動符号
器130は次式により送信差動位相Δθi を差動符号化
し、送信信号位相θi を出力する。なお、送信信号位相
の初期値θ0 は、θ0 =π/4とする。
The transmission differential phase Δθ i output from the assignment circuit 120 is input to a differential encoder 130. Differential encoder 130 differentially encodes transmission differential phase [Delta] [theta] i according to the following equation, and outputs the transmission signal phase theta i. Note that the initial value θ 0 of the transmission signal phase is θ 0 = π / 4.

【0007】[0007]

【数1】 (Equation 1)

【0008】差動符号器130から出力される送信信号
位相θi は位相変調器140に入力され、差動PSK信
号である送信信号si =Aexp(−jθi ) (A>
0)が出力される。
The transmission signal phase θ i output from the differential encoder 130 is input to the phase modulator 140 and the transmission signal s i = Aexp (−jθ i ) (A>), which is a differential PSK signal.
0) is output.

【0009】一方、受信機200においては、受信信号
i
On the other hand, in the receiver 200, the received signal
r i

【0010】[0010]

【数2】 (Equation 2)

【0011】が位相遅延検波器210に入力され、位相
遅延検波信号θ(1)iが出力される。ここで、θ(1)iは次
式で与えられる。
Is input to a phase delay detector 210, and a phase delay detection signal θ (1) i is output. Here, θ (1) i is given by the following equation.

【0012】[0012]

【数3】 (Equation 3)

【0013】すなわち、位相遅延検波信号θ(1)iは現在
の受信信号ri の位相θ(0)iから1シンボル周期前の受
信信号位相θ(0)i-1を減じたものである。この位相遅延
検波信号θ(1)iは位相軟判定回路220に入力され、θ
(1)iの値に応じて位相軟判定データxi ,yi が出力さ
れる。但し、xi ,yi はそれぞれ畳込み符号化データ
i ,qi に対応する位相軟判定データである。また、
ここでは8値軟判定を行うものとし、位相遅延検波信号
θ(1)iと位相軟判定データ(xi ,yi )との対応は次
の表2に示すとおりであるものとする。
That is, the phase delay detection signal θ (1) i is obtained by subtracting the reception signal phase θ (0) i-1 one symbol period before from the phase θ (0) i of the current reception signal r i. . The phase delay detection signal θ (1) i is input to the phase soft decision circuit 220,
(1) phase soft decision data x i according to the value of i, y i is output. Here, x i and y i are phase soft decision data corresponding to the convolutionally encoded data p i and q i , respectively. Also,
Here, it is assumed that for 8-valued soft decision phase delay detection signal θ (1) i and the phase soft decision data (x i, y i) corresponding to the assumed that as shown in the following Table 2.

【0014】[0014]

【表2】 [Table 2]

【0015】位相軟判定回路220から出力される位相
軟判定データ(xi ,yi )はビタビ復号器230に入
力される。ビタビ復号器230は、ビタビアルゴリズム
を用いた畳込み符号の復号方法であるビタビ復号法によ
り位相軟判定データ(xi ,yi )を復号し、送信デー
タai に対応する
The phase soft decision data (x i , y i ) outputted from the phase soft decision circuit 220 is inputted to the Viterbi decoder 230. Viterbi decoder 230 decodes the phase soft decision data (x i, y i) by the Viterbi decoding method is a convolutional code decoding method using the Viterbi algorithm, corresponding to the transmission data a i

【0016】[0016]

【数4】 (Equation 4)

【0017】を出力する。なお、ビタビ復号法について
は、例えば文献「符号理論」(今井著、電子情報通信学
会、1990年)などに記載されているので、詳細な説
明は省略する。
Is output. Since the Viterbi decoding method is described in, for example, the document “Code Theory” (Imai, IEICE, 1990), the detailed description is omitted.

【0018】[0018]

【発明が解決しようとする課題】このように、従来の畳
込み符号および差動PSK変調を用いた通信システムで
は、受信機200において、ただ1種類の位相遅延検波
信号θ(1)iから得られる位相軟判定データ(xi ,y
i )のみを用いて
As described above, in the conventional communication system using the convolutional code and the differential PSK modulation, the receiver 200 obtains only one kind of the phase delay detection signal θ (1) i. Phase soft decision data (x i , y
i ) only

【0019】[0019]

【数5】 (Equation 5)

【0020】を決定している。このため、遅延検波方式
特有の誤りの発生により畳込み符号の誤り訂正能力を充
分に利用することができず、従って受信機200のビッ
ト誤り率(以下、BERと略称する;Bit Erro
r Rate)が劣ってしまい、信頼性の高い通信を行
い難いという問題点があった。
Has been determined. For this reason, the error correction capability of the convolutional code cannot be fully utilized due to the occurrence of an error peculiar to the differential detection scheme. Therefore, the bit error rate of the receiver 200 (hereinafter abbreviated as BER; Bit Error)
r Rate) is inferior, and it is difficult to perform highly reliable communication.

【0021】本発明は上記の問題点を解消するためにな
されたものであり、畳込み符号の誤り訂正能力を有効に
利用でき、従って良好なBER特性を実現する受信機を
得ることを目的とし、さらにこの受信機を備えることに
より信頼性の高い通信を行い得る畳込み符号および差動
PSK変調を用いた通信システムを提供することを目的
とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a receiver which can effectively utilize the error correction capability of a convolutional code and can realize a good BER characteristic. It is another object of the present invention to provide a communication system using a convolutional code and differential PSK modulation that can perform highly reliable communication by including the receiver.

【0022】[0022]

【課題を解決するための手段】本発明に係る通信システ
ムは、送信データを畳込み符号化する畳込み符号化手段
と、該畳込み符号化手段から出力される畳込み符号化デ
ータを送信差動位相に変換する割当て手段と、該割当て
手段から出力される送信差動位相を差動符号化し、送信
信号位相として出力する差動符号化手段と、該差動符号
化手段から出力される送信信号位相に基づき差動位相シ
フトキーイング変調信号である送信信号を生成して出力
する位相変調手段とを備えた送信機、および、現在の受
信信号と1,2,…,N(Nは2以上の整数)シンボル
周期前の受信信号との位相差である1,2,…,Nシン
ボル遅延検波信号を生成する多重遅延検波手段と、送信
差動位相の変化に基づく位相トレリス線図を用い、前記
多重遅延検波回路の出力である1,2,…,Nシンボル
遅延検波信号から枝メトリックを生成し、ビタビアルゴ
リズムにより送信データを推定し、推定結果を受信デー
タとして出力する系列推定手段とを備えた受信機、を備
えるようにしたものである。
A communication system according to the present invention comprises a convolutional coding means for performing convolutional coding on transmission data, and a convolutional coding data output from the convolutional coding means. Allocating means for converting to a dynamic phase, differential encoding means for differentially encoding a transmission differential phase output from the allocating means, and outputting the result as a transmission signal phase, and transmission output from the differential encoding means A transmitter having phase modulation means for generating and outputting a transmission signal which is a differential phase shift keying modulation signal based on the signal phase, and a current reception signal and 1, 2, ..., N (N is 2 or more) , N, which is a phase difference from the received signal before the symbol period, and a multi-delay detection means for generating a N-symbol delayed detection signal, and a phase trellis diagram based on a change in the transmission differential phase. The multiple delay detection circuit And a sequence estimation means for generating a branch metric from the output 1, 2,..., N symbol differential detection signal, estimating transmission data by a Viterbi algorithm, and outputting an estimation result as reception data. It is like that.

【0023】また、送信データを畳込み符号化する畳込
み符号化手段と、該畳込み符号化手段から出力される畳
込み符号化データを送信差動位相に変換する割当て手段
と、該割当て手段から出力される送信差動位相を差動符
号化し、変調位相として出力する差動符号化手段と、該
差動符号化手段から出力される変調位相の順序を所定の
規則に基づき並べかえ、送信信号位相として出力するイ
ンタリーブ手段と、該インタリーブ手段から出力される
送信信号位相に基づき差動位相シフトキーイング変調信
号である送信信号を生成して出力する位相変調手段とを
備えた送信機、および、受信信号の位相を検出して出力
する位相検出手段と、該位相検出手段から出力される受
信信号位相の順序を所定の規則に基づき並べかえ、検波
位相として出力するデインタリーブ手段と、現在の検波
位相と1,2,…,N(Nは2以上の整数)シンボル周
期前の検波位相との差である1,2,…,Nシンボル遅
延検波信号を生成する多重遅延検波手段と、送信差動位
相の変化に基づく位相トレリス線図を用い、前記多重遅
延検波回路の出力である1,2,…,Nシンボル遅延検
波信号から枝メトリックを生成し、ビタビアルゴリズム
により送信データを推定し、推定結果を受信データとし
て出力する系列推定手段とを備えた受信機、を備えるよ
うにしたものである。
Also, convolutional encoding means for convolutionally encoding transmission data, allocating means for converting convolutionally encoded data output from the convolutional encoding means to transmission differential phase, and allocating means A differential encoding means for differentially encoding a transmission differential phase output from the differential encoding means and outputting the modulated differential phase as a modulation phase, and rearranging the order of the modulation phase output from the differential encoding means based on a predetermined rule, A transmitter including interleaving means for outputting as a phase, and phase modulation means for generating and outputting a transmission signal that is a differential phase shift keying modulation signal based on a transmission signal phase output from the interleaving means; and Phase detecting means for detecting and outputting the phase of the signal; and rearranging the order of the received signal output from the phase detecting means based on a predetermined rule, and outputting as a detection phase. .., N (where N is an integer equal to or greater than 2) and a 1, 2,..., N-symbol delayed detection signal that is a difference between the current detection phase and the detection phase before the symbol period. Using a multi-delay detection means and a phase trellis diagram based on a change in a transmission differential phase, branch metrics are generated from 1, 2,..., N-symbol differential detection signals output from the multi-delay detection circuit, and a Viterbi algorithm And a sequence estimating means for estimating transmission data according to the above and outputting the estimation result as reception data.

【0024】[0024]

【作用】本発明に係る通信システムの受信機において、
多重遅延検波手段は1,2,…,Nシンボル遅延検波信
号を生成し、系列推定手段は多重遅延検波手段から出力
されるN種類の遅延検波信号を用いて受信データを決定
する。このようにすることにより、ただ1種類の遅延検
波信号から得られる位相軟判定データのみを用いて受信
データを決定する従来の通信システムの受信機よりBE
R特性が向上する。
In the receiver of the communication system according to the present invention,
The multiple delay detection means generates 1, 2,..., N symbol differential detection signals, and the sequence estimating means determines received data using N types of differential detection signals output from the multiple delay detection means. By doing so, the BE of the conventional communication system which determines the reception data using only the phase soft decision data obtained from only one kind of differential detection signal is BE
The R characteristic is improved.

【0025】また、本発明に係る通信システムの送信機
において、インタリーブ手段は差動符号化手段から出力
される変調位相の順序を並べかえて位相変調手段に出力
し、受信機において、デインタリーブ手段は位相検出手
段から出力される受信信号位相の順序を並べかえて多重
遅延検波手段に出力する。このようにすることにより、
インタリーブを行わない場合に多重遅延検波手段から出
力される1,2,…,Nシンボル遅延検波信号間に成立
する関係を保存する好適なインタリーブを行うことがで
き、フェージング通信路などのバースト誤り通信路にお
けるBER特性が向上する。
In the transmitter of the communication system according to the present invention, the interleaving means rearranges the order of the modulation phase outputted from the differential encoding means and outputs the result to the phase modulation means. The received signal output from the phase detector is rearranged in order and output to the multiplexed delay detector. By doing this,
When interleaving is not performed, it is possible to perform suitable interleaving for preserving the relationship established between 1, 2,..., N symbol differential detection signals output from the multiple differential detection means, and to perform burst error communication such as a fading communication path. The BER characteristics on the road are improved.

【0026】[0026]

【実施例】実施例1. 以下、図を用いて実施例1について説明する。図1は、
実施例1による通信システムにおける送信機の構成の一
例を示す構成図であり、図において、132は2πを法
とする加算器、134は遅延時間が1シンボル周期に等
しい遅延素子(以下、「1シンボル遅延素子」と称す
る)である。なお、図19と同一または相当部分は同一
符号を付してその説明は省略する。図2は、送信機10
0内の畳込み符号器110の構成の一例を示す構成図で
あり、図において、112、114は1シンボル遅延素
子、116、118は2を法とする加算器である。
[Embodiment 1] The first embodiment will be described below with reference to the drawings. FIG.
FIG. 2 is a configuration diagram illustrating an example of a configuration of a transmitter in the communication system according to the first embodiment. In the diagram, 132 is an adder modulo 2π, and 134 is a delay element having a delay time equal to one symbol period (hereinafter, “1”). A symbol delay element). Note that the same or corresponding parts as those in FIG. 19 are denoted by the same reference numerals, and description thereof will be omitted. FIG. 2 shows the transmitter 10
FIG. 3 is a configuration diagram showing an example of the configuration of a convolutional encoder 110 within 0, in which 112 and 114 are one-symbol delay elements, and 116 and 118 are adders modulo 2.

【0027】また、図3は、実施例1による通信システ
ムにおける受信機の構成の一例を示す構成図であり、図
において、300は受信機、310は多重遅延検波回
路、320は1シンボル遅延検波器、321は1シンボ
ル遅延素子、322は位相比較器、331、332は1
シンボル遅延素子、335、336は2πを法とする加
算器、340は系列推定器である。図4は、受信機30
0内の系列推定器340の構成の一例を示す構成図であ
り、342は枝メトリック生成回路、344は加算・比
較・選択(以下、ACSと略称する;Add−Comp
are−Select)回路、346はパスメモリであ
る。
FIG. 3 is a configuration diagram showing an example of the configuration of a receiver in the communication system according to the first embodiment. In FIG. 3, reference numeral 300 denotes a receiver, 310 denotes a multiplex delay detection circuit, and 320 denotes one-symbol delay detection. 321 is a one symbol delay element, 322 is a phase comparator, 331 and 332 are 1
The symbol delay elements 335 and 336 are adders modulo 2π, and 340 is a sequence estimator. FIG.
FIG. 3 is a configuration diagram showing an example of the configuration of a sequence estimator 340 within 0, where 342 is a branch metric generation circuit, and 344 is addition, comparison, and selection (hereinafter abbreviated as ACS; Add-Comp).
are-select) circuit 346 is a path memory.

【0028】次に動作について説明する。まず、図1及
び図2を用いて送信機100の動作を説明する。図1に
示す送信機100において、送信データ系列{ai
(ai∈{0,1};iは自然数)は畳込み符号器11
0により畳込み符号化される。本実施例では、図2に示
すように、畳込み符号器110は1シンボル遅延素子1
12,114と2を法とする加算器116、118から
構成される拘束長K=3,符号化率R=1/2の畳込み
符号器であるものとする。ここで、第i番目の送信デー
タai が畳込み符号器110に入力された場合に加算器
116,118から出力される畳込み符号化データをそ
れぞれpi ,qi とすると、pi ,qiの生成多項式G1
(x),G2 (x)はそれぞれ次式で与えられる。
Next, the operation will be described. First, the operation of the transmitter 100 will be described with reference to FIGS. In transmitter 100 shown in FIG. 1, transmission data sequence {a i }
(A i {0, 1}; i is a natural number) is the convolutional encoder 11
0 is convolutionally coded. In the present embodiment, as shown in FIG.
It is assumed that the convolutional encoder is composed of adders 116 and 118 modulo 12, 114 and 2, and has a constraint length K = 3 and a coding rate R = 1/2. Here, assuming that the coded data output from the adders 116 and 118 when the i-th transmission data a i is input to the convolutional encoder 110 are p i and q i , respectively, p i , generator polynomial G 1 of q i
(X) and G 2 (x) are given by the following equations, respectively.

【0029】[0029]

【数6】 (Equation 6)

【0030】畳込み符号器110から出力された畳込み
符号化データ(pi ,qi )は割当て回路120に入力
される。割当て回路120からは畳込み符号化データ
(pi,qi )の値に応じて送信差動位相Δθi が出力
される。ここでは変調方式として差動4相PSK変調を
用いるものとし、畳込み符号化データ(pi ,qi )と
送信差動位相Δθi との対応は次の表3に示すとおりで
あるものとする。
The convolutionally encoded data (p i , q i ) output from convolutional encoder 110 is input to assignment circuit 120. Assignment circuit 120 outputs transmission differential phase Δθ i according to the value of convolutionally encoded data (p i , q i ). Here, it is assumed that the differential four-phase PSK modulation is used as the modulation method, and the correspondence between the convolutionally encoded data (p i , q i ) and the transmission differential phase Δθ i is as shown in Table 3 below. I do.

【0031】[0031]

【表3】 [Table 3]

【0032】割当て回路120から出力される送信差動
位相Δθi は差動符号器130に入力される。差動符号
器130は、2πを法とする加算器132と1シンボル
遅延素子134から構成され、次式で表される差動符号
化を行い、送信信号位相θiを出力する。
The transmission differential phase Δθ i output from the assignment circuit 120 is input to the differential encoder 130. The differential encoder 130 includes an adder 132 modulo 2π and a one-symbol delay element 134, performs differential encoding represented by the following equation, and outputs a transmission signal phase θ i .

【0033】[0033]

【数7】 (Equation 7)

【0034】差動符号器130から出力された送信信号
位相θi は位相変調器140に入力され、差動4相PS
K信号である送信信号si =Aexp( −jθi
(A>0)が出力される。
The transmission signal phase θ i output from the differential encoder 130 is input to the phase modulator 140, and the differential four-phase PS
Transmission signal s i = Aexp (−jθ i ) which is a K signal
(A> 0) is output.

【0035】次に、図3および図4を用いて受信機30
0の動作を説明する。図3に示す受信機300におい
て、受信信号r i
Next, the receiver 30 will be described with reference to FIGS.
The operation of 0 will be described. In the receiver 300 shown in FIG. 3, the received signal r i

【0036】[0036]

【数8】 (Equation 8)

【0037】は多重遅延検波回路310内の1シンボル
遅延検波器320に入力される。本実施例では、1シン
ボル遅延検波器320は1シンボル遅延素子321と位
相比較器322により構成される。位相比較器322は
現在の受信信号ri の位相θ(0)iを1シンボル遅延素子
321から出力される1シンボル周期前の受信信号r
i-1 の位相θ(0)i-1と比較し、その結果を1シンボル遅
延検波信号θ(1)iとして出力する。すなわち、θ(1)i
次式で与えられる。
Is input to a one-symbol differential detector 320 in the multiple differential detector 310. In the present embodiment, the one-symbol delay detector 320 includes a one-symbol delay element 321 and a phase comparator 322. The phase comparator 322 compares the phase θ (0) i of the current reception signal r i with the reception signal r one symbol period earlier output from the one-symbol delay element 321.
Compared i-1 of the phase theta and (0) i-1, and outputs the result as one symbol differential detection signal theta (1) i. That is, θ (1) i is given by the following equation.

【0038】[0038]

【数9】 (Equation 9)

【0039】次に、1シンボル遅延検波器320から出
力される現在の受信信号と1シンボル周期前の受信信号
との位相差である1シンボル遅延検波信号θ(1)iを用い
て、現在の受信信号と2,…,N(Nは2以上の整数)
シンボル周期前の受信信号との位相差である2,…,N
シンボル遅延検波信号を生成する。以下、数式を用いて
生成手順を説明する。n(nは2以上の整数)シンボル
遅延検波信号θ(n)iは、現在の受信信号とnシンボル周
期前の受信信号との位相差であるから、次式で表され
る。
Next, using the one-symbol delayed detection signal θ (1) i , which is the phase difference between the current received signal output from the one-symbol delayed detector 320 and the received signal one symbol period earlier, the current received signal is used. Received signal and 2, ..., N (N is an integer of 2 or more)
2,..., N, which is the phase difference from the received signal before the symbol period
Generate a symbol differential detection signal. Hereinafter, the generation procedure will be described using mathematical expressions. Since the n (n is an integer of 2 or more) symbol differential detection signal θ (n) i is a phase difference between the current reception signal and the reception signal n symbol periods before, it is expressed by the following equation.

【0040】[0040]

【数10】 (Equation 10)

【0041】この式[7]と前記の式[6]より、次式
が成立する。
From equation [7] and equation [6], the following equation is established.

【0042】[0042]

【数11】 [Equation 11]

【0043】従って、nシンボル遅延検波信号θ(n)i
与える次の漸化式が成立する。
Accordingly, the following recurrence formula that gives the n-symbol differential detection signal θ (n) i holds.

【0044】[0044]

【数12】 (Equation 12)

【0045】すなわち、1シンボル遅延検波信号を順次
加算することにより、2,…,Nシンボル遅延検波信号
を生成できる。なお、本発明において生成する遅延検波
信号の数Nを、以後は「最大遅延シンボル数」と称す
る。本実施例においては、最大遅延シンボル数N=3で
ある。いま、1シンボル遅延検波器320から1シンボ
ル遅延検波信号θ(1)iが出力されるとすると、1シンボ
ル遅延素子331からはθ(1)i-1が出力される。従っ
て、2πを法とする加算器335からは、θ(1)i+θ
(1)i-1=θ(2)i、すなわち2シンボル遅延検波信号が出
力される。同様に、1シンボル遅延素子332からはθ
(1)i-2が出力されるので、2πを法とする加算器336
からは、θ(2)i+θ(1)i-2=θ(3)i、すなわち3シンボ
ル遅延検波信号が出力される。
That is, by sequentially adding the one-symbol differential detection signals, 2,..., N-symbol differential detection signals can be generated. The number N of differential detection signals generated in the present invention is hereinafter referred to as the “maximum number of delayed symbols”. In the present embodiment, the maximum number of delayed symbols N = 3. Now, assuming that the one-symbol delay detector 320 outputs the one-symbol delay detection signal θ (1) i , the one-symbol delay element 331 outputs θ (1) i−1 . Therefore, from the adder 335 modulo 2π, θ (1) i + θ
(1) i-1 = θ (2) i , that is, a two-symbol differential detection signal is output. Similarly, one-symbol delay element 332 outputs θ
(1) Since i-2 is output, an adder 336 modulo 2π
Output a θ (2) i + θ (1) i−2 = θ (3) i , that is, a three-symbol differential detection signal.

【0046】このように、多重遅延検波回路310によ
り生成された1,2,…,Nシンボル遅延検波信号から
なる位相差シンボルΘi =(θ(1)i,θ(2)i,…,θ
(N)i)は系列推定器340に入力される。系列推定器3
40は、位相差シンボル系列{Θi }から送信データ系
列{ai }を推定し、推定結果を
As described above, the phase difference symbols Θ i = (θ (1) i , θ (2) i ,... ) Composed of the 1, 2,..., N symbol differential detection signals generated by the multiple delay detection circuit 310. θ
(N) i ) is input to the sequence estimator 340. Sequence estimator 3
40 estimates a transmission data sequence {a i } from the phase difference symbol sequence { i }, and

【0047】[0047]

【数13】 (Equation 13)

【0048】として出力する。Is output.

【0049】以下、位相差シンボル系列{Θi }から送
信データ系列{ai }を推定する手法について図を用い
て説明する。図2の畳込み符号器110の内部状態の遷
移を示すトレリス線図は図5で表される。図5において
は、図の左側にある状態が右側にある状態に遷移する。
例えば、状態(0,0)および状態(1,0)は状態
(0,0)および状態(0,1)に遷移する。また、状
態遷移を示す各々の枝に付した数字は、それぞれ畳込み
符号器110に入力される送信データai と出力される
畳込み符号化データpi ,qi を示している。例えば、
状態(1,0)から状態(0,0)に遷移する枝に付さ
れた“0/11”は、この状態遷移が生じる際の送信デ
ータai および畳込み符号化データpi ,qi の値が、
それぞれai =0,pi =1,qi =1であることを示
している。
[0049] Hereinafter, the method of estimating the transmitted data sequence {a i} from the phase difference symbol sequence {theta i} will be described with reference to FIG. A trellis diagram showing the transition of the internal state of the convolutional encoder 110 of FIG. 2 is shown in FIG. In FIG. 5, the state on the left side of the figure transits to the state on the right side.
For example, the state (0,0) and the state (1,0) transit to the state (0,0) and the state (0,1). The numbers attached to the branches indicating the state transition indicate the transmission data a i input to the convolutional encoder 110 and the convolutional encoded data p i , q i output respectively. For example,
“0/11” added to the branch that transitions from the state (1, 0) to the state (0, 0) indicates the transmission data a i and the convolutionally encoded data p i , q i when this state transition occurs. Is the value of
It shows that a i = 0, p i = 1, and q i = 1, respectively.

【0050】ところで、送信機100においては、畳込
み符号器110から出力される畳込み符号化データp
i ,qi と割当て回路120から出力される送信差動位
相Δθi は1対1に対応し、その対応関係は前記の表3
で表される。従って、畳込み符号器110の状態遷移に
は特定の送信差動位相Δθi が対応する。この対応関係
を表すトレリス線図を図6に示す。図6において、状態
遷移を示す各々の枝に付した数字は、それぞれ畳込み符
号器110に入力される送信データai と割当て回路1
20から出力される送信差動位相Δθi を示している。
例えば、状態(1,0)から状態(0,0)に遷移する
枝に付された“0,π”は、この状態遷移が生じる際の
送信データai および送信差動位相Δθi の値が、それ
ぞれai =0,Δθi =πであることを示している。
By the way, in the transmitter 100, the convolutional encoded data p output from the convolutional encoder 110 is output.
i , q i and the transmission differential phase Δθ i output from the assignment circuit 120 have a one-to-one correspondence.
It is represented by Therefore, a specific transmission differential phase Δθ i corresponds to a state transition of the convolutional encoder 110. FIG. 6 shows a trellis diagram representing this correspondence. In FIG. 6, the numbers attached to the respective branches indicating the state transitions are the transmission data a i input to the convolutional encoder 110 and the assignment circuit 1
20 shows a transmission differential phase Δθ i output from the reference numeral 20.
For example, “0, π” added to the branch that transitions from state (1,0) to state (0,0) indicates the value of the transmission data a i and the transmission differential phase Δθ i when this state transition occurs. Indicate that a i = 0 and Δθ i = π, respectively.

【0051】ここで、図7に示すように、状態(0,
0)および状態(1,0)から状態(0,0)を経由
し、再び状態(0,0)を経由した後に状態(0,0)
および状態(0,1)に至る状態遷移を考える。この状
態遷移に伴い、割当て回路120から出力される送信差
動位相Δθi の値は“0”および“π”から“0”とな
り、次いで“0”および“π”へと変化することは図7
より明らかである。従って、時間的に連続する2個の送
信差動位相の組み合わせ(Δθi-1 ,Δθi )を1個の
状態とみなすと、図7は状態(0,0)および状態
(π,0)から状態(0,0)および状態(0,π)へ
の状態遷移を表しているものと解釈できる。
Here, as shown in FIG. 7, the state (0,
0) and state (1,0) via state (0,0), and again via state (0,0), then state (0,0)
And state transition to state (0, 1). With this state transition, the value of the transmission differential phase Δθ i output from the assignment circuit 120 changes from “0” and “π” to “0”, and then changes to “0” and “π”. 7
It is more obvious. Accordingly, if the combination of two temporally continuous transmission differential phases (Δθ i−1 , Δθ i ) is regarded as one state, FIG. 7 shows a state (0, 0) and a state (π, 0). Can be interpreted as representing a state transition from state to state (0, 0) and state (0, π).

【0052】このとき、状態(0,0)への遷移は送信
データai =0に対応し、状態(0,π)への遷移は送
信データai =1に対応している。従って、図7を、送
信データai が入力された場合の状態(Δθi-1 ,Δθ
i )の遷移を表すトレリス線図に変形できる。このよう
な変形を行った結果を図8に示す。図8において、状態
遷移を示す各々の枝に付した数字は、それぞれ畳込み符
号器110に入力される送信データai と割当て回路1
20から出力される送信差動位相Δθi を示している。
例えば、状態(π,0)から状態(0,π)に遷移する
枝に付された“1,π”は、この状態遷移が生じる際の
送信データai および送信差動位相Δθi の値が、それ
ぞれai =1,Δθi =πであることを示している。
At this time, the transition to the state (0, 0) corresponds to the transmission data a i = 0, and the transition to the state (0, π) corresponds to the transmission data a i = 1. Accordingly, FIG. 7 shows the state (Δθ i−1 , Δθ i ) when transmission data a i is input.
i ) It can be transformed into a trellis diagram showing the transition. FIG. 8 shows the result of such deformation. In FIG. 8, the numbers attached to the respective branches indicating the state transitions are the transmission data a i input to the convolutional encoder 110 and the assignment circuit 1
20 shows a transmission differential phase Δθ i output from the reference numeral 20.
For example, “1, π” added to the branch that transitions from the state (π, 0) to the state (0, π) is the value of the transmission data a i and the transmission differential phase Δθ i when this state transition occurs. Indicate that a i = 1 and Δθ i = π, respectively.

【0053】同様にして、畳込み符号器110に入力さ
れる送信データai と割当て回路120から出力される
送信差動位相Δθi の関係に着目すると、状態(Δθ
i-1 ,Δθi )の全ての遷移を示すトレリス線図とし
て、図9が得られる。図9において、状態遷移を示す各
々の枝に付した数字は、その状態遷移が生じる際の送信
データai の値を示している。従って、図9のトレリス
線図を用いれば、送信差動位相を組み合わせた状態(Δ
θi-1 ,Δθi )の遷移を推定することにより、送信デ
ータai の値をも推定できる。
Similarly, focusing on the relationship between the transmission data a i input to the convolutional encoder 110 and the transmission differential phase Δθ i output from the assignment circuit 120, the state (Δθ i
FIG. 9 is obtained as a trellis diagram showing all the transitions of i−1 , Δθ i ). In FIG. 9, the number attached to each branch indicating the state transition indicates the value of the transmission data a i when the state transition occurs. Therefore, if the trellis diagram of FIG. 9 is used, the state (Δ
By estimating the transition of θ i−1 , Δθ i ), the value of the transmission data a i can also be estimated.

【0054】いま、状態(Δθi-2 ,Δθi-1 )から状
態(Δθi-1 ,Δθi )への遷移が生じたものとする。
このとき、通信路に雑音が存在しない(すなわち受信信
号ri が送信信号si に等しく、θ(0)i=θi が成立す
る)ならば、送信差動位相Δθi と1シンボル遅延検波
信号θ(1)iの値は等しくなる。従って、この場合、送信
差動位相と1,2,3シンボル遅延検波信号θ(1)i,θ
(2)i,θ(3)iとの間には次式の関係が成立する。
It is assumed that a transition has occurred from the state (Δθ i-2 , Δθ i-1 ) to the state (Δθ i-1 , Δθ i ).
In this case, noise is not present in the communication path (i.e. the received signal r i is equal to the transmission signal s i, θ (0) i = θ i is satisfied), then the transmission differential phase [Delta] [theta] i and 1 symbol differential detection The values of the signals θ (1) i are equal. Therefore, in this case, the transmission differential phase and the 1, 2, or 3 symbol differential detection signals θ (1) i , θ
(2) i and θ (3) i hold the following relationship.

【0055】[0055]

【数14】 [Equation 14]

【0056】この関係を利用することにより、1,2,
3シンボル遅延検波信号からなる位相差シンボルΘi
(θ(1)i,θ(2)i,θ(3)i)の値に基づいて状態(Δθ
i-2,Δθi-1 )から状態(Δθi-1 ,Δθi )への遷
移を、従って送信データaiの値を推定できる。
By utilizing this relationship, 1, 2, 2,
Phase difference symbol Θ i = 3 symbol differential detection signal
(1) i , θ (2) i , θ (3) i ) based on the state (Δθ
i-2, the state from Δθ i-1) (Δθ i -1, the transition to the [Delta] [theta] i), thus estimating the value of the transmission data a i.

【0057】本実施例においては、系列推定器340は
図9のトレリス線図に基づき、ビタビアルゴリズムを用
いて位相差シンボル系列{Θi }から送信データ系列
{ai}を推定し、推定結果を受信データ系列{ai
として出力する。ビタビアルゴリズムを用いて受信デー
タ系列{ai }を出力するという点で、本実施例の系列
推定器340は従来例のビタビ復号器230に相当す
る。しかし、従来例におけるビタビ復号器230は、た
だ1種類の位相遅延検波信号から得られる位相軟判定デ
ータ(xi ,yi )のみを入力とし、使用するトレリス
線図も畳込み符号器110の内部状態の遷移を表す図5
である。これに対し、本実施例における系列推定器34
0は、多重遅延検波回路310から出力される1,2,
…,Nシンボル遅延検波信号からなる位相差シンボルΘ
i =(θ(1)i,θ(2)i,…,θ(N)i)を入力とし、使用
するトレリス線図は送信差動位相Δθi を組み合わせた
状態の遷移を表す図9であり、全く異なる。
In the present embodiment, sequence estimator 340 estimates transmission data sequence {a i } from phase difference symbol sequence { i } using the Viterbi algorithm based on the trellis diagram of FIG. To the received data sequence {a i }
Output as The sequence estimator 340 of the present embodiment corresponds to the Viterbi decoder 230 of the conventional example in that the received data sequence {a i } is output using the Viterbi algorithm. However, the conventional Viterbi decoder 230 receives only the phase soft decision data (x i , y i ) obtained from only one kind of phase delay detection signal, and uses the trellis diagram of the convolutional encoder 110 as well. Fig. 5 showing transition of internal state
It is. In contrast, the sequence estimator 34 in the present embodiment
0 is 1, 2, 2 output from the multiple delay detection circuit 310.
.., A phase difference symbol composed of N symbol differential detection signals
i = (θ (1) i , θ (2) i ,..., θ (N) i ), and the trellis diagram to be used is FIG. 9 showing a state transition in which the transmission differential phase Δθ i is combined. Yes, completely different.

【0058】以下、系列推定器340の動作について述
べる。但し、ビタビアルゴリズムによる系列推定法は前
述の文献「符号理論」等に詳述されているので、ここで
は概略を述べることとする。図4に示すように、系列推
定器340は枝メトリック生成回路342、ACS回路
344、パスメモリ346から構成されている。多重遅
延検波回路310から出力された位相差シンボルΘi
(θ(1)i,θ(2)i,…,θ(N)i)は系列推定器340内
の枝メトリック生成回路342に入力される。枝メトリ
ック生成回路342は位相差シンボルΘi を用いて図9
のトレリス線図に示された状態遷移を表す枝の全てに対
する枝メトリックを生成する。すなわち、位相差シンボ
ルΘi =(θ(1)i,θ(2)i,…,θ(N)i)が入力された
場合、枝メトリック生成回路342は、任意の状態Φ
i-1 =(φi-N+1 ,φi-N+2 ,…,φi-1 )から状態Φ
i =(φi-N+2 ,φi-N+3 ,…,φi )に遷移する枝に
対する枝メトリックとして次式で与えられるλ(Φ
i-1 ,Φi |Θi )なる値を生成する。
The operation of sequence estimator 340 will be described below. However, the sequence estimation method using the Viterbi algorithm is described in detail in the above-mentioned document “Code Theory” and the like, and will be briefly described here. As shown in FIG. 4, the sequence estimator 340 includes a branch metric generation circuit 342, an ACS circuit 344, and a path memory 346. The phase difference symbol Θ i = output from the multiple delay detection circuit 310
(1) i , θ (2) i ,..., Θ (N) i ) are input to the branch metric generation circuit 342 in the sequence estimator 340. Branch metric generating circuit 342 by using the phase difference symbol theta i 9
Is generated for all the branches representing the state transitions shown in the trellis diagram of FIG. That is, when the phase difference symbol Θ i = (θ (1) i , θ (2) i ,..., Θ (N) i ) is input, the branch metric generation circuit 342 sets the arbitrary state Φ
From i-1 = (φi -N + 1 , φi -N + 2 , ..., φi -1 ), the state Φ
λ (Φ given by the following equation as a branch metric for a branch transitioning to i = (φ i−N + 2 , φ i−N + 3 ,..., φ i )
i−1 , Φ i | Θ i ).

【0059】[0059]

【数15】 (Equation 15)

【0060】枝メトリック生成回路342から出力され
た枝メトリックはACS回路344に入力される。AC
S回路344は各状態へ至る生き残りパスのパスメトリ
ックにその状態から遷移する枝の枝メトリックを加算
し、同一状態に遷移するパス同士について加算結果を比
較し、加算結果の値が最も小さいパスを新たな生き残り
パスとして選択し、その最小の加算結果を新たなパスメ
トリックとするACS演算を行い、パスメトリックを順
次更新する。ACS回路344からは、ACS演算にお
いて選択した枝を示す情報と、その選択した枝に対応す
る送信データaiの値がパスメモリ346に出力され
る。パスメモリ346は入力された値を記憶し、最小の
パスメトリックを有する生き残りパスに対応する記憶内
容を
The branch metric output from the branch metric generation circuit 342 is input to the ACS circuit 344. AC
The S circuit 344 adds the branch metric of the branch transitioning from the state to the path metric of the surviving path to each state, compares the addition results of the paths transitioning to the same state, and determines the path having the smallest value of the addition result. A path is selected as a new surviving path, an ACS operation is performed with the minimum addition result as a new path metric, and the path metric is sequentially updated. The ACS circuit 344 outputs information indicating the branch selected in the ACS operation and the value of the transmission data a i corresponding to the selected branch to the path memory 346. The path memory 346 stores the input value and stores the storage contents corresponding to the surviving path having the minimum path metric.

【0061】[0061]

【数16】 (Equation 16)

【0062】として出力する。Is output.

【0063】以上のようにしてAs described above

【0064】[0064]

【数17】 [Equation 17]

【0065】を決定することにより、本発明に係る通信
システムの受信機300は従来例の受信機200より良
好なBER特性を示す。このことを計算機シミュレーシ
ョン結果により示す。図10は、計算機シミュレーショ
ンによる本発明に係る通信システムの受信機300と従
来例の受信機200のBER特性を示す特性図である。
図10より、本発明によりBER特性が従来例より1d
B以上向上することが明らかである。このように、本発
明に係る通信システムの受信機300は、多重遅延検波
回路310により1,2,…,Nシンボル遅延検波信号
を生成し、系列推定手段340により多重遅延検波回路
310から出力されるN種類の遅延検波信号を用いて受
信データを決定するので、ただ1種類の遅延検波信号か
ら得られる位相軟判定データのみを用いて受信データを
決定する従来の通信システムの受信機200よりBER
特性が向上する。
By determining the above, the receiver 300 of the communication system according to the present invention exhibits better BER characteristics than the receiver 200 of the conventional example. This is shown by computer simulation results. FIG. 10 is a characteristic diagram showing BER characteristics of the receiver 300 of the communication system according to the present invention and the receiver 200 of the conventional example by computer simulation.
FIG. 10 shows that the BER characteristic of the present invention is 1d higher than the conventional example.
It is evident that B or more is improved. As described above, the receiver 300 of the communication system according to the present invention generates the 1, 2,..., N-symbol differential detection signal by the multiple delay detection circuit 310 and the multiple delay detection circuit by the sequence estimation unit 340.
Since the received data is determined using the N types of differential detection signals output from 310, the reception of the conventional communication system that determines the reception data using only the phase soft decision data obtained from only one type of differential detection signal is performed. BER from machine 200
The characteristics are improved.

【0066】以上のように、この実施例は、送信データ
を畳込み符号化する畳込み符号化手段と、該畳込み符号
化手段から出力される畳込み符号化データを送信差動位
相に変換する割当て手段と、該割当て手段から出力され
る送信差動位相を差動符号化し、送信信号位相として出
力する差動符号化手段と、該差動符号化手段から出力さ
れる送信信号位相に基づき差動位相シフトキーイング変
調信号である送信信号を生成して出力する位相変調手段
とを備えた送信機、および、現在の受信信号と1,2,
…,N(Nは2以上の整数)シンボル周期前の受信信号
との位相差である1,2,…,Nシンボル遅延検波信号
を生成する多重遅延検波手段と、送信差動位相の変化に
基づく位相トレリス線図を用い、前記多重遅延検波回路
の出力である1,2,…,Nシンボル遅延検波信号から
枝メトリックを生成し、ビタビアルゴリズムにより送信
データを推定し、推定結果を受信データとして出力する
系列推定手段とを備えた受信機を特徴とするものであ
る。
As described above, in this embodiment, the convolutional coding means for convolutionally coding the transmission data, and the convolutional coding data output from the convolutional coding means are converted into the transmission differential phase. Allocating means, differential encoding means for differentially encoding a transmission differential phase output from the allocating means, and a differential encoding means for outputting as a transmission signal phase, based on a transmission signal phase output from the differential encoding means. A transmitter including phase modulation means for generating and outputting a transmission signal that is a differential phase shift keying modulation signal;
.., N (N is an integer of 2 or more) a multiplexed delay detection means for generating a 1, 2,... A branch metric is generated from the 1, 2,..., N-symbol differential detection signal output from the multiple delay detection circuit using a phase trellis diagram based on the above, and transmission data is estimated by a Viterbi algorithm, and the estimation result is used as reception data A receiver provided with a sequence estimating means for outputting.

【0067】実施例2. なお、上記実施例1では1シンボル遅延検波器320の
構成として1シンボル遅延素子321と位相比較器32
2からなる構成を示したが、図11に示すように位相検
出器326、1シンボル遅延素子327、2πを法とす
る減算器328からなる構成であってもよい。図11に
おいて、位相検出器326は受信信号ri の位相θ(0)i
に2πを法として0以上2π未満の定数δを加えた値を
出力する。すなわち、位相検出器326の出力の値をω
i とすると、次式が成立する。
Embodiment 2 FIG. In the first embodiment, the one-symbol delay detector 321 and the phase comparator 32
2, the configuration may be made up of a phase detector 326, a one-symbol delay element 327, and a subtractor 328 modulo 2π, as shown in FIG. 11, the phase detector 326 is the received signal r i phase θ (0) i
Is added with a constant δ of 0 or more and less than 2π modulo 2π. That is, the value of the output of the phase detector 326 is
Assuming i , the following equation holds.

【0068】[0068]

【数18】 (Equation 18)

【0069】位相検出器326の出力ωi は、1シンボ
ル遅延素子327と2πを法とする減算器328に入力
される。また、1シンボル遅延素子327の出力も2π
を法とする減算器328に入力される。従って、2πを
法とする減算器328において、現在の位相検出器32
6の出力ωi から1シンボル遅延素子321から出力さ
れる1シンボル周期前の位相検出器326の出力ωi-1
の減算が行われる。この減算結果は、前記の式[14]
を用いることにより、次式で表される。
The output ω i of the phase detector 326 is input to one-symbol delay elements 327 and a subtracter 328 modulo 2π. Also, the output of the one symbol delay element 327 is 2π
Is input to a subtractor 328 modulo. Therefore, in the subtractor 328 modulo 2π, the current phase detector 32
From the output omega i of 6 output from the 1-symbol delay element 321 one symbol period output omega i-1 of the previous phase detector 326
Is subtracted. This subtraction result is obtained by the above equation [14].
Is expressed by the following equation.

【0070】[0070]

【数19】 [Equation 19]

【0071】この値は、式[6] で与えられる現在の
受信信号と1シンボル周期前の受信信号との位相差であ
る1シンボル遅延検波信号θ(1)iに他ならない。すなわ
ち、2πを法とする減算器328からは1シンボル遅延
検波信号θ(1)iが出力される。
This value is nothing more than the one-symbol differential detection signal θ (1) i which is the phase difference between the current reception signal given by the equation [6] and the reception signal one symbol period before. That is, the one-symbol differential detection signal θ (1) i is output from the subtractor 328 modulo 2π.

【0072】実施例3. また、上記実施例1においては、最大遅延シンボル数
N、すなわち多重遅延検波回路310が生成する遅延検
波信号の数、をN=3としているが、最大遅延シンボル
数Nは他の値、例えばN=4やN=5などであってもよ
い。一般的には、最大遅延シンボル数がNの場合、時間
的に連続する(N−1)個の送信差動位相を組み合わせ
た状態(Δθi-N+2 ,Δθi-N+3 ,…,Δθi )の状態
遷移を推定することができる。これは、前述の式[8]
より、1シンボル遅延検波信号θ(1)iとnシンボル遅延
検波信号θ(n)iとの関係として次式が成立することによ
っている。
Embodiment 3 FIG. Further, in the first embodiment, the maximum number N of delay symbols, that is, the number of differential detection signals generated by the multiple delay detection circuit 310 is N = 3, but the maximum number N of delay symbols is another value, for example, N = 4 or N = 5. In general, when the maximum number of delay symbols is N, a state in which (N-1) successively transmitted transmission differential phases are combined (Δθ i−N + 2 , Δθ i−N + 3 ,...) , Δθ i ) can be estimated. This is obtained by the equation [8]
This is because the following equation holds as the relationship between the one-symbol differential detection signal θ (1) i and the n-symbol differential detection signal θ (n) i .

【0073】[0073]

【数20】 (Equation 20)

【0074】前述したように、通信路に雑音が存在しな
いならば、1シンボル遅延検波信号θ(1)iの値は送信差
動位相Δθi に等しい。すなわち、nシンボル遅延検波
信号θ(n)iは時間的に連続するn個の送信差動位相{Δ
θi-N+1 ,Δθi-N+2 ,…,Δθi }に関する情報を含
んでいることを式[16]は示している。従って、最大
遅延シンボル数がNである場合には、上記実施例1と同
様にして、時間的に連続する(N−1)個の送信差動位
相を組み合わせた状態(Δθi-N+1 ,Δθi-N+2 ,…,
Δθi-1 )から状態(Δθi-N+2 ,Δθi-N+3 ,…,Δ
θi )への状態遷移を推定することができる。
[0074] As described above, if the noise in the communication channel does not exist, 1 symbol differential detection signal theta (1) the value of i is equal to the transmission differential phase [Delta] [theta] i. That is, the n-symbol differential detection signal θ (n) i is composed of n transmission differential phases {Δ
Equation [16] indicates that information about θ i−N + 1 , Δθ i−N + 2 ,..., Δθ i } is included. Therefore, when the maximum number of delay symbols is N, the state (Δθ i−N + 1 ) in which (N−1) transmission differential phases that are continuous in time are combined in the same manner as in the first embodiment. , Δθ i-N + 2 ,…,
Δθ i-1 ) to state (Δθ i-N + 2 , Δθ i-N + 3 , ..., Δ
θ i ) can be estimated.

【0075】図12に、最大遅延シンボル数N=4とし
た場合の受信機300の構成の一例を示す。図12にお
いては、多重遅延検波回路310内に1シンボル遅延検
波器333と2πを法とする加算器337を追加してい
る。このような構成とすることにより、1シンボル遅延
素子333からは3シンボル周期前の1シンボル遅延検
波信号θ(1)i-3が出力されるので、2πを法とする加算
器337からは、θ(3)i+θ(1)i-3=θ(4)i、すなわち
4シンボル遅延検波信号が出力される。従って、多重遅
延検波回路310からは、1,2,3,4シンボル遅延
検波信号からなる位相差シンボルΘi =(θ(1)i,θ
(2)i,θ(3)i,θ(4)i)が出力される。このように、最
大遅延シンボル数N=4とすることにより、時間的に連
続する3個の送信差動位相を組み合わせた状態(Δθ
i-2 ,Δθi-1 ,Δθi )の状態遷移を推定することが
可能となる。この場合に系列推定器340で用いるトレ
リス線図を図13に示す。最大遅延シンボル数Nを増加
させることにより、受信機300のBER特性は更に向
上する。このことを計算機シミュレーション結果により
示す。図14は、最大遅延シンボル数N=4とした場合
の計算機シミュレーションによるBER特性を示す特性
図である。図14より、最大遅延シンボル数をN=3か
らN=4に増加させることによりBER特性が更に0.
4dB程度向上することが明らかである。
FIG. 12 shows an example of the configuration of receiver 300 when the maximum number of delayed symbols N = 4. In FIG. 12, a one-symbol delay detector 333 and an adder 337 modulo 2π are added to the multiple delay detector 310. With such a configuration, the one-symbol delay element 333 outputs the one-symbol delayed detection signal θ (1) i-3 three symbol periods earlier, so that the adder 337 modulo 2π outputs θ (3) i + θ (1) i-3 = θ (4) i , that is, a 4-symbol differential detection signal is output. Accordingly, the multiplexed delay detection circuit 310 outputs a phase difference symbol Θ i = (θ (1) i , θ ) composed of 1, 2, 3, and 4 symbol differential detection signals.
(2) i , θ (3) i , θ (4) i ) are output. As described above, by setting the maximum number of delay symbols N = 4, a state in which three temporally continuous transmission differential phases are combined (Δθ
i−2 , Δθ i−1 , Δθ i ) can be estimated. FIG. 13 shows a trellis diagram used in sequence estimator 340 in this case. By increasing the maximum number N of delay symbols, the BER characteristic of the receiver 300 is further improved. This is shown by computer simulation results. FIG. 14 is a characteristic diagram showing BER characteristics by computer simulation when the maximum number of delay symbols N = 4. As shown in FIG. 14, the BER characteristic is further increased by increasing the maximum number of delay symbols from N = 3 to N = 4.
It is clear that the gain is improved by about 4 dB.

【0076】実施例4. 更に、上記実施例1においては、畳込み符号器110と
して拘束長K=3,符号化率R=1/2のものを示した
が、拘束長Kや符号化率Rは他の値であってもよく、例
えばK=4やK=5など,R=2/3 やR=3/4 な
どであってもよい。また、上記実施例1においては、変
調方式として差動4相PSK変調を用いたものを示した
が、変調方式は他の差動PSK変調であってもよく、例
えば差動2相PSK変調や差動8相PSK変調であって
もよい。一例として、図15に示す1シンボル遅延素子
112a,114aと2を法とする加算器118aから
構成される拘束長K=3,符号化率R=2/3の畳込み
符号器を畳込み符号器110とし、変調方式として差動
8相PSK変調を用いた場合のBER特性を図16に示
す。但し、図16は計算機シミュレーションによる結果
であり、また、割当て回路120における畳込み符号化
データ(ai ,pi ,qi )と送信差動位相Δθi との
対応は次の表4に示すとおりであるものとしている。
Embodiment 4 FIG. Further, in the first embodiment, the convolutional encoder 110 has the constraint length K = 3 and the coding rate R = 1/2, but the constraint length K and the coding rate R are other values. For example, K = 4, K = 5, etc., and R = 2/3, R = 3/4, etc. Further, in the first embodiment, the modulation scheme using the differential four-phase PSK modulation is described. However, the modulation scheme may be another differential PSK modulation. Differential 8-phase PSK modulation may be used. As an example, a convolutional encoder having a constraint length K = 3 and a coding rate R = 2/3 composed of adders 118a modulating one-symbol delay elements 112a, 114a and 2 shown in FIG. FIG. 16 shows BER characteristics when the modulator 110 is used and differential 8-phase PSK modulation is used as a modulation method. However, FIG. 16 shows the result of computer simulation, and the correspondence between the convolutional encoded data (a i , p i , q i ) and the transmission differential phase Δθ i in the assignment circuit 120 is shown in Table 4 below. It is assumed to be as follows.

【0077】[0077]

【表4】 [Table 4]

【0078】図16より、本発明によりBER特性が従
来例より2dB程度向上することが明らかである。この
ように、畳込み符号器110の構成や変調方式が異なる
場合においても、本発明により、従来例より良好なBE
R特性を実現することが可能である。
FIG. 16 clearly shows that the BER characteristics of the present invention are improved by about 2 dB as compared with the conventional example. As described above, even when the configuration and the modulation scheme of the convolutional encoder 110 are different, the present invention provides a better BE than the conventional example.
It is possible to realize the R characteristic.

【0079】実施例5. 次に、本実施例においてインタリーブを行う場合の構成
について説明する。フェージング通信路などのバースト
誤り通信路においては誤り訂正符号の誤り訂正能力を超
えるような長大なバースト誤りが発生する場合がある。
このため、このようなバースト誤り通信路においては誤
り訂正符号化を行う場合でもBER特性は大きく劣化す
る。BER特性を改善するためには、このような長大バ
ースト誤りを誤り訂正符号が訂正可能な短い誤りに分散
すればよい。インタリーブとはこのようなバースト誤り
を分散する手法の一つであり、通常は以下の手順により
行われる。まず、送信機において、誤り訂正符号化され
たデータ系列をある一定の規則によって並べかえる。こ
の並べかえの動作をインタリーブと呼び、並べかえを行
う装置をインタリーバと呼ぶ。インタリーブされた誤り
訂正符号化データは、変調器により送信信号となり送信
される。一方、受信機では、受信信号を復調した復調デ
ータを、インタリーブと逆の手順で並べかえる。この逆
の並べかえの動作をデインタリーブと呼び、並べかえを
行う装置をデインタリーバと呼ぶ。このデインタリーブ
により復調データに含まれるバースト誤りは分散され
る。なお、ただ単にバースト誤りを分散するだけであれ
ば、受信機においてのみ並べかえを行えばよいのである
が、誤り訂正符号の復号を行うためには、復号器に入力
されるデータ系列は送信機においてインタリーブされる
前の誤り訂正符号化データ系列と同一の並びかたでなけ
ればならない。従って、あらかじめ送信機でインタリー
ブを行うことにより、デインタリーブされた復調データ
系列はバースト誤りが分散されると同時に、誤り訂正復
号可能な正しい並びかたに戻るのである。このようにし
てデインタリーブされた復調データ系列を復号器で復号
することにより、バースト誤りの影響が低減され、良好
なBER特性が実現される。
Embodiment 5 FIG. Next, a configuration for performing interleaving in the present embodiment will be described. In a burst error channel such as a fading channel, a long burst error exceeding the error correction capability of an error correction code may occur.
For this reason, in such a burst error communication channel, even when error correction coding is performed, the BER characteristic is greatly deteriorated. In order to improve the BER characteristic, such a long burst error may be dispersed into short errors that the error correction code can correct. Interleaving is one of the techniques for dispersing such burst errors, and is usually performed by the following procedure. First, the transmitter rearranges the error-correction-coded data sequence according to a certain rule. This reordering operation is called interleaving, and the reordering device is called an interleaver. The interleaved error correction coded data is transmitted as a transmission signal by the modulator and transmitted. On the other hand, the receiver rearranges the demodulated data obtained by demodulating the received signal in a procedure reverse to the interleaving. This reverse reordering operation is called deinterleaving, and a reordering device is called a deinterleaver. Burst errors included in demodulated data are dispersed by the deinterleaving. Note that if only burst errors are to be dispersed, rearrangement may be performed only at the receiver, but in order to decode an error correction code, the data sequence input to the decoder must be transmitted at the transmitter. It must be in the same arrangement as the error correction coded data sequence before being interleaved. Therefore, by performing interleaving in the transmitter in advance, the deinterleaved demodulated data sequence returns to the correct arrangement in which error correction decoding can be performed at the same time as burst errors are dispersed. By decoding the deinterleaved demodulated data sequence by the decoder, the influence of burst errors is reduced and good BER characteristics are realized.

【0080】インタリーブは以上のような手順により行
われる。従って、従来例においては、インタリーバは送
信機100内の畳込み符号器110と割当て回路120
の間に挿入され、デインタリーバは受信機200内の位
相軟判定回路220とビタビ復号器230の間に挿入さ
れる。このような通常のインタリーブ手法を本発明に適
用すると、デインタリーバは受信機300内の多重遅延
検波回路310と系列推定器340の間に挿入されるこ
とになる。しかし、この位置にデインタリーバを挿入す
ると、多重遅延検波回路310から出力される位相差シ
ンボルΘi =(θ(1)i,θ(2)i,…,θ(N)i)が並べか
えられて系列推定器340に入力されることになる。こ
の並べかえにより、系列推定器340内では1シンボル
遅延検波信号θ(1)iとnシンボル遅延検波信号θ(n)i
の関係式である式[16]が成立しなくなる。前述した
ように、式[16]は時間的に連続した送信差動位相を
組み合わせた状態の状態遷移を推定するための前提条件
であり、式[16]が成立しなければ状態遷移の正しい
推定は不可能となる。従って、本発明に通常のインタリ
ーブ手法を適用し、多重遅延検波回路310と系列推定
器340の間にデインタリーバを挿入すると、系列推定
器340における送信データ系列{ai }の推定が誤っ
たものとなり、BER特性がかえって劣化してしまう。
The interleaving is performed according to the above procedure. Therefore, in the conventional example, the interleaver is composed of the convolutional encoder 110 in the transmitter 100 and the assignment circuit 120.
, And the deinterleaver is inserted between the phase soft decision circuit 220 and the Viterbi decoder 230 in the receiver 200. When such a normal interleaving method is applied to the present invention, a deinterleaver is inserted between the multiple differential detection circuit 310 in the receiver 300 and the sequence estimator 340. However, when a deinterleaver is inserted at this position, the phase difference symbols Θ i = (θ (1) i , θ (2) i ,..., Θ (N) i ) output from the multiple delay detection circuit 310 are rearranged. And input to the sequence estimator 340. Due to this rearrangement, in the sequence estimator 340, Expression [16], which is a relational expression between the one-symbol differential detection signal θ (1) i and the n-symbol differential detection signal θ (n) i , does not hold. As described above, Expression [16] is a precondition for estimating a state transition of a state combining temporally continuous transmission differential phases. If Expression [16] does not hold, correct estimation of the state transition is performed. Becomes impossible. Therefore, when a normal interleaving method is applied to the present invention and a deinterleaver is inserted between multiple delay detection circuit 310 and sequence estimator 340, estimation of transmission data sequence {a i } by sequence estimator 340 is incorrect. And the BER characteristic is rather deteriorated.

【0081】この実施例は、このような問題点の生じな
い、すなわち系列推定器340内においても式[16]
が成立する好適なインタリーブ手法を提供するものであ
る。以下、図を用いて実施例について説明する。図1
7は、実施例による通信システムにおける送信機の構
成の一例を示す構成図であり、図において、410はイ
ンタリーバである。また、図18は、実施例による通
信システムにおける受信機の構成の一例を示す構成図で
あり、図において、310aは多重遅延検波回路、42
0は位相検出器、430はデインタリーバ、440は1
シンボル遅延素子、450は2πを法とする加算器であ
る。なお、図17及び図18においては、図1、図3、
図19と同一または相当部分は同一符号を付してその説
明は省略する。
In this embodiment, such a problem does not occur, that is, even in the sequence estimator 340, the equation [16]
Is provided. Hereinafter, a fifth embodiment will be described with reference to the drawings. FIG.
7 is a configuration diagram illustrating an example of a configuration of a transmitter in the communication system according to the fifth embodiment. In the drawing, reference numeral 410 denotes an interleaver. FIG. 18 is a configuration diagram illustrating an example of a configuration of a receiver in the communication system according to the fifth embodiment. In the drawing, reference numeral 310a denotes a multiple delay detection circuit;
0 is a phase detector, 430 is a deinterleaver, and 440 is 1
The symbol delay element 450 is an adder modulo 2π. 17 and FIG. 18, FIG. 3, FIG.
The same or corresponding parts as those in FIG. 19 are denoted by the same reference numerals, and description thereof will be omitted.

【0082】次に動作について説明する。まず、図17
を用いて送信機100の動作を説明する。図17に示す
送信機100において、送信データ系列{ai }(ai
∈{0,1};iは自然数)は畳込み符号器110によ
り畳込み符号化される。いま、畳込み符号器110は、
実施例1と同様に拘束長K=3,符号化率R=1/2の
畳込み符号器で、第i番目の送信データai に対してp
i ,qi (pi ,qi {0,1})なる2ビットの畳
込み符号化データを出力するものとする。出力された畳
込み符号化データ(pi ,qi )は割当て回路120に
入力される。割当て回路120は畳込み符号化データ
(pi ,qi )の値に基づき送信差動位相Δθi を出力
する。出力された送信差動位相Δθi は差動符号器13
0に入力される。差動符号器130は次式により送信差
動位相Δθi を差動符号化し、変調位相θi を出力す
る。なお、変調位相の初期値θ0 は送信差動位相Δθi
のとり得る値のいずれかとする。
Next, the operation will be described. First, FIG.
The operation of the transmitter 100 will be described with reference to FIG. In transmitter 100 shown in FIG. 17, transmission data sequence {a i } (a i
{0, 1}; i is a natural number) is convolutionally encoded by the convolutional encoder 110. Now, the convolutional encoder 110
In the same manner as in Example 1 constraint length K = 3, convolutional encoder with a coding rate R = 1/2, p against the i-th transmission data a i
i , q i (p i , q i {0, 1}), and outputs 2-bit convolutionally encoded data. The output convolutionally encoded data (p i , q i ) is input to assignment circuit 120. Allocation circuit 120 outputs the transmission differential phase [Delta] [theta] i based on the value of the convolutional coded data (p i, q i). The output transmission differential phase Δθ i is
Input to 0. Differential encoder 130 differentially encodes transmission differential phase [Delta] [theta] i according to the following equation, and outputs the modulation phase theta i. Note that the initial value θ 0 of the modulation phase is the transmission differential phase Δθ i
Is one of the possible values of

【0083】[0083]

【数21】 (Equation 21)

【0084】差動符号器130から出力された変調位相
θi はインタリーバ410に入力される。インタリーバ
410は、変調位相系列{θi }の順序を所定の規則に
基づいて並べかえ、送信信号位相系列{ψk }(kは0
以上の整数)に変換する。ここでは、並べかえの規則を
関数F[・]で表す。すなわち、変調位相系列{θi
の第m番目に位置する値は、送信信号位相系列{ψk
においては第F[m]番目に位置するものとする。従っ
て、次式の関係が成立する。
The modulation phase θ i output from differential encoder 130 is input to interleaver 410. Interleaver 410 rearranges the order of modulation phase sequence {θ i } based on a predetermined rule, and sets transmission signal phase sequence { k } (k is 0
Integer). Here, the sorting rule is represented by a function F [•]. That is, the modulation phase sequence {θ i
Of the transmission signal phase sequence { k }
Is located at the F [m] -th position. Therefore, the following relationship is established.

【0085】[0085]

【数22】 (Equation 22)

【0086】インタリーバ410から出力される送信信
号位相ψk は位相変調器140に入力され、差動PSK
信号である送信信号sk =Aexp( −jψk ) (A
>0)が出力される。
The transmission signal phase ψ k output from interleaver 410 is input to phase modulator 140, and differential PSK
Transmission signal s k = Aexp (−jψ k ) (A
> 0) is output.

【0087】次に、図18を用いて受信機300の動作
を説明する。図18に示す受信機300において、受信
信号r k
Next, the operation of the receiver 300 will be described with reference to FIG.
Will be described. In the receiver 300 shown in FIG.
Signal r k

【0088】[0088]

【数23】 (Equation 23)

【0089】は位相検出器420に入力される。位相検
出器420は受信信号r k の位相ψ (0)k に2πを法とし
て0以上2π未満の定数δを加えた値を出力する。すな
わち、位相検出器420の出力の値をξ k とすると、次
式が成立する。
Is input to the phase detector 420. Phase detection
Can 420 a 2π modulo the phase ψ (0) k of the received signal r k
And outputs a value obtained by adding a constant δ of 0 to less than 2π. sand
KazuSatoshi, when the value of the output of the phase detector 420 and xi] k, the following
The equation holds.

【0090】[0090]

【数24】 (Equation 24)

【0091】位相検出器420の出力ξk はデインタリ
ーバ430に入力される。デインタリーバ430は、位
相検出器420の出力系列{ξk }の順序を、インタリ
ーバ410と逆の手順で並べかえ、検波位相系列{ω
i }に変換して出力する。ここで、インタリーバ410
の並べかえの規則を表す関数F[・]の逆関数をG
[・]とする。すなわち、次式が成立するものとする。
The output ξ k of the phase detector 420 is input to the deinterleaver 430. The deinterleaver 430 rearranges the order of the output sequence { k } of the phase detector 420 in the reverse procedure to that of the interleaver 410, and detects the detection phase sequence {ω
Convert to i } and output. Here, the interleaver 410
The inverse function of the function F [•] that represents the sorting rule of
[•]. That is, the following equation is satisfied.

【0092】[0092]

【数25】 (Equation 25)

【0093】このとき、デインタリーバ430の並べか
えの規則が関数G[・]で表されることは明らかであ
る。従って、次式の関係が成立する。
At this time, it is clear that the rule for rearranging the deinterleaver 430 is represented by the function G [•]. Therefore, the following relationship is established.

【0094】[0094]

【数26】 (Equation 26)

【0095】デインタリーバ430から出力された検波
位相ωi は、多重遅延検波回路310aに入力される。
多重遅延検波回路310a内において、検波位相ωi
1シンボル遅延素子440と2πを法とする減算器45
0に入力される。また、1シンボル遅延素子440の出
力も2πを法とする減算器450に入力される。従っ
て、2πを法とする減算器450において、現在の検波
位相ωi から1シンボル遅延素子321から出力される
1シンボル周期前の検波位相ωi-1 の減算が行われる。
2πを法とする減算器450は、この減算結果を1シン
ボル遅延検波信号θ(1)iとして出力する。従って、次式
が成立する。
The detection phase ω i output from the deinterleaver 430 is input to the multiple delay detection circuit 310a.
In the multiplex delay detection circuit 310a, the detection phase ω i is calculated by the one-symbol delay elements 440 and the subtracter 45 modulo 2π.
Input to 0. The output of the one-symbol delay element 440 is also input to a subtractor 450 modulo 2π. Accordingly, the subtractor 450 modulo 2π subtracts the detection phase ω i−1 one symbol period before output from the one-symbol delay element 321 from the current detection phase ω i .
The subtractor 450 modulo 2π outputs the result of the subtraction as a one-symbol differential detection signal θ (1) i . Therefore, the following equation is established.

【0096】[0096]

【数27】 [Equation 27]

【0097】いま、通信路に雑音が存在しない、すなわ
ち受信信号rk が送信信号sk に等しい場合を考える。
このとき、明らかにψ(0)k=ψk であり、従って、式
[21]より次式の関係が成立する。
[0097] Now, the noise is not in the communication path, i.e. consider the case where the received signal r k is equal to the transmission signal s k.
This time is clearly ψ (0) k = ψ k , therefore, the following relationship from equation [21] is satisfied.

【0098】[0098]

【数28】 [Equation 28]

【0099】式[23]において、k=F[i]とする
と、式[20]より次式の関係が成立する。
In the equation [23], if k = F [i], the following equation is established from the equation [20].

【0100】[0100]

【数29】 (Equation 29)

【0101】式[18]を式[24]に代入することに
より次式を得る。
The following equation is obtained by substituting equation [18] into equation [24].

【0102】[0102]

【数30】 [Equation 30]

【0103】式[22]と式[25]より次式を得る。The following equation is obtained from Equations [22] and [25].

【0104】[0104]

【数31】 (Equation 31)

【0105】更に、式[17]と式[26]より次式を
得る。
Further, the following expression is obtained from Expressions [17] and [26].

【0106】[0106]

【数32】 (Equation 32)

【0107】すなわち、本実施例においても実施例1と
同様に、通信路に雑音が存在しない場合は、1シンボル
遅延検波信号θ(1)iは送信差動位相Δθi に等しい。
[0107] That is, similarly as in Example 1 in the present embodiment, when the noise in the communication channel does not exist, 1 symbol differential detection signal theta (1) i is equal to the transmission differential phase [Delta] [theta] i.

【0108】2πを法とする減算器450から出力され
る1シンボル遅延検波信号θ(1)iより、実施例1と同様
にして、1シンボル遅延素子331,332及び2πを
法とする加算器335,336により、2シンボル遅延
検波信号θ(2)i及び3シンボル遅延検波信号θ(3)iが生
成される。このようにして多重遅延検波回路310aに
より生成された1,2,3シンボル遅延検波信号からな
る位相差シンボルΘi=(θ(1)i,θ(2)i,θ(3)i
は、系列推定器340に入力される。系列推定器340
は、実施例1と同様にしてビタビアルゴリズムに基づき
位相差シンボル系列{Θi }から送信データ系列{a
i }を推定し、推定結果を受信データ系列{ai }(a
i ∈{0,1})として出力する。
From the 1-symbol delayed detection signal θ (1) i output from the subtractor 450 modulo 2π, in the same manner as in the first embodiment, adders modulo 1-symbol delay elements 331, 332 and 2π With 335 and 336, a two-symbol differential detection signal θ (2) i and a three-symbol differential detection signal θ (3) i are generated. The phase difference symbol Θ i = (θ (1) i , θ (2) i , θ (3) i ) composed of the 1, 2, and 3 symbol differential detection signals generated by the multiplex differential detection circuit 310a in this manner.
Is input to the sequence estimator 340. Sequence estimator 340
Is calculated from the phase difference symbol sequence { i } based on the Viterbi algorithm in the same manner as in the first embodiment.
i推定 is estimated, and the estimation result is represented by a received data sequence {a i } (a
i {0, 1}).

【0109】このように、本実施例においては、送信機
100は差動符号器130と位相変調器140の間にイ
ンタリーバ410を備える構成とし、これに対応して受
信機300は位相検出器420と多重遅延検波回路31
0aの間にデインタリーバ430を備える構成としてい
る。このような構成とすることにより、通常のインタリ
ーブ手法を適用した場合とは異なり、系列推定器340
内においても1シンボル遅延検波信号θ(1)iとnシンボ
ル遅延検波信号θ(n)iとの関係式である式[16]が成
立する好適なインタリーブを行うことができ、従って、
フェージング通信路などのバースト誤り通信路において
も良好なBER特性を実現できる。
As described above, in the present embodiment, the transmitter 100 is configured to include the interleaver 410 between the differential encoder 130 and the phase modulator 140, and correspondingly, the receiver 300 is provided with the phase detector 420 And multiple delay detection circuit 31
0a, a deinterleaver 430 is provided. With such a configuration, unlike the case where a normal interleaving method is applied, sequence estimator 340
, A suitable interleave that satisfies Expression [16], which is a relational expression between the one-symbol differential detection signal θ (1) i and the n-symbol differential detection signal θ (n) i , can be performed.
Good BER characteristics can be realized even in burst error communication paths such as fading communication paths.

【0110】以上のように、この実施例は、送信データ
を畳込み符号化する畳込み符号化手段と、該畳込み符号
化手段から出力される畳込み符号化データを送信差動位
相に変換する割当て手段と、該割当て手段から出力され
る送信差動位相を差動符号化し、変調位相として出力す
る差動符号化手段と、該差動符号化手段から出力される
変調位相の順序を所定の規則に基づき並べかえ、送信信
号位相として出力するインタリーブ手段と、該インタリ
ーブ手段から出力される送信信号位相に基づき差動位相
シフトキーイング変調信号である送信信号を生成して出
力する位相変調手段とを備えた送信機および、受信信号
の位相を検出して出力する位相検出手段と、該位相検出
手段から出力される受信信号位相の順序を所定の規則に
基づき並べかえ、検波位相として出力するデインタリー
ブ手段と、現在の検波位相と1,2,…,N(Nは2以
上の整数)シンボル周期前の検波位相との差である1,
2,…,Nシンボル遅延検波信号を生成する多重遅延検
波手段と、送信差動位相の変化に基づく位相トレリス線
図を用い、前記多重遅延検波回路の出力である1,2,
…,Nシンボル遅延検波信号から枝メトリックを生成
し、ビタビアルゴリズムにより送信データを推定し、推
定結果を受信データとして出力する系列推定手段とを備
えた受信機を特徴とするものである。
As described above, in this embodiment, the convolution coding means for convolutionally coding the transmission data and the convolution coding data output from the convolution coding means are converted into the transmission differential phase. Allocating means for performing differential encoding of a transmission differential phase output from the allocating means and outputting the modulated differential phase as a modulation phase, and a predetermined order of the modulation phase output from the differential encoding means. Interleaving means for rearranging according to the rule of, and outputting as a transmission signal phase, and phase modulation means for generating and outputting a transmission signal that is a differential phase shift keying modulation signal based on the transmission signal phase output from the interleaving means. A transmitter and a phase detector that detects and outputs the phase of the received signal, and rearranges the order of the received signal phase output from the phase detector based on a predetermined rule, A deinterleaving means for outputting as a wave phase current detection phase and 1, 2, which is the difference between N (N is an integer of 2 or more) symbol periods previous detection phase 1,
2,..., N symbol using a multi-delay detection means for generating a differential detection signal and a phase trellis diagram based on a change in a transmission differential phase, the output of the multi-delay detection circuit being 1, 2, 2,
.., A branch metric is generated from the N-symbol differential detection signal, transmission data is estimated by a Viterbi algorithm, and a sequence estimation means for outputting an estimation result as reception data is provided.

【0111】実施例6. なお、上記実施例5においては、最大遅延シンボル数
N、すなわち多重遅延検波回路310aが生成する遅延
検波信号の数、をN=3としているが、最大遅延シンボ
ル数Nは他の値、例えばN=4やN=5などであっても
よい。また、上記実施例5においては、畳込み符号器1
10として拘束長K=3,符号化率R=1/2 のもの
を示したが、拘束長Kや符号化率Rは他の値であっても
よく、例えばK=4やK=5など,R=2/3 やR=
3/4 などであってもよい。更に、上記実施例5にお
いては、変調方式として差動4相PSK変調を用いたも
のを示したが、変調方式は他の差動PSK変調であって
もよく、例えば差動2相PSK変調や差動8相PSK変
調であってもよい。
Embodiment 6 FIG. In the fifth embodiment, the maximum number N of delay symbols, that is, the number of differential detection signals generated by the multiple delay detection circuit 310a is N = 3, but the maximum number N of delay symbols is another value, for example, N = 4 or N = 5. In the fifth embodiment, the convolutional encoder 1
Although the constraint length K = 3 and the coding rate R = 1/2 are shown as 10, the constraint length K and the coding rate R may be other values, for example, K = 4 or K = 5. , R = 2/3 or R =
3/4 may be used. Further, in the fifth embodiment, the modulation scheme using differential four-phase PSK modulation is described. However, the modulation scheme may be another differential PSK modulation, such as differential two-phase PSK modulation or Differential 8-phase PSK modulation may be used.

【0112】[0112]

【発明の効果】以上のように、本発明によれば、受信機
は畳込み符号の誤り訂正能力を有効に利用して良好なB
ER特性を実現でき、従って信頼性の高い通信を行い得
る畳込み符号および差動PSK変調を用いた通信システ
ムを得ることができる。
As described above, according to the present invention, the receiver can effectively utilize the error correction capability of the convolutional code to obtain a good B signal.
A communication system using a convolutional code and differential PSK modulation that can realize ER characteristics and can perform highly reliable communication can be obtained.

【0113】また、本発明によれば、好適なインタリー
ブを行うことができ、フェージング通信路などのバース
ト誤り通信路における受信機のBER特性が向上するた
め、バースト誤り通信路においても信頼性の高い通信を
行い得る畳込み符号および差動PSK変調を用いた通信
システムを得ることができる。
Further, according to the present invention, suitable interleaving can be performed, and the BER characteristic of the receiver in a burst error channel such as a fading channel is improved. A communication system using a convolutional code capable of performing communication and differential PSK modulation can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例1による通信システムにおける
送信機100の構成の一例を示す構成図である。
FIG. 1 is a configuration diagram illustrating an example of a configuration of a transmitter 100 in a communication system according to a first embodiment of the present invention.

【図2】本発明の実施例1による通信システムにおける
送信機100内の畳込み符号器110の構成の一例を示
す構成図である。
FIG. 2 is a configuration diagram illustrating an example of a configuration of a convolutional encoder 110 in the transmitter 100 in the communication system according to the first embodiment of the present invention.

【図3】本発明の実施例1による通信システムにおける
受信機300の構成の一例を示す構成図である。
FIG. 3 is a configuration diagram illustrating an example of a configuration of a receiver 300 in the communication system according to the first embodiment of the present invention.

【図4】本発明の実施例1による通信システムにおける
受信機300内の系列推定器340の構成を示す構成図
である。
FIG. 4 is a configuration diagram showing a configuration of a sequence estimator 340 in the receiver 300 in the communication system according to the first embodiment of the present invention.

【図5】本発明の実施例1による通信システムにおける
畳込み符号のトレリス構造の一例を示すトレリス線図で
ある。
FIG. 5 is a trellis diagram illustrating an example of a trellis structure of a convolutional code in the communication system according to the first embodiment of the present invention.

【図6】本発明の実施例1による通信システムにおける
畳込み符号のトレリス構造に送信差動位相の値を反映し
た場合の一例を示すトレリス線図である。
FIG. 6 is a trellis diagram illustrating an example of a case where a value of a transmission differential phase is reflected in a trellis structure of a convolutional code in the communication system according to the first embodiment of the present invention.

【図7】本発明の実施例1による通信システムにおける
畳込み符号及び送信差動位相の状態遷移の一例を示す状
態遷移図である。
FIG. 7 is a state transition diagram illustrating an example of state transition of a convolutional code and a transmission differential phase in the communication system according to the first embodiment of the present invention.

【図8】本発明の実施例1による通信システムにおける
送信差動位相を組み合わせて得られる状態の状態遷移の
一例を示す状態遷移図である。
FIG. 8 is a state transition diagram illustrating an example of a state transition of a state obtained by combining transmission differential phases in the communication system according to the first embodiment of the present invention.

【図9】本発明の実施例1による通信システムにおける
受信機300内の系列推定器340に適用される、送信
差動位相を組み合わせて得られる状態の状態遷移と送信
データとの対応関係を表すトレリス構造の一例を示すト
レリス線図である。
FIG. 9 shows a correspondence relationship between state transition of a state obtained by combining transmission differential phases and transmission data applied to sequence estimator 340 in receiver 300 in the communication system according to the first embodiment of the present invention. It is a trellis diagram which shows an example of a trellis structure.

【図10】本発明の実施例1による通信システムにおけ
る受信機300のBER特性の一例を示す特性図であ
る。
FIG. 10 is a characteristic diagram illustrating an example of a BER characteristic of the receiver 300 in the communication system according to the first embodiment of the present invention.

【図11】本発明の実施例2による通信システムにおけ
る受信機300内の1シンボル遅延検波器320の他の
構成例を示す構成図である。
FIG. 11 is a configuration diagram showing another configuration example of the one-symbol differential detector 320 in the receiver 300 in the communication system according to the second embodiment of the present invention.

【図12】本発明の実施例3による通信システムにおけ
る受信機300の他の構成例を示す構成図である。
FIG. 12 is a configuration diagram illustrating another configuration example of the receiver 300 in the communication system according to the third embodiment of the present invention.

【図13】本発明の実施例3による通信システムにおけ
る受信機300内の系列推定器340に適用される、送
信差動位相を組み合わせて得られる状態の状態遷移関係
を表すトレリス構造の他の例を示すトレリス線図であ
る。
FIG. 13 is another example of a trellis structure applied to the sequence estimator 340 in the receiver 300 in the communication system according to the third embodiment of the present invention and representing a state transition relation of a state obtained by combining transmission differential phases. FIG.

【図14】本発明の実施例3による通信システムにおけ
る受信機300のBER特性の他の例を示す特性図であ
る。
FIG. 14 is a characteristic diagram illustrating another example of the BER characteristic of the receiver 300 in the communication system according to the third embodiment of the present invention.

【図15】本発明の実施例4による通信システムにおけ
る送信機100内の畳込み符号器110の他の構成例を
示す構成図である。
FIG. 15 is a configuration diagram illustrating another configuration example of the convolutional encoder 110 in the transmitter 100 in the communication system according to the fourth embodiment of the present invention.

【図16】本発明の実施例4による通信システムにおけ
る受信機300のBER特性の他の例を示す特性図であ
る。
FIG. 16 is a characteristic diagram illustrating another example of the BER characteristic of the receiver 300 in the communication system according to the fourth embodiment of the present invention.

【図17】本発明の実施例5による通信システムにおけ
る送信機100の構成の一例を示す構成図である。
FIG. 17 is a configuration diagram illustrating an example of a configuration of a transmitter 100 in a communication system according to a fifth embodiment of the present invention.

【図18】本発明の実施例5による通信システムにおけ
る受信機300の構成の一例を示す構成図である。
FIG. 18 is a configuration diagram illustrating an example of a configuration of a receiver 300 in a communication system according to Embodiment 5 of the present invention.

【図19】従来の通信システムの構成を示す構成図であ
る。
FIG. 19 is a configuration diagram showing a configuration of a conventional communication system.

【符号の説明】[Explanation of symbols]

100 送信機 110 畳込み符号器 120 割当て回路 130 差動符号器 140 位相変調器 300 受信機 310,310a 多重遅延検波回路 320 1シンボル遅延検波器 321 1シンボル遅延素子 322 位相比較器 326 位相検出器 327 1シンボル遅延素子 328 2πを法とする減算器 331,332 1シンボル遅延素子 335,336 2πを法とする加算器 340 系列推定器 410 インタリーバ 420 位相検出器 430 デインタリーバ 440 1シンボル遅延素子 450 2πを法とする加算器 Reference Signs List 100 transmitter 110 convolutional encoder 120 assignment circuit 130 differential encoder 140 phase modulator 300 receiver 310, 310a multiple delay detection circuit 320 one symbol delay detector 321 one symbol delay element 322 phase comparator 326 phase detector 327 1-symbol delay element 328 Subtractors 332 2π modulo 331 332 1-symbol delay elements 335, 336 Adders modulo 340 340 Sequence estimator 410 Interleaver 420 Phase detector 430 Deinterleaver 440 1-symbol delay element 450 2π Adder

フロントページの続き (56)参考文献 特開 平4−170129(JP,A) 特開 平4−208740(JP,A) 特開 平6−177928(JP,A) 特開 昭58−145265(JP,A) “位相情報に関する最尤系列推定を用 いた遅延検波方式”,1991年電子情報通 信学会秋季大会講演論文集,分冊2,B −234 “多重位相遅延検波合成ダイバーシチ 方式−移動対通信環境における特性の検 討−”,電子情報通信学会論文誌,Vo l.J81−B−▲II▼,No.9,p p846−854 (58)調査した分野(Int.Cl.7,DB名) H04L 27/00 - 27/38 H03M 13/12 H03M 13/41 Continuation of the front page (56) References JP-A-4-170129 (JP, A) JP-A-4-208740 (JP, A) JP-A-6-177928 (JP, A) JP-A-58-145265 (JP) , A) “Delay detection using maximum likelihood sequence estimation for phase information”, Proc. Examination of Characteristics in Environment-", IEICE Transactions, Vol. J81-B-II, No. 9, pp 846-854 (58) Fields investigated (Int. Cl. 7 , DB name) H04L 27/00-27/38 H03M 13/12 H03M 13/41

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 畳込み符号化された送信データを差動位
相シフトキーイング変調した送信信号を受信信号として
受信して送信データに対応する受信データを得る受信機
であって、 現在の受信信号と1,2,…,N(Nは2以上の整数)
シンボル周期前の受信信号との位相差である1,2,
…,Nシンボル遅延検波信号を生成する多重遅延検波手
段と、 送信信号の差動位相の位相状態の遷移を用い、前記多重
遅延検波手段の出力である1,2,…,Nシンボル遅延
検波信号から送信データを推定し、推定結果を受信デー
タとして出力する系列推定手段とを備え 前記系列推定手段は、畳込み符号化により限定された位
相遷移をあらわす位相トレリス線図を用い、前記多重遅
延検波手段の出力である1,2,…,Nシンボル遅延検
波信号から枝メトリックを生成し、ビタビアルゴリズム
により送信データを推定することを特徴とする受信機。
1. A receiver for receiving, as a reception signal, a transmission signal obtained by subjecting convolutionally encoded transmission data to differential phase shift keying modulation to obtain reception data corresponding to the transmission data. 1, 2, ..., N (N is an integer of 2 or more)
1, 2, 2, which is the phase difference from the received signal before the symbol period
, N-symbol differential detection signal generating means for generating N-symbol differential detection signals, and 1, 2,. And sequence estimation means for estimating transmission data from the received data and outputting the estimation result as received data , wherein the sequence estimation means is limited by convolutional coding.
Using the phase trellis diagram representing the phase transition,
, N symbol delay detection output of the delay detection means
Generates branch metrics from wave signals and uses the Viterbi algorithm
A receiver characterized by estimating transmission data by:
【請求項2】 前記多重遅延検波手段は、 現在の受信信号と1シンボル周期前の受信信号との位相
差である1シンボル遅延検波信号を生成する1シンボル
遅延検波手段を備え、 該1シンボル遅延検波手段から出力される1シンボル遅
延検波信号を2,…,Nシンボル連続して加算すること
により、2,…,Nシンボル遅延検波信号を生成するこ
とを特徴とする特許請求の範囲第1項記載の受信機。
Wherein said multiple differential detection means, the current reception signal and one symbol period prior to the reception signal and the phase of
One symbol that generates the one-symbol differential detection signal that is the difference
Delay detecting means, and a one-symbol delay output from the one-symbol delay detecting means.
Add 2, 3, ..., N symbols consecutively to the delayed detection signal
To generate a 2,..., N symbol differential detection signal.
2. The receiver according to claim 1, wherein:
【請求項3】 前記1シンボル遅延検波手段は、 受信信号を1シンボル周期遅延する遅延手段と、 受信信号と前記遅延手段から出力される信号の位相を比
較する位相比較手段とを備えたことを特徴とする特許請
求の範囲第2項記載の受信機。
3. The one-symbol delay detection means compares a phase of a reception signal with a signal output from the delay means with a delay means for delaying a reception signal by one symbol period.
And a phase comparing means for comparing
3. The receiver according to claim 2, wherein
【請求項4】 前記1シンボル遅延検波手段は、 受信信号の位相を検出して出力する位相検出手段と、 該位相検出手段の出力を1シンボル周期遅延する遅延手
段と、 前記位相検出手段の出力から前記遅延手段の出力を減算
する減算器とを備えたことを特徴とする特許請求の範囲
第2項記載の受信機。
4. The one-symbol delay detection means detects a phase of a received signal and outputs the detected signal , and a delay means for delaying the output of the phase detection means by one symbol period.
Stage and subtracting the output of the delay means from the output of the phase detection means
Claims characterized by comprising:
3. The receiver according to claim 2.
【請求項5】 送信データを畳込み符号化する畳込み符
号化手段と、 該畳込み符号化手段から出力される畳込み符号化データ
を送信差動位相に変換する割当て手段と、 該割当て手段から出力される送信差動位相を差動符号化
し、送信信号位相として出力する差動符号化手段と、 該差動符号化手段から出力される送信信号位相に基づき
差動位相シフトキーイング変調信号である送信信号を生
成して出力する位相変調手段とを備えた送信機、およ
び、 現在の受信信号と1,2,…,N(Nは2以上の整数)
シンボル周期前の受信信号との位相差である1,2,
…,Nシンボル遅延検波信号を生成する多重遅延検波手
段と、 送信信号の差動位相の位相状態の遷移を用い、前記多重
遅延検波手段の出力である1,2,…,Nシンボル遅延
検波信号から送信データを推定し、推定結果を受信デー
タとして出力する系列推定手段とを備えた受信機を備え
た通信システムであって、 前記系列推定手段は、前記畳込み符号化により限定され
た位相遷移をあらわす位相トレリス線図を用い、前記多
重遅延検波手段の出力である1,2,…,Nシンボル遅
延検波信号から枝メトリックを生成し、ビタビアルゴリ
ズムにより送信データを推定することを特徴とする通信
システム。
5. A convolutional code for convolutionally encoding transmission data.
Encoding means and convolutionally encoded data output from the convolutional encoding means
Means for converting the transmission differential phase into a transmission differential phase, and differentially encoding the transmission differential phase output from the allocation means .
And a differential encoding means for outputting as a transmission signal phase, based on the transmission signal phase output from the differential encoding means
Generates a transmission signal that is a differential phase shift keying modulation signal.
A transmitter having phase modulation means for generating and outputting
Beauty, current received signal and the 1, 2, ..., N (N is an integer of 2 or more)
1, 2, 2, which is the phase difference from the received signal before the symbol period
... Multiple differential detector for generating N-symbol differential detection signal
Stage, and using the phase state transition of the differential phase of the transmission signal,
1, 2,..., N symbol delays output from the delay detection means
Estimates the transmission data from the detected signal and returns the estimation result to the reception data.
And a sequence estimation means for outputting as a data
Communication system, wherein the sequence estimation means is limited by the convolutional coding.
Using a phase trellis diagram showing phase transitions
.., N symbols which are the outputs of the heavy delay detection means
Generate a branch metric from the delayed detection signal and use the Viterbi algorithm
Communication characterized by estimating transmission data by the mechanism
system.
【請求項6】 送信データを畳込み符号化する畳込み符
号化手段と、 該畳込み符号化手段から出力される畳込み符号化データ
を送信差動位相に変換する割当て手段と、 該割当て手段から出力される送信差動位相を差動符号化
し、変調位相として出力する差動符号化手段と、 該差動符号化手段から出力される変調位相の順序を所定
の規則に基づき並べかえ、送信信号位相として出力する
インタリーブ手段と、 該インタリーブ手段から出力される送信信号位相に基づ
き差動位相シフトキーイング変調信号である送信信号を
生成して出力する位相変調手段とを備えた送信機、およ
び、 受信信号の位相を検出して出力する位相検出手段と、 該位相検出手段から出力される受信信号位相の順序を所
定の規則に基づき並べかえ、検波位相として出力するデ
インタリーブ手段と、 現在の検波位相と1,2,…,N(Nは2以上の整数)
シンボル周期前の検波位相との差である1,2,…,N
シンボル遅延検波信号を生成する多重遅延検波手段と、 送信信号の差動位相の位相状態の遷移を用い、前記多重
遅延検波手段の出力である1,2,…,Nシンボル遅延
検波信号から送信データを推定し、推定結果を受信デー
タとして出力する系列推定手段とを備えた受信機を備え
た通信システムであって、 前記系列推定手段は、前記畳込み符号化により限定され
た位相遷移をあらわす位相トレリス線図を用い、前記多
重遅延検波手段の出力である1,2,…,Nシンボル遅
延検波信号から枝メトリックを生成し、ビタビアルゴリ
ズムにより送信データを推定することを特徴とする通信
システム。
6. A convolutional code for convolutionally encoding transmission data.
Encoding means and convolutionally encoded data output from the convolutional encoding means
Means for converting the transmission differential phase into a transmission differential phase, and differentially encoding the transmission differential phase output from the allocation means .
The differential encoding means for outputting as a modulation phase, and the order of the modulation phase output from the differential encoding means are determined in a predetermined manner.
Rearranged according to the rules of the above and output as the transmission signal phase
Interleaving means, and a transmission signal phase output from the interleaving means.
Transmission signal, which is a differential phase shift keying modulation signal
A transmitter having phase modulation means for generating and outputting; and
And a phase detecting means for detecting and outputting the phase of the received signal, and an order of the phase of the received signal output from the phase detecting means.
The data is rearranged based on the fixed rules and output as the detection phase.
Interleave means, current detection phase, 1, 2, ..., N (N is an integer of 2 or more)
1, 2,..., N, which are the differences from the detection phase before the symbol period
And multiple differential detection means for generating a symbol differential detection signals, a transition of the phase states of the differential phase of the transmission signal, the multiple
1, 2,..., N symbol delays output from the delay detection means
Estimates the transmission data from the detected signal and returns the estimation result to the reception data.
And a sequence estimation means for outputting as a data
Communication system, wherein the sequence estimation means is limited by the convolutional coding.
Using a phase trellis diagram showing phase transitions
.., N symbols which are the outputs of the heavy delay detection means
Generate a branch metric from the delayed detection signal and use the Viterbi algorithm
Communication characterized by estimating transmission data by the mechanism
system.
JP02242893A 1993-02-10 1993-02-10 Receiver and communication system including the same Expired - Fee Related JP3212732B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02242893A JP3212732B2 (en) 1993-02-10 1993-02-10 Receiver and communication system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02242893A JP3212732B2 (en) 1993-02-10 1993-02-10 Receiver and communication system including the same

Publications (2)

Publication Number Publication Date
JPH06237280A JPH06237280A (en) 1994-08-23
JP3212732B2 true JP3212732B2 (en) 2001-09-25

Family

ID=12082426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02242893A Expired - Fee Related JP3212732B2 (en) 1993-02-10 1993-02-10 Receiver and communication system including the same

Country Status (1)

Country Link
JP (1) JP3212732B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2242003A1 (en) 1998-06-29 1999-12-29 Shigeru Ono Method and arrangement for differentially detecting an mpsk signal using a plurality of past symbol data
JP3776283B2 (en) 2000-03-17 2006-05-17 三菱電機株式会社 Demodulator, receiver, and communication system
US6842496B2 (en) 2002-10-24 2005-01-11 Interdigital Technology Corporation Algorithm for multiple-symbol differential detection

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"位相情報に関する最尤系列推定を用いた遅延検波方式",1991年電子情報通信学会秋季大会講演論文集,分冊2,B−234
"多重位相遅延検波合成ダイバーシチ方式−移動対通信環境における特性の検討−",電子情報通信学会論文誌,Vol.J81−B−▲II▼,No.9,pp846−854

Also Published As

Publication number Publication date
JPH06237280A (en) 1994-08-23

Similar Documents

Publication Publication Date Title
EP0948140B1 (en) Iterative demapping and decoding of multilevel modulated signal
Barbulescu Iterative decoding of turbo codes and other concatenated codes
US7076000B2 (en) Soft-decision metric generation for higher order modulation
US6543023B2 (en) Parity-check coding for efficient processing of decoder error events in data storage, communication and other systems
EP1065851A1 (en) Decision feedback equaliser with reduced-state sequence estimation
US6816556B2 (en) Bandwidth-efficient concatenated trellis-coded modulation decoder and decoding method thereof
US7103107B2 (en) Demodulator, receiver, and communication system
US20120057641A1 (en) Transmitting method and a receiving method of a modulated data stream
Wymeersch et al. Code-aided frame synchronization and phase ambiguity resolution
US7051270B2 (en) Decoder an decoding method
JP3212732B2 (en) Receiver and communication system including the same
CN109327285B (en) Physical layer network coding method based on serial cascade CPM
US20080069273A1 (en) System for Compensating Turbodecoder Phase Shift
EP1195909A1 (en) Method and apparatus for demodulation
Wei Noncoherent block-coded MPSK
JP3237864B2 (en) Soft-decision Viterbi decoding method
Aljohani et al. Distributed source–channel coding using reduced-complexity syndrome-based ttcm
Yao et al. Serial concatenated MSK modulated space-time block coding
Jakop et al. A robust symmetrical number system based parallel communication system with inherent error detection and correction
Xiang et al. The improvement of turbo equalization through using turbo codes
Chen et al. Joint design of physical layer network coding and channel decoding based on trellis coded modulation in two-way relay channel
JP3031697B2 (en) Line quality detector
JP2542734B2 (en) Demodulating device and demodulating method
Grondalen et al. On downlink channel adaptation for TDD based LMDS systems
Date et al. Telemetry Data Decoding

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010710

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040520

LAPS Cancellation because of no payment of annual fees