JP3209807B2 - RMS detector - Google Patents

RMS detector

Info

Publication number
JP3209807B2
JP3209807B2 JP27734292A JP27734292A JP3209807B2 JP 3209807 B2 JP3209807 B2 JP 3209807B2 JP 27734292 A JP27734292 A JP 27734292A JP 27734292 A JP27734292 A JP 27734292A JP 3209807 B2 JP3209807 B2 JP 3209807B2
Authority
JP
Japan
Prior art keywords
triangular wave
value
phase
pulse width
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP27734292A
Other languages
Japanese (ja)
Other versions
JPH06130090A (en
Inventor
栄悦 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP27734292A priority Critical patent/JP3209807B2/en
Publication of JPH06130090A publication Critical patent/JPH06130090A/en
Application granted granted Critical
Publication of JP3209807B2 publication Critical patent/JP3209807B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、事故電流を検出した場
合に主回路の接点を開放させるという引き外し動作を行
なう回路遮断器の電流の実効値検出装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an effective current value detecting device for a circuit breaker that performs a tripping operation of opening a contact of a main circuit when an accident current is detected.

【0002】[0002]

【従来の技術】従来、特開昭60−32211号公報に
示されたような回路遮断器の制御回路構成が知られてい
る。
2. Description of the Related Art A control circuit configuration of a circuit breaker as disclosed in Japanese Patent Application Laid-Open No. Sho 60-32211 is conventionally known.

【0003】また、上記特開昭60−32211号公報
において、検出電流の実効値あるいは平均値を得る回路
が複雑で高価であるという問題点を解決した例として、
特開昭62−173929号公報、特開昭62−173
930号公報に示された技術がある。特開昭62−17
3930号公報に示された技術は、各相の最大値弁別回
路を設け、実効値変換回路を1つですませることができ
る。特開昭62−173929号公報に示された技術
は、信号変換回路の機能を2乗平均値の演算にとどめ、
実効値演算に必要な平方根処理をマイクロコンピュータ
の演算機能に委ねる。これにより、従来技術的に困難で
あった平方根回路を省略することができる。 さらに、
特開平2−101922号公報に示されるように、実効
値演算をすべてマイクロコンピュータで行なうようにし
たものが知られている。
Further, in the above-mentioned Japanese Patent Application Laid-Open No. Sho 60-32211, as an example of solving the problem that a circuit for obtaining an effective value or an average value of a detected current is complicated and expensive.
JP-A-62-173929, JP-A-62-173
There is a technique disclosed in Japanese Patent Publication No. 930. JP-A-62-17
In the technique disclosed in Japanese Patent No. 3930, a maximum value discriminating circuit for each phase is provided, and only one effective value converting circuit can be used. In the technique disclosed in Japanese Patent Application Laid-Open No. 62-173929, the function of the signal conversion circuit is limited to the calculation of the mean square value.
The square root processing required for the effective value calculation is entrusted to the calculation function of the microcomputer. As a result, the square root circuit, which has been difficult in the related art, can be omitted. further,
As disclosed in Japanese Patent Application Laid-Open No. 2-101922, there is known an apparatus in which all effective value calculations are performed by a microcomputer.

【0004】[0004]

【発明が解決しようとする課題】上記従来の技術のう
ち、特開昭62−173930号公報に示された技術に
よれば、遮断器において、1つではあるが、依然として
実効値検出回路が必要であるという問題がある。
According to the prior art disclosed in Japanese Patent Application Laid-Open No. Sho 62-173930, one circuit breaker still requires an effective value detection circuit. There is a problem that is.

【0005】特開昭62−173930号公報に示され
た技術によれば、信号変換回路の構成を簡単にする為、
平方根処理はマイクロコンピュータに分担させて、2乗
回路のみの構成としていることから、ダイナミックレン
ジ(出力範囲)が制限されてしまうという問題がある。
According to the technique disclosed in Japanese Patent Application Laid-Open No. 62-173930, in order to simplify the configuration of a signal conversion circuit,
Since the square root processing is performed by the microcomputer and is constituted only by the squaring circuit, there is a problem that the dynamic range (output range) is limited.

【0006】また、特開平2−101922号公報に示
された例では、実効値演算機能をすべてマイクロコンピ
ュータに行なわせる為、使用するマイクロコンピュータ
の演算処理能力として強力な能力が要求される。このた
め、安価な4bitマイクロコンピュータの採用が困難
であるという問題がある。
In the example disclosed in Japanese Patent Application Laid-Open No. Hei 2-101922, since the microcomputer performs all of the effective value calculation functions, a powerful processing capability is required for the microcomputer used. Therefore, there is a problem that it is difficult to adopt an inexpensive 4-bit microcomputer.

【0007】本発明の目的は、安価な実効値検出装置の
回路構成を提供することにある。
An object of the present invention is to provide a circuit configuration of an inexpensive effective value detecting device.

【0008】[0008]

【課題を解決するための手段】上記課題を解決するため
に、本発明によれば、交流電路に流れる負荷電流の絶対
値信号を出力する絶対値化手段と、三角波を発生する三
角波発生手段と、三角波と絶対値信号とを比較して、絶
対値信号のパルス幅変調を行なうパルス幅変調手段と、
変調されたパルスの平均値を求める平均化手段とを備
え、平均化手段により求められた平均値を示す信号を三
角波発生手段に入力して、三角波の振幅を決定するフィ
ードバックループを構成する実効値検出装置が提供され
る。
According to the present invention, there is provided, in accordance with the present invention, an absolute value generating means for outputting an absolute value signal of a load current flowing in an AC circuit, and a triangular wave generating means for generating a triangular wave. Pulse width modulation means for comparing the triangular wave with the absolute value signal and performing pulse width modulation of the absolute value signal;
Averaging means for obtaining an average value of the modulated pulse, and inputting a signal indicating the average value obtained by the averaging means to the triangular wave generating means, and forming an effective value forming a feedback loop for determining the amplitude of the triangular wave A detection device is provided.

【0009】また、複数相の交流電路に流れる負荷電流
の絶対値信号をそれぞれ求める各相毎の絶対値化手段
と、三角波を発生する三角波発生手段と、三角波と各相
の負荷電流の絶対値信号とを比較して、各相の負荷電流
の絶対値信号のパルス幅変調をそれぞれ求めるパルス幅
変調手段と、複数のパルス幅変調手段により変調された
各相のパルスについて、平均値をそれぞれ求める各相毎
の平均化手段と、各相のパルスの平均値のうちの最大値
を選択する最大値選択手段とを備え、この最大値を三角
波発生手段に入力して、三角波の振幅を決定するフィー
ドバックループを構成する実効値検出装置が提供され
る。
Further, an absolute value generating means for each phase for obtaining an absolute value signal of a load current flowing through a plurality of phases of AC power lines, a triangular wave generating means for generating a triangular wave, an absolute value of the triangular wave and the load current of each phase. Pulse width modulation means for comparing each signal with the pulse width modulation of the absolute value signal of the load current of each phase, and an average value for each phase pulse modulated by the plurality of pulse width modulation means. Averaging means for each phase and maximum value selecting means for selecting the maximum value among the average values of the pulses of each phase are provided. The maximum value is input to the triangular wave generating means to determine the amplitude of the triangular wave. An effective value detection device forming a feedback loop is provided.

【0010】さらに、電路中に配置される引き外し接点
と、実効値検出装置により検出された実効値に基づいて
接点の引き外し動作を制御する引き外し制御手段と、引
き外し制御手段により接点を引き外す動作を行なう駆動
手段とを備える回路遮断器が提供される。
Further, a trip contact arranged in the electric circuit, trip control means for controlling the trip operation of the contact based on the effective value detected by the effective value detecting device, and the contact by the trip control means And a driving means for performing a tripping operation.

【0011】[0011]

【作用】パルス幅変調方式による乗算回路構成におい
て、乗算結果である出力値をフィードバックし、出力値
自体によってもパルス幅を変調するようにした。これに
より出力値による除算機能が簡単に追加され、一般に知
られている間接計算方式による実効値演算回路が構成で
きる。
In the multiplication circuit configuration based on the pulse width modulation method, the output value as the multiplication result is fed back, and the pulse width is also modulated by the output value itself. As a result, a division function by an output value is easily added, and an effective value calculation circuit using a generally known indirect calculation method can be configured.

【0012】[0012]

【実施例】本発明の第1実施例を図1〜図4により説明
する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described with reference to FIGS.

【0013】図1は、本発明の一実施例による実効値検
出装置のブロック図である。
FIG. 1 is a block diagram of an effective value detecting device according to an embodiment of the present invention.

【0014】図1の実効値検出装置100は、3相電流
(R相、S相、T相)に適用されたものであり、電圧信
号発生回路29〜31、パルス幅変調部1〜3、平均化
部4〜6が各相に設けられ、平均化部4〜6は、最大値
選択部7に接続されている。最大値選択部7は増幅部8
に接続され、増幅部8は三角波発生部9に接続されてい
る。三角波発生部9は、パルス幅変調部1〜3にその出
力をフィードバックするよう接続されている。
The effective value detecting apparatus 100 shown in FIG. 1 is applied to three-phase currents (R-phase, S-phase, and T-phase), and includes voltage signal generation circuits 29 to 31, pulse width modulation units 1 to 3, Averaging units 4 to 6 are provided for each phase, and the averaging units 4 to 6 are connected to the maximum value selecting unit 7. The maximum value selector 7 is an amplifier 8
, And the amplifier 8 is connected to the triangular wave generator 9. The triangular wave generator 9 is connected to the pulse width modulators 1 to 3 so as to feed back its output.

【0015】実効値検出装置100における、三角波発
生部9以外の部分(パルス幅変調部1〜3、平均化部4
〜6、最大値選択部7、増幅部8)の具体的回路構成の
例を図2に示す。図2において、図1と同一符号は、同
一名称を示す。
In the effective value detecting device 100, portions other than the triangular wave generator 9 (pulse width modulators 1 to 3, averaging unit 4
FIG. 2 shows an example of a specific circuit configuration of the maximum value selector 6, the maximum value selector 7, and the amplifier 8). 2, the same reference numerals as those in FIG. 1 denote the same names.

【0016】以下、実効値検出装置100の具体的構
成、および動作を説明する。
Hereinafter, a specific configuration and operation of the effective value detecting device 100 will be described.

【0017】電圧信号発生回路29,30,31は、そ
れぞれR相、S相、T相の電流を入力し、整流後電圧信
号に変換して、実効値検出装置100に出力する。
The voltage signal generating circuits 29, 30 and 31 receive the R-phase, S-phase and T-phase currents respectively, convert them into rectified voltage signals, and output them to the effective value detector 100.

【0018】図2において、パルス幅変調部1は、抵抗
体R11、コンパレータ(比較器)CP1から構成され
る。パルス幅変調部2は、抵抗体R21、コンパレータ
(比較器)CP2から構成される。パルス幅変調部3
は、抵抗体R31、コンパレータ(比較器)CP3から
構成される。
In FIG. 2, the pulse width modulator 1 comprises a resistor R11 and a comparator CP1. The pulse width modulator 2 includes a resistor R21 and a comparator (comparator) CP2. Pulse width modulator 3
Is composed of a resistor R31 and a comparator (comparator) CP3.

【0019】パルス幅変調部1は、R相の電流ERを入
力信号として取り込み、三角波発生部9で発生された三
角波と比較して、パルス幅変調を行なう。パルス幅変調
部2はS相の電流ESを取り込み、パルス幅変調部3は
T相の電流ETを取り込んで、それぞれ、パルス幅変調
を行なう。
The pulse width modulation section 1 takes in the R-phase current ER as an input signal and performs pulse width modulation by comparing with the triangular wave generated by the triangular wave generation section 9. The pulse width modulator 2 takes in the S-phase current ES, and the pulse width modulator 3 takes in the T-phase current ET, and performs pulse width modulation, respectively.

【0020】パルス幅変調部1は平均化部4に、パルス
幅変調部2は平均化部5に、パルス幅変調部3は平均化
部6にそれぞれ接続されている。
The pulse width modulation section 1 is connected to the averaging section 4, the pulse width modulation section 2 is connected to the averaging section 5, and the pulse width modulation section 3 is connected to the averaging section 6.

【0021】平均化部4〜6は、入力された電流の平均
化を行なうローパスフィルタである。 平均化部4は、
オペレーショナルアンプ(以下オペアンプと称する)O
P11、抵抗体R12,R13、コンデンサC11,C
12から構成される。平均化部5は、オペアンプOP2
1、抵抗体R22,R23、コンデンサC21,C22
から構成される。平均化部6は、オペアンプOP31、
抵抗体R32,R33、コンデンサC31,C32から
構成される。
The averaging units 4 to 6 are low-pass filters for averaging the input current. The averaging unit 4
Operational amplifier (hereinafter referred to as operational amplifier) O
P11, resistors R12, R13, capacitors C11, C
12 is comprised. The averaging unit 5 includes an operational amplifier OP2
1, resistors R22, R23, capacitors C21, C22
Consists of The averaging unit 6 includes an operational amplifier OP31,
It is composed of resistors R32 and R33 and capacitors C31 and C32.

【0022】パルス幅変調部1によりパルス幅変調され
た信号ERは、平均化部4に入力されて平均化され、パ
ルス幅変調部2によりパルス幅変調された信号ESは、
平均化部5に入力されて平均化され、パルス幅変調部3
によりパルス幅変調された信号ETは、平均化部6に入
力されて平均化される。
The signal ER that has been pulse width modulated by the pulse width modulation unit 1 is input to an averaging unit 4 and averaged, and the signal ES that has been pulse width modulated by the pulse width modulation unit 2 is
The signal is input to the averaging unit 5 and averaged.
Is input to the averaging unit 6 and averaged.

【0023】平均化部4で平均化された信号ER、平均
化部5で平均化された信号ES、平均化部6で平均化さ
れた信号ETは、最大値選択部7に入力される。
The signal ER averaged by the averaging unit 4, the signal ES averaged by the averaging unit 5, and the signal ET averaged by the averaging unit 6 are input to the maximum value selection unit 7.

【0024】最大値選択部7は、オペアンプOP12と
ダイオードD1により、R相に対応した理想ダイオード
回路を構成している。また、オペアンプOP22とダイ
オードD2はS相、オペアンプOP32とダイオードD
3はT相に対応した理想ダイオード回路を構成してい
る。これら3つの理想ダイオード回路は、並列接続さ
れ、3相の平均値うちの最大値Ermsを選択すること
が可能なOR回路を構成していて、入力された信号E
R、信号ES、信号ETのうちの最大平均値Ermsを
選択する。
The maximum value selecting section 7 constitutes an ideal diode circuit corresponding to the R phase by the operational amplifier OP12 and the diode D1. The operational amplifier OP22 and the diode D2 are in the S phase, and the operational amplifier OP32 and the diode D2 are in the S phase.
Reference numeral 3 denotes an ideal diode circuit corresponding to the T phase. These three ideal diode circuits are connected in parallel to form an OR circuit capable of selecting the maximum value Erms of the average value of the three phases.
A maximum average value Erms among R, signal ES, and signal ET is selected.

【0025】最大値選択部7において選択された最大平
均値Ermsは、オペアンプOP1、抵抗体R1,R2
から構成された増幅部8において、K倍に増幅(この値
を、実効値K・Ermsと記述する)される。実効値K
・Ermsは、三角波発生部9に入力され、振幅がK・
Ermsである三角波が発生される。
The maximum average value Erms selected by the maximum value selection section 7 is determined by the operational amplifier OP1, the resistors R1 and R2.
Are amplified by K times (this value is described as an effective value K · Erms). Effective value K
Erms is input to the triangular wave generator 9 and the amplitude is K ·
A triangular wave of Erms is generated.

【0026】三角波発生部9で発生された三角波は、パ
ルス幅変調部1,2,3に入力され、上記のパルス幅変
調に使用される。
The triangular wave generated by the triangular wave generator 9 is input to the pulse width modulators 1, 2, 3 and used for the above-described pulse width modulation.

【0027】なお、図2においては、三角波の発生回路
は、一般に知られているような簡単なアナログ回路で構
成されている。
In FIG. 2, the triangular wave generating circuit is constituted by a simple analog circuit as generally known.

【0028】パルス幅変調部1は、負荷電流に応じた入
力信号ER(絶対値出力)と、三角波発生部9から出力
されたK・Erms(実効値の出力値)の振幅を有する
三角波とを、コンパレータCP1により比較して、入力
信号ERのパルス幅変調を行なう。
The pulse width modulator 1 converts an input signal ER (absolute value output) corresponding to the load current and a triangular wave having an amplitude of K · Erms (effective value output value) output from the triangular wave generator 9. The pulse width modulation of the input signal ER is performed by comparison with the comparator CP1.

【0029】パルス幅変調部2は、負荷電流に応じた入
力信号ES(絶対値出力)と、三角波発生部9から出力
されたK・Erms(実効値の出力値)の振幅を有する
三角波とを、コンパレータCP2により比較して、入力
信号ESのパルス幅変調を行なう。
The pulse width modulator 2 converts the input signal ES (absolute value output) corresponding to the load current and the triangular wave having the amplitude of K · Erms (effective value output value) output from the triangular wave generator 9. The pulse width modulation of the input signal ES is performed by comparison with the comparator CP2.

【0030】パルス幅変調部3は、負荷電流に応じた入
力信号ET(絶対値出力)と、三角波発生部9から出力
されたK・Erms(実効値の出力値)の振幅を有する
三角波とを、コンパレータCP3により比較して、入力
信号ETのパルス幅変調を行なう。
The pulse width modulation section 3 converts the input signal ET (absolute value output) corresponding to the load current and the triangular wave having the amplitude of K · Erms (effective value output value) output from the triangular wave generation section 9. The pulse width modulation of the input signal ET is performed by comparison with the comparator CP3.

【0031】図3は、図1および図2の増幅部8の出力
値K・Ermsが、各相に流れる負荷電流の最大実効値
に対応した値となっていることを説明する図である。
FIG. 3 is a diagram for explaining that the output value K · Erms of the amplifier 8 in FIGS. 1 and 2 is a value corresponding to the maximum effective value of the load current flowing through each phase.

【0032】説明上、R相信号の実効値が、他相(S
相、T相)に比べて大きいものと仮定する。また、三角
波発生部9における三角波(比較用三角波)の発振周期
は、入力信号(信号ER、信号ES、信号ET)の周波
に比べ、充分小さいように設定しておく。
For the sake of explanation, the effective value of the R-phase signal is different from that of the other phase (S
Phase, T phase). The oscillation cycle of the triangular wave (comparative triangular wave) in the triangular wave generator 9 is set to be sufficiently smaller than the frequency of the input signal (signal ER, signal ES, signal ET).

【0033】図3(a)は、入力信号ERと、比較用三
角波(三角波の振幅は、K・Ermsと同じ値になるよ
うに制御する)との比較状況を示す図である。図3
(b)は、入力信号ERと、比較用三角波との比較の結
果得られるパルス列11を示す図である。このとき、パ
ルス列11のデューティ比T 1 /Tは、
FIG. 3A is a diagram showing a comparison situation between the input signal ER and a triangular wave for comparison (the amplitude of the triangular wave is controlled to have the same value as K · Erms). FIG.
(B) is a diagram showing a pulse train 11 obtained as a result of comparison between the input signal ER and a comparison triangular wave. At this time,
The duty ratio T 1 / T of the loose train 11 is

【数1】 となる。 (Equation 1) Becomes

【0034】図3(b)に示されるパルス列の平均値を
Ermsとすれば、
If the average value of the pulse train shown in FIG.

【数2】 であるから、前式とあわせて、 (Equation 2) So, together with the previous formula,

【数3】 となって、平均値Ermsが、入力信号ERの実効値に
応じた値となっていることがわかる。よって出力値Er
msをK倍増幅した値K・Ermsも、入力信号ERの
実効値に応じた値となっている。
(Equation 3) And the average value Erms becomes the effective value of the input signal ER.
It can be seen that the value is according to. Therefore, the output value Er
The value K · Erms obtained by amplifying ms by K times is also a value corresponding to the effective value of the input signal ER.

【0034】図3(b)に示されるパルス列の平均値を
Ermsとすれば、この値が、入力信号ERの実効値に
応じた値となっていることは、図3に示した関係式から
明らかである。よって出力値ErmsをK倍増幅した値
K・Ermsも、入力信号ERの実効値に応じた値とな
っている。
Assuming that the average value of the pulse train shown in FIG. 3B is Erms, this value is a value corresponding to the effective value of the input signal ER from the relational expression shown in FIG. it is obvious. Therefore, the value K · Erms obtained by amplifying the output value Erms by K times is also a value corresponding to the effective value of the input signal ER.

【0035】図4は、実効値検出装置を組込んだ、回路
遮断器の制御装置の回路構成の一実施例を示すブロック
図である。図4においては、実効値検出装置100の出
力をA/D変換器22を介して、マイクロコンピュータ
24に入力し、マイクロコンピュータ24は、実効値検
出装置100の出力の大きさや継続時間に応じて、警報
出力回路25あるいはトリガ回路26を駆動する。
FIG. 4 is a block diagram showing an embodiment of a circuit configuration of a control device of a circuit breaker incorporating an effective value detecting device. In FIG. 4, the output of the effective value detection device 100 is input to the microcomputer 24 via the A / D converter 22, and the microcomputer 24 responds to the magnitude and the duration of the output of the effective value detection device 100. , The alarm output circuit 25 or the trigger circuit 26.

【0036】図4の回路遮断器の制御装置は、電源2
1、A/D変換器22、マイクロコンピュータ24、警
報出力回路25、トリガ回路26、引き外し装置27、
瞬時値検出回路28、電圧信号発生回路29,30,3
1、実効値検出装置100から構成される。
The control device for the circuit breaker shown in FIG.
1, A / D converter 22, microcomputer 24, alarm output circuit 25, trigger circuit 26, trip device 27,
Instantaneous value detection circuit 28, voltage signal generation circuits 29, 30, 3
1. It is composed of an effective value detecting device 100.

【0037】電源21は、R,S,T3相の電流を入力
とし、引き外し装置27へ電流を出力する。
The power supply 21 receives the currents of the three phases R, S and T, and outputs the current to the trip device 27.

【0038】電圧信号発生回路29,30,31は、そ
れぞれR相,S相,T相の電流を入力し、電圧信号に変
換して、実効値検出装置100、および、瞬時値検出回
路28に出力する。瞬時値検出回路28は、電圧信号発
生回路29,30,31から出力された信号電圧が、定
格電流に比べ非常に大きい(通常10倍以上)電流(瞬
時引き外し電流)に対応する電圧値に達したとき、実効
値検出回路100の動作を待つことなく、トリガ回路2
6に信号を与える。
The voltage signal generation circuits 29, 30, and 31 receive the R-phase, S-phase, and T-phase currents, respectively, convert the currents into voltage signals, and send the signals to the effective value detection device 100 and the instantaneous value detection circuit 28. Output. The instantaneous value detection circuit 28 sets the signal voltage output from the voltage signal generation circuits 29, 30, and 31 to a voltage value corresponding to a current (instantaneous tripping current) that is much larger (usually 10 times or more) than the rated current. When it reaches, the trigger circuit 2 is activated without waiting for the operation of the effective value detection circuit 100.
6 to give a signal.

【0039】一方、実効値検出装置100から出力され
た実効値K・Ermsは、A/D変換器22を介して、
マイクロコンピュータ24に入力される。
On the other hand, the effective value K · Erms output from the effective value detecting device 100 is transmitted through the A / D converter 22 to
It is input to the microcomputer 24.

【0040】A/D変換器22およびマイクロコンピュ
ータ24は、A/D変換器内蔵の安価な4ビット汎用マ
イクロコンピュータにより構成することができる。マイ
クロコンピュータ24は、K・Ermsを、予め定めら
れたしきい値と比較して、このしきい値をこえた場合
に、警報出力回路25およびトリガ回路26に信号を与
える。
The A / D converter 22 and the microcomputer 24 can be constituted by an inexpensive 4-bit general-purpose microcomputer having a built-in A / D converter. The microcomputer 24 compares K · Erms with a predetermined threshold value, and when it exceeds the threshold value, sends a signal to the alarm output circuit 25 and the trigger circuit 26.

【0041】トリガ回路26は、マイクロコンピュータ
24または瞬時値検出回路28からの信号を入力する
と、引き外し装置27により回路を遮断する。
When a signal from the microcomputer 24 or the instantaneous value detection circuit 28 is input to the trigger circuit 26, the circuit is cut off by the trip device 27.

【0042】本発明の第2実施例を、図5、図6、図7
により説明する。
A second embodiment of the present invention will be described with reference to FIGS.
This will be described below.

【0043】本実施例は、マイクロコンピュータ24を
用いて三角波を発生させた例である。
The present embodiment is an example in which a microcomputer 24 generates a triangular wave.

【0044】図5は、図6における実効値検出装置10
0の、三角波発生部32の回路構成を示す図である。本
実施例では、A/D変換器23、マイクロコンピュータ
24を利用して三角波を発生させる構成としている。
FIG. 5 shows an effective value detecting device 10 shown in FIG.
FIG. 3 is a diagram illustrating a circuit configuration of a triangular wave generation unit 32 of FIG. In this embodiment, the A / D converter 23 and the microcomputer 24 are used to generate a triangular wave.

【0045】図6の回路遮断器の制御装置は、電源2
1、A/D変換器22,23、マイクロコンピュータ2
4、警報出力回路25、トリガ回路26、引き外し装置
27、瞬時値検出回路28、電圧信号発生回路29,3
0,31、実効値検出装置100から構成される。
The control device for the circuit breaker shown in FIG.
1, A / D converters 22, 23, microcomputer 2
4. Alarm output circuit 25, trigger circuit 26, trip device 27, instantaneous value detection circuit 28, voltage signal generation circuits 29 and 3.
0, 31 and an effective value detecting device 100.

【0046】電源21は、R,S,T3相の電流を入力
とし、引き外し装置27へ電流を出力する。
The power supply 21 receives the currents of the three phases R, S, and T and outputs the current to the trip device 27.

【0047】電圧信号発生回路29,30,31は、そ
れぞれR相,S相,T相の電流を入力し、整流して電圧
信号に変換して、実効値検出装置100、および、瞬時
値検出回路28に出力する。
The voltage signal generation circuits 29, 30, and 31 receive the R-phase, S-phase, and T-phase currents, respectively, rectify and convert them into voltage signals, and output the effective value detection device 100 and the instantaneous value detection. Output to the circuit 28.

【0048】実効値検出装置100は、電圧信号発生回
路29,30,31からの電圧信号、および、マイクロ
コンピュータ24からフィードバックされた比較用三角
波が入力される。実効値検出装置100からは、実効値
K・Ermsおよび比較用三角波が出力される。このK
・Ermsおよび三角波は、A/D変換器22,23を
介して、マイクロコンピュータ24に入力される。
The effective value detecting device 100 receives the voltage signals from the voltage signal generating circuits 29, 30, 31 and the triangular wave for comparison fed back from the microcomputer 24. The effective value detection device 100 outputs an effective value K · Erms and a comparison triangular wave. This K
The Erms and the triangular wave are input to the microcomputer 24 via the A / D converters 22 and 23.

【0049】A/D変換器22,23およびマイクロコ
ンピュータ24は、A/D変換器内蔵の安価な4ビット
汎用マイクロコンピュータにより構成することができ
る。マイクロコンピュータ24は、K・Ermsを、予
め定められたしきい値と比較して、このしきい値をこえ
た場合に、警報出力回路25およびトリガ回路26に信
号を与える。
The A / D converters 22 and 23 and the microcomputer 24 can be constituted by an inexpensive 4-bit general-purpose microcomputer with a built-in A / D converter. The microcomputer 24 compares K · Erms with a predetermined threshold value, and when it exceeds the threshold value, sends a signal to the alarm output circuit 25 and the trigger circuit 26.

【0050】瞬時値検出回路28の構成、動作は、第1
実施例と同様である。
The configuration and operation of the instantaneous value detection circuit 28 are as follows.
This is the same as the embodiment.

【0051】このため、図5における三角波発生部32
は、図2の三角波発生部9よりも簡単な回路で構成する
ことができる。
For this reason, the triangular wave generator 32 shown in FIG.
Can be configured with a simpler circuit than the triangular wave generator 9 in FIG.

【0052】図5において、オペアンプOP2は、抵抗
体R3,R4コンデンサC1とともに一般によく知られ
ている積分器を構成している。積分器の充放電動作の制
御は、検出実効値K・Ermsと三角波出力値とを、マ
イクロコンピュータ24で比較することにより行なって
いる。
In FIG. 5, the operational amplifier OP2 constitutes a well-known integrator together with the resistors R3 and R4 and the capacitor C1. The microcomputer 24 controls the charge / discharge operation of the integrator by comparing the detected effective value K · Erms with the triangular wave output value.

【0053】図7(a)は、図5の三角波発生部32、
A/D変換器22,23、マイクロコンピュータ24に
おける、三角波を発生させるための動作を示すフローチ
ャートである。図7(b)は、図7(a)の動作を説明
するための補助説明図である。
FIG. 7A shows the triangular wave generator 32 of FIG.
4 is a flowchart showing an operation for generating a triangular wave in the A / D converters 22 and 23 and the microcomputer 24. FIG. 7B is an auxiliary explanatory diagram for explaining the operation of FIG. 7A.

【0054】ここで、図5および図7を参照しつつ、三
角波発生部32、A/D変換器22,23、マイクロコ
ンピュータ24における三角波を発生させる動作につい
て説明する。
Here, the operation of generating a triangular wave in the triangular wave generator 32, the A / D converters 22 and 23, and the microcomputer 24 will be described with reference to FIGS.

【0055】実効値検出装置100によって検出された
実効値K・Ermsと、三角波発生部32により発生さ
れる三角波信号波形は、A/D変換器22,23を介し
てマイクロコンピュータ24内に読み込まれる。
The effective value K · Erms detected by the effective value detecting device 100 and the triangular wave signal waveform generated by the triangular wave generator 32 are read into the microcomputer 24 via the A / D converters 22 and 23. .

【0056】マイクロコンピュータ24における信号の
処理過程は、まず出力信号VCP4を‘1’にセットする
(ステップS201)。記述上、出力が‘1’にセット
された時の出力電圧値をVH、また、出力が‘0’にセ
ットされた時の出力電圧値をVLと表すことにする。
In the signal processing in the microcomputer 24, first, the output signal VCP4 is set to "1" (step S201). Descriptive, the output voltage value when the output is set to '1' V H, also be representative of the output voltage value when the output is set to '0' and V L.

【0057】比較電圧VREFは、VL<VREF<VHの範囲
に設定しておく。
The comparison voltage V REF is set in the range of V L <V REF <V H.

【0058】出力信号VCP4がVHとなると、コンパレー
タCP4の出力段はオープンとなる。このため、抵抗体
3,R4、コンデンサC1、オペアンプOP2により構成
されている一般的な積分器に実効値信号K・Ermsが
入力されることになる。
When the output signal VCP4 becomes VH , the output stage of the comparator CP4 is opened. Therefore, the effective value signal K · Erms is input to a general integrator including the resistors R 3 and R 4 , the capacitor C 1 , and the operational amplifier OP 2 .

【0059】ここで、発生すべき三角波の周波数は実効
値検出の精度を上げるため、入力信号ER,ES,ET
周波数よりも充分高くしておく必要がある。このことか
ら、その実効値出力値K・Ermsは、積分器の出力値
の変化に比較して、相対的にほぼ一定と考えてよい。
Here, the frequency of the triangular wave to be generated needs to be sufficiently higher than the frequencies of the input signals E R , E S and E T in order to increase the accuracy of the effective value detection. From this, it can be considered that the effective value output value K · Erms is relatively constant as compared with the change in the output value of the integrator.

【0060】このとき、積分器には、基準電圧K・Er
ms/2に対して正の電圧が入力されたことになる。こ
のため、積分器出力電圧VOSは、ほぼ直線的に減少する
ことになる。マイクロコンピュータ24内では、読み込
まれるVOSの値と任意に初期設定されるVG値との比較
を繰り返し(ステップS202)、VOS≦VGの条件が
成立した時点で、出力値VCP4をVLにセットする(ステ
ップS203)。
At this time, the reference voltage K · Er is supplied to the integrator.
This means that a positive voltage has been input for ms / 2. For this reason, the integrator output voltage V OS decreases almost linearly. The microcomputer within 24, at the time of repeating a comparison between V G value is initialized to a value with any V OS to be read (step S202), the condition of V OS ≦ V G is satisfied, the output value V CP4 VL is set (step S203).

【0061】これにより、コンパレータCP4の出力
は、反転して0電位となる。この状態では、抵抗体
4、コンデンサC1、オペアンプOP2により積分器が
構成され、この積分器には基準電圧K・Erms/2に
対して負の電圧が入力されることになる。このため、積
分器の出力電圧は、ほぼ直線的に増加する方向へ転ず
る。
As a result, the output of the comparator CP4 is inverted to zero potential. In this state, the resistor R 4, a capacitor C 1, the integrator is constituted by an operational amplifier OP 2, so that the negative voltage is input to the reference voltage K · Erms / 2 in the integrator. For this reason, the output voltage of the integrator turns in a direction that increases almost linearly.

【0062】マイクロコンピュータ24内では、次の手
順として、読み込まれるVOSとK・Ermsの値の比較
を繰り返し(ステップS204)、VOS≧K・Erms
の条件が成立した時点で出力値VCP4をVHにセットする
(ステップS201)。このような手順を繰り返すこと
により、積分器出力値として、図7(b)に示すような
三角波が得られる。
In the microcomputer 24, as the next procedure, the comparison between the read V OS and the value of K · Erms is repeated (step S204), and V OS ≧ K · Erms
When the condition is satisfied, the output value V CP4 is set to V H (step S201). By repeating such a procedure, a triangular wave as shown in FIG. 7B is obtained as an integrator output value.

【0063】本発明の第3実施例を図8、図9により説
明する。
A third embodiment of the present invention will be described with reference to FIGS.

【0064】図8は、4つのA/D変換器を内蔵するマ
イクロコンピュータを使用し、マイクロコンピュータ内
部で仮想的に三角波形を演算して、この値と入力信号値
とを比較し、パルス変調を行なう構成の回路図である。
FIG. 8 uses a microcomputer having four A / D converters, calculates a triangular waveform virtually inside the microcomputer, compares this value with the input signal value, and performs pulse modulation. FIG.

【0065】図8においては、実効値検出回路100に
おいて、パルス幅変調部33,34,35、平均化・最
大値選択・増幅部40(図2の平均化部4、最大値選択
部7および増幅部8の構成を備えた回路とする)を備え
ている。R,S,T3相の電圧は、パルス幅変調部3
3,34,35に入力される。同時に、R,S,T3相
の電圧は、A/D変換器36〜39を介して、マイクロ
コンピュータ24に入力される。マイクロコンピュータ
24においては、仮想的に三角波形が演算される。演算
された三角波形は、パルス幅変調部33,34,35
に、それぞれ、入力される。
In FIG. 8, in the effective value detection circuit 100, the pulse width modulation units 33, 34 and 35, the averaging / maximum value selection / amplification unit 40 (the averaging unit 4, the maximum value selection unit 7 and the A circuit having the configuration of the amplification unit 8). The voltages of the three phases R, S, and T are
3, 34 and 35. At the same time, the voltages of the three phases R, S, and T are input to the microcomputer 24 via the A / D converters 36 to 39. In the microcomputer 24, a triangular waveform is virtually calculated. The calculated triangular waveform is output to the pulse width modulation units 33, 34, and 35.
, Respectively.

【0066】図9は、図8に示した回路の動作を示すフ
ローチャートである。
FIG. 9 is a flowchart showing the operation of the circuit shown in FIG.

【0067】図8および図9を参照しつつ、A/D変換
器およびマイクロコンピュータを利用してパルス幅変調
を行なう場合の動作について説明する。
With reference to FIGS. 8 and 9, an operation in the case where pulse width modulation is performed using an A / D converter and a microcomputer will be described.

【0068】各相の電圧信号ER,ES,ET、および、
実効値K・Ermsは、A/D変換器36〜39を介し
て、マイクロコンピュータ24内に読み込まれる。
The voltage signals E R , E S , E T of each phase, and
The effective value K · Erms is read into the microcomputer 24 via the A / D converters 36 to 39.

【0069】マイクロコンピュータ24は、コンパレー
タCP1,CP2,CP3の制御用信号VCP1,VCP2
CP3をVLにセットする。これとともに、マイクロコン
ピュータ24内で仮想的に算出される三角波信号V
OSを、0値にセットする(ステップS210)。
The microcomputer 24 controls the control signals V CP1 , V CP2 ,
Set V CP3 to VL . At the same time, the triangular wave signal V virtually calculated in the microcomputer 24
The OS is set to 0 (step S210).

【0070】ステップS211〜S216は、マイクロ
コンピュータ24内で仮想的に発生させている三角波V
OSと、入力信号ER,ES,ETとの比較を行なう部分で
ある。その結果によって決定される制御用信号VCP1
CP2,VCP3により、コンパレータCP1,CP2,C
P3の出力には、図2と同様に、入力信号ER,ES,E
Tをパルス幅変調したパルス列が生じる。
Steps S 211 to S 216 correspond to the triangular wave V virtually generated in the microcomputer 24.
This section compares the OS with the input signals E R , E S , and E T. The control signal V CP1 determined by the result,
By using V CP2 and V CP3 , comparators CP1, CP2, C
The output of P3 has the input signals E R , E S , E as in FIG.
A pulse train resulting from pulse width modulation of T is generated.

【0071】ステップS211〜S216の処理に必要
な時間の経過後、仮想的な三角波出力値VOSに、任意に
設定された値nと、別個に読み込まれている実効値K・
Ermsによって決まる値が加算される(ステップS2
17)。
[0071] After lapse of time required to process the step S211~S216, a virtual triangular wave output value V OS, the value is set to an arbitrary n, the effective value K · that are loaded separately
The value determined by Erms is added (step S2).
17).

【0072】ステップS218において、仮想的な三角
波VOSの値とK・Ermsとを比較する。この比較の結
果、仮想的な三角波VOSの値がK・Ermsより大きい
場合には、ステップS210に戻り、VOSは0値にリセ
ットされる。仮想的な三角波VOSの値がK・Erms以
下の場合には、ステップS211に戻る。
In step S218, the value of the virtual triangular wave V OS is compared with K · Erms. As a result of this comparison, if the value of the virtual triangular wave V OS is larger than K · Erms, the process returns to step S210, and V OS is reset to 0. If the value of the virtual triangular wave V OS is equal to or smaller than K · Erms, the process returns to step S211.

【0073】これによりVOSは、ピーク値がK・Erm
sののこぎり波波形となって、マイクロコンピュータ2
4内に仮想的に存在することになる。
As a result, V OS has a peak value of K · Erm.
s sawtooth waveform, the microcomputer 2
4 will virtually exist.

【0074】本発明の第4実施例を、図10、図11に
より説明する。
A fourth embodiment of the present invention will be described with reference to FIGS.

【0075】図10は、三角波発生部をアナログ回路の
みで構成した例を示す(例えば、図2の三角波発生部9
のような場合である)。
FIG. 10 shows an example in which the triangular wave generator is composed of only analog circuits (for example, the triangular wave generator 9 shown in FIG. 2).
Is the case).

【0076】図10において、オペアンプOP2により
構成される積分回路と、それを制御するコンパレータC
P4の動作は、図5の例と同じである。つまり、オペア
ンプOP21とコンパレータCP21とにより構成され
る、正帰還を用いたヒステリシスコンパレータの出力値
は、‘0’かK・Ermsの2レベルのみである。そこ
で、この出力値と三角波出力値とをコンパレータCP4
で比較することにより、積分器への入力電圧を反転させ
ている。この場合、初期のK・Erms値が0である場
合、その後の発振が不能となるため、最低値が0となら
ないようなリミッターを設けておく必要がある。
In FIG. 10, an integrating circuit composed of an operational amplifier OP 2 and a comparator C for controlling the integrating circuit are shown.
The operation of P4 is the same as the example of FIG. That is, the output value of the hysteresis comparator using positive feedback, which is configured by the operational amplifier OP21 and the comparator CP21, has only two levels of '0' or K · Erms. Then, this output value and the triangular wave output value are compared with the comparator CP4.
, The input voltage to the integrator is inverted. In this case, if the initial K · Erms value is 0, subsequent oscillation becomes impossible, so it is necessary to provide a limiter so that the minimum value does not become 0.

【0077】図11は、上記のようなリミッターとし
て、OR接続される理想ダイオードの例を示している。
この例においては、入力信号K・Ermsがバイアス電
圧VBより小さい時、出力信号としてのK・Ermsの
値はVBとなる。
FIG. 11 shows an example of an ideal diode which is OR-connected as the above-described limiter.
In this example, when the input signal K · Erms is smaller than the bias voltage V B , the value of K · Erms as the output signal is V B.

【0078】[0078]

【発明の効果】以上のように、本発明によれば、複数相
の電路に流れる負荷電流の最大実効値を、安価な汎用の
オペアンプおよびコンパレータ等で簡単に構成できるこ
とから、製造コストの抑制を図ることができる。
As described above, according to the present invention, the maximum effective value of the load current flowing through the multi-phase electric circuit can be simply constituted by an inexpensive general-purpose operational amplifier and comparator, so that the production cost can be suppressed. Can be planned.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施例による実効値検出装置のブ
ロック図。
FIG. 1 is a block diagram of an effective value detecting device according to a first embodiment of the present invention.

【図2】本発明の第1実施例の具体的回路構成図(三角
波発生部を除く)。
FIG. 2 is a specific circuit configuration diagram (excluding a triangular wave generation unit) of the first embodiment of the present invention.

【図3】実効値変換の原理を説明する図。FIG. 3 is a diagram illustrating the principle of effective value conversion.

【図4】本発明の第1実施例による回路遮断器の制御装
置のブロック図。
FIG. 4 is a block diagram of a control device of the circuit breaker according to the first embodiment of the present invention.

【図5】本発明の第2実施例による実効値検出装置の三
角波発生部の回路構成図。
FIG. 5 is a circuit configuration diagram of a triangular wave generator of an effective value detection device according to a second embodiment of the present invention.

【図6】本発明の第2実施例による回路遮断器の制御装
置のブロック図。
FIG. 6 is a block diagram of a control device for a circuit breaker according to a second embodiment of the present invention.

【図7】本発明の第2実施例における、三角波を発生さ
せるための動作を示すフローチャート、および、説明
図。
FIG. 7 is a flowchart showing an operation for generating a triangular wave according to a second embodiment of the present invention, and an explanatory diagram.

【図8】本発明の第3実施例による、マイクロコンピュ
ータにより三角波を発生させる回路構成図。
FIG. 8 is a circuit configuration diagram for generating a triangular wave by a microcomputer according to a third embodiment of the present invention.

【図9】本発明の第3実施例による、マイクロコンピュ
ータにより三角波を発生させる動作を示すフローチャー
トの図。
FIG. 9 is a flowchart showing an operation of generating a triangular wave by a microcomputer according to a third embodiment of the present invention.

【図10】本発明の第4実施例による、三角波発生部
(アナログ回路)により三角波を発生させるための回路
図。
FIG. 10 is a circuit diagram for generating a triangular wave by a triangular wave generator (analog circuit) according to a fourth embodiment of the present invention.

【図11】本発明の第4実施例による、リミッターの回
路図。
FIG. 11 is a circuit diagram of a limiter according to a fourth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1,2,3…パルス幅変調部、4,5,6…平均化部、
7…最大値選択部、8…増幅部、9…三角波発生部、2
9,30,31…電圧信号発生回路、100…実効値検
出装置。
1,2,3 ... pulse width modulation section, 4,5,6 ... averaging section,
7: maximum value selector, 8: amplifier, 9: triangular wave generator, 2
9, 30, 31: voltage signal generation circuit, 100: effective value detection device.

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】交流電路に流れる負荷電流の絶対値信号を
出力する絶対値化手段と、 三角波を発生する三角波発生手段と、 前記三角波と前記絶対値信号とを比較して、前記絶対値
信号のパルス幅変調を行なうパルス幅変調手段と、 前記変調されたパルスの平均値を求める平均化手段と、 を備え、 前記平均化手段により求められた平均値を示す信号を、
前記三角波発生手段に入力して、前記三角波の振幅を決
定するフィードバックループを構成することを特徴とす
る実効値検出装置。
1. An absolute value generating means for outputting an absolute value signal of a load current flowing in an AC circuit, a triangular wave generating means for generating a triangular wave, and comparing the triangular wave with the absolute value signal to obtain the absolute value signal. Pulse width modulation means for performing pulse width modulation, and averaging means for obtaining the average value of the modulated pulse, comprising: a signal indicating the average value obtained by the averaging means,
An effective value detecting device, comprising a feedback loop that is input to the triangular wave generating means and determines the amplitude of the triangular wave.
【請求項2】複数相の交流電路に流れる負荷電流の絶対
値信号をそれぞれ求める各相毎の絶対値化手段と、 三角波を発生する三角波発生手段と、 前記三角波と、前記各相の負荷電流の絶対値信号とを比
較して、前記各相の負荷電流の絶対値信号のパルス幅変
調をそれぞれ求めるパルス幅変調手段と、 前記複数のパルス幅変調手段により変調された各相のパ
ルスについて、平均値をそれぞれ求める各相毎の平均化
手段と、 前記各相のパルスの平均値のうちの最大値を選択する最
大値選択手段と、 を備え、 前記最大値を、前記三角波発生手段に入力して、前記三
角波の振幅を決定するフィードバックループを構成する
ことを特徴とする実効値検出装置。
2. An absolute value generating means for each phase for obtaining an absolute value signal of a load current flowing through a plurality of phases of AC power lines, a triangular wave generating means for generating a triangular wave, the triangular wave, and a load current of each phase. Pulse width modulation means for comparing the absolute value signal of the absolute value signal of the load current of each phase, and pulse width modulation means for each phase modulated by the plurality of pulse width modulation means, Averaging means for each phase for calculating an average value, and maximum value selecting means for selecting a maximum value among the average values of the pulses of each phase, and the maximum value is input to the triangular wave generating means. And forming a feedback loop for determining the amplitude of the triangular wave.
【請求項3】請求項2記載の実効値検出装置に、さら
に、 電路中に配置される引き外し接点と、 前記実効値検出装置により検出された実効値に基づい
て、前記接点の引き外し動作を制御する引き外し制御手
段と、 前記引き外し制御手段により、前記接点を引き外す動作
を行なう駆動手段と、 を備えることを特徴とする回路遮断器。
3. An effective value detecting device according to claim 2, further comprising: a trip contact disposed in an electric circuit; and a trip operation of said contact based on an effective value detected by said effective value detecting device. A circuit breaker comprising: a trip control unit that controls the contact; and a driving unit that performs an operation of tripping the contact point by the trip control unit.
JP27734292A 1992-10-15 1992-10-15 RMS detector Expired - Lifetime JP3209807B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27734292A JP3209807B2 (en) 1992-10-15 1992-10-15 RMS detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27734292A JP3209807B2 (en) 1992-10-15 1992-10-15 RMS detector

Publications (2)

Publication Number Publication Date
JPH06130090A JPH06130090A (en) 1994-05-13
JP3209807B2 true JP3209807B2 (en) 2001-09-17

Family

ID=17582193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27734292A Expired - Lifetime JP3209807B2 (en) 1992-10-15 1992-10-15 RMS detector

Country Status (1)

Country Link
JP (1) JP3209807B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102225457B1 (en) * 2019-05-07 2021-03-09 손정우 Drain system for reusing cooled water in hot water line
KR102454523B1 (en) * 2017-12-05 2022-10-14 주식회사 경동나비엔 Faucet having water recirculation constitution

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4557129B2 (en) * 2003-09-11 2010-10-06 株式会社リコー Integrated circuit and multi-beam laser printer
FR2938070B1 (en) * 2008-11-06 2012-03-23 Valeo Sys Controle Moteur Sas EFFICIENT CURRENT MEASUREMENT CIRCUIT OF A CONTROL SIGNAL

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102454523B1 (en) * 2017-12-05 2022-10-14 주식회사 경동나비엔 Faucet having water recirculation constitution
KR102225457B1 (en) * 2019-05-07 2021-03-09 손정우 Drain system for reusing cooled water in hot water line

Also Published As

Publication number Publication date
JPH06130090A (en) 1994-05-13

Similar Documents

Publication Publication Date Title
US6351401B1 (en) Series resonant converter comprising a control circuit
CA2168676C (en) Failure detection system for detecting a failure in a power converter
US4066960A (en) Electronic kilowatt-hour-meter with error correction
US6385067B2 (en) Analog/digital PWM control circuit of a winding
KR0151882B1 (en) Induction motor control apparatus providing high efficiency with rapid response to changes in load torque
CA1092194A (en) Electronic kwh meter having virtual ground isolation
US4468796A (en) Frequency relay for use in the protection of electric power transmission lines
EP0784372A2 (en) AC-DC converter
JP3209807B2 (en) RMS detector
KR960011534B1 (en) Negative sequence detector for a continuous wave frequency transducer
JP3419443B2 (en) DC power supply unit with multiple DC power supply circuits connected in parallel
JP2661933B2 (en) Circuit for measuring the DC component of the current flowing through the primary winding of the output transformer of the inverter
KR20050097975A (en) Improved method of detecting switching power supply output current
US4556789A (en) Measuring circuit for photo-receiving intensity of photosensor
JP3150914B2 (en) Electronic reactive power measurement device
US5554952A (en) Fast responding method and apparatus for three phase A/C voltage sensing
CN100454205C (en) Improved method of detecting switching power supply output current
US20230070846A1 (en) Systems and methods for power detection
JP2968670B2 (en) DC-DC converter with protection circuit
EP0047673B1 (en) Phase discriminator circuit
JP3097070B2 (en) Inverter control circuit
JP2698489B2 (en) Watt hour meter
JPS63163177A (en) Detection of momentary voltage drop
JPH02136066A (en) Switching regulator
JPH0352583B2 (en)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080713

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080713

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090713

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090713

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 9