JP3202727B2 - Error verification method and system for short cell in ATM network - Google Patents

Error verification method and system for short cell in ATM network

Info

Publication number
JP3202727B2
JP3202727B2 JP10461799A JP10461799A JP3202727B2 JP 3202727 B2 JP3202727 B2 JP 3202727B2 JP 10461799 A JP10461799 A JP 10461799A JP 10461799 A JP10461799 A JP 10461799A JP 3202727 B2 JP3202727 B2 JP 3202727B2
Authority
JP
Japan
Prior art keywords
cell
short
short cell
header
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10461799A
Other languages
Japanese (ja)
Other versions
JP2000299688A (en
Inventor
守孝 後藤
裕通 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Communication Systems Ltd
Original Assignee
NEC Communication Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Communication Systems Ltd filed Critical NEC Communication Systems Ltd
Priority to JP10461799A priority Critical patent/JP3202727B2/en
Publication of JP2000299688A publication Critical patent/JP2000299688A/en
Application granted granted Critical
Publication of JP3202727B2 publication Critical patent/JP3202727B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Detection And Correction Of Errors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ATM(Asynchro
nous Transfer Mode)網におけるショートセルの誤り
検証方法ならびにシステムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an ATM (Asynchro
Nous Transfer Mode) and a method and system for verifying short cell errors in a network.

【0002】[0002]

【従来の技術】マルチメディア情報をATMに適応させ
るには、ATM網と上位レイヤとのインターワーキング
が必要であり、ATMレイヤと上位レイヤとの間に、そ
の機能を備えたATMアダプテーションレイヤ(AA
L:ATM Adaptation Layer)が存在する。ところで、
上述したAALは、標準化機関(ITU−T)により、
扱う情報の種類に応じてAALタイプ1からタイプ4の
4タイプが標準化されている。AALタイプ2は、可変
ビットレイトのリアルタイム通信が規定されている。
2. Description of the Related Art In order to adapt multimedia information to ATM, interworking between an ATM network and an upper layer is required. An ATM adaptation layer (AA) having the function is provided between the ATM layer and the upper layer.
L: ATM Adaptation Layer) exists. by the way,
The above-mentioned AAL is provided by the standardization organization (ITU-T).
Four types of AAL types 1 to 4 are standardized according to the type of information to be handled. AAL type 2 specifies variable bit rate real-time communication.

【0003】ATM網システムにおいて、基地局あるい
は中継局は、複数の加入者端末から情報を受信し、受信
した情報を多重化してATMアダプテーョンレイヤ・タ
イプ2準拠のセルを生成する。そして、AALセル検証
回路は、生成されるセル毎、ITU−T勧告I.36
3.2に則ったセルの廃棄処理を行い、正常なセルのみ
通信路に送信する。AAL2セルは、周知のように、A
TMヘッダ、スタートフィールド(STF)、ショート
セルヘッダ(CPS−PH:Common Part Sublayer−
Packet Header)、ショートセルペイロードから構成さ
れる。STFは6ビットのオフセットフィールド(OS
F)と、1ビットのシーケンスナンバ(SN)、及び1
ビットのパリティビットにより構成される。OSFは、
AAL2セルにおける最初のショートセルヘッダの位置
(前のAAL2セルに詰め込みきれなかったセル跨りを
起こしているオクテット数)を示している。ショートセ
ルヘッダ(CPS−PH)は、8ビットのチャネル識別
子(CID)、6ビットの自身のショートセル長さ表示
情報(LI:Length Indication)、5ビットのUUI
(Common PartSublayer−User to Use)指示、及び
5ビットのヘッダエラーコントロール(HEC:Header
Error Control)により構成されることは周知のとお
りである。
[0003] In an ATM network system, a base station or a relay station receives information from a plurality of subscriber terminals, multiplexes the received information, and generates a cell conforming to the ATM adaptation layer type 2. Then, the AAL cell verification circuit performs ITU-T Recommendation I. 36
The cell is discarded in accordance with 3.2, and only normal cells are transmitted to the communication path. The AAL2 cell, as is well known,
TM header, start field (STF), short cell header (CPS-PH: Common Part Sublayer-)
Packet Header) and short cell payload. The STF is a 6-bit offset field (OS
F), a 1-bit sequence number (SN), and 1
It is composed of parity bits. OSF is
It shows the position of the first short cell header in the AAL2 cell (the number of octets that have crossed over cells that could not be packed into the previous AAL2 cell). The short cell header (CPS-PH) includes an 8-bit channel identifier (CID), 6-bit short cell length indication information (LI: Length Indication), and a 5-bit UUI.
(Common Part Sublayer-User to Use) instruction and 5-bit header error control (HEC: Header)
Error Control) is well known.

【0004】図7に、OSFが“0”(セル跨りなし)
の場合におけるAAL2セルフォーマットの受信誤り処
理の例が示されている。図7において、AAL2セル検
証回路は、STF(C1)内のOSFが“0”の場合、
セル跨りなしと判断する。この場合、STF(C1)の
次をショートセル1のヘッダ(C2)と判断し、巡回冗
長符号化チェック(CRC5)を実行する。ショートセ
ル1のヘッダ(C2)に対するCRC5の結果は正常で
あるためショートセル1を通話路に転送する。次に、シ
ョートセルヘッダ(C2)内のLIからショートセル2
のヘッダ(C3)の位置を判断し、CRC5を実行す
る。ショートセル2のヘッダ(C2)に対するCRC5
の結果はエラーであるため、ショートセル2は廃棄され
る。さらにショートセル2のヘッダ(C2)内のLIが
信頼できないため、ショートセル3のヘッダ(C4)の
位置が判断できない。その結果、ショートセル3が無条
件で廃棄される。尚、図中、各ショートセルに示される
〇印はCRC5正常、×印はCRC5エラー、*印はチ
ェック不能で廃棄処理されるショートセルを示す。
FIG. 7 shows that OSF is "0" (no cell crossing).
2 shows an example of reception error processing of the AAL2 cell format in the case of. In FIG. 7, when the OSF in the STF (C1) is “0”, the AAL2 cell verification circuit
It is determined that there is no cell straddling. In this case, the next to the STF (C1) is determined as the header (C2) of the short cell 1, and the cyclic redundancy coding check (CRC5) is executed. Since the result of CRC5 for the header (C2) of the short cell 1 is normal, the short cell 1 is transferred to the communication path. Next, from the LI in the short cell header (C2), the short cell 2
The position of the header (C3) is determined, and CRC5 is executed. CRC5 for header (C2) of short cell 2
Is an error, the short cell 2 is discarded. Further, since the LI in the header (C2) of the short cell 2 is not reliable, the position of the header (C4) of the short cell 3 cannot be determined. As a result, the short cell 3 is unconditionally discarded. In the figure, the symbol “〇” shown in each short cell indicates a normal CRC5, the symbol “X” indicates a CRC5 error, and the symbol “*” indicates a short cell that cannot be checked and is discarded.

【0005】図8に、OSFが“0”以外(セル跨りあ
り)の場合におけるAAL2セルフォーマットの受信誤
り処理の例が示されている。図8において、AAL2セ
ル検証回路は、STF(C1)内のOSFが“0”以外
のの場合は、セル跨りありと判断する。セル跨りがある
場合は、該当するAAL2セルの前AAL2セルに詰め
込みきれなかった跨りオクテット数(Expct)を蓄
積しておき、前記Expctと該当AAL2セルのOS
Fと比較し、一致すればショートセル1を通話路に送信
し、OSFと一致しなければショートセル1を廃棄す
る。そして、OSFにより、ショートセル2のヘッダ
(C2)位置を判断し、CRC5を実行する。ここで、
ショートセル2のヘッダ(C2)に対してCRC5の結
果が正常であるためショートセル2は通話路へ転送され
る。次に、ショートセルヘッダ(C2)内のLIからシ
ョートセル3のヘッダ(C3)の位置が判断され、CR
C5が実行される。ショートセル3のヘッダに対するC
RC5の結果はエラーであるためショートセル3は廃棄
され、さらに、ショートセルヘッダ(C3)内のLIが
信頼できないのでショートセル4のヘッダ(C4)の位
置が判断できない。そのため、ショートセル4は無条件
で廃棄される。尚、図中、△印は、STF、OSFと蓄
積されている前AAL2セルの残りセル跨りオクテット
数を比較した結果不一致となったショートセルを示す。
他の記号は図7と同様である。
FIG. 8 shows an example of the AAL2 cell format reception error process when the OSF is other than “0” (there is a crossover of cells). In FIG. 8, when the OSF in the STF (C1) is other than “0”, the AAL2 cell verification circuit determines that there is a cell crossing. If there is a cell straddling, the number of straddling octets (Expct) that could not be packed into the AAL2 cell before the corresponding AAL2 cell is accumulated, and the Expct and the OS of the corresponding AAL2 cell are stored.
Compared with F, if they match, short cell 1 is transmitted to the communication path, and if they do not match OSF, short cell 1 is discarded. Then, the header (C2) position of the short cell 2 is determined by the OSF, and the CRC5 is executed. here,
Since the result of the CRC5 for the header (C2) of the short cell 2 is normal, the short cell 2 is transferred to the communication path. Next, the position of the header (C3) of the short cell 3 is determined from the LI in the short cell header (C2), and the CR is determined.
C5 is executed. C for the header of short cell 3
Since the result of RC5 is an error, the short cell 3 is discarded. Further, since the LI in the short cell header (C3) is not reliable, the position of the header (C4) of the short cell 4 cannot be determined. Therefore, the short cell 4 is unconditionally discarded. Note that, in the drawing, a mark “△” indicates a short cell that has become inconsistent as a result of comparing the number of octets across the remaining cells of the previous AAL2 cell stored with the STF and OSF.
Other symbols are the same as in FIG.

【0006】[0006]

【発明が解決しようとする課題】以上説明のように、従
来、前ショートセルがCRC5チェックの結果エラーを
起こすと、ヘッダ内のLIが信用できないため、該当す
るショートセルのヘッダ位置が判断できなくなり、以降
のショートセルは無条件で廃棄せざるを得なくなる。こ
のことは、ショートセル検出誤りによる廃棄処理の信頼
性に乏しく、ATM網資源の浪費につながり、高スルー
プット、低レイテンシといったサービス品質を確保する
うえで好ましくない。本発明は上記事情に鑑みてなされ
たものであり、ITUーT勧告I.363.2のATM
信号伝送を使用したAAL2信号処理において、CRC
5を使用してAAL2セル内の1つ、あるいは複数の多
重化されたショートセルの誤りが検出された場合、AA
L2セル内の各ショートセルにあらかじめ付加された次
段のショートセルの長さ表示情報(LI)を参照するこ
とにより、AAL2セルにおけるショートセル誤りによ
る廃棄処理の信頼性を向上させ、高スループット、低レ
イテンシといったサービス品質を確保することのできる
ATM網におけるショートセルの誤り検証方法ならびに
システムを提供することを目的とする。
As described above, conventionally, if the previous short cell causes an error as a result of the CRC5 check, the LI in the header cannot be trusted, and the header position of the corresponding short cell cannot be determined. , And subsequent short cells must be discarded unconditionally. This results in poor reliability of discard processing due to a short cell detection error, wastes ATM network resources, and is undesirable in securing service quality such as high throughput and low latency. The present invention has been made in view of the above circumstances, and is described in ITU-T Recommendation I.T. 363.2 ATM
In AAL2 signal processing using signal transmission, CRC
5 if an error in one or more multiplexed short cells in the AAL2 cell is detected using AA5
By referring to the length indication information (LI) of the next-stage short cell added in advance to each short cell in the L2 cell, the reliability of discard processing due to a short cell error in the AAL2 cell is improved, and high throughput is achieved. An object of the present invention is to provide a short cell error verification method and system in an ATM network that can ensure service quality such as low latency.

【0007】[0007]

【課題を解決するための手段】上述した課題を解決する
ために請求項1に記載のATM網におけるショートセル
の誤り検証方法は、複数の加入者端末から情報を受信
し、受信された情報を多重化してATMアダプテーョン
レイヤ・タイプ2準拠のセルを生成し、該生成されるセ
ル毎、ITU−T勧告I.363.2に則ったセルの廃
棄処理を行い、正常なセルのみ通信路に送信するATM
網システムにおいて、前記生成されるショートセルの最
終段ならびにその前段のショートセル、セル跨りをおこ
しているショートセルを除く各ショートセルの最後尾に
次段ショートセルのレングス表示情報を付加し、前記セ
ルの廃棄処理において、前記セル内オフセットフィール
ドとセルヘッダ内にあるレングス表示情報フィールドの
内容に基づき各ショートセルヘッダの位置を判断して巡
回冗長符号化チェックを行ない、誤りが検出されたとき
に前記付加されたレングス表示情報を参照することによ
って次段ショートセルヘッダの位置を判断して巡回冗長
符号化チェックを行い、その結果に従い廃棄処理、もし
くは通信路を介して当該ショートセルを送信することを
特徴とする。
According to a first aspect of the present invention, there is provided a method for verifying a short cell error in an ATM network, comprising receiving information from a plurality of subscriber terminals, and receiving the received information. The cells are multiplexed to generate cells conforming to the ATM adaptation layer type 2, and for each of the cells generated, ITU-T Recommendation I.T. ATM that performs cell discard processing according to 363.2 and transmits only normal cells to the communication path
In the network system, the last stage of the generated short cell and the preceding stage short cell, the length display information of the next stage short cell is added to the end of each short cell excluding the short cell that is straddling the cell, In the cell discarding processing, the position of each short cell header is determined based on the contents of the intra-cell offset field and the length display information field in the cell header, a cyclic redundancy coding check is performed, and when an error is detected, the addition is performed. The cyclic redundancy coding check is performed by determining the position of the next-stage short cell header by referring to the obtained length display information, and the short cell is transmitted through the communication path or discarded according to the result. I do.

【0008】請求項2に記載のATM網におけるショー
トセルの誤り検証方法は、請求項1に記載の誤り検証方
法において、前記セル内に多重化されている各ショート
セルの最後尾に、6ビットの次段ショートセルのレング
ス表示情報と該情報に対応する1ビットのパリティを付
加することを特徴とする。請求項3に記載のATM網に
おけるショートセルの誤り検証方法は、請求項1に記載
の誤り検証方法において、前記セル内に多重化されてい
る各ショートセルの最後尾に、6ビットの次段ショート
セルのレングス表示情報を付加し、更に、前記レングス
表示情報ビットの奇数ビットに対応するパリティと偶数
ビットに対応するパリティの2ビットを付加することを
特徴とする。
According to a second aspect of the present invention, there is provided an error verification method for a short cell in an ATM network, wherein 6 bits are added to the end of each short cell multiplexed in the cell. Is added to the length display information of the next-stage short cell and 1-bit parity corresponding to the information. An error verification method for a short cell in an ATM network according to claim 3 is the error verification method according to claim 1, wherein a 6-bit next stage is provided at the end of each short cell multiplexed in the cell. The length display information of the short cell is added, and two bits of a parity corresponding to an odd bit and a parity corresponding to an even bit of the length display information bit are further added.

【0009】請求項4に記載のATM網におけるショー
トセルの誤り検証システムは、複数の加入者端末から受
信した情報を多重化してATMアダプテーョンレイヤ・
タイプ2準拠のセルを生成し、該生成されるセル毎、I
TU−T勧告I.363.2に則ったセルの廃棄処理を
行い、正常なセルのみ通信路に送信するATM通信シス
テムにおいて、前記生成されるショートセルの最終段な
らびにその前段のショートセル、セル跨りをおこしてい
るショートセルを除く、各ショートセルの最後尾に次段
ショートセルのレングス表示情報を付加する基地局もし
くは中継装置と、前記セル内オフセットフィールドとセ
ルヘッダ内にあるレングス表示情報フィールドの内容に
基づき各ショートセルヘッダの位置を判断して巡回冗長
符号化チェックを行ない、誤りが検出されたときに前記
付加されたレングス表示情報を参照することによって次
段ショートセルヘッダの位置を判断して巡回符号化チェ
ックを行い、その結果に従い廃棄処理、もしくは通信路
を介して当該ショートセルを送信するセル検証回路とを
有することを特徴とする。
According to a fourth aspect of the present invention, there is provided an error verification system for a short cell in an ATM network, wherein information received from a plurality of subscriber terminals is multiplexed to multiplex an ATM adaptation layer.
Generate a type 2 compliant cell, and for each generated cell,
TU-T Recommendation I. In an ATM communication system that performs cell discard processing in accordance with 363.2 and transmits only normal cells to a communication path, a short cell in the last stage of the generated short cell and a short cell in a stage preceding the short cell and a short circuit in which the cell is straddled. A base station or a relay device that adds the length display information of the next-stage short cell to the end of each short cell, excluding the cell, and each short cell header based on the contents of the offset display field within the cell and the length display information field in the cell header. Perform a cyclic redundancy coding check by determining the position of, and when the error is detected, determine the position of the next-stage short cell header by referring to the added length display information and perform a cyclic coding check, According to the result, discard processing or transmit the short cell via the communication path. And having a cell verification circuit.

【0010】AAL2セル内に多重化された複数のショ
ートセルのうち、該当するショートセルの前段に多重さ
れているショートセルが、CRC5の結果エラーで廃棄
されショートセルヘッダ内のLIが信用できない場合で
も、AAL2セル内に多重されている各ショートセルの
最後尾に付加した次段ショートセルのLIを参照すれ
ば、該当するショートセルのヘッダの位置が正確にわか
る。このことにより、初段あるいは多重化された複数の
ショートセルの何れかが、CRC5の結果エラーで廃棄
されてもそれ以降のショートセルのヘッダ位置が正確に
わかるためエラーを起こしたショートセル以降のセルを
無条件に廃棄せずに済む。また、AAL2セル内に多重
化された複数のショートセルのうち、該当するショート
セルの前段に多重化されているショートセルが、CRC
5の結果エラーで廃棄されショートセルヘッダ内のLI
が信用できない場合でも、AAL2セル内に多重化され
ている各ショートセルの最後尾に付加した次段ショート
セルのLIを参照すれば該当するショートセルのヘッダ
の位置が正確にわかる。このことにより、初段あるいは
多重化された複数のショートセルの何れかがCRC5の
結果エラーで廃棄されてもそれ以降のショートセルを無
条件に廃棄せずCRC5を実行できるため、廃棄された
ショートセルを正確にカウントできる。このことによ
り、検出の誤り検出の信頼度が増し、不要な廃棄処理が
なくなるため、高スループット、低レイテンシといった
サービス品質を確保することができる。
[0010] Of the plurality of short cells multiplexed in the AAL2 cell, even if the short cell multiplexed before the corresponding short cell is discarded due to a CRC5 error and the LI in the short cell header cannot be trusted. By referring to the LI of the next-stage short cell added to the end of each short cell multiplexed in the AAL2 cell, the position of the header of the corresponding short cell can be accurately determined. As a result, even if one of the first stage or the multiplexed short cells is discarded due to an error of CRC5, the header position of the short cell thereafter can be accurately determined, and the cells after the short cell in which the error has occurred are obtained. Need not be discarded unconditionally. Further, among a plurality of short cells multiplexed in the AAL2 cell, a short cell multiplexed before the corresponding short cell is a CRC.
LI in the short cell header discarded due to the error of result 5
Is not reliable, the position of the header of the corresponding short cell can be accurately determined by referring to the LI of the next-stage short cell added to the end of each short cell multiplexed in the AAL2 cell. Thus, even if one of the initial stage or the multiplexed short cells is discarded due to an error of the CRC5, the CRC5 can be executed without unconditionally discarding the subsequent short cells. Can be counted accurately. This increases the reliability of detection error detection and eliminates unnecessary discard processing, so that service quality such as high throughput and low latency can be ensured.

【0011】[0011]

【発明の実施の形態】図1は本発明のATM網における
ショートセルの誤り検証システムの実施形態を示すブロ
ック図である。本発明の誤り検証システムは、複数の加
入者端末1〜Nを収容し、多重化を行なう基地局/中継
装置11と、基地局/中継装置11から送出されるAA
L2セルを以下の手順により検証するAAL2セル検証
回路12と、AAL2セル検証回路2の出力を入力とす
る通話路13によって構成される。図1において、基地
局/中継装置11で複数の加入者端末1〜Nからの情報
を受信する。そしてこの情報を多重化しAAL2セルを
生成する。AAL2セル毎にAAL2セル検証回路12
で、AAL2セル内のSTF内のOSFとショートセル
ヘッダ内のLIをもとに、ITUーT勧告I.363.
2に則ったショートセル廃棄処理を行ない、正常なセル
だけが通話路13に送信される。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a block diagram showing an embodiment of a short cell error verification system in an ATM network according to the present invention. The error verification system of the present invention accommodates a plurality of subscriber terminals 1 to N and performs multiplexing on a base station / relay device 11 and an AA transmitted from the base station / relay device 11.
The AAL2 cell verification circuit 12 verifies the L2 cell according to the following procedure, and the communication path 13 receives the output of the AAL2 cell verification circuit 2 as an input. In FIG. 1, the base station / relay device 11 receives information from a plurality of subscriber terminals 1 to N. Then, this information is multiplexed to generate an AAL2 cell. AAL2 cell verification circuit 12 for each AAL2 cell
Based on the OSF in the STF in the AAL2 cell and the LI in the short cell header, ITU-T Recommendation I. 363.
The short cell discarding process according to No. 2 is performed, and only normal cells are transmitted to the communication path 13.

【0012】基地局/中継装置11で生成されるAAL
2セルフォーマットは図2に示されている。 図2にお
いて、AA2セルフォーマットは図2(a)に示すよう
に、ATMヘッダ、スタートフィールド(以下STFと
略す)、ショートセルヘッダ、ショートセルペイロー
ド、及び次段ショートセルの長さ表示(レングス長)フ
ィールドにより構成されている。STFは図2(b)に
示すように、6ビットのオフセットフィールド(以下O
SFと略す)、1ビットのシーケンスナンバ(SN)、
及び1ビットのパリティビット(P)により構成されて
いる。OSFはAAL2セルにおける最初のショートセ
ルヘッダの位置(前AAL2セルに詰め込みきれなかっ
たセル跨りを起こしているオクテット数)を示してい
る。ショートセルヘッダは図2(c)に示すように、8
ビットのチャネル識別子(CID)、6ビットの自身の
長さ表示(LI)、5ビットのコモン・パート・サブレ
イヤ−ユーザ・ツー・ユーザ指示(UUI)、及び5ビ
ットのヘッダ・エラー・コントロール(HEC)により
構成されている。LIは自分自身のショートセルのレン
グス長を示している。
AAL generated by base station / relay device 11
The two cell format is shown in FIG. In FIG. 2, the AA2 cell format is, as shown in FIG. 2A, an ATM header, a start field (hereinafter abbreviated as STF), a short cell header, a short cell payload, and a length indication (length length) of the next-stage short cell. It is composed of fields. As shown in FIG. 2B, the STF has a 6-bit offset field (hereinafter referred to as O field).
SF), 1-bit sequence number (SN),
And one parity bit (P). OSF indicates the position of the first short cell header in the AAL2 cell (the number of octets crossing cells that could not be packed in the previous AAL2 cell). As shown in FIG. 2 (c), the short cell header
Channel identifier (CID) in bits, self-length indication (LI) in 6 bits, common part sublayer-user to user indication (UUI) in 5 bits, and header error control (HEC) in 5 bits ). LI indicates the length of the own short cell.

【0013】図3は本発明のATM網におけるショート
セルの誤り検証方法を実現するAALセル2フォーマッ
トの一実施形態を示す図である。図2(a)はSTF内
のOSFが“0”、図2(b)はSTF内のOSFが
“0”以外、すなわちショートセル跨りがある場合のそ
れぞれのAA2セルフォーマットを示す。図から明らか
なように、各ショートセルは、STF内のOSFの6ビ
ットと、AAL2セル内に多重化されている各ショート
セルの後尾に付加した次段ショートセルのLI(6ビッ
ト)+パリティ1ビットにより構成される。長さ示次段
ショートセル長さ表示部のフォーマットは図3(c)に
示されている。但し、OSFによりAAL2セルの最初
のショートセルヘッダ(ショートセル1、ショートセル
6のヘッダ)の位置を判断することができるため、AL
L2セルの最終段のショートセル(ショートセル4、シ
ョートセル9)、その1段前のショートセル(ショート
セル3、ショートセル8)、セル跨りをおこしているシ
ョートセル(ショートセル5)にはLIを付加しない。
FIG. 3 is a diagram showing an embodiment of an AAL cell 2 format for realizing the short cell error verification method in the ATM network according to the present invention. FIG. 2A shows the AA2 cell format when the OSF in the STF is "0", and FIG. 2B shows the AA2 cell format when the OSF in the STF is other than "0", that is, when there is a short cell straddle. As is clear from the figure, each short cell is composed of 6 bits of the OSF in the STF and LI (6 bits) of the next-stage short cell added to the tail of each short cell multiplexed in the AAL2 cell + parity. It is composed of one bit. The format of the length indicating next-stage short cell length display section is shown in FIG. 3 (c). However, since the position of the first short cell header (short cell 1 and short cell 6 headers) of the AAL2 cell can be determined by the OSF, the ALF
The short cell (short cell 4 and short cell 9) at the last stage of the L2 cell, the short cell (short cell 3 and short cell 8) immediately before the L2 cell, and the short cell (short cell 5) that is straddling the cell are included. No LI is added.

【0014】図4は本発明のATM網におけるショート
セルの誤り検証方法を実現するAALセル2フォーマッ
トの他の実施形態を示す図である。図4(a)はSTF
内OSFが“0”、図4(b)はSTF内OSFが
“0”以外、すなわちショートセル跨りがある場合のそ
れぞれのAA2セルフォーマットを示す。図から明らか
なように、各ショートセルは、STF内のOSFの6ビ
ットと、AAL2セル内に多重化されている各ショート
セルの後尾に付加した次段ショートセルのLI(6ビッ
ト)+パリティ2ビットにより構成される。パリティを
2ビットとしている理由は後述する。また、次段ショー
トセルの長さ表示部のフォーマットは図4(c)に示さ
れている。但し、OSFによりAAL2セルの最初のシ
ョートセルヘッダ(ショートセル1、ショートセル6の
ヘッダ)の位置を判断することができるため、ALL2
セルの最終段のショートセル(ショートセル4、ショー
トセル9)、その1段前のショートセル(ショートセル
3、ショートセル8)、セル跨りをおこしているショー
トセル(ショートセル5)にはLIを付加しない。
FIG. 4 is a diagram showing another embodiment of the AAL cell 2 format for implementing the short cell error verification method in the ATM network according to the present invention. FIG. 4A shows an STF.
FIG. 4B shows the AA2 cell format when the OSF in the STF is other than "0", that is, when there is a short cell span. As is clear from the figure, each short cell is composed of 6 bits of the OSF in the STF and LI (6 bits) of the next-stage short cell added to the tail of each short cell multiplexed in the AAL2 cell + parity. It is composed of two bits. The reason that the parity is 2 bits will be described later. The format of the length display section of the next-stage short cell is shown in FIG. However, since the position of the first short cell header (short cell 1, short cell 6 header) of the AAL2 cell can be determined by the OSF, ALL2
The short cell (short cell 4 and short cell 9) at the last stage of the cell, the short cell immediately before that (short cell 3 and short cell 8), and the short cell (short cell 5) straddling the cell are LI. Is not added.

【0015】図5、図6は、本発明実施形態の動作を説
明するために引用した図であり、それぞれ、ショートセ
ル跨りがない場合、ショートセル跨りがある場合のAA
L2フォーマットならびにその動作手順が示されてい
る。
FIGS. 5 and 6 are views cited for explaining the operation of the embodiment of the present invention, and are AA when there is no short cell straddle and when there is a short cell straddle, respectively.
The L2 format and its operation procedure are shown.

【0016】以下、図5、図6を参照しながら、図3、
図4にそれぞれ示す本発明実施形態の動作について詳細
に説明する。まず、図3に示す一実施形態の動作から説
明する。図5は、STF内のOSFが“0”の場合(セ
ル跨りを起していない場合)のAAl2セル検証回路1
2の動作を示している。AAL2セルのSTF(C1)
内のOSFは跨りを起こしているオクテット数を示して
いる。OSF値が“0”の場合は、前AAL2セルでの
セル跨りはなしと判断する。次に、STFの直後をショ
ートセル1のショートセルヘッダ(C2)の位置と判断
し、CRC5を実行する。ここで、ショートセル1のヘ
ッダ(C2)に対するCRC5の結果が正常なので、シ
ョートセル1は通話路13へ転送し、ショートセルヘッ
ダ(C2)内に自身のセルオクテット数を示すLIによ
ってショートセル2のショートセルヘッダ(C4)の位
置を判断し、CRC5を実行する。ショートセル2に対
するCRC5の結果がエラーであるのでショートセル2
は廃棄される。さらにショートセルヘッダ(C4)内の
LIが信頼できなくなる。その場合、ショートセル1に
付加されている次段ショートセルの長さ表示部分(C
3)を参照する。このことにより、そこ(C3)に格納
されているLIによって、ショートセル3のヘッダ(C
5)の位置を判断し、CRC5を実行する。ここでは、
ショートセル3に対するCRC5の結果は正常であるの
でショートセル3は通話路13へ転送される。従来、シ
ョートセル2でCRC5がエラーになると、ショートセ
ル3のヘッダ(C5)の位置が分からなくなるのでショ
ートセル3が無条件で廃棄されていた。しかしながら本
発明によりショートセル2でCRC5エラーを起して
も、ショートセル3のヘッダ(C5)の位置を判断する
ことが可能になるので無条件で廃棄すること無くなり、
検出の信頼性をアップさせることができる。
Hereinafter, referring to FIGS. 5 and 6, FIG.
The operation of the embodiment of the present invention shown in FIG. 4 will be described in detail. First, the operation of the embodiment shown in FIG. 3 will be described. FIG. 5 shows the AAl2 cell verification circuit 1 when the OSF in the STF is “0” (when no cell crossing occurs).
2 is shown. AAL2 cell STF (C1)
The OSF in the parentheses indicates the number of octets straddling. If the OSF value is “0”, it is determined that there is no cell crossing in the previous AAL2 cell. Next, the position immediately after the STF is determined as the position of the short cell header (C2) of the short cell 1, and CRC5 is executed. Here, since the result of the CRC5 for the header (C2) of the short cell 1 is normal, the short cell 1 is transferred to the communication path 13 and the short cell 2 has its own cell octet number indicated by LI in the short cell header (C2). The position of the short cell header (C4) is determined, and CRC5 is executed. Since the result of CRC5 for short cell 2 is an error, short cell 2
Is discarded. Further, the LI in the short cell header (C4) becomes unreliable. In this case, the length display portion (C) of the next-stage short cell added to the short cell 1
See 3). As a result, the header (C) of the short cell 3 is determined by the LI stored therein (C3).
The position of 5) is determined, and CRC5 is executed. here,
Since the result of the CRC 5 for the short cell 3 is normal, the short cell 3 is transferred to the communication path 13. Conventionally, if a CRC5 error occurs in the short cell 2, the position of the header (C5) of the short cell 3 cannot be determined, and the short cell 3 is discarded unconditionally. However, even if a CRC5 error occurs in the short cell 2 according to the present invention, the position of the header (C5) of the short cell 3 can be determined, so that the short cell 3 is not discarded unconditionally.
The reliability of detection can be improved.

【0017】図5は、STF内のOSFが“0”以外の
場合、すなわち、セル跨りを起している場合の動作を示
している。AAL2セルのSTF(C1)内のOSFは
跨りを起こしているオクテット数を示している。OSF
値が“0”以外の場合は、前AAL2セルでのショート
セル残り跨りオクテット数と比較し、一致しなければシ
ョートセル1(セル跨りを起こしているショートセル)
を廃棄する。一致した場合は、通話路13へ送信する。
その結果が、正常であってもエラーであってもSTF
(C1)内のOSFからショートセル2のヘッダ(C
2)の位置を判断し、CRC5を実行する。ここで、シ
ョートセル1のヘッダ(C2)に対するCRC5の結果
が正常なので、ショートセル2を通話路13へ転送し、
ショートセルヘッダ(C2)内に自分のセルオクテット
数を示すLIによってショートセル3のショートセルヘ
ッダ(C4)の位置を判断し、CRC5を実行する。こ
こで、ショートセル3に対するCRC5の結果はエラー
であるためショートセル3は廃棄される。さらにショー
トセルヘッダ(C4)内のLIが信頼できなくなる。そ
の場合、ショートセル2に付加されている次段ショート
セルの長さ表示部分(C3)を参照する。このことによ
り、そこ(C3)に格納されているLIによって、ショ
ートセル4のヘッダ(C5)の位置を判断することがで
き、CRC5を実行する。ここでは、ショートセル4に
対するCRC5の結果が正常であるのでショートセル4
を通話路13へ転送する。従来は、ショートセル2でC
RC5がエラーになると、ショートセル4のヘッダ(C
5)の位置が分からなくなるのでショートセル4が無条
件で廃棄されていた。しかしながら本発明によりショー
トセル3でCRC5エラーを起しても、ショートセル4
のヘッダ(C5)の位置を判断することが可能になるた
め無条件で廃棄すること無くなり、検出の信頼性を向上
させ、無駄な廃棄処理を不要とすることができる。
FIG. 5 shows the operation when the OSF in the STF is other than “0”, that is, when the cell crosses over. The OSF in the STF (C1) of the AAL2 cell indicates the number of octets straddling. OSF
If the value is other than "0", the number is compared with the number of remaining short cell octets in the previous AAL2 cell, and if they do not match, the short cell 1 (short cell causing cell crossing)
Discard. If they match, the message is transmitted to the communication path 13.
Whether the result is normal or error, STF
From the OSF in (C1) to the header (C
The position of 2) is determined, and CRC5 is executed. Here, since the result of CRC5 for the header (C2) of the short cell 1 is normal, the short cell 2 is transferred to the communication path 13, and
The position of the short cell header (C4) of the short cell 3 is determined based on the LI indicating its own cell octet number in the short cell header (C2), and CRC5 is executed. Here, since the result of the CRC 5 for the short cell 3 is an error, the short cell 3 is discarded. Further, the LI in the short cell header (C4) becomes unreliable. In that case, the length display portion (C3) of the next-stage short cell added to the short cell 2 is referred to. As a result, the position of the header (C5) of the short cell 4 can be determined from the LI stored therein (C3), and the CRC5 is executed. Here, since the result of the CRC 5 for the short cell 4 is normal, the short cell 4
To the call path 13. Conventionally, short cell 2 has C
When an error occurs in RC5, the header (C
Since the position of 5) cannot be determined, the short cell 4 has been discarded unconditionally. However, even if a CRC5 error occurs in the short cell 3 according to the present invention, the short cell 4
Since the position of the header (C5) can be determined, the header is not discarded unconditionally, the reliability of detection is improved, and unnecessary discard processing can be eliminated.

【0018】図4に示す他の実施形態の動作においても
上記と同様に、OSFと各ショートセルに付加された次
段のショートセルのLIにより、複数のショートセルに
対するショートセルのヘッダ位置を判断できる。ただ
し、図4に示す実施形態では、次段のショートセルのL
Iに対するパリティビットを2ビットにしている。これ
は、例えば、一方のビットを次段ショートセルのLIの
奇数ビットに対するパリティビット、他方を次段ショー
トセルのLIの偶数ビットに対するパリティビットとし
てこれを付加し、パリティチェックを二重に行なうこと
で付加した次段ショートセルのLIの信頼性を向上させ
るものである。
In the operation of the other embodiment shown in FIG. 4, similarly to the above, the header position of the short cell for a plurality of short cells is determined by the OSF and the LI of the next-stage short cell added to each short cell. it can. However, in the embodiment shown in FIG.
The parity bit for I is 2 bits. This is, for example, to add one bit as a parity bit for the odd-numbered bit of the LI of the next-stage short cell and add the other as a parity bit for the even-numbered bit of the LI of the next-stage short cell, and perform the parity check twice. This improves the reliability of the LI of the next-stage short cell added in step (1).

【0019】以上説明のように本発明は、複数の加入者
端末から情報を受信し、受信された情報を多重化してA
TMアダプテーョンレイヤ・タイプ2準拠のセルを生成
し、該生成されるセル毎、ITU−T勧告I.363.
2に則ったセルの廃棄処理を行い、正常なセルのみ通信
路に送信するATM網システムにおいて、前記生成され
るショートセルの最終段ならびにその前段のショートセ
ル、セル跨りをおこしているショートセルを除く各ショ
ートセルの最後尾に次段ショートセルの長さ表示情報を
付加し、前記セルの廃棄処理において、前記セル内オフ
セットフィールドとセルヘッダ内にあるレングス表示情
報フィールドの内容に基づき各ショートセルヘッダの位
置を判断して巡回冗長符号化チェックを行ない、誤りが
検出されたときに前記付加された長さ表示情報を参照す
ることによって次段ショートセルヘッダの位置を判断し
て巡回冗長符号化チェックを行い、その結果に従い廃棄
処理、もしくは通信路を介して当該ショートセルを送信
するものであり、このことにより、従来、AAL2セル
内に多重化された最終段以外のショートセルのヘッダが
CRC5によりエラーとなって廃棄された場合、廃棄さ
れたショートセルヘッダ内のLIが信用できないためそ
れ以降のショートセルのヘッダ位置が判断できなかった
ものが、以降のショートセルのヘッダ位置が判断できる
ことにより無条件に廃棄することなく検出の信頼度が向
上する。
As described above, the present invention receives information from a plurality of subscriber terminals, multiplexes the received information, and
A cell conforming to TM adaptation layer type 2 is generated, and for each cell generated, ITU-T Recommendation I.T. 363.
In an ATM network system that performs cell discard processing in accordance with 2 and transmits only normal cells to the communication path, the short cell generated at the last stage of the generated short cell, the short cell at the preceding stage thereof, and the short cell that is crossing over the cell are generated. At the end of each short cell excluding, the length display information of the next-stage short cell is added, and in the cell discarding process, the short cell header of each short cell is determined based on the contents of the intra-cell offset field and the length display information field in the cell header. The cyclic redundancy coding check is performed by determining the position, and when an error is detected, the position of the next-stage short cell header is determined by referring to the added length display information to perform the cyclic redundancy coding check. , According to the result, discarding or transmitting the short cell via a communication path, Conventionally, when a header of a short cell other than the last stage multiplexed in an AAL2 cell is discarded due to an error due to the CRC5, the LI in the discarded short cell header cannot be relied on, and the short circuit after that cannot be performed. If the header position of the cell could not be determined, the header position of the subsequent short cell can be determined, so that the reliability of detection is improved without being discarded unconditionally.

【0020】[0020]

【発明の効果】以上説明のように本発明によれば、AA
L2セル内に多重された複数のショートセルのうち、該
当するショートセルの前段に多重化されているショート
セルがCRC5の結果エラーで廃棄されショートセルヘ
ッダ内のLIが信用できない場合でも、AAL2セル内
に多重化されている各ショートセルの最後尾に付加した
次段ショートセルのLIを参照すれば、該当するショー
トセルのヘッダの位置が正確にわかる。このことによ
り、初段あるいは多重化された複数のショートセルの何
れかがCRC5の結果エラーで廃棄されてもそれ以降の
ショートセルのヘッダ位置が正確にわかるため、エラー
を起こしたショートセル以降のセルを無条件に廃棄せず
に済む。
As described above, according to the present invention, AA
Even if the short cell multiplexed before the corresponding short cell among the plurality of short cells multiplexed in the L2 cell is discarded due to a CRC5 error and the LI in the short cell header cannot be trusted, the AAL2 cell By referring to the LI of the next-stage short cell added to the end of each short cell multiplexed into the short cell, the position of the header of the corresponding short cell can be accurately determined. As a result, even if one of the initial stage or the multiplexed short cells is discarded due to an error of the CRC5, the header position of the short cell thereafter can be accurately determined. Need not be discarded unconditionally.

【0021】また、AAL2セル内に多重化された複数
のショートセルのうち、該当するショートセルの前段に
多重化されているショートセルがCRC5の結果エラー
で廃棄されショートセルヘッダ内のLIが信用できない
場合でも、AAL2セル内に多重化されている各ショー
トセルの最後尾に付加した次段ショートセルのLIを参
照すれば該当するショートセルのヘッダの位置が正確に
わかる。このことにより、初段あるいは多重化された複
数のショートセルの何れかがCRC5の結果エラーで廃
棄されてもそれ以降のショートセルを無条件に廃棄せず
CRC5を実行できるため、廃棄されたショートセルを
正確にカウントできる。このことにより、AAL2セル
におけるショートセル誤りによる廃棄処理の信頼性を向
上させ、高スループット、低レイテンシといったサービ
ス品質を確保することができる
Further, among the plurality of short cells multiplexed in the AAL2 cell, the short cell multiplexed in front of the corresponding short cell is discarded due to a CRC5 error, and the LI in the short cell header cannot be trusted. Even in this case, the position of the header of the corresponding short cell can be accurately determined by referring to the LI of the next-stage short cell added to the end of each short cell multiplexed in the AAL2 cell. Thus, even if one of the initial stage or the multiplexed short cells is discarded due to an error of the CRC5, the CRC5 can be executed without unconditionally discarding the subsequent short cells. Can be counted accurately. As a result, the reliability of discard processing due to a short cell error in the AAL2 cell can be improved, and service quality such as high throughput and low latency can be secured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明のATM網におけるショートセルの誤
り検証システムの実施形態を示すブロック図である。
FIG. 1 is a block diagram showing an embodiment of a short cell error verification system in an ATM network according to the present invention.

【図2】 図1における基地局/中継装置において生成
されるAAL2セルフォーマットを示す図である。
FIG. 2 is a diagram illustrating an AAL2 cell format generated in a base station / relay device in FIG. 1;

【図3】 本発明のATM網におけるショートセルの誤
り検証方法を実現するAAL2フォーマットの一実施形
態を示す図である。
FIG. 3 is a diagram illustrating an embodiment of an AAL2 format for realizing a short cell error verification method in an ATM network according to the present invention.

【図4】 本発明のATM網におけるショートセルの誤
り検証方法を実現するAAL2フォーマットの他の実施
形態を示す図である。
FIG. 4 is a diagram showing another embodiment of the AAL2 format for realizing the short cell error verification method in the ATM network according to the present invention.

【図5】 図3、図4に示す実施形態において、ショー
トセル跨りがない場合の動作手順を示す図である。
FIG. 5 is a diagram showing an operation procedure when no short cell is crossed in the embodiment shown in FIGS. 3 and 4;

【図6】 図3、図4に示す実施形態において、ショー
トセル跨りがある場合の動作手順を示す図である。
FIG. 6 is a diagram showing an operation procedure when a short cell is straddled in the embodiment shown in FIGS. 3 and 4;

【図7】 基地局/中継装置で生成されるショートセル
跨りがない場合の従来のAAL2セルフォーマットなら
びに動作手順を示す図である。
FIG. 7 is a diagram illustrating a conventional AAL2 cell format and an operation procedure when there is no short cell generated by the base station / relay device.

【図8】 基地局/中継装置で生成されるショートセル
跨りがある場合の従来のAAL2セルフォーマットなら
びに動作手順を示す図である。
FIG. 8 is a diagram showing a conventional AAL2 cell format and an operation procedure when there is a short cell span generated by a base station / relay device.

【符号の説明】[Explanation of symbols]

1〜N…加入者端末 11…基地局/中継装置 12…AAL2セル検証回路 13…通話路 1 to N subscriber terminal 11 base station / relay device 12 AAL2 cell verification circuit 13 communication path

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04L 12/56 H04L 12/28 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int. Cl. 7 , DB name) H04L 12/56 H04L 12/28

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 複数の加入者端末から情報を受信し、受
信された情報を多重化してATMアダプテーョンレイヤ
・タイプ2準拠のセルを生成し、該生成されるセル毎、
ITU−T勧告I.363.2に則ったセルの廃棄処理
を行い、正常なセルのみ通信路に送信するATM網シス
テムにおいて、前記生成されるショートセルの最終段な
らびにその前段のショートセル、セル跨りをおこしてい
るショートセルを除く各ショートセルの最後尾に次段シ
ョートセルの長さ表示情報を付加し、前記セルの廃棄処
理において、前記セル内オフセットフィールドとセルヘ
ッダ内にある長さ表示情報フィールドの内容に基づき各
ショートセルヘッダの位置を判断して巡回冗長符号化チ
ェックを行ない、誤りが検出されたときに前記付加され
た長さ表示情報を参照することによって次段ショートセ
ルヘッダの位置を判断して巡回冗長符号化チェックを行
い、その結果に従い廃棄処理、もしくは通信路を介して
当該ショートセルを送信することを特徴とするATM網
におけるショートセルの誤り検証方法。
1. A method for receiving information from a plurality of subscriber terminals, multiplexing the received information to generate cells conforming to an ATM adaptation layer type 2, and for each of the generated cells,
ITU-T Recommendation I. In an ATM network system that performs cell discard processing in accordance with 363.2 and transmits only normal cells to a communication path, the short cell in the last stage of the generated short cell and the short cell in the preceding stage thereof, and a short circuit in which the cell is straddled. At the end of each short cell excluding the cell, the length indication information of the next-stage short cell is added, and in the discard processing of the cell, each of the short cell is determined based on the contents of the intra-cell offset field and the length indication information field in the cell header. The position of the short cell header is determined, a cyclic redundancy coding check is performed, and when an error is detected, the position of the next-stage short cell header is determined by referring to the added length display information to determine cyclic redundancy coding. Check and discard according to the result or send the short cell via the communication path. Error method of verifying a short cell in the ATM network to be.
【請求項2】 前記セル内に多重化されている各ショー
トセルの最後尾に、6ビットの次段ショートセルの長さ
表示情報と当該情報に対応する1ビットのパリティを付
加することを特徴とする請求項1に記載のATM網にお
けるショートセルの誤り検証方法。
2. A 6-bit short-cell length indication information of a next-stage short cell and 1-bit parity corresponding to the information are added to the end of each short cell multiplexed in the cell. 2. The method for verifying short cell errors in an ATM network according to claim 1, wherein:
【請求項3】 前記セル内に多重化されている各ショー
トセルの最後尾に、6ビットの次段ショートセルの長さ
表示情報を付加し、更に、前記長さ表示情報ビットの奇
数ビットに対応するパリティと偶数ビットに対応するパ
リティの2ビットを付加することを特徴とする請求項1
に記載のATM網におけるショートセルの誤り検証方
法。
3. A 6-bit short-cell length indication information of the next stage is added to the end of each short cell multiplexed in the cell, and further, an odd-numbered bit of the length indication information bit is added. 2. A method according to claim 1, wherein two bits of a corresponding parity and a parity corresponding to an even-numbered bit are added.
3. The method for verifying short cell errors in an ATM network according to claim 1.
【請求項4】 複数の加入者端末から受信した情報を多
重化してATMアダプテーョンレイヤ・タイプ2準拠の
セルを生成し、該生成されるセル毎、ITU−T勧告
I.363.2に則ったセルの廃棄処理を行い、正常な
セルのみ通信路に送信するATM通信システムにおい
て、前記生成されるショートセルの最終段ならびにその
前段のショートセル、セル跨りをおこしているショート
セルを除く、各ショートセルの最後尾に次段ショートセ
ルの長さ表示情報を付加する基地局もしくは中継装置
と、前記セル内オフセットフィールドとセルヘッダ内に
あるレングス表示情報フィールドの内容に基づき各ショ
ートセルヘッダの位置を判断して巡回冗長符号化チェッ
クを行ない、誤りが検出されたときに、前記付加された
長さ表示情報を参照することによって次段ショートセル
ヘッダの位置を判断して巡回符号化チェックを行い、そ
の結果に従い廃棄処理、もしくは通信路を介して当該シ
ョートセルを送信するセル検証回路とを有することを特
徴とするATM網におけるショートセルの誤り検証シス
テム。
4. A method for multiplexing information received from a plurality of subscriber terminals to generate cells conforming to the ATM adaptation layer type 2, and for each of the generated cells, an ITU-T Recommendation I.T. In an ATM communication system that performs cell discard processing in accordance with 363.2 and transmits only normal cells to a communication path, a short cell in the last stage of the generated short cell and a short cell in a stage preceding the short cell and a short circuit in which the cell is straddled. A base station or a relay device that adds the length indication information of the next-stage short cell to the end of each short cell, excluding the cell, and each short cell based on the contents of the length offset information field in the cell offset field and the cell header. A cyclic redundancy coding check is performed by determining the position of the cell header. When an error is detected, the position of the next-stage short cell header is determined by referring to the added length display information to check the cyclic coding. And a cell that transmits the short cell via a communication path according to the result. Error check system of the short cells in ATM network and having a testimony circuit.
JP10461799A 1999-04-12 1999-04-12 Error verification method and system for short cell in ATM network Expired - Fee Related JP3202727B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10461799A JP3202727B2 (en) 1999-04-12 1999-04-12 Error verification method and system for short cell in ATM network

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10461799A JP3202727B2 (en) 1999-04-12 1999-04-12 Error verification method and system for short cell in ATM network

Publications (2)

Publication Number Publication Date
JP2000299688A JP2000299688A (en) 2000-10-24
JP3202727B2 true JP3202727B2 (en) 2001-08-27

Family

ID=14385413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10461799A Expired - Fee Related JP3202727B2 (en) 1999-04-12 1999-04-12 Error verification method and system for short cell in ATM network

Country Status (1)

Country Link
JP (1) JP3202727B2 (en)

Also Published As

Publication number Publication date
JP2000299688A (en) 2000-10-24

Similar Documents

Publication Publication Date Title
AU723092B2 (en) Minicell sequence number count
EP0891683B1 (en) Combined minicell alignment and header protection method and apparatus
US6633564B1 (en) Method and apparatus for inserting packets into a data stream
US6594244B1 (en) Data communication device and method in a CDMA communication system
US6628641B1 (en) Header error detection for wireless data cells
US6289016B1 (en) Method for eliminating misconcatenation of partial packets in AAL2 and partial packet with channel identifier
US6282196B1 (en) Dynamic build-out approach for use in packet voice systems
JPH08214010A (en) User packet multiplexing method
JP2986079B2 (en) How to dynamically change the bit rate of a data structure
US6256323B1 (en) Method and apparatus for efficiently transporting asynchronous characters over an ATM network
JPH08214009A (en) Pay load production of wide band cell
WO1997038549A1 (en) Method and apparatus for forward error correction of transmitted digital signals in networks
US6275472B1 (en) Method and apparatus for achieving pass control of transmission cells
JP3202727B2 (en) Error verification method and system for short cell in ATM network
US6965565B1 (en) System and method for communicating an event status across a data channel
JP3056196B1 (en) Short cell reception error detection system and short cell reception error detection method
JP3394636B2 (en) Error correction method
US6948013B2 (en) Apparatus and method for configuring data cells
US6487215B1 (en) ATM communications system and ATM testing method
JP2002033748A (en) Data transmission method and data transmission system
KR100497868B1 (en) Apparatus And Method For Converting AAL2/AAL5
JP3582464B2 (en) Base station controller and cell processing method
KR0174966B1 (en) Error Detection of Setup Message in Asynchronous Transfer Mode
JPH06296182A (en) Cell transfer method
Killat ATM Adaptation Layer (AAL)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010515

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080622

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090622

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees