JP3198624B2 - Drive circuit for inductive load - Google Patents

Drive circuit for inductive load

Info

Publication number
JP3198624B2
JP3198624B2 JP15834892A JP15834892A JP3198624B2 JP 3198624 B2 JP3198624 B2 JP 3198624B2 JP 15834892 A JP15834892 A JP 15834892A JP 15834892 A JP15834892 A JP 15834892A JP 3198624 B2 JP3198624 B2 JP 3198624B2
Authority
JP
Japan
Prior art keywords
inductive load
pulse
current
solenoid
drive pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15834892A
Other languages
Japanese (ja)
Other versions
JPH064104A (en
Inventor
潤 石井
祐二 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP15834892A priority Critical patent/JP3198624B2/en
Publication of JPH064104A publication Critical patent/JPH064104A/en
Application granted granted Critical
Publication of JP3198624B2 publication Critical patent/JP3198624B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は誘導性負荷の駆動回路
に係り、特に自動ピアノの鍵駆動用ソレノイド等の駆動
に用いて好適な駆動回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a drive circuit for an inductive load, and more particularly to a drive circuit suitable for driving a solenoid for driving a key of an automatic piano.

【0002】[0002]

【従来の技術】図4は従来の誘導性負荷の駆動回路の構
成を示す回路図である。図4において、1は誘導性負荷
としてのソレノイドである。このソレノイド1の一端は
NPNトランジスタ2のコレクタに接続されており、他
端は電源電圧Vが印加される。また、ソレノイド1には
ダイオード3が並列接続されている。このダイオード3
は、NPNトランジスタ2がON状態からOFF状態に
切り換えられた場合にそれまでにソレノイド2に流れて
いた電流をキックバック電流として維持するために設け
られたものである。NPNトランジスタ2は、エミッタ
が接地されており、ベースには抵抗4を介し駆動パルス
PWMが入力される。この駆動パルスPWMは、図示し
ないパルス幅変調回路により、ソレノイド1に流すべき
電流の目標値に応じたデューティ比にパルス幅変調され
ている。
2. Description of the Related Art FIG. 4 is a circuit diagram showing a configuration of a conventional inductive load driving circuit. In FIG. 4, reference numeral 1 denotes a solenoid as an inductive load. One end of the solenoid 1 is connected to the collector of the NPN transistor 2, and the other end is supplied with the power supply voltage V. A diode 3 is connected to the solenoid 1 in parallel. This diode 3
Is provided to maintain the current flowing through the solenoid 2 up to that point as the kickback current when the NPN transistor 2 is switched from the ON state to the OFF state. The NPN transistor 2 has an emitter grounded, and has a base to which a drive pulse PWM is input via a resistor 4. The drive pulse PWM is pulse-width modulated by a pulse width modulation circuit (not shown) to a duty ratio corresponding to a target value of a current to flow through the solenoid 1.

【0003】かかる構成によれば、駆動パルスPWMの
デューティ比に応じた平均電流がソレノイド1に流れ、
これに伴ってソレノイド1により発生される磁界により
被駆動体(図示略)が駆動される。図5にこの駆動回路
における電流目標値(Duty比)と実際にソレノイド
1に流れる平均電流(相対電流)との関係を示す。同図
は、電流目標値の最大値およびソレノイド1に流れる電
流の最大値を各々100%とし、両者の関係を示したも
のである。この図に示すように、ソレノイド1に流れる
電流は、電流目標値に正比例する。
According to such a configuration, an average current according to the duty ratio of the drive pulse PWM flows through the solenoid 1,
A driven body (not shown) is driven by a magnetic field generated by the solenoid 1 in association with this. FIG. 5 shows a relationship between a target current value (duty ratio) and an average current (relative current) actually flowing through the solenoid 1 in this drive circuit. This figure shows the relationship between the maximum value of the current target value and the maximum value of the current flowing through the solenoid 1 each of which is 100%. As shown in this figure, the current flowing through the solenoid 1 is directly proportional to the current target value.

【0004】[0004]

【発明が解決しようとする課題】ところで、上述した従
来の駆動回路は、被駆動部の駆動を解除すべく駆動パル
スPWMの供給を停止した場合においても、依然として
上記キックバック電流がソレノイド1に流れる。図6は
図5に示す構成においてNPNトランジスタ2を遮断し
た場合におけるソレノイド1の電流iの時間的変化を示
したものである。この図に示すように、電流iはNPN
トランジスタ2の遮断後、時定数τの指数曲線に従って
緩やかに減少する。ここで、時定数τは、ソレノイド1
のインダクタンスおよび抵抗の比によって決定される。
このように従来の駆動回路においては、駆動パルスを停
止したにも拘わらず、ソレノイド1に電流が流れ続ける
ため、被駆動部が駆動前の状態へと戻る動作が緩慢にな
るという問題があった。
In the conventional driving circuit described above, even when the supply of the driving pulse PWM is stopped to cancel the driving of the driven portion, the kickback current still flows through the solenoid 1. . FIG. 6 shows a temporal change of the current i of the solenoid 1 when the NPN transistor 2 is cut off in the configuration shown in FIG. As shown in this figure, the current i is NPN
After the transistor 2 is turned off, it gradually decreases according to the exponential curve of the time constant τ. Here, the time constant τ is the solenoid 1
Is determined by the ratio of the inductance and the resistance of
As described above, in the conventional drive circuit, since the current continues to flow through the solenoid 1 even though the drive pulse is stopped, there is a problem that the operation of the driven portion to return to the state before the drive is slow. .

【0005】この発明は上述した事情に鑑みてなされた
ものであり、駆動パルスが停止した場合に迅速に誘導性
負荷のキックバック電流を抜けさせることができる誘導
性負荷の駆動回路を提供することを目的とする。
The present invention has been made in view of the above-mentioned circumstances, and provides a drive circuit for an inductive load capable of quickly releasing a kickback current of the inductive load when a drive pulse stops. With the goal.

【0006】[0006]

【課題を解決するための手段】この発明は、駆動すべき
誘導性負荷の一端および接地線間に介挿され、パルス幅
変調された駆動パルスによってON状態とされる第1の
スイッチ手段と、前記誘導性負荷の一端から電源に向う
電流を通過させる第1のダイオードと、前記接地線から
前記誘導性負荷の他端へと向う電流を通過させる第2の
ダイオードと、前記駆動パルスが所定時間以上供給され
ていないことを検知する状態検知手段と、前記誘導性負
荷の他端および電源間に介挿され、前記状態検知手段に
より前記駆動パルスが所定時間以上供給されていないこ
とが検知された場合にOFF状態とされる第2のスイッ
チ手段とを有し、 前記所定時間は、前記駆動パルス周期
よりも長いことを特徴とする。
According to the present invention, there is provided first switch means interposed between one end of an inductive load to be driven and a ground line, and turned on by a pulse width modulated drive pulse; A first diode for passing a current from one end of the inductive load to a power supply, a second diode for passing a current from the ground line to the other end of the inductive load, and a driving pulse for a predetermined time. The state detecting means for detecting that the driving pulse is not supplied is interposed between the other end of the inductive load and the power supply, and the state detecting means detects that the driving pulse is not supplied for a predetermined time or more. and a second switching means which is turned OFF when the predetermined time, the drive pulse period
Longer .

【0007】[0007]

【作用】上記構成によれば、駆動パルスが入力されてい
る期間は、制御パルスが発生され、この制御パルスによ
り第2のスイッチ手段がON状態とされる。そして、駆
動パルスにより第1のスイッチ手段がON状態とされ、
電源→第2のスイッチ手段→誘導性負荷→第1のスイッ
チ手段→接地という経路を電流が流れる。また、この
間、駆動パルスによって第1のスイッチ手段がOFF状
態とされると、その時点において誘導性負荷に流れてい
た電流は第1のダイオード、第2のスイッチ手段および
誘導性負荷によって構成される閉ループを循環しつつ徐
々に減衰する。そして、駆動パルスの供給が停止する
と、制御パルスが出力されなくなり、第1および第2の
スイッチ手段が共にOFF状態になる。この結果、接地
→第2のダイオード→誘導性負荷→第1のダイオード→
電源という経路を電流が流れる。この電流は、電源から
接地へ向う方向と逆方向に流れるものであるので、急速
に減衰し、電流値が0となる。
According to the above arrangement, a control pulse is generated during the period in which the drive pulse is being input, and the control pulse turns on the second switch means. Then, the first switch means is turned on by the drive pulse,
A current flows through a path of power supply → second switch means → inductive load → first switch means → ground. Also, during this time, when the first switch means is turned off by the drive pulse, the current flowing to the inductive load at that time is constituted by the first diode, the second switch means, and the inductive load. Decays slowly while circulating in a closed loop. When the supply of the drive pulse is stopped, the control pulse is not output, and both the first and second switch units are turned off. As a result, ground → second diode → inductive load → first diode →
Current flows through a path called a power supply. Since this current flows in the direction opposite to the direction from the power supply to the ground, it rapidly attenuates and the current value becomes zero.

【0008】[0008]

【実施例】以下、図面を参照し、本発明の一実施例を説
明する。 <第1実施例>図1はこの発明の第2実施例による誘導
性負荷の駆動回路の構成を示す回路図である。この駆動
回路において、ソレノイド1の一端はNPNトランジス
タ2のコレクタに接続され、他端はPNPトランジスタ
13のコレクタに接続されている。このPNPトランジ
スタ13は、エミッタに電源電圧Vが印加され、コレク
タがダイオード14を逆方向に介して接地されている。
さらに電源および接地間には、抵抗15および16と、
NPNトランジスタ17が直列に介挿されており、抵抗
15および16の接続点の電圧がPNPトタンジスタ1
3のベースに印加される。また、リトリガブル型単安定
マルチバイブレータ20は駆動パルスPWMによって駆
動され、制御パルスOUTを出力する。ここで、制御パ
ルスOUTのパルス幅は駆動パルスPWMの周期よりも
長い一定値となっている。従って、駆動パルスPWMが
一定周期間隔で連続的に供給されている期間は、単安定
マルチバイブレータ20によってリトリガブル動作が行
われる。このため、制御パルスOUTは時間的に連続し
たハイレベルの信号となって出力される。図2にその様
子を示す。この制御パルスOUTは抵抗18を介しNP
Nトランジスタ17のベースに供給される。
An embodiment of the present invention will be described below with reference to the drawings. <First Embodiment> FIG. 1 is a circuit diagram showing a configuration of a drive circuit for an inductive load according to a second embodiment of the present invention. In this drive circuit, one end of the solenoid 1 is connected to the collector of the NPN transistor 2, and the other end is connected to the collector of the PNP transistor 13. The power supply voltage V is applied to the emitter of the PNP transistor 13 and the collector is grounded via the diode 14 in the reverse direction.
Further, between the power supply and the ground, resistors 15 and 16
An NPN transistor 17 is interposed in series, and a voltage at a connection point between the resistors 15 and 16 is set to the PNP transistor 1.
3 is applied to the base. The retriggerable monostable multivibrator 20 is driven by the drive pulse PWM and outputs a control pulse OUT. Here, the pulse width of the control pulse OUT has a constant value longer than the cycle of the drive pulse PWM. Accordingly, the retriggerable operation is performed by the monostable multivibrator 20 during a period in which the drive pulse PWM is continuously supplied at regular intervals. Therefore, the control pulse OUT is output as a temporally continuous high-level signal. FIG. 2 shows this state. This control pulse OUT is NP via the resistor 18
It is supplied to the base of the N transistor 17.

【0009】かかる構成によれば、駆動パルスPWMが
供給されている期間は、制御パルスOUTが発生される
ことにより、NPNトランジスタ17およびPNPトラ
ンジスタ13が共にON状態となる。そして、駆動パル
スPWMのレベルがハイレベルになると、NPNトラン
ジスタ2がON状態となり、電源→PNPトランジスタ
13→ソレノイド1→NPNトランジスタ2→接地とい
う経路を電流iが流れる。次に駆動パルスPWMがロー
レベルになるとNPNトランジスタ2がOFF状態とな
る。この結果、その時点においてソレノイド1に流れて
いた電流iはダイオード3、PNPトランジスタ13お
よびソレノイド1からなる閉ループを循環しつつ徐々に
減衰する。駆動パルスPWMが連続的に供給されている
期間は以上の動作が行われ、図2に示すように、時間的
に脈動する電流iがソレノイド1に流れる。また、電流
iの平均値は駆動パルスPWMのパルス幅に比例したも
のとなる。
With this configuration, during the period in which the drive pulse PWM is supplied, the control pulse OUT is generated, so that both the NPN transistor 17 and the PNP transistor 13 are turned on. When the level of the drive pulse PWM becomes high, the NPN transistor 2 is turned on, and the current i flows through a path of power supply → PNP transistor 13 → solenoid 1 → NPN transistor 2 → ground. Next, when the drive pulse PWM goes low, the NPN transistor 2 is turned off. As a result, the current i flowing through the solenoid 1 at that time gradually attenuates while circulating through the closed loop including the diode 3, the PNP transistor 13 and the solenoid 1. The above operation is performed during a period in which the drive pulse PWM is continuously supplied, and a temporally pulsating current i flows through the solenoid 1 as shown in FIG. Further, the average value of the current i is proportional to the pulse width of the drive pulse PWM.

【0010】そして、駆動パルスPWMの供給が途絶え
ると、NPNトランジスタ2がOFF状態となる。ま
た、図2に示すように、最後に駆動パルスPWMが供給
された時刻から制御パルスOUTのパルス幅相当遅れた
時刻において、単安定マルチバイブレータ20の出力で
ある制御パルスOUTが立ち下がるため、NPNトラン
ジスタ17およびPNPトランジスタ13がOFF状態
となる。すなわち、駆動パルスが所定時間(制御パルス
OUTのパルス幅相当)以上、供給されていないことが
単安定マルチバイブレータ20により検知され、NPN
トランジスタ17およびPNPトランジスタ13がOF
F状態となる。このように、単安定マルチバイブレータ
20は駆動パルスが所定時間以上、供給されていないこ
とを検知する状態検知手段として機能する。なお、図2
には駆動パルスの周期が62.5μS、制御パルスOU
Tのパルス幅が100μSである場合の制御パルスOU
Tの波形が例示されている。このようにしてPNPトラ
ンジスタ13およびNPNトランジスタ2が共にOFF
状態になると、それまでにソレノイド1に流れていた電
流iは、ダイオード14→ソレノイド1→ダイオード3
という経路を介して電源へと戻される。この電流iは指
数曲線に従って増加し、駆動回路は安定状態、すなわ
ち、電源側から接地側へ電流iが流れる状態に向って徐
々に移行しようとする。しかし、ダイオード3および1
4が介在しているため、電流が0となることを以て過渡
状態が終了する。このようにPNPトランジスタ13お
よびNPNトランジスタ2が共にOFF状態になると、
電源および接地間の電圧が、ソレノイド1を流れる電流
iの向きに対して逆向きに印加されるので、極めて短時
間でソレノイド1の電流が遮断される。
When the supply of the driving pulse PWM is interrupted, the NPN transistor 2 is turned off. Further, as shown in FIG. 2, at a time delayed by the pulse width of the control pulse OUT from the time when the driving pulse PWM is finally supplied , the output of the monostable multivibrator 20 is used.
Since a certain control pulse OUT falls, the NPN transistor 17 and the PNP transistor 13 are turned off. That is, the drive pulse is set for a predetermined time (control pulse
OUT pulse width)
NPN detected by monostable multivibrator 20
Transistor 17 and PNP transistor 13 are OF
The state becomes the F state. Thus, a monostable multivibrator
20 indicates that the drive pulse has not been supplied for a predetermined time or more.
Function as state detecting means for detecting the state. Note that FIG.
Has a drive pulse period of 62.5 μS and a control pulse OU
Control pulse OU when pulse width of T is 100 μS
The waveform of T is illustrated. Thus, the PNP transistor 13 and the NPN transistor 2 are both turned off.
When the state is reached, the current i that has been flowing through the solenoid 1 up to that point is: diode 14 → solenoid 1 → diode 3
Is returned to the power supply via the path. The current i increases according to the exponential curve, and the drive circuit gradually shifts to a stable state, that is, a state where the current i flows from the power supply side to the ground side. However, diodes 3 and 1
4, the transient state ends when the current becomes zero. As described above, when both the PNP transistor 13 and the NPN transistor 2 are turned off,
Since the voltage between the power supply and the ground is applied in a direction opposite to the direction of the current i flowing through the solenoid 1, the current of the solenoid 1 is cut off in a very short time.

【0011】<第2実施例>次にこの発明の第2実施例
について説明する。本実施例においては、単安定マルチ
バイブレータ20の代りに図3に示す回路を使用する。
この回路は、ダウンカウンタカウンタとANDゲートと
を組み合わせたものである。ダウンカウンタは駆動パル
スPWMの立ち上がりによって所定のカウント値、例え
ば100がセットされる。以後、ダウンカウンタは、A
NDゲートが出力するクロックパルスに従ってダウンカ
ウントを行うと共に、カウント値が0となるまでの期
間、ハイレベルの信号を出力する。この出力信号は上記
制御パルスOUTとして用いられる。ANDゲートは制
御パルスOUTと所定周期毎に供給されるクロックCL
Kとの論理積を上記クロックパルスとしてダウンカウン
タに供給する。勿論、クロックCLKの周期(例えば1
MHz)は駆動パルスPWMの周期よりも短くする。上
記第1実施例の場合、単安定マルチバイブレータが出力
する制御パルスOUTのパルス幅を決定するための時定
数回路が必要となる。しかし、本実施例においては、そ
のような時定数回路は不要である。また、時定数回路を
使用しないため、時定数に起因した制御パルスOUTの
パルス幅のばらつきがなく、安定した動作が得られる。
<Second Embodiment> Next, a second embodiment of the present invention will be described. In this embodiment, the circuit shown in FIG. 3 is used in place of the monostable multivibrator 20.
This circuit is a combination of a down counter and an AND gate. In the down counter, a predetermined count value, for example, 100 is set by the rise of the drive pulse PWM. After that, the down counter
The countdown is performed according to the clock pulse output from the ND gate, and a high-level signal is output until the count value becomes zero. This output signal is used as the control pulse OUT. The AND gate is provided with a control pulse OUT and a clock CL supplied at predetermined intervals.
The logical product with K is supplied to the down counter as the clock pulse. Of course, the period of the clock CLK (for example, 1
MHz) is shorter than the period of the drive pulse PWM. In the case of the first embodiment, a time constant circuit for determining the pulse width of the control pulse OUT output from the monostable multivibrator is required. However, in this embodiment, such a time constant circuit is unnecessary. Further, since the time constant circuit is not used, there is no variation in the pulse width of the control pulse OUT due to the time constant, and a stable operation can be obtained.

【0012】[0012]

【発明の効果】以上説明したように、この発明によれ
ば、駆動すべき誘導性負荷の一端および接地線間に介挿
され、パルス幅変調された駆動パルスによってON状態
とされる第1のスイッチ手段と、前記誘導性負荷の一端
から電源に向う電流を通過させる第1のダイオードと、
前記接地線から前記誘導性負荷の他端へと向う電流を通
過させる第2のダイオードと、前記駆動パルスが所定時
間以上供給されていないことを検知する状態検知手段
と、前記誘導性負荷の他端および電源間に介挿され、前
記状態検知手段により前記駆動パルスが所定時間以上供
給されていないことが検知された場合にOFF状態とさ
れる第2のスイッチ手段とを設け、前記所定時間は、前
記駆動パルス周期よりも長くしたので、駆動パルスが停
止した場合に迅速に誘導性負荷のキックバック電流を抜
けさせることができるという効果がある。
As described above, according to the present invention, the first state which is interposed between one end of the inductive load to be driven and the ground line and turned on by the pulse width modulated drive pulse is provided. Switch means; a first diode for passing a current from one end of the inductive load to a power supply;
A second diode for passing a current flowing from the ground line to the other end of the inductive load, state detecting means for detecting that the drive pulse has not been supplied for a predetermined time or more, and interposed between the end and the power supply, provided a second switch means for the driving pulse is set to OFF state when it is detected that is not supplied for a predetermined time or more by the state detecting means, the predetermined time ,Previous
Since the drive pulse period is longer than the above-described drive pulse period, the kickback current of the inductive load can be quickly released when the drive pulse stops.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の第1実施例による誘導性負荷の駆
動回路の構成を示す回路図である。
FIG. 1 is a circuit diagram showing a configuration of a drive circuit for an inductive load according to a first embodiment of the present invention.

【図2】 同実施例の動作を説明する波形図である。FIG. 2 is a waveform chart for explaining the operation of the embodiment.

【図3】 この発明の第2実施例を説明する回路図であ
る。
FIG. 3 is a circuit diagram illustrating a second embodiment of the present invention.

【図4】 従来の駆動回路の構成を示す回路図である。FIG. 4 is a circuit diagram showing a configuration of a conventional driving circuit.

【図5】 同駆動回路におけるソレノイド1に流すべき
電流の目標値と実際にソレノイド1に流れる電流値との
関係を示す図である。
FIG. 5 is a diagram showing a relationship between a target value of a current to flow through the solenoid 1 and a current value actually flowing through the solenoid 1 in the same drive circuit.

【図6】 同駆動回路における遮断時の電流の時間的変
化を示す波形図である。
FIG. 6 is a waveform diagram showing a temporal change of a current at the time of interruption in the same drive circuit.

【符号の説明】[Explanation of symbols]

20……単安定マルチバイブレータ、1…ソレノイド、 2,17……NPNトランジスタ、13……PNPトラ
ンジスタ、 3,14……ダイオード。
20 monostable multivibrator, 1 solenoid, 2,17 NPN transistor, 13 PNP transistor, 3,14 diode.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−224597(JP,A) 特開 昭58−97817(JP,A) 特開 昭62−7400(JP,A) 実開 昭60−7142(JP,U) (58)調査した分野(Int.Cl.7,DB名) G05B 11/28 G05B 11/36 507 G10F 1/02 H02P 8/00 H02M 7/42 - 7/98 H02P 6/00 - 6/02 H02K 41/00 - 41/06 H01F 7/18 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-58-224597 (JP, A) JP-A-58-97817 (JP, A) JP-A-62-7400 (JP, A) 7142 (JP, U) (58) Fields investigated (Int. Cl. 7 , DB name) G05B 11/28 G05B 11/36 507 G10F 1/02 H02P 8/00 H02M 7/42-7/98 H02P 6 / 00-6/02 H02K 41/00-41/06 H01F 7/18

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 駆動すべき誘導性負荷の一端および接地
線間に介挿され、パルス幅変調された駆動パルスによっ
てON状態とされる第1のスイッチ手段と、 前記誘導性負荷の一端から電源に向う電流を通過させる
第1のダイオードと、 前記接地線から前記誘導性負荷の他端へと向う電流を通
過させる第2のダイオードと、 前記駆動パルスが所定時間以上供給されていないことを
検知する状態検知手段と、 前記誘導性負荷の他端および電源間に介挿され、前記状
態検知手段により前記駆動パルスが所定時間以上供給さ
れていないことが検知された場合にOFF状態とされる
第2のスイッチ手段とを有し、 前記所定時間は、前記駆動パルス周期よりも長い ことを
特徴とする誘導性負荷の駆動回路。
1. A first switch means interposed between one end of an inductive load to be driven and a ground line, and turned on by a pulse width-modulated drive pulse, and a power supply from one end of the inductive load. A first diode for passing a current flowing to the other end of the inductive load from the ground line; and a second diode for passing a current flowing to the other end of the inductive load, and detecting that the driving pulse is not supplied for a predetermined time or more. a state detection unit that, the interposed inductive load at the other end and the power supply between, the said drive pulse by said state detecting means is an OFF state when it is detected that is not supplied for a predetermined time or more 2. The inductive load driving circuit according to claim 1, wherein the predetermined time is longer than the driving pulse period .
JP15834892A 1992-06-17 1992-06-17 Drive circuit for inductive load Expired - Fee Related JP3198624B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15834892A JP3198624B2 (en) 1992-06-17 1992-06-17 Drive circuit for inductive load

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15834892A JP3198624B2 (en) 1992-06-17 1992-06-17 Drive circuit for inductive load

Publications (2)

Publication Number Publication Date
JPH064104A JPH064104A (en) 1994-01-14
JP3198624B2 true JP3198624B2 (en) 2001-08-13

Family

ID=15669687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15834892A Expired - Fee Related JP3198624B2 (en) 1992-06-17 1992-06-17 Drive circuit for inductive load

Country Status (1)

Country Link
JP (1) JP3198624B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3799706B2 (en) * 1997-01-23 2006-07-19 ヤマハ株式会社 Solenoid drive circuit

Also Published As

Publication number Publication date
JPH064104A (en) 1994-01-14

Similar Documents

Publication Publication Date Title
US4511945A (en) Solenoid switching driver with fast current decay from initial peak current
US4967309A (en) Dual current sensing driver circuit
US4546403A (en) Solenoid switching driver with solenoid current proportional to an analog voltage
EP0116112A1 (en) Average current regulator for stepper motors
US4427931A (en) Speed control apparatus for direct current motor
US5444622A (en) Method of controlling electric power steering apparatus
US5032780A (en) Programmable stepper motor controller
US4129810A (en) Switching motor control system
US5541806A (en) Dual current sensing driver circuit with switching energization andflyback current paths
JPS60201044A (en) Solenoid drive circuit
JP3198624B2 (en) Drive circuit for inductive load
EP0433488A1 (en) Control circuit for a power converter
US3710213A (en) Pulse rate control motor speed control system with feedback
US4520438A (en) Amplifier power stage
JP3063407B2 (en) Drive circuit for inductive load
US4638235A (en) Motor driving apparatus
JPS6151406B2 (en)
JPH064105A (en) Driving circuit for inductive load
KR200222138Y1 (en) Coil Drive Control Device of Magnetic Contactor
JP3312915B2 (en) Current limiting device for solenoid drive circuit
JPS63297881A (en) Control device for solenoid valve
JPS58175997A (en) Drive circuit for stepping motor
JPH0237273Y2 (en)
JP2621453B2 (en) Inductive load current controller
JPH06175701A (en) Inductive load driving circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010515

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080615

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090615

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110615

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120615

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees