JP3196829U - Complete power management system mounted in a single surface mount package - Google Patents

Complete power management system mounted in a single surface mount package Download PDF

Info

Publication number
JP3196829U
JP3196829U JP2014006597U JP2014006597U JP3196829U JP 3196829 U JP3196829 U JP 3196829U JP 2014006597 U JP2014006597 U JP 2014006597U JP 2014006597 U JP2014006597 U JP 2014006597U JP 3196829 U JP3196829 U JP 3196829U
Authority
JP
Japan
Prior art keywords
passive elements
integrated circuit
lead frame
controller integrated
power mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014006597U
Other languages
Japanese (ja)
Inventor
オウヤング,キング
クオ,フランク
クオ,サム
カセム,モハメド
マオ,セン
バイ,ユミン
Original Assignee
オウヤング,キング
クオ,フランク
クオ,サム
カセム,モハメド
マオ,セン
バイ,ユミン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オウヤング,キング, クオ,フランク, クオ,サム, カセム,モハメド, マオ,セン, バイ,ユミン filed Critical オウヤング,キング
Priority to JP2014006597U priority Critical patent/JP3196829U/en
Application granted granted Critical
Publication of JP3196829U publication Critical patent/JP3196829U/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

【課題】単一の表面実装パッケージ中に実装され、信頼性を高め、低製造コストを実現した完全パワーマネージメントシステムを提供する。【解決手段】制御装置集積回路と制御装置集積回路と結合するパワーMOSFETと、少なくとも1のインダクタを有する複数の受動素子を有する装置であって、制御装置集積回路、パワーMOSFET、及び複数の受動素子は、機能的に結合することで完全パワーマネージメントシステム100を実装し、制御装置集積回路、パワーMOSFET、及び複数の受動素子は、金属リードフレームに実装され、かつ制御装置集積回路、パワーMOSFET、及び複数の受動素子は、プラスチックで封止されることで、単一パッケージを形成する。【選択図】図10AProvided is a complete power management system which is mounted in a single surface mounting package and has improved reliability and low manufacturing cost. A controller integrated circuit, a power MOSFET coupled to the controller integrated circuit, and a plurality of passive elements having at least one inductor, the controller integrated circuit, the power MOSFET, and the plurality of passive elements Implements a complete power management system 100 by functionally coupling, a controller integrated circuit, a power MOSFET, and a plurality of passive elements mounted on a metal lead frame, and a controller integrated circuit, a power MOSFET, and The plurality of passive elements are sealed with plastic to form a single package. [Selection] Figure 10A

Description

本考案の実施例は、パワーマネージメントシステムに関する集積回路素子及びパッケージングに関する。   Embodiments of the present invention relate to integrated circuit elements and packaging for power management systems.

様々な集積回路は、たとえばDC/DC電圧変換の制御を行うパワーマネージメントのタスクを補助するものとして、又は定電流制御装置として市販されている。   Various integrated circuits are commercially available, for example, to assist in power management tasks that control DC / DC voltage conversion, or as constant current controllers.

DC/DC変換装置回路は、たとえば中間バスアーキテクチャ(IBA)内のシステム周辺に送られる単一の“バルク”電圧から広範囲にわたる種類の半導体素子を駆動するポイント・オブ・ロード(POL)電源として一般に用いられている。一般的には、POL変換器回路は、各半導体素子にぴったり並ぶように設けられ、かつ単一IBA電圧を、各集積回路に必要とされる様々な電圧レベルにシフトさせる。典型的には、DC/DC変換器は、たとえばFPGA、マイクロプロセッサ、DSP、ADC、SDRAM、アップ/ダウンコンバータなどの素子を駆動させる。   DC / DC converter circuits are commonly used as point-of-load (POL) power supplies to drive a wide variety of semiconductor devices from a single “bulk” voltage, for example, routed around a system in an intermediate bus architecture (IBA) It is used. In general, a POL converter circuit is provided to align closely with each semiconductor element and shifts a single IBA voltage to the various voltage levels required for each integrated circuit. Typically, the DC / DC converter drives elements such as an FPGA, a microprocessor, a DSP, an ADC, an SDRAM, and an up / down converter.

DC/DC変換器回路はまた、再充電可能なバッテリーを有するシステムにも頻繁に用いられる。これらの用途では、携帯性(大きさ、重量など)及び1回の充電から得られるサービスの長さが特徴となる。たとえばDC/DC変換器回路の効率は、バッテリーが充電されている間での携帯電話から得られるスタンバイ時間及び通話時間に直接影響を及ぼす。   DC / DC converter circuits are also frequently used in systems with rechargeable batteries. These applications are characterized by portability (size, weight, etc.) and the length of service available from a single charge. For example, the efficiency of the DC / DC converter circuit directly affects the standby time and talk time obtained from the mobile phone while the battery is being charged.

電流制御製品は一般的に2のカテゴリーに分けられる。それは定電流制御装置と定電流源である。定電流制御装置は、一定のDC電圧を受け入れて、それを定電流出力に変換する。入力電圧が変化する、又は不安定であるとき、DC/DC変換器は最初にDC電圧を安定させるのに用いられる。それに続いて定電流制御装置がその安定した電圧をとり、定電流を出力する。定電流源は一般的に、DC/DC変換器及び定電流制御装置を有する。   Current control products are generally divided into two categories. It is a constant current control device and a constant current source. The constant current controller accepts a constant DC voltage and converts it to a constant current output. When the input voltage changes or is unstable, the DC / DC converter is first used to stabilize the DC voltage. Subsequently, the constant current control device takes the stable voltage and outputs a constant current. The constant current source generally includes a DC / DC converter and a constant current control device.

多くの集積回路(IC)製造者によって供されるDC/DC変換器及び電流制御装置は、回路機能の基本動作のみを供するシリコンチップである。よってエンドユーザーは、完全回路の解決策を実現するため、集積回路を取り囲む他の部品を最大で約22個選択できる。これらの部品の選択及び回路基板の設計は、重要領域での、効率、リップル電圧、信頼性等の最終性能に影響を及ぼす。残念なことに、集積回路製造者によって画定されるこれらの重要な特徴は、顧客が外部部品を加えることにより基板上で回路を完成させるときに実現される性能の特徴と同一ではない恐れがある。従って最初に全部品が、たとえばプリント回路基板上で一緒になるまではユーザーが部品をアセンブリしても完全な回路機能にはならないので、その機能は、基板上のサブシステム機能としてテストされなければならない。   The DC / DC converters and current control devices provided by many integrated circuit (IC) manufacturers are silicon chips that provide only the basic operation of the circuit functions. Thus, the end user can select up to about 22 other components surrounding the integrated circuit to achieve a complete circuit solution. The selection of these components and circuit board design affects the final performance, such as efficiency, ripple voltage, and reliability, in critical areas. Unfortunately, these important features defined by the integrated circuit manufacturer may not be the same as the performance features achieved when the customer completes the circuit on the board by adding external components. . Therefore, until all parts are assembled together on the printed circuit board for the first time, assembling the parts does not provide full circuit functionality, so that functionality must be tested as a subsystem function on the board. Don't be.

ペンシルバニア州マルバンにあるビシェイインターテクノロジー社は現在、ファンクションパック(FunctionPAK)(登録商標)DC/DC変換器及び電流制御モジュールの複数のバージョンを提供している。ファンクションパック(FunctionPAK)(登録商標)製品は、たとえばBGAパッケージのような単一表面内に実装される完全パワーマネージメントシステムである。有利なことに、この製品は単一モジュール内の完全パワーマネージメント機能である。単一パッケージは全回路部品を有する。また単一パッケージは、顧客のシステム内で用いられるような厳密に定義された全回路パラメータによって十分にテストされる。   Vishay Intertechnology, Inc., located in Malvern, Pennsylvania, currently offers multiple versions of FunctionPAK® DC / DC converters and current control modules. The FunctionPAK® product is a complete power management system that is implemented in a single surface, such as a BGA package. Advantageously, this product is a complete power management function within a single module. A single package has all circuit components. A single package is also fully tested with strictly defined all circuit parameters as used in the customer's system.

ファンクションパック(FunctionPAK)(登録商標)製品は一般的に、マルチチップモジュール(MCM)回路パッケージを有する。一般的には、MCMの語は、2以上の回路素子を有するパッケージのことを指す。係るパッケージは、大抵の場合少なくとも1の集積回路並びに回路素子及びパッケージコンタクト結合する相互接続基板を有する。MCM素子は通常、たとえば積層基板を有する。その積層基板はたとえば、FR4プリント回路基板、薄膜堆積物、表面積層回路(SLC)、及び/又はセラミック基板である。   The FunctionPAK (R) product typically has a multichip module (MCM) circuit package. In general, the term MCM refers to a package having two or more circuit elements. Such packages often have at least one integrated circuit and an interconnect substrate that couples circuit elements and package contacts. The MCM element usually has a laminated substrate, for example. The laminated substrate is, for example, an FR4 printed circuit board, a thin film deposit, a surface laminated circuit (SLC), and / or a ceramic substrate.

図1Aは、多層プリント回路基板(PCB)上に実装される、多くの各独立したチップ素子、受動素子、及び他の部品を有する典型的なMCMの上面を図示している。たとえば典型的なMCMは、集積回路素子1、インダクタ2、たとえばレジスタ及び/又はキャパシタのような複数の受動素子3、及び多層プリント回路基板(PCB)4を有する。その素子及びプリント回路基板は、単一パッケージを製造するプラスチックでモールドされて良い。図1Aはまた、プラスチック封止5でモールドされた部品の断面も図示している。   FIG. 1A illustrates a top view of a typical MCM with many individual chip elements, passive elements, and other components mounted on a multilayer printed circuit board (PCB). For example, a typical MCM has an integrated circuit element 1, an inductor 2, a plurality of passive elements 3 such as resistors and / or capacitors, and a multilayer printed circuit board (PCB) 4. The device and printed circuit board may be molded with plastic to produce a single package. FIG. 1A also shows a cross section of a part molded with a plastic seal 5.

図1Bは、他の典型的MCMの上面を図示している。   FIG. 1B illustrates the top surface of another exemplary MCM.

図1Cは、ボールグリッドアレイ(BGA)パッケージ法を利用するマルチチップモジュール内で用いられる典型的なMCMの底面を図示している。図1Cは、マルチチップモジュールの回路と、プロセッサ“マザー”ボードに実装された他の部品のような隣の電子機器集合体とを結合するパッケージコンタクトとして用いられる典型的なボールグリッドアレイのボール6を図示している。図1Cは、典型的な配線トレース7を図示している。配線トレース7は、MCMの様々な部品と、たとえば“ボール”のようなパッケージコンタクトとを結合させる役割をする。   FIG. 1C illustrates the bottom surface of a typical MCM used in a multi-chip module that utilizes the ball grid array (BGA) packaging method. FIG. 1C shows a typical ball grid array ball 6 used as a package contact that couples the circuitry of a multi-chip module with an adjacent electronics assembly like other components mounted on a processor “mother” board. Is illustrated. FIG. 1C illustrates a typical wiring trace 7. The wiring trace 7 serves to connect various parts of the MCM and a package contact such as a “ball”.

ファンクションパック(FunctionPAK)(登録商標)又はMCMは、完全な解決策を供し、多くの利点を与える。たとえばMCMは、空間及び重量を小さくし、最終製品の設計/開発を単純にし、部品の数を減らし、アセンブリコストを減少させ、テスト時間を短くし、かつ製品化までの時間を短縮する。   FunctionPAK® or MCM provides a complete solution and offers many advantages. For example, MCM reduces space and weight, simplifies final product design / development, reduces the number of parts, reduces assembly costs, reduces test time, and reduces time to market.

米国特許第6066890号明細書U.S. Patent No. 6066890

MCM設計に基づく現在のファンクションパック(FunctionPAK)(登録商標)パワーマネージメント製品は、場合によっては、以下に示すような複数の電気的及び熱的制限を有する。それは、1)薄いCu層に起因する意図しない寄生抵抗、2)パッケージピンに起因する意図しない寄生インダクタンス、つまり電流を流す容量の制限、3)寄生熱と不十分な熱特性とが一緒になることによる効果に起因した意図しない効率の減少、4)不十分な熱伝導性型モールド材料による封止によりパッケージされたシリコン素子(制御駆動装置及びパワーMOSFET)が用いられることによる、意図しない出力密度、5)動作温度及び定格電流を制限する、大きなスイッチング損失に起因する意図しないスイッチング周波数、並びに6)用いられる材料の熱伝導率が不十分であることに起因する意図しない熱特性、である。それに加えて、多層PCBをBGAによる別ルートの接続を有する基板として多層PCBを用いるファンクションパック(FunctionPAK)(登録商標)の設計により、熱効率及び熱放出が不十分となる恐れがある。その結果、回路及び能動素子の動作及び信頼性が影響を受ける恐れがある。上述したように、MCMがプラスチックでモールドされるとき、各独立した部品の熱放出素子は有効に機能しなくなると考えられる。   Current FunctionPAK (R) power management products based on MCM designs sometimes have multiple electrical and thermal limitations as described below. It consists of 1) unintentional parasitic resistance due to thin Cu layer, 2) unintentional parasitic inductance due to package pins, that is, limited current carrying capacity, 3) parasitic heat and insufficient thermal properties together Unintentional reduction of efficiency due to the effects of the unintentional, 4) unintentional output density due to the use of silicon elements (control drive and power MOSFET) packaged by sealing with insufficient thermal conductive mold material 5) unintentional switching frequency due to large switching losses that limit operating temperature and rated current, and 6) unintentional thermal properties due to insufficient thermal conductivity of the materials used. In addition, the design of the FunctionPAK (registered trademark) using the multilayer PCB as a substrate having a different route connection by the BGA may result in insufficient thermal efficiency and heat release. As a result, the operation and reliability of the circuit and active elements can be affected. As mentioned above, when the MCM is molded with plastic, it is believed that the heat-emitting elements of each individual component will not function effectively.

図2Aは、(HighSide11及びLowSide12)MOSFET素子用の表面に実装された部品(Cu上に実装されている)、及びDC/DC変換器システム用の駆動装置/制御装置10を利用する他の設計を図示している。しかしこの解決策は完全パワーマネージメントシステムではない。なぜなら係るシステムに必要とされる受動素子を含んでいないためである。   FIG. 2A shows the components mounted on the surface (mounted on Cu) for the (HighSide11 and LowSide12) MOSFET elements, and other designs utilizing the drive / control device 10 for the DC / DC converter system. Is illustrated. But this solution is not a complete power management system. This is because it does not contain the passive elements required for such a system.

図2Bは、図2Aの設計のパッケージされた上面及び同一視野からのX線像30を図示している。   FIG. 2B illustrates a packaged top surface and X-ray image 30 from the same field of view of the design of FIG. 2A.

図2Cは、図2A及び図2Bの設計に係るパッケージの用器画を図示している。パッケージ底面像34は、ヒートシンクとして用いられる、金属底部、又はリードフレーム(31、32、及び33)を図示している。残念なことに、この設計は完全なシステムの解決策を供しない。その理由は、完全な設計に必要とされる受動素子が含まれていないからである。   FIG. 2C illustrates a package application according to the design of FIGS. 2A and 2B. The package bottom image 34 illustrates a metal bottom or lead frame (31, 32, and 33) used as a heat sink. Unfortunately, this design does not provide a complete system solution. The reason is that it does not contain the passive elements required for a complete design.

従って完全パワーマネージメントシステムが記載される。またその完全パワーマネージメントシステムは、表面実装パッケージを用いて実装される。当該システムは、DC/DCコンバータシステムに引き込まれて良い。また当該システムは、リードレス表面に実装されたパッケージ内に、駆動装置/制御装置、MOSFET、受動素子(たとえばインダクタ、キャパシタ、レジスタ)、及び任意でダイオードを有する。様々な実施例において、MOSFETは、絶縁ゲートバイポーラトランジスタ、所謂IGBTに置き換えられて良い。当該システムはまた、パワーマネージメントシステム、スマートパワーモジュール、又は運動制御システムであって良い。受動素子は、リードフレーム接続間で接続されて良い。能動素子は、金属クリップボンディング法を用いることによって結合されて良い。一の実施例では、露出した金属底部は、有効なヒートシンクとして機能する。   A complete power management system is therefore described. The complete power management system is mounted using a surface mount package. The system may be drawn into a DC / DC converter system. The system also includes a driver / controller, MOSFET, passive elements (eg, inductor, capacitor, resistor), and optionally a diode in a package mounted on the leadless surface. In various embodiments, the MOSFET may be replaced by an insulated gate bipolar transistor, a so-called IGBT. The system can also be a power management system, a smart power module, or a motion control system. Passive elements may be connected between leadframe connections. The active elements may be coupled by using a metal clip bonding method. In one embodiment, the exposed metal bottom functions as an effective heat sink.

表面実装パッケージを用いることの利点には、高定格電流、寄生効果の減少、及び高効率が含まれる。それに加えて、本考案の実施例は、より大きな許容損失、より小さな熱抵抗、及び、より小さな次の段階のアセンブリ用の設置面積を供することができる。実施例はまた、アセンブリコストをも下げる。   Advantages of using surface mount packages include high current ratings, reduced parasitic effects, and high efficiency. In addition, embodiments of the present invention can provide greater power dissipation, lower thermal resistance, and smaller footprint for the next stage assembly. Embodiments also reduce assembly costs.

本考案の実施例によると、標準的な表面実装パッケージ(SMP)が、露出された金属底部と共に用いられる。そのパッケージは、多層FR4基板材料(PCB)とBGA接続に取って代わるCuリード線を用いて良い。その結果、アセンブリプロセスは単純化され、製造コストが減少する。それに加えて、DC/DC変換器の性能及び信頼性は、大きく改善される。   According to embodiments of the present invention, a standard surface mount package (SMP) is used with an exposed metal bottom. The package may use multi-layer FR4 substrate material (PCB) and Cu leads that replace BGA connections. As a result, the assembly process is simplified and manufacturing costs are reduced. In addition, the performance and reliability of the DC / DC converter is greatly improved.

SMPを用いる利点は数多くある。パッケージ内のCuリードフレームは、MCMファンクションパック(FunctionPAK)(登録商標)で用いられているものよりもはるかに厚い。従って、寄生抵抗は、従来のファンクションパック(FunctionPAK)(登録商標)と比較して大きく減少する。他の利点は、MOSFETのソース及びドレイン上に金属(たとえばCu)クリップを用いることによって、MOSFETの熱的及び電気的性能を向上させることである。金属クリップはまた、ダイオード上で用いられても良い。またSMPは、MCMファンクションパック(FunctionPAK)(登録商標)よりもはるかに大きな電流を流すことができる。その理由は、流れる電流が大きくなればなるほど、より多くの電力損失を生じさせ、このことは、高熱抵抗であるMCMファンクションパック(FunctionPAK)(登録商標)の構造によっては解決できないからである。   There are many advantages to using SMP. The Cu lead frame in the package is much thicker than that used in the MCM Function Pack (registered trademark). Therefore, the parasitic resistance is greatly reduced as compared with the conventional FunctionPAK (registered trademark). Another advantage is to improve the thermal and electrical performance of the MOSFET by using metal (eg, Cu) clips on the source and drain of the MOSFET. Metal clips may also be used on the diode. In addition, the SMP can pass a much larger current than the MCM FunctionPAK (registered trademark). The reason for this is that the greater the current flowing, the more power loss occurs, which cannot be solved by the MCM Function Pack (registered trademark) structure, which has a high thermal resistance.

しかもSMPは、より高効率を実現することができる。その理由は、SMPは、寄生インダクタンス及び関連するスイッチング損失を大幅に減少させ、かつ良好な熱特性を有するからである。またSMPはより高い出力密度を有する。その理由は、SMPの良好な熱特性によってより多くの出力が放出でき、かつシリコンダイスがパッケージされないので、より小型になるからである。またSMPは、より高いスイッチング周波数で回路を動作させることができる。その理由は、SMPはスイッチング損失を減少させ、かつはるかに小さな熱抵抗を有するからである。   Moreover, SMP can achieve higher efficiency. The reason is that SMP greatly reduces parasitic inductance and associated switching losses and has good thermal properties. SMP also has a higher power density. The reason is that the good thermal characteristics of SMP can release more power and the silicon die is not packaged, resulting in a smaller size. SMP can also operate the circuit at a higher switching frequency. The reason is that SMP reduces switching losses and has a much smaller thermal resistance.

SMPによって、電気部品の内部パッケージをしなくてはならないという要件が不要となる。内部パッケージがなくても、露出した回路部品は、リードフレームの高熱伝導率に起因する良好な熱特性、及び、寄生インダクタンスが少ないことに起因する良好な電気特性を有する。それに加えて、SMPはコストを低下させることができる。その理由は、内部パッケージを必要としないからである。   SMP eliminates the requirement for internal packaging of electrical components. Even without an internal package, exposed circuit components have good thermal properties due to the high thermal conductivity of the lead frame and good electrical properties due to low parasitic inductance. In addition, SMP can reduce costs. The reason is that no internal package is required.

SMP実施例は、複数の典型的利用のうち、パワーMOSFET用途向けの新たな集積プラットフォームを供するように拡張されて良い。パワーMOSFET用途とはたとえば、パワーマネージメント、スマート(インテリジェント)パワーモジュール、DC-DC変換器、及び運動制御システムである。   The SMP embodiment may be extended to provide a new integrated platform for power MOSFET applications, among multiple typical applications. Examples of power MOSFET applications are power management, smart (intelligent) power modules, DC-DC converters, and motion control systems.

従来技術に係るMCMの非モールド像である。It is a non-mold image of MCM which concerns on a prior art. 従来技術に係るMCMの非モールド像である。It is a non-mold image of MCM which concerns on a prior art. 従来技術に係るMCMのBGAの底面図である。It is a bottom view of BGA of MCM which concerns on a prior art. 表面実装技術を用いた従来技術に係る不完全システムの上面図である。It is a top view of the incomplete system based on the prior art using surface mounting technology. 図2Aの従来技術に係る設計の上面図である。FIG. 2B is a top view of the design according to the prior art of FIG. 2A. 図2Aの従来技術に係る設計の上面図及び底面図である。2B is a top and bottom view of the design according to the prior art of FIG. 2A. 金属底部を有するリードレス表面実装パッケージを利用する完全パワーマネージメントシステムに係る本考案の実施例を図示している。1 illustrates an embodiment of the present invention for a complete power management system utilizing a leadless surface mount package having a metal bottom. 金属底部を有するリードレス表面実装パッケージを利用する完全パワーマネージメントシステムに係る本考案の実施例を図示している。1 illustrates an embodiment of the present invention for a complete power management system utilizing a leadless surface mount package having a metal bottom. システムの電気特性及び熱特性を改善するために、本考案の実施例に従った能動素子の金属クリップ接合を用いる様子を図示している。FIG. 4 illustrates the use of active device metal clip bonding in accordance with embodiments of the present invention to improve the electrical and thermal properties of the system. 本考案に従った素子の製造プロセスを示している。1 illustrates a device manufacturing process according to the present invention. 本考案の実施例に従った内部接続によって受動素子を1つの群にする電気的に絶縁された基板を用いる様子を図示している。FIG. 4 illustrates the use of an electrically isolated substrate that groups passive elements into a group with internal connections according to an embodiment of the present invention. 本考案の実施例の上面を図示している。1 illustrates a top view of an embodiment of the present invention. 本考案の実施例の上面を図示している。1 illustrates a top view of an embodiment of the present invention. 本考案に従った素子の底面及び露出したリードフレーム配置を図示している。Fig. 4 illustrates the bottom of the device and the exposed lead frame arrangement according to the present invention. 本考案のモールドされた典型的実施例の斜視図を示している。Figure 2 shows a perspective view of an exemplary molded embodiment of the present invention. 本考案のモールドされない典型的実施例の斜視図を示している。Figure 2 shows a perspective view of an exemplary unmolded embodiment of the present invention. 本考案の典型的実施例の上面を図示している。Fig. 3 illustrates a top view of an exemplary embodiment of the present invention. 本考案のモールドされていない典型的実施例の斜視図を示している。Figure 2 shows a perspective view of an exemplary unmolded embodiment of the present invention. 本考案の典型的実施例の斜視図を示している。1 shows a perspective view of an exemplary embodiment of the present invention. 本考案の典型的実施例に係るリードフレーム配置の斜視図を示している。1 shows a perspective view of a lead frame arrangement according to an exemplary embodiment of the present invention. FIG. 本考案の典型的実施例に係るリードフレーム配置の斜視図を示している。1 shows a perspective view of a lead frame arrangement according to an exemplary embodiment of the present invention. FIG. 本考案の典型的実施例に係るリードフレーム配置の上面図を示している。FIG. 2 shows a top view of a lead frame arrangement according to an exemplary embodiment of the present invention.

ここで本考案の好適実施例である、単一表面実装パッケージ内に実装された完全パワーマネージメントシステムを詳細に参照する。この例は、添付の図に示されている。本考案は好適実施例と連動させて記載されているとはいえ、本考案は、これらの好適実施例に限定されないことに留意して欲しい。むしろ本考案は、「実用新案登録請求の範囲」に記載された請求項によって定義される本考案の技術的思想及び技術的範囲内に含まれうる代替型、修正型、及び均等物を網羅するものと解される。さらに以降の本考案の詳細な説明においては、本考案を完全に理解してもらうため、様々な具体的詳細について説明している。しかし本考案は、これらの具体的詳細がなくても実施可能であることは、当業者には明らかである。他には、周知方法、手順、部品、及び回路は、本考案の態様が不要に不明確にならないように記載していない。   Reference is now made in detail to a complete power management system implemented in a single surface mount package, which is a preferred embodiment of the present invention. An example of this is shown in the accompanying figures. It should be noted that although the present invention has been described in conjunction with the preferred embodiments, the present invention is not limited to these preferred embodiments. Rather, the present invention covers alternatives, modifications and equivalents that may be included within the spirit and scope of the present invention as defined by the claims set forth in the Claims for Utility Model Registration. It is understood as a thing. Furthermore, in the following detailed description of the present invention, various specific details are set forth in order to provide a thorough understanding of the present invention. However, it will be apparent to those skilled in the art that the present invention may be practiced without these specific details. In other instances, well-known methods, procedures, components, and circuits have not been described so as not to unnecessarily obscure aspects of the present invention.

図3A及び図3Bは、金属底部を有するリードレス表面実装パッケージを利用する完全パワーマネージメントシステム100に係る本考案の実施例を図示している。当該システムは、たとえばDC/DC変換器、定電流制御装置、運動制御システム、又はスマートパワーモジュール等如何なるパワーマネージメント用途であって良い。図3Aの実施例によると、当該システムは、たとえばビシェイシリコニクス(Vishay Siliconix)Si91966“高周波数プラグラマブルトポロジー制御装置”のような制御装置/駆動装置集積回路101、MOSFET(HiMOS103及びLoMOS102)、及び複数の受動素子を有する。この実施例における複数の受動素子は、Cnがキャパシタ、Lnがインダクタで、かつRnが抵抗器である。有利なことに、受動素子は、L1などによって示されているように、金属リードフレーム配置のリードポスト間で接続する。   3A and 3B illustrate an embodiment of the present invention for a complete power management system 100 that utilizes a leadless surface mount package having a metal bottom. The system may be used for any power management application such as a DC / DC converter, a constant current control device, a motion control system, or a smart power module. According to the embodiment of FIG. 3A, the system includes a controller / driver integrated circuit 101 such as, for example, a Vishay Siliconix Si91966 “High Frequency Pluggable Topology Controller”, MOSFETs (HiMOS103 and LoMOS102), and It has a plurality of passive elements. In the plurality of passive elements in this embodiment, Cn is a capacitor, Ln is an inductor, and Rn is a resistor. Advantageously, the passive elements connect between lead posts in a metal lead frame arrangement, as indicated by L1 and the like.

たとえばインダクタL1は、リードフレーム部分105とリードフレーム部分106との間に設けられている。本考案の実施例によると、インダクタL1は、リードフレーム部分105及びリードフレーム部分106と電気的に接続することに留意して欲しい。任意で、ダイオードD1が同様の方法で接続しても良い。リードフレームは、Cu、又は、たとえばAl、Au及び他の金属並びに合金のようなリードフレームに適した他の材料を有して良い。本考案の実施例によると、リードフレームは多層であって良い。   For example, the inductor L1 is provided between the lead frame portion 105 and the lead frame portion 106. It should be noted that the inductor L1 is electrically connected to the lead frame portion 105 and the lead frame portion 106 according to an embodiment of the present invention. Optionally, the diode D1 may be connected in a similar manner. The lead frame may comprise Cu or other material suitable for the lead frame such as Al, Au and other metals and alloys. According to an embodiment of the present invention, the lead frame may be multi-layered.

本考案に従った実施例が、産業用の標準的な表面実装パッケージを部品に利用するのに非常に適していることに留意して欲しい。たとえば抵抗器及び/又はキャパシタには、電子機器技術評議会(JEDEC)標準パッケージ、たとえば”0201”又は”01005”、が供されて良い。標準部品の係る使用により、数多くの利点が得られる。そのような利点にはたとえば、多数の電源、及びすぐに利用できるピック・アンド・プレース(pick and place)技術が含まれる。   Note that embodiments in accordance with the present invention are well suited for utilizing industrial standard surface mount packages for components. For example, the resistors and / or capacitors may be provided with an Electronics Technology Council (JEDEC) standard package, such as “0201” or “01005”. Such use of standard parts offers a number of advantages. Such advantages include, for example, multiple power supplies and ready-to-use pick and place technology.

本考案の実施例は、受動素子を、特許文献1に記載された方法によるリードフレームと接続して良い。たとえばインダクタンス及び/又はキャパシタンスのような寄生効果を減少させ、かつたとえばシステムのサイズを小さくできるように素子の空間を小さくするため、受動素子は、リードフレームの素子間で接続して良い。   In the embodiment of the present invention, the passive element may be connected to the lead frame by the method described in Patent Document 1. Passive elements may be connected between the elements of the lead frame to reduce parasitic effects, such as inductance and / or capacitance, and to reduce device space so that, for example, the size of the system can be reduced.

本考案に従った実施例は、能動素子とリードフレームとを接続する金属(たとえばCu)クリップボンディング110を利用して良い。これにより、システムの熱特性及び電気特性が改善される。能動素子は、駆動装置/制御装置、及びMOSFET駆動装置を有する。   Embodiments in accordance with the present invention may utilize metal (eg, Cu) clip bonding 110 that connects the active device and the lead frame. This improves the thermal and electrical properties of the system. The active device includes a drive / control device and a MOSFET drive.

本考案の実施例によると、図3A及び図3Bの完全パワーマネージメントシステム100は、金属底部を有するリードレス表面実装パッケージを用いることによって実装されることに留意して欲しい。さらに後述するように、金属底部は、システム100から放熱する有効なヒートシンクを供して良い。MOSFETは、運動制御システムに用いることのできる絶縁ゲートバイポーラトランジスタ(IGBT)によって置き換えられて良いことにもさらに留意して欲しい。   Note that, according to embodiments of the present invention, the full power management system 100 of FIGS. 3A and 3B is implemented by using a leadless surface mount package having a metal bottom. As further described below, the metal bottom may provide an effective heat sink that dissipates heat from the system 100. Note further that the MOSFET may be replaced by an insulated gate bipolar transistor (IGBT) that can be used in motion control systems.

図4は、システムの電気特性及び熱特性を改善するために、本考案の実施例に従った能動素子の金属クリップ接合を用いる様子を図示している。上述したように、たとえば、図3Bの駆動装置/制御装置101のような駆動装置/制御装置、並びに図3BのLoMOS102及び/又はHiMOS103のようなMOSFETは、素子の電気特性及び熱特性を改善する金属(たとえばCu)クリップボンディングを用いることによってリードフレームと接続して良い。図4は、金属クリップ111、112、113、114、115、及び116の上部を図示している。金属クリップボンディングを介して接続する、図示された部品は目立たないことに留意して欲しい。   FIG. 4 illustrates the use of an active element metal clip joint according to an embodiment of the present invention to improve the electrical and thermal properties of the system. As described above, for example, a driving device / control device such as the driving device / control device 101 of FIG. 3B and a MOSFET such as LoMOS 102 and / or HiMOS 103 of FIG. 3B improve the electrical and thermal characteristics of the device. It may be connected to the lead frame by using metal (eg Cu) clip bonding. FIG. 4 illustrates the upper part of the metal clips 111, 112, 113, 114, 115 and 116. Note that the illustrated components that connect via metal clip bonding are inconspicuous.

図5は、本考案に従った素子の典型的な製造プロセス120を示している。プロセス120は、121においてリードフレームを形成することで開始される。リードフレームは、たとえばスタンピング及びベンディングのような従来手段によって形成されて良い。122では、(複数の)集積回路及び受動素子を含む部品が設置される。   FIG. 5 shows an exemplary manufacturing process 120 for a device according to the present invention. Process 120 begins by forming a lead frame at 121. The lead frame may be formed by conventional means such as stamping and bending. At 122, components including integrated circuit (s) and passive elements are installed.

本考案の実施例に従うと、たとえば集積回路のようないくつかの部品は、リードフレーム及び/又は他の部品と結合するワイヤボンドを利用して良い。   In accordance with embodiments of the present invention, some components, such as integrated circuits, may utilize wire bonds that couple with lead frames and / or other components.

123では、表面実装結合が、たとえば気相又は赤外線プロセスを介してリフローされる。124では、素子及びリードフレームが、金属封止によってオーバーモールドされることで、単一パッケージを形成する。125では、パッケージは、識別のためレーザーマーキングされる。126では、たとえばモールドのとじ目からの“はみ出し部分”又はプラスチック注入ゲートの“ゲート”のようなモールドプロセスで生じた余分なプラスチックが除去される。   At 123, the surface mount bond is reflowed, for example, via a gas phase or infrared process. In 124, the device and lead frame are overmolded with metal encapsulation to form a single package. At 125, the package is laser marked for identification. At 126, excess plastic produced by the molding process is removed, such as, for example, a "protrusion" from the mold seam or a "gate" of a plastic injection gate.

127では、周囲の環境に対して安定し、かつ次のレベルのアセンブリへのはんだ付け性を向上させるため、リードフレームの露出部分がプレーティングされる。128では、パッケージがダイシングされる。129では、素子がテストされる。そのテストに合格したそれらの素子は続いて130において、たとえばテープとリールによってパッケージングされる。   At 127, the exposed portion of the lead frame is plated to be stable to the surrounding environment and to improve solderability to the next level assembly. At 128, the package is diced. At 129, the device is tested. Those elements that pass the test are subsequently packaged at 130, for example by tape and reel.

図6は、本考案の実施例に従った内部接続によって受動素子を1つの群にする電気的に絶縁された基板を用いる様子を図示している。この実施例では、たとえばセラミックのような電気的に絶縁された基板131は、内部接続によって複数の受動素子を1つの群にして良い。よって係る絶縁基板は、リードフレーム及び/又は他の部品の一部と結合して良い。   FIG. 6 illustrates the use of an electrically isolated substrate that groups passive elements into a group with internal connections according to an embodiment of the present invention. In this embodiment, an electrically isolated substrate 131, such as ceramic, for example, may have a plurality of passive elements in a group by internal connection. Thus, such an insulating substrate may be coupled to a part of the lead frame and / or other components.

図7A及び図7Bは、本考案の実施例に従った完全パワーマネージメントシステム100の上面を図示している。MOSFET701は、右上隅に図示されている。インダクタ702は、リードフレームの“橋渡し(spanning)”部分に直接実装されているのが分かる。この例では、記号D1で示されたダイオード703も用いられている。ダイオードは、金属(たとえばCu)クリップボンディング法を用いることによってリードフレームと接続して良い。図7Bは、典型的な大きさを有する典型的な設計を図示している。   7A and 7B illustrate a top view of a complete power management system 100 according to an embodiment of the present invention. MOSFET 701 is illustrated in the upper right corner. It can be seen that the inductor 702 is mounted directly on the “spanning” portion of the lead frame. In this example, a diode 703 indicated by symbol D1 is also used. The diode may be connected to the lead frame by using a metal (eg Cu) clip bonding method. FIG. 7B illustrates a typical design having a typical size.

図8は、本考案に従った(リードレス表面実装パッケージを用いた)完全システム底部及び露出したリードフレーム配置140を図示している。本考案のこの実施例では、素子底部に位置する露出したリードフレームは、放熱用の有効なヒートシンクとして機能する。   FIG. 8 illustrates a complete system bottom and exposed leadframe arrangement 140 (using a leadless surface mount package) in accordance with the present invention. In this embodiment of the present invention, the exposed lead frame located at the bottom of the device functions as an effective heat sink for heat dissipation.

図9Aは、本考案のモールドされた典型的実施例の斜視図を示している。この実施例では、素子300は、モールドされたプラスチックパッケージで被覆されたシステム100を有する。プラスチックモールドは、外枠が示されることで、内部の部品が図示されている。   FIG. 9A shows a perspective view of an exemplary molded embodiment of the present invention. In this example, the device 300 has a system 100 that is coated with a molded plastic package. In the plastic mold, the outer frame is shown, and the internal parts are shown.

図9Bは、本考案のモールドされていない典型的実施例の斜視図を示している。駆動装置/制御装置50、MOSFET、並びに受動素子R、L、及びCを有する完全システム100が図示されている。インダクタL1と結合する駆動装置/制御装置50が図示されている。リードフレームと接続する他の受動素子も図示されている。   FIG. 9B shows a perspective view of an exemplary unmolded embodiment of the present invention. A complete system 100 having a driver / controller 50, a MOSFET, and passive elements R, L, and C is shown. A drive / control device 50 coupled to the inductor L1 is shown. Other passive elements that connect to the lead frame are also shown.

図10Aは、本考案の典型的実施例の上面を図示している。図示されているように、完全システム100は、リードフレームの至る所で接続する受動素子(Cn,Ln,Rn)を有し、駆動装置/制御装置50及びMOSFETをも有する。   FIG. 10A illustrates a top view of an exemplary embodiment of the present invention. As shown, the complete system 100 has passive elements (Cn, Ln, Rn) that connect everywhere in the lead frame, and also has a driver / controller 50 and a MOSFET.

図10Bは、本考案のモールドされていない典型的実施例の斜視図を示している。図示されているように、完全システム100は、リードフレームの至る所で接続する受動素子(Cn,Ln,Rn)を有し、駆動装置/制御装置50及びMOSFETをも有する。   FIG. 10B shows a perspective view of an exemplary unmolded embodiment of the present invention. As shown, the complete system 100 has passive elements (Cn, Ln, Rn) that connect everywhere in the lead frame, and also has a driver / controller 50 and a MOSFET.

図11Aは、本考案のモールドされていない典型的実施例の斜視図を示している。図示されているように、完全システム100は、リードフレームの至る所で接続する受動素子(Cn,Ln,Rn)を有し、駆動装置/制御装置50及びMOSFETをも有する。   FIG. 11A shows a perspective view of an exemplary unmolded embodiment of the present invention. As shown, the complete system 100 has passive elements (Cn, Ln, Rn) that connect everywhere in the lead frame, and also has a driver / controller 50 and a MOSFET.

図11Bは、本考案の典型的実施例に係るリードフレーム配置の斜視図を示している。これは、システムの底部を図示している。そのリードフレームは金属である。そのリードフレームは、放熱用の有効なヒートシンクとして用いられる。   FIG. 11B shows a perspective view of a lead frame arrangement according to an exemplary embodiment of the present invention. This illustrates the bottom of the system. The lead frame is metal. The lead frame is used as an effective heat sink for heat dissipation.

図12Aは、本考案の典型的実施例に係るリードフレーム配置の斜視図を示している。図示されている実施例では部品は露出している。   FIG. 12A shows a perspective view of a lead frame arrangement according to an exemplary embodiment of the present invention. In the embodiment shown, the parts are exposed.

図12Bは、本考案の典型的実施例に係るリードフレーム配置の上面図を示している。これは、システムの底部を図示している。そのリードフレームは金属である。そのリードフレームは、放熱用の有効なヒートシンクとして用いられる。   FIG. 12B shows a top view of a lead frame arrangement according to an exemplary embodiment of the present invention. This illustrates the bottom of the system. The lead frame is metal. The lead frame is used as an effective heat sink for heat dissipation.

本考案の特定実施例、つまり単一表面実装パッケージ、に係る上記記載は、例示及び説明目的で提示されている。特定実施例に係る上記記載は、網羅的ではない、すなわち本考案を開示されている厳密な実施形態に限定することを意図していない。上記教示を考慮すると、明らかに多くの修正型及び変化型が可能である。その実施例は、本考案の原理及び実際の用途を最善に説明するために選ばれ、かつ記載されている。それにより、当業者は、考えられる特定の用途に適するように、本考案及び様々な修正型を有する様々な実施例を最善に利用することが可能となる。本考案の技術的範囲は、「実用新案登録請求の範囲」に記載された請求項及びその均等物によって定義されるものと解される。   The foregoing description of a particular embodiment of the present invention, a single surface mount package, has been presented for purposes of illustration and description. The above description of specific examples is not exhaustive, i.e. is not intended to limit the invention to the precise embodiments disclosed. Obviously many modifications and variations are possible in view of the above teachings. The embodiment has been chosen and described in order to best explain the principles and practical application of the invention. This allows one skilled in the art to best utilize the present invention and various embodiments with various modifications to suit the particular application envisaged. It is understood that the technical scope of the present invention is defined by the claims described in "Claims for Utility Model Registration" and their equivalents.

Claims (34)

制御装置集積回路;
前記制御装置集積回路と結合するパワーMOSFET;
少なくとも1のインダクタを有する複数の受動素子;
を有する装置であって、
前記制御装置集積回路、前記パワーMOSFET、及び前記複数の受動素子は、機能的に結合することで完全パワーマネージメントシステムを実装し、
前記制御装置集積回路、前記パワーMOSFET、及び前記複数の受動素子は、金属リードフレームに実装され、かつ
前記制御装置集積回路、前記パワーMOSFET、及び前記複数の受動素子は、プラスチックで封止されることで、単一パッケージを形成する、
装置。
Controller integrated circuit;
A power MOSFET coupled to the controller integrated circuit;
A plurality of passive elements having at least one inductor;
A device comprising:
The controller integrated circuit, the power MOSFET, and the plurality of passive elements are functionally coupled to implement a complete power management system,
The controller integrated circuit, the power MOSFET, and the plurality of passive elements are mounted on a metal lead frame, and the controller integrated circuit, the power MOSFET, and the plurality of passive elements are sealed with plastic. To form a single package,
apparatus.
前記金属リードフレームの一部が前記パッケージの背面で露出している、請求項1に記載の装置。   The apparatus of claim 1, wherein a portion of the metal lead frame is exposed at a back surface of the package. 前記の金属リードフレームの一部は、プリント回路基板と熱的に結合するように設けられている、請求項2に記載の装置。   3. The apparatus of claim 2, wherein a portion of the metal lead frame is provided to thermally couple with a printed circuit board. 前記金属リードフレームはCuを有する、請求項1に記載の装置。   The apparatus of claim 1, wherein the metal lead frame comprises Cu. 金属クリップボンディングをさらに有する、請求項1に記載の装置。   The apparatus of claim 1 further comprising metal clip bonding. 金属クリップボンディングをさらに有する、請求項4に記載の装置。   The apparatus of claim 4, further comprising metal clip bonding. 前記複数の受動素子がダイオードを有する、請求項1に記載の装置。   The apparatus of claim 1, wherein the plurality of passive elements comprise diodes. 前記少なくとも1のインダクタの終端部が、前記リードフレームの一部に直接実装され、かつ前記リードフレームの一部と電気的に接続する、請求項1に記載の装置。   2. The apparatus of claim 1, wherein a termination of the at least one inductor is directly mounted on a portion of the lead frame and electrically connected to a portion of the lead frame. 前記制御装置集積回路、前記パワーMOSFET、及び前記複数の受動素子は、基板によらない結合によって機能的に結合する、請求項1に記載の装置。   The apparatus of claim 1, wherein the controller integrated circuit, the power MOSFET, and the plurality of passive elements are functionally coupled by non-substrate coupling. 前記リードフレームの一部が、前記複数の受動素子のうち少なくとも2の各独立した受動素子の終端部を結合する電流経路を供する、請求項1に記載の装置。   The apparatus of claim 1, wherein a portion of the lead frame provides a current path that couples terminations of at least two independent passive elements of the plurality of passive elements. 前記少なくとも2の各独立した受動素子が、前記のリードフレームの一部に直接実装される、請求項10に記載の装置。   11. The apparatus of claim 10, wherein the at least two independent passive elements are mounted directly on a portion of the lead frame. 完全パワーマネージメントシステムを有する装置であって、
当該完全パワーマネージメントシステムは:
制御装置集積回路;
前記制御装置集積回路と結合するパワーMOSFET;
少なくとも1のインダクタを有する複数の受動素子;
を有し、
前記制御装置集積回路、前記パワーMOSFET、及び前記複数の受動素子は、機能的に結合することで当該完全パワーマネージメントシステムを実装し、かつ
前記制御装置集積回路、前記パワーMOSFET、及び前記複数の受動素子は、リードレス表面実装パッケージ上に設けられる、
装置。
A device having a complete power management system,
The complete power management system is:
Controller integrated circuit;
A power MOSFET coupled to the controller integrated circuit;
A plurality of passive elements having at least one inductor;
Have
The controller integrated circuit, the power MOSFET, and the plurality of passive elements are functionally coupled to implement the complete power management system, and the controller integrated circuit, the power MOSFET, and the plurality of passive elements The device is provided on a leadless surface mount package,
apparatus.
前記リードレス表面実装パッケージが、露出された金属底部をさらに有する、請求項12に記載の装置。   The apparatus of claim 12, wherein the leadless surface mount package further comprises an exposed metal bottom. 前記露出された金属底部が、放熱用ヒートシンクとして機能する、請求項12に記載の装置。   13. The apparatus of claim 12, wherein the exposed metal bottom functions as a heat sink for heat dissipation. 前記複数の受動素子が、抵抗器及びキャパシタをさらに有する、請求項12に記載の装置。   The apparatus of claim 12, wherein the plurality of passive elements further comprises resistors and capacitors. 前記複数の受動素子の各々が、前記制御装置集積回路と結合する金属リードフレームのリードポストと前記パワーMOSFETとの間で結合する、請求項12に記載の装置。   13. The apparatus of claim 12, wherein each of the plurality of passive elements is coupled between a power post and a lead post of a metal lead frame that couples to the controller integrated circuit. 前記金属リードフレームがCuを有する、請求項16に記載の装置。   The apparatus of claim 16, wherein the metal lead frame comprises Cu. ダイオードをさらに有する、請求項12に記載の装置。   The apparatus of claim 12, further comprising a diode. 前記制御装置集積回路、前記パワーMOSFET、及び前記複数の受動素子は、金属クリップボンディングを用いることによってリードフレームと接続する、請求項12に記載の装置。   13. The apparatus of claim 12, wherein the controller integrated circuit, the power MOSFET, and the plurality of passive elements are connected to a lead frame by using metal clip bonding. 前記金属クリップがCuを有する、請求項19に記載の装置。   The apparatus of claim 19, wherein the metal clip comprises Cu. 前記ダイオードが、金属クリップボンディングを用いることによって接続する、請求項18に記載の装置。   The apparatus of claim 18, wherein the diodes connect by using metal clip bonding. 前記完全パワーマネージメントシステムがDC/DC変換器である、請求項12に記載の装置。   The apparatus of claim 12, wherein the complete power management system is a DC / DC converter. 前記リードレス表面実装パッケージが、DC入力電圧を受け入れる第1パッケージコンタクト、及び制御されたDC出力電圧を供給する第2パッケージコンタクトを有する、請求項22に記載の装置。   23. The apparatus of claim 22, wherein the leadless surface mount package has a first package contact that accepts a DC input voltage and a second package contact that provides a controlled DC output voltage. 前記完全パワーマネージメントシステムが運動制御回路である、請求項12に記載の装置。   The apparatus of claim 12, wherein the complete power management system is a motion control circuit. 前記完全パワーマネージメントシステムがスマートパワーモジュールである、請求項12に記載の装置。   The apparatus of claim 12, wherein the complete power management system is a smart power module. 前記完全パワーマネージメントシステムが定電流制御装置を有する、請求項12に記載の装置。   The apparatus of claim 12, wherein the complete power management system comprises a constant current controller. 前記リードレス表面実装パッケージが、DC入力電圧を受け入れる第1パッケージコンタクト、及び定出力電流を供給する第2パッケージコンタクトを有する、請求項26に記載の装置。   27. The apparatus of claim 26, wherein the leadless surface mount package has a first package contact that receives a DC input voltage and a second package contact that supplies a constant output current. 前記制御装置集積回路、前記パワーMOSFET、及び前記複数の受動素子は、基板によらない結合によって機能的に結合する、請求項12に記載の装置。   13. The apparatus of claim 12, wherein the controller integrated circuit, the power MOSFET, and the plurality of passive elements are functionally coupled by non-substrate coupling. 制御装置集積回路;
前記制御装置集積回路と結合するパワーMOSFET;並びに
インダクタ、抵抗器、及びキャパシタを有する複数の受動素子;
を有するDC/DC変換器システムであって、
前記制御装置集積回路、前記パワーMOSFET、及び前記複数の受動素子は、露出された金属底部を有するリードレス表面実装パッケージ上に設けられる、
システム。
Controller integrated circuit;
A power MOSFET coupled to the controller integrated circuit; and a plurality of passive elements having inductors, resistors, and capacitors;
A DC / DC converter system comprising:
The controller integrated circuit, the power MOSFET, and the plurality of passive elements are provided on a leadless surface mount package having an exposed metal bottom;
system.
前記露出された金属底部が、放熱用ヒートシンクとして機能する、請求項29に記載のシステム。   30. The system of claim 29, wherein the exposed metal bottom functions as a heat sink for heat dissipation. 前記複数の受動素子の各々が、前記制御装置集積回路と結合する金属リードフレームのリードポストと前記パワーMOSFETとの間で結合する、請求項29に記載のシステム。   30. The system of claim 29, wherein each of the plurality of passive elements is coupled between a power post and a lead post of a metal lead frame that couples to the controller integrated circuit. ダイオードをさらに有する、請求項29に記載のシステム。   30. The system of claim 29, further comprising a diode. 前記制御装置集積回路、前記パワーMOSFET、及び前記複数の受動素子は、金属クリップボンディングを用いることによってリードフレームと接続する、請求項29に記載のシステム。   30. The system of claim 29, wherein the controller integrated circuit, the power MOSFET, and the plurality of passive elements are connected to a lead frame by using metal clip bonding. 前記金属クリップがCuを有する、請求項33に記載のシステム。   34. The system of claim 33, wherein the metal clip comprises Cu.
JP2014006597U 2014-12-12 2014-12-12 Complete power management system mounted in a single surface mount package Active JP3196829U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014006597U JP3196829U (en) 2014-12-12 2014-12-12 Complete power management system mounted in a single surface mount package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014006597U JP3196829U (en) 2014-12-12 2014-12-12 Complete power management system mounted in a single surface mount package

Publications (1)

Publication Number Publication Date
JP3196829U true JP3196829U (en) 2015-04-09

Family

ID=52986453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014006597U Active JP3196829U (en) 2014-12-12 2014-12-12 Complete power management system mounted in a single surface mount package

Country Status (1)

Country Link
JP (1) JP3196829U (en)

Similar Documents

Publication Publication Date Title
US8471381B2 (en) Complete power management system implemented in a single surface mount package
US10111333B2 (en) Molded power-supply module with bridge inductor over other components
US20200083207A1 (en) Method of Manufacturing a Multi-Chip Semiconductor Power Device
CN108447857B (en) Three-dimensional space packaging structure and manufacturing method thereof
US9373567B2 (en) Lead frame, manufacture method and package structure thereof
US9472541B2 (en) Methods for manufacturing an electronic module
US8910369B2 (en) Fabricating a power supply converter with load inductor structured as heat sink
US9136207B2 (en) Chip packaging structure of a plurality of assemblies
KR20120123254A (en) Power supply module and packaging and integrating method thereof
US9054088B2 (en) Multi-component chip packaging structure
CN110634813B (en) Packaging structure
JP3196829U (en) Complete power management system mounted in a single surface mount package
US11533819B2 (en) Method for manufacturing a stack structure
JP5024439B2 (en) Semiconductor device
JP2005229766A (en) Power supply module and method for manufacturing same
KR101464984B1 (en) Intelligent power module with compaction size standardized
JP4843605B2 (en) Semiconductor device module having flip chip device on common lead frame

Legal Events

Date Code Title Description
R150 Certificate of patent or registration of utility model

Ref document number: 3196829

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250