JP3189259B2 - Vibration transducer and method of manufacturing the same - Google Patents

Vibration transducer and method of manufacturing the same

Info

Publication number
JP3189259B2
JP3189259B2 JP16904393A JP16904393A JP3189259B2 JP 3189259 B2 JP3189259 B2 JP 3189259B2 JP 16904393 A JP16904393 A JP 16904393A JP 16904393 A JP16904393 A JP 16904393A JP 3189259 B2 JP3189259 B2 JP 3189259B2
Authority
JP
Japan
Prior art keywords
gate
vibration
drain
oxide film
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16904393A
Other languages
Japanese (ja)
Other versions
JPH0730128A (en
Inventor
隆司 吉田
恭一 池田
貴裕 工藤
昌二郎 豊田
雅章 新国
茂 後藤
俊一 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP16904393A priority Critical patent/JP3189259B2/en
Publication of JPH0730128A publication Critical patent/JPH0730128A/en
Application granted granted Critical
Publication of JP3189259B2 publication Critical patent/JP3189259B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、歪などに対応して変化
する周波数を検出することにより印加された歪などの物
理量を知る振動式トランスデューサに係り、特に、簡単
な構成で歪を高精度に計測することができるように改良
された振動式トランスデューサに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a vibrating transducer for detecting a physical quantity such as an applied strain by detecting a frequency that changes in response to a strain or the like. The present invention relates to a vibrating transducer improved so as to be able to measure at a high speed.

【0002】[0002]

【従来の技術】図30は従来の振動式トランスデューサ
を圧力センサとして用いた構成の斜視図、図31は図3
0におけるA部を拡大しこれに振動検出回路を接続した
構成図、図32は図31におけるA−A’断面を示す断
面図、図33は図31に示す構成を電気的な等価回路で
示した説明図である。これらの従来の振動式トランスデ
ューサは米国特許第4926143号などに開示されて
いる。
2. Description of the Related Art FIG. 30 is a perspective view of a structure using a conventional vibration transducer as a pressure sensor, and FIG.
FIG. 32 is a sectional view showing an AA 'section in FIG. 31, and FIG. 33 is an electrical equivalent circuit showing the structure shown in FIG. 31. FIG. These conventional vibrating transducers are disclosed, for example, in U.S. Pat. No. 4,926,143.

【0003】図30に示すように、10はその上面が結
晶面(100)を有する例えば不純物濃度が1015原子
/cm3以下で、伝導形式がp形のシリコン単結晶の基
板である。この基板10の一方の面にダイアフラム11
が裏面からエッチングにより掘り起こされて薄肉に形成
されている。
As shown in FIG. 30, reference numeral 10 denotes a p-type silicon single crystal substrate having an upper surface having a crystal plane (100), for example, having an impurity concentration of 10 15 atoms / cm 3 or less and a conduction type of p-type. A diaphragm 11 is provided on one surface of the substrate 10.
Are dug up from the back surface by etching to form a thin wall.

【0004】このダイアフラム11の周辺の厚肉部12
は中央に導圧孔13を持つ台座14に接合されて、この
導圧管15に測定すべき圧力PMが導入される。このダ
イアフラム11の符号Aで示すエッチングしない側の表
面には部分的に不純物濃度が1017程度のn+拡散層
(図では省略)が形成され、このn+拡散層の一部に振
動子16が結晶軸<001>方向に形成されている(図
31)。この振動子16は、例えばダイアフラム11に
形成されたn+拡散層およびp層をフオトリソグラフイ
とアンダーエッチングの技術を用いて加工する。
The thick portion 12 around the diaphragm 11
Is joined to the base 14 with the pressure guide hole 13 in the center, the pressure P M to be measured in the impulse line 15 is introduced. An n + diffusion layer (omitted in the drawing) having an impurity concentration of about 10 17 is partially formed on the surface of the diaphragm 11 which is not etched as indicated by the symbol A, and a vibrator 16 is formed on a part of the n + diffusion layer. Are formed in the crystal axis <001> direction (FIG. 31). The vibrator 16 processes, for example, an n + diffusion layer and a p layer formed in the diaphragm 11 using techniques of photolithography and under-etching.

【0005】17は振動子16の中央上部に振動子16
に直交して非接触の状態で設けられた磁石であり、18
は絶縁膜としてのSi2膜である(図32参照)。19
a、19bは例えばアルミニウムなどの金属電極であ
り、この金属電極19aの一端は振動子16から延長し
たn+層にSi2層を介して設けたコンタクトホール2
0aを通じて接続され、その他端はリード線を介して振
動子16の抵抗値にほぼ等しい比較抵抗R0の一端と増
幅器21の入力端にそれぞれ接続されている。
Reference numeral 17 denotes a vibrator 16 at the upper center of the vibrator 16.
And a magnet provided in a non-contact state orthogonal to
Is S i O 2 film as an insulating film (see FIG. 32). 19
a, 19b is a metal electrode such as aluminum, the contact holes 2 and one end of the metal electrode 19a is that through the S i O 2 layer provided on the n + layer that extends from the transducer 16
0a, and the other end is connected to one end of a comparison resistor R0 substantially equal to the resistance value of the vibrator 16 and the input end of the amplifier 21 via a lead wire.

【0006】増幅器21の出力端からは出力信号が取り
出されるとともにトランス22の一次コイルL1の一端
に接続されている。この一次コイルL1の他端はコモン
ラインに接続されている。一方、比較抵抗R0の他端は
中点がコモンラインに接続されたトランス22の2次コ
イルL2の一端に接続され、この2次コイルL2の他端は
振動子16の他端に同様に形成された金属電極19b、
コンタクトホール20bを介してn+拡散層に接合され
ている。
An output signal is taken out from an output terminal of the amplifier 21 and connected to one end of a primary coil L 1 of a transformer 22. The other end of the primary coil L 1 is connected to a common line. The other end of the comparison resistor R 0 is connected to the secondary end of the coil L 2 of the transformer 22 the midpoint of which is connected to the common line, the other end of the secondary coil L 2 to the other end of the vibrator 16 A metal electrode 19b similarly formed,
It is joined to the n + diffusion layer via the contact hole 20b.

【0007】以上の構成において、p形層(基板10)
とn+拡散層(振動子16)の間に逆バイアス電圧を印
加して絶縁し、振動子16に交流電流iを流すと、振動
子16の共振状態において振動子16のインピーダンス
をRとして図33に示すような等価回路を得る。
In the above structure, the p-type layer (substrate 10)
When a reverse bias voltage is applied between the and the n + diffusion layer (oscillator 16) to insulate the oscillator 16 and an alternating current i flows through the oscillator 16, the impedance of the oscillator 16 in the resonance state of the oscillator 16 is represented by R. An equivalent circuit as shown in FIG.

【0008】このようにして、中点C0をコモンライン
に接続した2次コイルL2、比較抵抗R0、及びインピー
ダンスRによりブリッジが構成されるので、このブリッ
ジによる不平衡信号を増幅器21で検出し、その出力を
帰還線23を介して1次コイルL1に正帰還すると、系
は振動子16の固有振動数で自励発振を起こす。
In this way, a bridge is formed by the secondary coil L 2 having the middle point C 0 connected to the common line, the comparison resistor R 0 , and the impedance R. When the output is detected and the output thereof is positively fed back to the primary coil L 1 via the feedback line 23, the system causes self-sustained pulsation at the natural frequency of the oscillator 16.

【0009】ここで、導圧孔13を介してダイアフラム
11に圧力Pが印加されると、これにより振動子16に
働く張力が変化し、その共振周波数が変化する。このた
め、振動子16の固有振動数が変化することとなり、こ
の固有振動数の変化から圧力Pの大きさを知ることがで
きる。
Here, when the pressure P is applied to the diaphragm 11 through the pressure introducing hole 13, the tension acting on the vibrator 16 changes, and the resonance frequency changes. For this reason, the natural frequency of the vibrator 16 changes, and the magnitude of the pressure P can be known from the change in the natural frequency.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、以上の
ような振動式センサは、大きな寸法の磁石17を必要と
し、このため固定構造が複雑になる欠点を有している。
そこで、この磁石を使用しない構成として、例えば励振
手段として静電気力を用い、検出素子としてピエゾ抵抗
を用い、これ等を発振ループの中に組み込んで自励発振
を起こさせ、この発振ループに生じる周波数の変化で歪
を検出する構成が考えられるが、この構成によると振動
子に電流を流す構成となるので発熱により温度が上昇し
誤差要因を作り、また振動子の上にピエゾゲージを作り
込む必要があるので製造プロセスが複雑になる欠点をも
つ。また、圧電ドライブして感圧素子で検出する構成も
考えられるが、この構成によれば、圧電材料が限定さ
れ、特にシリコンは圧電性がないので、PZTなどをシ
リコン上に成膜しなければならず、作製が難しいという
問題がある。
However, the above-mentioned vibration type sensor has a disadvantage that the magnet 17 having a large size is required, and the fixing structure is complicated.
Therefore, as a configuration that does not use this magnet, for example, an electrostatic force is used as an excitation means, a piezo resistor is used as a detection element, and these are incorporated in an oscillation loop to cause self-excited oscillation. Although it is conceivable to detect distortion by the change of the temperature, according to this configuration, the current flows to the vibrator, so the temperature rises due to heat generation and an error factor is created, and it is necessary to build a piezo gauge on the vibrator. This has the disadvantage of complicating the manufacturing process. In addition, a configuration in which a piezoelectric drive is used to detect with a pressure-sensitive element is also conceivable. However, according to this configuration, the piezoelectric material is limited. In particular, since silicon has no piezoelectricity, PZT or the like must be formed on silicon. However, there is a problem that fabrication is difficult.

【0011】[0011]

【課題を解決するための手段】本発明は、以上の課題を
解決するための第1の主な構成は、第1伝導形式を有す
る半導体の基板と、この基板の表面に形成され先の伝導
形式とは逆の第2伝導形式を有するドレインとソースに
より挟まれたチャネルと、両端が固定されこれ等のドレ
インとソースの表面から変位可能なように間隙を保持し
ながら先のドレインとソースのうち少なくとも1つと先
のチャネルとを覆って配置され自励発振により先のドレ
インとの間に生じる静電力により変位する板状の振動ゲ
ートとを具備するようにし、第2の主な構成は、第1伝
導形式を有する半導体の基板と、この基板の表面に形成
され先の伝導形式とは逆の第2伝導形式を有するドレイ
ンとソースにより挟まれたチャネルと、先の基板の表面
上に形成されたゲート酸化膜と、このゲート酸化膜の上
を覆い弗化水素酸に対して耐性の強い絶縁膜と、主とし
てポリシリコンよりなり先の絶縁膜とは間隙を保持して
先のチャネルに対向するように先の基板に両端が固定さ
れた導電性の振動ゲートと、この振動ゲートを覆い内部
が真空に保持されたシエルとを具備するようにし、第3
の主な構成は、底部が薄肉に形成されたシリコンの基板
の上面に所定の間隔を保持して両端が固定された振動ゲ
ートを有しその周囲に間隔を保って覆うシエルを形成す
る振動式トランスデューサの製造方法において、(A)
先の基板の上をゲート酸化膜で成膜し、この後、チャネ
ルに対応する部分だけ先の基板に間隔をおいて不純物を
イオン注入してドレインとソースとを形成してから先の
ゲート酸化膜の上を弗化水素酸に対して耐性の強い絶縁
膜で覆い、(B)この絶縁膜の上に第1犠牲酸化膜を成
膜してからこの上に振動ゲートとなるポリシリコンを堆
積してこれに不純物をドープして導電性を付与して所定
形状とし、この上を第2犠牲酸化膜で成膜して先の第1
・第2犠牲酸化膜を弗化水素酸でエッチングして所定形
状の間隙対応部を形成し、(C)この間隙対応部と先の
絶縁膜を覆ってギャップ対応の酸化膜を成膜し、この上
にシェルとなるポリシリコンを堆積してから、先の間隙
対応部とギャップ対応の酸化膜とを弗化水素酸でエッチ
ングして除去して振動ゲートとシエルとこれらに囲まれ
た空隙部を形成し、(D)この後、真空中で先のシエル
と先の絶縁膜とをポリシリコンで覆って先の空隙部を真
空に保持するようにして製造するようにしたものであ
る。
According to the present invention, a first main structure for solving the above problems is a semiconductor substrate having a first conductivity type, and a semiconductor substrate formed on a surface of the substrate and having a conductive type formed thereon. A channel sandwiched between a drain and a source having a second conductivity type opposite to the type, and a drain and a source which are fixed at both ends while maintaining a gap so as to be displaceable from the surfaces of the drain and the source. And a plate-shaped vibrating gate that is disposed so as to cover at least one of them and the previous channel and that is displaced by an electrostatic force generated between the drain and the self-excited oscillation. The second main configuration includes: A semiconductor substrate having a first conductivity type, a channel formed on a surface of the substrate and sandwiched between a drain and a source having a second conductivity type opposite to the previous conductivity type, formed on a surface of the previous substrate; Done The oxide film, the insulating film that covers the gate oxide film and has high resistance to hydrofluoric acid, and the insulating film that is mainly made of polysilicon and faces the previous channel while maintaining a gap. And a conductive vibrating gate having both ends fixed to the previous substrate, and a shell covering the vibrating gate and having the inside kept in vacuum.
The main structure of the vibrating method is to form a shell having a vibrating gate fixed at both ends with a predetermined spacing on the upper surface of a silicon substrate having a thin bottom and forming a shell covering the periphery with a spacing therebetween. In the method for manufacturing a transducer, (A)
A gate oxide film is formed on the previous substrate, and after that, a drain and a source are formed by ion-implanting impurities into the previous substrate only at a portion corresponding to the channel, and then the gate oxide is formed. The film is covered with an insulating film having high resistance to hydrofluoric acid, and (B) a first sacrificial oxide film is formed on the insulating film, and then polysilicon serving as a vibration gate is deposited thereon. This is doped with an impurity to impart conductivity to a predetermined shape, on which a second sacrificial oxide film is formed to form a first shape.
Etching the second sacrificial oxide film with hydrofluoric acid to form a gap corresponding portion having a predetermined shape, and (C) forming an oxide film corresponding to the gap covering the gap corresponding portion and the insulating film, Polysilicon as a shell is deposited thereon, and then the gap-corresponding portion and the oxide film corresponding to the gap are removed by etching with hydrofluoric acid to form a vibrating gate, a shell, and a void surrounded by these. And (D) thereafter, the former shell and the former insulating film are covered with polysilicon in a vacuum, and the above-mentioned gap is kept in a vacuum to manufacture the semiconductor device.

【0012】[0012]

【実施例】以下、本発明の実施例について図を用いて説
明する。図1は本発明の1実施例の構成を示す構成図で
ある。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a configuration diagram showing the configuration of one embodiment of the present invention.

【0013】シリコン基板24は、例えば伝導形式がn
形に形成され、ここには電極25が固定され、電極25
は共通電位点COMに接続されている。このシリコン基
板24の上面には、p形の不純物が拡散されてソースS
が形成され、ここにソースSの電位を取り出すための電
極26が形成されている。また、このシリコン基板24
の下面には図示していないが測定すべき圧力PMなどが
印加される。
The silicon substrate 24 has, for example, a conduction type of n
The electrode 25 is fixed here, and the electrode 25
Are connected to a common potential point COM. On the upper surface of the silicon substrate 24, a p-type impurity is diffused and the source S
Is formed, and an electrode 26 for taking out the potential of the source S is formed here. The silicon substrate 24
Although not shown, a pressure P M to be measured or the like is applied to the lower surface.

【0014】また、このソースSに対して所定間隔Wだ
け離れて、同じくシリコン基板24の上面にp形の不純
物が拡散されてドレインDが形成され、ここにドレイン
Dの電位を取り出すための電極27が形成されている。
Also, a p-type impurity is diffused into the upper surface of the silicon substrate 24 at a predetermined distance W from the source S to form a drain D, and an electrode for taking out the potential of the drain D is formed here. 27 are formed.

【0015】シリコン基板24の所定間隔Wの部分の上
方には、x1だけ離れて凸部28、29が形成され、不
純物が拡散されて導電性が付与された板状の振動子とし
て機能する振動ゲート30(便宜的にGなる符号を用い
ることもある)の両端が、これ等の凸部28、29に固
定されている。つまり、振動ゲート30とシリコン基板
24とは両端を除いてxだけ離れて配置され、この振動
ゲート30に対応するシリコン基板24には図示されて
いないがドレインDとソースSとの間にチャネルCNN
が形成される。
[0015] Above the portion of the predetermined distance W of the silicon substrate 24, convex portions 28 and 29 are formed apart x 1, impurity functions as has been plate-shaped vibrator conductivity is imparted conductive diffusion Both ends of the vibration gate 30 (for convenience, the symbol G is used) are fixed to these convex portions 28 and 29. In other words, the vibration gate 30 and the silicon substrate 24 are arranged apart from each other by x except for both ends, and although not shown, a channel CNN is provided between the drain D and the source S on the silicon substrate 24 corresponding to the vibration gate 30.
Is formed.

【0016】電極27と共通電位点COMとの間には、
抵抗R1と直流電源E1とが直列に接続され、共通電位
点COMに対してドレインDの電位は負電位に保持され
ている。また、振動ゲート30には直流電源E2が共通
電位点COMに対して負電位になるように接続されてい
る。
Between the electrode 27 and the common potential point COM,
The resistor R1 and the DC power supply E1 are connected in series, and the potential of the drain D is kept at a negative potential with respect to the common potential point COM. Further, a direct current power supply E2 is connected to the oscillation gate 30 so as to have a negative potential with respect to the common potential point COM.

【0017】図2は図1に示す実施例の動作を説明する
説明図である。振動ゲート30の長手方向から見たシリ
コン基板24の断面を含む構成となっている。ゲートと
して機能する振動ゲート30には、直流電源E2から負
の電位が印加されているので、図2に示すように電子は
振動子30の下の表面からシリコン基板24の内部(図
2では下の方)へ押しやられ、逆に正孔は表面に引き寄
せられるようになる。
FIG. 2 is an explanatory diagram for explaining the operation of the embodiment shown in FIG. The configuration includes a cross section of the silicon substrate 24 as viewed from the longitudinal direction of the vibration gate 30. Since a negative potential is applied from the DC power supply E2 to the vibrating gate 30 functioning as a gate, electrons are transferred from the lower surface of the vibrator 30 to the inside of the silicon substrate 24 (in FIG. ), And conversely, the holes become attracted to the surface.

【0018】引き寄せられた正孔(P形)によって表面
に細いP形の伝導層であるチャネルCNN1が形成され
ソースS(P形)とドレインD(P形)との間をP形で
結ぶことになり、このためソースSとドレインDとの間
に電流id1が流れる。
The channel CNN1 which is a thin P-type conductive layer is formed on the surface by the attracted holes (P-type), and connects the source S (P-type) and the drain D (P-type) with the P-type. Therefore, a current id1 flows between the source S and the drain D.

【0019】この電流id1によって発生するドレインD
の電圧は、ドレイン抵抗RDと、ドレインとシリコン基
板24との間に形成される静電容量CDにより、位相シ
フトを受け、この位相シフトを受けた電位変化により振
動ゲート30とドレインDとの間の静電吸引力を変化さ
せ間隔x1を変化させる。
The drain D generated by the current id1
Is subjected to a phase shift by a drain resistance R D and a capacitance C D formed between the drain and the silicon substrate 24, and the potential change resulting from the phase shift causes the oscillation gate 30 and the drain D to be connected to each other. changing the electrostatic attraction between changing the distance x 1.

【0020】この間隔x1の変化によりチャネルCNN
1の厚さを変化させ、これにより電流id1を変化させ、
これがドレインの電位変化を引き起こす。これを繰り返
して発振するが、この発振はドレイン抵抗RDとドレイ
ンDとシリコン基板24の間の静電容量CDと発振の発
振角速度ωとの積(ωRDD)が1に比べて極めて大き
くなる様に選定することにより継続される。
The change in the interval x 1 causes the channel CNN to change.
1, thereby changing the current id1 ;
This causes a change in the potential of the drain. Although oscillates by repeating this, the oscillation drain resistance R D and the drain D and the capacitance C D and the product of the oscillation angular velocity ω of the oscillation between the silicon substrate 24 (.omega.R D C D) is compared to the 1 Continue by choosing to be extremely large.

【0021】以上のように自励発振が維持されている状
態で、図示のようにシリコン基板24に圧力PMが印加
されると、振動ゲート30を固定する凸部28、29を
介してこの圧力PMによる歪が振動ゲート30に加わ
り、これに対応して固有振動数が変化する。したがっ
て、この固有振動数の変化を取り出すことにより、圧力
Mの値を検知することができる。
When the pressure PM is applied to the silicon substrate 24 as shown in the figure while the self-sustained pulsation is maintained as described above, the pressure P M is applied to the silicon substrate 24 via the projections 28 and 29 for fixing the vibration gate 30. applied to the pressure P M distortion vibrating gate 30 by which the corresponding natural frequency changes. Therefore, by taking out a change in the natural frequency, it is possible to detect the value of pressure P M.

【0022】つぎに、以上の点について、数式を用いて
詳細に説明する。図3は図1に示すデバイス構成を等価
回路として表現したものである。図4は以下の計算をす
るために必要な図1に示すデバイス構成の各部の符号の
取り決めを示したものであり、図5は図3に示す等価回
路の各部を分解して伝達関数を求めるための説明図であ
る。
Next, the above points will be described in detail using mathematical expressions. FIG. 3 illustrates the device configuration illustrated in FIG. 1 as an equivalent circuit. FIG. 4 shows the arrangement of the signs of the respective parts of the device configuration shown in FIG. 1 necessary for performing the following calculation. FIG. 5 shows the transfer function obtained by decomposing the respective parts of the equivalent circuit shown in FIG. FIG.

【0023】図3においてRDはドレインDのドレイン
抵抗、CDはドレインDとシリコン基板24の間の静電
容量であり、基板24に対向して振動ゲート30が絶縁
して配置され、この振動ゲート30は発振の発振角速度
ωで基板24に接近したり離れたりして振動している。
この振動ゲート30には直流電源E2が印加されてい
る。なお、簡単のためR1はゼロとして説明する。
In FIG. 3, R D is the drain resistance of the drain D, C D is the capacitance between the drain D and the silicon substrate 24, and the vibration gate 30 is arranged facing the substrate 24 in an insulated manner. The vibration gate 30 vibrates while approaching or leaving the substrate 24 at the oscillation angular velocity ω of oscillation.
A DC power supply E2 is applied to the vibration gate 30. Incidentally, R 1 for simplicity will be described as zero.

【0024】この様な配列に対して、図4に示すよう
に、振動ゲート30の幅はb、厚さはhであり、基板2
4に対してx1だけ離れているものとする。また、この
振動ゲート30は基板24に形成されたドレインDと幅
aだけ覆われるように配置されている。このように覆う
ことによりドレインDと振動ゲート30との間の静電吸
引力を発振に対して有効に用いることができる。
For such an arrangement, as shown in FIG. 4, the width of the vibration gate 30 is b, the thickness is h, and
It is assumed that apart x 1 with respect to 4. The vibration gate 30 is disposed so as to cover only the drain D formed on the substrate 24 and the width a. By covering in this manner, the electrostatic attraction between the drain D and the vibration gate 30 can be effectively used for oscillation.

【0025】そして、基板24上のソースSとドレイン
Dとの間隔、つまりチャネル幅はwの長さとしてある。
図5は図3、図4に示す構成で発振が引き起こされる過
程を各部の伝達関数に分解して示している。これを用い
て、順次解析をする。
The distance between the source S and the drain D on the substrate 24, that is, the channel width is set to the length w.
FIG. 5 shows a process in which oscillation is caused in the configuration shown in FIGS. Using this, analysis is performed sequentially.

【0026】ここで、K1はドレインDに発生するドレ
イン電圧の変化Δed1に対するドレインDと振動ゲート
30との間の静電吸引力の変化ΔFの比である伝達関数
を、K2は静電吸引力ΔFに対する振動ゲート30の変
位Δx1の比である伝達関数を、K3は振動ゲート30の
変位Δx1に対するドレインDのドレイン電流Δid1
比である伝達関数を、K4はドレイン電流Δid1に対す
るドレイン電圧の変化Δed2の比である伝達関数をそれ
ぞれ示している。
Here, K 1 is a transfer function which is a ratio of a change ΔF in electrostatic attraction between the drain D and the vibrating gate 30 to a change Δe d1 in the drain voltage generated in the drain D, and K 2 is a static function. electrostatic transfer function which is the ratio of the displacement [Delta] x 1 vibration gate 30 for sucking force [Delta] F, K 3 is a transfer function which is the ratio of the drain current .DELTA.i d1 of the drain D to the displacement [Delta] x 1 vibration gate 30, K 4 denotes a drain Transfer functions each representing a ratio of a change Δd d2 of the drain voltage to a current Δid 1 are shown.

【0027】ここで、これ等の系が発振を起こす条件
は、 GL=K1234 (1) とし、∠GLをGLの位相角とすれば、 GL>1 (2) ∠GL=0 (3) が発振条件となる。
[0027] Here, the conditions which such systems can cause oscillations, and G L = K 1 K 2 K 3 K 4 (1), if the ∠G L between the phase angle of G L, G L> 1 (2) ∠G L = 0 ( 3) becomes the oscillation conditions.

【0028】第1に、振動ゲート30の単位長さ当りに
発生する静電吸引力Fは F=ε0a(V/x)2 (4) となる。ここで、V=E1−E2であり、ε0は誘電率で
ある。VがΔed1変化したときに変化する静電吸引力F
の変化ΔFは、δを偏微分記号として表現すると、 ΔF=(δF/δV)Δed1 =2ε0aV・Δed1/x1 2 (5) ∴ K1=ΔF/Δed1=2ε0aV/x1 2 (6) となる。
First, the electrostatic attraction force F generated per unit length of the vibrating gate 30 is as follows: F = ε 0 a (V / x) 2 (4) Here, V = E 1 −E 2 and ε 0 is a dielectric constant. The electrostatic attraction force F that changes when V changes by Δe d1
The [Delta] F of the change, when expressing the δ as partial derivative symbol, ΔF = (δF / δV) Δe d1 = 2ε 0 aV · Δe d1 / x 1 2 (5) ∴ K 1 = ΔF / Δe d1 = 2ε 0 aV / x 1 2 (6)

【0029】第2に、両端固定梁の分布荷重ΔFによる
変位Δxは、 Δx1=ΔF・L4/384EI(1+jγω−τ0 2ω2) (7) となる。但し、Lは振動ゲート30の長さ、Iは振動ゲ
ート30の慣性モーメント、γは減衰率、τ0は固有周
期である。なお、Eは E=E0(1+Sη) S=0.24(L/h)2 であり、E0は振動ゲート30のヤング率、ηは歪であ
る。したがって、K2は K2=Δx1/ΔF =L4/384E0I(1+jγω−τ0 2ω2) (8) となる。
Second, the displacement Δx of the beam fixed at both ends due to the distributed load ΔF is as follows: Δx 1 = ΔF · L 4 / 384EI (1 + jγω−τ 0 2 ω 2 ) (7) Here, L is the length of the vibration gate 30, I is the moment of inertia of the vibration gate 30, γ is the damping rate, and τ 0 is the natural period. Note that E is E = E 0 (1 + Sη) S = 0.24 (L / h) 2 , E 0 is the Young's modulus of the vibrating gate 30, and η is the strain. Therefore, K 2 is given by K 2 = Δx 1 / ΔF = L 4 / 384E 0 I (1 + jγω−τ 0 2 ω 2 ) (8)

【0030】第3に、ドレイン電流id1は、ピンチオフ
領域では、 id1=(1/2)μC0L(E2−VT2/w (9) となる。ここで、μは電子の易動度、C0はチャネル間
の単位面積当りの静電容量、VTはしきい値電圧であ
る。C0は C0=ε0/x1 (10) である。
[0030] Thirdly, the drain current i d1, in the pinch-off region, i d1 = become (1/2) μC 0 L (E 2 -V T) 2 / w (9). Here, mu is the electron mobility, C 0 is the capacitance per unit area between the channels, the V T is the threshold voltage. C 0 is C 0 = ε 0 / x 1 (10)

【0031】振動ゲート30がΔx1だけシリコン基板
24側に接近したときのドレイン電流id1の変化Δid1
は、 Δid1=(δid1/δx1)(−Δx1) =(−1/2)με0L[(E2−VT)/x12(−Δx1)/w となる。従って、 K3=Δid/Δx1 =(1/2)με0L[(E2−VT)/x12/w (11) となる。
The change in the drain current i d1 when vibration gate 30 approaches the silicon substrate 24 side by a [Delta] x 1 .DELTA.i d1
Is as follows: Δid 1 = (δid 1 / δx 1 ) (− Δx 1 ) = (− /) με 0 L [(E 2 −V T ) / x 1 ] 2 (−Δx 1 ) / w Therefore, K 3 = Δi d / Δx 1 = (1/2) με 0 L [(E 2 -V T) / x 1] 2 / w (11).

【0032】第4に、ドレイン電流id1の変化Δid1
対するドレイン電圧ed1の変化Δe d1を求める。この場
合は、図6を参照して説明する。ピンチオフ領域では定
電流源CC1とみなせるので、これを図示すると図6
(a)に示すようになる。これを交流的にみると図6
(b)に示す等価回路を得る。この図6(b)の等価回
路から、 K4=Δed2/Δid1 =−R/(1+jωCDD (12) となる。
Fourth, the drain current id1Change Δid1To
Drain voltage ed1Change Δe d1Ask for. This place
In this case, description will be given with reference to FIG. Constant in pinch-off area
Since this can be regarded as the current source CC1, FIG.
As shown in FIG. Fig. 6
An equivalent circuit shown in FIG. The equivalent times of FIG.
From the road, KFour= Δed2/ Δid1 = -R / (1 + jωCDRD)  (12)

【0033】従って、 GL=K1234 =2ε0a(E1−E2)/x1 2 ・L4/384EI(1+jγω−τ0 2ω2) ・(1/2)με0L[(E2−VT)/x12/w ・[−R/(1+jωCDD)] を得る。[0033] Thus, G L = K 1 K 2 K 3 K 4 = 2ε 0 a (E 1 -E 2) / x 1 2 · L 4 / 384EI (1 + jγω-τ 0 2 ω 2) · (1/2 ) Με 0 L [(E 2 −V T ) / x 1 ] 2 / w · [−R / (1 + jωC D R D )]

【0034】ここで、ω=ω0=1/τ0とし、ω0D
Dが1に比べて極めて大きいとすると、 GL=−με0 25a(E1−E2)(E2−VT2 ・(1/jγω0)(1/jω0D) ・(1/384EIx1 4) となる。
[0034] In this case, and ω = ω 0 = 1 / τ 0, ω 0 C D R
Assuming that D is extremely large as compared with 1, GL = −με 0 2 L 5 a (E 1 −E 2 ) (E 2 −V T ) 2 · (1 / jγω 0 ) (1 / jω 0 C D ) become (1 / 384EIx 1 4).

【0035】ここで、共振の鋭さをQとすれば、Q=1
/γω0で示されるので、 GL=−με0 25a(E1−E2)(E2−VT2 ・(Q/j)(1/jω0D) ・(1/384EIx1 4) (12) を得る。
Here, assuming that the sharpness of resonance is Q, Q = 1
As demonstrated by / γω 0, G L = -με 0 2 L 5 a (E 1 -E 2) (E 2 -V T) 2 · (Q / j) (1 / jω 0 C D) · (1 / 384EIx 1 4) obtaining (12).

【0036】さらに、 I=bh/12 E=E0[1+0.24(L/h)2η] を(12)式に代入すると、 GL=Qμε0 25a(E1−E2)(E2−VT2 /32E0[1+0.24(L/h)2η]bh31 4wω0D (13) となる。Further, when I = bh / 12 E = E 0 [1 + 0.24 (L / h) 2 η] is substituted into the equation (12), G L = Qμε 0 2 L 5 a (E 1 −E 2 ) and a (E 2 -V T) 2 / 32E 0 [1 + 0.24 (L / h) 2 η] bh 3 x 1 4 wω 0 C D (13).

【0037】ここで、 E0=1.6X1011N/m2 ε0=8.85X10ー12/m μ=0.1m2/Vs(不純物濃度:1X1016/c
3) を用いれば、 GL=2.43X10ー37QL5a(E1−E2)(E2−V
T2/E0[1+0.24(L/h)2η]bh31 4
ω0D となる。
[0037] Here, E 0 = 1.6X10 11 N / m 2 ε 0 = 8.85X10 over 12 / m μ = 0.1m 2 / Vs ( impurity concentration: 1X10 16 / c
The use of m 3), G L = 2.43X10 over 37 QL 5 a (E 1 -E 2) (E 2 -V
T) 2 / E 0 [1 + 0.24 (L / h) 2 η] bh 3 x 1 4 w
the ω 0 C D.

【0038】1例として、例えば、L=150X10ー6
m、a=w=5X10ー6m、h=1X10ー6m、b=1
0X10ー6m、x1=0.5X10ー6m、η=0、f0
500X103Hz、CD=10X10ー12F、E1−E2
=1V、E2−VT=1Vとすれば、GL=61X10ー4
Qとなる。従って、Q=104とすれば、GL=61とな
る。
[0038] As an example, for example, L = 150 × 10 -6
m, a = w = 5X10 over 6 m, h = 1X10 over 6 m, b = 1
0X10 over 6 m, x 1 = 0.5X10 over 6 m, η = 0, f 0 =
500X10 3 Hz, C D = 10X10 over 12 F, E 1 -E 2
= 1V, if E 2 -V T = 1V, G L = 61X10 - 4
Q. Therefore, if Q = 10 4 , then G L = 61.

【0039】つまり、長さ150μm、幅10μm、ギ
ャップ0.5μmで振動式トランスデューサを構成すれ
ば、GL=61となり、GLの位相も同相であり、発振条
件を十分に満足する。式(13)において、GLは(E2
−VT2に比例するので、E2を調節することにより、
Lの振幅を制御することができる。
That is, if a vibrating transducer is constructed with a length of 150 μm, a width of 10 μm, and a gap of 0.5 μm, G L = 61, and the phase of G L is also the same, which sufficiently satisfies the oscillation condition. In equation (13), G L is (E 2
−V T ) 2 , so by adjusting E 2 ,
The amplitude of GL can be controlled.

【0040】なお、積K1・K2・K3は、振動ゲート3
0とドレインDとの間の電位差であるドレイン電圧の変
化Δed1に対するドレイン電流の変化Δid1との関係を
現すが、共振状態ではω=ω0=1/τ0でω0DD
1に比べて極めて大きいので、Q=1/γω0を考慮す
ると、K1とK3には位相差は発生しない(式(6)、式
(11)参照)が、K2において90°の位相差(式
(8))が発生することがわかる。したがって、振動ゲ
ート30とドレインDとの間の電位差に対してドレイン
電流は90°の位相差を持つことがわかる。
The products K 1 , K 2 and K 3 correspond to the vibration gate 3
The relationship between the change in drain voltage Δe d1, which is the potential difference between 0 and the drain D, and the change in drain current Δi d1 is shown. In a resonance state, ω 0 C D R D at ω = ω 0 = 1 / τ 0. Is very large compared to 1, so that considering Q = 1 / γω 0 , there is no phase difference between K 1 and K 3 (see equations (6) and (11)), but 90 ° in K 2 It can be seen that the following phase difference (Equation (8)) occurs. Accordingly, it can be seen that the drain current has a phase difference of 90 ° with respect to the potential difference between the oscillation gate 30 and the drain D.

【0041】具体的な回路構成を図7に示す。31は図
1に開示されている振動ゲージである。振動ゲート30
とドレインDとの間の電位差に対してドレイン電流は9
0°位相が進むが、抵抗RdとコンデンサCdとで位相が
90°遅らされて同相とされて発振条件が満足され、こ
の電圧がコンデンサC2を介して入力端が抵抗R2に接続
された増幅器32に出力され、その出力端に電圧V0
出力する。
FIG. 7 shows a specific circuit configuration. Reference numeral 31 denotes a vibration gauge disclosed in FIG. Vibrating gate 30
The drain current is 9 with respect to the potential difference between
0 While ° phase advances, the resistance R d and with the capacitor C d is the phase 90 ° delayed are in phase is satisfied oscillation conditions, input the voltage through the capacitor C 2 is the resistor R 2 It is output to the connected amplifier 32, and outputs the voltage V 0 at its output.

【0042】この電圧V0はこの値に対応するように自
動ゲイン制御回路33に出力され、ここで基準電圧V
refと比較されて、この基準電圧Vrefに対応するように
振動ゲート30に直流電圧を印加する。
This voltage V 0 is output to the automatic gain control circuit 33 so as to correspond to this value.
The DC voltage is applied to the oscillation gate 30 so as to be compared with the reference voltage Vref and correspond to the reference voltage Vref .

【0043】自動ゲイン制御回路33は、整流回路34
により電圧V0を対応する直流電圧に変更し、基準電圧
refが入力端の一端に印加されたコンパレータ35の
入力の他端にこの直流電圧を印加して、ここで振動ゲー
ト30に印加する直流電圧の大きさを自動調整する。こ
れらにより構成されたループは、発振条件が満足されて
いるので、自励発振を起こし、その発振振幅は基準電圧
refの値を調節することにより制御することができ
る。
The automatic gain control circuit 33 includes a rectifier circuit 34
, The voltage V 0 is changed to a corresponding DC voltage, and the reference voltage V ref is applied to one end of the input terminal. The DC voltage is applied to the other end of the input of the comparator 35, and is applied to the oscillation gate 30 here. Automatically adjusts the magnitude of DC voltage. Since the loop constituted by these conditions satisfies the oscillation condition, self-excited oscillation occurs, and the oscillation amplitude can be controlled by adjusting the value of the reference voltage Vref .

【0044】図8は本発明の他の実施例の構成を示す斜
視図、図9はその中央部近傍の断面図である。ただし、
振動ゲートを覆うシエル部分とダイアフラム部分につい
ては省略してある。図8に示す実施例は図1に示す実施
例に対して次の点の改良がなされている。
FIG. 8 is a perspective view showing the structure of another embodiment of the present invention, and FIG. 9 is a cross-sectional view near the center. However,
The shell part and the diaphragm part covering the vibration gate are omitted. The embodiment shown in FIG. 8 has the following improvements over the embodiment shown in FIG.

【0045】第1に、振動ゲートにバイアス電圧(図1
のE2に対応)を印加しない構成として回路構成を簡単
にしてこのバイアス電圧の変動の影響を除去して周波数
安定度を向上させる。第2に、このバイアス電圧をなく
すことにより静電吸引力により振動ゲートが基板へ付着
するのを避け、動作不能になるのを防止する。第3に、
振動ゲートに対向するシリコン基板の上を弗化水素酸に
対する耐性の高い保護膜で保護して安定性を確保し、微
細加工が容易に出来るようにする。第4に、振動ゲート
としてポリシリコンを用い、微細加工を可能としなが
ら、不純物をドープして振動ゲートに導通性を持たせる
ことができる。
First, a bias voltage is applied to the oscillation gate (FIG. 1).
To simplify the circuit configuration as configuration without applying a corresponding) to E 2 of the influence of the bias voltage variations is removed to improve the frequency stability with. Second, by eliminating the bias voltage, the vibrating gate is prevented from adhering to the substrate due to the electrostatic attraction force, thereby preventing inoperability. Third,
The silicon substrate facing the oscillation gate is protected with a protective film having high resistance to hydrofluoric acid to ensure stability and facilitate fine processing. Fourth, it is possible to make the vibration gate conductive by doping impurities while using polysilicon as the vibration gate and enabling fine processing.

【0046】以下、図8、図9を用いて説明する。シリ
コン基板35は、例えば伝導形式がn形に形成され、こ
のシリコン基板35の上面には、p形の不純物が拡散さ
れてソースSが形成され、ここにソースSの電位を取り
出すためのアルミニウム製の電極36が点線で示す配線
部WSを介して形成されている。また、このシリコン基
板35の下面には図示していないがダイアフラムが凹部
状に形成されここに測定すべき圧力PMなどが印加され
る。
Hereinafter, a description will be given with reference to FIGS. The silicon substrate 35 has, for example, an n-type conduction type, and a p-type impurity is diffused on the upper surface of the silicon substrate 35 to form a source S. Here, aluminum is used to extract the potential of the source S. electrode 36 is formed via the wiring part W S shown by a dotted line. Further, although not shown in the lower surface of the silicon substrate 35 such as a pressure P M to be measured here it is formed on the diaphragm recessed is applied.

【0047】また、このソースSに対して所定間隔だけ
離れて、同じくシリコン基板35の上面にp形の不純物
が拡散されてドレインDが形成され、ここにドレインD
の電位を取り出すためのアルミニウム製の電極37が点
線で示す配線部WDを介して形成されている。
Also, at a predetermined distance from the source S, a p-type impurity is diffused into the upper surface of the silicon substrate 35 to form a drain D, where the drain D is formed.
Aluminum electrodes 37 for taking out the potential of the are formed through the wiring portion W D shown by a dotted line.

【0048】シリコン基板35の上方には、間隙x2
け離れて固定端38、39が形成され、不純物が拡散さ
れて導電性が付与されたポリシリコンの板状の振動ゲー
ト40の両端が、これ等の固定端38、39に一体に固
定されている。振動ゲート40の梁の長さはLである。
そして、この振動ゲート40はアルミニウム製の電極4
1と点線で示す配線部WGを介して接続されている。
[0048] Above the silicon substrate 35, the fixed end 38 and 39 are spaced apart by a gap x 2, both ends of the polysilicon plate-like vibration gate 40 which impurities are diffused conductivity is imparted, These fixed ends 38 and 39 are integrally fixed. The length of the beam of the vibration gate 40 is L.
The vibrating gate 40 is connected to the electrode 4 made of aluminum.
It is connected via a wiring portion W G indicated by 1 and the dotted line.

【0049】つまり、振動ゲート40とシリコン基板3
5とは両端を除いて間隙x2だけ離れて配置され、この
振動ゲート40に対応するシリコン基板35のドレイン
DとソースSとの間にチャネルCNN2が形成される。
That is, the vibration gate 40 and the silicon substrate 3
5 and are spaced apart by a gap x 2 except the ends, channel CNN2 is formed between the drain D and the source S of the silicon substrate 35 corresponding to the vibration gate 40.

【0050】シリコン基板35の上面に形成されたこれ
らのドレインD、チャネルCNN2およびソースSの上
には弗化水素酸(HF)に対する耐食性の高い保護膜4
2、例えばSi34、Sixy、SiC、AL23など
と、酸化膜43とからなる2層構造膜44が形成されて
いる。
On the drain D, the channel CNN2 and the source S formed on the upper surface of the silicon substrate 35, a protective film 4 having high corrosion resistance to hydrofluoric acid (HF) is formed.
2, for example, S i3 N 4, S i C x N y, S i C, and the like AL 2 O 3, is a two-layer structure film 44 made of an oxide film 43 is formed.

【0051】そして、この2層構造膜44と振動ゲート
40との間は振動ゲート40が固定端38、39を節と
して上下に振動できるように間隙が設けられている。こ
のようにして振動ゲージ45が構成されている。
A gap is provided between the two-layer structure film 44 and the vibration gate 40 so that the vibration gate 40 can vibrate up and down with the fixed ends 38 and 39 as nodes. Thus, the vibration gauge 45 is configured.

【0052】図10は図9に示す振動ゲージ45の開ル
ープ特性を説明するための説明図である。vioは特性を
とるために印加する交流電圧、Vgは振動ゲート40に
印加する直流バイアス電圧である。図11〜図13に示
す振動ゲージ45の特性を図10を参照して説明する。
FIG. 10 is an explanatory diagram for explaining the open loop characteristics of the vibration gauge 45 shown in FIG. v io is an AC voltage applied to obtain characteristics, and V g is a DC bias voltage applied to the oscillation gate 40. The characteristics of the vibration gauge 45 shown in FIGS. 11 to 13 will be described with reference to FIG.

【0053】図11は直流バイアス電圧対交流出力の特
性を示す特性図である。縦軸は交流電圧vOOの実効値を
用いた増幅度として示されている。そして、この場合は
一定の交流電圧vioを印加した状態でドレインDに出力
される交流電圧vOOが直流バイアス電圧Vgによってど
のように変化するかを示している。
FIG. 11 is a characteristic diagram showing characteristics of DC bias voltage versus AC output. The vertical axis indicates the degree of amplification using the effective value of the AC voltage vOO . In this case indicates whether the AC voltage v OO output to the drain D while applying a constant AC voltage v io how changes by the DC bias voltage V g.

【0054】振動ゲート40にはバイアス電圧Vgを印
加しない状態、つまりVg=0のときが最も大きな出力
電圧が得られることを図11は示している。これは、図
1におけるE2=0に対応するときが最も効率が良いこ
とを示している。
FIG. 11 shows that the largest output voltage is obtained when no bias voltage Vg is applied to the oscillation gate 40, that is, when Vg = 0. This indicates that the efficiency is highest when E 2 = 0 in FIG.

【0055】次に、Vg=−2ボルト付近で信号がでな
い領域が存在する。これはドレインDとソースSとの間
には多少の電位差(−2ボルト程度)が存在し、これに
よる静電力とこのVgによる静電力とが相殺して振動ゲ
ート40に対して吸引力がなくなるためである。また、
g=−7ボルトを越えると振動ゲート40がシリコン
基板側に静電力により付着して信号が出なくなる。
Next, there is a region where there is no signal near V g = −2 volts. It exists some potential difference (approximately -2 volts) between the drain D and the source S, the suction force to offset this by electrostatic and the electrostatic force by the V g is against vibration gate 40 It is because it disappears. Also,
When V g exceeds -7 volts, the vibration gate 40 adheres to the silicon substrate side by electrostatic force and no signal is output.

【0056】図12は直流バイアス電圧対周波数出力の
特性を示す特性図である。縦軸はドレインDに現れる交
流電圧vOOの共振周波数fOOで示されている。そして、
この場合は一定の交流電圧vioを印加した状態でドレイ
ンDに出力される交流電圧v OOの共振周波数fOOが直流
バイアス電圧Vgによってどのように変化するかを示し
ている。
FIG. 12 shows the relationship between the DC bias voltage and the frequency output.
It is a characteristic view showing a characteristic. The vertical axis is the intersection that appears in the drain D.
Current voltage vOOResonance frequency fOOIndicated by And
In this case, the constant AC voltage vioDray while applying
AC voltage v output to OOResonance frequency fOOIs DC
Bias voltage VgShow how it changes
ing.

【0057】振動ゲート40にはバイアス電圧Vgを印
加しない状態、つまりVg=0の付近のときが最もVg
対するfOOの変化が小さいことが示されている。つま
り、Vg=0の状態は、共振周波数fOOのバイアス電圧
g依存性が小さく、安定している状態にある。
It is shown that the change in f OO with respect to V g is smallest when no bias voltage V g is applied to the oscillation gate 40, that is, when V g = 0. In other words, the state of V g = 0 is a state in which the dependence of the resonance frequency f OO on the bias voltage V g is small, and the state is stable.

【0058】以上の図11と図12に示す特性曲線か
ら、振動ゲート40にはバイアス用の直流電圧を印加し
ない図8に示す構成は、効率も周波数安定性も共に良い
ことが判る。
From the characteristic curves shown in FIGS. 11 and 12, it can be seen that the configuration shown in FIG. 8 in which no bias DC voltage is applied to the oscillation gate 40 has good efficiency and frequency stability.

【0059】なお、図13はドレイン/ソース間電圧V
ds対交流出力の特性を示す特性図である。縦軸はドレイ
ンにおける交流電圧vOOの実効値を用いた増幅度として
示されている。
FIG. 13 shows the drain-source voltage V
FIG. 9 is a characteristic diagram showing characteristics of ds versus AC output. The vertical axis indicates the amplification using the effective value of the AC voltage vOO at the drain.

【0060】そして、この場合は一定の交流電圧vio
印加し、Vg=0とした状態でドレインDに出力される
交流電圧vOOが直流電圧E1の変化、つまりドレイン/
ソース間電圧Vdsによってどのように変化するかを示し
ている。振動ゲート40の梁の長さLをL1とL2に(L
1<L2)変えて示してある。これは、ソース電圧がゼロ
であるので、結局、交流電圧vOOのドレイン直流電圧依
存性を示していることとなる。
Then, in this case, a constant AC voltage v io is applied, and the AC voltage v OO output to the drain D in a state where V g = 0 is changed by the change of the DC voltage E 1 , that is,
It shows how the voltage varies with the source-to-source voltage V ds . The length L of the beam of the vibration gate 40 is changed to L 1 and L 2 (L
1 <L 2 ). This means that since the source voltage is zero, the drain voltage of the AC voltage vOO is dependent on the DC voltage.

【0061】図14は以上のような特性をもつ振動ゲー
ジ45を用いて自励発振回路を構成した振動式トランス
デューサを示す。ドレインDは一端が直流電源−E1に
接続されたバイアス用の定電流源CC2に接続されてい
る。
FIG. 14 shows a vibrating transducer in which a self-excited oscillation circuit is formed using the vibration gauge 45 having the above-described characteristics. The drain D has one end connected to a bias constant current source CC2 connected to the DC power supply -E1.

【0062】ソースSは共通電位点COMに接続されて
いる。これらのドレインDとソースSに対向するゲート
Gとして機能する振動ゲート40は、抵抗R3の一端に
接続されその抵抗R3の他端は共通電位点COMに接続
されている。さらに、移動電極40はコンデンサC3
介して可変増幅回路46の出力端に接続されている。
The source S is connected to the common potential point COM. Vibrating gate 40 which functions as a gate G opposed to these drain D and the source S, the other end of the resistor R 3 is connected to one end of the resistor R 3 is connected to the common potential point COM. Furthermore, the moving electrode 40 is connected to the output terminal of the variable amplifier 46 via a capacitor C 3.

【0063】非反転入力端(+)にバイアス電圧ER1
印加された演算増幅器47の反転入力端(−)は、振動
ゲージ45のドレインDに接続されると共にその出力端
と抵抗R4で接続されている。
[0063] The non-inverting input terminal (+) to the inverting input of the operational amplifier 47 to which a bias voltage E R1 is applied (-) is its output end is connected to the drain D of the vibration gauge 45 by a resistor R 4 It is connected.

【0064】演算増幅器47の出力端は、90°移相回
路48を介して可変増幅回路46の入力端に接続される
と共に整流/平滑回路49の入力端に接続されている。
この整流/平滑回路49の出力端は、非反転入力端
(+)に設定電圧ER2が印加された誤差増幅器50の反
転入力端(−)に接続されている。この誤差増幅器50
の出力端に現れる誤差電圧Veで可変増幅回路46の利
得を制御する。
The output terminal of the operational amplifier 47 is connected to the input terminal of the variable amplifier circuit 46 via the 90 ° phase shift circuit 48 and to the input terminal of the rectifier / smoothing circuit 49.
The output terminal of the rectifier / smoothing circuit 49 is connected to the inverting input terminal (-) of the error amplifier 50 to which the set voltage E R2 is applied to the non-inverting input terminal (+). This error amplifier 50
Controlling the gain of the variable amplifier 46 by the error voltage appearing at the output terminal V e.

【0065】次に、以上のように構成された振動式トラ
ンスデューサ51の動作について説明する。共振点でド
レインDに流れる交流のドレイン電流id2は、ドレイン
D/振動ゲート40間の電圧に対して90°位相が進ん
で流れる。演算増幅器47はこのドレイン電流id2を電
圧信号Vd2に変換して90°移相回路48に出力する。
90°移相回路48は電圧信号Vd2を90°位相を遅ら
して可変増幅回路46に印加し、その出力端からコンデ
ンサC3を介して振動ゲート40に印加する。
Next, the operation of the vibrating transducer 51 configured as described above will be described. The AC drain current id2 flowing to the drain D at the resonance point flows with a 90 ° phase advance with respect to the voltage between the drain D and the oscillation gate 40. The operational amplifier 47 converts the drain current id2 into a voltage signal Vd2 and outputs it to the 90-degree phase shift circuit 48.
90 ° phase shift circuit 48 is applied to the variable amplifier 46 by a voltage signal V d2 Okurashi a 90 ° phase, it is applied to the vibrating gate 40 via a capacitor C 3 from the output end.

【0066】このように、振動ゲージ45−演算増幅器
47−90°位相回路48−可変増幅回路46−振動ゲ
ージ45を結ぶループにより自励発振回路が形成され発
振が継続される。発振周波数は端子T0で検出される。
なお、定電流源CC2は演算増幅器47が飽和しないよ
うに直流バイアス電流を設定する。
As described above, a self-excited oscillation circuit is formed by the loop connecting the vibration gauge 45, the operational amplifier 47, the 90 ° phase circuit 48, the variable amplifier circuit 46, and the vibration gauge 45, and the oscillation is continued. Oscillation frequency is detected at the terminal T 0.
The constant current source CC2 sets a DC bias current so that the operational amplifier 47 does not saturate.

【0067】この場合に、交流の電圧信号Vd2は、整流
/平滑回路49で整流/平滑されて直流電圧とされる。
誤差増幅器50はこの直流電圧と設定電圧ER2と比較し
て設定電圧ER2に等しくなるような誤差電圧Veを可変
増幅回路46に出力し、その増幅度を制御して全体とし
て発振振幅が一定になるように振幅制御する。
In this case, the AC voltage signal V d2 is rectified / smoothed by the rectification / smoothing circuit 49 to be a DC voltage.
The error amplifier 50 compares the DC voltage with the set voltage E R2 and outputs an error voltage V e that becomes equal to the set voltage E R2 to the variable amplifier circuit 46, controls the amplification degree, and the oscillation amplitude as a whole is reduced. The amplitude is controlled so as to be constant.

【0068】図15はインダクタを用いて自励発振回路
を構成した振動式トランスデューサを示す。図15
(a)はPチャネル形として構成した振動ゲージ52、
図15(b)はNチャネル形の振動ゲージ45の例をそ
れぞれ示している。
FIG. 15 shows a vibrating transducer in which a self-excited oscillation circuit is formed using an inductor. FIG.
(A) is a vibration gauge 52 configured as a P-channel type,
FIG. 15B shows an example of an N-channel vibration gauge 45.

【0069】図15(a)において、振動ゲージ52の
振動ゲートGは、抵抗R3を介してソースSに、そのド
レインDはインダクタLn1の一端に、そのインダクタL
n1の他端は直流電源E3の負電極にそれぞれ接続されて
いる。さらに、直流電源E3の正電極はソースSと共通
電位点COMに接続されている。ここで、抵抗R3は振
動ゲートGの電位を固定化するためのものである。
In FIG. 15A, a vibration gate G of the vibration gauge 52 is connected to a source S via a resistor R 3 , a drain D is connected to one end of an inductor L n1 , and the inductor L
n1 and the other end of which is connected to the negative electrode of the DC power source E 3. Further, the positive electrode of the DC power source E 3 is connected to the common potential point COM and the source S. Here, the resistance R 3 is for immobilizing a potential vibration gate G.

【0070】また、図15(b)において、振動ゲージ
45の振動ゲートGは、抵抗R3を介して共通電位点C
OMとソースSに、そのドレインDはインダクタLn2
一端に、そのインダクタLn2の他端は直流電源E3の正
電極にそれぞれ接続されている。そして、直流電源E3
の負電極は共通電位点COMに接続されている。
[0070] Further, in FIG. 15 (b), the vibration gate G of the vibration gauge 45, the common potential point C through a resistor R 3
The OM and the source S, the drain D to one end of the inductor L n2, the other end of the inductor L n2 are respectively connected to the positive electrode of the DC power source E 3. And the DC power supply E 3
Are connected to a common potential point COM.

【0071】以上の構成において、振動ゲートGには直
流バイアス電圧は印加されていないが、必要に応じて、
抵抗R3の代わりに、図15(a)の回路ではその振動
ゲートGにソースSに対して負電位を、図15(b)の
回路ではその振動ゲートGにソースSに対して正電位を
印加して振動ゲージ52、45の相互コンダクタンスを
変えて電流増幅率を制御しても良い。
In the above configuration, no DC bias voltage is applied to the oscillation gate G, but if necessary,
In place of the resistor R 3, a negative potential with respect to the source S to the vibration gate G in the circuit of FIG. 15 (a), a positive potential with respect to the source S in the circuit in the vibration gate G shown in FIG. 15 (b) The current amplification factor may be controlled by changing the mutual conductance of the vibration gauges 52 and 45 by applying the voltage.

【0072】次に、図15(a)に示す振動式トランス
デューサの動作について図16に示す波形図を用いて説
明する。ドレインDと振動ゲートGとの間に印加される
交流電圧Vgd(図16(a))に対してドレインDに流
れる交流のドレイン電流id3は、図16(b)に示すよ
うに90°位相が進む。
Next, the operation of the vibration transducer shown in FIG. 15A will be described with reference to the waveform chart shown in FIG. With respect to the AC voltage V gd (FIG. 16A) applied between the drain D and the oscillation gate G, the AC drain current id3 flowing through the drain D is 90 ° as shown in FIG. 16B. The phase advances.

【0073】したがって、ソースSに対してドレインD
に発生する交流のドレイン電圧Vd3は、 Vd3=jωLn1・id3 (14) となり、id3に対して90°位相が進む。但し、ω=2
πf、fは共振周波数である。
Accordingly, the drain D is
The drain voltage V d3 of the alternating current generated at this time is as follows: V d3 = jωL n1 · id 3 (14), and the phase is advanced by 90 ° with respect to id 3 . Where ω = 2
πf, f are resonance frequencies.

【0074】しだがって、このドレイン電圧Vd3は、振
動ゲートGとドレインDとの間で見れば、180゜位相
が反転されてVd3´(図16(d))となり、当初の交
流電圧Vgd(図16(a))とその位相が一致し、発振
条件を満足する。
Therefore, when the drain voltage V d3 is viewed between the oscillating gate G and the drain D, the phase is inverted by 180 ° to become V d3 ′ (FIG. 16 (d)), The voltage V gd (FIG. 16A) has the same phase as the voltage V gd and satisfies the oscillation condition.

【0075】このため、ドレイン電圧Vd3の周波数を検
出することにより圧力などに起因する歪を検出すること
ができる。以上の点は図15(b)の場合も同様であ
り、同じように自励発振する。
Therefore, by detecting the frequency of the drain voltage V d3 , it is possible to detect distortion caused by pressure or the like. The above points are the same in the case of FIG. 15B, and self-excited oscillation occurs in the same manner.

【0076】図17は狭帯域の演算増幅器を用いて構成
した他の振動式トランスデューサの例を示す。振動ゲー
ジ52はPチャネルで構成してある。振動ゲートGは抵
抗R3を介してソースSと共に共通電位点COMに接続
されている。
FIG. 17 shows another example of a vibrating transducer constituted by using a narrow-band operational amplifier. The vibration gauge 52 is constituted by a P channel. The oscillation gate G is connected to the common potential point COM together with the source S via the resistor R3.

【0077】演算増幅器53の反転入力端(−)は、ド
レインDに接続されると共に抵抗R 5を介してその出力
端に接続されている。また、その非反転入力端(+)は
設定電源E4により共通電位点COMに対して負の電位
に設定されている。
The inverting input terminal (-) of the operational amplifier 53 is
Connected to the rain D and a resistor R FiveIts output via
Connected to the end. The non-inverting input terminal (+)
Setting power supply EFourNegative potential with respect to the common potential point COM
Is set to

【0078】この場合の演算増幅器53は、狭帯域の演
算増幅器を用い、反転入力端子(−)の電位は図18に
示すような周波数特性を有している。横軸は周波数fを
示し、Aは位相特性を、Bはゲイン特性をそれぞれ示し
ている。演算増幅器53の反転入力端子(−)の特性
は、周波数がfAとfBの範囲で、位相は90°ずれて一
定であり、ゲインは直線的に変化する。振動ゲージの共
振周波数が周波数fAとfBの間となるような演算増幅器
53を使用する。
In this case, the operational amplifier 53 uses a narrow-band operational amplifier, and the potential of the inverting input terminal (-) has a frequency characteristic as shown in FIG. The horizontal axis indicates the frequency f, A indicates the phase characteristic, and B indicates the gain characteristic. Inverting input terminal of the operational amplifier 53 (-) characteristic of the range of frequencies f A and f B, the phase is constant offset 90 °, the gain varies linearly. Resonance frequency of the vibration gauge uses an operational amplifier 53 such that between the frequencies f A and f B.

【0079】演算増幅器53は反転入力端(−)と非反
転入力端(+)の電位が同じになるように動作するの
で、反転入力端(−)の電圧は設定電源E4と同一に維
持され、振動ゲージ52の直流電源となる。
[0079] The operational amplifier 53 is an inverting input terminal (-) and the potential of the non-inverting input terminal (+) is operated to be the same, the inverting input terminal (-) voltage is kept the same as setting the power E 4 The DC power is supplied to the vibration gauge 52.

【0080】また、演算増幅器53の反転入力端子
(−)の特性は図18に示すように90°位相がシフト
する特性を利用するので、これは等価的にインダクタと
して機能し、演算増幅器53の反転入力端(−)の電圧
はドレイン電流id4に対して90°位相が進むこととな
る。したがって、図15の場合と同様な動作をする。た
だし、この場合は演算増幅器53の出力端からドレイン
電圧Vd4を取り出すので、低インピーダンスで出力させ
ることができるメリットがある。
The characteristic of the inverting input terminal (-) of the operational amplifier 53 utilizes the characteristic that the phase is shifted by 90 degrees as shown in FIG. The voltage at the inverting input terminal (-) has a 90 degree phase advance with respect to the drain current id4 . Therefore, the same operation as in FIG. 15 is performed. However, in this case, since the drain voltage Vd4 is extracted from the output terminal of the operational amplifier 53, there is a merit that the output can be performed with low impedance.

【0081】図19はコンデンサを用いて自励発振回路
を構成した他の振動式トランスデューサの例を示す。こ
の場合は、振動ゲージ52はPチャネルで構成し、位相
シフト素子はインダクタの代わりにコンデンサを用いる
構成としたものである。振動ゲージ52の振動ゲートG
にはバイアス電圧E6が、共通電位点COMに対して負
電位として印加され、そのソースSも共通電位点COM
に接続されている。
FIG. 19 shows another example of a vibrating transducer using a capacitor to form a self-excited oscillation circuit. In this case, the vibration gauge 52 is configured by a P-channel, and the phase shift element is configured to use a capacitor instead of an inductor. Vibration gate G of vibration gauge 52
, A bias voltage E 6 is applied as a negative potential with respect to the common potential point COM, and its source S is also
It is connected to the.

【0082】ドレインDは、直流ドレイン電流IDを供
給する定電流源CC3を介して直流電源E5の負電極
に、その直流電源E5の正電極は共通電位点COMにそ
れぞれ接続され、また定電流源CC3の両端には移相用
のコンデンサCPが接続されている。
The drain D is connected to the negative electrode of the DC power supply E 5 via a constant current source CC 3 for supplying the DC drain current ID, and the positive electrode of the DC power supply E 5 is connected to the common potential point COM. A phase shift capacitor CP is connected to both ends of the constant current source CC3.

【0083】この場合は、E6>E5の関係が満たされる
ように電圧値が設定されるので、図16(d)のVgd´
に示すようにVgdに対して位相が反転しない。したがっ
て、コンデンサCPを用いて、交流のドレイン電流id5
に対してドレイン電圧Vd5の位相を90°遅らせて同相
として発振条件を満たさせている。
In this case, since the voltage value is set so as to satisfy the relationship of E 6 > E 5 , V gd ′ in FIG.
As shown in FIG. 7, the phase does not reverse with respect to V gd . Thus, by using the capacitor C P, AC drain current i d5
In contrast, the phase of the drain voltage V d5 is delayed by 90 ° to satisfy the oscillation condition as the same phase.

【0084】図20はインダクタを用いて自励発振回路
を構成した他の振動式トランスデューサを示す。図20
はPチャネル形として構成した例である。振動ゲージ5
2のドレインDはドレイン電流id6を検出する抵抗R6
を介して共通電位点COMに、ソースSは直流電源E6
に接続されている。
FIG. 20 shows another vibrating transducer in which a self-excited oscillation circuit is formed using an inductor. FIG.
Is an example configured as a P-channel type. Vibration gauge 5
2 is a resistor R 6 for detecting a drain current id 6.
To the common potential point COM, the source S is a DC power source E 6
It is connected to the.

【0085】トランジスタQ1のベースには抵抗R6の両
端の電圧がカップリング用のコンデンサC4を介して、
直流電源E6を抵抗R7とR8で分圧したバイアス用の分
圧電圧がそれぞれ印加されている。
The voltage across the resistor R 6 is applied to the base of the transistor Q 1 via a coupling capacitor C 4 .
A divided voltage for bias obtained by dividing the DC power supply E 6 by the resistors R 7 and R 8 is applied.

【0086】また、直流電源E6と共通電位点COMと
の間には、インダクタLn3と、トランジスタQ1のコレ
クタとエミッタと、トランジスタQ1のアイドリング電
流を決める抵抗R9が直列に接続されている。
[0086] Further, between the DC power supply E 6 and the common potential point COM, an inductor L n3, the collector and emitter of the transistor Q 1, resistor R 9 to determine the idling current of the transistor Q 1 is connected in series ing.

【0087】そして、トランジスタQ1のコレクタはカ
ップリング用のコンデンサC5を介して振動ゲージ52
の振動ゲートGに、振動ゲートGはバイアス用の抵抗R
10を介してソースSにそれぞれ接続されている。これら
の振動ゲージ52、抵抗R6、R10、コンデンサC5を除
く点線で囲まれた部分で90°遅相回路54が構成され
ている。
The collector of the transistor Q 1 is connected to the vibration gauge 52 via a coupling capacitor C 5.
The oscillation gate G has a resistor R for bias.
Each is connected to the source S via 10 . These vibrations gauge 52, the resistance R 6, R 10, 90 ° slow circuit 54 at a portion surrounded by a dotted line, except for the capacitor C 5 is constructed.

【0088】次に、以上のように構成された振動式トラ
ンスデューサの動作について図21に示す波形図を用い
て説明する。共振点では、図21に示すように、振動ゲ
ートGとドレインD間の電圧VGDに対してドレイン電流
d6は位相が90°進む。このドレイン電流id6は抵抗
6によりドレイン電圧に変換され、コンデンサC4及び
抵抗R7とR8の並列抵抗で構成されるハイパスフイルタ
を介してトランジスタQ1で増幅され、コレクタ電流i
d6´としてインダクタLn3に流される。この場合のコレ
クタ電流id6´とドレイン電流id6との位相は同相関係
にある。
Next, the operation of the vibrating transducer configured as described above will be described with reference to the waveform diagram shown in FIG. At the resonance point, as shown in FIG. 21, the phase of the drain current id6 advances by 90 ° with respect to the voltage V GD between the oscillation gate G and the drain D. The drain current i d6 is converted to the drain voltage by the resistor R 6, it is amplified by the transistor Q 1 through a high-pass filter constituted by the parallel resistance of the capacitor C 4 and the resistor R 7 and R 8, the collector current i
It flows in the inductor L n3 as d6 '. In this case, the phases of the collector current id6 'and the drain current id6 are in phase.

【0089】したがって、インダクタLn3の両端の電
圧、つまり振動ゲージ52の振動ゲートとソース間電圧
SGはドレイン電流id6に対して90°位相が進むの
で、振動ゲートとドレイン間電圧VGDはドレイン電流i
d6に対して90°位相が遅れ、発振条件を満足し、自励
発振を継続する。
Therefore, the voltage between both ends of the inductor L n3 , that is, the voltage V SG between the vibrating gate and the source of the vibrating gauge 52 advances by 90 ° with respect to the drain current id 6 , so that the voltage V GD between the vibrating gate and the drain becomes Drain current i
The phase is delayed by 90 ° with respect to d6 , the oscillation condition is satisfied, and the self-excited oscillation is continued.

【0090】図22はコンデンサを用いて自励発振回路
を構成した他の振動式トランスデューサを示す。図22
はPチャネル形として構成した例である。振動ゲージ5
2のドレインDはドレイン電流id7を検出する抵抗R11
を介して共通電位点COMに、ソースSは直流電源E7
にそれぞれ接続されている。電界効果トランジスタQ2
のゲートGには抵抗R11の両端の電圧がコンデンサC6
と抵抗R12で構成されるハイパスフイルタを介して印加
されている。
FIG. 22 shows another vibrating transducer in which a self-excited oscillation circuit is formed using a capacitor. FIG.
Is an example configured as a P-channel type. Vibration gauge 5
2 is a resistor R 11 for detecting a drain current id7.
, The source S is connected to the DC power source E 7
Connected to each other. Field effect transistor Q 2
The voltage across the resistor R 11 is applied to the gate G of the capacitor C 6.
It is applied through a high-pass filter composed of a resistor R 12 and.

【0091】電界効果トランジスタQ2のドレインDと
ソースSは、それぞれ抵抗R13とR1 4を介して電源E7
と共通電位点COMとの間に接続されている。このドレ
インDとソースSとの間には、コンデンサC7と抵抗R
15とが直列に接続され、これ等の接続点は電界効果トラ
ンジスタQ3のゲートGに接続されている。
[0091] The drain D and source S of the field effect transistor Q 2 is the power supply through respective resistors R 13 and R 1 4 E 7
And the common potential point COM. A capacitor C 7 and a resistor R are provided between the drain D and the source S.
15 and are connected in series, which like the connection point is connected to the gate G of the field effect transistor Q 3.

【0092】電界効果トランジスタQ3のドレインDは
電源E7に、ソースSは抵抗R16を介して共通電位点C
OMにそれぞれ接続されている。さらに、ソースSはコ
ンデンサC5と抵抗R10で構成されるハイパスフイルタ
を介して振動ゲージ52の振動ゲートGに接続されてい
る。
The drain D of the field effect transistor Q 3 is connected to a power supply E 7 , and the source S is connected to a common potential point C via a resistor R 16.
OM. Further, the source S is connected to the vibrating gate G of the vibration gauge 52 via a high-pass filter composed of a capacitor C 5 and the resistor R 10.

【0093】これらの振動ゲージ52、抵抗R11
10、コンデンサC5を除く点線で囲まれた部分で90
°遅相回路55が構成されている。具体的には、抵抗R
13、R14、R15、電界効果トランジスタQ2とコンデン
サC7で90°遅相させ、電界効果トランジスタQ3はソ
ースフオロワとして機能している。動作については、図
20に示す振動式トランスデューサの場合と同様である
ので、省略する。
The vibration gauge 52, the resistance R 11 ,
90 in the portion surrounded by the dotted line except for R 10 and capacitor C 5
° A delay circuit 55 is configured. Specifically, the resistance R
13, R 14, R 15, a field effect transistor Q 2 and a capacitor C 7 is 90 ° lagging phase, the field effect transistor Q 3 are functions as Sosufuorowa. The operation is the same as that of the vibration transducer shown in FIG.

【0094】今までの説明では、図8に示すような振動
ゲージと電子回路とを結合して振動式トランスデューサ
を構成する点について説明した。次に、このような振動
式トランスデューサの構成要素としての振動ゲージ45
を製造する製造方法について、図23と図24に示す製
造工程図を用いて説明する。なお、図24に示す製造工
程は、図23に示す製造工程に連続して続くものである
が、説明の便宜上2つに分割してある。
In the above description, the description has been given of the point that the vibration gauge and the electronic circuit as shown in FIG. 8 are combined to form the vibration transducer. Next, a vibration gauge 45 as a component of such a vibration type transducer is described.
Will be described with reference to manufacturing process diagrams shown in FIGS. 23 and 24. Although the manufacturing process shown in FIG. 24 is continuous with the manufacturing process shown in FIG. 23, it is divided into two for convenience of explanation.

【0095】図8に示す構成では、振動ゲート40の部
分とこれを両端で固定する固定端38、39の部分とで
は製造工程の過程で生じる断面構造が異なるので、同一
工程ではあるが左右に分離してこれらを各別に図示す
る。左側の図は振動ゲート40の中央部の断面構造で、
右側の図が固定端38の部分の断面構造である。なお、
固定端39の部分は固定端38の部分と同一の構造であ
るので省略する。
In the structure shown in FIG. 8, the cross-sectional structure generated in the course of the manufacturing process is different between the portion of the vibration gate 40 and the portions of the fixed ends 38 and 39 for fixing the same at both ends. These are separated and shown separately. The figure on the left shows the cross-sectional structure of the central part of the vibration gate 40.
The drawing on the right shows the cross-sectional structure of the fixed end 38. In addition,
The fixed end 39 has the same structure as the fixed end 38 and will not be described.

【0096】ステップ1は、ゲート酸化膜形成工程を示
す。n形のシリコン単結晶の基板60の上にゲート酸化
膜61を、例えば500オングストローム程度の厚さに
形成する。この工程では、振動ゲートの中央部と固定端
部での断面構造は同一に形成される。この後、ステップ
2に移行する。以後、各ステップをステップ番号に従っ
て進行する。
Step 1 shows a gate oxide film forming step. A gate oxide film 61 is formed on an n-type silicon single crystal substrate 60 to a thickness of, for example, about 500 angstroms. In this step, the cross-sectional structures at the center and the fixed end of the vibration gate are formed to be the same. Thereafter, the process proceeds to step 2. Thereafter, each step proceeds according to the step number.

【0097】ステップ2は、イオン注入工程を示す。こ
こでは、p形不純物としてボロンを所定領域にイオン注
入する。これにより、振動ゲートの中央部ではチャネル
CCNを形成する予定の所定間隔WNをおいてp形のソ
ース部62(図8のWSに対応)とドレイン部63(図
8のWDに対応)とを形成し、固定端部ではp形のゲー
トリード部64(図8のWGに対応)を形成する。
Step 2 shows an ion implantation process. Here, boron is ion-implanted into a predetermined region as a p-type impurity. Thus, corresponding to W D of (W corresponds to S in FIG. 8) and the drain part 63 (FIG. 8 source 62 of p-type at a predetermined interval W N plan to form a channel CCN in the central portion of the vibrating gate ), And a p-type gate lead portion 64 (corresponding to WG in FIG. 8) is formed at the fixed end.

【0098】ステップ3は、チャネル形成工程を示す。
ここでは、振動ゲートの中央部においてチャネルCCN
を形成する予定の所定間隔WNのチャネル部64(CC
N2)にボロンを浅い深さでイオン注入する。これによ
って、ソース・ドレイン間の抵抗を所定値に制御するこ
とができる。この場合、固定端部では変化がない。
Step 3 shows a channel forming step.
Here, the channel CCN is located at the center of the oscillation gate.
Are formed at predetermined intervals W N of the channel portions 64 (CC
N2) is ion-implanted with boron at a shallow depth. Thereby, the resistance between the source and the drain can be controlled to a predetermined value. In this case, there is no change at the fixed end.

【0099】ステップ4は、窒化膜形成工程を示す。こ
の工程では、後工程で使用する弗化水素酸(HF)に対
するゲート酸化膜61の保護のために、弗化水素酸に対
して耐性が強い絶縁膜65として例えばSixy膜を
ほぼ1000オングストローム程度の厚さでゲート酸化
膜61の上に成膜する。
Step 4 shows a nitride film forming step. In this step, in order to protect the gate oxide film 61 against hydrofluoric acid (HF) to be used in the subsequent step, the as an insulating film 65 strong resistance against hydrofluoric acid e.g. S i C x N y film A film is formed on the gate oxide film 61 to a thickness of about 1000 angstroms.

【0100】ステップ5は、第1犠牲層酸化膜形成工程
を示す。この工程は、先ず、最終的に振動ゲート40の
周囲に空隙を形成するための下側の犠牲層としてCVD
(Chemical Vapour Deposition)法により5000オン
グストローム程度の厚さに絶縁膜65の上に酸化膜66
を形成する。次に、固定端部に対しては、フオトリソグ
ラフイ技術により固定端38が形成される予定の部分の
ゲート酸化膜61、絶縁膜65、及び酸化膜66の部分
を開口部67として開口する。
Step 5 shows a first sacrifice layer oxide film forming step. In this step, first, CVD is performed as a lower sacrificial layer for finally forming a space around the oscillation gate 40.
An oxide film 66 is formed on the insulating film 65 to a thickness of about 5000 angstroms by a (Chemical Vapor Deposition) method.
To form Next, the gate oxide film 61, the insulating film 65, and the oxide film 66 in the portion where the fixed end 38 is to be formed by photolithography are opened as openings 67 with respect to the fixed end.

【0101】ステップ6は、ポリシリコン成膜工程を示
す。この工程は最終的に振動ゲート40と固定端38と
を形成するための前工程である。先ず、酸化膜66と開
口部67の上にポリシリコン68を例えば1μm程度の
厚さで成膜する。この後、導電性を付与するためにボロ
ンをドープする。次に、フオトリソグラフイ技術により
振動ゲート40に対応する部分と開口部67に対応する
部分にマスクをしてから、RIE(Reactive Ion Etchi
ng)によりポリシリコン68を所定の形状にエッチング
して最終的に振動ゲートとなる板状の梁69と、開口部
67にY形の支柱70を形成する。
Step 6 shows a polysilicon film forming step. This step is a pre-step for finally forming the vibration gate 40 and the fixed end 38. First, a polysilicon 68 is formed on the oxide film 66 and the opening 67 to a thickness of, for example, about 1 μm. Thereafter, boron is doped to impart conductivity. Next, a portion corresponding to the vibration gate 40 and a portion corresponding to the opening 67 are masked by photolithography, and then RIE (Reactive Ion Etchi
In step (ng), the polysilicon 68 is etched into a predetermined shape to form a plate-like beam 69 that finally becomes a vibration gate and a Y-shaped column 70 in the opening 67.

【0102】ステップ7は、第2犠牲層酸化膜形成工程
を示す。この工程は、最終的に振動ゲート40の周囲に
空隙を形成するための下側を除く部分の犠牲層としてC
VD法により5000オングストローム程度の厚さに酸
化膜66、梁69、及び支柱70の上に酸化膜71を形
成する。
Step 7 shows a step of forming a second sacrificial layer oxide film. In this step, C is finally formed as a sacrificial layer except for the lower side for forming a gap around the oscillation gate 40.
An oxide film 71 is formed on the oxide film 66, the beam 69, and the support 70 to a thickness of about 5000 angstroms by the VD method.

【0103】ステップ8は、酸化膜エッチング工程を示
す。まず、フオトリソグラフイ技術により振動ゲートの
中央部では梁69の近傍を、固定端部では支柱70の近
傍と支柱70のY字中央部72を除く部分をマスクして
から、これらの周囲の酸化膜66と71を弗化水素酸で
エッチングして間隙対応部73、74を形成する。
Step 8 shows an oxide film etching step. First, the vicinity of the beam 69 is masked at the center of the vibrating gate by photolithography, and the vicinity of the column 70 and the portion of the column 70 except for the Y-shaped central portion 72 are masked at the fixed end. The films 66 and 71 are etched with hydrofluoric acid to form gap corresponding portions 73 and 74.

【0104】ステップ9は、ギャップ対応成膜工程を示
す。この工程は、後工程で用いられるエッチング液を導
入するための犠牲層としての酸化膜75を、ほぼ500
オングストローム程度の厚さで絶縁膜65と間隙対応部
73、74の上を含んで全面にCVD法により形成す
る。この後、フオトリソグラフイ技術を用いてY字中央
部72の上の酸化膜75をエッチングして除去する。
Step 9 shows a film formation process corresponding to a gap. In this step, an oxide film 75 as a sacrificial layer for introducing an etching solution used in a later step is formed by approximately 500.
The insulating film 65 and the gap corresponding portions 73 and 74 are formed on the entire surface by a CVD method so as to have a thickness of about Å. Thereafter, the oxide film 75 on the Y-shaped central portion 72 is removed by etching using photolithography technology.

【0105】ステップ10は、シエル対応部形成工程を
示す。ステップ9で形成された酸化膜75などの上に1
μm程度の厚さになるようにポリシリコン76を成膜す
る。この後、RTA(Rapid Thermal Aneal)によりシ
エル及び振動ゲートのポリシリコンに残存するストレス
を短時間熱処理して除去し、これらが変形するのを防止
する。この後、フオトリソグラフイ技術を用いてマスク
し、RIEによりポリシリコン76をエッチングして振
動ゲートを覆う大きさの範囲にシエル対応部77を形成
する。
Step 10 shows a shell corresponding portion forming step. 1 is formed on the oxide film 75 formed in the step 9.
The polysilicon 76 is formed to have a thickness of about μm. Thereafter, the stress remaining in the polysilicon of the shell and the vibration gate is removed by heat treatment for a short time by RTA (Rapid Thermal Aneal) to prevent them from being deformed. Thereafter, masking is performed using a photolithography technique, and the polysilicon 76 is etched by RIE to form a shell corresponding portion 77 in a range covering the vibration gate.

【0106】ステップ11は、エッチングギャップ形成
工程を示す。この工程は、振動ゲートとシエルとを形成
するために、弗化水素酸を用いて酸化膜75をエッチン
グしながらこれを除去して導入孔78を形成し、ついで
この導入孔78を介して間隙対応部73、74をも除去
する。このようにして、振動ゲート40、固定端38、
及びシエル79を形成する。
Step 11 shows an etching gap forming step. In this step, in order to form an oscillation gate and a shell, the oxide film 75 is etched using hydrofluoric acid and removed to form an introduction hole 78, and then a gap is formed through the introduction hole 78. The corresponding parts 73 and 74 are also removed. In this way, the vibration gate 40, the fixed end 38,
And a shell 79 are formed.

【0107】ステップ12は、真空封止工程を示す。こ
の工程は、真空中でシエル79、導入孔78、絶縁膜6
5の上をポリシリコン80でほぼ5000オングストロ
ーム程度の厚さで成膜して、シエル79の内部を真空に
保持する。
Step 12 shows a vacuum sealing step. In this step, the shell 79, the introduction hole 78, the insulating film 6
5 is formed with polysilicon 80 to a thickness of about 5000 angstroms, and the inside of the shell 79 is kept at a vacuum.

【0108】ステップ13は、コンタクトホール形成工
程を示す。ソース部62とドレイン部63の上部にある
ゲート酸化膜61、絶縁膜65、及びポリシリコン80
の一部をフオトリソグラフイ技術とRIEとを用いて開
口してコンタクトホール81、82を形成する。同様に
して、ゲート部にもコンタクトホール84を形成するこ
とができる。
Step 13 shows a contact hole forming step. A gate oxide film 61, an insulating film 65, and a polysilicon 80 on the source portion 62 and the drain portion 63;
Are partially opened using photolithography technology and RIE to form contact holes 81 and 82. Similarly, a contact hole 84 can be formed in the gate portion.

【0109】ステップ14は、ダイアフラム形成工程を
示す。水酸化カリウム(KOH)液を用いて、中央部が
薄肉で周囲が厚肉となる薄肉部になるようにシリコン単
結晶の基板60の底部をエッチングしてダイアフラム8
3を形成する。
Step 14 shows a diaphragm forming step. Using a potassium hydroxide (KOH) solution, the bottom of the silicon single crystal substrate 60 is etched so that the central portion is thin and the peripheral portion is thick, and the diaphragm 8 is formed.
Form 3

【0110】ステップ15は、ボンデング工程を示す。
コンタクトホール81、82、84にアルミニウム製の
電極37、36を形成する。以上が、振動式トランスデ
ューサの振動ゲージをシェルで覆いダイアフラムを形成
する製造方法である。
Step 15 shows a bonding step.
The electrodes 37, 36 made of aluminum are formed in the contact holes 81, 82, 84. The above is the manufacturing method of forming the diaphragm by covering the vibration gauge of the vibration type transducer with the shell.

【0111】なお、ステップ11のエッチングギャップ
形成工程において、酸化膜75、間隙対応部73、74
を除去するエッチング剤として弗化水素酸を用いるもの
として説明したが、この弗化水素酸に代えて、所定の気
相エッチングを用いることにより、さらに効果的にエッ
チングをすることができる。次に、これについて説明す
る。
In the etching gap forming step of Step 11, the oxide film 75 and the gap corresponding portions 73 and 74 are formed.
Although it has been described that hydrofluoric acid is used as an etching agent for removing the hydrogen fluoride, etching can be more effectively performed by using a predetermined gas phase etching instead of the hydrofluoric acid. Next, this will be described.

【0112】弗化水素酸を用いる液相エッチングにおい
ては、エッチング後にエッチング液の表面張力により振
動ゲート40がポリシリコンのシエル79側、或いは絶
縁膜65側に付着し易いという問題がある。
In the liquid phase etching using hydrofluoric acid, there is a problem that the vibration gate 40 easily adheres to the polysilicon shell 79 side or the insulating film 65 side due to the surface tension of the etching solution after the etching.

【0113】このような場合には、例えば、窒素ガス9
5%、弗化水素ガス4.99%、水蒸気0.01%の割
合で混合されたエッチングガスを用いて気相エッチング
を行う。このように微量の水蒸気を混入させると、反応
自体はこの微量の水蒸気の存在により弗化水素ガスによ
る液相的反応となるが、微量な水蒸気により表面が乾燥
した状態となり表面張力が大幅に低下し、振動ゲートの
付着防止に効果がある。
In such a case, for example, nitrogen gas 9
Vapor phase etching is performed using an etching gas mixed at a ratio of 5%, hydrogen fluoride gas 4.99%, and water vapor 0.01%. When a small amount of water vapor is mixed in this way, the reaction itself becomes a liquid-phase reaction by hydrogen fluoride gas due to the presence of the small amount of water vapor, but the surface is dried by the small amount of water vapor and the surface tension is greatly reduced. In addition, it is effective in preventing the attachment of the vibration gate.

【0114】このときのエッチングガスと犠牲層として
の酸化膜(Si2)75などとの反応は、およそ (Si2+HF+H2O)→(Si4↑+H2O↑) となる。この反応の左側のH2Oは水蒸気を、右側のH2
O↑は揮発した水蒸気を示している。Si4↑は弗化シ
リコンが揮発(ガス化)することを示している。
[0114] oxide film as an etching gas and the sacrificial layer in this case reaction with such (S i O 2) 75 is approximately (S i O 2 + HF + H 2 O) → (S i F 4 ↑ + H 2 O ↑) Becomes Of H 2 O is water vapor left reaction, right H 2
O ↑ indicates vaporized water vapor. S i F 4 ↑ indicates that fluoride silicon is volatilized (gasified).

【0115】なお、この気相エッチングに際して、大き
な割合の窒素ガス(N2)が用いられているが、これは
弗化シリコンガス(Si4↑)と水蒸気(H2O↑)と
を十分に取り去るためのものである。
[0115] Note that when the vapor-phase etching, a large proportion of the nitrogen gas (N 2) is used, which is a a fluoride silicon gas (S i F 4 ↑) and water vapor (H 2 O ↑) It is to remove enough.

【0116】次に、振動ゲートの異なる構成について順
次説明する。図25は図9(図8)に対応する振動ゲー
トの他の構成を示す部分斜視図である。図8に示す振動
ゲート40には直流バイアスを印加しない構成であるの
で、振動ゲートとドレインとの間に発生する静電力によ
る付着は生じないが、これ等の間は極めて近接してお
り、その表面は平滑度の良い平面を成しているので、場
合により、分子間力などにより振動ゲートが保護膜42
に付着したままになることがある。このような事態にな
ると、発振が停止する。
Next, different configurations of the vibration gate will be sequentially described. FIG. 25 is a partial perspective view showing another configuration of the vibration gate corresponding to FIG. 9 (FIG. 8). Since no direct current bias is applied to the vibrating gate 40 shown in FIG. 8, there is no adhesion due to electrostatic force generated between the vibrating gate and the drain, but these are extremely close to each other. Since the surface has a flat surface with good smoothness, the vibration gate may be protected by the intermolecular force or the like in some cases.
May remain on the surface. In such a situation, the oscillation stops.

【0117】そこで、振動ゲート85と保護膜42との
間に接触する接触面積を小さくして“付着力<復元力”
の関係になるように振動ゲート85の底部にこの振動ゲ
ート85の長手中央軸に沿って微小な突起86を形成す
る。この突起86は、例えば幅が1μm以下の一本以上
の連続線、或いは破線状で高さが500オングストロー
ム以上の突起として形成する。
Therefore, the contact area between the vibration gate 85 and the protective film 42 is reduced to reduce the "adhesive force <restoring force".
A minute projection 86 is formed on the bottom of the vibration gate 85 along the longitudinal center axis of the vibration gate 85 so as to satisfy the following relationship. The projection 86 is formed, for example, as one or more continuous lines having a width of 1 μm or less, or a projection having a height of 500 Å or more in a broken line.

【0118】この突起86は、図25では振動ゲート8
5の底部にのみ設ける構成としてあるが、このほかに、
この振動ゲート85を覆うシエルの内面側、又は振動ゲ
ート85の上部に突起を設け、これ等を併用しても良
い。
The projection 86 is provided with the vibration gate 8 in FIG.
5 is provided only at the bottom, but in addition to this,
A projection may be provided on the inner surface side of the shell covering the vibration gate 85 or on the upper part of the vibration gate 85, and these may be used together.

【0119】図26は、振動ゲート85の底部に突起8
6を設ける場合の製造方法を示している。この工程は、
図23、図24に示す工程の一部として加入される。図
23に示すステップ5の次の工程にステップA1が挿入
される。ステップA1では、ステップ5において犠牲層
としてCVD法により形成された酸化膜66の上にレジ
スト87を塗布し、最終的に振動ゲート85が形成され
る予定の部分を、EB(Electron Beam)露光、或いはD
eep UV露光などにより、パターニングし、RIEによ
り酸化膜66に突起幅の細い溝88を形成する。この
後、レジスト87を除去する。
FIG. 26 shows a projection 8 on the bottom of the vibration gate 85.
6 shows a manufacturing method in the case where 6 is provided. This step is
This is added as a part of the steps shown in FIGS. Step A1 is inserted in the step next to Step 5 shown in FIG. In step A1, a resist 87 is applied on the oxide film 66 formed by the CVD method as a sacrificial layer in step 5, and a portion where the vibration gate 85 is to be finally formed is exposed by EB (Electron Beam) exposure. Or D
Patterning is performed by eep UV exposure or the like, and a groove 88 having a small projection width is formed in the oxide film 66 by RIE. After that, the resist 87 is removed.

【0120】ステップA2は、ポリシリコン成膜工程を
示す。この工程は、図23のステップ6の最終的に振動
ゲートとなる板状の梁69に対応する突起つきの梁89
として形成する工程である。この後は、図23のステッ
プ7〜10と同様であり、ステップ11で突起86を有
する振動ゲート85として構成される。
Step A2 shows a polysilicon film forming step. In this step, the projecting beam 89 corresponding to the plate-like beam 69 which finally becomes the vibration gate in step 6 of FIG.
It is a process of forming as. Subsequent steps are the same as steps 7 to 10 in FIG. 23. In step 11, the vibration gate 85 having the protrusion 86 is formed.

【0121】振動ゲートには所定の張力が付加されてい
ないと、圧縮応力が印加されたときに座屈を起こすこと
となる。そこで、振動ゲートには引張歪を加える必要が
あるが、このためには振動ゲートが基板より縮むように
引張残留歪を有する張力膜、例えばSiXyなどを振
動ゲートの中心面、或いはその上下面に対称になるよう
に形成する。
If a predetermined tension is not applied to the vibration gate, buckling occurs when a compressive stress is applied. Therefore, it is necessary to apply a tensile strain to the vibrating gate, the center plane of the order to the tension film having a residual tensile strain so that the vibration gate shrinks than the substrate, for example such as S i C X N y vibrating gate, or It is formed so as to be symmetrical on the upper and lower surfaces.

【0122】図27は図9(図8)に示す振動ゲートに
張力を付加する第1の構成を示す部分斜視図である。振
動ゲート90を構成する板状の中央面には張力膜91が
ポリシリコンで形成された上下の振動梁92、93によ
りサンドイッチ状に挟んで対称に構成されている。この
張力膜91は、SiXyなどで構成されており、その
張力は振動梁92、93の張力膜91の厚さ、ヤング
率、残留歪などから計算することができる。
FIG. 27 is a partial perspective view showing a first configuration for applying tension to the vibration gate shown in FIG. 9 (FIG. 8). A tension film 91 is symmetrically formed on a plate-shaped central surface of the vibration gate 90 by sandwiching the tension film 91 between upper and lower vibration beams 92 and 93 made of polysilicon in a sandwich manner. The Membrane 91 is constituted by a S i C X N y, the tension can be calculated thickness of the tension layer 91 of the vibrating beam 92 and 93, the Young's modulus, and the like residual strain.

【0123】いま、振動梁92、93の合計の断面積を
S、ヤング率をES、線膨張係数をaS、その張力をゼ
ロ、そして張力膜91の断面積をAf、ヤング率をEf
線膨張係数をaf、張力をT、温度差を(t−t0)とす
れば、振動ゲート90の張力Xは、 X=(AS・ES)T/(AS・ES+Af・Ef) (15) となる。
Now, the total cross-sectional area of the vibrating beams 92 and 93 is A S , the Young's modulus is E S , the linear expansion coefficient is a S , its tension is zero, the cross-sectional area of the tension film 91 is A f , and the Young's modulus is To E f ,
If the linear expansion coefficient a f, the tension T, the temperature difference between (t-t 0), the tension X vibration gate 90, X = (A S · E S) T / (A S · E S + A f · E f ) (15).

【0124】また、温度変化による張力変化ΔXTは、 ΔXT=(AS・ES・Af・Ef)(aS−af)(t−t0) /(AS・ES+Af・Ef) (16) で示される。ここで、aS=2.5x10-6(1/°
C)、af=0(1/°C)、Ef=2ES、AS=10A
fとすると、この温度変化による張力変化ΔXTは ΔXT/(AS・ES)=0.418(με/°C) となる。
The tension change ΔX T due to the temperature change is given by ΔX T = (A S E S A F E f ) (a S -a f ) (t-t 0 ) / (A S E S + A f · E f ) (16) Here, a S = 2.5 × 10 −6 (1 / °)
C), a f = 0 (1 / ° C.), E f = 2E S , A S = 10A
Assuming that f , the tension change ΔX T due to this temperature change is ΔX T / (A S · E S ) = 0.418 (με / ° C).

【0125】この結果と、温度変化による周波数変化の
データとから求めた歪の値は、約40με/100°C
となる。この温度変化は、主として振動梁92、93の
ポリシリコンと張力膜91の窒化膜との線膨張係数差か
ら発生している。
The value of the strain obtained from the result and the data of the frequency change due to the temperature change is about 40 με / 100 ° C.
Becomes This temperature change is mainly caused by a difference in linear expansion coefficient between the polysilicon of the vibrating beams 92 and 93 and the nitride film of the tension film 91.

【0126】図28は以上のような振動ゲート90の製
造方法を示す工程図である。ここでは、図23、24に
示す工程図に図28に示す製造工程を挿入する形として
説明する。
FIG. 28 is a process chart showing a method of manufacturing the vibration gate 90 as described above. Here, a description will be given as a form in which the manufacturing process shown in FIG. 28 is inserted into the process diagrams shown in FIGS.

【0127】図23に示すステップ5の次の工程に、ス
テップB1が挿入される。ステップB1は第1ポリシリ
コン成膜工程であり、ステップ5において犠牲層として
CVD法により形成された酸化膜66の上にポリシリコ
ン94を、例えば5000オングストローム程度の厚さ
で成膜し、この後、ポロンをドープして導電性を付与す
る。
Step B1 is inserted in the step following Step 5 shown in FIG. Step B1 is a first polysilicon film formation step, in which a polysilicon 94 is formed as a sacrificial layer in Step 5 on the oxide film 66 formed by the CVD method, for example, to a thickness of about 5000 angstroms. , Doping with boron to impart conductivity.

【0128】次に、ステップB2に移行する。ステップ
B2は窒化膜成膜工程を示す。この工程では、ポリシリ
コン94の上に炭化窒化膜(Sixy)95を、例え
ば1000オングストローム程度の厚さで成膜する。
Next, the process proceeds to a step B2. Step B2 shows a nitride film forming step. In this step, the carbonized nitride layer (S i C x N y) 95 over the polysilicon 94 is deposited by, for example, about 1000 Angstroms thick.

【0129】ステップB3は、第2ポリシリコン成膜工
程を示す。この工程はステップB1の第1ポリシリコン
成膜工程と同様にして、ポリシリコン96を例えば50
00オングストローム程度の厚さで成膜し、この後、ポ
ロンをドープして導電性を付与する。
Step B3 shows a second polysilicon film formation step. This step is similar to the step of forming the first polysilicon film in step B1.
A film is formed with a thickness of about 00 angstroms, and thereafter, conductivity is imparted by doping with polon.

【0130】ステップB4はフオトリソ工程を示す。フ
オトリソグラフイ技術を用いてマスクしRIEによりポ
リシリコン94、窒化膜95、ポリシリコン96を除去
して振動ゲート対応部97を形成する。この後は、図2
3のステップ8〜10と同様であり、ステップB5(図
23のステップ11に対応)に至り振動ゲート90とし
て最終的に構成される。
Step B4 shows a photolithography process. The polysilicon 94, the nitride film 95, and the polysilicon 96 are removed by masking using photolithography and RIE to form a vibrating gate corresponding portion 97. After this, Figure 2
The process is the same as Steps 8 to 10 of Step 3, and reaches Step B5 (corresponding to Step 11 in FIG. 23).

【0131】図29は図9(図8)に示す振動ゲートに
張力を付加する第2の構成を示す部分斜視図である。振
動ゲート98を構成する板状の中央面には、ポリシリコ
ン99が配置され、その上下の張力膜100、101で
サンドイッチ状に挟んで対称に構成されている。これら
の張力膜100、101はSiXyなどで構成され、
その製造方法については振動ゲート90の場合に準じて
行えばよい。また、この振動ゲート98の張力も振動ゲ
ート90の場合と同様にして計算することができる。
FIG. 29 is a partial perspective view showing a second configuration for applying tension to the vibration gate shown in FIG. 9 (FIG. 8). Polysilicon 99 is arranged on the plate-shaped central surface of the vibration gate 98, and is symmetrically sandwiched between upper and lower tension films 100 and 101 in a sandwich manner. These tension films 100 and 101 is constituted by a S i C X N y,
What is necessary is just to perform the manufacturing method according to the case of the vibration gate 90. Further, the tension of the vibration gate 98 can be calculated in the same manner as in the case of the vibration gate 90.

【0132】[0132]

【発明の効果】以上、実施例と共に具体的に説明したよ
うに、本発明の第1請求項によれば、半導体基板にドレ
インとソースを所定間隔で分離してこれ等の間にチャネ
ルを形成し、振動ゲートをこのチャネルとドレインに対
向して間隔をもって配列し、振動ゲートとドレインなど
との静電吸引力とドレイン電流の位相との関係を利用し
て自励発振させる構成であるので、従来のように大きな
寸法の磁石も必要とせず、このため振動ゲート(振動
子)と磁石との間の間隔を正確に配列する必要もなく、
小形が可能となり、製造プロセスが単純になるメリット
がある。
As described above in detail with the embodiments, according to the first aspect of the present invention, a drain and a source are separated from a semiconductor substrate at a predetermined interval and a channel is formed between them. Then, the vibrating gate is arranged at an interval facing the channel and the drain, and self-oscillation is performed by utilizing the relationship between the electrostatic attraction force of the vibrating gate and the drain and the phase of the drain current. It does not require magnets of large dimensions as in the past, so there is no need to precisely arrange the gap between the vibration gate (vibrator) and the magnet,
There is an advantage that the size can be reduced and the manufacturing process can be simplified.

【0133】また、上記のメリットの他、第1に、振動
ゲートにバイアス電圧(図1のE2に対応)を印加しな
い構成としたので、回路構成を簡単にしてこのバイアス
電圧の変動の影響を除去して周波数安定度を向上させる
ことができる。第2に、このバイアス電圧をなくすこと
により静電吸引力により振動ゲートが基板へ付着するの
を避け、動作不能になるのを防止することができる。第
3に、振動ゲートとしてポリシリコンを用いたので、微
細加工を可能としながら、不純物をドープして振動ゲー
トに導通性を持たせることができる。
In addition to the above advantages, firstly, since the bias voltage (corresponding to E2 in FIG. 1) is not applied to the oscillation gate, the circuit configuration is simplified to reduce the influence of the fluctuation of the bias voltage. By removing it, the frequency stability can be improved. Secondly, by eliminating the bias voltage, it is possible to prevent the vibrating gate from adhering to the substrate due to the electrostatic attraction force and to prevent the operation gate from becoming inoperable. Third, since polysilicon is used for the vibration gate, it is possible to impart conductivity to the vibration gate by doping impurities while enabling fine processing.

【0134】さらに、第11請求項による製造方法によ
れば、振動ゲートに対向するシリコン基板の上を弗化水
素酸に対する耐性の高い絶縁膜で覆う2層構成を用いる
ステップとしているので、ゲート酸化膜が基板の表面に
現れず、このためアルカリ金属イオンなどによる汚染に
対して強くなって安定性が向上し、さらに振動ゲートと
シエルを精度良く微細加工することが出来る。
Further, according to the manufacturing method of the eleventh aspect , the step of using the two-layer structure in which the silicon substrate facing the vibrating gate is covered with an insulating film having high resistance to hydrofluoric acid is used. The film does not appear on the surface of the substrate, so that the film is resistant to contamination by alkali metal ions and the like, and the stability is improved, and the vibrating gate and shell can be finely processed with high precision.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の1実施例の構成を示す構成図である。FIG. 1 is a configuration diagram showing a configuration of one embodiment of the present invention.

【図2】図1に示す実施例の動作を説明する説明図であ
る。
FIG. 2 is an explanatory diagram for explaining the operation of the embodiment shown in FIG. 1;

【図3】図1に示すデバイス構成を等価回路として表現
した等価回路である。
FIG. 3 is an equivalent circuit expressing the device configuration shown in FIG. 1 as an equivalent circuit.

【図4】計算に必要な図1に示すデバイス構成の各部の
符号の取り決めを示した説明図である。
FIG. 4 is an explanatory diagram showing a rule of a sign of each part of the device configuration shown in FIG. 1 necessary for calculation.

【図5】図3に示す等価回路の各部を分解して伝達関数
を求めるための説明図である。
FIG. 5 is an explanatory diagram for decomposing each part of the equivalent circuit shown in FIG. 3 to obtain a transfer function.

【図6】図3に示す等価回路を更に簡略化した等価回路
図である。
6 is an equivalent circuit diagram obtained by further simplifying the equivalent circuit shown in FIG.

【図7】本発明を自励発振回路として機能するように構
成して全体構成図である。
FIG. 7 is an overall configuration diagram in which the present invention is configured to function as a self-excited oscillation circuit.

【図8】本発明の他の実施例の構成を示す斜視図であ
る。
FIG. 8 is a perspective view showing the configuration of another embodiment of the present invention.

【図9】図8の中央部近傍の断面を示す断面図である。FIG. 9 is a cross-sectional view showing a cross section near the center of FIG. 8;

【図10】図9に示す振動ゲージの開ループ特性を説明
するための説明図である。
FIG. 10 is an explanatory diagram for explaining open-loop characteristics of the vibration gauge shown in FIG. 9;

【図11】図9に示す振動ゲージの直流バイアス電圧対
交流出力の特性を示す特性図である。
11 is a characteristic diagram showing characteristics of a DC bias voltage versus an AC output of the vibration gauge shown in FIG.

【図12】図9に示す振動ゲージの直流バイアス電圧対
周波数出力の特性を示す特性図である。
12 is a characteristic diagram showing a DC bias voltage versus frequency output characteristic of the vibration gauge shown in FIG.

【図13】図9に示す振動ゲージのドレイン/ソース間
電圧Vds対交流出力の特性を示す特性図である。
FIG. 13 is a characteristic diagram showing a characteristic of a voltage V ds between drain / source and AC output of the vibration gauge shown in FIG. 9;

【図14】図9に示す振動ゲージを用いて自励発振回路
を構成した振動式トランスデューサを示す。
FIG. 14 shows a vibration type transducer in which a self-excited oscillation circuit is configured using the vibration gauge shown in FIG.

【図15】インダクタを用いて自励発振回路を構成した
本発明の振動式トランスデューサを示す。
FIG. 15 shows a vibrating transducer of the present invention in which a self-excited oscillation circuit is formed using an inductor.

【図16】図15(a)に示す振動式トランスデューサ
の動作を説明する波形図を示す。
FIG. 16 is a waveform chart illustrating the operation of the vibration transducer shown in FIG. 15 (a).

【図17】狭帯域の演算増幅器を用いて構成した本発明
の他の振動式トランスデューサの例を示す。
FIG. 17 shows another example of a vibrating transducer of the present invention configured using a narrow band operational amplifier.

【図18】図17に示す演算増幅器の特性を示す特性図
である。
18 is a characteristic diagram showing characteristics of the operational amplifier shown in FIG.

【図19】コンデンサを用いて自励発振回路を構成した
本発明の更に他の振動式トランスデューサの例を示す。
FIG. 19 shows still another example of the vibration type transducer of the present invention in which a self-excited oscillation circuit is formed using a capacitor.

【図20】インダクタを用いて自励発振回路を構成した
本発明の他の振動式トランスデューサを示す。
FIG. 20 shows another vibrating transducer of the present invention in which a self-excited oscillation circuit is formed using an inductor.

【図21】図20に示す振動式トランスデューサの動作
を説明する波形図である。
FIG. 21 is a waveform chart illustrating the operation of the vibration transducer shown in FIG.

【図22】コンデンサを用いて自励発振回路を構成した
本発明の他の振動式トランスデューサを示す。
FIG. 22 shows another vibrating transducer of the present invention in which a self-excited oscillation circuit is formed using a capacitor.

【図23】主として図8に示す振動ゲージを製造する製
造工程を説明する製造工程図である。
FIG. 23 is a manufacturing process diagram mainly explaining the manufacturing process for manufacturing the vibration gauge shown in FIG. 8;

【図24】図23に続く製造工程を説明する製造工程図
を示す。
FIG. 24 is a manufacturing process diagram illustrating the manufacturing process following FIG. 23;

【図25】図9(図8)に対応する振動ゲートの他の構
成を示す部分斜視図である。
FIG. 25 is a partial perspective view showing another configuration of the vibration gate corresponding to FIG. 9 (FIG. 8).

【図26】図25に示す振動ゲートを製造する場合の製
造方法を示す工程図である。
FIG. 26 is a process chart showing a manufacturing method for manufacturing the vibration gate shown in FIG. 25.

【図27】図9(図8)に示す振動ゲートに張力を付加
する第1の構成を示す部分斜視図である。
FIG. 27 is a partial perspective view showing a first configuration for applying tension to the vibration gate shown in FIG. 9 (FIG. 8).

【図28】図27に示す振動ゲートの製造方法を示す工
程図である。
FIG. 28 is a process chart showing a method of manufacturing the vibration gate shown in FIG. 27.

【図29】図9(図8)に示す振動ゲートに張力を付加
する第2の構成を示す部分斜視図である。
FIG. 29 is a partial perspective view showing a second configuration for applying tension to the vibration gate shown in FIG. 9 (FIG. 8).

【図30】従来の振動式センサを圧力センサとして用い
た構成の斜視図である。
FIG. 30 is a perspective view of a configuration using a conventional vibration sensor as a pressure sensor.

【図31】図29におけるA部を拡大しこれに振動検出
回路を接続した構成図である。
31 is a configuration diagram in which a portion A in FIG. 29 is enlarged and a vibration detection circuit is connected thereto.

【図32】図31におけるA−A’断面を示す断面図で
ある。
FIG. 32 is a cross-sectional view showing an AA ′ cross section in FIG. 31;

【図33】図31に示す構成を電気的な等価回路で示し
た説明図である。
FIG. 33 is an explanatory diagram showing the configuration shown in FIG. 31 as an electrical equivalent circuit.

【符号の説明】[Explanation of symbols]

10、24、35 シリコン基板 11、83 ダイアフラム 12 厚肉部 13 導圧孔 15 導圧管 16、31 振動子 17 磁石 21 増幅器 22 トランス 23 帰還線 30 振動ゲート 33 自動ゲイン制御回路 38、39 固定端 40、85、98 振動ゲート 45、52 振動ゲージ 46 可変増幅回路 48 90°移相回路 50 誤差増幅器 60 基板 61 ゲート酸化膜 62 ソース部 63 ドレイン部 65 絶縁膜 73、74 間隙対応部 78 導入孔 79 シエル S ソース D ドレイン E1、E2、E3、E5、E6 直流電源 CNN1、CNN2 チャネル CC1〜CC3 定電流源 10, 24, 35 Silicon substrate 11, 83 Diaphragm 12 Thick part 13 Pressure guiding hole 15 Pressure guiding tube 16, 31 Vibrator 17 Magnet 21 Amplifier 22 Transformer 23 Feedback line 30 Vibration gate 33 Automatic gain control circuit 38, 39 Fixed end 40 , 85, 98 Vibration gate 45, 52 Vibration gauge 46 Variable amplifier circuit 48 90 ° phase shift circuit 50 Error amplifier 60 Substrate 61 Gate oxide film 62 Source part 63 Drain part 65 Insulating film 73, 74 Gap corresponding part 78 Inlet hole 79 Shell S source D drain E1, E2, E3, E5, E6 DC power supply CNN1, CNN2 Channel CC1-CC3 Constant current source

───────────────────────────────────────────────────── フロントページの続き (72)発明者 新国 雅章 東京都武蔵野市中町2丁目9番32号 横 河電機株式会社内 (72)発明者 後藤 茂 東京都武蔵野市中町2丁目9番32号 横 河電機株式会社内 (72)発明者 宮崎 俊一 東京都武蔵野市中町2丁目9番32号 横 河電機株式会社内 審査官 河口 雅英 (56)参考文献 特開 昭61−100627(JP,A) 特開 昭61−222178(JP,A) 特開 平2−196472(JP,A) 特開 昭59−95420(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/84 G01L 1/10 G01L 9/00 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Masaaki Shinkoku 2-9-132 Nakamachi, Musashino City, Tokyo Inside Yokogawa Electric Corporation (72) Inventor Shigeru Goto 2-9-132 Nakamachi, Musashino City, Tokyo Inside Yokogawa Electric Corporation (72) Inventor Shunichi Miyazaki 2-9-132 Nakamachi, Musashino-shi, Tokyo Examiner in Yokogawa Electric Corporation Masahide Kawaguchi (56) References JP-A-61-100627 (JP, A) JP-A-61-222178 (JP, A) JP-A-2-196472 (JP, A) JP-A-59-95420 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 29/84 G01L 1/10 G01L 9/00

Claims (14)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】第1伝導形式を有する半導体の基板と、こ
の基板の表面に形成され前記伝導形式とは逆の第2伝導
形式を有するドレインとソースにより挟まれたチャネル
と、前記基板の表面上に形成されたゲート酸化膜と、こ
のゲート酸化膜の上を覆い弗化水素酸に対して耐性の強
い絶縁膜と、主としてポリシリコンよりなり前記絶縁膜
とは間隙を保持して前記チャネルに対向するように前記
基板に両端が固定された導電性の振動ゲートと、この振
動ゲートを覆い内部が真空に保持されたシエルとを具備
する振動式トランスデューサ。
1. A semiconductor substrate having a first conductivity type, a channel formed on a surface of the substrate and sandwiched between a drain and a source having a second conductivity type opposite to the conductivity type, and a surface of the substrate. The gate oxide film formed on
High resistance to hydrofluoric acid over the gate oxide film
An insulating film and the insulating film mainly made of polysilicon.
And maintain the gap so as to face the channel
A conductive vibrating gate fixed at both ends to the substrate;
A vibrating transducer having a shell covering the moving gate and having a vacuum maintained inside .
【請求項2】前記振動ゲートの上下面の少なくとも何れ
か一方、或いは前記シエルの内面に幅1μm以下の1本
以上の実線又は破線状の高さ500オングストローム以
上の突起を有することを特徴とする前記特許請求の範囲
第1項記載の振動式トランスデューサ。
2. At least one of upper and lower surfaces of the vibrating gate.
Either one or one with a width of 1 μm or less on the inner surface of the shell
Above 500 angstroms solid line or broken line
Claims characterized by having an upper projection
2. The vibration transducer according to claim 1 .
【請求項3】前記振動ゲートをポリシリコンとポリシリ
コンに対して引張残留歪を持つ張力膜とを振動方向に関
して積層する構造としたことを特徴とする前記特許請求
の範囲第項記載の振動式トランスデューサ。
3. The method according to claim 1, wherein said oscillation gate is formed of polysilicon and polysilicon.
The tension film with tensile residual strain
The vibration type transducer according to claim 1, wherein the vibration type transducer has a structure in which the vibration type transducer is laminated .
【請求項4】前記ドレインに流れるドレイン電流の位相
を90°移相手段により90°移相して前記振動ゲート
に帰還し自励発振を継続させることを特徴とする前記特
許請求の範囲第項記載の振動式トランスデューサ。
4. A phase of a drain current flowing through the drain.
Is shifted by 90 ° by 90 ° phase shifting means.
2. The vibrating transducer according to claim 1, wherein the vibration type transducer returns to the step (c) to continue self-excited oscillation .
【請求項5】前記90°移相手段としてインダクタを用
いることを特徴とする前記特許請求の範囲第項記載の
振動式トランスデューサ。
5. An inductor is used as said 90 ° phase shift means.
Resonant transducer of paragraph 4, wherein the range of the claims, characterized in that there.
【請求項6】前記90°位相手段としてコンデンサを用
いることを特徴とする前記特許請求の範囲第項記載の
振動式トランスデューサ。
6. A vibratory transducer according to claim 4, wherein a capacitor is used as said 90 ° phase means.
【請求項7】前記90°移相手段として狭帯域増幅器
用いることを特徴とする前記特許請求の範囲第項記載
の振動式トランスデューサ。
7. The vibratory transducer according to claim 4, wherein a narrow band amplifier is used as said 90 ° phase shift means.
【請求項8】前記ドレインに流れるドレイン電流の位相
を90°移相して90°位相電圧を出力する90°移相
手段と、このドレイン電流に対応するドレイン電圧を所
定の設定電圧と比較してその誤差電圧を出力する誤差増
幅手段と、前記90°位相電圧が入力され前記誤差電圧
により前記設定電圧に対応するように増幅度が制御され
て一定振幅の帰還信号として前記振動ゲートに帰還する
可変増幅手段とを具備することを特徴とする前記特許請
求の範囲第項記載の振動式トランスデューサ。
8. The phase of a drain current flowing through the drain
90 ° phase shift to output 90 ° phase voltage
Means and the drain voltage corresponding to this drain current
Error output compared to the constant set voltage
Width means, the 90 ° phase voltage being input and the error voltage
Controls the amplification degree so as to correspond to the set voltage.
To the oscillation gate as a feedback signal of constant amplitude
The vibratory transducer according to claim 1 , further comprising a variable amplifying means .
【請求項9】前記ドレインのドレイン抵抗RDと前記ド
レインおよび前記基板の間の静電容量CDと前記発振の
発振角速度ωとの積(ωRDCD)が1に比べて極めて
大きくなるようにこれ等の値を選定したことを特徴とす
特許請求の範囲第1項に記載された振動式トランスデ
ューサ。
9. The drain resistance RD of the drain and the drain.
The capacitance CD between the rain and the substrate and the oscillation
The product (ωRDCD) with the oscillation angular velocity ω is much more than 1
The vibrating transducer according to claim 1 , wherein these values are selected so as to increase .
【請求項10】前記振動ゲートに直流電圧を印加して発
振の振幅を制御する特許請求の範囲第項に記載された
振動式トランスデューサ。
10. A oscillating gate is generated by applying a DC voltage.
The vibration type transducer according to claim 1 , which controls the amplitude of vibration.
【請求項11】底部が薄肉に形成されたシリコンの基板
の上面に所定の間隔を保持して両端が固定された振動ゲ
ートを有しその周囲に間隔を保って覆うシエルを形成す
る振動式トランスデューサの製造方法において、 (A)前記基板の上をゲート酸化膜で成膜し、この後、
チャネルに対応する部分だけ前記基板に間隔をおいて不
純物をイオン注入してドレインとソースとを形成してか
ら前記ゲート酸化膜の上を弗化水素酸に対して耐性の強
い絶縁膜で覆い、 (B)この絶縁膜の上に第1犠牲酸化膜を成膜してから
この上に振動ゲートとなるポリシリコンを堆積してこれ
に不純物をドープして導電性を付与して所定形状とし、
この上を第2犠牲酸化膜で成膜して前記第1・第2犠牲
酸化膜を弗化水素酸でエッチングして所定形状の間隙対
応部を形成し、 (D)この間隙対応部と前記絶縁膜を覆ってギャップ対
応の酸化膜を成膜し、この上にシェルとなるポリシリコ
ンを堆積してから、前記間隙対応部とギャップ対応の酸
化膜とを弗化水素酸でエッチングして除去して振動ゲー
トとシエルとこれらに囲まれた空隙部を形成し、 (E)この後、真空中で前記シエルと前記絶縁膜とをポ
リシリコンで覆って前記空隙部を真空に保持するように
した振動式トランスデューサの製造方法。
11. A silicon substrate having a thin bottom portion.
A vibrating gage with both ends fixed with a predetermined spacing on the upper surface of
Form a shell that covers and is spaced around it
The method of manufacturing a vibration transducer that was formed in the gate oxide film over (A) the substrate, after this,
Only the part corresponding to the channel is spaced from the substrate
Forming drain and source by ion implantation of pure material
Have a high resistance to hydrofluoric acid on the gate oxide film.
There is covered with an insulating film, after forming the first sacrificial oxide film on the (B) the insulating film
Deposit polysilicon on this to be the oscillation gate
Doping impurities to impart conductivity and form a predetermined shape,
A second sacrificial oxide film is formed thereon to form the first and second sacrificial oxide films.
Etch the oxide film with hydrofluoric acid to form a gap
Forming a応部, (D) gap pairs to cover the insulating film and the gap corresponding portion
A suitable oxide film, and form a shell on top of this.
After depositing the gas, the gap corresponding portion and the acid corresponding to the gap are
The oxide film is removed by etching with hydrofluoric acid and
Forming the door and shell and the gap portion surrounded by these, (E) Thereafter, and said insulating film and said shell in vacuum port
Cover the gap with vacuum by vacuum
Of manufacturing a vibrating transducer.
【請求項12】前記第1犠牲酸化膜を成膜してからこの
上の振動ゲートとなる部分に電子ビームにより溝を付け
る工程を経て、この後に、前記ポリシリコンを堆積する
工程に移行することを特徴とする特許請求の範囲第11
項に記載された振動式トランスデューサの製造方法。
12. After forming the first sacrificial oxide film,
Groove with electron beam in the upper part to be the vibration gate
And then depositing the polysilicon
Claim 11 characterized by shifting to a process.
13. A method for manufacturing a vibration-type transducer described in the section .
【請求項13】前記ポリシリコンに導電性を付与した
後、この上を引張残留歪をもつ張力膜で成膜し、この上
を更に前記ポリシリコンと同一のポリシリコンで成膜し
て導電性を付与して、この後に、前記第2犠牲酸化膜の
成膜工程に移行することを特徴とする特許請求の範囲第
11項に記載された振動式トランスデューサの製造方
法。
13. The polysilicon is provided with conductivity.
Then, a film is formed on this with a tension film having a residual tensile strain, and
Is further formed of the same polysilicon as the polysilicon.
To provide conductivity, and thereafter, the second sacrificial oxide film
Claims characterized by shifting to a film forming process
Item 12. The method for manufacturing a vibration transducer according to item 11 .
【請求項14】前記弗化水素酸による液相エッチングに
代えて、微量の割合の水蒸気と大量の割合の窒素ガスと
弗化水素とが混合されたエッチングガスで前記第1・第
2犠牲酸化膜を気相エッチングすることを特徴とする特
許請求の範囲第11項に記載された振動式トランスデュ
ーサの製造方法。
14. The method according to claim 1, wherein the liquid phase etching is performed using hydrofluoric acid.
Instead, a small proportion of water vapor and a large proportion of nitrogen gas
The first and second etching gases are mixed with hydrogen fluoride.
12. The method according to claim 11, wherein the sacrificial oxide film is subjected to gas phase etching .
JP16904393A 1993-07-08 1993-07-08 Vibration transducer and method of manufacturing the same Expired - Fee Related JP3189259B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16904393A JP3189259B2 (en) 1993-07-08 1993-07-08 Vibration transducer and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16904393A JP3189259B2 (en) 1993-07-08 1993-07-08 Vibration transducer and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH0730128A JPH0730128A (en) 1995-01-31
JP3189259B2 true JP3189259B2 (en) 2001-07-16

Family

ID=15879266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16904393A Expired - Fee Related JP3189259B2 (en) 1993-07-08 1993-07-08 Vibration transducer and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3189259B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7075160B2 (en) * 2003-06-04 2006-07-11 Robert Bosch Gmbh Microelectromechanical systems and devices having thin film encapsulated mechanical structures
EP1530036B1 (en) * 2003-11-07 2007-04-18 VARIAN S.p.A. Pressure sensor
JP4586425B2 (en) * 2004-06-07 2010-11-24 横河電機株式会社 Vibrating transducer
JP2006108378A (en) * 2004-10-05 2006-04-20 Sony Corp Resonance transistor and communication device
JP4929753B2 (en) * 2006-02-22 2012-05-09 オムロン株式会社 Method for forming thin film structure, thin film structure, vibration sensor, pressure sensor, and acceleration sensor
KR101291745B1 (en) * 2012-05-11 2013-07-31 포항공과대학교 산학협력단 Field effect transistor type sensor

Also Published As

Publication number Publication date
JPH0730128A (en) 1995-01-31

Similar Documents

Publication Publication Date Title
US5895851A (en) Semiconductor yaw rate sensor with a vibrating movable section with vertical and horizontal displacement detection
US4674319A (en) Integrated circuit sensor
US4841775A (en) Vibratory transducer
US6227050B1 (en) Semiconductor mechanical sensor and method of manufacture
JP3223358B2 (en) Resonant gauge by microbeam driven by constant electric field
US5600065A (en) Angular velocity sensor
US6429458B1 (en) Method of making a micromechanical device from a single crystal semiconductor substrate and monolithic sensor formed thereby
GB2252824A (en) Manufacturing process for vibrating transducers
US4672849A (en) Semiconductor vibration detecting structure
JP3189259B2 (en) Vibration transducer and method of manufacturing the same
JP3292286B2 (en) Vibration transducer and manufacturing method thereof
JP2005037309A (en) Vibration-type transducer
JPH10281862A (en) Vibration type infrared sensor and its manufacture
JPH11118826A (en) Micromachine sensor
JPH05187942A (en) Vibration type transducer
US7038285B2 (en) Very high sensitivity magnetic sensor
JPH04162779A (en) Semiconductor pressure sensor
JP2687676B2 (en) Vibration type transducer
JPH0628662Y2 (en) Vibration type differential pressure sensor
JPH0554706B2 (en)
JPH04304679A (en) Pressure sensor
JPH0238934A (en) Vibration type semiconductor transducer
JPH07101748B2 (en) Vibratory Transducer Manufacturing Method
JPH05223667A (en) Vibration type sensor
JP5849663B2 (en) Method for manufacturing vibration transducer

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees