JP3175056B2 - Switching circuit for billing signal creation - Google Patents

Switching circuit for billing signal creation

Info

Publication number
JP3175056B2
JP3175056B2 JP25203091A JP25203091A JP3175056B2 JP 3175056 B2 JP3175056 B2 JP 3175056B2 JP 25203091 A JP25203091 A JP 25203091A JP 25203091 A JP25203091 A JP 25203091A JP 3175056 B2 JP3175056 B2 JP 3175056B2
Authority
JP
Japan
Prior art keywords
circuit
signal
charging
billing
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25203091A
Other languages
Japanese (ja)
Other versions
JPH0591217A (en
Inventor
秀治 市川
清 渋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP25203091A priority Critical patent/JP3175056B2/en
Publication of JPH0591217A publication Critical patent/JPH0591217A/en
Application granted granted Critical
Publication of JP3175056B2 publication Critical patent/JP3175056B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Meter Arrangements (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はディジタル交換機の公衆
用加入者回路における課金信号作成用スイッチング回路
の簡単化に関する。公衆電話機に対する課金、即ち通話
先との距離などにより決まる一定時間間隔毎の料金受領
用の信号は、電話交換システムにおける加入者回路内の
課金信号作成回路により作成供給される。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a simplification of a switching circuit for generating a billing signal in a public subscriber circuit of a digital exchange. A charge for a public telephone, that is, a signal for receiving a charge at regular time intervals determined by the distance to the called party or the like is created and supplied by a charge signal creation circuit in a subscriber circuit in the telephone exchange system.

【0002】電話交換システムの加入者回路の接続構成
図を図3に示す。図において、41は加入者回路、42は課
金信号作成回路、43は公衆電話機、44はネットワーク、
45はトランク回路、46は中央制御装置(CC)、47は信
号レシーバドライバ(SRD)、48はシステムクロック
(SCLK)を示す。中央制御装置46の制御により信号
レシーバドライバ47が出力する課金タイミング信号の入
力時に、加入者回路41の課金信号作成回路42がシステム
クロック48から課金信号を作成して公衆電話機43に出力
する。この課金信号は通話中、加入者回線に重畳して送
出されるため、課金信号のオン/オフにより発生する雑
音を低減する必要がある。
FIG. 3 shows a connection configuration diagram of a subscriber circuit of a telephone switching system. In the figure, 41 is a subscriber circuit, 42 is a billing signal creation circuit, 43 is a public telephone, 44 is a network,
45 indicates a trunk circuit, 46 indicates a central control unit (CC), 47 indicates a signal receiver driver (SRD), and 48 indicates a system clock (SCLK). When a billing timing signal output by the signal receiver driver 47 is input under the control of the central controller 46, the billing signal creation circuit 42 of the subscriber circuit 41 creates a billing signal from the system clock 48 and outputs it to the public telephone 43. Since this billing signal is transmitted while being superimposed on the subscriber line during a call, it is necessary to reduce noise generated by turning on / off the billing signal.

【0003】課金信号作成回路のブロック構成図を図4
に示す。図において、51は加入者回路、52は課金信号作
成回路、53は給電監視回路、54は分周回路、55はローパ
スフィルタ、56はスイッチング回路、57は加入者端末を
示す。課金信号作成回路52はシステムクロックを分周回
路54に入力し、課金タイミング信号をスイッチング回路
56に入力し、課金パルスを給電監視回路53を経由して加
入者端末57に対して送出し、課金処理が行われる。
FIG. 4 is a block diagram of a billing signal creation circuit.
Shown in In the figure, 51 is a subscriber circuit, 52 is a billing signal creation circuit, 53 is a power supply monitoring circuit, 54 is a frequency dividing circuit, 55 is a low-pass filter, 56 is a switching circuit, and 57 is a subscriber terminal. The charging signal creation circuit 52 inputs the system clock to the frequency dividing circuit 54, and converts the charging timing signal into a switching circuit.
The charging pulse is sent to the subscriber terminal 57 via the power supply monitoring circuit 53, and charging processing is performed.

【0004】システムクロックは2.048MHzの高周波数の
クロック信号で、分周回路54により例えば12KHz または
16KHz の50%デューティの連続パルスに分周される。こ
の信号はローパスフィルタ55を通過することにより、そ
の奇数次高調波成分が除去されて正弦波となって送出さ
れる。この正弦波が課金タイミング信号入力時にスイッ
チング回路56により課金信号として送出される。
The system clock is a high-frequency clock signal of 2.048 MHz.
The frequency is divided into 16KHz 50% duty continuous pulses. This signal is transmitted as a sine wave by removing the odd-order harmonic component by passing through a low-pass filter 55. The sine wave is transmitted as a billing signal by the switching circuit 56 when the billing timing signal is input.

【0005】この課金信号出力時の加入者端末57への雑
音の影響を小さくするために、1つの課金信号出力開始
時点では信号が漸増し、出力終了時点では漸減するよう
な特性をスイッチング回路によって実現する必要があ
る。上記課金信号作成回路42の波形図を図5に示す。図
において、は分周回路54の出力、はローパスフィル
タ55の出力、は課金タイミング信号、はスイッチン
グ回路56の出力を示す。図に示すように、波形は課金
タイミング信号の入力時は漸増し、出力終了時点では
漸減するようにスイッチング回路56が構成されている。
In order to reduce the influence of noise on the subscriber terminal 57 at the time of outputting the charging signal, the switching circuit has a characteristic that the signal gradually increases at the start of one charging signal output and gradually decreases at the end of the output. It needs to be realized. FIG. 5 shows a waveform diagram of the charging signal creation circuit 42. In the figure, indicates the output of the frequency dividing circuit 54, the output of the low-pass filter 55, the charging timing signal, and the output of the switching circuit 56. As shown in the figure, the switching circuit 56 is configured so that the waveform gradually increases when the charging timing signal is input and gradually decreases when the output ends.

【0006】[0006]

【従来の技術】従来のスイッチング回路の回路構成図を
図6に示す。図において、20はダイオード、21, 22は抵
抗、23, 24はトランジスタ、25はレベルコンバータ、2
6, 27はオペアンプ、28は抵抗、29はコンデンサ、30は
抵抗、31はダイオード、32, 33,34は抵抗を示す。その
他の抵抗、コンデンサは回路説明上直接関係ないので、
RとCとで示す。電源は+5Vと−5Vとを使用する。
2. Description of the Related Art FIG. 6 shows a circuit diagram of a conventional switching circuit. In the figure, 20 is a diode, 21 and 22 are resistors, 23 and 24 are transistors, 25 is a level converter, 2
6, 27 are operational amplifiers, 28 is a resistor, 29 is a capacitor, 30 is a resistor, 31 is a diode, and 32, 33 and 34 are resistors. Other resistors and capacitors are not directly related to the circuit description,
Shown by R and C. The power supply uses + 5V and -5V.

【0007】この回路はローパスフィルタにより得られ
た連続正弦波をダイオード20とオペアンプ27とを通して
課金信号として出力するものであり、ダイオード20のカ
ソード側の電位を変化させてダイオード20を信号漸増、
漸減特性を有するスイッチとして用いるものである。こ
こでダイオード20のアノードは2つの抵抗21と22により
その電位がある正のレベルに持ち上げられており、ダイ
オード20を通しての正弦波出力が可能であり、またカソ
ードの電位はトランジスタ23のスイッチングにより変化
される。
This circuit outputs a continuous sine wave obtained by a low-pass filter as a billing signal through a diode 20 and an operational amplifier 27. By changing the potential on the cathode side of the diode 20, the signal of the diode 20 is gradually increased.
It is used as a switch having a gradually decreasing characteristic. Here, the anode of the diode 20 is raised to a certain positive level by two resistors 21 and 22. A sine wave output through the diode 20 is possible, and the potential of the cathode is changed by the switching of the transistor 23. Is done.

【0008】一方、トランジスタ23のスイッチングは他
のトランジスタ24のオン・オフにより制御される。トラ
ンジスタ24のベースには、例えば2.5Vと信号レシーバド
ライバ(SRD)からの課金タイミング信号とが入力す
る。課金タイミング信号が例えばTTLレベルのパルス
とすると、レベルコンバータ25の出力は+5Vと−5Vの何
れかをとり、課金タイミングでトランジスタ24のベース
を+5Vとし、これをオンとさせることが出来る。
On the other hand, the switching of the transistor 23 is controlled by turning on and off the other transistor 24. For example, 2.5 V and a charging timing signal from a signal receiver driver (SRD) are input to the base of the transistor 24. Assuming that the charging timing signal is, for example, a TTL level pulse, the output of the level converter 25 takes either +5 V or -5 V. At the charging timing, the base of the transistor 24 is set to +5 V, and this can be turned on.

【0009】トランジスタ24がオンになると、抵抗28と
コンデンサ29で構成される積分回路により、トランジス
タ23のベース電位は徐々に上昇する。それにつれてトラ
ンジスタ23は徐々にオンし、そのコレクタ電位、即ちダ
イオード20のカソード電位は徐々に低下し、ダイオード
20はオンとなる。しかし、オンになった当初はカソード
電位の低下も小さく、電流も少ないためにダイオード20
の等価抵抗は大であり、電流増加につれて等価抵抗が減
少する。
When the transistor 24 is turned on, the base potential of the transistor 23 is gradually increased by the integration circuit composed of the resistor 28 and the capacitor 29. As the transistor 23 gradually turns on, its collector potential, that is, the cathode potential of the diode 20 gradually decreases,
20 turns on. However, when the transistor is first turned on, the cathode potential is small and the current is small, so the diode 20
Has a large equivalent resistance, and the equivalent resistance decreases as the current increases.

【0010】即ち、従来例ではトランジスタ23のオンと
ダイオード20の等価抵抗減少を徐々に行わせることによ
り、漸増特性を持つ課金信号を作成することが出来る。
また課金信号出力終了時点では、トランジスタ23のオフ
とダイオード10の等価抵抗増大が徐々に行われることに
より漸減特性が実現される。
That is, in the conventional example, a charging signal having a gradual increase characteristic can be generated by gradually turning on the transistor 23 and decreasing the equivalent resistance of the diode 20.
Further, at the end of the charging signal output, the transistor 23 is turned off and the equivalent resistance of the diode 10 is gradually increased, so that a gradually decreasing characteristic is realized.

【0011】なお、図においてオペアンプ26は、これに
2つの抵抗33と34による適当な分圧電圧の入力を与え、
その出力により抵抗32のバイアス電圧を持ち上げておく
ためのものである。また、トランジスタ23のベースとオ
ペアンプ26の入力の間には抵抗30とダイオード31との直
列回路が接続され、両者の接続点はオペアンプ27の非反
転入力に接続されている。
In the figure, the operational amplifier 26 is supplied with an appropriate divided voltage input by two resistors 33 and 34,
This is for raising the bias voltage of the resistor 32 by the output. Further, a series circuit of a resistor 30 and a diode 31 is connected between the base of the transistor 23 and the input of the operational amplifier 26, and a connection point between the two is connected to the non-inverting input of the operational amplifier 27.

【0012】[0012]

【発明が解決しようとする課題】従来の課金信号作成回
路におけるスイッチング回路は、連続正弦波信号をオン
/オフして課金信号を作成するに際して、課金信号に漸
増特性を与えるスイッチとしてダイオードを用いてい
た。そして、このダイオードスイッチが完全に電流を切
断することが出来ないために、図6のように後段にトラ
ンジスタスイッチが用いられ、2段スイッチ構成とな
り、回路規模が大きくなるという問題点があった。
A switching circuit in a conventional charging signal generating circuit uses a diode as a switch for gradually increasing the charging signal when a charging signal is generated by turning on / off a continuous sine wave signal. Was. Since this diode switch cannot completely cut off the current, a transistor switch is used in the subsequent stage as shown in FIG. 6, and there is a problem that the circuit scale becomes large due to a two-stage switch configuration.

【0013】本発明は、電界効果トランジスタとオペア
ンプの組合わせという簡単な構成によって課金信号に漸
増特性を持たせ、課金信号送出時に発生する雑音を低減
させることを目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a charging signal with a gradual increase characteristic by a simple configuration including a combination of a field effect transistor and an operational amplifier, and to reduce noise generated when a charging signal is transmitted.

【0014】[0014]

【課題を解決するための手段】本発明の原理構成図を図
1に示す。図において、1はオン/オフスイッチ回路、
2はボルテージホロア回路、3は積分回路、4は増幅回
路を示す。オン/オフスイッチ回路1は電界効果トラン
ジスタ(FET)からなり、ボルテージホロア回路2は
コンデンサとオペアンプとからなり、積分回路3はオペ
アンプと抵抗とコンデンサとからなり、増幅回路4はオ
ペアンプと抵抗とからなる。
FIG. 1 is a block diagram showing the principle of the present invention. In the figure, 1 is an on / off switch circuit,
2 denotes a voltage follower circuit, 3 denotes an integration circuit, and 4 denotes an amplification circuit. The on / off switch circuit 1 comprises a field effect transistor (FET), the voltage follower circuit 2 comprises a capacitor and an operational amplifier, the integrating circuit 3 comprises an operational amplifier, a resistor and a capacitor, and the amplifier circuit 4 comprises an operational amplifier and a resistor. Consists of

【0015】スイッチング回路に入力する正弦波は従来
例と同様に、ディジタル交換システムのクロックから分
周回路で12KHz または16KHz に分周し、それをローパス
フィルタを通して正弦波信号として入力する。オン/オ
フスイッチ回路1の電界効果トランジスタFETのドレ
イン端子をボルテージホロア回路2を介してローパスフ
ィルタの出力に、ソース端子を増幅回路4を介して課金
信号送出回路に、ゲート端子を積分回路3を介して課金
タイミング信号出力にそれぞれ接続するように構成す
る。
The sine wave input to the switching circuit is frequency-divided from the clock of the digital switching system to 12 KHz or 16 KHz by a frequency dividing circuit and input as a sine wave signal through a low-pass filter, as in the conventional example. The drain terminal of the field-effect transistor FET of the on / off switch circuit 1 is connected to the output of the low-pass filter via the voltage follower circuit 2, the source terminal is connected to the charge signal sending circuit via the amplifier circuit 4, and the gate terminal is connected to the integrating circuit 3. Are connected to the billing timing signal output via the.

【0016】[0016]

【作用】スイッチング回路では連続した正弦波信号を課
金タイミング信号でオン/オフを行い、ディジタル交換
機に接続されている公衆電話機に課金信号として送出す
る。ローパスフィルタから出力された連続した正弦波
は、スイッチング回路内の電界効果トランジスタとオペ
アンプで構成されたオン/オフ制御および可変増幅回路
により、課金タイミング信号のオン時には漸増、オフ時
には漸減の特性を有するパースト状の課金信号として出
力される。
In the switching circuit, a continuous sine wave signal is turned on / off by a billing timing signal, and is transmitted as a billing signal to a public telephone connected to the digital exchange. The continuous sine wave output from the low-pass filter has a gradually increasing characteristic when the charging timing signal is on and a gradually decreasing characteristic when the charging timing signal is off by an on / off control and a variable amplifier circuit composed of a field effect transistor and an operational amplifier in the switching circuit. The billing signal is output in the form of a burst.

【0017】以上のように、本発明では電界効果トラン
ジスタとオペアンプ3個による簡単な回路構成により、
漸増特性を有する課金信号を作成することが出来る。
As described above, according to the present invention, with a simple circuit configuration including a field effect transistor and three operational amplifiers,
A billing signal having a gradually increasing characteristic can be created.

【0018】[0018]

【実施例】本発明のスイッチング回路の実施例の回路構
成図を図2に示す。図において、11は電界効果トランジ
スタ、12, 13, 14はオペアンプ、15, 16, 17, 18は抵
抗、19, 10はコンデンサを示す。スイッチング回路は1
個の電界効果トランジスタ11と3個のオペアンプ12, 1
3, 14と4個の抵抗15, 16, 17, 18と2個のコンデンサ1
9, 10とから構成される。
FIG. 2 is a circuit diagram showing a switching circuit according to an embodiment of the present invention. In the figure, 11 is a field effect transistor, 12, 13, 14 are operational amplifiers, 15, 16, 17, 18 are resistors, and 19, 10 are capacitors. The switching circuit is 1
Field-effect transistors 11 and three operational amplifiers 12, 1
3, 14 and 4 resistors 15, 16, 17, 18 and 2 capacitors 1
Consists of 9, 10.

【0019】電界効果トランジスタFET11のドレイン
端子Dはローパスフィルタからの課金用正弦波信号を受
信し、他の回路からの影響を無くすために設けられたオ
ペアンプ12で構成するボルテージホロア回路の出力に接
続され、ソース端子Sはオペアンプ14と抵抗17, 18で構
成する反転増幅器の入力側抵抗17のもう一方に接続さ
れ、ゲート端子Gは課金タイミング信号のオン/オフ時
の変化を緩やかにするためにオペアンプ13と抵抗15, 16
およびコンデンサ19で構成する積分回路の出力に接続さ
れている。
The drain terminal D of the field effect transistor FET11 receives the charge sine wave signal from the low-pass filter, and is connected to the output of a voltage follower circuit composed of an operational amplifier 12 provided to eliminate the influence from other circuits. The source terminal S is connected to the other end of the input side resistor 17 of the inverting amplifier composed of the operational amplifier 14 and the resistors 17 and 18, and the gate terminal G is used to moderate the change at the time of on / off of the charging timing signal. Operational amplifier 13 and resistors 15, 16
And an output of an integrating circuit constituted by a capacitor 19.

【0020】課金タイミング信号がオフの時は積分回路
の出力は電界効果トランジスタFET11のカットオフ電
圧より低い電圧が出力されており、課金用正弦波信号は
反転増幅器に入力されないため課金信号は送出されな
い。次に、課金タイミング信号がオンになると積分回路
の出力は抵抗15とコンデンサ19の時定数で一定電圧まで
段々と上昇する。
When the billing timing signal is off, the output of the integrating circuit is lower than the cut-off voltage of the field effect transistor FET11, and the billing signal is not transmitted because the billing sine wave signal is not input to the inverting amplifier. . Next, when the charging timing signal is turned on, the output of the integrating circuit gradually rises to a constant voltage by the time constant of the resistor 15 and the capacitor 19.

【0021】電界効果トランジスタ11のソース・ドレイ
ン間抵抗RDGがゲート電圧によって変化するという性質
により、ソース・ドレイン間抵抗RDGは徐々に小さくな
り、反転増幅器の増幅度R18/(RDG+R17) は徐々に
大きくなる、所謂漸増特性を持った課金信号となる。課
金タイミング信号がオンからオフに変化したときは、こ
の逆の動作をして漸減しながら、やがて完全にオフとな
り、漸増・漸減を持った課金信号として出力される。
[0021] By nature of the source-drain resistance R DG of the field effect transistor 11 is changed by the gate voltage, the source-drain resistance R DG is gradually reduced, the amplification degree R18 / inverting amplifier (R DG + R17) Becomes a billing signal having a so-called gradually increasing characteristic. When the billing timing signal changes from on to off, the operation reverses to that of the billing signal and gradually decreases, and eventually turns off completely, and is output as a billing signal having a gradual increase and a gradual decrease.

【0022】[0022]

【発明の効果】以上のように、本発明によれば公衆電話
機に対する一定時間毎のコイン受領用の課金信号作成回
路において必要とされるスイッチング回路を構成するの
に、電界効果トランジスタが有する完全に電流を切断で
きる特性と、ゲート電圧制御によってソース・ドレイン
間抵抗が変化する特性に着目して、この電界効果トラン
ジスタを利用することにより、小規模の回路構成により
雑音の少ない課金信号を送ることができ、通話品質を良
好に保つことが可能となる。
As described above, according to the present invention, the public telephone
Generation of billing signal for receiving coins at regular intervals
Of the switching circuits required in the road
To completely cut off the current that the field effect transistor has
Characteristics and gate voltage control for source / drain
Paying attention to the characteristic that the resistance between
By using the register, a billing signal with little noise can be transmitted by a small-scale circuit configuration, and it is possible to maintain good communication quality.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の原理構成図FIG. 1 is a diagram showing the principle configuration of the present invention.

【図2】 実施例の回路構成図FIG. 2 is a circuit diagram of an embodiment.

【図3】 加入者回路の接続構成図FIG. 3 is a connection configuration diagram of a subscriber circuit.

【図4】 課金信号作成回路のブロック構成図FIG. 4 is a block diagram of a billing signal creation circuit.

【図5】 課金信号作成回路の波形図FIG. 5 is a waveform diagram of a billing signal creation circuit.

【図6】 従来例の回路構成図FIG. 6 is a circuit diagram of a conventional example.

【符号の説明】[Explanation of symbols]

1 オン/オフスイッチ回路 2 ボルテージホロア回路 3 積分回路 4 増幅回路 11 電界効果トランジスタ 12, 13, 14,26, 27 オペアンプ 15, 16, 17, 18, 21, 22, 28, 30, 32,33, 34 抵抗 19, 10, 29 コンデンサ 20, 31 ダイオード 23, 24 トランジスタ 25 レベルコンバータ 41, 51 加入者回路 42, 52 課金信号作成回路 43 公衆電話機 44 ネットワーク 45 トランク回路 46 中央制御装置 47 信号レシーバドライバ 48 システムクロック 53 給電監視回路 54 分周回路 55 ローパスフィルタ 56 スイッチング回路 57 加入者端末 DESCRIPTION OF SYMBOLS 1 On / off switch circuit 2 Voltage follower circuit 3 Integrating circuit 4 Amplifying circuit 11 Field effect transistor 12, 13, 14, 26, 27 Operational amplifier 15, 16, 17, 18, 21, 22, 28, 30, 32,33 , 34 Resistance 19, 10, 29 Capacitor 20, 31 Diode 23, 24 Transistor 25 Level converter 41, 51 Subscriber circuit 42, 52 Billing signal creation circuit 43 Public telephone 44 Network 45 Trunk circuit 46 Central controller 47 Signal receiver driver 48 System clock 53 Power supply monitoring circuit 54 Divider circuit 55 Low-pass filter 56 Switching circuit 57 Subscriber terminal

フロントページの続き (72)発明者 渋谷 清 神奈川県横浜市港北区新横浜三丁目9番 18号 富士通コミュニケーション・シス テムズ株式会社内 (56)参考文献 特開 平2−92066(JP,A) 特開 平2−266647(JP,A) 特開 昭63−232607(JP,A) 特開 平4−22263(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04M 15/00 Continuation of front page (72) Inventor Kiyoshi Shibuya 3-18-18 Shin-Yokohama, Kohoku-ku, Yokohama-shi, Kanagawa Prefecture Inside Fujitsu Communication Systems Co., Ltd. (56) References JP-A-2-92066 (JP, A) JP-A-2-266647 (JP, A) JP-A-63-232607 (JP, A) JP-A-4-22263 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H04M 15 / 00

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 システムクロックを分周回路により分周
した正弦波を課金タイミング信号のオン時には漸増、オ
フ時には漸減の特性を有するバースト状の課金信号とし
て出力するスイッチング回路により該課金信号を公衆電
話機に送出する公衆用加入者回路の課金信号作成回路に
おいて、 該スイッチング回路のオン/オフスイッチ回路に電界効
果トランジスタFETを設け、該ドレイン端子をボルテ
ージホロア回路を介してローパスフィルタの出力に、ソ
ース端子を増幅回路を介して課金信号送出回路に、ゲー
ト端子を積分回路を介して課金タイミング信号出力にそ
れぞれ接続することを特徴とする課金信号作成用スイッ
チング回路。
1. A sine wave obtained by dividing a system clock by a frequency dividing circuit gradually increases and decreases when a charging timing signal is turned on.
At the time of a burst, it is a burst-like billing signal with a gradually decreasing characteristic.
The charging signal is transmitted to the public
In a charging signal generation circuit of a public subscriber circuit to be transmitted to a talker , a field effect transistor FET is provided in an on / off switch circuit of the switching circuit, and the drain terminal is connected to an output of a low-pass filter via a voltage follower circuit. the source terminal to the billing signal transmission circuit via the amplifier circuit, the charging signal generated for the switching circuit, characterized in that connected to the charging timing signal output of the gate terminal via the integrating circuit.
JP25203091A 1991-09-30 1991-09-30 Switching circuit for billing signal creation Expired - Fee Related JP3175056B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25203091A JP3175056B2 (en) 1991-09-30 1991-09-30 Switching circuit for billing signal creation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25203091A JP3175056B2 (en) 1991-09-30 1991-09-30 Switching circuit for billing signal creation

Publications (2)

Publication Number Publication Date
JPH0591217A JPH0591217A (en) 1993-04-09
JP3175056B2 true JP3175056B2 (en) 2001-06-11

Family

ID=17231609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25203091A Expired - Fee Related JP3175056B2 (en) 1991-09-30 1991-09-30 Switching circuit for billing signal creation

Country Status (1)

Country Link
JP (1) JP3175056B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2903286B2 (en) * 1994-03-15 1999-06-07 鹿島建設株式会社 Vibration speed meter

Also Published As

Publication number Publication date
JPH0591217A (en) 1993-04-09

Similar Documents

Publication Publication Date Title
US7282992B2 (en) Class D-amplifier
JP3175056B2 (en) Switching circuit for billing signal creation
US4314106A (en) Line circuit
JPS59500345A (en) waveform clipping circuit
EP0093036A3 (en) Telephone circuitry
US3982078A (en) Line matching circuit for use in a tone pushbutton dialling subscriber's set provided with a tone generator
KR880010566A (en) Gain control circuit of amplifier
US5045809A (en) Automatic gain control (AGC) circuit for a trunk interface in a private branch exchange (PBX)
US4518829A (en) Two terminal microphone active load gain regulation circuit
JP2994844B2 (en) Transmission input / output circuit
JPS6115495A (en) Telephone subscriber circuit
KR940008446Y1 (en) Circuit for controlling output impedance
US6134323A (en) Telecommunications system, an automatic branch exchange, a line card, a supply circuit for a telecommunications line, and a telecommunications subscriber device
KR960001117B1 (en) Sine wave ring generation circuit
US5373552A (en) Tone Burst Generator
US6169800B1 (en) Integrated circuit amplifier and method of adaptive offset
KR870001636B1 (en) Noise silence circuit of a automatic gain regulator
JP3346473B2 (en) Switching circuit for subscriber circuits
NL8004833A (en) ELECTRONIC TELEPHONE SWITCHING.
JPH0777403B2 (en) Billing signal creation circuit
KR890008588Y1 (en) Variable loundness circuit in audio system
JP2993298B2 (en) Telephone loudspeaker amplifier
RU4877U1 (en) TELEPHONE MICRO TRANSMITTER
JPH0847077A (en) Speaker driving circuit
JPS5910837Y2 (en) switch circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010227

LAPS Cancellation because of no payment of annual fees