JP3171316B2 - Method of manufacturing PDA - Google Patents

Method of manufacturing PDA

Info

Publication number
JP3171316B2
JP3171316B2 JP09869696A JP9869696A JP3171316B2 JP 3171316 B2 JP3171316 B2 JP 3171316B2 JP 09869696 A JP09869696 A JP 09869696A JP 9869696 A JP9869696 A JP 9869696A JP 3171316 B2 JP3171316 B2 JP 3171316B2
Authority
JP
Japan
Prior art keywords
pda
film
aluminum metal
silicon oxide
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09869696A
Other languages
Japanese (ja)
Other versions
JPH09289332A (en
Inventor
春生 吉永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yazaki Corp
Original Assignee
Yazaki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yazaki Corp filed Critical Yazaki Corp
Priority to JP09869696A priority Critical patent/JP3171316B2/en
Publication of JPH09289332A publication Critical patent/JPH09289332A/en
Application granted granted Critical
Publication of JP3171316B2 publication Critical patent/JP3171316B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、SOI基板を用い
たPDAの製造方法に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a method for manufacturing a PDA using an SOI substrate.

【0002】[0002]

【従来の技術】絶縁層上に半導体層を形成した半導体基
板は、SOI(Semiconductor On Insulator)と呼ばれ
ている。SOI基板及びその製造方法は、例えば、特開
平4−243132号公報に記載されている。ここに記
載されたSOI基板を利用してフォトダイオードアレイ
(PDA)を製造することができる。
2. Description of the Related Art A semiconductor substrate having a semiconductor layer formed on an insulating layer is called an SOI (Semiconductor On Insulator). The SOI substrate and its manufacturing method are described, for example, in Japanese Patent Application Laid-Open No. 4-243132. A photodiode array (PDA) can be manufactured using the SOI substrate described here.

【0003】[0003]

【発明が解決しようとする課題】図1(a)〜(c)は、上記
特開平4−243132号公報に記載されたSOI基板
を製造するための原理を示す工程断面図であり、図2
(a)〜(e)は、かかる従来技術の原理を適用してPDAを
試作するための工程断面図であり、そして、図3は、図
2(d)のアの部分を拡大した、アンダーカット部の拡大
断面図である。
FIGS. 1 (a) to 1 (c) are process cross-sectional views showing the principle for manufacturing an SOI substrate described in the above-mentioned Japanese Patent Application Laid-Open No. 4-243132.
(a) to (e) are process sectional views for trial production of a PDA by applying the principle of the related art, and FIG. 3 is an enlarged view of an area A in FIG. 2 (d). It is an expanded sectional view of a cut part.

【0004】図4は、従来のPDA試作におけるPDA
のSEM観察図である。図4(a)は、アルミニウム金属
膜下に形成される空隙部を示すPDAの拡大断面図であ
り、図4(b)は、アルミニウム金属配線が裏側からエッ
チングされることを示すアルミニウム配線端部斜視図で
ある。全図を通じ同一符号は同一対象物である。
FIG. 4 shows a conventional PDA prototype PDA.
FIG. FIG. 4A is an enlarged cross-sectional view of the PDA showing a void formed under the aluminum metal film, and FIG. 4B is an aluminum wiring edge showing that the aluminum metal wiring is etched from the back side. It is a perspective view. The same reference numerals are the same objects throughout the drawings.

【0005】次に、上記従来技術の原理を図1(a)〜(c)
を用いて説明する。 (工程1−図1(a)) 一方の表面にシリコン酸化膜が
形成された2枚のシリコン単結晶ウェーハを張り合わ
せ、一方のシリコン単結晶ウェーハを研削、研磨して薄
くすることにより、シリコン単結層から成る支持基板1
、その表面に形成されたシリコン酸化膜(Sio2 )2
、及び、その表面に形成されたシリコン単結晶層(S
i単結晶層)3a からなるSOI基板を得る。
Next, the principle of the above-mentioned prior art will be described with reference to FIGS.
This will be described with reference to FIG. (Step 1-FIG. 1 (a)) Two silicon single crystal wafers each having a silicon oxide film formed on one surface are bonded together, and one silicon single crystal wafer is ground and polished to make it thin. Support substrate 1 consisting of a tie layer
Silicon oxide film (Sio 2 ) 2 formed on the surface
And a silicon single crystal layer (S
An SOI substrate composed of (i single crystal layer) 3a is obtained.

【0006】(工程図2−図1(b)) このSOI基板
のシリコン単結晶層3a にテーパを有するV型の溝4 を
形成してシリコン酸化膜2 を露出させる。
(Process FIG. 2-FIG. 1 (b)) A V-shaped groove 4 having a taper is formed in the silicon single crystal layer 3 a of the SOI substrate to expose the silicon oxide film 2.

【0007】(工程3−図1(c)) このSOI基板の
表面にシリコン酸化膜5 を堆積させる。
(Step 3-FIG. 1C) A silicon oxide film 5 is deposited on the surface of the SOI substrate.

【0008】かかる従来技術の原理における工程1−3
を適用して実際のPDAを試作すると、図2(b)〜(c)に
示すように、シリコン単結晶層3a のエッチングに用い
たシリコン酸化膜よりなるマスク6 を除去する際にシリ
コン酸化膜2 の表面もエッチングされて素子領域3 b の
下端部の下にアンダーカットA が発生する。図2(d)及
び図3に示すように、その後、パッシベーションシリコ
ン酸化膜5 を成長させても、このアンダーカットA は、
消滅されず、アンダーカット部B が残る。
Step 1-3 in the prior art principle
When an actual PDA is prototyped by applying the above method, as shown in FIGS. 2 (b) to 2 (c), the silicon oxide film 6 is removed when the mask 6 made of the silicon oxide film used for etching the silicon single crystal layer 3a is removed. 2 is also etched to produce an undercut A below the lower end of the element region 3b. As shown in FIGS. 2 (d) and 3, even if the passivation silicon oxide film 5 is subsequently grown, this undercut A
It does not disappear and the undercut B remains.

【0009】図2(e)に示すように、ここに、アルミニ
ウム金属膜(Al金属膜)10a を成膜すると、図4(a)
に示すように、アルミニウム金属膜10a とパッシベーシ
ョンシリコン酸化膜5 と間にトンネル状の空隙部C がで
きる。次に、図4(b)に示すように、アルミニウム金属
膜10a の不要な部分をウエットエッチングにより除去し
てアルミニウム金属配線10b を形成すると、空隙部C か
らエッチャントが入り込み、アルミニウム金属配線10b
を裏側からエッチングすることとなる。このために、段
切れ等の配線不良が起きる可能性が高くなるという問題
があった。
As shown in FIG. 2E, when an aluminum metal film (Al metal film) 10a is formed here, FIG.
As shown in FIG. 7, a tunnel-shaped gap C is formed between the aluminum metal film 10a and the passivation silicon oxide film 5. Next, as shown in FIG. 4 (b), when an unnecessary portion of the aluminum metal film 10a is removed by wet etching to form an aluminum metal wiring 10b, an etchant enters from the void C and the aluminum metal wiring 10b is formed.
Will be etched from the back side. For this reason, there is a problem that the possibility of occurrence of wiring failure such as disconnection of a step increases.

【0010】本発明は、SOI基板を用いたPDAの製
造方法において、単結晶シリコン層よりなる素子領域の
下端部に形成されるアンダーカットに起因する、アルミ
ニウム金属配線の不良を防止することを目的とする。
[0010] It is an object of the present invention to provide a method of manufacturing a PDA using an SOI substrate, in which a defect of an aluminum metal wiring caused by an undercut formed at a lower end portion of an element region made of a single crystal silicon layer is prevented. And

【0011】[0011]

【課題を解決するための手段】本発明者は、SOI基板
を用いたPDAの製造方法において、シリコン酸化膜よ
りなるマスクを除去すべくエッチングする際に生じる、
アンダーカットに起因するAl金属配線の不良の原因を
鋭意究明したところ、アルミニウム金属の成膜時、ア
ルミニウム金属膜のアンダーカット部への回り込みがシ
リコン酸化膜上では起こりにくいことにより、アルミニ
ウム金属配線の不良が生じるものであること、及び、
このために、Al金属膜のウエットエッチングよって、
エッチャントがアンダーカット部に入り込み、Al金属
膜を裏側からエッチングすることによって、段切れ等の
配線不良を生じさせること、を明らかにした。
Means for Solving the Problems The present inventor has found that in a method of manufacturing a PDA using an SOI substrate, etching occurs to remove a mask made of a silicon oxide film.
When the cause of the defect of the Al metal wiring caused by the undercut was eagerly investigated, it was found that the aluminum metal film did not easily reach the undercut portion on the silicon oxide film during the formation of the aluminum metal. That a defect occurs, and
For this reason, by wet etching of the Al metal film,
It has been clarified that the etchant enters the undercut portion and etches the Al metal film from the back side, thereby causing a wiring defect such as a step disconnection.

【0012】本発明者は、かかる事実に基づいて、シリ
コン酸化膜表面上に形成されたアンダーカット部へのア
ルミニウム金属膜の回り込み不良を防止すべく、鋭意探
求したところ、驚くべきことに、PDAの感度を上げる
ために受光部表面の反射防止膜として形成する窒化ケイ
素膜をシリコン酸化膜の表面に成膜してアンダーカット
部に入り込ませると、アルミニウム金属膜の成膜時、ア
ルミニウム金属膜が窒化ケイ素膜上でアンダーカット部
によく回り込んで、アンダーカット部に隙間ができなく
なり、アルミニウム金属膜をエッチングする際にエッチ
ャントがアンダーカット部に入り込んでも、アルミニウ
ム金属配線の隙間からエッチャントが入り込み、アルミ
ニウム金属配線を裏側からエッチングすることが防げる
ことを発見して、本願発明を完成するに至った。
Based on this fact, the inventor of the present invention has made intensive studies to prevent the aluminum metal film from running into the undercut portion formed on the surface of the silicon oxide film. In order to increase the sensitivity of the silicon nitride film formed as an anti-reflection film on the surface of the light-receiving part and formed into the undercut part, the aluminum metal film is On the silicon nitride film, it goes around well to the undercut part, and there is no gap in the undercut part, and even when the etchant enters the undercut part when etching the aluminum metal film, the etchant enters from the gap of the aluminum metal wiring, Discovering that etching of aluminum metal wiring from the back side can be prevented, Which resulted in the completion of the gun invention.

【0013】即ち、本願発明は、素子領域の下端部の下
に形成されたアンダーカット部を有するSOI基板にア
ルミニウム金属配線を施してPDAを製造する方法にお
いて、アルミニウム金属膜を成膜する前に、あらかじ
め、支持基板上に形成されたシリコン酸化膜、及び、シ
リコン単結晶層よりなる素子領域上に形成されたシリコ
ン酸化膜の両表面にわたって窒化ケイ素膜を成膜して、
アンダーカット部に窒化ケイ素膜を入り込ませることを
特徴とするPDAの製造方法である。
That is, the present invention relates to a method of manufacturing a PDA by applying aluminum metal wiring to an SOI substrate having an undercut portion formed below a lower end portion of an element region, before forming an aluminum metal film. In advance, a silicon oxide film formed on a support substrate, and a silicon nitride film formed on both surfaces of a silicon oxide film formed on an element region including a silicon single crystal layer,
A method of manufacturing a PDA, characterized in that a silicon nitride film is introduced into an undercut portion.

【0014】[0014]

【発明の実施の形態】以下、本発明の実施の形態を図2
(a)〜(c)及び図5(a)〜(d)により説明する。図5(a)〜
(d)は、本願発明におけるPDAの製造方法の工程断面
図である。図6は、図5(d)のイ部の拡大断面図であ
る。全図を通じ同一符号は同一対象物である。
FIG. 2 is a block diagram showing an embodiment of the present invention.
This will be described with reference to (a) to (c) and FIGS. 5 (a) to (d). Fig. 5 (a) ~
(d) is a process sectional view of the method for manufacturing a PDA in the present invention. FIG. 6 is an enlarged cross-sectional view of the portion A in FIG. The same reference numerals are the same objects throughout the drawings.

【0015】図2(a)〜(c)に示される従来技術により、
SOI基板を形成した。図2(a)に示されるように、一
方の表面にシリコン酸化膜2 が形成された2枚の単結晶
シリコンウェーハ1 ,3 を張り合わせ、一方の単結晶シ
リコンウェーハ3を研削して約20μmまで薄くした。
According to the prior art shown in FIGS. 2 (a) to 2 (c),
An SOI substrate was formed. As shown in FIG. 2 (a), two single-crystal silicon wafers 1, 3 having a silicon oxide film 2 formed on one surface are bonded together, and one of the single-crystal silicon wafers 3 is ground to about 20 μm. I made it thin.

【0016】図2(b)〜(c)に示されるように、このシリ
コン単結晶層3 の表面を酸化した後、通常のフォトリソ
グラフィ技術によりパターニングしてシリコン酸化膜マ
スクを形成した。次に、シリコン単結晶層3 を水酸化カ
リウム水溶液によってエッチングし、テーパを有する断
面形状がV型の溝4 を形成してシリコン酸化膜2 を露出
させた後、シリコン酸化膜マスク6 を除去した。
As shown in FIGS. 2 (b) to 2 (c), after oxidizing the surface of the silicon single crystal layer 3, it was patterned by a usual photolithography technique to form a silicon oxide film mask. Next, the silicon single crystal layer 3 was etched with an aqueous solution of potassium hydroxide to form a tapered groove 4 having a V-shaped cross section 4 to expose the silicon oxide film 2, and then the silicon oxide film mask 6 was removed. .

【0017】図5(a)に示されるように、シリコン単結
晶層にN型及びP型の金属をそれぞれイオン注入してシ
リコン素子領域3 b を形成した後、前記テーパが形成さ
れたシリコン単結晶3 に熱酸化法によりパッシベーショ
ン酸化膜として機能するシリコン酸化層5 を0. 1μm
の厚さに形成した。
As shown in FIG. 5A, N-type and P-type metals are ion-implanted into a silicon single crystal layer to form a silicon element region 3b. A silicon oxide layer 5 functioning as a passivation oxide film is formed on the crystal 3 by a thermal oxidation method to a thickness of 0.1 μm.
It was formed in thickness.

【0018】図5(b)に示されるように、パッシベーシ
ョンシリコン酸化膜5 上に受光部の反射防止膜として用
いられる窒化ケイ素膜(SiN膜)9 を従来の方法で形
成した。
As shown in FIG. 5B, on the passivation silicon oxide film 5, a silicon nitride film (SiN film) 9 used as an anti-reflection film of a light receiving portion was formed by a conventional method.

【0019】図5(c)及び図5(d)に示されるように、窒
化ケイ素膜9 及びパッシベーションシリコン酸化膜5 に
電極接続口1 3 を開口した後、アルミニウム金属膜10a
を周知の蒸着法により形成した。次に、このアルミニウ
ム金属膜1 0 a (図示されていない)の不要な部分をウ
エットエッチングにより除去し、アルミニウム配線10 b
を形成して、PDAを得た。
As shown in FIGS. 5C and 5D, after the electrode connection port 13 is opened in the silicon nitride film 9 and the passivation silicon oxide film 5, the aluminum metal film 10a is formed.
Was formed by a well-known vapor deposition method. Next, unnecessary portions of the aluminum metal film 10a (not shown) are removed by wet etching, and aluminum wiring 10b is removed.
Was formed to obtain PDA.

【0020】図6に示めされるように、アルミニウム金
属膜1 0 aの不要な部分をウエットエッチングすること
により除去してアルミニウム金属配線1 0 b を形成して
も、図4(a)に示されるような空隙部C は形成されず、
したがって、この空隙部C からエッチャントが入り込ん
でアルミニウム金属配線1 0 b が裏側からエッチングさ
れることもなかった。このため、断線切れ等の配線不良
のがないPDAが得られた。
As shown in FIG. 6, even if unnecessary portions of the aluminum metal film 10a are removed by wet etching to form the aluminum metal wiring 10b, FIG. The void portion C as shown is not formed,
Therefore, the etchant did not enter from the void C and the aluminum metal wiring 10b was not etched from the back side. For this reason, a PDA free of wiring defects such as disconnection was obtained.

【0021】[0021]

【発明の効果】受光部の反射防止膜として用いられる窒
化ケイ素膜を支持基板上に形成されたシリコン酸化膜、
及び、シリコン単結晶層よりなる素子領域上に形成され
たシリコン酸化膜の両表面にわたって成膜して、アンダ
ーカット部に入り込ませると、アルミニウム金属膜の成
膜時、アルミニウム金属膜が窒化ケイ素膜上ではアンダ
ーカット部によく回り込んで、アンダーカット部に空隙
部ができなくなり、したがって、アルミニウム金属膜を
エッチングする際にエッチャントがアンダーカット部に
入り込んでも、アルミニウム金属配線を裏側からエッチ
ングすることが防げる。
According to the present invention, a silicon oxide film formed on a supporting substrate by using a silicon nitride film used as an antireflection film of a light receiving portion;
And forming a film over both surfaces of a silicon oxide film formed on an element region composed of a silicon single crystal layer and entering into an undercut portion, when forming an aluminum metal film, the aluminum metal film becomes a silicon nitride film. Above, it goes around well to the undercut part, and no voids are created in the undercut part, so even if the etchant enters the undercut part when etching the aluminum metal film, it is possible to etch the aluminum metal wiring from the back side. Can be prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来のSOI基板を製造するための原理を示す
工程断面図である。
FIG. 1 is a process cross-sectional view showing a principle for manufacturing a conventional SOI substrate.

【図2】従来技術の原理を適用してPDAを試作するた
めの工程断面図である。
FIG. 2 is a process cross-sectional view for producing a prototype of a PDA by applying the principle of the related art.

【図3】図2(d)のア部の拡大断面図である。FIG. 3 is an enlarged cross-sectional view of a part of FIG. 2 (d).

【図4】従来のPDA試作におけるPDAのSEM観察
図である。
FIG. 4 is an SEM observation diagram of a PDA in a conventional PDA prototype.

【図5】本発明におけるPDAの製造工程を示す工程断
面図である。
FIG. 5 is a process sectional view showing a manufacturing process of the PDA in the present invention.

【図6】図5(d)のイ部の拡大断面図である。FIG. 6 is an enlarged cross-sectional view of a portion A in FIG. 5 (d).

【符号の説明】[Explanation of symbols]

1 Si支持基板 2 SiO2膜 3a Si単結晶層 3b Si素子領域 4 V字状の溝 A アンダーカット 5 パッシベーションSiO2膜 6 SiO2マスク B アンダーカット部 9 SiN膜 10a Al金属膜 C 空隙部 10b Al金属配線 11 溝底部 12 素子領域傾斜部Reference Signs List 1 Si support substrate 2 SiO 2 film 3 a Si single crystal layer 3 b Si element region 4 V-shaped groove A undercut 5 passivation SiO 2 film 6 SiO 2 mask B undercut portion 9 SiN film 10 a Al metal film C void 10 b Al metal wiring 11 Groove bottom 12 Element region slope

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 31/10 - 31/119 H01L 27/14 - 27/148 H01L 21/306 - 21/308 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 31/10-31/119 H01L 27/14-27/148 H01L 21/306-21/308

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 素子領域の下端部の下に形成されたアン
ダーカット部を有するSOI基板にアルミニウム金属配
線を施してPDAを製造する方法において、アルミニウ
ム金属膜を成膜する前に、あらかじめ、支持基板上に形
成されたシリコン酸化膜、及び、シリコン単結晶層より
なる素子領域上に形成されたパッシベーションシリコン
酸化膜の両表面にわたって窒化ケイ素膜を成膜して、ア
ンダーカット部に窒化ケイ素膜を入り込ませることを特
徴とするPDAの製造方法。
In a method of manufacturing a PDA by applying an aluminum metal wiring to an SOI substrate having an undercut portion formed below a lower end of an element region, a support is required before forming an aluminum metal film. A silicon nitride film is formed on both surfaces of a silicon oxide film formed on a substrate and a passivation silicon oxide film formed on an element region formed of a silicon single crystal layer, and a silicon nitride film is formed on an undercut portion. A method for manufacturing a PDA, comprising:
JP09869696A 1996-04-19 1996-04-19 Method of manufacturing PDA Expired - Fee Related JP3171316B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09869696A JP3171316B2 (en) 1996-04-19 1996-04-19 Method of manufacturing PDA

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09869696A JP3171316B2 (en) 1996-04-19 1996-04-19 Method of manufacturing PDA

Publications (2)

Publication Number Publication Date
JPH09289332A JPH09289332A (en) 1997-11-04
JP3171316B2 true JP3171316B2 (en) 2001-05-28

Family

ID=14226679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09869696A Expired - Fee Related JP3171316B2 (en) 1996-04-19 1996-04-19 Method of manufacturing PDA

Country Status (1)

Country Link
JP (1) JP3171316B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010042653A1 (en) * 2008-10-07 2010-04-15 Mc10, Inc. Catheter balloon having stretchable integrated circuitry and sensor array

Also Published As

Publication number Publication date
JPH09289332A (en) 1997-11-04

Similar Documents

Publication Publication Date Title
US7169669B2 (en) Method of making thin silicon sheets for solar cells
EP0167437B1 (en) Process for self-aligning a localized field oxide against an isolation slot
EP0487380B1 (en) Process for etching layers at a given depth in integrated circuits
US6509139B1 (en) Method of fabricating an integrated optical component
JPH09326432A (en) Element isolation by trench
JPH07326664A (en) Filling method of dielectric isolation trench of wafer
EP2779223A1 (en) Method for producing a substrate provided with edge protection
JP3171316B2 (en) Method of manufacturing PDA
JP2907125B2 (en) Method for manufacturing back-illuminated solid-state imaging device
US5956600A (en) Method of manufacturing a semiconductor device
FR3019937A1 (en) METHOD FOR FORMING ISOLATION TRENCHES
EP0542647B1 (en) Process for etching a deep trench
EP1279927B1 (en) Method of fabricating a piezoresistive device
US6171938B1 (en) Method for fabricating semiconductor device capable of minimizing damage of lower layer using insulating layer resided in opening
JP3680521B2 (en) Manufacturing method of semiconductor device
JPS61119056A (en) Manufacture of semiconductor device
JPS60164335A (en) Manufacture of semiconductor device
JP2703905B2 (en) Semiconductor device isolation forming method
JPS59149030A (en) Manufacture of semiconductor device
JP3319415B2 (en) Element isolation method for semiconductor device
JPS63292645A (en) Formation of trench isolation in semiconductor device
JPH0713999B2 (en) Method for manufacturing semiconductor device
JPH0420261B2 (en)
JPH1126573A (en) Manufacture of dielectric isolation substrate
JPS61129842A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010206

LAPS Cancellation because of no payment of annual fees