JP3166669B2 - Received input level detection value correction circuit, correction method, and wireless transmission / reception device - Google Patents

Received input level detection value correction circuit, correction method, and wireless transmission / reception device

Info

Publication number
JP3166669B2
JP3166669B2 JP22676797A JP22676797A JP3166669B2 JP 3166669 B2 JP3166669 B2 JP 3166669B2 JP 22676797 A JP22676797 A JP 22676797A JP 22676797 A JP22676797 A JP 22676797A JP 3166669 B2 JP3166669 B2 JP 3166669B2
Authority
JP
Japan
Prior art keywords
detection value
detection
target
level
reception
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP22676797A
Other languages
Japanese (ja)
Other versions
JPH1168607A (en
Inventor
正久 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP22676797A priority Critical patent/JP3166669B2/en
Publication of JPH1168607A publication Critical patent/JPH1168607A/en
Application granted granted Critical
Publication of JP3166669B2 publication Critical patent/JP3166669B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Mobile Radio Communication Systems (AREA)
  • Superheterodyne Receivers (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)
  • Circuits Of Receivers In General (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は電波の送信、受信を
行う無線送受信装置およびその受信レベル検出回路に関
し、特に受信入力レベルの検出値のばらつきを補正する
受信入力レベル検出値補正回路および補正方法と無線送
受信装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a radio transmission / reception apparatus for transmitting and receiving radio waves and a reception level detection circuit thereof, and more particularly to a reception input level detection value correction circuit and a correction method for correcting variations in the detection values of the reception input level. And a wireless transmitting and receiving device.

【0002】[0002]

【従来の技術】従来、この種の無線送受信装置として、
平成7年12月26日発行の2世代コードレス電話シス
テム標準規格、第2版(RCR STD−28)で規定
されるPHS等の移動無線装置がある。この移動無線装
置は、電波の送信にあたり使用するチャネルの受信電波
のレベルをチェックし、その受信電波の受信入力レベル
検出値が規定レベル以下の場合、チャネルが空きである
と判断し、そのチャネルによって電波を送信するよう規
定されている。
2. Description of the Related Art Conventionally, as this kind of radio transmitting / receiving apparatus,
There is a mobile radio device such as a PHS specified in the 2nd generation cordless telephone system standard, second edition (RCR STD-28) issued on December 26, 1995. This mobile radio device checks the level of the received radio wave of the channel used for transmitting the radio wave, and if the reception input level detection value of the received radio wave is equal to or less than the specified level, it determines that the channel is empty, and according to the channel, It is prescribed to transmit radio waves.

【0003】この場合、受信入力レベルの検出を行う受
信レベル検出回路は、通常、受信入力レベルに比例した
検出値を示すRSSI(Receive Signal
Strength indication)信号を発
生し、そのRSSI信号のレベルが規定レベル以下であ
るかを判定してチャネルの空きを判定する。
In this case, a reception level detection circuit for detecting a reception input level usually has an RSSI (Receive Signal) indicating a detection value proportional to the reception input level.
A strength indication signal is generated, and it is determined whether or not the level of the RSSI signal is equal to or lower than a specified level to determine whether the channel is empty.

【0004】しかし、電波を受信するための受信回路デ
バイスや検波回路の特性のばらつきによりRSSI信号
レベルが変化する。この結果、規定レベルと比較した結
果が誤りとなってしまう。これを防止するため、従来
は、受信レベル検出回路にオフセット調整回路を設け
て、ばらつきによる変化を調整していた。
[0004] However, the RSSI signal level changes due to variations in the characteristics of the receiving circuit device for receiving radio waves and the detection circuit. As a result, the result of the comparison with the specified level becomes erroneous. In order to prevent this, conventionally, an offset adjustment circuit is provided in the reception level detection circuit to adjust a change due to variation.

【0005】例えば、特開平7−212261号公報に
は、オフセット量を補正するため、入力信号に対しRS
SI信号に相当するSレベルを検出し、標準Sレベルと
の差分を補正量として求め、メモリに記憶し、アンテナ
からの受信電波の入力時には、Sレベルにその補正量を
加算した値を受信入力の検出値として用いることが開示
されている。
For example, Japanese Unexamined Patent Application Publication No. 7-212261 discloses an RS signal for correcting an offset amount.
An S level corresponding to the SI signal is detected, a difference from the standard S level is obtained as a correction amount, stored in a memory, and a value obtained by adding the correction amount to the S level when a received radio wave is input from an antenna is received. It is disclosed to use as a detection value of.

【0006】しかし、この従来技術では、ゲインのばら
つきに対しては、補正することができない。従来の受信
レベル検出回路では、オフセット調整とゲイン調整の両
方を行う場合、標準信号発生器をアンテナ入力側に接続
し、その標準信号発生器からの多数の標準信号の受信入
力レベルを検出し、検出された複数の検出値の値が目標
とする値になるよう、オフセットおよびゲインを調整す
るための可変抵抗器や可変容量素子を調節しなければな
らない。
However, this conventional technique cannot correct for variations in gain. In a conventional reception level detection circuit, when performing both offset adjustment and gain adjustment, a standard signal generator is connected to the antenna input side, and the reception input levels of many standard signals from the standard signal generator are detected. It is necessary to adjust a variable resistor and a variable capacitance element for adjusting the offset and the gain so that the detected values of the plurality of detected values become target values.

【0007】[0007]

【発明が解決しようとする課題】上述した従来の受信レ
ベル検出回路は、多数の入力レベルに対してオフセット
調整およびゲイン調整を行い、どの入力レベルでも規定
値以内に入るよう調整しなければならず、調整に時間が
かかり非常に面倒であるという問題がある。
In the above-mentioned conventional reception level detection circuit, offset adjustment and gain adjustment must be performed for a large number of input levels, and any input level must be adjusted to fall within a specified value. However, there is a problem that the adjustment takes time and is very troublesome.

【0008】本発明の第1の目的は、可変抵抗器や可変
容量素子によるオフセット調整およびゲイン調整がまっ
たくない受信入力レベル検出値補正回路および補正方法
と無線送受信装置を提供することにある。
It is a first object of the present invention to provide a reception input level detection value correction circuit and a radio transmission / reception apparatus which do not have any offset adjustment and gain adjustment using a variable resistor or a variable capacitance element.

【0009】本発明の第2の目的は、少ない標準入力レ
ベルを使って複数の受信入力レベルの検出値に対応する
複数の補正値を算出することにより調整時間を短縮した
受信入力レベル検出値補正回路および補正方法と無線送
受信装置を提供することにある。
A second object of the present invention is to reduce the adjustment time by calculating a plurality of correction values corresponding to a plurality of detection values of the reception input level using a small number of standard input levels. An object of the present invention is to provide a circuit, a correction method, and a wireless transmission / reception device.

【0010】[0010]

【課題を解決するための手段】本発明による受信入力レ
ベル検出値補正回路(図1の3、4、5または3、5)
は、電波の受信入力レベルを検出する検出回路(図1の
1)からの検出値を補正するもので、検出回路で検出さ
れる検出値と目標とする受信入力レベル対検出値特性に
基づく目標検出値との関係を表す算術式に従って、検出
値に対する目標検出値を算出し、その算出された目標検
出値を補正された検出値とすることを特徴とする。
SUMMARY OF THE INVENTION A reception input level detection value correction circuit according to the present invention (3, 4, 5, or 3, 5 in FIG. 1).
Is for correcting a detection value from a detection circuit (1 in FIG. 1) for detecting a reception input level of a radio wave, and a target based on a detection value detected by the detection circuit and a target reception input level-detection value characteristic. A target detection value for the detection value is calculated according to an arithmetic expression representing a relationship with the detection value, and the calculated target detection value is used as a corrected detection value.

【0011】この構成により、電波の受信回路や検出回
路のオフセットおよびゲイン特性のばらつきを補正する
ための可変抵抗器や可変容量素子の調整が不要で、容易
に補正値を求めることができる。
With this configuration, it is not necessary to adjust a variable resistor or a variable capacitance element for correcting variations in offset and gain characteristics of a radio wave receiving circuit and a detecting circuit, and a correction value can be easily obtained.

【0012】本発明では、電波を受信したときに算術式
を使用して目標補正値を発生し、その目標補正値によっ
て送信の制御を実行しても良い。
In the present invention, when a radio wave is received, a target correction value may be generated using an arithmetic expression, and transmission control may be performed based on the target correction value.

【0013】また本発明では、電波を受信する前に算術
式によって複数の検出値に対する複数の目標検出値を求
め、補正テーブルとして記憶手段に予め記憶させても良
い。
In the present invention, a plurality of target detection values for a plurality of detection values may be obtained by an arithmetic expression before receiving a radio wave, and may be stored in a storage means in advance as a correction table.

【0014】この場合、受信入力レベル検出値補正回路
は、検出回路で検出される検出値と目標とする受信入力
レベル対検出値特性に基づく目標検出値との関係を表す
算術式に従って、検出値に対する目標検出値を算出する
算出手段(図1の3)と、算出手段で算出される複数の
目標検出値を前記検出値に対応して格納する記憶手段
(図1の4)と、電波が受信されたときに検出回路(図
1の1)で検出される検出値に対応する目標検出値を記
憶手段から読み出す手段(図1の3)とで構成される。
In this case, the reception input level detection value correction circuit calculates the detection value according to an arithmetic expression representing a relationship between the detection value detected by the detection circuit and a target detection value based on the target reception input level-detection value characteristic. Calculating means (3 in FIG. 1) for calculating a target detection value for the target; storage means (4 in FIG. 1) for storing a plurality of target detection values calculated by the calculating means in correspondence with the detection values; Means (3 in FIG. 1) for reading out from the storage means a target detection value corresponding to the detection value detected by the detection circuit (1 in FIG. 1) when received.

【0015】算出手段(図1の3)における算出式の具
体例として、2つの標準レベルを受信入力レベルとする
とき、目標とする受信入力レベル対検出値特性に対する
検出値をV1、V2、実際の受信入力レベル対検出値特
性に対する検出値をV1′、V2′、V1′とV2′の
間の検出値をVinとすると、算出される目標検出値
は、次の式 Vout=((V2−V1)/(V2′−V1′))×
(Vin−V1′)+V1 で表され、複数のVinに対して複数のVoutを上述
の式に従って算出すれば良い。
As a specific example of the calculation formula in the calculation means (3 in FIG. 1), when two standard levels are used as the reception input levels, the detection values for the target reception input level-detection value characteristics are V1, V2, Assuming that the detection value for the reception input level versus detection value characteristic of V1 ′ is V1 ′, V2 ′, and the detection value between V1 ′ and V2 ′ is Vin, the calculated target detection value is expressed by the following equation: Vout = ((V2− V1) / (V2'-V1 ')) ×
(Vin−V1 ′) + V1, and a plurality of Vouts may be calculated for a plurality of Vins according to the above-described formula.

【0016】本発明による受信入力レベル検出値補正方
法は、予め少なくとも2つの標準レベルの受信入力に対
する検出値を発生し、発生した検出値と目標とする受信
入力レベル対検出値特性に基づく目標検出値との関係を
表す所定の算術式に従って、複数の検出値に対する複数
の目標検出値を算出し検出値毎に記憶手段に格納し、そ
の後の電波受信時に検出回路から検出される検出値を前
記記憶手段に格納された前記目標検出値に変換するもの
である。
A method for correcting a reception input level detection value according to the present invention generates detection values for reception inputs of at least two standard levels in advance, and detects a target based on the generated detection value and a target reception input level-detection value characteristic. According to a predetermined arithmetic expression representing a relationship with a value, a plurality of target detection values for a plurality of detection values are calculated and stored in the storage means for each detection value, and the detection value detected from the detection circuit at the time of subsequent radio wave reception is used as the detection value. It is to convert to the target detection value stored in the storage means.

【0017】この構成により、受信入力レベルの検出値
の補正が、最低2つの標準レベルに対する受信入力レベ
ルの検出値を発生するだけで可能となり、短時間で補正
値を求めることができるという利点がある。
With this configuration, it is possible to correct the detection value of the reception input level only by generating the detection values of the reception input level with respect to at least two standard levels, so that the correction value can be obtained in a short time. is there.

【0018】また、本発明による無線送受信装置は、電
波を送受信する送受信手段(図1の1)と、電波の受信
入力レベルを検出し検出値(RSSI信号)を発生する
検出手段(図1の1)と、検出手段で検出される検出値
と目標とする受信入力レベル対検出値特性に基づく目標
検出値との関係を表す算術式に従って、前記検出値に対
する前記目標検出値を算出し、その算出された目標検出
値を補正された検出値とする受信入力レベル検出値補正
手段(図1の3、4、5または3、5)と、受信入力レ
ベル検出値補正手段からの目標検出値が、規定レベル以
下であるかを検出し目標検出値が前記規定レベル以下の
場合、前記送受信手段に対し電波の送信を指示する手段
(図1の3)とを含む。
The radio transmitting / receiving apparatus according to the present invention includes a transmitting / receiving means (1 in FIG. 1) for transmitting / receiving a radio wave and a detecting means (FIG. 1 in FIG. 1) for detecting a reception input level of a radio wave and generating a detection value (RSSI signal). 1) calculating the target detection value with respect to the detection value in accordance with an arithmetic expression representing a relationship between the detection value detected by the detection means and a target detection value based on a target reception input level-detection value characteristic; Reception input level detection value correction means (3, 4, 5, or 3, 5 in FIG. 1) that uses the calculated target detection value as a corrected detection value, and a target detection value from the reception input level detection value correction means. And a means (3 in FIG. 1) for instructing the transmission / reception means to transmit a radio wave if the target detection value is equal to or less than the specified level and the target detection value is equal to or less than the specified level.

【0019】[0019]

【発明の実施の形態】次に本発明の実施の形態について
図面を参照して詳細に説明する。
Embodiments of the present invention will now be described in detail with reference to the drawings.

【0020】図1は本発明の実施の形態を示すブロック
図である。図において、本発明の実施の形態の無線送受
信装置は、受信電波のレベルをチェックし受信電波のレ
ベルが規定レベル以下のときに電波(データ信号)の送
信を行うものである。このような無線送受信装置の一例
として、図1の無線送受信装置は、平成7年12月26
日発行の2世代コードレス電話システム標準規格、第2
版(RCR STD−28)で規定される無線通信を実
行するものとする。
FIG. 1 is a block diagram showing an embodiment of the present invention. In the figure, a wireless transmission / reception apparatus according to an embodiment of the present invention checks the level of a received radio wave and transmits a radio wave (data signal) when the level of the received radio wave is equal to or lower than a specified level. As an example of such a wireless transmission / reception device, the wireless transmission / reception device of FIG.
2nd generation cordless telephone system standard issued by Japan, second
Wireless communication specified in the edition (RCR STD-28) shall be executed.

【0021】図1において、無線送受信装置は、無線電
波を送信および受信するアンテナに接続するアンテナ入
出力端子7に接続され、信号の送受信および受信入力レ
ベルを検出しRSSI(RFレベル推測値)信号を発生
するRFユニット1と、RFユニット1からのRSSI
信号をA/D変換するA/Dコンバータ2と、そのA/
D変換されたRSSI信号に基づいて受信電波のレベル
をチェックし受信電波のレベルが規定レベル以下のとき
に電波(データ信号)の送信を行うよう制御するマイク
ロプロセッサ3と、バス6に接続されたRAM5および
プログラマブルROM4と、モデム9とを有する。
In FIG. 1, a radio transmitting / receiving device is connected to an antenna input / output terminal 7 connected to an antenna for transmitting and receiving radio waves, detects signal transmission / reception and reception input levels, and detects RSSI (RF level estimation value) signals. Unit 1 for generating a signal, and RSSI from the RF unit 1
An A / D converter 2 for A / D converting a signal;
The microprocessor 3 is connected to the bus 6 and a microprocessor 3 for controlling the level of the received radio wave based on the D-converted RSSI signal and controlling transmission of the radio wave (data signal) when the level of the received radio wave is equal to or lower than a specified level. It has a RAM 5, a programmable ROM 4, and a modem 9.

【0022】マイクロプロセッサ3は、電波の送信制御
の他に、2つ以上の規定レベルにおけるA/D変換出力
をRAM5に記憶させ、その記憶データを使用し所定の
演算により受信入力の検出値(すなわち、RSSI信号
の値)の補正のための補正テーブルを作成する制御も実
行する。マイクロプロセッサ3により作成されたRSS
I信号の補正テーブルは、プログラマブルROM4に記
憶され、その内容が受信入力レベルの検出値であるRS
SI信号の補正値として電波の送信制御時に利用され
る。
The microprocessor 3 stores the A / D conversion output at two or more specified levels in the RAM 5 in addition to the radio wave transmission control, and uses the stored data to perform a predetermined operation to detect the reception input value ( That is, control for creating a correction table for correcting the value of the RSSI signal) is also executed. RSS created by microprocessor 3
The correction table of the I signal is stored in the programmable ROM 4, and the contents thereof are RS detection values of the reception input level.
It is used as a correction value of the SI signal at the time of radio wave transmission control.

【0023】RFユニット1は、アンテナ入出力端子7
からの受信電波信号を中間周波信号に変換しモデム9に
出力し、またモデム9からの中間周波信号を送信電波信
号に変換する機能と、アンテナ入出力端子7からの受信
電波信号の受信入力レベルを検出しRSSI信号を発生
する受信レベル検出機能とを有する。RSSI信号は、
アンテナからの受信電波を検波して直流化することによ
って得られる電圧信号で、その電圧信号は、電波の受信
入力レベルに比例して変化する。
The RF unit 1 has an antenna input / output terminal 7
And a function to convert the received radio signal from the antenna 9 into an intermediate frequency signal and output it to the modem 9, and to convert the intermediate frequency signal from the modem 9 into a transmitted radio signal. And a reception level detection function of generating an RSSI signal. The RSSI signal is
A voltage signal obtained by detecting and converting a received radio wave from an antenna into a direct current, and the voltage signal changes in proportion to the reception input level of the radio wave.

【0024】図2は、RCR STD−28で規定され
る電波信号の信号フレームを示す。図2に示すように1
フレームが8スロットの電波信号が使用され、前半の4
スロットが送信用スロット(1、2、3、4)、後半の
4スロットが受信用スロット(1′、2′、3′、
4′)である。スロット1と1′は同じチャネルであ
る。また、スロット2、2′、スロット3、3′、スロ
ット4、4′は同じチャネルである。RFユニット1
は、各受信用スロットの受信入力レベルを示すRSSI
信号を発生する。各受信用スロットのRSSI信号は、
A/Dコンバータ2に出力される。
FIG. 2 shows a signal frame of a radio signal specified by RCR STD-28. As shown in FIG.
The radio signal of 8 slots is used for the frame.
The slots are transmission slots (1, 2, 3, 4), and the latter four slots are reception slots (1 ', 2', 3 ',.
4 '). Slots 1 and 1 'are the same channel. Slots 2 and 2 ', slots 3 and 3', and slots 4 and 4 'are the same channel. RF unit 1
Is RSSI indicating the reception input level of each reception slot.
Generate a signal. The RSSI signal of each receiving slot is
Output to A / D converter 2.

【0025】一方、モデム9は、RFユニット1からの
中間周波信号を復調してデータ入出力端子8に復調デー
タを出力し、データ入出力端子8からのデータ信号を変
調してRFユニット1に供給する。
On the other hand, the modem 9 demodulates the intermediate frequency signal from the RF unit 1 and outputs demodulated data to the data input / output terminal 8, modulates the data signal from the data input / output terminal 8, and outputs the demodulated data to the RF unit 1. Supply.

【0026】モデム9からの信号の送信、すなわち図2
の送信用スロットでの電波送出にあたって、マイクロプ
ロセッサ3は、RFユニット1からのRSSI信号に基
づいて、使用するチャネルの受信入力レベルをチェック
し受信入力レベルが規定レベルを越えたときには電波送
信状態に移行せず、規定レベル以下のときに電波送信状
態にする制御を実行する。
Transmission of a signal from the modem 9, that is, FIG.
In transmitting a radio wave in the transmission slot, the microprocessor 3 checks the reception input level of the channel to be used based on the RSSI signal from the RF unit 1 and switches to the radio transmission state when the reception input level exceeds the specified level. Control is performed to set the radio wave transmission state when the level is equal to or lower than the specified level without shifting.

【0027】具体的には、マイクロプロセッサ3は、使
用するチャネルの受信用スロットのRSSI信号が規定
レベル(キャリアセンスレベル)を越えたか否かを判定
するキャリアセンスを行って空きチャネルを検索し、デ
ータ入出力端子8からのデータ信号(モデム9からの中
間周波信号)をその空きチャネルの送信用スロットに送
信するよう設定する。この場合、使用するチャネルの受
信用スロット(例えば図2の受信用スロット1′)のR
SSI信号が規定レベル以下となる状態が4フレーム以
上に渡り連続するとき、そのチャネルが空きであると判
定する。これによって、RFユニット1は、モデム9か
らの信号を図2の送信用スロット1によって送信する。
キャリアセンスは、空きチャネルが見つかるまで、チャ
ネルを切り換えることで実行される。
More specifically, the microprocessor 3 searches for an empty channel by performing carrier sense for determining whether the RSSI signal of the receiving slot of the channel to be used has exceeded a prescribed level (carrier sense level), The data signal from the data input / output terminal 8 (the intermediate frequency signal from the modem 9) is set to be transmitted to the transmission slot of the vacant channel. In this case, R of the receiving slot of the channel to be used (for example, receiving slot 1 'in FIG. 2)
When the state in which the SSI signal is lower than the specified level continues for four or more frames, it is determined that the channel is empty. Thus, the RF unit 1 transmits a signal from the modem 9 through the transmission slot 1 in FIG.
Carrier sensing is performed by switching channels until a free channel is found.

【0028】マイクロプロセッサ3、RAM5およびR
OM4は、RFユニット1からの検出値の目標検出値に
対するばらつき、すなわちRSSI信号のばらつきを補
正して正確なキャリアセンスができるようにするため補
正テーブルを発生する受信入力レベル検出値補正回路で
ある。
Microprocessor 3, RAM 5 and R
OM4 is a reception input level detection value correction circuit that generates a correction table for correcting a variation in the detection value from the RF unit 1 with respect to the target detection value, that is, a variation in the RSSI signal so that accurate carrier sensing can be performed. .

【0029】次に受信入力レベルの補正のための動作に
ついて説明する。最初、アンテナ入出力端子7に標準信
号発生器(図示せず)が接続される。このときマイクロ
プロセッサ3は、RFユニット1を制御して受信状態に
する。標準信号発生器の出力レベルはRCR STD−
28で規定される標準レベルで、少なくとも2つの標準
レベルが使用される。例えば、RFユニット1が受信入
力レベルに対してRSSI信号を直線的に変化させる特
性(RSSI特性)を有する場合、標準レベルはRSS
I特性上の2つの点のレベルで十分である。本実施の形
態では、2つの標準レベルに受信入力レベルのダイナミ
ックレンジの上限と下限値を設定する。この場合、2つ
の標準レベルの値は16dBマイクロVおよび60dB
マイクロVである。
Next, the operation for correcting the reception input level will be described. First, a standard signal generator (not shown) is connected to the antenna input / output terminal 7. At this time, the microprocessor 3 controls the RF unit 1 to be in a receiving state. The output level of the standard signal generator is RCR STD-
At least two standard levels are used, with the standard levels defined at 28. For example, when the RF unit 1 has a characteristic (RSSI characteristic) that linearly changes the RSSI signal with respect to the reception input level, the standard level is RSSS
A level of two points on the I characteristic is sufficient. In this embodiment, the upper limit and the lower limit of the dynamic range of the reception input level are set to two standard levels. In this case, the values of the two standard levels are 16 dB microV and 60 dB
Micro V.

【0030】なお、RSSI特性が、直線でなく曲線の
場合、標準レベルは、2つ以上のものが使用される。こ
の場合には、曲線を複数の直線で近似した特性とみな
し、各直線の両端点のレベルを標準レベルとする。以下
は、RSSI特性が単なる直線であるとして説明する。
When the RSSI characteristic is not a straight line but a curve, two or more standard levels are used. In this case, the curve is regarded as a characteristic approximated by a plurality of straight lines, and the level at both ends of each straight line is set as a standard level. The following description will be made on the assumption that the RSSI characteristic is simply a straight line.

【0031】2つの標準レベルに対応するRSSI信号
は、A/Dコンバータ2によりディジタル信号に変換さ
れ、マイクロプロセッサ3に入力された後、RAM5に
記憶される。したがって、RAM5に記憶されるディジ
タル信号(データ)には、RFユニット1内のデバイス
によるばらつきが含まれる。
The RSSI signals corresponding to the two standard levels are converted into digital signals by the A / D converter 2, input to the microprocessor 3, and stored in the RAM 5. Therefore, the digital signal (data) stored in the RAM 5 includes variations due to devices in the RF unit 1.

【0032】次にマイクロプロセッサ3は、RAM5に
記憶されたデータからRFユニット1のRSSI特性の
ばらつきを補正する補正テーブルを作成し、補正テーブ
ルをプログラマブルROM4に記憶する。
Next, the microprocessor 3 creates a correction table for correcting the variation of the RSSI characteristic of the RF unit 1 from the data stored in the RAM 5 and stores the correction table in the programmable ROM 4.

【0033】図3はRFユニット1の受信入力レベル、
A/Dコンバータ2のA/D変換出力および補正したA
/D変換補正出力(すなわち目標検出値)の関係を示す
図である。図3において、右側のグラフは、RFユニッ
ト1のRSSI特性を示し、横軸は受信入力レベル、縦
軸はA/D変換出力である。左側のグラフは、マイクロ
プロセッサ3による補正特性を示し、縦軸はA/D変換
出力(補正入力データ)、横軸はA/D変換補正出力
(目標検出値)である。
FIG. 3 shows the reception input level of the RF unit 1,
A / D conversion output of A / D converter 2 and corrected A
FIG. 9 is a diagram showing a relationship between / D conversion correction output (ie, target detection value). In FIG. 3, the graph on the right side shows the RSSI characteristics of the RF unit 1, the horizontal axis is the reception input level, and the vertical axis is the A / D conversion output. The graph on the left side shows the correction characteristics by the microprocessor 3, the vertical axis shows the A / D conversion output (correction input data), and the horizontal axis shows the A / D conversion correction output (target detection value).

【0034】実線A−Bは目標とするRFユニット1の
RSSI特性である。目標とするRFユニット1のRS
SI特性は必ずしもRFユニット1の標準でなくても良
い。破線A′−B′は実測時(標準信号発生器からの標
準レベル検出時)のRFユニット1のRSSI特性の一
例である。目標とするRFユニット1のRSSI特性の
場合には、補正特性は実線C−Dに示すごとく入力と出
力が同じになり、補正を行わない場合と等価になる。
The solid line AB represents the RSSI characteristic of the target RF unit 1. Target RF unit 1 RS
The SI characteristics need not always be the standard of the RF unit 1. A broken line A'-B 'is an example of the RSSI characteristic of the RF unit 1 at the time of the actual measurement (when the standard level is detected from the standard signal generator). In the case of the target RSSI characteristic of the RF unit 1, the correction characteristic has the same input and output as shown by the solid line CD, which is equivalent to the case where no correction is performed.

【0035】図3において、2つの標準レベルを受信入
力レベルとするとき、目標とするRSSI特性に対する
A/D変換出力をV1、V2、実際のRFユニットのR
SSI特性に対する実測時のA/D変換出力をV1′、
V2′、V1′とV2′の間の複数の入力ポイントをV
inとすると、RFユニット1のRSSI特性に対して
マイクロプロセッサ3は、次の式 Vout=((V2−V1)/(V2′−V1′))×
(Vin−V1′)+V1 によって線A′−B′の間の各入力ポイントVinに対
する目標検出値Voutを算出したテーブルを作成しプ
ログラマブルROM4に記憶する。
In FIG. 3, when the two standard levels are the reception input levels, the A / D conversion outputs for the target RSSI characteristics are V1 and V2,
A / D conversion output at the time of actual measurement for SSI characteristics is V1 ',
V2 ', a plurality of input points between V1' and V2 '
Assuming that in, the microprocessor 3 calculates the following equation for the RSSI characteristic of the RF unit 1 as follows: Vout = ((V2−V1) / (V2′−V1 ′)) ×
A table in which the target detection value Vout for each input point Vin between the lines A 'and B' is calculated from (Vin-V1 ') + V1 is stored in the programmable ROM 4.

【0036】プログラマブルROM4に記憶されたテー
ブルにより補正特性として破線C′−D′が得られる。
RFユニット1のRSSI特性の違いにより標準レベル
に対するA/D変換出力がV1′、V2′となり目標と
するA/D変換値V1、V2にならないが、マイクロプ
ロセッサ3が前述の式を用いて補正特性線C′−D′に
示す補正を行うことによりRSSI特性の違いに関係な
くA/D変換補正出力がV1、V2となり、RSSI特
性の違いによる検出レベル(RSSI信号のレベル)の
差が無くなる。
A broken line C'-D 'is obtained as a correction characteristic from the table stored in the programmable ROM 4.
The A / D conversion output with respect to the standard level becomes V1 'and V2' due to the difference in the RSSI characteristics of the RF unit 1, and does not become the target A / D conversion values V1 and V2. By performing the correction indicated by the characteristic line C'-D ', the A / D conversion corrected output becomes V1 and V2 regardless of the difference in the RSSI characteristic, and the difference in the detection level (the level of the RSSI signal) due to the difference in the RSSI characteristic is eliminated. .

【0037】図4は標準レベルを2つとした場合の補正
テーブル作成時のフローチャートを示す。標準信号発生
器の出力レベルを第1の標準レベル(16dBマイクロ
V)に設定後、RSSI信号のレベルの測定を行う(1
0−1)。マイクロプロセッサ3は測定値があらかじめ
定めた範囲に入っているかをチェックする(10−
2)。その範囲に入っていない場合には不良とみなし異
常表示を行い(10−7)終了する。その範囲に入って
いる場合には標準信号発生器の出力レベルを第2の標準
レベル(60dBマイクロV)に設定後、RSSI信号
のレベルの測定を行う(10−3)。再度、マイクロプ
ロセッサ3は測定値があらかじめ定めた範囲に入ってい
るかをチェックする(10−4)。その範囲に入ってい
ない場合には不良とみなし異常表示を行い(10−7)
終了する。その範囲に入っている場合にはマイクロプロ
セッサ3は前述の計算式に基づいて補正テーブルを作成
する(10−5)。補正テーブル作成完了後、補正テー
ブルをプログラマブルROM4に書き込み(10−
6)、書き込み完了後、終了する。
FIG. 4 is a flowchart showing a process of creating a correction table when the number of standard levels is two. After setting the output level of the standard signal generator to the first standard level (16 dB micro V), the level of the RSSI signal is measured (1
0-1). The microprocessor 3 checks whether the measured value is within a predetermined range (10-
2). If it is not within the range, it is regarded as defective and an abnormal display is performed (10-7), and the processing is terminated. If it is within the range, the output level of the standard signal generator is set to the second standard level (60 dB microV), and then the level of the RSSI signal is measured (10-3). Again, the microprocessor 3 checks whether the measured value is within a predetermined range (10-4). If it is not within the range, it is regarded as defective and an error is displayed (10-7).
finish. If the value falls within the range, the microprocessor 3 creates a correction table based on the above-mentioned formula (10-5). After the completion of the correction table creation, the correction table is written into the programmable ROM 4 (10-
6) After writing is completed, the process ends.

【0038】次に、アンテナ接続用入出力端子7にアン
テナ(図示せず)を接続した場合について説明する。マ
イクロプロセッサ3はRFユニット1を制御して受信状
態にする。任意のレベルの電波を受信したとき、A/D
コンバータ2の出力においてA/D変換出力VX′を得
る。RFユニット1のA/D変換出力VX′をマイクロ
プロセッサ3で読み取り、プログラマブルROM4内に
記憶された補正テーブル(補正特性は図2の線C′−
D′)により補正を行うことにより、目標とするRFユ
ニット1に対応するA/D変換補正出力を得る。
Next, a case where an antenna (not shown) is connected to the antenna connection input / output terminal 7 will be described. The microprocessor 3 controls the RF unit 1 to be in a receiving state. When a radio wave of any level is received, A / D
An A / D conversion output VX 'is obtained at the output of the converter 2. The A / D conversion output VX 'of the RF unit 1 is read by the microprocessor 3 and the correction table stored in the programmable ROM 4 (the correction characteristic is indicated by line C'-
By performing the correction according to D ′), an A / D conversion correction output corresponding to the target RF unit 1 is obtained.

【0039】A/D変換補正出力によってマイクロプロ
セッサ3は、キャリアセンスを実行する。すなわち、A
/D変換補正出力が規定レベルを越えているか否かを判
定し、前述したように空いているチャネルを検索してそ
のチャネルの送信用スロットによりモデム7からの信号
を送信する。
The microprocessor 3 executes carrier sense according to the A / D conversion correction output. That is, A
It is determined whether or not the / D conversion correction output exceeds a prescribed level, and a vacant channel is searched as described above, and a signal from the modem 7 is transmitted through the transmission slot of that channel.

【0040】以上のように本発明の実施の形態は、電波
の受信入力レベルを検出する検出回路(RFユニット
1)からの検出値を補正する場合、検出回路で検出され
る検出値(RSSI信号)と目標とする受信入力レベル
対検出値特性に基づく目標検出値との関係を表す前述の
算術式に従って、検出値(RSSI信号)に対する目標
検出値を算出し、その算出された目標検出値を補正され
た検出値とすることを特徴とする。したがって、RFユ
ニット1のオフセットおよびゲイン特性のばらつきを補
正するための可変抵抗器や可変容量素子の調整が不要
で、容易に補正値を求めることができる。
As described above, according to the embodiment of the present invention, when the detection value from the detection circuit (RF unit 1) for detecting the radio wave reception input level is corrected, the detection value (RSSI signal) detected by the detection circuit is corrected. ) And a target detection value for a detection value (RSSI signal) in accordance with the above-described arithmetic expression representing the relationship between a target reception input level and a target detection value based on a detection value characteristic, and calculating the calculated target detection value. It is characterized in that the detected value is a corrected detection value. Therefore, it is not necessary to adjust a variable resistor or a variable capacitance element for correcting variations in offset and gain characteristics of the RF unit 1, and a correction value can be easily obtained.

【0041】また、複数の検出値に対する複数の目標検
出値を算出する算出手段であるマイクロプロセッサ3
は、少なくとも2つのレベルの受信入力により検出回路
で検出される少なくとも2つの検出値(RSSI信号)
と、少なくとも2つの受信入力から目標とする受信入力
レベル対検出値特性に従って求められる少なくとも2つ
の目標検出値との関係を表す算術式に従って、複数の検
出値に対する複数の目標検出値を算出する。したがっ
て、受信入力レベルの検出値の補正が、最低2つの標準
レベルに対する受信入力レベルの検出値を発生するだけ
で可能となり、短時間で補正値を求めることができると
いう利点がある。
The microprocessor 3 is a calculating means for calculating a plurality of target detection values for a plurality of detection values.
Are at least two detection values (RSSI signals) detected by the detection circuit based on at least two levels of reception inputs.
And calculating a plurality of target detection values for the plurality of detection values in accordance with an arithmetic expression representing a relationship between the at least two reception inputs and at least two target detection values obtained in accordance with a target reception input level-detection value characteristic. Therefore, it is possible to correct the detection value of the reception input level only by generating the detection values of the reception input level for at least two standard levels, and there is an advantage that the correction value can be obtained in a short time.

【0042】本発明は以上説明した実施の形態のみに限
定されるものではない。例えば、RFユニット1は、電
波を送受信する送受信回路および受信入力レベルを検出
する検出手段の両方を有するが、受信レベルを検出する
検出手段は、RFユニット1から分離されていても良
い。
The present invention is not limited to the embodiment described above. For example, the RF unit 1 has both a transmission / reception circuit for transmitting and receiving radio waves and a detection unit for detecting a reception input level, but the detection unit for detecting a reception level may be separated from the RF unit 1.

【0043】また、受信入力レベル検出値補正回路は、
算術式によって算出された目標検出値を検出値毎に補正
テーブルとして記憶手段(プログラマブルROM4)に
格納し、実際の電波受信時に検出回路(RFユニット
1)から発生するRSSI信号によって記憶手段に格納
された目標検出値をマイクロプロセッサ3が読み出し、
それを補正値として出力する。しかし、マイクロプロセ
ッサ3の処理スピードが早ければ、前述の算術式による
算術が電波を受信入力する実時間で実行されても良い。
この場合、前述の算術式における2つのレベルの受信入
力に対する検出回路で検出される2つの検出値(RSS
I信号)であるV1′、V2′、目標とする受信入力レ
ベル対検出値特性に基づく目標検出値であるV1、V2
は、あらかじめRAM5に格納しておき、電波受信時に
検出回路からの検出値をVinとして前述の算術式を使
用して目標検出値Voutを求めるようにする。この場
合、補正テーブルを格納するプログラマブルROM4は
不要となる。
Further, the reception input level detection value correction circuit comprises:
The target detection value calculated by the arithmetic expression is stored in the storage unit (programmable ROM 4) as a correction table for each detection value, and is stored in the storage unit by an RSSI signal generated from the detection circuit (RF unit 1) at the time of actual radio wave reception. The microprocessor 3 reads out the detected target value,
It is output as a correction value. However, if the processing speed of the microprocessor 3 is high, the arithmetic by the above-described arithmetic expression may be executed in real time for receiving and inputting radio waves.
In this case, two detection values (RSS) detected by the detection circuit for the two-level reception input in the above-described arithmetic expression
I1), V1 'and V2', and target detection values V1 and V2 based on target reception input level-detection value characteristics.
Is stored in the RAM 5 in advance, and the target detection value Vout is obtained by using the above-described arithmetic expression with the detection value from the detection circuit as Vin at the time of radio wave reception. In this case, the programmable ROM 4 for storing the correction table becomes unnecessary.

【0044】また、本発明の実施の形態では、無線送受
信装置の通信方式が、RCR STD−28以外の方式
でも良い。
In the embodiment of the present invention, the communication system of the radio transmitting / receiving device may be a system other than the RCR STD-28.

【0045】[0045]

【発明の効果】以上のように本発明によれば、電波の受
信入力レベルを検出する検出回路からの検出値を補正す
る場合、検出回路で検出される検出値(RSSI信号)
と目標とする受信入力レベル対検出値特性に基づく目標
検出値との関係を表す前述の算術式に従って、検出値
(RSSI信号)に対する目標検出値を算出し、その算
出された目標検出値を補正された検出値とするので、R
Fユニット1のオフセットおよびゲイン特性のばらつき
を補正するための可変抵抗器や可変容量素子の調整が不
要で、容易に補正値を求めることができる。
As described above, according to the present invention, when the detection value from the detection circuit for detecting the radio wave reception input level is corrected, the detection value (RSSI signal) detected by the detection circuit is corrected.
The target detection value for the detection value (RSSI signal) is calculated in accordance with the above-described arithmetic expression representing the relationship between the target reception input level and the target detection value based on the detection value characteristic, and the calculated target detection value is corrected. Since the detected value is
It is not necessary to adjust a variable resistor or a variable capacitance element for correcting variations in offset and gain characteristics of the F unit 1, and a correction value can be easily obtained.

【0046】また、本発明は、少なくとも2つ以上の標
準レベル入力時の検出値のデータから補正テーブルを作
成し、任意のレベルの電波を受信した場合でも補正テー
ブルで検出値を補正することにより、RFユニットのR
SSI特性のばらつきによる誤差のないA/D変換補正
出力を得ることができるという効果がある。
Further, according to the present invention, a correction table is prepared from data of at least two or more detected values at the time of standard level input, and the detected values are corrected by the correction table even when radio waves of an arbitrary level are received. , RF unit R
There is an effect that an A / D conversion correction output without an error due to the variation of the SSI characteristic can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の無線送受信装置の実施の形態を示すブ
ロック図である。
FIG. 1 is a block diagram illustrating an embodiment of a wireless transmission / reception device of the present invention.

【図2】図1の無線送受信装置の電波信号の信号フレー
ムを示す図である。
FIG. 2 is a diagram illustrating a signal frame of a radio signal of the wireless transmission / reception device of FIG. 1;

【図3】図1の無線送受信装置のRFユニットの受信入
力レベル、A/DコンバータのA/D変換出力および補
正したA/D変換補正出力(すなわち目標検出値)の関
係を示す図である。
3 is a diagram showing a relationship between a reception input level of an RF unit of the wireless transmission / reception device of FIG. 1, an A / D conversion output of an A / D converter, and a corrected A / D conversion correction output (that is, a target detection value). .

【図4】図1の無線送受信装置で補正テーブルを作成す
るまでの動作を示すフローチャートである。
FIG. 4 is a flowchart showing an operation up to creation of a correction table in the wireless transmission / reception device of FIG. 1;

【符号の説明】[Explanation of symbols]

1 RFユニット 2 A/Dコンバータ 3 マイクロプロセッサ 4 プログラマブルROM 5 RAM 6 バス 7 アンテナ入出力端子 8 データ入出力端子 9 モデム DESCRIPTION OF SYMBOLS 1 RF unit 2 A / D converter 3 Microprocessor 4 Programmable ROM 5 RAM 6 Bus 7 Antenna input / output terminal 8 Data input / output terminal 9 Modem

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04B 1/16 - 1/26 H04B 7/26 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H04B 1/16-1/26 H04B 7/26

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 電波の受信入力レベルを検出する検出回
路からの検出値を補正するための受信入力レベル検出値
補正回路において、所定の標準信号を発生する標準信号発生器と、 前記標準信号を前記検出回路に入力したときに 前記検出
回路で検出される検出値と目標とする受信入力レベル対
検出値特性に基づく目標検出値との関係を表す算術式に
従って、前記検出値に対する前記目標検出値を算出する
算出手段と、前記算出手段で算出される複数の目標検出
値を前記検出値に対応して格納する記憶手段と、受信電波信号を前記検出回路に入力したときに 前記検出
回路で検出される前記検出値に対応する前記目標検出値
を前記記憶手段から読み出す手段とを含む受信入力レベ
ル検出値補正回路。
1. A reception input level detection value correction circuit for correcting a detection value from a detection circuit for detecting a reception input level of a radio wave , comprising: a standard signal generator for generating a predetermined standard signal; The target detection value for the detection value according to an arithmetic expression representing a relationship between a detection value detected by the detection circuit when input to the detection circuit and a target reception input level versus a target detection value based on a detection value characteristic. Calculating means for calculating a plurality of target detection values calculated by the calculating means in correspondence with the detection values, and detecting by the detection circuit when a received radio signal is input to the detection circuit. Means for reading out the target detection value corresponding to the detected value from the storage means.
【請求項2】 前記算出手段は、少なくとも2つのレベ
ルの受信入力に対する前記検出回路で検出される少なく
とも2つの検出値と、前記少なくとも2つの受信入力か
ら前記目標とする受信入力レベル対検出値特性に従って
求められる少なくとも2つの目標検出値との関係を表す
算術式に従って、複数の検出値に対する複数の目標検出
値を算出することを特徴とする請求項1に記載された受
信入力レベル検出値補正回路。
2. The apparatus according to claim 1, wherein the calculating unit detects at least two detection values detected by the detection circuit with respect to at least two levels of the reception input, and a target reception input level-detection value characteristic from the at least two reception inputs. 2. The reception input level detection value correction circuit according to claim 1, wherein a plurality of target detection values for a plurality of detection values are calculated in accordance with an arithmetic expression representing a relationship with at least two target detection values obtained according to the following equation. .
【請求項3】 前記算術式は、2つのレベルの受信入力
に対する前記検出回路で検出される2つの検出値をV
1′、V2′、目標とする受信入力レベル対検出値特性
に基づく目標検出値をV1、V2、検出値をVin、検
出値Vinに対応する算出すべき目標検出値をVout
とすると、 Vout=((V2−V1)/(V2′−V1′))×
(Vin−V1′)+V1で表されることを特徴とする
請求項2に記載された受信入力レベル検出値補正回路。
3. The arithmetic expression calculates two detection values detected by the detection circuit with respect to a two-level reception input as V
1 ′, V2 ′, target detection values based on target reception input level-detection value characteristics are V1 and V2, detection values are Vin, and target detection values to be calculated corresponding to the detection values Vin are Vout.
Then, Vout = ((V2−V1) / (V2′−V1 ′)) ×
3. The reception input level detection value correction circuit according to claim 2, wherein the reception input level detection value correction circuit is represented by (Vin-V1 ') + V1.
【請求項4】 電波の受信入力レベルを検出する検出回
路からの検出値を補正して目標検出値を発生するための
受信入力レベル検出値補正方法において、予め標準信号発生器が出力する 少なくとも2つの標準レ
ベルの受信入力に対する検出値を発生し、発生した検出
値と目標とする受信入力レベル対検出値特性に基づく目
標検出値との関係を表す所定の算術式に従って、複数の
検出値に対する複数の目標検出値を算出し検出値毎に記
憶手段に格納し、その後の電波受信時に前記検出回路か
ら検出される前記検出値を前記記憶手段に格納された前
記目標検出値に変換することを特徴とする受信入力レベ
ル検出値補正方法。
4. The reception input level detection value correction method for correcting the detected value from the detection circuit for detecting a reception input level of the radio wave to generate a target detected value, at least two outputs in advance signal generator A detection value is generated for two standard-level reception inputs, and a plurality of detection values are generated for a plurality of detection values in accordance with a predetermined arithmetic expression representing a relationship between the generated detection value and a target detection value based on a target reception input level-detection value characteristic. Calculating a target detection value for each detection value, storing the target detection value in the storage means for each detection value, and converting the detection value detected from the detection circuit at the time of subsequent radio wave reception to the target detection value stored in the storage means. A method for correcting the detected input level.
【請求項5】 前記複数の目標検出値の算出では、少な
くとも2つのレベルの受信入力に対する前記検出回路で
検出される少なくとも2つの検出値と、前記少なくとも
2つの受信入力から前記目標とする受信入力レベル対検
出値特性に従って求められる少なくとも2つの目標検出
値との関係を表す算術式に従って、複数の検出値に対す
る複数の目標検出値を算出することを特徴とする請求項
4に記載された受信入力レベル検出値補正方法。
5. The method of calculating a plurality of target detection values, wherein at least two detection values detected by the detection circuit with respect to at least two levels of reception input, and the target reception input based on the at least two reception inputs. The reception input according to claim 4, wherein a plurality of target detection values for the plurality of detection values are calculated according to an arithmetic expression representing a relationship between at least two target detection values obtained according to a level-to-detection value characteristic. Level detection value correction method.
【請求項6】 電波を送受信する送受信手段と、所定の
標準信号を発生する標準信号発生器と、信号の入力レベ
ルを検出し検出値を発生する検出手段と、 前記標準信号を前記検出手段に入力したときに前記検出
手段で検出される検出値と目標とする受信入力レベル対
検出値特性に基づく目標検出値との関係を表す算術式に
従って、前記検出値に対する前記目標検出値を算出する
手段と、前記算出手段で算出される複数の目標検出値を
前記検出値に対応して格納する記憶手段と、 受信電波信号を前記検出手段に入力したときに前記検出
手段で検出される前記検出値に対応する前記目標検出値
を前記記憶手段から読み出す手段と、前記記憶手段から
読み出した目標検出値が規定レベル以下である場合、前
記送受信手段に対し電波の送信を指示する手段 とを含む
ことを特徴とする無線送受信装置。
6. A transmitting and receiving means for transmitting and receiving radio waves ,
A standard signal generator that generates a standard signal, and a signal input level
Detecting means for detecting a signal and generating a detection value; and detecting the detection when the standard signal is input to the detecting means.
Between the detected value detected by the means and the target received input level
An arithmetic expression that expresses the relationship with the target detection value based on the detection value characteristics
Therefore, the target detection value for the detection value is calculated.
Means and a plurality of target detection values calculated by the calculation means.
Storage means for storing in response to the detected value, the detected upon inputs the received radio wave signal to said detection means
The target detection value corresponding to the detection value detected by the means
From the storage means, and from the storage means
If the read target detection value is below the specified level,
Means for instructing the transmitting / receiving means to transmit a radio wave .
JP22676797A 1997-08-22 1997-08-22 Received input level detection value correction circuit, correction method, and wireless transmission / reception device Expired - Lifetime JP3166669B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22676797A JP3166669B2 (en) 1997-08-22 1997-08-22 Received input level detection value correction circuit, correction method, and wireless transmission / reception device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22676797A JP3166669B2 (en) 1997-08-22 1997-08-22 Received input level detection value correction circuit, correction method, and wireless transmission / reception device

Publications (2)

Publication Number Publication Date
JPH1168607A JPH1168607A (en) 1999-03-09
JP3166669B2 true JP3166669B2 (en) 2001-05-14

Family

ID=16850304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22676797A Expired - Lifetime JP3166669B2 (en) 1997-08-22 1997-08-22 Received input level detection value correction circuit, correction method, and wireless transmission / reception device

Country Status (1)

Country Link
JP (1) JP3166669B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6726900B2 (en) 2001-05-18 2004-04-27 Revlon Consumer Products Corporation Long wearing composition for making up eyes, skin, and lips
JP6796818B2 (en) * 2016-03-29 2020-12-09 公立大学法人岩手県立大学 Data correction system, data correction method, program

Also Published As

Publication number Publication date
JPH1168607A (en) 1999-03-09

Similar Documents

Publication Publication Date Title
EP0844764B1 (en) Automatic frequency correction for a radio calling system
CN100433610C (en) Wrieless signal receiving device and wireless signal receiving method
JP3822245B2 (en) Digital calibration of transceivers
US5335362A (en) Method of tuning and compensating the received signal strength indicator in a radio telephone
EP0725479B1 (en) Mobile radio unit
US20070077894A1 (en) Automatic gain control with two power detectors
CA2007138C (en) Diversity reception control circuit
US6501735B1 (en) Self-diagnostic method for detecting faults in a transceiver within a wireless receiving unit of a base transceiver station
EP1128572B1 (en) A method of adjusting a signal quality target during transmission power control in a CDMA radio communication network
US20010004586A1 (en) Apparatus and method for compensating received signal strength indicator according to temperature
JP3166669B2 (en) Received input level detection value correction circuit, correction method, and wireless transmission / reception device
US4768204A (en) Method and apparatus for transmitting signals between a master station and a number of terminals
US6792253B2 (en) Radio receiver for displaying input level and display method thereof
JP2000078096A (en) Transmission method for continuous time slot
JP2684848B2 (en) Transmission power control method
JP2001358721A (en) Transmitting circuit for digital radio communication
EP0687080B1 (en) Receive signal level detection system
JP2876837B2 (en) Detection circuit
JP3033860B2 (en) Transmission power control method
JP2828012B2 (en) Carrier sense circuit
JPH07235902A (en) Transmission power control method/circuit
JP2745937B2 (en) Transmission level control circuit
KR100434046B1 (en) Apparatus and method to measure vswr of antenna for cdma base station
JP3324303B2 (en) Received signal level detection circuit
US5152008A (en) Signal control apparatus capable of readily changing an apparatus output signal

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080309

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090309

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090309

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100309

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100309

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 12