JP3147520B2 - Integrated circuit for transmission line interface - Google Patents

Integrated circuit for transmission line interface

Info

Publication number
JP3147520B2
JP3147520B2 JP22863092A JP22863092A JP3147520B2 JP 3147520 B2 JP3147520 B2 JP 3147520B2 JP 22863092 A JP22863092 A JP 22863092A JP 22863092 A JP22863092 A JP 22863092A JP 3147520 B2 JP3147520 B2 JP 3147520B2
Authority
JP
Japan
Prior art keywords
circuit
signal
output
interface
communication control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22863092A
Other languages
Japanese (ja)
Other versions
JPH0677857A (en
Inventor
健 桑島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP22863092A priority Critical patent/JP3147520B2/en
Publication of JPH0677857A publication Critical patent/JPH0677857A/en
Application granted granted Critical
Publication of JP3147520B2 publication Critical patent/JP3147520B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は,伝送路インターフェー
ス用集積回路に関し,特に伝送路と複数の通信制御装置
からなる通信システムに適用される伝送路インターフェ
ース用集積回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transmission line interface integrated circuit, and more particularly to a transmission line interface integrated circuit applied to a communication system including a transmission line and a plurality of communication control devices.

【0002】[0002]

【従来の技術】家庭内や産業分野等においては,例えば
図4に示す様な構成により,機器間での相互通信が行わ
れる。即ち図4は,伝送路1及び1’上に複数の伝送路
インターフェース部38a,38b,38c及び通信制
御装置39a,39b,39cが電気的に接続されて構
成される通信システムを示したものである。そして図4
の通信システムでは,自局から他局へ通信フレームを送
信する場合,通信制御装置39a,39b,39cは予
め定められた通信フレームを生成し,これを伝送路イン
ターフェース部38a,38b,38cにおいて所定の
変換を施した後,伝送路1,1上に送出する。一方,他
局から自局宛の通信フレームを受信する場合には,伝送
路1,1’より搬送されてきた通信フレームを伝送路イ
ンターフェース部38a,38b,38cにおいて所定
の変換を施した後,通信制御装置39a,39b,39
cに入力し,この通信フレームを解読する。図4におけ
る伝送路インターフェース部38a,38b,38c,
及び通信制御装置39a,39b,39cの従来例につ
いて図5を用いてより詳しく説明する。
2. Description of the Related Art In a home, an industrial field, or the like, mutual communication between devices is performed by, for example, a configuration as shown in FIG. That is, FIG. 4 shows a communication system in which a plurality of transmission line interface units 38a, 38b, 38c and communication control devices 39a, 39b, 39c are electrically connected on the transmission lines 1 and 1 '. is there. And FIG.
In the communication system of (1), when transmitting a communication frame from the own station to another station, the communication control devices 39a, 39b, and 39c generate a predetermined communication frame and transmit the predetermined communication frame to the transmission line interface units 38a, 38b, and 38c. After the conversion, the data is sent out onto the transmission lines 1 and 1. On the other hand, when a communication frame addressed to the own station is received from another station, the communication frames carried from the transmission lines 1 and 1 'are subjected to predetermined conversion in the transmission line interface units 38a, 38b and 38c. Communication control devices 39a, 39b, 39
c to decode the communication frame. The transmission line interface units 38a, 38b, 38c in FIG.
A conventional example of the communication control devices 39a, 39b, 39c will be described in more detail with reference to FIG.

【0003】図5に,伝送路インターフェース部38
a,38b,38cを半導体集積回路により構成し,ま
た通信制御装置39a,39b,39cの一部を半導体
集積回路によって構成した従来例を示した。図5におい
て,伝送路1,1’上には端子17,16を介して,レ
シーバ回路28を構成する変換器2の入力点,及びドラ
イバ回路29を構成する変換器3の出力点が接続されて
いる。レシーバ回路28の出力,即ち変換器2の出力は
端子33より出力され,ドライバ回路29の入力,即ち
変換器3の入力は端子34より入力される。ここで変換
器2,変換器3は同一半導体集積回路基板上に構成され
ており,端子16,17,33,34と共に伝送路イン
ターフェース用集積回路30を構成している。
FIG. 5 shows a transmission line interface unit 38.
A conventional example in which a, 38b, and 38c are configured by a semiconductor integrated circuit, and a part of the communication control devices 39a, 39b, and 39c are configured by a semiconductor integrated circuit. In FIG. 5, an input point of the converter 2 forming the receiver circuit 28 and an output point of the converter 3 forming the driver circuit 29 are connected to the transmission lines 1 and 1 ′ via terminals 17 and 16. ing. The output of the receiver circuit 28, that is, the output of the converter 2 is output from a terminal 33, and the input of the driver circuit 29, that is, the input of the converter 3, is input from a terminal 34. Here, the converter 2 and the converter 3 are formed on the same semiconductor integrated circuit board, and together with the terminals 16, 17, 33, 34, form a transmission line interface integrated circuit 30.

【0004】そして端子33より取り出されるレシーバ
回路28の出力は,端子35を介してインターフェース
回路10を構成するバッファ8の入力点に入力され,バ
ッファ8の出力は受信処理回路11に入力される。一
方,送信処理回路12の出力はインターフェース回路1
0を構成するバッファ9に入力される。バッファ9の出
力は,端子36並びに伝送路インターフェース用集積回
路30の端子34を経て,ドライバ回路29に入力され
る。受信処理回路11及び送信処理回路12は通信制御
回路31に接続されている。これら受信処理回路11,
送信処理回路12,通信制御回路31,及びインターフ
ェース回路10は,端子35,36と共に通信制御用集
積回路32を構成している。
The output of the receiver circuit 28 taken out from the terminal 33 is input to the input point of the buffer 8 constituting the interface circuit 10 via the terminal 35, and the output of the buffer 8 is input to the reception processing circuit 11. On the other hand, the output of the transmission processing circuit 12 is
0 is input to the buffer 9. The output of the buffer 9 is input to the driver circuit 29 via the terminal 36 and the terminal 34 of the transmission line interface integrated circuit 30. The reception processing circuit 11 and the transmission processing circuit 12 are connected to a communication control circuit 31. These reception processing circuits 11,
The transmission processing circuit 12, the communication control circuit 31, and the interface circuit 10 together with the terminals 35 and 36 constitute a communication control integrated circuit 32.

【0005】次に図5に示した通信制御用集積回路3
2,伝送路インターフェース用集積回路30により構成
される通信制御装置(自局)が,伝送路1,1’上に同
様の構成で接続されている通信制御装置(他局)との間
で通信を行う場合の動作について説明する。自局が他局
に対してフレームを送信する場合,送信処理回路12は
通信制御回路31により制御され,送信相手局に対する
通信フレームを生成する。ここで通信フレームは例えば
同期情報,自局アドレス情報,送信相手局アドレス情
報,送信すべき電文,制御コード等が含まれており,こ
れが『1』,『0』のディジタル信号列状に形成されて
いる。送信処理回路12で生成された通信フレームは,
バッファ9を介して端子36よりディジタル信号として
出力され,また端子34を介して伝送路インターフェー
ス用集積回路30のドライバ回路29に入力される。そ
してドライバ回路29を構成する変換器3により前述の
送信する通信フレーム信号を所定の条件で変換した後,
伝送路1,1’上に送出する。
Next, the communication control integrated circuit 3 shown in FIG.
2. A communication control device (own station) constituted by the transmission line interface integrated circuit 30 communicates with a communication control device (other station) connected in a similar configuration on the transmission lines 1 and 1 '. The operation in the case of performing is described. When the own station transmits a frame to another station, the transmission processing circuit 12 is controlled by the communication control circuit 31 to generate a communication frame for the destination station. Here, the communication frame includes, for example, synchronization information, own station address information, transmission destination station address information, a message to be transmitted, a control code, and the like, which are formed into a digital signal sequence of "1" and "0". ing. The communication frame generated by the transmission processing circuit 12 is
The digital signal is output from a terminal 36 via a buffer 9 and is input to a driver circuit 29 of the integrated circuit 30 for a transmission line interface via a terminal 34. After the above-mentioned communication frame signal to be transmitted is converted under a predetermined condition by the converter 3 constituting the driver circuit 29,
The data is transmitted on the transmission lines 1 and 1 '.

【0006】ここで,変換器3はディジタル信号として
入力される通信フレームの出力レベル変換機能等を含む
信号フォーマット変換,このフォーマット変換した信号
を伝送路上に送出するための駆動機能を有し,アナログ
信号処理を行う。また,他局から自局に対して通信フレ
ームが送られてきた場合,送信先において前述と同様の
送信処理動作により処理された通信フレームを,端子1
6,17を介してレシーバ回路28に入力する。レシー
バ回路28を構成する変換器2は,入力される信号に対
して,ドライバ回路29を構成する変換器3と略逆特性
により処理する。即ち,フォーマット変換された信号を
次段においてディジタル信号としての通信フレームとし
て扱える条件に信号レベルを変換する機能を含む逆フォ
ーマット変換機能,及び伝送路上からの信号を入力する
ためのバッファ機能を有してアナログ処理を行う。レシ
ーバ回路28で処理された通信フレームは端子33より
出力され,端子35より通信制御用集積回路32のバッ
ファ8を経て受信処理回路11に入力される。受信処理
回路11は通信制御回路31により制御され,送信相手
からの通信フレームをディジタル信号処理により解読
し,この内容に基づき,通信制御用集積回路32に電気
的に接続される各種端末装置(図示せず)の動作,及び
制御を決定する。
The converter 3 has a signal format conversion including a function of converting an output level of a communication frame input as a digital signal, and a drive function for transmitting the format-converted signal onto a transmission line. Perform signal processing. When a communication frame is transmitted from another station to the own station, the communication frame processed by the transmission processing operation as described above at the transmission destination is transmitted to the terminal 1.
The signal is input to the receiver circuit 28 via the channels 6 and 17. The converter 2 forming the receiver circuit 28 processes the input signal according to a characteristic substantially opposite to that of the converter 3 forming the driver circuit 29. That is, it has an inverse format conversion function including a function of converting a signal level into a condition that allows the format-converted signal to be handled as a communication frame as a digital signal at the next stage, and a buffer function for inputting a signal from a transmission path. To perform analog processing. The communication frame processed by the receiver circuit 28 is output from the terminal 33 and is input from the terminal 35 to the reception processing circuit 11 via the buffer 8 of the communication control integrated circuit 32. The reception processing circuit 11 is controlled by a communication control circuit 31, decodes a communication frame from a transmission partner by digital signal processing, and, based on the contents, various terminal devices electrically connected to the communication control integrated circuit 32 (FIG. (Not shown)) and control.

【0007】そして,図5に示した通信制御用集積回路
32,及び伝送路インターフェース用集積回路30を図
4に示す様な通信システムに適用することにより,伝送
路を介して相互の通信を行う事ができる。また,図5の
様にアナログ信号処理部分とディジタル信号処理部分と
を個別にそれぞれの処理に適した条件で集積回路化する
ことによって,より経済的に相互通信が行える訳であ
る。
[0007] Then, by applying the communication control integrated circuit 32 and the transmission line interface integrated circuit 30 shown in FIG. 5 to a communication system as shown in FIG. 4, mutual communication is performed via a transmission line. Can do things. Further, as shown in FIG. 5, the analog signal processing section and the digital signal processing section are individually integrated into an integrated circuit under conditions suitable for each processing, thereby enabling more economical communication.

【0008】[0008]

【発明が解決しようとする課題】ところが,実際の機器
間の通信に適用する場合,伝送路の長さ,インピーダン
ス条件,あるいは接続される通信制御装置の数等は様々
である。特に分布定数的に発生する伝送路インピーダン
ス条件によって伝送路上に搬送される通信信号が様々に
歪を生じる。このため,図5の従来例ではこの通信信号
波形歪によって通信に影響を及ぼす恐れがある。
However, when the present invention is applied to actual communication between devices, the length of a transmission line, impedance conditions, the number of connected communication control devices, and the like are various. In particular, various distortions occur in the communication signal carried on the transmission line due to the transmission line impedance condition that occurs in a distributed manner. Therefore, in the conventional example of FIG. 5, there is a possibility that the communication signal waveform distortion may affect communication.

【0009】上記のような波形歪を軽減するため,図6
に例示したように,伝送路インターフェース用集積回路
30の端子16,17と伝送路1,1’との間に等化器
37を挿入し,波形等化を行なる構成が採られることも
ある。そしてこの構成とすれば,自局が他局からの送信
信号は受信する際に等化器37により波形等化され,こ
れにより伝送歪の影響を軽減した後にレシーバ回路28
に入力させることができる。
To reduce the above-mentioned waveform distortion, FIG.
As shown in the example, the equalizer 37 may be inserted between the terminals 16 and 17 of the transmission line interface integrated circuit 30 and the transmission lines 1 and 1 'to perform waveform equalization. . With this configuration, when the own station receives a transmission signal from another station, it equalizes the waveform by the equalizer 37, thereby reducing the influence of the transmission distortion and then receiving the signal from the receiver circuit 28.
Can be entered.

【0010】しかしながら,図6の従来例では,等化器
の波形等化特性を一義的に決定させるものであり,この
ため分布定数的に発生する伝送路インピーダンス条件に
より様々な形態で生ずる伝送歪を十分に軽減させること
は困難である。また,この等化器は前述の伝送路インタ
ーフェース用集積回路とは独立して構成されているため
コスト高となる。更にこの等化器を適応的に特性を変化
させようとした場合には,これを実現するためのハード
ウェアが増大し,よりコストが上昇してしまうという欠
点もある。
However, in the conventional example shown in FIG. 6, the waveform equalization characteristic of the equalizer is uniquely determined. Therefore, the transmission distortion generated in various forms depending on the transmission line impedance condition generated as a distributed constant. Is difficult to reduce sufficiently. Further, since this equalizer is constructed independently of the above-mentioned integrated circuit for the transmission line interface, the cost is high. Furthermore, if the characteristics of the equalizer are to be changed adaptively, there is a disadvantage that the hardware for realizing this is increased and the cost is further increased.

【0011】そこで,本発明の技術的課題は,伝送路と
複数の通信制御装置からなる通信システムに好適な伝送
路インターフェイス用集積回路を提供することにある。
It is an object of the present invention to provide a transmission line interface integrated circuit suitable for a communication system including a transmission line and a plurality of communication control devices.

【0012】[0012]

【課題を解決するための手段】本発明によれば、伝送歪
を軽減する信号波形等化手段、第1の変換手段、第2の
変換手段、第1のインターフェース手段が同一半導体集
積回路基板上に構成された伝送路インターフェース用集
積回路において、前記信号波形等化手段は、ジャイレー
タ回路により構成され、伝送路を搬送されてきた他局か
らの信号の波形等化を行ったのち前記第1の変換手段に
対して出力するものであり、前記第1の変換手段は、前
記波形等化された信号を通信制御装置を構成する受信処
理回路へ第2のインターフェース手段を介して出力する
ものであり、前記第2の変換手段は、その出力点が前記
伝送路に接続され、前記通信制御装置を構成する送信処
理回路から出力された他局に対して送信される信号を第
3のインターフェース手段を介して受け取り、前記伝送
路上に出力するものであり、前記通信制御装置を構成す
る通信制御回路から、前記受信処理回路で処理される受
信信号の品質に応じて発生され、パルス幅変調回路によ
り構成された、第4のインターフェース手段を介して出
力される制御信号を、平滑回路により構成された、前記
第1のインターフェース手段から入力し、前記第1のイ
ンターフェース手段の出力を前記信号波形等化手段の制
御入力点に入力し、前記平滑回路により平滑された前記
制御信号により当該信号波形等化手段の動作が制御され
ることを特徴とする伝送路インターフェース用集積回路
が得られる。
According to the present invention, signal waveform equalizing means for reducing transmission distortion, first converting means, second converting means, and first interface means are provided on the same semiconductor integrated circuit substrate. In the integrated circuit for transmission line interface configured as described above, the signal waveform equalizing means may include a gyro.
A signal from another station that has been conveyed on the transmission path, and then outputs the signal to the first conversion means. The first conversion means The waveform-equalized signal is output to a reception processing circuit configuring a communication control device via a second interface unit, and the second conversion unit has an output point connected to the transmission line, A signal transmitted from a transmission processing circuit included in the communication control device and transmitted to another station is received via a third interface unit and output on the transmission path. Generated by the communication control circuit according to the quality of the reception signal processed by the reception processing circuit, and generated by the pulse width modulation circuit.
Ri is configured, the control signal output via the fourth interface means, constituted by a smoothing circuit, the first input from the interface unit, the signal waveform of the output of said first interface means or the like Input to a control input point of the converting means and smoothed by the smoothing circuit.
The operation of the signal waveform equalizing means is controlled by the control signal, whereby a transmission line interface integrated circuit is obtained.

【0013】[0013]

【0014】[0014]

【0015】[0015]

【作用】本発明において,信号波形等化手段は,自局及
び他局の通信制御装置からの通信信号,及び通信制御信
号が電気的に搬送される伝送路から必要な信号を受信
し,第1の変換手段に対して出力する。この第1の変換
手段の出力は,通信制御装置を構成する第2のインター
フェース手段の入力点に入力し,前記通信制御装置を構
成する第3のインターフェース手段の出力より前記通信
制御装置が他局に対して送信する送信信号を,前記第2
の変換手段を介して前記伝送路上に出力する。
In the present invention, the signal waveform equalizing means receives a communication signal from the communication control device of the own station and another station, and a necessary signal from a transmission line on which the communication control signal is electrically carried. 1 to the conversion means. The output of the first conversion means is input to the input point of the second interface means constituting the communication control device, and the output of the third interface means constituting the communication control device causes the communication control device to transmit to another station. The transmission signal to be transmitted to the second
To the transmission path via the conversion means.

【0016】また,この信号波形等化手段は,前記通信
制御装置から当該通信制御装置を構成する第4のインタ
ーフェース手段を介して出力される制御信号を,第1の
インターフェース手段から入力し,前記第1のインター
フェース手段の出力を前記信号波形等化手段の制御入力
点に入力し,前記制御入力点に入力される制御信号によ
り当該信号波形等化手段の動作を制御する。
The signal waveform equalizing means inputs a control signal output from the communication control device through a fourth interface means constituting the communication control device from the first interface means, and An output of the first interface means is input to a control input point of the signal waveform equalizing means, and the operation of the signal waveform equalizing means is controlled by a control signal input to the control input point.

【0017】[0017]

【実施例】以下に本発明の実施例を図面を参照して説明
する。図1は本発明の実施例の伝送路インターフェース
用集積回路を示すブロック図であり,図5乃至図6の従
来例と同一動作を行うものについては同一番号を付して
ある。図1において,伝送路1,1’には,端子16,
17を介してドライバ回路29を構成する変換器3の出
力点が接続されると共に,等化器4の入力点が接続され
る。等化器4の出力は変換器2の入力に接続される。こ
れら等化器4と変換器2はレシーバ回路6を構成する。
レシーバ回路6の出力,即ち変換器2の出力は,端子1
8より出力され,端子21を介してインターフェース回
路10を構成するバッファ8に入力される。バッファ8
の出力は,受信処理回路11に入力される。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing an integrated circuit for a transmission line interface according to an embodiment of the present invention, in which the same operations as those of the conventional example shown in FIGS. In FIG. 1, terminals 16,
The output point of the converter 3 constituting the driver circuit 29 is connected to the input point of the equalizer 4 via the circuit 17. The output of the equalizer 4 is connected to the input of the converter 2. The equalizer 4 and the converter 2 constitute a receiver circuit 6.
The output of the receiver circuit 6, that is, the output of the converter 2, is connected to the terminal 1
8 and is input to the buffer 8 constituting the interface circuit 10 via the terminal 21. Buffer 8
Is input to the reception processing circuit 11.

【0018】一方,送信処理回路12からの出力は,イ
ンターフェース回路10を構成するバッファ9に入力さ
れる。バッファ9の出力は,端子22及び端子19を経
てドライバ回路29の入力点,即ち変換器3の入力点に
入力される。また,通信制御回路13の制御入出力は,
それぞれ受信処理回路11及び送信処理回路12に接続
されると。またこれとは別に,通信制御回路13の制御
出力がインターフェース回路14の入力に接続される。
インターフェース回路14の出力は,端子23及び端子
20を介して,インターフェース回路5に入力され,こ
のインターフェース回路5の出力は,等化器4の制御入
力点に接続されている。
On the other hand, the output from the transmission processing circuit 12 is input to the buffer 9 constituting the interface circuit 10. The output of the buffer 9 is input to the input point of the driver circuit 29 via the terminals 22 and 19, that is, to the input point of the converter 3. The control input / output of the communication control circuit 13 is
When connected to the reception processing circuit 11 and the transmission processing circuit 12, respectively. Separately, a control output of the communication control circuit 13 is connected to an input of the interface circuit 14.
The output of the interface circuit 14 is input to the interface circuit 5 via the terminals 23 and 20, and the output of the interface circuit 5 is connected to the control input point of the equalizer 4.

【0019】ここで,レシーバ回路6,ドライバ回路2
9,インターフェース回路5は同一半導体集積回路基板
上に構成されており,端子16,17,18,19,2
0と共に伝送路インターフェース用集積回路7を構成す
る。また,受信処理回路11,送信処理回路12,通信
制御回路13,インターフェース回路10,及びインタ
ーフェース回路14は,端子21,22,23と共に通
信制御用集積回路15を構成している。
Here, the receiver circuit 6, the driver circuit 2
9, the interface circuit 5 is formed on the same semiconductor integrated circuit board, and the terminals 16, 17, 18, 19, 2
0 together with the transmission line interface integrated circuit 7. The reception processing circuit 11, the transmission processing circuit 12, the communication control circuit 13, the interface circuit 10, and the interface circuit 14, together with the terminals 21, 22, and 23, constitute a communication control integrated circuit 15.

【0020】次に図1に示した通信制御用集積回路1
5,伝送路インターフェース用集積回路7により構成さ
れる通信制御装置(自局)が伝送路1及び1’上に同様
の構成で接続されている通信制御装置(他局)との間で
通信を行う場合の動作について説明する。即ち,自局が
他局に対して通信フレームを送信する場合には,送信処
理回路12は通信制御回路13により制御され,送信相
手局に対する通信フレームを生成する。送信処理回路1
2で生成された通信フレームは,バッファ9を介して端
子22よりディジタル信号として出力され,また端子1
9より伝送路インターフェース用集積回路7のドライバ
回路29に入力される。そしてドライバ回路29を構成
する変換器3により送信する通信フレームを所定の条件
で変換した後,伝送路1,1’上に送出される。
Next, the communication control integrated circuit 1 shown in FIG.
5. The communication control device (own station) configured by the transmission path interface integrated circuit 7 communicates with the communication control device (other station) connected in the same configuration on the transmission lines 1 and 1 '. The operation when performing the operation will be described. That is, when the own station transmits a communication frame to another station, the transmission processing circuit 12 is controlled by the communication control circuit 13 to generate a communication frame for the destination station. Transmission processing circuit 1
The communication frame generated at 2 is output as a digital signal from terminal 22 via buffer 9 and
9 is input to the driver circuit 29 of the transmission line interface integrated circuit 7. Then, the communication frame transmitted by the converter 3 constituting the driver circuit 29 is converted under a predetermined condition, and then transmitted onto the transmission lines 1 and 1 '.

【0021】ここで変換器3は,図5における従来例に
示した変換器3と同一の動作を行う。また,他局から自
局に対して通信フレームが送られてきた場合,送信先に
おいて前述と同様の送信処理動作により処理された通信
フレームを,端子16,17を介してレシーバ回路6を
構成する等化器4に入力し,ここで伝送路上を搬送して
きた通信フレーム信号の波形等化を行う。この時,等化
器4の波形等化特性は,通信制御回路13からの制御信
号に応じて適応的に変化させる。即ち,通信制御回路1
3は,等化器4を通って受信処理回路11において処理
される通信フレームの品質に応じて制御信号を発生す
る。そしてこの制御信号を,インターフェース回路1
4,インターフェース回路5を介して等化器4の制御入
力に出力させ,等化器4が適切な波形等化特性になる様
フィードバックをかける。等化器4の出力は変換器2に
入力され,また変換器2の出力は端子18,21を介し
てバッファ8に入力され,更にバッファ8の出力は受信
処理回路11に入力され,送信相手からの通信フレーム
を解読する。
Here, the converter 3 performs the same operation as the converter 3 shown in the conventional example in FIG. Further, when a communication frame is transmitted from another station to the own station, the communication frame processed by the transmission processing operation similar to the above at the transmission destination constitutes the receiver circuit 6 via the terminals 16 and 17. The signal is input to the equalizer 4, where the waveform of the communication frame signal carried on the transmission path is equalized. At this time, the waveform equalization characteristic of the equalizer 4 is adaptively changed according to a control signal from the communication control circuit 13. That is, the communication control circuit 1
3 generates a control signal according to the quality of a communication frame processed in the reception processing circuit 11 through the equalizer 4. The control signal is transmitted to the interface circuit 1
4. Output to the control input of the equalizer 4 via the interface circuit 5, and apply feedback so that the equalizer 4 has appropriate waveform equalization characteristics. The output of the equalizer 4 is input to the converter 2, and the output of the converter 2 is input to the buffer 8 via the terminals 18 and 21, and the output of the buffer 8 is input to the reception processing circuit 11, and Decrypts the communication frame from.

【0022】そして,上記のように伝送路1,1’から
の通信フレームを受信する場合においては等化器4によ
り波形等化した後に変換器2によって所定の変換を行っ
て次段の通信制御用集積回路15のバッファ8を介して
受信処理回路11に出力させるとともに,通信制御用集
積回路15の通信制御回路13からの制御信号をインタ
ーフェイス回路14,15を介して等化器4の制御信号
入力に与えることで,等化器4の波形等化特性を適応的
に変化させることができる。
When receiving the communication frames from the transmission lines 1 and 1 'as described above, the equalizer 4 equalizes the waveforms and then performs predetermined conversion by the converter 2 to perform communication control at the next stage. The control signal from the communication control circuit 13 of the communication control integrated circuit 15 is output to the reception processing circuit 11 via the buffer 8 of the control integrated circuit 15, and the control signal of the equalizer 4 is controlled via the interface circuits 14 and 15. By giving it to the input, the waveform equalization characteristics of the equalizer 4 can be changed adaptively.

【0023】図2に本発明の伝送路インターフェース用
集積回路の第2の実施例を示す。図2は図1の本発明の
実施例における伝送路インターフェース用集積回路7の
インターフェース回路5を平滑手段により実現し,更に
通信制御用集積回路15のインターフェース回路14を
パルス幅変調(以下PWMと略す)手段により実現した
ものである。図2において,通信制御回路13の制御出
力をPWM回路25に入力し,パルス幅変調をかけた
後,端子23,20を介して平滑回路26に入力して,
PWM信号となった制御信号を平滑させた後に,等化器
4の制御入力に印加する。尚,図2において,端子24
に接続されているコンデンサ27は平滑回路26におけ
る平滑用コンデンサを示している。
FIG. 2 shows a second embodiment of the integrated circuit for transmission line interface according to the present invention. FIG. 2 shows an embodiment in which the interface circuit 5 of the transmission line interface integrated circuit 7 in the embodiment of the present invention shown in FIG. 1 is realized by smoothing means, and the interface circuit 14 of the communication control integrated circuit 15 is pulse width modulated (hereinafter abbreviated as PWM). ) Means. In FIG. 2, the control output of the communication control circuit 13 is input to a PWM circuit 25, pulse width modulated, and then input to a smoothing circuit 26 via terminals 23 and 20.
After smoothing the control signal that has become the PWM signal, the control signal is applied to the control input of the equalizer 4. Incidentally, in FIG.
Is a smoothing capacitor in the smoothing circuit 26.

【0024】図3は本発明の第3の実施例を示す。図3
は,図2の本発明の伝送路インターフェース用集積回路
の第2の実施例における等化器4を,ジャイレータ回路
40により実現したものである。図3において,ジャイ
レータ回路40により構成された波形等化特性を,平滑
回路26から与えられる平滑された制御信号によって変
化させる様にする。ジャイレータ回路40は,トランジ
スタ,抵抗,コンデンサ等により実現可能である。そし
て,コイル等インダクタンス素子を用いないため,集積
回路上に形成する上でより有利な手段となる。
FIG. 3 shows a third embodiment of the present invention. FIG.
FIG. 5 shows an example in which the equalizer 4 in the second embodiment of the transmission line interface integrated circuit of the present invention shown in FIG. In FIG. 3, the waveform equalization characteristic formed by the gyrator circuit 40 is changed by a smoothed control signal provided from the smoothing circuit 26. The gyrator circuit 40 can be realized by a transistor, a resistor, a capacitor, and the like. Further, since an inductance element such as a coil is not used, this is a more advantageous means for forming on an integrated circuit.

【0025】そして,上記のように,伝送路とディジタ
ル信号処理により処理される通信制御用集積回路とのイ
ンターフェース機能として,伝送路上へ通信フレームを
送出するドライバ回路,伝送路上からの通信フレームを
入力し波形等化を行う等化器,及び等化器からの出力を
次段においてディジタル信号としての通信フレームとし
て扱える条件に信号レベルを変換する変換機能を有する
変換器,及び通信制御用集積回路からの制御信号を入力
し,等化器に対する制御信号に変換するインターフェー
ス回路を同一半導体集積回路基板上に構成することで,
伝送路上からの通信フレームを受信する場合に搬送途中
で生じた伝送歪に対する適応的な波形等化を安価に実現
する事ができる。
As described above, as an interface function between the transmission line and the communication control integrated circuit processed by digital signal processing, a driver circuit for transmitting a communication frame onto the transmission line and a communication frame from the transmission line are input. An equalizer that performs waveform equalization, a converter that has a conversion function that converts the output from the equalizer to a condition that can be treated as a communication frame as a digital signal in the next stage, and a communication control integrated circuit. The interface circuit that inputs the control signal of the above and converts it into the control signal for the equalizer is configured on the same semiconductor integrated circuit board.
When a communication frame is received from a transmission path, adaptive waveform equalization for transmission distortion generated during transportation can be realized at low cost.

【0026】[0026]

【発明の効果】以上説明した様に,本発明の伝送路イン
ターフェース用集積回路によれば,伝送路上からの通信
フレームを受信する場合に搬送途中で生じた伝送歪に対
する適応的な波形等化を安価に実現でき,このため伝送
路と複数の通信制御装置からなる通信システムに好適な
伝送路インターフェイス用集積回路を提供することがで
きる。
As described above, according to the integrated circuit for a transmission line interface of the present invention, when receiving a communication frame from a transmission line, adaptive waveform equalization for transmission distortion generated during the transfer is achieved. It is possible to provide an integrated circuit for a transmission line interface which can be realized at low cost and is suitable for a communication system including a transmission line and a plurality of communication control devices.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の伝送路インターフェイス用集積回路の
第1の実施例を示すブロック図である。
FIG. 1 is a block diagram showing a first embodiment of a transmission line interface integrated circuit according to the present invention.

【図2】本発明の伝送路インターフェイス用集積回路の
第2の実施例を示すブロック図である。
FIG. 2 is a block diagram showing a second embodiment of a transmission line interface integrated circuit according to the present invention.

【図3】本発明の伝送路インターフェイス用集積回路の
第3の実施例を示すブロック図である。
FIG. 3 is a block diagram showing a third embodiment of a transmission line interface integrated circuit according to the present invention.

【図4】通信システムの一例を示すブロック図である。FIG. 4 is a block diagram illustrating an example of a communication system.

【図5】従来の伝送路インターフェース用集積回路の一
例を示すブロック図である。
FIG. 5 is a block diagram showing an example of a conventional transmission line interface integrated circuit.

【図6】従来の他の実施例を示すブロック図である。FIG. 6 is a block diagram showing another conventional example.

【符号の説明】[Explanation of symbols]

1,1’ 伝送路 2,3 変換器 4,37 等化器 5,10,14 インターフェース回路 6,28,41 レシーバ回路 7,30 伝送路インターフェース用集積回路 8,9 バッファ 11 受信処理回路 12 送信処理回路 13,31 通信制御回路 15,32 通信制御用集積回路 16〜24,33〜36 端子 25 PWM回路 26 平滑回路 27 コンデンサ 29 ドライバ回路 38a〜38c 伝送路インターフェース部 39a〜39c 通信制御装置 40 ジャイレータ回路 1,1 'transmission path 2,3 converter 4,37 equalizer 5,10,14 interface circuit 6,28,41 receiver circuit 7,30 transmission path interface integrated circuit 8,9 buffer 11 reception processing circuit 12 transmission Processing circuit 13, 31 Communication control circuit 15, 32 Communication control integrated circuit 16 to 24, 33 to 36 Terminal 25 PWM circuit 26 Smoothing circuit 27 Capacitor 29 Driver circuit 38a to 38c Transmission path interface unit 39a to 39c Communication control device 40 Gyrator circuit

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04B 3/00 - 3/44 Continuation of front page (58) Field surveyed (Int.Cl. 7 , DB name) H04B 3/00-3/44

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 伝送歪を軽減する信号波形等化手段、第
1の変換手段、第2の変換手段、第1のインターフェー
ス手段が同一半導体集積回路基板上に構成された伝送路
インターフェース用集積回路において、前記信号波形等
化手段は、ジャイレータ回路により構成され、伝送路を
搬送されてきた他局からの信号の波形等化を行ったのち
前記第1の変換手段に対して出力するものであり、前記
第1の変換手段は、前記波形等化された信号を通信制御
装置を構成する受信処理回路へ第2のインターフェース
手段を介して出力するものであり、前記第2の変換手段
は、その出力点が前記伝送路に接続され、前記通信制御
装置を構成する送信処理回路から出力された他局に対し
て送信される信号を第3のインターフェース手段を介し
て受け取り、前記伝送路上に出力するものであり、前記
通信制御装置を構成する通信制御回路から、前記受信処
理回路で処理される受信信号の品質に応じて発生され、
パルス幅変調回路により構成された、第4のインターフ
ェース手段を介して出力される制御信号を、平滑回路に
より構成された、前記第1のインターフェース手段から
入力し、前記第1のインターフェース手段の出力を前記
信号波形等化手段の制御入力点に入力し、前記平滑回路
により平滑された前記制御信号により当該信号波形等化
手段の動作が制御されることを特徴とする伝送路インタ
ーフェース用集積回路。
An integrated circuit for a transmission line interface in which a signal waveform equalizing means for reducing transmission distortion, a first converting means, a second converting means, and a first interface means are formed on the same semiconductor integrated circuit board. In the above, the signal waveform equalizing means is constituted by a gyrator circuit , and after performing a waveform equalization of a signal from another station carried on the transmission path , outputs the signal to the first converting means. The first converting means outputs the waveform-equalized signal to a reception processing circuit constituting a communication control device via a second interface means, and the second converting means An output point is connected to the transmission path and receives, via a third interface means, a signal output from a transmission processing circuit constituting the communication control device and transmitted to another station, and It is output on a transmission path, and is generated according to the quality of a received signal processed by the reception processing circuit from a communication control circuit constituting the communication control device,
The control signal output via the fourth interface means , which is constituted by the pulse width modulation circuit, is sent to the smoothing circuit.
And inputting an output of the first interface means to a control input point of the signal waveform equalizing means, wherein the smoothing circuit comprises:
Wherein the operation of the signal waveform equalizing means is controlled by the control signal smoothed by the control circuit.
JP22863092A 1992-08-27 1992-08-27 Integrated circuit for transmission line interface Expired - Fee Related JP3147520B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22863092A JP3147520B2 (en) 1992-08-27 1992-08-27 Integrated circuit for transmission line interface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22863092A JP3147520B2 (en) 1992-08-27 1992-08-27 Integrated circuit for transmission line interface

Publications (2)

Publication Number Publication Date
JPH0677857A JPH0677857A (en) 1994-03-18
JP3147520B2 true JP3147520B2 (en) 2001-03-19

Family

ID=16879355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22863092A Expired - Fee Related JP3147520B2 (en) 1992-08-27 1992-08-27 Integrated circuit for transmission line interface

Country Status (1)

Country Link
JP (1) JP3147520B2 (en)

Also Published As

Publication number Publication date
JPH0677857A (en) 1994-03-18

Similar Documents

Publication Publication Date Title
EP1374511B1 (en) Bi-directional communication system with echo cancelation
CN1268271A (en) Adaptive pre-equalization apparatus for correcting linear distortion of a non-ideal data transmission system
CN1254928C (en) Adaptive non-linear echo compensator
JP2003101595A (en) Digital line drive circuit
US4969162A (en) Polled data network auto-equalizer system and method
JP3147520B2 (en) Integrated circuit for transmission line interface
US20100289523A1 (en) Echo canceling arrangement
JPH11234175A (en) Link interface for interconnecting two units inside communications system
JPH042226A (en) Automatic equalizing system in communication system
US6078613A (en) System and method for bridging multiple communication devices to a single communication connection
US7401134B2 (en) Packet processing architecture
EP1068675B1 (en) A method and an arrangement in an analog line interface circuit
US4013980A (en) Equalizer for partial response signals
US6603805B1 (en) Transceiver circuit transmitting/receiving a tenary pulse signal
US6538500B2 (en) Power efficient line driver with 4X supply voltage swing and active termination
JPH0974373A (en) Data communication equipment
JPH08331108A (en) Line terminating circuit
JPS63274224A (en) Equalizer control system
JPS61257029A (en) Communication equipment for semi-duplex communication
JPH03108929A (en) Data transmitter
KR20030016126A (en) Method for signal compensation
JPH01200727A (en) Data transmission equipment
JPH11136166A (en) Transmission circuit and transmission method
JPH06152477A (en) Transless transmission/reception circuit for video transmission circuit
JPS63275238A (en) Information communication system

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001212

LAPS Cancellation because of no payment of annual fees